JP6252846B2

JP6252846B2 - Switching power supply

Info

Publication number: JP6252846B2
Application number: JP2013267103A
Authority: JP
Inventors: 中西　良太; 良太中西
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2013-12-25
Filing date: 2013-12-25
Publication date: 2017-12-27
Anticipated expiration: 2033-12-25
Also published as: JP2015126549A

Description

本発明は、直流電圧を変換するスイッチング電源装置に関する。特にトランスの２次側に配置される整流ダイオードに印加されるサージ電圧を抑制する回路を備えるスイッチング電源装置に関する。 The present invention relates to a switching power supply device that converts a DC voltage. In particular, the present invention relates to a switching power supply device including a circuit that suppresses a surge voltage applied to a rectifier diode disposed on the secondary side of a transformer.

直流入力電圧を直流出力電圧に変換するスイッチング電源装置は、電子機器に広く使用されている。入力電圧と出力電圧を絶縁する場合はトランスを用いることで容易に実現できる。しかし、スイッチング電源装置はスイッチング素子を高速にオンオフすることから、配線などに起因するインダクタンスによってサージ電圧を発生させる。このサージ電圧はスイッチング電源装置を構成する半導体素子に印加され、半導体素子を破損させることがある。このサージ電圧は特に直流電圧をオンオフするスイッチング素子と、スイッチング素子のオンオフによって発生した矩形波状の電圧を整流する整流ダイオードに発生する。このため、コンデンサと抵抗を直列に接続して構成されたスナバ回路を半導体素子に並列に接続してサージ電圧を抑える方法が一般的に知られている。しかし、コンデンサと抵抗を直列に接続して構成されたスナバ回路はコンデンサの充電でサージ電圧を吸収し、サージ電圧が無くなると充電された電圧を放電するので、コンデンサの充放電の際に抵抗による損失が発生する。このためスイッチング電源装置の効率を低下させる。 A switching power supply device that converts a DC input voltage into a DC output voltage is widely used in electronic equipment. Insulating the input voltage and the output voltage can be easily realized by using a transformer. However, since the switching power supply device turns on and off the switching element at a high speed, a surge voltage is generated by an inductance caused by wiring or the like. This surge voltage is applied to the semiconductor element constituting the switching power supply device, and may damage the semiconductor element. This surge voltage is generated particularly in a switching element that turns on / off a DC voltage and a rectifier diode that rectifies a rectangular wave voltage generated by turning on / off the switching element. For this reason, there is generally known a method of suppressing a surge voltage by connecting a snubber circuit configured by connecting a capacitor and a resistor in series to a semiconductor element in parallel. However, a snubber circuit configured by connecting a capacitor and a resistor in series absorbs the surge voltage when the capacitor is charged and discharges the charged voltage when the surge voltage disappears. Loss occurs. This reduces the efficiency of the switching power supply.

そこで、従来技術としては、１次巻線と２次巻線を有するトランスの１次巻線に、スイッチング素子をオンオフして直流電圧を断続的に印加させ、２次巻線に接続した整流回路の整流ダイオードに印加されるサージ電圧をアクティブスナバ回路で低減させるものがある（特許文献１）。図８に従来技術の回路構成図を示す。図８は直流入力電圧Ｖｉｎを断続させるスイッチ回路１０１と、スイッチ回路で断続された電圧を１次巻線１０２に入力し２次巻線１０４，１０６へ伝達するトランス１０３、トランス１０３の２次巻線１０４，１０６に発生した電圧をセンタタップ方式で整流する整流ダイオード１０７，１１５、整流ダイオード１０７，１１５の出力を平滑する平滑リアクトル１２５、平滑コンデンサ１２９で構成され、平滑コンデンサ１２９に出力電圧Ｖｏを出力する。アクティブスナバ回路は、整流ダイオード１０７，１１５と平滑リアクトル１２５の接続点とトランス１０３の２次巻線１０４，１０６の接続点の間に配置されるスナバ用ダイオード１５７とスナバ用コンデンサ１５９の直列回路と、スナバ用ダイオード１５７に並列接続されたスナバ用リアクトル１２３で構成される。 Therefore, as a prior art, a rectifier circuit in which a DC voltage is intermittently applied to a primary winding of a transformer having a primary winding and a secondary winding by intermittently applying a DC voltage to the secondary winding. There is an active snubber circuit that reduces the surge voltage applied to the rectifier diode (Patent Document 1). FIG. 8 shows a circuit configuration diagram of the prior art. FIG. 8 shows a switch circuit 101 that interrupts the DC input voltage Vin, a transformer 103 that inputs the voltage interrupted by the switch circuit to the primary winding 102 and transmits it to the secondary windings 104 and 106, and a secondary winding of the transformer 103. The rectifier diodes 107 and 115 for rectifying the voltage generated on the lines 104 and 106 by a center tap method, the smoothing reactor 125 for smoothing the output of the rectifier diodes 107 and 115, and the smoothing capacitor 129 are provided. The output voltage Vo is applied to the smoothing capacitor 129. Output. The active snubber circuit includes a series circuit of a snubber diode 157 and a snubber capacitor 159 disposed between a connection point between the rectifier diodes 107 and 115 and the smoothing reactor 125 and a connection point between the secondary windings 104 and 106 of the transformer 103. The snubber reactor 123 is connected in parallel to the snubber diode 157.

図８のスナバ回路は、スイッチ回路１０１のスイッチング動作において、トランス１０３の出力巻線１０４、１０６に発生する電圧が整流ダイオード１０７，１１５に対して逆方向となるサイクルでは、スナバ用ダイオード１５７、スナバ用コンデンサ１５９及びトランス１０３の出力巻線１０４、１０６を巡る充電ループが形成される。これによって整流ダイオード１０７，１１５に印加されるサージ電圧は、トランスのリーケージインダクタンス及び配線などを含めた直列インダクタンスとスナバ用コンデンサ１５９とによるＬＣ共振回路によるＬＣ共振電圧によって定まる電圧に抑制される。また、スイッチ回路のスイッチング動作において、トランス１０３の出力巻線１０４、１０６に現れる電圧が出力整流ダイオードに対して順方向となるサイクルでは、スナバ用コンデンサに蓄積されたエネルギーがスナバ用インダクタ１２３を通して放電する。このとき、スナバ用コンデンサ１５９に蓄積されたエネルギーは、スナバ用インダクタ１２３を通して、出力平滑回路の入力側に回生されるため、効率が向上する。 The snubber circuit of FIG. 8 has a snubber diode 157 and a snubber in a cycle in which the voltage generated in the output windings 104 and 106 of the transformer 103 is opposite to that of the rectifier diodes 107 and 115 in the switching operation of the switch circuit 101. A charging loop is formed around the capacitor 159 and the output windings 104 and 106 of the transformer 103. As a result, the surge voltage applied to the rectifier diodes 107 and 115 is suppressed to a voltage determined by the LC resonance voltage generated by the LC resonance circuit including the series inductance including the leakage inductance and wiring of the transformer and the snubber capacitor 159. Further, in the switching operation of the switch circuit, in a cycle in which the voltage appearing in the output windings 104 and 106 of the transformer 103 is in the forward direction with respect to the output rectifier diode, the energy stored in the snubber capacitor is discharged through the snubber inductor 123. To do. At this time, the energy stored in the snubber capacitor 159 is regenerated to the input side of the output smoothing circuit through the snubber inductor 123, so that the efficiency is improved.

従来技術のスナバ回路は出力整流ダイオードの印加される電圧をスナバ用コンデンサに充電し、スナバ用コンデンサに充電されたエネルギーをスナバ用インダクタで出力平滑回路の入力側に回生するので、出力整流ダイオードに印加されるサージ電圧を抑制し、効率が向上する。しかし回生するためにスナバ用インダクタを使用するため、サイズが大きくなり、スイッチング電源装置の小型化を阻害する要因となる。 In the conventional snubber circuit, the voltage applied to the output rectifier diode is charged to the snubber capacitor, and the energy charged in the snubber capacitor is regenerated to the input side of the output smoothing circuit by the snubber inductor. The applied surge voltage is suppressed and the efficiency is improved. However, since the snubber inductor is used for regeneration, the size becomes large, which becomes a factor that hinders downsizing of the switching power supply device.

ＷＯ２０００／７９６７４公報WO2000 / 79694 publication

解決しようとする課題は、整流ダイオードのサージ電圧を効率よく抑制し、しかも小型化が可能なスナバ回路を備えたスイッチング電源装置を提供するものである。 The problem to be solved is to provide a switching power supply device including a snubber circuit that can efficiently suppress a surge voltage of a rectifier diode and can be downsized.

１次巻線と第１の２次巻線と第２の二次巻線を含むトランスと、前記１次巻線に直流電
圧を断続的に印加するスイッチ回路と、前記第１の２次巻線の電圧を整流する第１の整流
器と、前記第２の二次巻線の電圧を整流する第２の整流器と、前記整流回路からの出力を
平滑する平滑回路と、前記整流回路の出力に接続されたコンデンサとスイッチ素子から成
る直列回路とを備え、前記スイッチ素子は、前記第１の整流器又は第２の整流器のいずれ
か一方がオフしているときオンし、前記第１の整流器は第１の同期整流スイッチ素子であ
り、前記第２の整流器は第２の同期整流スイッチ素子であり、前記スイッチ素子は、前記
第１の同期整流スイッチ素子の駆動信号及び前記第２の同期整流スイッチ素子の駆動信号
が出力されているときオフすることを特徴とするスイッチング電源装置である。

A transformer including a primary winding, a first secondary winding, and a second secondary winding; a switch circuit that intermittently applies a DC voltage to the primary winding; and the first secondary winding. A first rectifier that rectifies the voltage of the line, a second rectifier that rectifies the voltage of the second secondary winding, a smoothing circuit that smoothes the output from the rectifier circuit, and an output of the rectifier circuit A series circuit comprising a connected capacitor and a switch element, wherein the switch element is turned on when either the first rectifier or the second rectifier is turned off, and the first rectifier is 1 synchronous rectification switch element
The second rectifier is a second synchronous rectification switch element, and the switch element is
Drive signal for the first synchronous rectification switch element and drive signal for the second synchronous rectification switch element
This is a switching power supply device that is turned off when is output .

本発明のスイッチング電源装置は、整流回路の出力に接続されたコンデンサが不要に放電することはないので、効率よく整流ダイオードのサージ電圧を抑制するするので、小型で高効率なスイッチング電源装置を実現できる。 Since the switching power supply of the present invention does not unnecessarily discharge the capacitor connected to the output of the rectifier circuit, it effectively suppresses the surge voltage of the rectifier diode, thus realizing a small and highly efficient switching power supply. it can.

図１は本発明の実施例１のスイッチング電源装置の回路構成図である。1 is a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention. 図２は本発明の実施例１の２次側の回路を示した回路構成図である。FIG. 2 is a circuit configuration diagram showing a secondary side circuit according to the first embodiment of the present invention. 図３は本発明の実施例１の各部の波形しを示したタイミングチャートである。FIG. 3 is a timing chart showing waveforms of respective parts of the first embodiment of the present invention. 図４は本発明の実施例１のスナバ用スイッチ素子の駆動信号を生成する回路を示した回路構成図である。FIG. 4 is a circuit configuration diagram showing a circuit for generating a drive signal for the snubber switch element according to the first embodiment of the present invention. 図５は本発明の実施例２のスイッチング電源装置の回路構成図である。FIG. 5 is a circuit configuration diagram of the switching power supply device according to the second embodiment of the present invention. 図６は本発明の実施例２の各部の波形を示したタイミングチャートである。FIG. 6 is a timing chart showing waveforms at various parts in the second embodiment of the present invention. 図７は本発明の実施例３のスイッチング電源装置の回路構成図である。FIG. 7 is a circuit configuration diagram of the switching power supply device according to the third embodiment of the present invention. 図８は従来技術のスイッチング電源装置の回路構成図である。FIG. 8 is a circuit configuration diagram of a conventional switching power supply device.

図１は、本発明の実施例１のスイッチング電源装置の回路構成図である。実施例１のスイッチング電源装置は、直流入力電圧Ｖｉｎにスイッチ回路１が接続される。スイッチ回路１は第３スイッチ素子Ｑ３、第４スイッチ素子Ｑ４、第５スイッチ素子Ｑ５、第６スイッチ素子Ｑ６から成るフルブリッジ回路で構成される。スイッチ回路１の出力はトランスＴの一次側に配置される一次巻線ｎ３が接続される。トランスＴの２次側は第１二次巻線ｎ１の一端と第２二次巻線の一端が接続される。従って、接続点はセンタタップとなる。なお、トランスＴの一次巻線ｎ３、第１二次巻線ｎ１、第２二次巻線ｎ２に付いているドットマークは巻線の極性を示す。第１二次巻線ｎ１の他端は第１スイッチ素子Ｑ１が接続され、第２二次巻線の他端は第２スイッチ素子が接続され、第１スイッチ素子Ｑ１と第２スイッチ素子の他端はたがいに接続される。第１スイッチ素子Ｑ１と第２スイッチ素子Ｑ２の接続点からはトランスＴの第１二次巻線または第２二次巻線に発生した電圧を整流した電圧が出力され、センタタップ方式の同期整流回路２を構成する。第１二次巻線ｎ１と第２二次巻線ｎ２の接続点であるセンタタップには平滑リアクトルＬｏの一端が接続され、平滑リアクトルＬｏの他端は平滑コンデンサＣｏの一端に接続される。第１スイッチ素子と第２スイッチ素子の接続点である同期整流回路２の出力には平滑コンデンサＣｏの他端が接続され、平滑リアクトルＬｏと平滑コンデンサＣｏは平滑回路を構成する。平滑コンデンサＣｏの両端からは直流電圧が出力され負荷ＲＬに電力を供給する。第１スイッチ素子Ｑ１、第２スイッチ素子Ｑ２、第３スイッチ素子Ｑ３、第４スイッチ素子Ｑ４、第５スイッチ素子Ｑ５、第６スイッチ素子Ｑ６にはそれぞれ第１ダイオードＤｆ１、第２ダイオードＤｆ２、第３ダイオードＤｆ３、第４ダイオードＤｆ４、第５ダイオードＤｆ５、第６ダイオードＤｆ６が並列に接続される。第１から第６ダイオードＤｆ１からＤｆ６はそれぞれのスイッチ素子の寄生ダイオードでも良い。また直流電圧Ｖｉの両端にはコンデンサＣ１が接続される。 1 is a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention. In the switching power supply device according to the first embodiment, the switch circuit 1 is connected to the DC input voltage Vin. The switch circuit 1 includes a full bridge circuit including a third switch element Q3, a fourth switch element Q4, a fifth switch element Q5, and a sixth switch element Q6. The output of the switch circuit 1 is connected to a primary winding n3 arranged on the primary side of the transformer T. The secondary side of the transformer T is connected to one end of the first secondary winding n1 and one end of the second secondary winding. Therefore, the connection point is the center tap. A dot mark attached to the primary winding n3, the first secondary winding n1, and the second secondary winding n2 of the transformer T indicates the polarity of the winding. The other end of the first secondary winding n1 is connected to the first switch element Q1, the other end of the second secondary winding is connected to the second switch element, and other than the first switch element Q1 and the second switch element. The ends are connected to each other. A voltage obtained by rectifying the voltage generated in the first secondary winding or the second secondary winding of the transformer T is output from the connection point of the first switch element Q1 and the second switch element Q2, and the center tap type synchronous rectification is performed. The circuit 2 is configured. One end of the smoothing reactor Lo is connected to the center tap, which is a connection point between the first secondary winding n1 and the second secondary winding n2, and the other end of the smoothing reactor Lo is connected to one end of the smoothing capacitor Co. The other end of the smoothing capacitor Co is connected to the output of the synchronous rectification circuit 2 which is a connection point between the first switch element and the second switch element, and the smoothing reactor Lo and the smoothing capacitor Co constitute a smoothing circuit. A DC voltage is output from both ends of the smoothing capacitor Co to supply power to the load RL. The first switch element Q1, the second switch element Q2, the third switch element Q3, the fourth switch element Q4, the fifth switch element Q5, and the sixth switch element Q6 include a first diode Df1, a second diode Df2, and a third switch element, respectively. A diode Df3, a fourth diode Df4, a fifth diode Df5, and a sixth diode Df6 are connected in parallel. The first to sixth diodes Df1 to Df6 may be parasitic diodes of the respective switch elements. A capacitor C1 is connected to both ends of the DC voltage Vi.

制御回路５はスイッチ回路１の第３スイッチ素子Ｑ３及び第６スイッチ素子Ｑ６がオフのとき、第４スイッチ素子Ｑ４、第５スイッチ素子Ｑ５を所定の期間同時にオンさせトランスＴの一次巻線ｎ３に断続的に直流電圧Ｖｉを印加し、トランス３を第１の方向に励磁する。さらに第４スイッチ素子Ｑ４、第５スイッチ素子Ｑ５がオフのとき、第３スイッチ素子Ｑ３及び第６スイッチ素子Ｑ６を所定の期間同時にオンさせトランスＴの一次巻線ｎ３に断続的に直流電圧Ｖｉを印加し、トランス３を第１の方向とは反対の第２の方向にに励磁する。また、制御回路５は第３、第４、第５、第６スイッチ素子が同時にオフしているとき同期整流回路２の第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２をオンさせ、第３スイッチ素子Ｑ３および第６スイッチ素子Ｑ６がオンしているときは第１のスイッチング素子をオンし、第４スイッチ素子Ｑ４および第５スイッチ素子Ｑ５がオンしているときは第２スイッチ素子をオンするように同期整流回路２を駆動する。 When the third switch element Q3 and the sixth switch element Q6 of the switch circuit 1 are off, the control circuit 5 turns on the fourth switch element Q4 and the fifth switch element Q5 at the same time for a predetermined period so that the primary winding n3 of the transformer T is turned on. The DC voltage Vi is intermittently applied to excite the transformer 3 in the first direction. Further, when the fourth switch element Q4 and the fifth switch element Q5 are OFF, the third switch element Q3 and the sixth switch element Q6 are simultaneously turned ON for a predetermined period, and the DC voltage Vi is intermittently applied to the primary winding n3 of the transformer T. When applied, the transformer 3 is excited in a second direction opposite to the first direction. The control circuit 5 turns on the first switch element Q1 and the second switch element Q2 of the synchronous rectifier circuit 2 when the third, fourth, fifth, and sixth switch elements are simultaneously turned off, and the third switch element. The first switching element is turned on when Q3 and the sixth switching element Q6 are on, and the second switching element is turned on when the fourth switching element Q4 and the fifth switching element Q5 are on. The synchronous rectifier circuit 2 is driven.

さらに、実施例１はスナバ回路４を備える。スナバ回路４は、スナバ用コンデンサＣｓとスナバ用ダイオードＤｓの直列回路と、スナバ用ダイオードＤｓに並列に接続したスナバ用抵抗Ｒｓ及びスナバ用スイッチ素子Ｑｓの直列回路で構成され、トランスＴのセンタタップと同期整流回路２の出力との間に接続される。スナバ用スイッチ素子は同期整流回路２の第１スイッチ素子Ｑ１と第２スイッチ素子Ｑ２のいずれかがオフしているときにオンし、両方がオンしているときはオフするように制御回路５によって制御する。このため、スナバ用コンデンサが不要に放電されることが無く、トランスＴの二次巻線に発生する電圧にクランプされる。このため、同期整流回路２の第１スイッチ素子Ｑ１と第２スイッチ素子に印加される電圧は、トランスＴの二次巻線に発生する電圧より高いサージ電圧を抑制すると共に、スナバ用コンデンサの放電に係る損失を低減することが可能になる。なお、スナバ用ダイオードは無くても良いが、スナバ用スイッチ素子Ｑｓは、駆動信号Ｇｓが入力されてからの応答時間によりオンが遅れるとサージ電圧が発生することがある。スナバ用ダイオードは、サージ電圧が急峻に変化してもダイオードはスナバ用コンデンサＣｓの電圧とスナバ用ダイオードの順方向電圧の和の電圧を超えると直ちにオンするので直ちにサージ電圧を抑制する。また、スナバ用抵抗Ｒｓも無くても良いが、無いとスナバ用コンデンサが放電するとき急激に放電するのでノイズが発生する原因になる。スナバ用抵抗Ｒｓを付けるとこのようなことはない。 Further, the first embodiment includes a snubber circuit 4. The snubber circuit 4 includes a series circuit of a snubber capacitor Cs and a snubber diode Ds, and a series circuit of a snubber resistor Rs and a snubber switch element Qs connected in parallel to the snubber diode Ds. And the output of the synchronous rectifier circuit 2. The snubber switch element is turned on by the control circuit 5 so that it is turned on when either the first switch element Q1 or the second switch element Q2 of the synchronous rectifier circuit 2 is turned off and turned off when both are turned on. Control. For this reason, the snubber capacitor is not unnecessarily discharged and is clamped to the voltage generated in the secondary winding of the transformer T. For this reason, the voltage applied to the first switch element Q1 and the second switch element of the synchronous rectifier circuit 2 suppresses a surge voltage higher than the voltage generated in the secondary winding of the transformer T and discharges the snubber capacitor. It becomes possible to reduce the loss concerning. Although the snubber diode may not be provided, the snubber switch element Qs may generate a surge voltage if it is turned on late due to the response time after the drive signal Gs is input. Even if the surge voltage changes sharply, the snubber diode immediately turns on when the voltage exceeds the sum of the voltage of the snubber capacitor Cs and the forward voltage of the snubber diode, so that the surge voltage is immediately suppressed. Further, the snubber resistor Rs may be omitted, but if not, the snubber capacitor is suddenly discharged when discharged, which causes noise. This is not the case with the snubber resistor Rs.

本発明の実施例１を図１、図２、図３を用いて詳細に説明する。図２は図１の実施例１の二次側の部分を表した回路構成図であるが、図１に対してトランスのリーケージインダクタンスおよび配線インダクタンスをリーケージインダクタンスＬｒ１及びＬｒ２として表している。図３は図１及び図２の構成部品の波形を表したタイミングチャートである。図３において、信号Ｇ３は第３スイッチ素子Ｑ３を駆動する駆動信号、信号Ｇ４は第４スイッチ素子Ｑ４を駆動する駆動信号、信号Ｇ５は第５スイッチ素子Ｑ５を駆動する駆動信号、信号Ｇ６は第６スイッチ素子Ｑ６を駆動する駆動信号、信号Ｇ１は第１スイッチ素子Ｑ１を駆動する駆動信号、信号Ｇ２は第２スイッチ素子Ｑ２を駆動する駆動信号、信号ＧＳはスナバ用スイッチ素子Ｑｓを駆動する駆動信号、ＩＱ１は第１スイッチ素子Ｑ１の電流波形、ＩＱ２は第２スイッチ素子Ｑ２の電流波形、ＶＱ１は第スイッチ素子Ｑ１の電圧波形、ＶＱ２は第２スイッチ素子の電圧波形、ＶＣｓはスナバ用コンデンサのＣｓの電圧波形、ＩＣｓはスナバ用コンデンサＣｓに流れる電流波形を示す。 A first embodiment of the present invention will be described in detail with reference to FIGS. FIG. 2 is a circuit configuration diagram showing a secondary side portion of the first embodiment of FIG. 1, but the leakage inductance and wiring inductance of the transformer are shown as leakage inductances Lr1 and Lr2 with respect to FIG. FIG. 3 is a timing chart showing waveforms of the components shown in FIGS. In FIG. 3, a signal G3 is a drive signal for driving the third switch element Q3, a signal G4 is a drive signal for driving the fourth switch element Q4, a signal G5 is a drive signal for driving the fifth switch element Q5, and a signal G6 is the first signal Drive signal for driving the 6 switch element Q6, signal G1 is a drive signal for driving the first switch element Q1, signal G2 is a drive signal for driving the second switch element Q2, and signal GS is a drive for driving the snubber switch element Qs. Signal, IQ1 is the current waveform of the first switch element Q1, IQ2 is the current waveform of the second switch element Q2, VQ1 is the voltage waveform of the second switch element Q1, VQ2 is the voltage waveform of the second switch element, and VCs is the snubber capacitor A voltage waveform of Cs, ICs, shows a current waveform flowing through the snubber capacitor Cs.

時刻ｔ０では第３スイッチ素子Ｑ３および第６スイッチ素子Ｑ６および第４スイッチ素子Ｑ４および第５スイッチ素子Ｑ５はオフし、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２はオンしている。この状態は時刻ｔ１まで継続し、この期間には、二次巻線ｎ１およびｎ２には電圧は発生しない。そこで、平滑リアクトルＬｏに蓄積されたエネルギーが第１スイッチ素子Ｑ１と第１二次巻線ｎ１および第２スイッチ素子Ｑ２と第２二次巻線ｎ２を介して負荷ＲＬ（平滑コンデンサＣｏ）に放出される。このときスナバ回路４には電圧が印加されず、またスナバ用スイッチ素子Ｑｓはオフしているので、スナバ用コンデンサＣｓは充電も放電もされない。時刻ｔ１において、第４スイッチ素子Ｑ４及び第５スイッチ素子Ｑ５がオンすると、直流電圧ＶｉがトランスＴの一次巻線ｎ３に印加され、トランスＴは第１の方向に励磁される。このとき同期整流回路２の第１スイッチ素子Ｑ１をオフさせ、第２スイッチ素子Ｑ２はオンを継続する。このため、トランスＴの第２二次巻線ｎ２に発生した電圧を第２スイッチ素子Ｑ２が同期整流する。またこのタイミングでスナバ用スイッチ素子Ｑｓをオンする。時刻ｔ１からｔ２の期間において、第２スイッチ素子Ｑ２によって整流されたエネルギーが平滑回路３へ供給され平滑されて負荷へ直流電力を供給する。 At time t0, the third switch element Q3, the sixth switch element Q6, the fourth switch element Q4, and the fifth switch element Q5 are turned off, and the first switch element Q1 and the second switch element Q2 are turned on. This state continues until time t1, and no voltage is generated in the secondary windings n1 and n2 during this period. Therefore, the energy accumulated in the smoothing reactor Lo is released to the load RL (smoothing capacitor Co) via the first switch element Q1, the first secondary winding n1, the second switch element Q2, and the second secondary winding n2. Is done. At this time, no voltage is applied to the snubber circuit 4, and the snubber switch element Qs is off, so that the snubber capacitor Cs is neither charged nor discharged. When the fourth switch element Q4 and the fifth switch element Q5 are turned on at time t1, the DC voltage Vi is applied to the primary winding n3 of the transformer T, and the transformer T is excited in the first direction. At this time, the first switch element Q1 of the synchronous rectifier circuit 2 is turned off, and the second switch element Q2 is kept on. For this reason, the second switch element Q2 synchronously rectifies the voltage generated in the second secondary winding n2 of the transformer T. At this timing, the snubber switch element Qs is turned on. In the period from time t1 to t2, the energy rectified by the second switch element Q2 is supplied to the smoothing circuit 3 and smoothed to supply DC power to the load.

さらに時刻ｔ１において、第１二次巻線ｎ１には第１ダイオードＤｆ１に逆方向の電圧が発生する。このときに第１ダイオードＤｆ１の逆回復時間やスイッチ素子Ｑ１の寄生容量等に起因して第１スイッチ素子に流れる電流ＩＱ１はゼロ以下に減少する。この電流により図２に示すように第１スイッチ素子Ｑ１〜第二スイッチ素子Ｑ２〜第２二次巻線ｎ２〜第１二次巻線ｎ２の経路で短絡電流Ｉｓが流れ、リーケージインダクタンスＬｒ１及びＬｒ２にエネルギーが蓄積される。短絡電流Ｉｓが流れなくなると、言い換えると第１スイッチ素子に流れる電流がゼロになると、リーケージインダクタンスＬｒ１及びＬｒ２に蓄積されたエネルギーが放出される。このとき第１スイッチ素子及び第１ダイオードＤｆ１はオフしているので高いサージ電圧が印加される。しかし、スナバ用コンデンサＣｓはトランスＴの二次巻線に発生する電圧で充電されているので、充電電圧以上のサージ電圧が印加されるとスナバ用コンデンサＣｓに充電電流が流れサージ電圧を吸収する。スナバ用コンデンサＣｓの電圧はサージ電圧で充電されて上昇するが、時刻ｔ２でサージ電圧が無くなると、平滑リアクトルＬｏ〜負荷Ｌｏ（平滑コンデンサＣｏ）〜スナバ用スイッチ素子Ｑｓ〜スナバ用抵抗Ｒｓの経路で放電する。このときスナバ回路４にはトランスＴの第２の二次巻線に発生している電圧が印加される。スナバ用スイッチ素子Ｑｓは、第４スイッチ素子Ｑ４および第５スイッチ素子Ｑ５がオフする時刻ｔ３までオンを継続するので、スナバ用コンデンサＣｓはトランスＴの第２の二次巻線に発生する電圧まで放電する。 Further, at time t1, a reverse voltage is generated in the first diode Df1 in the first secondary winding n1. At this time, due to the reverse recovery time of the first diode Df1, the parasitic capacitance of the switch element Q1, etc., the current IQ1 flowing through the first switch element decreases to zero or less. As shown in FIG. 2, this current causes a short-circuit current Is to flow through the path of the first switch element Q1, the second switch element Q2, the second secondary winding n2, the first secondary winding n2, and leakage inductances Lr1 and Lr2. Energy is stored. When the short-circuit current Is does not flow, in other words, when the current flowing through the first switch element becomes zero, the energy stored in the leakage inductances Lr1 and Lr2 is released. At this time, since the first switch element and the first diode Df1 are off, a high surge voltage is applied. However, since the snubber capacitor Cs is charged with a voltage generated in the secondary winding of the transformer T, when a surge voltage higher than the charging voltage is applied, a charging current flows through the snubber capacitor Cs and absorbs the surge voltage. . The voltage of the snubber capacitor Cs is charged with the surge voltage and rises, but when the surge voltage disappears at time t2, the path from the smoothing reactor Lo to the load Lo (smoothing capacitor Co) to the snubber switch element Qs to the snubber resistor Rs. Discharge at. At this time, the voltage generated in the second secondary winding of the transformer T is applied to the snubber circuit 4. The snubber switch element Qs continues to be turned on until time t3 when the fourth switch element Q4 and the fifth switch element Q5 are turned off, so that the snubber capacitor Cs reaches the voltage generated in the second secondary winding of the transformer T. Discharge.

時刻ｔ３において、第４スイッチ素子Ｑ４及び第５スイッチ素子Ｑ５をオフする。同時に、第１スイッチ素子Ｑ１をオンする。このとき、平滑リアクトルＬｏに蓄えられたエネルギーが第スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２を介して放出される。第１スイッチ素子Ｑ１がオンするので第１スイッチ素子Ｑ１および第２スイッチ素子の両方に電流が流れ、第２スイッチ素子に流れていた電流は半分になる。さらに、第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２がオンになるので、スナバ用スイッチ素子Ｑｓはオフさせる。従ってスナバ用コンデンサＣｓは不要な放電をしない。 At time t3, the fourth switch element Q4 and the fifth switch element Q5 are turned off. At the same time, the first switch element Q1 is turned on. At this time, the energy stored in the smoothing reactor Lo is released through the first switch element Q1 and the second switch element Q2. Since the first switch element Q1 is turned on, a current flows through both the first switch element Q1 and the second switch element, and the current flowing through the second switch element is halved. Further, since the first switch element Q1 and the second switch element Q2 are turned on, the snubber switch element Qs is turned off. Therefore, the snubber capacitor Cs does not discharge unnecessarily.

時刻ｔ４において、第３スイッチ素子Ｑ３および第６スイッチ素子をオンする。直流電圧ＶｉがトランスＴの一次巻線ｎ３に印加され、トランスＴは第１の方向とは反対の第２の方向に励磁される。同時に第２スイッチ素子Ｑ２をオフする。トランスＴの第１二次巻線ｎ１に発生した電圧を第１スイッチ素子Ｑ１が同期整流する。第２スイッチ素子Ｑ２がオフになるので、スナバ用スイッチ素子Ｑｓはオンさせる。第２二次巻線ｎ２には第２ダイオードＤｆ２に逆方向の電圧が発生する。このときに第２ダイオードＤｆ２の逆回復時間やスイッチ素子Ｑ２の寄生容量等に起因して第２スイッチ素子に流れる電流ＩＱ２はゼロ以下に減少する。このため図２に示す短絡電流Ｉｓとは逆方向の短絡電流−Ｉｓが流れ（−ＩｓはＩｓとは電流の流れる向きが異なるだけなので図示していない）、リーケージインダクタンスＬｒ１及びＬｒ２にエネルギーが蓄積される。短絡電流−Ｉｓが流れなくなると、言い換えると第２スイッチ素子に流れる電流がゼロになると、リーケージインダクタンスＬｒ１及びＬｒ２に蓄積されたエネルギーが放出される。このとき第２スイッチ素子及び第２ダイオードＤｆ２はオフしているので高いサージ電圧が印加される。しかし、スナバ用コンデンサＣｓはトランスＴの二次巻線に発生する電圧で充電されているので、充電電圧以上のサージ電圧が印加されるとスナバ用コンデンサＣｓに充電電流が流れサージ電圧を吸収する。スナバ用コンデンサＣｓの電圧はサージ電圧で充電されて上昇するが、時刻ｔ５でサージ電圧が無くなると、平滑リアクトルＬｏ〜負荷Ｌｏ（平滑コンデンサＣｏ）〜スナバ用スイッチ素子Ｑｓ〜スナバ用抵抗Ｒｓの経路で放電する。このときスナバ回路４にはトランスＴの第２の二次巻線に発生している電圧が印加される。スナバ用スイッチ素子Ｑｓは、第３スイッチ素子Ｑ３および第６スイッチ素子Ｑ６がオフする時刻ｔ０までオンを継続するので、スナバ用コンデンサＣｓはトランスＴの第２の二次巻線に発生する電圧まで放電する。 At time t4, the third switch element Q3 and the sixth switch element are turned on. A DC voltage Vi is applied to the primary winding n3 of the transformer T, and the transformer T is excited in a second direction opposite to the first direction. At the same time, the second switch element Q2 is turned off. The first switch element Q1 synchronously rectifies the voltage generated in the first secondary winding n1 of the transformer T. Since the second switch element Q2 is turned off, the snubber switch element Qs is turned on. A voltage in the reverse direction is generated in the second diode Df2 in the second secondary winding n2. At this time, due to the reverse recovery time of the second diode Df2, the parasitic capacitance of the switch element Q2, etc., the current IQ2 flowing through the second switch element decreases to zero or less. Therefore, a short-circuit current -Is in the direction opposite to the short-circuit current Is shown in FIG. 2 flows (-Is is not shown because the current flow direction is different from Is), and energy is stored in the leakage inductances Lr1 and Lr2. Is done. When the short-circuit current -Is does not flow, in other words, when the current flowing through the second switch element becomes zero, the energy stored in the leakage inductances Lr1 and Lr2 is released. At this time, since the second switch element and the second diode Df2 are off, a high surge voltage is applied. However, since the snubber capacitor Cs is charged with a voltage generated in the secondary winding of the transformer T, when a surge voltage higher than the charging voltage is applied, a charging current flows through the snubber capacitor Cs and absorbs the surge voltage. . The voltage of the snubber capacitor Cs is charged with the surge voltage and rises, but when the surge voltage disappears at time t5, the path from the smoothing reactor Lo to the load Lo (smoothing capacitor Co) to the snubber switch element Qs to the snubber resistor Rs. Discharge at. At this time, the voltage generated in the second secondary winding of the transformer T is applied to the snubber circuit 4. The snubber switch element Qs continues to be turned on until time t0 when the third switch element Q3 and the sixth switch element Q6 are turned off, so that the snubber capacitor Cs reaches the voltage generated in the second secondary winding of the transformer T. Discharge.

本発明の実施例１は以上の動作を繰り返し、負荷に電力を供給する。このとき、同期整流回路２の第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２に過大なサージ電圧が印加されることはなく、スナバ回路４のスナバ用コンデンサは、不要な放電をすることが無い。 The first embodiment of the present invention repeats the above operation and supplies power to the load. At this time, an excessive surge voltage is not applied to the first switch element Q1 and the second switch element Q2 of the synchronous rectifier circuit 2, and the snubber capacitor of the snubber circuit 4 does not discharge unnecessarily.

また、スナバ用スイッチ素子Ｑｓは、図４に示す方法によって駆動信号ＧＳを生成する。つまり、スナバ用スイッチ素子にＰチャネルＭＯＳＦＥＴスイッチＱｓ’を使用し、制御回路５は第１スイッチ素子Ｑ１の駆動信号Ｇ１および第２スイッチ素子Ｑ２の駆動信号Ｇ２を論理積回路であるＡＮＤ１に入力し、ＡＮＤ１の出力からコンデンサＣｇｓを介してスナバ用スイッチ素子Ｑｓの駆動信号ＧＳを出力する。これによって、同期整流回路２の第１スイッチ素子Ｑ１と第２スイッチ素子がともにオンしているときは論理積回路ＡＮＤ1の出力はハイレベルになり、コンデンサＣｇｓはダイオードＤｇｓを介して、論理積回路ＡＮＤ1と接続されている端子がプラス、ＭＯＳＦＥＴスイッチＱｓ’と接続されている端子がマイナスに充電される。このとき、ＭＯＳＦＥＴスイッチＱｓ’のゲート・ソース間にはダイオードＤｇｓの順方向電圧降下が印加されるのでＭＯＳＦＥＴスイッチＱｓ’はオフする。また、同期整流回路２の第１スイッチ素子Ｑ１と第２スイッチ素子のいづれか一方がオフになると論理積回路ＡＮＤ1の出力はローレベルになり、コンデンサＣｇｓに充電された電圧がＭＯＳＦＥＴスイッチＱｓ’のゲート・ソース間に印加される。このときＭＯＳＦＥＴスイッチＱｓ’はゲート電極がソース電極に対して負になるのでＭＯＳＦＥＴスイッチＱｓ’はオンする。このように、スナバ用スイッチ素子にＰチャネルＭＯＳＦＥＴスイッチＱｓ’を使用することによって、スナバ用ダイオードＤｓにＰチャネルＭＯＳＦＥＴの寄生ダイオードを使用することが可能になる。なお、図４のｃｏｎｔ１はスイッチ素子Ｑ１からＱ６の駆動信号を生成するための信号生成回路である。 The snubber switch element Qs generates the drive signal GS by the method shown in FIG. That is, the P-channel MOSFET switch Qs ′ is used as the snubber switch element, and the control circuit 5 inputs the drive signal G1 of the first switch element Q1 and the drive signal G2 of the second switch element Q2 to the AND1 which is an AND circuit. The drive signal GS of the snubber switch element Qs is output from the output of AND1 via the capacitor Cgs. As a result, when both the first switch element Q1 and the second switch element of the synchronous rectifier circuit 2 are on, the output of the AND circuit AND1 becomes high level, and the capacitor Cgs is connected to the AND circuit via the diode Dgs. The terminal connected to AND1 is charged positive, and the terminal connected to MOSFET switch Qs ′ is charged negative. At this time, since the forward voltage drop of the diode Dgs is applied between the gate and source of the MOSFET switch Qs ', the MOSFET switch Qs' is turned off. When one of the first switch element Q1 and the second switch element of the synchronous rectifier circuit 2 is turned off, the output of the AND circuit AND1 becomes low level, and the voltage charged in the capacitor Cgs becomes the gate of the MOSFET switch Qs ′. • Applied between sources. At this time, the MOSFET switch Qs 'is turned on because the gate electrode of the MOSFET switch Qs' is negative with respect to the source electrode. As described above, by using the P-channel MOSFET switch Qs ′ as the snubber switch element, it becomes possible to use the parasitic diode of the P-channel MOSFET as the snubber diode Ds. Note that cont1 in FIG. 4 is a signal generation circuit for generating drive signals for the switch elements Q1 to Q6.

図５は本発明の実施例２の二次側の回路を示す回路構成図である。実施例１との違いは、スナバ用スイッチ素子Ｑｓの駆動信号をスナバ回路４ａに印加される電圧を検知して生成することである。このため、スナバ回路４ａは、スナバ用コンデンサＣｓとスナバ用ダイオードＤｓの直列回路と、スナバ用ダイオードＤｓに並列に接続したスナバ用抵抗Ｒｓ及びスナバ用スイッチ素子Ｑｓの直列回路で構成され、トランスＴのセンタタップと同期整流回路２の出力間に接続される。さらにトランスＴのセンタタップと同期整流回路２の出力間に抵抗Ｒ１及びＲ２の直列回路を接続し、抵抗Ｒ１と抵抗Ｒ２の接続点から駆動回路ＶＦ１を介してスナバ用スイッチ素子Ｑｓの制御端子に接続する。 FIG. 5 is a circuit configuration diagram showing a secondary side circuit according to the second embodiment of the present invention. The difference from the first embodiment is that the drive signal for the snubber switch element Qs is generated by detecting the voltage applied to the snubber circuit 4a. Therefore, the snubber circuit 4a includes a series circuit of a snubber capacitor Cs and a snubber diode Ds, and a series circuit of a snubber resistor Rs and a snubber switch element Qs connected in parallel to the snubber diode Ds. Between the center tap and the output of the synchronous rectifier circuit 2. Further, a series circuit of resistors R1 and R2 is connected between the center tap of the transformer T and the output of the synchronous rectifier circuit 2, and the connection point between the resistors R1 and R2 is connected to the control terminal of the snubber switch element Qs via the drive circuit VF1. Connecting.

図６は実施例２の動作波形を示すタイミングチャートである。信号Ｇ１は同期整流回路２の第１スイッチ素子Ｑ１の駆動信号、信号Ｇ２は同期整流回路２の第２スイッチ素子Ｑ２の駆動信号、電圧ＶＬｏはトランスＴのセンタタップと同期整流回路２の出力間に発生する電圧、言い換えると平滑回路３に入力される電圧である。図６に示すように電圧ＶＬｏは同期整流回路２の第１スイッチ素子Ｑ１または第２スイッチ素子Ｑ２のいずれか一方がオンしているときは電圧が発生するが、両方オンしているときには電圧が発生しない。従って抵抗Ｒ２には同期整流回路２の第１スイッチ素子Ｑ１または第２スイッチ素子Ｑ２のいずれか一方がオンしているときに電圧が発生する。この電圧を用いて駆動回路ＶＦ１を介してスナバ用スイッチ素子Ｑｓを駆動する。このため実施例２においても実施例１と同じ効果を持つ。 FIG. 6 is a timing chart showing operation waveforms of the second embodiment. The signal G1 is a drive signal for the first switch element Q1 of the synchronous rectifier circuit 2, the signal G2 is a drive signal for the second switch element Q2 of the synchronous rectifier circuit 2, and the voltage VLo is between the center tap of the transformer T and the output of the synchronous rectifier circuit 2. Is the voltage input to the smoothing circuit 3. As shown in FIG. 6, the voltage VLo is generated when either the first switch element Q1 or the second switch element Q2 of the synchronous rectifier circuit 2 is on, but when both are on, the voltage is Does not occur. Accordingly, a voltage is generated in the resistor R2 when either the first switch element Q1 or the second switch element Q2 of the synchronous rectifier circuit 2 is on. Using this voltage, the snubber switch element Qs is driven through the drive circuit VF1. Therefore, the second embodiment has the same effect as the first embodiment.

図６の実施例２は同期整流回路２を用いて整流したが、同期整流回路２のスイッチ素子の駆動信号を利用しないので、同期整流回路を使用しなくてもスナバ用スイッチ素子Ｑｓを駆動できる。実施例２で同期整流回路を使用しない例を図７に示す。 In the second embodiment shown in FIG. 6, rectification is performed using the synchronous rectification circuit 2, but since the drive signal for the switch element of the synchronous rectification circuit 2 is not used, the snubber switch element Qs can be driven without using the synchronous rectification circuit. . An example in which the synchronous rectifier circuit is not used in the second embodiment is shown in FIG.

本発明のスイッチング電源装置は小型化、高効率化が可能であり、各種電子機器を駆動する電源として利用可能である。 The switching power supply device of the present invention can be reduced in size and increased in efficiency, and can be used as a power source for driving various electronic devices.

１スイッチ回路
２、２ａ同期整流回路
３平滑回路
４、４ａスナバ回路
５制御回路
Ｖｉ入力直流電源
Ｃ１入力コンデンサ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑｓスイッチ素子
Ｑｓ’ ＰチャネルＭＯＳＦＥＴ
Ｄｆ１、Ｄｆ２、Ｄｆ３、Ｄｆ４、Ｄｆ５、Ｄｆ６、Ｄｓダイオード
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇｓ駆動信号
Ｔトランス
ｎ１、ｎ２、ｎ３巻線
Ｌｏリアクトル
Ｃｓ、Ｃｏコンデンサ
Ｒｓ抵抗
ＲＬ負荷 DESCRIPTION OF SYMBOLS 1 Switch circuit 2, 2a Synchronous rectifier circuit 3 Smoothing circuit 4, 4a Snubber circuit 5 Control circuit Vi Input DC power supply C1 Input capacitor Q1, Q2, Q3, Q4, Q5, Q6, Qs Switch element Qs' P channel MOSFET
Df1, Df2, Df3, Df4, Df5, Df6, Ds Diode G1, G2, G3, G4, G5, G6, Gs Drive signal T Transformer n1, n2, n3 Winding Lo Reactor Cs, Co capacitor Rs Resistance RL Load

Claims

１次巻線と第１の２次巻線と第２の二次巻線を含むトランスと、
前記１次巻線に直流電圧を断続的に印加するスイッチ回路と、
前記第１の２次巻線の電圧を整流する第１の整流器と、
前記第２の二次巻線の電圧を整流する第２の整流器と、
前記整流回路からの出力を平滑する平滑回路と、
前記整流回路の出力に接続されたコンデンサとスイッチ素子から成る直列回路とを備え、
前記スイッチ素子は、前記第１の整流器又は第２の整流器のいずれか一方がオフしてい
るときオンし、
前記第１の整流器は第１の同期整流スイッチ素子であり、
前記第２の整流器は第２の同期整流スイッチ素子であり、
前記スイッチ素子は、前記第１の同期整流スイッチ素子の駆動信号及び前記第２の同期
整流スイッチ素子の駆動信号が出力されているときオフすることを特徴とするスイッチン
グ電源装置。
A transformer including a primary winding, a first secondary winding and a second secondary winding;
A switch circuit that intermittently applies a DC voltage to the primary winding;
A first rectifier for rectifying the voltage of the first secondary winding;
A second rectifier for rectifying the voltage of the second secondary winding;
A smoothing circuit for smoothing the output from the rectifier circuit;
A capacitor connected to the output of the rectifier circuit and a series circuit composed of a switch element;
The switch element is turned on when either the first rectifier or the second rectifier is turned off ,
The first rectifier is a first synchronous rectification switch element;
The second rectifier is a second synchronous rectification switch element;
The switch element includes a drive signal for the first synchronous rectification switch element and the second synchronous rectifier switch element.
A switching power supply device that is turned off when a drive signal for a rectifying switch element is output .

前記スイッチ素子に並列にダイオードを接続したことを特徴とする請求項１に記載のス
イッチン電源装置。 2. The switched-on power supply device according to claim 1, wherein a diode is connected in parallel to the switch element.

前記スイッチ素子はＰチャネルＭＯＳＦＥＴであることを特徴とする請求項１に記載の
スイッチング電源装置。 The switching power supply device according to claim 1, wherein the switch element is a P-channel MOSFET.

前記スイッチ素子は、前記平滑回路の入力電圧が所定時以上のときオンすることを特徴
とする請求項１又は３のいずれかに記載のスイッチング電源装置。 4. The switching power supply device according to claim 1, wherein the switch element is turned on when an input voltage of the smoothing circuit is equal to or higher than a predetermined time.