JP6251112B2 - 伝送装置およびコントローラ - Google Patents
伝送装置およびコントローラ Download PDFInfo
- Publication number
- JP6251112B2 JP6251112B2 JP2014083067A JP2014083067A JP6251112B2 JP 6251112 B2 JP6251112 B2 JP 6251112B2 JP 2014083067 A JP2014083067 A JP 2014083067A JP 2014083067 A JP2014083067 A JP 2014083067A JP 6251112 B2 JP6251112 B2 JP 6251112B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- transmission
- system shared
- reception
- shared resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Description
図1は、第1の実施形態にかかる伝送装置およびコントローラからなるシステムの全体構成(概略)を示すブロック図である。
伝送装置20Aは、伝送路40Aを介して送られてくる外部装置からの受信データを、外部装置に対応した受信バッファに格納する。伝送装置20Aは、前述のソケット情報(図2参照)をもっているので、このソケット情報を参照して、受信データの宛先に対応するソケット情報中の受信バッファアドレスで指定される受信バッファに受信データを格納できる。
ここで、コントローラ10から通信命令として受信要求が伝送装置20Aにあると、伝送装置20Aの処理モジュールの1つでありCPU21Aが実行する受信処理モジュールに、受信要求が通知される。なお、受信処理モジュールによる処理は、図3に示す受信処理(前半)と図4に示す受信処理(後半)からなる。
第1の実施形態では、上述の受信処理(後半)において、資源処理待ちキューから、待ち処理データを取り出す処理の終了後に、連続処理サイズの上限判定(S27)を実施している。この判定に用いる上限サイズは、システム1の動作環境に応じて変えるべきものである。本実施形態では、上限サイズを変数として保持する。そして、伝送装置20A,20BのCPU21A,21Bは、コントローラ10から通信命令の1つとしてこの上限サイズの変更通知があったとき、連続処理サイズの上限判定で用いる上限サイズを指示された上限サイズに変更する。このように上限サイズを動的に変更可能にすることで、システムの動作環境の変化に対応可能となる。なお、本実施形態におけるその他の構成は、前述の第1の実施形態と同様である。
上述の第1の実施形態および第2の実施形態は、コントローラ10が伝送装置20A,20Bに要求した受信処理の応答のタイミングを、システム共有資源の空き通知によってコントローラ10が主体となって調整する構成としているが、伝送装置20A,20B側での何らかのイベント発生時に(例えば、コントローラ10以外からの要求があった場合などに)、コントローラ10に必要な処理を要求したい場合がある。第1の実施形態および第2の実施形態における手法では、伝送装置20A,20B側にコントローラ10からの要求中の受信処理がない場合、コントローラ10からシステム共有資源の空き通知がなされない。そこで、本実施形態では、このようなときにコントローラ10からシステム資源の空き通知を受けるために、コントローラ10にシステム共有資源の空き通知開始要求を行う。伝送装置20A,20Bからシステム共有資源の空き通知開始要求を受けたコントローラ10は、要求中の受信処理の有無にかかわらずシステム共有資源の空き通知を継続的に実施する。
10 コントローラ
11,21A,21B CPU
12,22A,22B メインメモリ
13,23A,23B 共有メモリ
14,24A,24B システムバス制御回路
20A,20B 伝送装置
25A LANコントローラ
25B 伝送制御ASIC
30 システムバス
40A,40B 伝送路
Claims (6)
- コントローラとシステムバスを介して接続される伝送装置であって、
前記システムバスを通じた伝送制御を行う第1の伝送制御手段と、
前記システムバスを含むシステム共有資源を使用する処理を実行せずに保留し、前記コントローラから前記システム共有資源の空きが通知されたときに、保留している前記システム共有資源を使用する処理を実施する制御手段と、を備え、
前記制御手段は、システム共有資源を使用する処理を保留する際、当該処理に伴う情報を記憶して別処理に移行し、前記システム共有資源の空きタイミングの通知を受けたとき、記憶した前記情報を基に、保留した前記システム共有資源を使用する処理を即時に継続する、
伝送装置。 - コントローラとシステムバスを介して接続される伝送装置であって、
前記システムバスを通じた伝送制御を行う第1の伝送制御手段と、
前記システムバスを含むシステム共有資源を使用する処理を実行せずに保留し、前記コントローラから前記システム共有資源の空きが通知されたときに、保留している前記システム共有資源を使用する処理を実施する制御手段と、を備え、
前記制御手段は、必要に応じて、前記コントローラに、システム共有資源の空きタイミングの通知の開始要求と、該開始要求により開始されたシステム資源の空きタイミングの通知の停止要求を行う、
伝送装置。 - 外部の伝送路との間の伝送制御を行う第2の伝送制御手段と、
前記外部の伝送路を介して受信されるデータを蓄積する記憶手段と、を備え、
前記制御手段は、前記システム共有資源を使用する処理として、前記記憶手段に蓄積されたデータのうち、前記コントローラにより要求されたデータを、前記システムバスを介して前記コントローラにより指定された場所に伝送する処理を実施する、請求項1または2に記載の伝送装置。 - 前記コントローラにより指定されたデータを、前記システムバスを介して前記コントローラにより指定された場所に伝送する処理に対し、連続して伝送するデータサイズの上限値が予め設けられており、
前記制御手段は、前記コントローラ側に伝送したデータのサイズが前記上限値に達すると、続く処理を保留する、請求項3に記載の伝送装置。 - 前記制御手段は、前記上限値を変数として保持し、前記コントローラから前記上限値の変更指示があったとき、前記上限値を、指示された値に動的に変更する、請求項4に記載の伝送装置。
- 請求項1から請求項5のいずれか1項に記載の伝送装置と前記システムバスを介して接続されるコントローラであって、
前記システム共有資源を使用する処理を前記伝送装置に要求している場合で、自装置が、前記システム共有資源を使用しないときに、前記システム共有資源の空きを前記伝送装置に通知する、コントローラ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083067A JP6251112B2 (ja) | 2014-04-14 | 2014-04-14 | 伝送装置およびコントローラ |
CN201580001305.7A CN105393233B (zh) | 2014-04-14 | 2015-03-30 | 传输装置、控制器以及由传输装置和控制器构成的*** |
US15/119,312 US10025750B2 (en) | 2014-04-14 | 2015-03-30 | Transmission device, controller, and system comprising transmission device and controller |
PCT/JP2015/059998 WO2015159699A1 (ja) | 2014-04-14 | 2015-03-30 | 伝送装置、コントローラ、ならびに伝送装置およびコントローラからなるシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083067A JP6251112B2 (ja) | 2014-04-14 | 2014-04-14 | 伝送装置およびコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015203976A JP2015203976A (ja) | 2015-11-16 |
JP6251112B2 true JP6251112B2 (ja) | 2017-12-20 |
Family
ID=54323910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014083067A Active JP6251112B2 (ja) | 2014-04-14 | 2014-04-14 | 伝送装置およびコントローラ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10025750B2 (ja) |
JP (1) | JP6251112B2 (ja) |
CN (1) | CN105393233B (ja) |
WO (1) | WO2015159699A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357548A (ja) * | 1990-09-20 | 1992-12-10 | Matsushita Electric Ind Co Ltd | マルチプロセッサ |
JPH08147178A (ja) | 1994-11-24 | 1996-06-07 | Hitachi Ltd | 共有資源アクセス方法および共有資源アクセス装置 |
US5771356A (en) * | 1995-01-04 | 1998-06-23 | Cirrus Logic, Inc. | Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds |
KR0167938B1 (ko) * | 1995-08-28 | 1999-01-15 | 배순훈 | 데이터 전송망의 통신상태 감지회로 |
US5793994A (en) * | 1996-01-31 | 1998-08-11 | 3Com Corporation | Synchronous event posting by a high throughput bus |
US6438710B1 (en) * | 1999-08-31 | 2002-08-20 | Rockwell Electronic Commerce Corp. | Circuit and method for improving memory integrity in a microprocessor based application |
JP2001236304A (ja) * | 2000-02-21 | 2001-08-31 | Mitsubishi Electric Corp | マイクロコンピュータ |
DE60234194D1 (de) * | 2001-08-02 | 2009-12-10 | Panasonic Corp | Host-vorrichtung, elektronische einrichtung und übertragungssystemsteuerverfahren |
JP2005159705A (ja) * | 2003-11-26 | 2005-06-16 | Ricoh Co Ltd | 画像形成システム |
ITTO20060719A1 (it) | 2006-10-06 | 2008-04-07 | Micron Technology Inc | Architettura di registri filtrati per generare segnali per attuatori |
JP5129040B2 (ja) * | 2007-07-03 | 2013-01-23 | パナソニック株式会社 | 共有メモリを用いたバス通信装置 |
US7774529B2 (en) | 2007-07-03 | 2010-08-10 | Panasonic Corporation | Bus communication apparatus that uses shared memory |
US8275925B2 (en) * | 2010-08-25 | 2012-09-25 | Lsi Corporation | Methods and apparatus for improved serial advanced technology attachment performance |
KR101564520B1 (ko) | 2011-08-23 | 2015-10-29 | 후지쯔 가부시끼가이샤 | 정보 처리 장치 및 스케줄링 방법 |
-
2014
- 2014-04-14 JP JP2014083067A patent/JP6251112B2/ja active Active
-
2015
- 2015-03-30 WO PCT/JP2015/059998 patent/WO2015159699A1/ja active Application Filing
- 2015-03-30 US US15/119,312 patent/US10025750B2/en active Active
- 2015-03-30 CN CN201580001305.7A patent/CN105393233B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015159699A1 (ja) | 2015-10-22 |
US20170124017A1 (en) | 2017-05-04 |
JP2015203976A (ja) | 2015-11-16 |
CN105393233A (zh) | 2016-03-09 |
US10025750B2 (en) | 2018-07-17 |
CN105393233B (zh) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11018986B2 (en) | Communication apparatus, communication method, and computer program product | |
JP2007207026A (ja) | Dma転送装置 | |
JP5994601B2 (ja) | 並列計算機、並列計算機の制御プログラム及び並列計算機の制御方法 | |
JP7354361B2 (ja) | 処理装置、処理方法及びプログラム | |
JP2010176442A (ja) | ディスクリプタ転送装置、i/oコントローラ、及びディスクリプタ転送方法 | |
EP2693343A1 (en) | Parallel processing system and parallel processing system operation method | |
CN103197954B (zh) | 信息处理装置和控制信息处理装置的方法 | |
EP2620876B1 (en) | Method and apparatus for data processing, pci-e bus system and server | |
JP4817834B2 (ja) | 割り込み制御装置及び割り込み制御方法 | |
US20220036206A1 (en) | Containerized distributed rules engine | |
JP6251112B2 (ja) | 伝送装置およびコントローラ | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
JP2010211458A (ja) | 計算機システム及びi/o制御方法 | |
TWI650703B (zh) | 在記憶體內之資料的非同步複製 | |
JP4414447B2 (ja) | 情報処理装置、情報処理システムおよび情報処理方法 | |
JP6341030B2 (ja) | 情報処理システム、情報処理システムの制御方法及び制御プログラム | |
JP2007219925A (ja) | バス制御装置、バス制御プログラム及び記録媒体 | |
US20240195685A1 (en) | Highly scalable container network interface operation to reduce startup overhead of functions | |
JP4833911B2 (ja) | プロセッサユニットおよび情報処理方法 | |
US11194734B2 (en) | Packet processing device, packet processing method, and recording medium | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
US20190187991A1 (en) | Device, data-processing chain and context-switching method | |
WO2019188174A1 (ja) | 情報処理装置 | |
JP6497061B2 (ja) | 情報処理装置およびプログラム | |
JP2023084904A (ja) | プロセッサ、情報処理装置及び情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6251112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |