JP6243286B2 - Digital / analog conversion circuit and optical transmitter - Google Patents
Digital / analog conversion circuit and optical transmitter Download PDFInfo
- Publication number
- JP6243286B2 JP6243286B2 JP2014085203A JP2014085203A JP6243286B2 JP 6243286 B2 JP6243286 B2 JP 6243286B2 JP 2014085203 A JP2014085203 A JP 2014085203A JP 2014085203 A JP2014085203 A JP 2014085203A JP 6243286 B2 JP6243286 B2 JP 6243286B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- digital
- digital signal
- current circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Optical Communication System (AREA)
Description
本発明は、ディジタル/アナログ変換回路および光送信器に関し、例えばパルス振幅変調によって光信号を生成する光送信器に搭載されるディジタル/アナログ変換回路に関する。 The present invention relates to a digital / analog conversion circuit and an optical transmitter, for example, a digital / analog conversion circuit mounted on an optical transmitter that generates an optical signal by pulse amplitude modulation.
近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。光通信ネットワークでは、高速・大容量通信を実現するために、光変調器を備えた光送信器が用いられる。代表的な光変調器としては、マッハツェンダ(Mach−Zehnder、以下「MZ」と称する。)変調器や電界吸収型(Electro−Absorption、以下「EA」と称する。)変調器が知られている。 In recent years, with an increase in communication traffic, an increase in capacity of an optical communication network using optical fibers has been demanded. In an optical communication network, an optical transmitter including an optical modulator is used to realize high-speed and large-capacity communication. As a typical optical modulator, a Mach-Zehnder (hereinafter referred to as “MZ”) modulator or an electro-absorption (hereinafter referred to as “EA”) modulator is known.
近年、光送信器は、MZ変調器やEA変調器等によって高度な変調波形を生成するために、ディジタル信号処理回路(Digtal Signal Processor、以下「DSP」と称する場合がある。)を搭載している。具体的に、光送信器は、送信すべき信号をDSPによりディジタル信号処理を行った後、ディジタル/アナログ変換回路(以下、「D/A変換回路」と称する場合がある。)によってディジタル信号処理された信号をアナログ信号に変換し、光変調器の駆動電圧として入力する。これにより、光送信器は、光変調器によって光の強度を送信すべき信号に応じて変調することにより、光信号を生成して光ファイバに送信する。このようにDSPによってディジタル信号処理を行うことにより、従来のオン・オフ変調(on−off keying)による光伝送では困難であった多値の光変調が可能となる。 In recent years, an optical transmitter is equipped with a digital signal processing circuit (Digital Signal Processor (hereinafter sometimes referred to as “DSP”)) in order to generate an advanced modulation waveform by an MZ modulator, an EA modulator, or the like. Yes. Specifically, the optical transmitter performs digital signal processing on a signal to be transmitted by a DSP, and then performs digital signal processing by a digital / analog conversion circuit (hereinafter sometimes referred to as “D / A conversion circuit”). The converted signal is converted into an analog signal and input as a drive voltage for the optical modulator. Thereby, the optical transmitter generates an optical signal by modulating the light intensity according to the signal to be transmitted by the optical modulator, and transmits the optical signal to the optical fiber. By performing digital signal processing by the DSP in this way, multi-level optical modulation, which has been difficult in conventional optical transmission by on-off modulation, can be performed.
近年、より高いビットレートの多値変調を行うために、位相変調だけではなく、多値のパルス振幅変調(Pulse Amplitude Modulation 、以下、「PAM」と称する場合がある。)を用いて光変調を行う光送信器が検討されている。しかしながら、MZ変調器やEA変調器等の光変調器は、非線形な伝達特性を有するため、光変調器の駆動方法に工夫が必要となる。例えば、一般的なMZ変調器の駆動電圧に対する光出力の特性(伝達特性)は、図13に示すように、サインカーブ状の非線形な特性となる。そのため、光出力の振幅を最大値まで得たい場合には、線形領域500だけでなく、非線形領域501まで使用しなければならない。
In recent years, in order to perform multi-level modulation at a higher bit rate, not only phase modulation but also multi-level pulse amplitude modulation (hereinafter sometimes referred to as “PAM”) is used for optical modulation. Optical transmitters to perform are being studied. However, optical modulators such as MZ modulators and EA modulators have non-linear transfer characteristics, and thus it is necessary to devise a method for driving the optical modulator. For example, the characteristic (transfer characteristic) of the optical output with respect to the driving voltage of a general MZ modulator becomes a non-linear characteristic like a sine curve as shown in FIG. Therefore, in order to obtain the maximum optical output amplitude, not only the
しかしながら、MZ変調器を非線形領域501まで駆動させる場合、DSPの信号処理のみならず、ディジタル信号処理された信号をアナログ信号に変換するD/A変換回路の特性も問題となる。具体的には、一般的なD/A変換回路は、例えば図14に示す回路構成を有し、図15に示すような線形な入出力特性(入力したディジタル信号に対する出力されるアナログ信号の特性)を有する。そのため、線形な入出力特性を有するD/A変換回路を光送信器に用いると、MZ変調器の非線形領域501において光出力が歪んでしまい、図16に示すように、DSPから出力されたディジタル信号の1ビット毎の変化に対して、光送信器の光出力を線形(等間隔)に制御することができない。
However, when the MZ modulator is driven to the
光変調器の非線形領域における光出力の歪みを補償するための従来技術として、例えば特許文献1に開示がある。特許文献1には、D/A変換回路内部に設けられた各定電流源の電流値に適当な重みづけを与えてD/A変換回路の入出力特性を非線形にすることにより、光変調器の非線形領域における光出力の歪みを補償する技術が開示されている。また、特許文献1に記載のD/A変換回路は、光出力の非線形性の補償の精度を上げるために、デコーダによって、DSPから入力されたNビットのバイナリ信号を2N−1の温度計コードに変換し、変換した温度計コードに基づいて上記定電流源の合計電流量を調整している。
For example,
しかしながら、特許文献1に記載のD/A変換回路では、ディジタル入力数が増加すると、バイナリ信号を温度計コードに変換するデコーダの回路規模が指数関数的に増加するという問題がある。D/A変換回路の回路規模の増大は、光送信器のコストの増大を招き、今後、4値や8値等のPAMの多値化が進んだ場合に特に問題となる。
However, the D / A conversion circuit described in
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、D/A変換回路において、回路規模を抑えつつ、所望の入出力特性を実現することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to realize a desired input / output characteristic in a D / A conversion circuit while suppressing the circuit scale.
また、本発明の別の目的は、光送信器において、コストを抑えつつ、更なる高精度化を図ることにある。 Another object of the present invention is to further increase the accuracy of the optical transmitter while suppressing the cost.
本発明に係るディジタル/アナログ変換回路は、Nビットのディジタル信号を1ビット毎に入力するN(Nは2以上の整数)個の入力端子と、入力した電流に応じた電圧を生成する電圧生成部と、前記入力端子毎に対応して設けられたN個の電流回路を含む第1電流回路群と、前記入力端子の組合せ毎に対応して設けられた電流回路を含む第2電流回路群と、夫々の前記入力端子に入力されたディジタル信号の論理レベルに応じて、前記第1電流回路群および前記第2電流回路群に含まれる前記電流回路の電流を前記電圧生成部に供給するか否かを前記電流回路毎に制御する制御部とを備え、前記制御部は、前記入力端子に入力されたディジタル信号が第1論理レベルである場合に、前記第1電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記入力端子に入力されたディジタル信号が第2論理レベルである場合に、前記第1電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止し、少なくとも二つの前記入力端子に入力されたディジタル信号が共に前記第1論理レベルである場合に、前記第2電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記少なくとも二つの前記入力端子に入力されたディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第2電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止することを特徴とする。 The digital / analog conversion circuit according to the present invention has N (N is an integer of 2 or more) input terminals for inputting an N-bit digital signal for each bit, and voltage generation for generating a voltage corresponding to the input current. , A first current circuit group including N current circuits provided corresponding to each input terminal, and a second current circuit group including current circuits provided corresponding to each combination of the input terminals And whether the current of the current circuit included in the first current circuit group and the second current circuit group is supplied to the voltage generator according to the logic level of the digital signal input to each of the input terminals. A control unit that controls whether or not each current circuit has a digital signal input to the input terminal at a first logic level, the input terminal in the first current circuit group. Current corresponding to Controlling the path, supplying the current of the current circuit to the voltage generator, and when the digital signal input to the input terminal is at the second logic level, the input terminal in the first current circuit group When the corresponding current circuit is controlled to stop the supply of the current of the current circuit to the voltage generation unit, and when the digital signals input to at least two of the input terminals are both at the first logic level, The current circuit corresponding to the combination of the input terminals in the second current circuit group is controlled, the current of the current circuit is supplied to the voltage generator, and the digital signals input to the at least two input terminals are When at least one is at the second logic level, the current circuit corresponding to the combination of the input terminals in the second current circuit group is controlled, and the current circuit before the current circuit is controlled. Characterized by stopping the supply to the voltage generator.
上記ディジタル/アナログ変換回路において、前記入力端子は、第1ディジタル入力端子と、第2ディジタル入力端子とを含み、前記第1電流回路群は、前記第1ディジタル入力端子に対応して設けられた第1電流回路と、前記第2ディジタル入力端子に対応して設けられた第2電流回路とを含み、前記第2電流回路群は、第3電流回路を含み、前記制御部は、第1制御回路と、第2制御回路と、第3制御回路とを含み、前記第1制御回路は、前記第1ディジタル入力端子に入力された第1ディジタル信号が前記第1論理レベルである場合に、前記第1電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号が第2論理レベルである場合に、前記第1電流回路の電流の前記電圧生成部への供給を停止し、前記第2制御回路は、前記第2ディジタル入力端子に入力された第2ディジタル信号が前記第1論理レベルである場合に、前記第2電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号が第2論理レベルである場合に、前記第2電流回路の電流の前記電圧生成部への供給を停止し、前記第3制御回路は、前記第1ディジタル信号と前記第2ディジタル信号とが共に前記第1論理レベルである場合に、前記第3電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号と前記第2ディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第3電流回路の電流の前記電圧生成部への供給を停止してもよい。 In the digital / analog conversion circuit, the input terminal includes a first digital input terminal and a second digital input terminal, and the first current circuit group is provided corresponding to the first digital input terminal. A second current circuit provided corresponding to the second digital input terminal, the second current circuit group includes a third current circuit, and the control unit includes a first control circuit. A circuit, a second control circuit, and a third control circuit, wherein the first control circuit is configured such that when the first digital signal input to the first digital input terminal is at the first logic level, Supplying the current of the first current circuit to the voltage generator, and stopping the supply of the current of the first current circuit to the voltage generator when the first digital signal is at a second logic level; The second control circuit is When the second digital signal input to the second digital input terminal is at the first logic level, the current of the second current circuit is supplied to the voltage generator, and the second digital signal is at the second logic level. The supply of the current of the second current circuit to the voltage generator is stopped, and the third control circuit determines that the first digital signal and the second digital signal are both at the first logic level. If the current of the third current circuit is supplied to the voltage generator and at least one of the first digital signal and the second digital signal is at the second logic level, the third current The supply of the circuit current to the voltage generation unit may be stopped.
上記ディジタル/アナログ変換回路において、前記入力端子は、第1ディジタル入力端子と、第2ディジタル入力端子と、第3ディジタル入力端子とを含み、前記第1電流回路群は、前記第1ディジタル入力端子に対応して設けられた第1電流回路と、前記第2ディジタル入力端子に対応して設けられた第2電流回路と、前記第3ディジタル入力端子に対応して設けられた第3電流回路とを含み、前記第2電流回路群は、第4電流回路と、第5電流回路と、第6電流回路と、第7電流回路と、を含み、前記制御部は、第1制御回路と、第2制御回路と、第3制御回路と、第4制御回路と、第5制御回路と、第6制御回路と、第7制御回路とを含み、前記第1制御回路は、前記第1ディジタル入力端子に入力された第1ディジタル信号が前記第1論理レベルである場合に、前記第1電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号が第2論理レベルである場合に、前記第1電流回路の電流の前記電圧生成部への供給を停止し、前記第2制御回路は、前記第2ディジタル入力端子に入力された第2ディジタル信号が第1論理レベルである場合に、前記第2電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号が第2論理レベルである場合に、前記第2電流回路の電流の前記電圧生成部への供給を停止し、前記第3制御回路は、前記第3ディジタル入力端子に入力された第3ディジタル信号が前記第1論理レベルである場合に、前記第3電流回路の電流を前記電圧生成部に供給し、前記第3ディジタル信号が第2論理レベルである場合に、前記第3電流回路の電流の前記電圧生成部への供給を停止し、前記第4制御回路は、前記第1ディジタル信号と前記第2ディジタル信号とが共に前記第1論理レベルである場合に、前記第4電流回路の電流を前記電圧生成部に供給し、前記第4ディジタル信号が第2論理レベルである場合に、前記第4電流回路の電流の前記電圧生成部への供給を停止し、前記第5制御回路は、前記第1ディジタル信号と前記第3ディジタル信号とが共に前記第1論理レベルである場合に、前記第5電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号と前記第3ディジタル信号の何れか一方が前記第2論理レベルである場合に、前記第5電流回路の電流の前記電圧生成部への供給を停止し、前記第6制御回路は、前記第2ディジタル信号と前記第3ディジタル信号とが共に前記第1論理レベルである場合に、前記第6電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号と前記第3ディジタル信号の何れか一方が前記第2論理レベルである場合に、前記第6電流回路の電流の前記電圧生成部への供給を停止し、前記第7制御回路は、前記第1ディジタル信号、前記第2ディジタル信号、および前記第3ディジタル信号が全て前記第1論理レベルである場合に、前記第7電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号、前記第2ディジタル信号、および前記第3ディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第7電流回路の電流の前記電圧生成部への供給を停止するようにしてもよい。 In the digital / analog conversion circuit, the input terminal includes a first digital input terminal, a second digital input terminal, and a third digital input terminal, and the first current circuit group includes the first digital input terminal. A first current circuit provided corresponding to the second digital input terminal, a second current circuit provided corresponding to the second digital input terminal, and a third current circuit provided corresponding to the third digital input terminal; The second current circuit group includes a fourth current circuit, a fifth current circuit, a sixth current circuit, and a seventh current circuit, and the control unit includes a first control circuit, a first current circuit, 2 control circuit, 3rd control circuit, 4th control circuit, 5th control circuit, 6th control circuit, and 7th control circuit, and said 1st control circuit is said 1st digital input terminal The first digital signal input to the When at a logic level, the current of the first current circuit is supplied to the voltage generator, and when the first digital signal is at a second logic level, the voltage generator of the current of the first current circuit The second control circuit is configured to supply the current of the second current circuit to the voltage generator when the second digital signal input to the second digital input terminal is at the first logic level. And when the second digital signal is at the second logic level, the supply of the current of the second current circuit to the voltage generator is stopped, and the third control circuit When the third digital signal input to the terminal is at the first logic level, the current of the third current circuit is supplied to the voltage generator, and the third digital signal is at the second logic level. The third current The supply of the current of the path to the voltage generator is stopped, and the fourth control circuit causes the fourth current to flow when both the first digital signal and the second digital signal are at the first logic level. Supplying a current of the circuit to the voltage generator, and when the fourth digital signal is at a second logic level, the supply of the current of the fourth current circuit to the voltage generator is stopped, and the fifth control The circuit supplies the current of the fifth current circuit to the voltage generator when the first digital signal and the third digital signal are both at the first logic level, and the first digital signal and the third digital signal When any one of the third digital signals is at the second logic level, the supply of the current of the fifth current circuit to the voltage generating unit is stopped, and the sixth control circuit is configured to output the second digital signal. And the third digital And the second digital signal are supplied to the voltage generator, and one of the second digital signal and the third digital signal is supplied to the second logic signal. When it is at the logic level, the supply of the current of the sixth current circuit to the voltage generator is stopped, and the seventh control circuit is configured to output the first digital signal, the second digital signal, and the third digital signal. When all the signals are at the first logic level, the current of the seventh current circuit is supplied to the voltage generator, and at least one of the first digital signal, the second digital signal, and the third digital signal is supplied. When one is at the second logic level, the supply of the current of the seventh current circuit to the voltage generator may be stopped.
上記ディジタル/アナログ変換回路において、前記電圧生成部は、R−2R型の抵抗ラダー回路を含むようにしてもよい。 In the digital / analog conversion circuit, the voltage generation unit may include an R-2R resistance ladder circuit.
本発明に係る光送信器は、発光素子を含み一定強度の光を出力する発光部と、入力された送信すべき信号に対して、所定の光変調方式に応じたディジタル信号処理を行うディジタル信号処理装置と、前記ディジタル信号処理装置による信号処理結果をアナログ信号に変換する上記ディジタル/アナログ変換回路と、前記ディジタル/アナログ変換回路から出力されたアナログ信号の電圧レベルに応じて前記発光部から出力された光の強弱を変化させて出力する光変調器とを備えることを特徴とする。 An optical transmitter according to the present invention includes a light-emitting unit that includes a light-emitting element and outputs light of constant intensity, and a digital signal that performs digital signal processing according to a predetermined light modulation method on an input signal to be transmitted A processing device, the digital / analog conversion circuit for converting a signal processing result of the digital signal processing device into an analog signal, and an output from the light emitting unit according to a voltage level of the analog signal output from the digital / analog conversion circuit And an optical modulator for changing the intensity of the emitted light and outputting it.
本発明によれば、D/A変換回路において、回路規模を抑えつつ、所望の入出力特性を実現することが可能となる。また、光送信器において、コストを抑えつつ、更なる高精度化を図ることが可能となる。 According to the present invention, in the D / A conversion circuit, it is possible to realize desired input / output characteristics while suppressing the circuit scale. Further, in the optical transmitter, it is possible to further increase the accuracy while suppressing the cost.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
≪光送信器の構成≫
図1に、本発明の実施形態1に係るD/A変換回路を備えた光送信器の構成を示す。
同図に示される光送信器100は、外部から入力された電気信号を光信号に変換して、光ファイバ等から成る光ネットワークに出力する装置である。光送信器100は、例えば、ディジタル信号処理装置2、ディジタル/アナログ変換回路(以下、「D/A変換回路」と称する。)1、発光部3、および光変調器4から構成される。
≪Configuration of optical transmitter≫
FIG. 1 shows a configuration of an optical transmitter including a D / A conversion circuit according to
An
ディジタル信号処理装置2は、送信対象の信号(電気信号)VINを入力し、入力信号VINに対して所定の信号処理を行う。具体的には、ディジタル信号処理装置2は、入力信号VINから例えばPAM用のディジタル信号を生成するための信号処理を行い、信号処理結果を例えばN(Nは2以上の整数)ビットのディジタル信号として出力する。ディジタル信号処理装置2は、例えばDSP等のプログラム処理装置によって実現される。以下、ディジタル信号処理装置2から出力されるNビットの信号を「ディジタル信号D0〜Dn」と称する。なお、nは1以上の整数である。
The digital
発光部3は、半導体レーザ(LD:Laser Diode)等の発光素子を含み、一定強度の光を出力する。
光変調器4は、発光部3から出力された一定強度の光に対して外部から制御を加えることにより、光の強度を変化させた光信号(光の強弱信号)OPOUTを出力する外部変調方式の変調器である。光変調器4としては、誘電体材料による電気光学効果を利用して光を変調する方式の変調器(MZ変調器等)や、半導体の電界吸収効果を用いて光を変調する方式の変調器(EA変調器等)を例示することができる。
The
The optical modulator 4 outputs an optical signal (light intensity signal) OPOUT in which the intensity of the light is changed by applying external control to the light having a constant intensity output from the
具体的に、光変調器4は、後述するD/A変換回路1によってディジタル信号D0〜Dnをアナログ信号に変換した駆動電圧VOUTの電圧レベルに応じて、発光部3から出力された光の強弱を変化させて出力する。
Specifically, the optical modulator 4 is configured to adjust the intensity of the light output from the
D/A変換回路1は、ディジタル信号処理装置2から出力されたディジタル信号D0〜Dnをアナログ信号に変換する。上記アナログ信号は、例えば電圧信号であり、上述したように駆動電圧VOUTとして光変調器4に入力される。
D/A変換回路1は、光変調器4の駆動電圧に対する光出力の特性(伝達特性)に対応するように、ディジタル入力に対するアナログ出力特性(入出力特性)が調整可能に構成されている。以下、D/A変換回路1について詳細に説明する。
The D /
The D /
≪D/A変換回路1の概要≫
図2に、D/A変換回路1の内部構成を示す。同図に示されるように、D/A変換回路1は、入力端子IN0〜INn、制御部14、第1電流回路群11、第2電流回路群12、および電圧生成部13を備える。
<< Outline of D /
FIG. 2 shows an internal configuration of the D /
入力端子IN0〜INnは、ディジタル信号処理装置2から出力されたディジタル信号D0〜Dnを入力する。入力端子IN0〜INnの個数は、ディジタル信号処理装置2から出力されるディジタル信号D0〜Dnの数に対応している。
The input terminals IN0 to INn receive the digital signals D0 to Dn output from the digital
なお、以下では、説明の便宜上、ディジタル信号D0〜Dnの論理レベルとして、第1論理レベルをロー(Low)レベル、第2論理レベルをハイ(High)レベルとするが、これに限定されるものではない。 In the following, for convenience of explanation, the first logic level is set to the low level and the second logic level is set to the high level as the logic levels of the digital signals D0 to Dn. However, the present invention is not limited to this. is not.
電圧生成部13は、後述する第1電流回路群11および第2電流回路群12の各電流回路の電流を加算した出力電流IOUTに応じて、出力電圧VOUTを生成する。電圧生成部13は、例えば単数または複数の抵抗からなる抵抗回路によって構成され、出力電流IOUTを上記抵抗によって出力電圧VOUTに変換する。出力電圧VOUTは、D/A変換回路1の出力端子OUTから出力され、光変調器4に駆動電圧として供給される。
なお、出力電圧VOUTは、光変調器4に直接入力されても良いし、バッファ回路を介して光変調器4に入力されても良い。
The
The output voltage VOUT may be input directly to the optical modulator 4 or may be input to the optical modulator 4 via a buffer circuit.
第1電流回路群11は、入力端子IN0〜INn毎に対応して設けられたN個の電流回路110_0〜110_n(総称する場合は「電流回路110」と表記する。)を含む。
The first
第2電流回路群12は、入力端子IN0〜INn(ディジタル信号D0〜Dn)の組合せ毎に対応して設けられた電流回路120_0〜120_m(総称する場合は「電流回路120」と表記する。)を含む。なお、mは1以上の整数である。
The second
例えば、D/A変換回路1が2つの入力端子IN0、IN1を有する場合、入力端子IN0、IN1の組合せは(IN0、IN1)のみである。そのため、第2電流回路群12の電流回路として、上記組合せ(IN0、IN1)に対応する電流回路120_0が設けられる。詳細は後述するが、電流回路120_0の電圧生成部13に対する電流の供給と遮断は、入力端子IN0、IN1に入力されたディジタル信号D0、D1に基づいて制御される。
For example, when the D /
また、例えば、D/A変換回路1が3つの入力端子IN0、IN1、IN2を有する場合、入力端子IN0〜IN2の組合せは、(IN0、IN1)、(IN0、IN2)、(IN1、IN2)、および(IN0、IN1、IN2)の4つである。そのため、第2電流回路群12は、(IN0、IN1)の組合せに対応した電流回路120_0と、(IN0、IN2)の組合せに対応した電流回路120_1と、(IN1、IN2)の組合せに対応した電流回路120_2と、(IN0、IN1、IN2)の組合せに対応した電流回路120_3とを含む。詳細は後述するが、電流回路120_0〜120_3の電圧生成部13に対する電流の供給と遮断は、夫々の電流回路120_0〜120_3に対応する入力端子に入力されたディジタル信号D0〜D2に基づいて制御される。
For example, when the D /
制御部14は、入力端子IN0〜INnに入力されたディジタル信号D0〜Dnに基づいて、第1電流回路群11および第2電流回路群12に含まれる電流回路110、120の電流を電圧生成部13に供給するか否かを電流回路110、120毎に制御する。
Based on the digital signals D0 to Dn input to the input terminals IN0 to INn, the
具体的に、制御部14は、入力端子IN0〜INnに入力されたディジタル信号が第1論理レベル(ローレベル)である場合、当該入力端子に対応する電流回路110を制御して、その電流回路の電流を電圧生成部13に供給する。一方、入力端子IN0〜INnに入力されたディジタル信号が第2論理レベル(ハイレベル)である場合、制御部14は、当該入力端子に対応する電流回路110を制御して、その電流回路の電流の電圧生成部13への供給を停止する。
Specifically, when the digital signal input to the input terminals IN0 to INn is at the first logic level (low level), the
また、制御部14は、少なくとも二つの入力端子に入力されたディジタル信号が共に第1論理レベル(ローレベル)である場合に、第2電流回路群12における当該入力端子の組合せに対応した電流回路120を制御して、その電流回路の電流を電圧生成部13に供給する。一方、上記少なくとも二つの入力端子に入力されたディジタル信号の少なくとも一つが第2論理レベル(ハイレベル)である場合に、第2電流回路群12における当該入力端子の組合せに対応した電流回路120を制御して、その電流回路の電流の電圧生成部13への供給を停止する。
The
上記のD/A変換回路1によれば、光変調器4の伝達特性に対応するように、夫々の電流回路110、120の電流値を適切に設定することにより、従来のD/A変換回路よりも小さな回路規模で、ディジタル入力(ディジタル信号D0〜Dn)に対して所望の非線形なアナログ出力(駆動電圧VOUT)を生成することが可能となる。以下、このことについて、D/A変換回路1の具体的な回路構成を例示して、更に詳細に説明する。
According to the D /
≪D/A変換回路1の具体例1≫
図3は、D/A変換回路1の第1の回路構成例を示す図である。同図に示されるD/A変換回路1_1は、4値のPAM(PAM4)に対応した回路構成を有する。
<< Specific Example 1 of D /
FIG. 3 is a diagram illustrating a first circuit configuration example of the D /
具体的に、D/A変換回路1_1は、入力端子としてディジタル信号D0、D1を夫々入力する2つの入力端子IN0、IN1を含む。また、D/A変換回路1_1は、第1電流回路11群として2つの電流回路110_0、110_1と、第2電流回路12群として1つの電流回路120_0とを有する。更に、D/A変換回路1_1は、制御部14として制御回路140_0、140_1、141_0を有する。
Specifically, the D / A conversion circuit 1_1 includes two input terminals IN0 and IN1 that input digital signals D0 and D1, respectively, as input terminals. The D / A conversion circuit 1_1 includes two current circuits 110_0 and 110_1 as the first
電圧生成部13は、例えば、電源電圧VCCが供給される電源ラインと出力端子OUTとの間に接続された抵抗R0から構成される。これにより、出力端子OUTから、電圧VOUT(=VCC−R0×IOUT)が出力される。
The
制御回路140_0は、入力端子IN0に入力されたディジタル信号D0が第1論理レベル(ローレベル)である場合に、電流回路110_0を制御して、電流回路110_0の電流を電圧生成部13に供給する。一方、ディジタル信号D0が第2論理レベル(ハイレベル)である場合に、制御回路140_0は、電流回路110_0を制御して、電流回路110_0の電流の電圧生成部13への供給を停止する。
The control circuit 140_0 controls the current circuit 110_0 and supplies the current of the current circuit 110_0 to the
同様に、制御回路140_1は、入力端子IN0に入力されたディジタル信号D1が第1論理レベルである場合に、電流回路110_1を制御して、電流回路110_1の電流を電圧生成部13に供給する。一方、ディジタル信号D1が第2論理レベルである場合に、制御回路140_1は、電流回路110_1の電流の電圧生成部13への供給を停止させる。
Similarly, the control circuit 140_1 controls the current circuit 110_1 to supply the current of the current circuit 110_1 to the
制御回路140_0、140_1は、例えばD型フリップフロップ回路(DFF)から構成され、入力されたディジタル信号D0、D1をクロック信号CLKに同期して取り込み、取り込んだ信号の論理レベルを反転させた制御信号CN0、CN1を、対応する電流回路110_0、110_1に夫々供給する。すなわち、制御信号CN0は、ディジタル信号D0の反転信号となり、制御信号CN1は、ディジタル信号D1の反転信号となる。 The control circuits 140_0 and 140_1 are constituted by, for example, D-type flip-flop circuits (DFF), take in the input digital signals D0 and D1 in synchronization with the clock signal CLK, and invert the logic level of the taken-in signals. CN0 and CN1 are supplied to the corresponding current circuits 110_0 and 110_1, respectively. That is, the control signal CN0 becomes an inverted signal of the digital signal D0, and the control signal CN1 becomes an inverted signal of the digital signal D1.
制御回路141_0は、ディジタル信号D0とディジタル信号D1が共に第1論理レベル(ローレベル)である場合に、電流回路120_0を制御して、電流回路120_0の電流を電圧生成部13に供給する。一方、ディジタル信号D0とディジタル信号D1の少なくとも一つが第2論理レベル(ハイレベル)である場合に、制御回路141_0は、電流回路120_0を制御して、電流回路120_0の電流の電圧生成部13への供給を停止させる。
The control circuit 141_0 controls the current circuit 120_0 and supplies the current of the current circuit 120_0 to the
具体的に、制御回路141_0は、ディジタル信号D0、D1の両方が第1論理レベルであるときに、第2論理レベルの制御信号CN3を出力し、ディジタル信号D0、D1の何れか一方が第2論理レベルであるときに、第1論理レベルの制御信号CN3を出力する論理回路から構成される。上記論理回路としては、例えば、図3に示されるようなディジタル信号D0、D1の反転信号(CN0、CN1)の論理積演算を行うAND回路や、図4に示されるようなディジタル信号D0、D1の否定論理和演算を行うNOR回路等を例示することができる。
なお、上述した制御回路140_0、140_1、141_0は、所望の信号を生成することができれば、上述した回路構成例に限定されるものではない。
Specifically, the control circuit 141_0 outputs the control signal CN3 of the second logic level when both of the digital signals D0 and D1 are at the first logic level, and one of the digital signals D0 and D1 is the second signal. When it is at the logic level, it is composed of a logic circuit that outputs the control signal CN3 of the first logic level. As the logic circuit, for example, an AND circuit that performs a logical product operation of inverted signals (CN0, CN1) of digital signals D0, D1 as shown in FIG. 3, or digital signals D0, D1 as shown in FIG. For example, a NOR circuit or the like that performs a negative OR operation can be exemplified.
Note that the above-described control circuits 140_0, 140_1, and 141_0 are not limited to the above-described circuit configuration example as long as a desired signal can be generated.
電流回路110_0は、図3に示されるように、電流源I0と、電流源I0に直列に接続されたスイッチ素子SW0とから構成される。スイッチ素子SW0は、制御信号CN0が第2論理レベル(ハイレベル)である場合にオンし、制御信号CN0が第1論理レベル(ローレベル)である場合にオフする。これにより、制御信号CN0が第2論理レベルである場合に電流源I0の電流が電圧生成部13に供給され、制御信号CN0が第1論理レベルである場合に電流源I0の電流の電圧生成部13への供給が遮断される。
As shown in FIG. 3, the current circuit 110_0 includes a current source I0 and a switch element SW0 connected in series to the current source I0. The switch element SW0 is turned on when the control signal CN0 is at the second logic level (high level), and is turned off when the control signal CN0 is at the first logic level (low level). Thus, when the control signal CN0 is at the second logic level, the current of the current source I0 is supplied to the
電流回路110_1は、電流回路110_0と同様に、電流源I1とスイッチ素子SW1とから構成され、制御信号CN1が第2論理レベルであるときにスイッチSW1がオンし、制御信号CN1が第1論理レベルであるときにオフすることにより、電圧生成部13に対する電流源I1の電流の供給と遮断が制御される。
Similar to the current circuit 110_0, the current circuit 110_1 includes a current source I1 and a switch element SW1, and when the control signal CN1 is at the second logic level, the switch SW1 is turned on, and the control signal CN1 is at the first logic level. When it is, the supply and interruption of the current of the current source I1 to the
電流回路120_0は、電流回路110_0と同様に、電流源I3とスイッチ素子SW3とから構成され、制御信号CN3が第2論理レベルであるときにスイッチSW3がオンし、制御信号CN3が第1論理レベルであるときにオフすることにより、電圧生成部13に対する電流源I3の電流の供給と遮断が制御される。
Similar to the current circuit 110_0, the current circuit 120_0 includes a current source I3 and a switch element SW3. When the control signal CN3 is at the second logic level, the switch SW3 is turned on, and the control signal CN3 is at the first logic level. By turning off when the current is, the supply and interruption of the current of the current source I3 to the
図5に、D/A変換回路1_1の入出力関係を示す。なお、同図において、I0〜I2は、電流源I0〜I2の電流値を表している。 FIG. 5 shows the input / output relationship of the D / A conversion circuit 1_1. In the figure, I0 to I2 represent current values of the current sources I0 to I2.
同図に示されるように、D/A変換回路1_1によれば、ディジタル入力D0、D1を順次変化させることにより、駆動電圧VOUTは前値のディジタル入力に対して変化量a,b,cをもって順次変化していく。出力電流IOUTは、ディジタル入力D0、D1を図5のように順に変化させることにより、“I0+I1+I2”、“I1”、“I0”、“0(ゼロ)”の順に変化することから、駆動電圧VOUTの変化量a,b,cは、出力電流IOUTの変化量によって決まる。例えば、変化量aは“R0×|I0+I2|”であり、変化量bは“R0×|I1−I0|”であり、変化量cは“R0×|I0|”である。 As shown in the figure, according to the D / A conversion circuit 1_1, by sequentially changing the digital inputs D0 and D1, the drive voltage VOUT has the change amounts a, b, and c with respect to the previous digital input. It changes sequentially. The output current IOUT changes in the order of “I0 + I1 + I2”, “I1”, “I0”, “0 (zero)” by sequentially changing the digital inputs D0 and D1 as shown in FIG. Change amounts a, b, and c are determined by the change amount of the output current IOUT. For example, the change amount a is “R0 × | I0 + I2 |”, the change amount b is “R0 × | I1-I0 |”, and the change amount c is “R0 × | I0 |”.
したがって、電流源I0〜I2の電流値を適宜調整すれば、ディジタル入力D0、D1に対して所望の非線形な出力電圧VOUTを生成することが可能となる。 Therefore, if the current values of the current sources I0 to I2 are appropriately adjusted, a desired non-linear output voltage VOUT can be generated for the digital inputs D0 and D1.
ここで、一例として、光送信器100において図6に示す伝達特性200を有するEA変調器を光変調器4として採用した場合を考える。この場合において、EA変調器の伝達特性に対応するように電流源I0〜I2の電流値を調整することにより、出力電圧VOUTの変化量a,b,cを図7に示すように設定する。 Here, as an example, consider a case where an EA modulator having the transfer characteristic 200 shown in FIG. In this case, the amount of change a, b, c of the output voltage VOUT is set as shown in FIG. 7 by adjusting the current values of the current sources I0 to I2 so as to correspond to the transfer characteristics of the EA modulator.
これによれば、図7に示すように、ディジタル入力D0、D1の値を順次変化させたときのEA変調器による光出力OPOUTの変化量を等しくすることが可能となる。 According to this, as shown in FIG. 7, it is possible to equalize the amount of change in the optical output OPOUT by the EA modulator when the values of the digital inputs D0 and D1 are sequentially changed.
別の一例として、光送信器100において図8に示す伝達特性300を有するMZ変調器を光変調器4として採用した場合を考える。この場合において、電流源I0〜I2の電流値を調整して出力電圧VOUTの変化量a,b,cを図9に示すように設定する。すなわち、伝達特性300の非線形領域が対称な特性となっているので、c=aとなるように設定する。 As another example, consider a case where an MZ modulator having the transfer characteristic 300 shown in FIG. In this case, the current values of the current sources I0 to I2 are adjusted to set the change amounts a, b, and c of the output voltage VOUT as shown in FIG. That is, since the nonlinear region of the transfer characteristic 300 is a symmetric characteristic, it is set so that c = a.
これによれば、図9に示すように、ディジタル入力D0、D1の値を順次変化させたときのMZ変調器による光出力OPOUTの変化量を等しくすることができる。 According to this, as shown in FIG. 9, the amount of change in the optical output OPOUT by the MZ modulator when the values of the digital inputs D0 and D1 are sequentially changed can be made equal.
≪D/A変換回路1の具体例2≫
図10は、D/A変換回路1の第2の回路構成例を示す図である。同図に示されるD/A変換回路1_2は、8値のPAM(PAM8)に対応した回路構成を有する。
<< Specific Example 2 of D /
FIG. 10 is a diagram illustrating a second circuit configuration example of the D /
具体的に、D/A変換回路1_2は、入力端子としてディジタル信号D0、D1、D2を夫々入力する3つの入力端子IN0〜IN2を有する。また、D/A変換回路1_2は、第1電流回路11群として3つの電流回路110_0〜110_2と、第2電流回路12群として4つの電流回路120_0〜120_3とを有する。更に、D/A変換回路1_2は、制御部14として制御回路140_0〜140_2、141_0〜141〜141_3を有する。なお、D/A変換回路1_2において、D/A変換回路1_1と同様の構成要素には同一の符号を付してその詳細な説明を省略する。
Specifically, the D / A conversion circuit 1_2 includes three input terminals IN0 to IN2 that input digital signals D0, D1, and D2 as input terminals. In addition, the D / A conversion circuit 1_2 includes three current circuits 110_0 to 110_2 as the first
制御回路140_2は、制御回路140_0、140_1と同様に、D型フリップフロップ回路(DFF)から構成される。具体的に、制御回路140_2は、入力端子IN2に入力されたディジタル信号D2を取り込み、取り込んだ信号の反転信号を制御信号CN2として出力する。 The control circuit 140_2 is formed of a D-type flip-flop circuit (DFF), like the control circuits 140_0 and 140_1. Specifically, the control circuit 140_2 receives the digital signal D2 input to the input terminal IN2, and outputs an inverted signal of the acquired signal as the control signal CN2.
制御回路141_1は、ディジタル信号D0、D2の両方が第1論理レベル(ローレベル)であるときに、第2論理レベルの制御信号CN4を出力し、ディジタル信号D0、D1の何れか一方が第2論理レベルであるときに、第1論理レベルの制御信号CN4を出力する。 The control circuit 141_1 outputs the control signal CN4 of the second logic level when both of the digital signals D0 and D2 are at the first logic level (low level), and one of the digital signals D0 and D1 is the second signal. When at the logic level, the control signal CN4 at the first logic level is output.
また、制御回路141_2は、ディジタル信号D1、D2の両方が第1論理レベルであるときに、第2論理レベルの制御信号CN5を出力し、ディジタル信号D1、D2の何れか一方が第2論理レベルであるときに、第1論理レベルの制御信号CN5を出力する。 The control circuit 141_2 outputs a control signal CN5 of the second logic level when both of the digital signals D1 and D2 are at the first logic level, and one of the digital signals D1 and D2 is at the second logic level. When it is, the control signal CN5 of the first logic level is output.
更に、制御回路141_3は、ディジタル信号D0、ディジタル信号D1、およびディジタル信号D2の全てが第1論理レベルであるときに、第2論理レベルの制御信号CN6を出力し、ディジタル信号D0、ディジタル信号D1、およびディジタル信号D2の少なくとも一つが第2論理レベルであるときに、第1論理レベルの制御信号CN6を出力する。 Further, the control circuit 141_3 outputs the control signal CN6 of the second logic level when all of the digital signal D0, the digital signal D1, and the digital signal D2 are at the first logic level, and outputs the digital signal D0 and the digital signal D1. When at least one of the digital signals D2 is at the second logic level, the control signal CN6 at the first logic level is output.
上記制御回路141_1〜141_3は、制御回路141_0同様に、AND回路やNOR回路等によって実現することができる。 The control circuits 141_1 to 141_3 can be realized by an AND circuit, a NOR circuit, or the like, similarly to the control circuit 141_0.
電流回路110_2は、電流回路110_0、110_1と同様の回路構成を有する。具体的に、電流回路110_2は、制御信号CN2が第2論理レベルであるときにスイッチSW2がオンし、制御信号CN2が第1論理レベルであるときにオフすることにより、電圧生成部13に対する電流源I2の電流の供給と遮断が制御される。 The current circuit 110_2 has a circuit configuration similar to that of the current circuits 110_0 and 110_1. Specifically, the current circuit 110_2 turns on the switch SW2 when the control signal CN2 is at the second logic level and turns off when the control signal CN2 is at the first logic level. The supply and interruption of the current of the source I2 is controlled.
また、電流回路120_1〜120_3は、電流回路120_0と同様の回路構成を有する。具体的に、電流回路120_1〜120_3は、対応する制御信号CN4〜CN6が第2論理レベル(ハイレベル)であるときに対応する各スイッチSW4〜SW6がオンし、対応する制御信号CN4〜CN6が第1論理レベル(ローレベル)であるときにオフすることにより、電圧生成部13に対する各電流源I4〜I6の電流の供給と遮断が制御される。
Further, the current circuits 120_1 to 120_3 have a circuit configuration similar to that of the current circuit 120_0. Specifically, in the current circuits 120_1 to 120_3, when the corresponding control signals CN4 to CN6 are at the second logic level (high level), the corresponding switches SW4 to SW6 are turned on, and the corresponding control signals CN4 to CN6 are turned on. By turning off when it is at the first logic level (low level), the supply and interruption of the currents of the current sources I4 to I6 to the
図11に、D/A変換回路1_2の入出力関係を示す。なお、同図において、I0〜I6は、電流源I0〜I6の電流値を表している。 FIG. 11 shows the input / output relationship of the D / A conversion circuit 1_2. In the figure, I0 to I6 represent current values of the current sources I0 to I6.
同図に示されるように、D/A変換回路1_2によれば、ディジタル入力D0、D1、D2を順次変化させることにより、駆動電圧VOUTは前値のディジタル入力に対して変化量a〜gをもって順次変化していく。出力電流IOUTは、ディジタル入力D0、D1を図10のように順番に変化させることにより、“I0+I1…+I6”、“I1+I2+I5”、“I0+I2+I4”、“I2”、“I0+I1+I3”、“I1”、“I0”、“0(ゼロ)”の順に変化することから、駆動電圧VOUTのa〜gは、PAM4用のD/A変換回路1_1と同様に、電流IOUTの変化量によって決まる。 As shown in the figure, according to the D / A conversion circuit 1_2, by sequentially changing the digital inputs D0, D1, and D2, the drive voltage VOUT has a change amount a to g with respect to the previous digital input. It changes sequentially. The output current IOUT is obtained by changing the digital inputs D0 and D1 in order as shown in FIG. 10, so that “I0 + I1. Since it changes in the order of “I0” and “0 (zero)”, the driving voltages VOUT a to g are determined by the amount of change in the current IOUT, as in the D / A conversion circuit 1_1 for PAM4.
したがって、電流源I0〜I6の電流値を適宜調整することにより、前述したD/A変換回路1_1と同様に、ディジタル入力D0、D1、D2に対して所望の非線形な出力電圧VOUTを生成することが可能となる。すなわち、ディジタル入力D0、D1、D2の値を順次変化させたときの光変調器4による光出力OPOUTの変化量を等しくすることが可能となる。 Therefore, by appropriately adjusting the current values of the current sources I0 to I6, a desired non-linear output voltage VOUT is generated for the digital inputs D0, D1, and D2, similarly to the D / A conversion circuit 1_1 described above. Is possible. That is, the amount of change in the optical output OPOUT by the optical modulator 4 when the values of the digital inputs D0, D1, and D2 are sequentially changed can be made equal.
≪D/A変換回路1の具体例3≫
図12は、D/A変換回路1の第3の回路構成例を示す図である。同図に示されるD/A変換回路1_3は、前述のPAM4に対応したD/A変換回路1_1と、出力電圧VOUTを生成する電圧生成部の回路構成が異なる点で相違し、その他の点はD/A変換回路1_1と同様である。なお、D/A変換回路1_3において、D/A変換回路1_1と同様の構成要素には同一の符号を付し、その詳細な説明を省略する。
<< Specific Example 3 of D /
FIG. 12 is a diagram illustrating a third circuit configuration example of the D /
具体的に、D/A変換回路1_3は、電圧生成部13の代わりに電圧生成部23を備える。電圧生成部23は、R−2R型の抵抗ラダー回路から構成される。例えば、電圧生成部23は、スイッチSW0の一端が接続されるノードND0と電源ラインVCCとの間に接続されたR1と、電源ラインVCCと出力端子OUTとの間に接続された抵抗R2と、ノードND0と出力端子OUTとの間に接続された抵抗R3と、を含む。抵抗R1の抵抗値を“R”としたとき、抵抗R2の抵抗値は“2R”であり、抵抗R3の抵抗値は“R”である。
Specifically, the D / A conversion circuit 1_3 includes a
これによれば、抵抗R1〜R3の値によって各電流源I0〜I2の電流値の重みづけを調整することができるので、各電流源I0〜I2の電流値のみによって出力電圧VOUTの変化量a,b,cを調整する場合に比べて、D/A変換回路全体の消費電流を抑えることが可能となる。 According to this, since the weights of the current values of the current sources I0 to I2 can be adjusted by the values of the resistors R1 to R3, the change amount a of the output voltage VOUT can be determined only by the current values of the current sources I0 to I2. , B, and c can be reduced as compared with the case of adjusting the current consumption of the entire D / A conversion circuit.
以上、具体的な回路構成例を示して説明したように、本発明に係るD/A変換回路1によれば、電流回路110、120の夫々の電流値を適宜設定することにより、光変調器4の非線形な伝達特性に対応したD/A変換の入出力特性を容易に実現することができる。
As described above, the D /
また、本実施の形態において示した具体例1乃至3に係るD/A変換回路1_1〜1_3(図3、図10、および図12参照)によれば、上述の特許文献1に記載のD/A変換回路のような温度計コードを生成するためのデコーダ等が不要となるので、各電流回路110、120を制御するための制御回路14の回路規模(論理演算素子の個数)を縮小することが可能となる。
In addition, according to the D / A conversion circuits 1_1 to 1_3 (see FIGS. 3, 10, and 12) according to the specific examples 1 to 3 shown in the present embodiment, the D / A conversion described in the above-described
すなわち、本発明に係るD/A変換回路1によれば、回路規模を抑えつつ、非線形な特性を精度よく実現することができる。これにより、図1のように本発明に係るD/A変換回路1を光送信器に適用すれば、光変調器を精度よく制御することができるので、光出力の歪みを抑えつつ光出力の幅を拡大することができ、コストを抑えつつ、光送信器の高精度化を図ることが可能となる。
That is, according to the D /
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventors has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof. Yes.
例えば、D/A変換回路1の具体例として4値のPAMと8値のPAMに対応した回路構成を例示したが、これに限られず、その他の変調方式に対応するように、D/A変換回路1の回路構成を種々変更することが可能である。例えば、入力端子D0〜Dnの個数に応じて、電流回路110、120や制御回路140、141の個数を調整すればよい。
For example, as a specific example of the D /
また、光送信器100の光変調器4として、MZ変調器とEA変調器を例示したが、これに限られず、その他の変調器も適用することができる。この場合、適用した変調器の伝達特性に対応するように、電流回路110、120を構成する夫々の電流源の電流値を調整すればよい。
Moreover, although the MZ modulator and the EA modulator are illustrated as the optical modulator 4 of the
また、図12において、R−2R型の抵抗ラダー回路をPAM4用のD/A変換回路に適用する場合を例示したが、これに限られず、図10に示したPAM8用のD/A変換回路1_2の電圧生成部にR−2R型の抵抗ラダー回路を適用することも可能である。これによれば、D/A変換回路1_2全体の消費電流を低減することが可能となる。 12 illustrates the case where the R-2R type resistance ladder circuit is applied to the D / A conversion circuit for PAM4. However, the present invention is not limited to this, and the D / A conversion circuit for PAM8 shown in FIG. It is also possible to apply an R-2R resistance ladder circuit to the voltage generator 1_2. According to this, it becomes possible to reduce the current consumption of the entire D / A conversion circuit 1_2.
100…光送信器、1…D/A変換回路、2…ディジタル信号処理装置、3…発光部、4…光変調器、D0〜Dn…ディジタル信号、VIN…送信すべき信号(電気信号)、IN0〜INn…入力端子、IOUT…出力電流、VOUT…出力電圧(駆動電圧)、11…第1電流回路群、12…第2電流回路群、VCC…電源電圧、電源ライン、13、23…電圧発生部、14…制御部、110_0〜110_n、120_0〜120_m…電流回路、SW0〜SW6…スイッチ、I0〜I6…電流源、140_0〜140_2、141_0〜141_3…制御回路、R0〜R3…抵抗。
DESCRIPTION OF
Claims (5)
入力した電流に応じた電圧を生成する電圧生成部と、
前記入力端子毎に対応して設けられたN個の電流回路を含む第1電流回路群と、
前記入力端子の組合せ毎に対応して設けられた電流回路を含む第2電流回路群と、
夫々の前記入力端子に入力されたディジタル信号の論理レベルに応じて、前記第1電流回路群および前記第2電流回路群に含まれる前記電流回路の電流を前記電圧生成部に供給するか否かを前記電流回路毎に制御する制御部とを備え、
前記制御部は、前記入力端子に入力されたディジタル信号が第1論理レベルである場合に、前記第1電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記入力端子に入力されたディジタル信号が第2論理レベルである場合に、前記第1電流回路群における当該入力端子に対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止し、少なくとも二つの前記入力端子に入力されたディジタル信号が共に前記第1論理レベルである場合に、前記第2電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流を前記電圧生成部に供給し、前記少なくとも二つの前記入力端子に入力されたディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第2電流回路群における当該入力端子の組合せに対応した電流回路を制御して、その電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル/アナログ変換回路。 N (N is an integer of 2 or more) input terminals for inputting an N-bit digital signal for each bit;
A voltage generator that generates a voltage according to the input current;
A first current circuit group including N current circuits provided corresponding to each of the input terminals;
A second current circuit group including a current circuit provided corresponding to each combination of the input terminals;
Whether or not to supply the current of the current circuit included in the first current circuit group and the second current circuit group to the voltage generator according to the logic level of the digital signal input to each of the input terminals. And a control unit for controlling each current circuit ,
When the digital signal input to the input terminal is at the first logic level, the control unit controls a current circuit corresponding to the input terminal in the first current circuit group to obtain a current of the current circuit. When the digital signal supplied to the voltage generation unit and input to the input terminal is at the second logic level, the current circuit corresponding to the input terminal in the first current circuit group is controlled, and the current circuit The combination of the input terminals in the second current circuit group is stopped when the supply of the current to the voltage generator is stopped and both of the digital signals input to the input terminals are at the first logic level. The current circuit corresponding to the current circuit is supplied to the voltage generator, and at least one of the digital signals input to the at least two input terminals is supplied. If There is the second logic level, said controlling the current circuit corresponding to the combination of the input terminal of the second current circuits, stopping the supply to the voltage generator of current of the current circuit A digital / analog conversion circuit characterized by the above.
前記入力端子は、第1ディジタル入力端子と、第2ディジタル入力端子とを含み、
前記第1電流回路群は、
前記第1ディジタル入力端子に対応して設けられた第1電流回路と、
前記第2ディジタル入力端子に対応して設けられた第2電流回路とを含み、
前記第2電流回路群は、第3電流回路を含み、
前記制御部は、第1制御回路と、第2制御回路と、第3制御回路とを含み、
前記第1制御回路は、前記第1ディジタル入力端子に入力された第1ディジタル信号が前記第1論理レベルである場合に、前記第1電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号が第2論理レベルである場合に、前記第1電流回路の電流の前記電圧生成部への供給を停止し、
前記第2制御回路は、前記第2ディジタル入力端子に入力された第2ディジタル信号が前記第1論理レベルである場合に、前記第2電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号が第2論理レベルである場合に、前記第2電流回路の電流の前記電圧生成部への供給を停止し、
前記第3制御回路は、前記第1ディジタル信号と前記第2ディジタル信号とが共に前記第1論理レベルである場合に、前記第3電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号と前記第2ディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第3電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル/アナログ変換回路。 The digital / analog converter circuit according to claim 1 ,
The input terminal includes a first digital input terminal and a second digital input terminal;
The first current circuit group includes:
A first current circuit provided corresponding to the first digital input terminal;
A second current circuit provided corresponding to the second digital input terminal,
The second current circuit group includes a third current circuit,
The control unit includes a first control circuit, a second control circuit, and a third control circuit,
The first control circuit supplies a current of the first current circuit to the voltage generator when the first digital signal input to the first digital input terminal is at the first logic level, and When one digital signal is at the second logic level, the supply of the current of the first current circuit to the voltage generator is stopped;
The second control circuit supplies a current of the second current circuit to the voltage generator when the second digital signal input to the second digital input terminal is at the first logic level, and When the two digital signals are at the second logic level, the supply of the current of the second current circuit to the voltage generator is stopped,
The third control circuit supplies the current of the third current circuit to the voltage generator when the first digital signal and the second digital signal are both at the first logic level, and A digital / analog converter circuit, wherein when at least one of the digital signal and the second digital signal is at the second logic level, the supply of the current of the third current circuit to the voltage generator is stopped. .
前記入力端子は、第1ディジタル入力端子と、第2ディジタル入力端子と、第3ディジタル入力端子とを含み、
前記第1電流回路群は、前記第1ディジタル入力端子に対応して設けられた第1電流回路と、前記第2ディジタル入力端子に対応して設けられた第2電流回路と、前記第3ディジタル入力端子に対応して設けられた第3電流回路とを含み、
前記第2電流回路群は、第4電流回路と、第5電流回路と、第6電流回路と、第7電流回路と、を含み、
前記制御部は、第1制御回路と、第2制御回路と、第3制御回路と、第4制御回路と、第5制御回路と、第6制御回路と、第7制御回路とを含み、
前記第1制御回路は、前記第1ディジタル入力端子に入力された第1ディジタル信号が前記第1論理レベルである場合に、前記第1電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号が第2論理レベルである場合に、前記第1電流回路の電流の前記電圧生成部への供給を停止し、
前記第2制御回路は、前記第2ディジタル入力端子に入力された第2ディジタル信号が第1論理レベルである場合に、前記第2電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号が第2論理レベルである場合に、前記第2電流回路の電流の前記電圧生成部への供給を停止し、
前記第3制御回路は、前記第3ディジタル入力端子に入力された第3ディジタル信号が前記第1論理レベルである場合に、前記第3電流回路の電流を前記電圧生成部に供給し、前記第3ディジタル信号が第2論理レベルである場合に、前記第3電流回路の電流の前記電圧生成部への供給を停止し、
前記第4制御回路は、前記第1ディジタル信号と前記第2ディジタル信号とが共に前記第1論理レベルである場合に、前記第4電流回路の電流を前記電圧生成部に供給し、前記第4ディジタル信号が第2論理レベルである場合に、前記第4電流回路の電流の前記電圧生成部への供給を停止し、
前記第5制御回路は、前記第1ディジタル信号と前記第3ディジタル信号とが共に前記第1論理レベルである場合に、前記第5電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号と前記第3ディジタル信号の何れか一方が前記第2論理レベルである場合に、前記第5電流回路の電流の前記電圧生成部への供給を停止し、
前記第6制御回路は、前記第2ディジタル信号と前記第3ディジタル信号とが共に前記第1論理レベルである場合に、前記第6電流回路の電流を前記電圧生成部に供給し、前記第2ディジタル信号と前記第3ディジタル信号の何れか一方が前記第2論理レベルである場合に、前記第6電流回路の電流の前記電圧生成部への供給を停止し、
前記第7制御回路は、前記第1ディジタル信号、前記第2ディジタル信号、および前記第3ディジタル信号が全て前記第1論理レベルである場合に、前記第7電流回路の電流を前記電圧生成部に供給し、前記第1ディジタル信号、前記第2ディジタル信号、および前記第3ディジタル信号の少なくとも一つが前記第2論理レベルである場合に、前記第7電流回路の電流の前記電圧生成部への供給を停止する
ことを特徴とするディジタル/アナログ変換回路。 The digital / analog converter circuit according to claim 1 ,
The input terminal includes a first digital input terminal, a second digital input terminal, and a third digital input terminal,
The first current circuit group includes a first current circuit provided corresponding to the first digital input terminal, a second current circuit provided corresponding to the second digital input terminal, and the third digital circuit. A third current circuit provided corresponding to the input terminal,
The second current circuit group includes a fourth current circuit, a fifth current circuit, a sixth current circuit, and a seventh current circuit,
The control unit includes a first control circuit, a second control circuit, a third control circuit, a fourth control circuit, a fifth control circuit, a sixth control circuit, and a seventh control circuit,
The first control circuit supplies a current of the first current circuit to the voltage generator when the first digital signal input to the first digital input terminal is at the first logic level, and When one digital signal is at the second logic level, the supply of the current of the first current circuit to the voltage generator is stopped;
The second control circuit supplies a current of the second current circuit to the voltage generator when the second digital signal input to the second digital input terminal is at a first logic level, and When the digital signal is at the second logic level, the supply of the current of the second current circuit to the voltage generator is stopped;
The third control circuit supplies a current of the third current circuit to the voltage generator when the third digital signal input to the third digital input terminal is at the first logic level, and When the three digital signals are at the second logic level, the supply of the current of the third current circuit to the voltage generator is stopped;
The fourth control circuit supplies a current of the fourth current circuit to the voltage generator when both the first digital signal and the second digital signal are at the first logic level, and When the digital signal is at the second logic level, the supply of the current of the fourth current circuit to the voltage generator is stopped;
When the first digital signal and the third digital signal are both at the first logic level, the fifth control circuit supplies the current of the fifth current circuit to the voltage generator, and When one of the digital signal and the third digital signal is at the second logic level, the supply of the current of the fifth current circuit to the voltage generator is stopped,
The sixth control circuit supplies a current of the sixth current circuit to the voltage generator when both the second digital signal and the third digital signal are at the first logic level, and When one of the digital signal and the third digital signal is at the second logic level, the supply of the current of the sixth current circuit to the voltage generator is stopped,
The seventh control circuit supplies the current of the seventh current circuit to the voltage generator when the first digital signal, the second digital signal, and the third digital signal are all at the first logic level. And when at least one of the first digital signal, the second digital signal, and the third digital signal is at the second logic level, the current of the seventh current circuit is supplied to the voltage generator. A digital / analog conversion circuit characterized by stopping the operation.
前記電圧生成部は、R−2R型の抵抗ラダー回路を含む
ことを特徴とするディジタル/アナログ変換回路。 The digital / analog converter circuit according to any one of claims 1 to 3 ,
The voltage generation unit includes an R-2R type resistance ladder circuit.
入力された送信すべき信号に対して、所定の光変調方式に応じたディジタル信号処理を行うディジタル信号処理装置と、
前記ディジタル信号処理装置による信号処理結果をアナログ信号に変換する請求項1から4の何れか一項に記載のディジタル/アナログ変換回路と、
前記ディジタル/アナログ変換回路から出力されたアナログ信号の電圧レベルに応じて前記発光部から出力された光の強弱を変化させて出力する光変調器とを備える
ことを特徴とする光送信器。 A light-emitting unit that includes a light-emitting element and outputs light of constant intensity;
A digital signal processing device that performs digital signal processing in accordance with a predetermined optical modulation method on the input signal to be transmitted;
The digital / analog conversion circuit according to any one of claims 1 to 4 , which converts a signal processing result by the digital signal processing device into an analog signal;
An optical transmitter comprising: an optical modulator configured to change and output the intensity of light output from the light emitting unit in accordance with a voltage level of an analog signal output from the digital / analog conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014085203A JP6243286B2 (en) | 2014-04-17 | 2014-04-17 | Digital / analog conversion circuit and optical transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014085203A JP6243286B2 (en) | 2014-04-17 | 2014-04-17 | Digital / analog conversion circuit and optical transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207803A JP2015207803A (en) | 2015-11-19 |
JP6243286B2 true JP6243286B2 (en) | 2017-12-06 |
Family
ID=54604336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014085203A Active JP6243286B2 (en) | 2014-04-17 | 2014-04-17 | Digital / analog conversion circuit and optical transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6243286B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6755676B2 (en) | 2016-03-02 | 2020-09-16 | 日本ルメンタム株式会社 | Optical transmission module |
JP6491129B2 (en) * | 2016-03-16 | 2019-03-27 | 日本電信電話株式会社 | Driving circuit and optical transmitter |
JP6227733B1 (en) * | 2016-08-26 | 2017-11-08 | アンリツ株式会社 | Nonlinear PAM4 signal generation apparatus and nonlinear PAM4 signal generation method |
JP6931527B2 (en) | 2016-12-06 | 2021-09-08 | 日本ルメンタム株式会社 | Optical transmission module |
JP6716478B2 (en) * | 2017-02-16 | 2020-07-01 | アンリツ株式会社 | D/A converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2583941B1 (en) * | 1985-06-21 | 1990-04-27 | Labo Electronique Physique | DIGITAL-TO-ANALOG CONVERSION CIRCUIT PROVIDED WITH NON-LINEAR RESPONSE AND CATHODE-SCANNING DISPLAY DEVICE PROVIDED WITH SUCH A CIRCUIT |
JP2001156638A (en) * | 1999-11-24 | 2001-06-08 | Mitsubishi Electric Corp | Digital/analog conversion circuit |
JP2003150115A (en) * | 2001-08-29 | 2003-05-23 | Seiko Epson Corp | Current generating circuit, semiconductor integrated circuit, electro-optical device and electronic apparatus |
JP5059796B2 (en) * | 2009-02-24 | 2012-10-31 | 日本電信電話株式会社 | Digital / analog converter |
JP2012151728A (en) * | 2011-01-20 | 2012-08-09 | Nippon Telegr & Teleph Corp <Ntt> | Digital/analog converter |
-
2014
- 2014-04-17 JP JP2014085203A patent/JP6243286B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015207803A (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6243286B2 (en) | Digital / analog conversion circuit and optical transmitter | |
US11133872B2 (en) | Linearized optical digital-to-analog modulator | |
JP6768791B2 (en) | Reduced electrical crosstalk in higher-order digital light modulators | |
US9094130B2 (en) | Linearization of optical intensity modulation systems | |
JP5638469B2 (en) | Optical modulator and optical modulation method | |
KR101361275B1 (en) | Digital-analog converter of digital display device | |
JP6032276B2 (en) | Optical transmitter, optical transmission / reception system, and drive circuit | |
US9784995B2 (en) | Multi-segment ring modulator | |
JP2016103640A (en) | Laser drive circuit | |
JP2010166376A (en) | Optical transmitter | |
US10284302B2 (en) | Optical transmitter | |
JPWO2014141337A1 (en) | Optical modulator, optical transmitter, optical transmission / reception system, and optical modulator control method | |
US9900021B1 (en) | Method and apparatus for digital modification and/or modulation of optical signals | |
CN117941290A (en) | Adjusting eye height and optical power level of a multi-level optical signal | |
Yamase et al. | Low-power multi-level modulation of InP MZM with in-line centipede structure directly driven by CMOS IC | |
CN106688185B (en) | Monotonic segmented digital-to-analog converter | |
KR101542757B1 (en) | Method for converting a digital signal into optical pulses | |
JP6491129B2 (en) | Driving circuit and optical transmitter | |
JP5841035B2 (en) | Digital / analog converter | |
JP2016122898A (en) | Dml driver and transmission front end | |
JP2021071616A (en) | Optical transmitter, optical transceiver module, and optical modulation method | |
WO2017032207A1 (en) | Digital-to-analog optical modulator electrical crosstalk reduction | |
JP2004117729A (en) | Optical modulator controlling device, optical transmitting device, and controlling method and controlling program for optical modulator | |
JP6247172B2 (en) | Tree-type optical switch configuration | |
JP6032275B2 (en) | Optical transmitter, optical transmission / reception system, and drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6243286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |