JP6240851B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP6240851B2 JP6240851B2 JP2015217979A JP2015217979A JP6240851B2 JP 6240851 B2 JP6240851 B2 JP 6240851B2 JP 2015217979 A JP2015217979 A JP 2015217979A JP 2015217979 A JP2015217979 A JP 2015217979A JP 6240851 B2 JP6240851 B2 JP 6240851B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- master
- decoration
- data
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Pinball Game Machines (AREA)
Description
電飾領域の中央部に配置されたトップLED中央基板をサブ中継基板とシリアル接続し、
トップ電飾領域の右側部に配置されたトップLED右基板及びトップ電飾領域の左側部に
配置されたトップLED左基板をトップLED中央基板から分離して配線により接続した
構成の遊技機が知られている。これにより、サブ中継基板からトップ電飾領域への配線数
を減らして配線を簡素化することができる(例えば、特許文献1参照)。
板にはシリアルパラレル変換回路用ICが搭載され、このシリアルパラレル変換回路用I
Cの端子A0、A1、A2に接続される電圧によって、トップLED基板のアドレスが設
定されるので、全部で8種類のアドレスうちの1つを各々のトップLED基板に設定する
ことができるようになっている。
図1は、本発明の第1の実施の形態の遊技機1の説明図である。
前面に開閉回動可能に組み付けられる。前面枠3の表側には、遊技盤10(図2参照)が
収装される。また、前面枠3には、遊技盤10の前面を覆うカバーガラス(透明部材)を
備えたガラス枠18が取り付けられている。
えられている。装飾部材9a、9bの内部にはランプやLED等からなる装飾装置が備え
られている。装飾装置を所定の発光態様によって発光させることによって、装飾部材9a
、9bが所定の発光態様によって発光する。
いる。また、ガラス枠18の上方には照明ユニット11が備えられている。
ている。第1可動式照明13及び第2可動式照明14には、LEDなどの照明部材の他に
、照明駆動第1モータ(MOT)13a及び照明駆動第2モータ(MOT)14aが備え
られており、演出内容に応じて動作するように制御される。
の異常報知LED29が備えられている。
が、固定パネル22には下皿23及び打球発射装置の操作部24等が備えられる。下皿2
3には、下皿23に貯まった遊技球を排出するための下皿球抜き機構16が備えられる。
前面枠3下部右側には、ガラス枠18を施錠するための鍵25が備えられている。
ら供給される遊技球を発射する。
7が備えられている。遊技者が演出ボタン17を操作することによって、遊技盤10に設
けられた表示装置53(図2参照)における特図変動表示ゲームの演出内容を選択して、
表示装置53における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うこと
ができる。
)に入賞した場合に開始される。特図変動表示ゲームでは、表示装置53において複数の
識別情報が変動表示する。そして、変動表示していた識別情報が停止し、停止した識別情
報の結果態様が特定の結果態様である場合に、遊技機1の状態が遊技者に有利な状態(特
典が付与される状態)である特別遊技状態に遷移する。
、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボ
タン27が設けられている。さらに、これらの球貸ボタン26と排出ボタン27との間に
は、プリペイドカードの残高を表示する残高表示部28が設けられる。
を行うもので、ガラス枠18のカバーガラスの奥側には、遊技領域10aを構成する遊技
盤10が設置されている。
樹脂製)を備え、該遊技盤本体10bの前面にガイドレール32で囲まれた遊技領域10
aを有している。また、遊技盤本体10bの前面であってガイドレール32の外側には、
前面構成部材33が取り付けられている。そして、このガイドレール32で囲まれた遊技
領域10a内に発射装置から遊技球(打球;遊技媒体)を発射して遊技を行う。
るセンターケース51が取り付けられている。センターケース51に形成された窓部52
の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出
表示装置としての表示装置53が配される。表示装置53は、例えば、液晶ディスプレイ
を備え、表示内容が変化可能な表示部53aがセンターケース51の窓部52を介して遊
技盤10の前面側から視認可能となるように配されている。なお、表示装置53は、液晶
ディスプレイを備えるものに限らず、EL、CRT等のディスプレイを備えるものであっ
てもよい。
報知装置15が備えられる。信頼度報知装置15には、複数色のLED(例えば、赤、青
、緑の3色のLED)が備えられており、信頼度に応じた色及び態様で発光するように制
御される。
50が設けられ、遊技領域10aに向けて入口50aが開放した状態で開設されている。
球導入路50は、センターケース51の内部に連通しており、入口50aから流入した遊
技球は、センターケース51の裏側を通過して、ユニット側ステージ部49b上に排出さ
れる。さらに、ユニット側ステージ部49b上で転動した遊技球が当該ユニット側ステー
ジ部49bの下方に配置されたベース側ステージ部49a上に流下できるように構成され
ている。
1の左下部には、装飾ランプ48が配置される、センターケース51の上部には、複数の
装飾ピース46を上下動可能な状態で配置される。装飾具47、装飾ランプ48及び装飾
ピース46は、後述する演出制御装置550からの命令に従って演出動作を行う。センタ
ーケース51の構成については、図3を参照しながらさらに詳細に説明する。
可能)な特図変動表示ゲームを始動させるための始動口36が配置される。さらに、セン
ターケース51の側方(左側方)には、普図変動表示ゲームを始動させるための普図始動
ゲート34が配置される。
て各種装飾表示を行うサイドランプ45が配置される。また、サイドランプ45には、一
般入賞口44が備えられている。
て遊技領域10aの下縁部には、入賞せずに流下した遊技球を回収するアウト口43が開
設される。大入賞口42は、上端側が手前側に倒れる方向に回動して開放可能になってい
るアタッカ形式の開閉扉42aを備える。特図変動表示ゲームの結果によって開閉扉42
aを閉じた状態(遊技者にとって不利な状態)から開放状態(遊技者にとって有利な状態
)に変換する。
領域10a内には、この他、遊技領域10aには、打球方向変換部材としての風車(図示
略)、及び多数の障害釘(図示略)などが配設されている。そして、センターケース51
と、該センターケース51を挟んで普図始動ゲート34とは反対側に位置する前面構成部
材33との間に縦長な円弧状の遊技球通路57が形成されている。
・特図表示器35が備えられている。普図・特図表示器35には、特図変動表示ゲームの
未処理回数(特図始動記憶数)及び普図変動表示ゲームの未処理回数(普図始動記憶数)
が表示される。普図・特図表示器35は、遊技状態を表す遊技状態表示LED(図示略)
と併せて、セグメントLEDとして設けられている。
ゲートSW34a(図9参照)が設けられている。そして、遊技領域10a内に打ち込ま
れた遊技球が普図始動ゲート34内を通過すると、普図変動表示ゲームが開始される。
すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が1加算されて、当
該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶され
る。
れ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームに当選して始
動口36が開状態に変換されている状態のことをいう。
表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラク
タ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることによ
って行うようにする。
ムに当選したものとして、始動口36の開閉部材36aが所定時間(例えば、0.5秒間
)開放される。これにより、始動口36に遊技球が入賞しやすくなり、特図変動表示ゲー
ムの始動が容易となる。始動口36の開閉部材36aは、通常時は遊技球の直径程度の間
隔をおいて閉じた状態(遊技者にとって不利な状態)を保持しているが、普図変動表示ゲ
ームの結果が所定の停止表示態様となった場合(普図変動表示ゲームに当選した場合)に
は、ソレノイド(普電SOL36b、図9参照)によって、逆「ハ」の字状に開いて始動
口36に遊技球が流入し易い状態(遊技者にとって有利な状態)に変化させられる。
いて、遊技状態として、表示装置53における特図変動表示ゲームの変動表示時間を短縮
する時短動作状態(第2動作状態)を発生可能となっている。時短動作状態(第2動作状
態)は、通常動作状態(第1動作状態)と比較して始動口36の開閉部材36aが開放状
態となりやすい状態である。
時間よりも短くなるように制御され(例えば、10秒が1秒)、単位時間当りの始動口3
6の開放回数が実質的に多くなるように制御される。また、時短動作状態においては、普
図変動表示ゲームに当選したことによって始動口36が開放される場合に、開放時間が通
常動作状態の開放時間よりも長くなるように制御される(例えば、0.3秒が1.8秒)
。また、時短動作状態においては、普図変動表示ゲームの1回の当選結果に対して、始動
口36が1回ではなく、複数回(例えば、2回)開放される。さらに、時短動作状態にお
いては普図変動表示ゲームの当選結果となる確率が通常動作状態よりも高くなるように制
御される。すなわち、通常動作状態よりも始動口36の開放回数が増加され、始動口36
に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。
SW36d(図9参照)が備えられる。始動口SW36dによって遊技球を検出すると、
補助遊技としての特図変動表示ゲームを開始する始動権利が発生する。このとき、特図変
動表示ゲームを開始する始動権利は、所定の上限数(例えば4)の範囲内で特図始動記憶
として記憶される。
われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合
に、始動口36に遊技球が入賞すると、特図始動記憶数が上限数未満(例えば、4個未満
)ならば、特図始動記憶数が1加算され、始動口36に遊技球が入賞したタイミングで抽
出された乱数が特図始動記憶として一つ記憶される。そして、特図変動表示ゲームが開始
可能な状態となると、特図始動記憶に基づき特図変動表示ゲームが開始される。
5で実行され、複数の識別情報を変動表示したのち、所定の結果態様を停止表示すること
で行われる。また、表示装置53にて特図変動表示ゲームに対応して複数種類の識別情報
(例えば、数字、記号、キャラクタ図柄など)が変動表示される。そして、特図変動表示
ゲームの結果として、普図・特図表示器35の表示態様が特別結果態様となった場合には
、大当たりとなって特別遊技状態(いわゆる、大当たり状態)となる。また、これに対応
して表示装置53の表示態様も特別結果態様(例えば、「7,7,7」等のゾロ目数字の
いずれか)となる。なお、普図・特図表示器35ではなく、表示装置53のみで特図変動
表示ゲームを実行するように構成してもよい。
き、遊技状態として確変状態(第2確率状態)を発生可能となっている。この確変状態(
第2確率状態)は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態(第1
確率状態)に比べて高い状態である。なお、確変状態と上述した時短動作状態はそれぞれ
独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生さ
せることも可能である。
配置される枠装飾部65と、遊技盤本体10bの裏面側に裏面構成部として配置される枠
体基部60とを前後に重合して構成されている。枠装飾部65は、遊技盤本体10bの表
面に止着される環状の装飾ベース66を備える。装飾ベース66の裏面側には、装飾ベー
ス66と略同じ大きさで円形状に形成された装飾パネルユニット67を備え、枠装飾部6
5は、装飾ベース66と装飾パネルユニット67とを前後に重合して構成されている。
側ステージ部49aが配置され、該ベース側ステージ部49aと遊技球通路57との間に
は装飾ランプ48が配置されている(図2参照)。そして、ベース側ステージ部49aを
挟んで装飾ランプ48とは反対側には、遊技球が流下可能な球導入路(ワープ流路)50
が設けられ、球導入路50の入口50aを装飾ベース66の外方へ向けて開放した状態で
開設し、球導入路50の出口50bを後述する装飾パネルユニット67の裏側へ連通して
いる。
備え、該カバーパネル部69の前面側の周縁に複数の装飾具47を配置している。装飾パ
ネルユニット67と枠装飾部65とを重合すると、装飾具47が装飾ベース66の内周縁
に沿って配置されるように設定されている(図2参照)。また、カバーパネル部69の上
部には、信頼度報知装置15が配置されている。
に転動可能なユニット側ステージ部49bが配置される。ユニット側ステージ部49bは
、装飾ベース66のベース側ステージ部49aよりも上方に配置される。
入口68を開設し、該球流入口68を介して球導入路50とユニット側ステージ部49b
とを連通している。したがって、遊技領域10aを流下する遊技球が球導入路50に流入
すると、球導入路50がこの遊技球をユニット側ステージ部49b上に導入できるように
構成されている。
放した状態で備え、該基部ケース61の内側(言い換えるとセンターケース51の内部)
に、開口部62aが前面側に設けられた凹室62を形成している。
て開設し、基部ケース61の後方から表示装置53を装着して、表示装置53の表示部5
3aを窓部52及び凹室62を通してセンターケース51の前方へ臨ませている。
動可能な複数の装飾ピース46が配置され、窓部52の左右両側の周縁には、表示部53
aの前方へ移動して演出動作を行う可動演出装置58が備えられる。
び窓部52をカバーパネル部69で前方から被覆し、表示装置53の表示部53aを枠装
飾部65の内側(カバーパネル部69が露出した箇所)からセンターケース51の前方へ
臨ませるように構成されている。
ある。
た位置に備えて構成され、第1演出ユニット63及び第2演出ユニット64が連動して演
出動作が実行される。
58が動作し、第1演出ユニット63及び第2演出ユニット64が動作した結果、当接部
(第1当接部121及び第2当接部122)にて当接している状態を示す図である。
部52の周縁の左側に配置される。また、第2演出ユニット64は、センターケース51
の右側に配置される。センターケース51の前方から見て第1演出ユニット63と第2演
出ユニット64との間に凹室62及び窓部52を臨ませるように配置される。
1演出部材70の駆動力を発生する第1演出駆動源としての役物駆動第1モータ(MOT
)71と、役物駆動第1MOT71から発生した駆動力(回動力)を第1演出部材70へ
伝達する第1演出伝達機構(第1主腕部材73及び第1副腕部材74)とを備える。
前後方向に延在し、第1出力軸71aには第1駆動ギア76を共回り可能に軸着している
。
該第1駆動ギア76の上方に軸着される。第1副腕部材74は、第1駆動ギア76と噛合
される第1副腕ギア78が形成され、当該第1駆動ギア76の下方に軸着される。第1主
腕部材73及び第1副腕部材74は、基部ケース61と軸着された端部の反対側の端部が
互いに異なる位置で第1演出部材70に軸着し、第1演出部材70を支持している。
ターケース51の正面から見て時計方向へ回動すると、役物駆動第1MOT71の駆動力
(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝達し
、この駆動力により第1主腕部材73がセンターケース51の正面から見て反時計方向へ
回動する。また、役物駆動第1MOT71の駆動力を第1駆動ギア76及び第1副腕ギア
78を介して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕
部材73と同じ反時計方向へ回動する。この結果、第1演出部材70が第1主腕部材73
及び第1副腕部材74に支持された状態で上昇する。
4を上方へ延出して縦向き姿勢に設定すると、図4に示すように、第1演出部材70を表
示部53aの前方から外れて位置させた第1演出停止状態となり、第1演出部材70が窓
部52の側方に位置して、枠装飾部65の後方及び遊技盤本体10bの後方に隠れる(図
2参照)。
ンターケース51の正面から見て反時計方向へ回動すると、役物駆動第1MOT71の駆
動力(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝
達し、この駆動力により第1主腕部材73がセンターケース51の正面から見て時計方向
へ回動する。
して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕部材73
と同じ時計方向へ回動する。この結果、第1演出部材70が第1主腕部材73及び第1副
腕部材74に支持された状態で下降する。
4を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第1演
出部材70を表示部53aの前方へ位置させた第1演出実行状態となり、第1演出部材7
0が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の
前方に位置する。
2演出部材80の駆動力を発生する第2演出駆動源としての役物駆動第2モータ(MOT
)81と、役物駆動第2MOT81から発生した駆動力(回動力)を第2演出部材80へ
伝達する第2演出伝達機構(第2主腕部材83及び第2副腕部材84)とを備える。
前後方向に延在し、第2出力軸81aには第2駆動ギア86を共回り可能に軸着している
。
該第2駆動ギア86よりも第1演出ユニット63寄りの位置に軸着される。第2副腕部材
84は、第2駆動ギア86と噛合される第2副腕ギア88が形成され、当該第2駆動ギア
86の下方に軸着される。第2主腕部材83及び第2副腕部材84は、基部ケース61と
軸着された端部の反対側の端部が互いに異なる位置で第2演出部材80に軸着し、第2演
出部材80を支持している。
ターケース51の正面から見て時計方向へ回動すると、役物駆動第2MOT81の駆動力
(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝達し
、この駆動力により第2主腕部材83がセンターケース51の正面から見て反時計方向へ
回動する。また、役物駆動第2MOT81の駆動力を第2駆動ギア86及び第2副腕ギア
88を介して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕
部材83と同じ反時計方向へ回動する。この結果、第2演出部材80が第2主腕部材83
及び第2副腕部材84に支持された状態で下降する。
4を回動して第2演出部材80を下死点へ到達させ、引き続き第2主腕部材83及び第2
副腕部材84を回動して斜め下方へ延出して縦向き姿勢に設定し、第2演出部材80を下
死点から僅かに上昇させると、図4に示すように、第2演出部材80を表示部53aの前
方から外れて位置させた第2演出停止状態となり、第2演出部材80が枠装飾部65の後
方及び遊技盤本体10bの後方に隠れる(図2参照)。
ンターケース51の正面から見て反時計方向へ回動すると、役物駆動第2MOT81の駆
動力(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝
達し、この駆動力により第2主腕部材83がセンターケース51の正面から見て時計方向
へ回動する。
して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕部材83
と同じ時計方向へ回動する。この結果、第2演出部材80が第2主腕部材83及び第2副
腕部材84に支持された状態で上昇する。
4を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第2演
出部材80を表示部53aの前方へ位置させた第2演出実行状態となり、第2演出部材8
0が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の
前方に位置する。
1演出ユニット63側に円弧面を配置した姿勢に設定されている。
ス100は、透明な樹脂によって形成される。第1演出ベース100の上部には、第1主
腕部材73を第1演出ベース100の前方から軸着する第1主腕軸着部101を形成し、
第1演出ベース100の下部には、第1副腕部材74を第1演出ベース100の後方から
軸着する第1副腕軸着部102を形成している。
3が重合される。さらに、第1光拡散シート103の前面に透明な第1保護パネル104
を重合することによって、第1光拡散シート103が第1演出部材70から脱落すること
を阻止している。
し、該第1基板収納空間部105にLEDなどの発光装置(装飾装置620、図17参照
)が実装された第1発光基板106を収納する。さらに、この状態で第1基板収納空間部
105を第1ベース蓋部107で閉塞し、第1発光基板106が第1演出部材70から脱
落することを阻止している。
100、第1光拡散シート103、第1保護パネル104を透過してセンターケース51
の前方へ照射されるように構成されている。
演出磁石ホルダ124を窪ませて形成されている。第1演出磁石ホルダ124には、ボタ
ン形状の永久磁石からなる第1磁石125を磁極が第2演出部材80側へ向いた姿勢で、
第1磁石125が第1当接部121(第1演出磁石ホルダ124)から脱落しないように
収納されている。
パンダ615(図17参照)が搭載され、演出制御装置550から出力された制御信号(
電気信号)など送信するためのデータ線及びクロック線(信号線)が接続される。さらに
、装飾装置620を発光させるために必要な電力を供給するための電源線などが接続され
る。これらの接続線は、ケーブル108としてまとめられて接続されている。
四辺形状となっている。第2演出停止状態においては第2演出部材80の上下両側面を第
2演出ユニット64側から第1演出ユニット63側へ向けて下り傾斜させ(図4参照)、
第2演出実行状態においては当該第2演出部材80の左右両側面を第2演出ユニット64
側から第1演出ユニット63側へ向けて下り傾斜させる姿勢に設定されている(図5参照
)。
ス110は、透明な樹脂によって形成される。第2演出ベース110の上部には、第2主
腕部材83を第2演出ベース110の前方から軸着する第2主腕軸着部111を形成し、
第2演出ベース110の下部には、第2副腕部材84を第2演出ベース110の後方から
軸着する第2副腕軸着部112を形成している。
ート113を重合される。第2光拡散シート113の前面に透明な第2保護パネル114
を重合することによって、第2光拡散シート113が第2演出部材80から脱落すること
を阻止している。
し、該第2基板収納空間部115にLEDなどの発光装置(装飾装置620)が実装され
た第2発光基板116を収納し、この状態で第2基板収納空間部115を第2ベース蓋部
117で閉塞して、第2発光基板116が第2演出部材80から脱落することを阻止して
いる。
110、第2光拡散シート113、第2保護パネル114を透過してセンターケース51
の前方へ照射されるように構成されている。
演出磁石ホルダ128を窪ませて形成されている。第2演出磁石ホルダ128には、ボタ
ン形状の永久磁石からなる第2磁石129が、第1当接部121及び第2当接部122を
挟んで第1磁石125とは対称となる位置に収納されている。
するためのI2CI/Oエクスパンダ615(図17参照)が搭載され、演出制御装置5
50から出力された制御信号などを送信するためのデータ線及びクロック線(信号線)が
接続される。さらに、装飾装置620を発光させるために必要な電力を供給するための電
源線などが接続される。これらの接続線は、ケーブル118としてまとめられて接続され
ている。
出部材80に第2当接部122を備える。そして、第1演出ユニット63を第1演出実行
状態へ変換するとともに、第2演出ユニット64を第2演出実行状態へ変換すると、第1
当接部121と第2当接部122とが当接し、第1演出部材70と第2演出部材80とで
1つの装飾体を形成する。このとき、第1磁石125と第2磁石129との間で吸引力を
発生するように第1磁石125及び第2磁石129が配置されている。さらに、この形成
された装飾体を表示部53aの中央部の前方に位置させるように構成している。
ンターケース51に取り付けられる前の状態を示している。また、表示装置53の背面に
は、演出制御装置550が取り付けられている。演出制御装置550には、接続端子90
が備えられており、接続端子90を介して制御対象の演出装置に対し、制御信号の送信や
電力の供給を行う。具体的には、後述する中継基板600にケーブル91を介して接続す
る。
御ユニット700が配置される。制御ユニット700に搭載される制御基板には、演出制
御装置550から送信された制御信号を、装飾制御装置610(図11参照)に中継する
中継基板600が含まれる。装飾制御装置610は、詳細については後述するが、遊技を
演出するための発光装置(例えば、LED)や可動物(例えば、モータ)などの演出装置
の制御を行う。また、中継基板600は、装飾制御装置610と同様に、発光装置や可動
物を接続可能である。
クタ601が備えられる。ケーブル91の一方のコネクタ91aは、前述のように、演出
制御装置550の接続端子90に接続される。ケーブル91の他方のコネクタ91bは、
中継基板600の上流コネクタ601に接続される。さらに、遊技機1に備えられた各演
出装置の制御を行う装飾制御装置610に接続するためのコネクタ602a〜602eを
備える。
03が備えられている。空き端子モニタ603の詳細については、図15にて説明する。
コネクタ装着面を覆うようにして設けられている。そのため、遊技制御装置500は、中
継基板600の各コネクタに必要なケーブルを装着した後に取り付けられる配置構成とな
っている。
制御するための信号を送信するケーブル3bが接続されている。このケーブル3bのコネ
クタは、演出制御装置550の接続端子92に接続される。
ている。サイドランプ45には、電力及び信号を送信するケーブル45aが接続され、開
口部45bから遊技盤10の裏面側へ導入される。遊技盤10の裏面側へ導入されたケー
ブル45aは、中継基板600に接続され、例えば、コネクタ602dに接続される。
置される。始動口36が配置されている遊技盤10の裏側には、普図変動表示ゲームに当
選した場合に開放される開閉部材36aを開閉するための普電ソレノイド(SOL)36
bが配置される。また、特図変動表示ゲームに当選した場合に、大入賞口42を開閉する
ための大入賞口SOL42bも遊技盤10の裏側に配置されている。普電SOL36b及
び大入賞口SOL42bには、制御信号の入力を受け付けるためのケーブル(図示略)が
接続され、このケーブルは遊技制御装置500に接続されている。また、ケーブル42C
は、大入賞口42の内部に備えられる演出用のLEDを点灯させるための電力及び信号を
伝達するケーブルとして中継基板600に接続され、例えば、コネクタ602fに接続さ
れる。
センターケース51の内部には、第1演出部材70及び第2演出部材80によって構成さ
れる可動演出装置58が備えられる。図8では、第1演出部材70及び第2演出部材80
が当接面(121,122)で当接している状態となっている。
のように、第1演出部材70及び第2演出部材80を稼動させるためのモータ(役物駆動
第1モータ71、役物駆動第2モータ81)が備えられている。そして、これらのモータ
を制御するための信号及びモータを駆動させるための電力を供給するためのケーブル65
2が可動演出装置58に接続されている。また、可動演出装置58には、これらのモータ
の動作状態を検知するためのモータ位置検出センサ(図示せず)が備えられており、セン
シング結果を受信するためのケーブル651が接続されている。ケーブル652及びケー
ブル651は、センターケース51の開口部51bから遊技盤10の裏面側に延びており
、中継基板600に接続される。例えば、ケーブル652はコネクタ602Cに接続され
、ケーブル651はコネクタ602eに接続される。
配置されたLEDなどの演出装置を制御するための装飾制御装置610(図11参照)へ
伝達するケーブル653が接続される。ケーブル653は、センターケース51に設けら
れた開口部51aから遊技盤10の裏面側の中継基板600に接続され、例えば、コネク
タ602aに接続される。
装置53及びスピーカ30等を制御する演出制御装置550、遊技球を払い出すために図
示しない払出モータを制御する払出制御装置580を備える。
ては、図10にて説明する。
05、出力I/F(Interface)506、及び外部通信端子507を備える。
)503及びRAM(Random Access Memory)504を備える。
M503は、遊技制御のための不変の情報(プログラム、データ等)を記憶している。R
AM504は、遊技制御時にワークエリアとして利用される。
機器に遊技制御装置500を接続する。
賞口SW44a〜44n、ゲートSW34a、カウントSW42d、ガラス枠開放SW1
8a、前面枠開放SW3a、球切れSW54、振動センサ55、及び磁気センサ56)か
らの検出信号を受けて、大当り抽選等、種々の処理を行う。
一般入賞口SW44a〜44nは、一般入賞口44に遊技球が入賞したことを検出するス
イッチである。
である。カウントSW42dは、大入賞口42に遊技球が入賞したことを検出するスイッ
チである。
。前面枠開放SW3aは、前面枠3が開放されたことを検出するスイッチである。
定数以下になったことを検出するスイッチである。
動させるなどの不正行為を検出する。磁気センサ56は、始動口36の第2始動入賞口、
一般入賞口44、大入賞口42、及び普図始動ゲート34付近に設けられ、磁力を検出す
るセンサである。磁気センサ56は、各入賞口付近に磁石を近づけて、遊技領域10aに
発射された遊技球を各入賞口に導く不正を検出する。
L36b、大入賞口SOL42b、払出制御装置580、及び演出制御装置550に指令
信号を送信して、遊技を統括的に制御する。
ムが実行される。さらに、特図変動表示ゲームの未処理回数(特図始動記憶数)及び普図
変動表示ゲームの未処理回数(普図始動記憶数)が表示される。普図変動表示ゲームが当
りとなるか否かを示す乱数を含む普図始動記憶、及び特図変動表示ゲームが当りとなるか
否かを示す乱数を含む特図始動記憶が記憶されている。
、開閉部材36aを開放することによって、始動口36に遊技球が入賞しやすい状態にす
る。
遊技状態(大当たり状態)となった場合に、大入賞口42の開閉扉42aを開放して、遊
技球が入賞しやすい状態に変換する。
、遊技機データを図示しない遊技場管理装置に出力する。遊技場管理装置は、遊技場に設
置された遊技機1の遊技データを収集管理する計算機である。
入賞した入賞口に対応する数の遊技球の払出指令を遊技制御装置500から受信する。ま
た、球貸ボタン26が操作された場合にも所定数の遊技球の払い出しを行う払出指令を遊
技制御装置500から受信する。払出制御装置580は、受信した払出指令に基づいて、
図示しない払出モータを制御し、払出指令に指定された数の遊技球を払い出す。
ンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データと
して、出力I/F506を介して、演出制御装置550へ送信する。
ある。
出内容を決定し、表示装置53を制御するとともに、遊技盤10及び前面枠3に備えられ
た各種演出装置を制御する。演出装置には、LEDなどの発光装置やモータ又はソレノイ
ドなどの可動物が含まれる。
554、音ROM555、VDP556、音LSI557、入力I/F558b、出力I
/F558a、電源投入検出回路559、第1マスタIC570a、第2マスタIC57
0b、NORゲート回路561及び監視タイマ回路562を備える。さらに、演出制御装
置550は、遊技盤10に接続される接続端子90と、前面枠3に接続される接続端子9
2を備える。なお、第1マスタIC570a及び第2マスタIC570bに共通の機能に
ついては、単に「マスタIC」として説明する。
信号(INT)として入力され、入力された指令信号に基づいて、各種演出を制御する。
また、CPU551には、第1マスタIC570a及び第2マスタIC570bからマス
タ割込としての割込信号(INT)が入力されるとともに、VDP556からも画像更新
割込としての割込信号(INT)が入力される。
信号(INT)が入力される。タイムアウト監視回路562は、複数種類の監視タイマが
内蔵されており、CPU551によって設定された監視タイマ値がタイムアップすると、
CPU551に割込信号を出力する。CPU551は、割込信号の入力を受け付けると、
実行中の処理を中断し、入力された割込信号に対応する処理を実行する。
されている。RAM553は、演出制御時にワークエリアとして利用される。
を格納する。VDP556は、表示装置53への画像出力を制御するプロセッサである。
)と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同
期信号を発生させるごとに、発生させた同期信号をCPU551に割込信号として入力す
る。
ら出力される音データを格納する。音LSI557は、スピーカ30からの音声出力を制
御する回路である。
報を受け付けるインタフェースである。具体的には、前面枠3に備えられた演出ボタン1
7が操作されたことを示す信号の入力を受け付けたり、遊技盤10に備えられたモータ位
置検出センサによって検出された各モータの位置情報などの入力を受け付けたりする。
タIC570a及び第2マスタIC570bのレジスタをデフォルト状態(すべて0)に
初期化するリセット信号を発生させ、NORゲート回路561に出力する。
号を出力I/F558aに出力する。そして、出力I/F558aは、入力されたリセッ
ト信号をNORゲート回路561に出力し、さらに、NORゲート回路561から、第1
マスタIC570a及び第2マスタIC570bに当該リセット信号を出力する。所定の
条件とは、例えば、すべての装飾制御装置610において、エラーフラグが「ON」にな
った場合などである(図32及び図33参照)。
盤10や前面枠3に備えられた演出装置(モータ又はソレノイドなどの可動物で駆動する
演出装置)へ制御信号を出力する。
と、CPU551から出力I/F558aを介してNORゲート回路561に入力される
リセット信号は、いずれの場合にもLOWレベルの状態のときにリセットを指令する信号
として機能する。そのため、電源投入検出回路559及びCPU551の少なくとも一方
からNORゲート回路561にリセット信号が出力されていれば、NORゲート回路56
1を介してリセット信号が第1マスタIC570a及び第2マスタIC570bに入力さ
れる。
C570aと遊技盤10に備えられた演出装置の構成を示すブロック図である。
00に接続される装飾装置基板625及び補助遊技装置ユニット12を備える。
備えられた装飾制御装置610に送信(中継)する。また、中継基板600には、装飾制
御装置610と同様に、演出装置を制御する機能を有し、当該中継基板600に直接接続
された装飾装置基板625を制御する。
(図17参照)によって制御され、電流を流すことによって光が点滅して演出を行う発光
装置であり、例えばLEDなどである。装飾装置基板625は、サイドランプ45(図8
参照)に設けられる基板であり、サイドランプ45の発光装置(LED)が搭載されてい
る。このサイドランプ45の発光装置は、中継基板600に備えられるI2CI/Oエク
スパンダ615によって、直接制御される。
である役物駆動第1モータ(MOT)71及び役物駆動第2MOT81が含まれている。
補助遊技装置ユニット12内の装飾装置620は、当該補助遊技装置ユニット12に含ま
れる装飾制御装置610によって制御される。本発明の第1の実施の形態では、役物駆動
第1MOT71及び役物駆動第2MOT81は、中継基板600によって制御されるよう
に構成されているが、装飾装置620と同様に当該補助遊技装置ユニット12に含まれる
装飾制御装置610によって制御されるように構成してもよい。
ことによって演出動作を行う駆動装置である。役物駆動第1MOT71及び役物駆動第2
MOT81は、演出制御装置550のドライバ564により中継基板600を経由して直
接制御されるので、I2CI/Oエクスパンダ615を介在させる処理は行われない。
は、可動演出装置58に含まれ、具体的には、役物駆動第1MOT71は第1演出ユニッ
ト63、役物駆動第2MOT81は第2演出ユニット64に含まれている。
ることによって、第1演出ユニット63及び第2演出ユニット64が連動した演出動作を
実行させる。
10に個別に割り当てられたアドレスを指定して、指定した個別アドレスの装飾制御装置
610に装飾装置620の制御内容を出力する。なお、装飾制御装置610の個別アドレ
スは、正確には、装飾制御装置610に含まれるI2CI/Oエクスパンダ615(図1
7参照)の個別アドレスである。
c、接続線Vled、接続線Vms、及び接続線Vseの7種類の接続線を介して、中継
基板(装飾制御装置)600に接続される。これらの接続線は、第1マスタIC570a
と中継基板600とを接続するケーブル91(図8参照)により構成される。
ための接続線であり、本発明の第1の実施の形態におけるデータ線として機能する。接続
線SCLは、接続線SDAでのデータ通信に用いられるクロック信号を入出力するための
接続線であり、本発明の第1の実施の形態におけるタイミング信号線として機能する。接
続線GNDは、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseで供給
される電源のグランドである。
るための接続線である。接続線Vledは、LED(装飾装置620)を発光させるため
の電源を供給するための接続線である。接続線Vmsは、補助遊技装置ユニット12に含
まれるモータやソレノイド(具体的には、役物駆動第1MOT71、役物駆動第2MOT
81)に電源を供給するための接続線である。接続線Vseは、各種センサ(演出装置に
含まれるモータの状態を検出する状態検出センサであって、具体的には、モータ位置検出
センサ560aが相当する)に電源を供給するための接続線である。
600との間を接続する7種類の接続線が接続される。本発明の第1の実施の形態では、
モータ位置検出センサ560a、役物駆動第1MOT71及び役物駆動第2MOT81は
、中継基板600によって直接制御されるため、前述した7種類の接続線のうち、接続線
Vms及び接続線Vse以外の5種類の接続線が、補助遊技装置ユニット12の最上流に
配置された装飾制御装置610に接続される。具体的には、中継基板600と装飾制御装
置610との間は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL及び接
続線GNDが接続される。
から中継基板600に引き渡される各種接続線(接続線Vcc、接続線Vled、接続線
SDA、接続線SCL、接続線Vms、接続線Vse、及び接続線GND)は、ケーブル
91に含まれている。
れ、中継基板600から分岐する接続線Vcc、接続線Vled、接続線SDA、及び接
続線SCLはケーブル653に、接続線Vmsはケーブル652に、接続線Vseはケー
ブル651に含まれている。また、中継基板600から分岐する接続線GNDが、ケーブ
ル651〜653の全てに含まれている。
って2ライン双方向通信を行う。第1マスタIC570aは、CPU551からの指令に
基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各信
号レベルを制御する(第1の)信号レベル制御手段として機能する。
る場合には、まず、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDA
の信号レベルをHIGHからLOWに変化させることにより、装飾制御装置610へのデ
ータ出力を開始するためのスタート条件を成立させる(装飾制御装置610に対してスタ
ートコンディションを発行(出力)する)。
続線SCLの信号レベルがLOWである間に接続線SDAの信号レベルを送信データの最
初のビットのレベルに設定し、所定時間後に接続線SCLの信号レベルをLOWからHI
GHに変化させる。接続線SCLの信号レベルがHIGHに変化すると、装飾制御装置6
10は接続線SDAの信号レベルを取得し、送信データの最初のビットとして認識する。
次いで、第1マスタIC570aは、接続線SCLの信号レベルをHIGHからLOWに
戻す。
トのデータが送信され、最終的にはこの手順が8回繰り返されることで、送信データの8
ビットすべてが第1マスタIC570aから装飾制御装置610へ送信される(1バイト
分のデータが送信される)。
続線SCLの信号レベルをHIGHからLOWに戻した際に、接続線SDAを解放して装
飾制御装置610からの返答信号を受信することを待機する受信待機状態にする。
信号(後述するACK又はNACK)を第1マスタIC570aに返す。次いで、第1マ
スタIC570aは、接続線SCLの信号レベルをLOWからHIGHに変化させて返答
信号のレベルを取り込み、所定時間後に接続線SCLの信号レベルをHIGHからLOW
に変化させると、装飾制御装置610は接続線SDAを解放する。
号の受信とを交互に繰り返し、装飾制御装置610へ出力すべきデータがすべて出力され
るまで継続する。第1マスタIC570aは、出力すべきデータの出力が終了した場合に
は、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルを
LOWからHIGHに変更させることにより、装飾制御装置610へのデータ出力を終了
するためのストップ条件を成立させる(装飾制御装置610に対してストップコンディシ
ョンを発行する)。
ータが一時的に記憶される記憶装置である。
御装置610から第1マスタIC570aに送信されたデータが、フィルタ575aによ
りノイズが除去されて入力用バッファ571に一時的に記憶される。
が一時的に記憶される。
CPU551からの指令を受け付けてリセット信号をコントローラ574に出力する。コ
ントローラ574は、第1マスタIC570aを統括的に制御し、各種処理を実行する。
バ576aは、接続線SDAからデータを出力する場合に、トランジスタ578aが動作
可能な電圧をトランジスタ578aに印加する。
ィルタ575a及びトランジスタ578aに接続されている。
用いられている。トランジスタ578aのゲートはドライバ576aに接続され、ドレイ
ンはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは
接地されている。
所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SDA
に印加された電圧は降下せず、その結果、接続線SDAはHIGHレベルとなる。一方、
トランジスタ578aのゲートに印加される電圧がトランジスタ578aを動作させる所
定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流
が流れることによって、接続線SDAの電圧が低下し、その結果、接続線SDAはLOW
レベルとなる。
流しても破損しない仕様のものを用いている。このため、接続線SDAには、通常のI2
Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流す
ことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノ
イズによる障害に耐えうる構成となっている。
aにドレインとソースとの間に電流を流すためにトランジスタ578aのゲートにトラン
ジスタ578aが動作可能な値の電圧を印加する。そして、ドライバ576aは、接続線
SDAの電圧を、HIGHレベル又はLOWレベルに設定することによって、データを接
続線SDAから出力する。
ドライバ576bは、接続線SCLからデータを出力する場合に、トランジスタ578b
が動作可能な電圧をトランジスタ578bに印加する。
ィルタ575b及びトランジスタ578bに接続されている。
用いられている。トランジスタ578bのゲートはドライバ576bに接続され、ドレイ
ンはプルアップ抵抗Rにより所定の電圧が印加された接続線SCLに接続され、ソースは
接地されている。
所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SCL
に印加された電圧は降下せず、その結果、接続線SCLはHIGHレベルとなる。一方、
トランジスタ578bのゲートに印加される電圧がトランジスタ578bを動作させる所
定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流
が流れることによって、接続線SCLの電圧が低下し、その結果、接続線SCLはLOW
レベルとなる。
流しても破損しない仕様のものを用いている。そのため、接続線SCLには、通常のI2
Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流す
ことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノ
イズによる障害に耐えうる構成となっている。
578bにドレインとソースとの間に電流を流すためにトランジスタ578bのゲートに
トランジスタ578bが動作可能な値の電圧を印加する。そして、ドライバ576bは、
接続線SCLの電圧を、HIGHレベルとLOWレベルとに繰り返し変化させることによ
って、クロック信号を接続線SCLから出力する。
入リセット回路577内の電圧が所定値に達した場合に、入力用バッファ571及び出力
用バッファ572などの記憶領域をデフォルト状態にするためのリセット信号をコントロ
ーラ574に出力する。なお、電源投入リセット回路577については、第1マスタIC
570aの外部に設け、後述する第2マスタIC570bの共通としてもよい。
ドを受け付けるためのレジスタである。本発明の第1の実施の形態では、コマンドレジス
タ581には、STA、STO、SI、及びMODEの各ビットが予め割り当てられてお
り、CPU551によって、各ビット毎個別に“0”又は“1”が設定可能となっている
。
条件(スタートコンディション)の出力を指示するためのビットである。STAに“1”
が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、ス
タートコンディションを発行(出力)し、スタート条件を成立させる。
条件(ストップコンディション)の出力を指示するためのビットである。STOに“1”
が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、ス
トップコンディションを発行(出力)し、ストップ条件を成立させる。
るときに設定されるビットである。第1マスタIC570aからCPU551に割込みを
発生させるときには、コントローラ574によってSIに“1”が設定され、割込信号(
INT)がCPU551に入力される。その後、SIに“1”が設定されている間は、第
1マスタIC570aは処理を中断しているが、CPU551によってSIに“0”が設
定されると、第1マスタIC570aは、割込を中断して処理を再開する。
る場合には「バッファモード」、“0”が設定されている場合には「バイトモード」が指
定される。バッファモードは、連続する複数バイトのデータを1度にまとめて送信するモ
ードであり、最大68バイトのデータの送信が可能である。また、バイトモードは、1回
の送信で1バイトのデータだけが送信可能なモードであり、バイト単位でのデータの送受
信に利用される。
情報が格納される。下位2ビットには常に“0”が設定され、上位5ビットにステータス
コードが設定される。
装飾制御装置)として機能する場合に設定されるレジスタである。市販されているマスタ
ICは、通常、マスタとしての機能とスレーブとしての機能を備えており、用途に応じて
使用される。自身アドレス設定REG583には、第1マスタIC570aがスレーブと
して機能する場合に、自身を特定するためのアドレスが設定される。
C570bと前面枠3に備えられた演出装置の構成を示すブロック図である。
中継基板1600に接続される装飾制御装置610、スピーカ30、モータ位置検出セン
サ560b、照明駆動第1MOT13a及び照明駆動第2MOT14aなどが含まれる。
3に備えられた装飾制御装置610に送信(中継)する。なお、簡易中継基板1600は
、中継基板600とは異なり、I2CI/Oエクスパンダ615を備えていないので、簡
易中継基板1600に備えた電子部品には、演出装置を制御するための演算処理を実行す
る機能を有していない。したがって、簡易中継基板1600に直接接続された照明駆動第
1MOT13a及び照明駆動第2MOT14aを、自己の判断によって制御することがで
きないため、簡易中継基板1600は、第2マスタIC570bから受信した電気信号を
入力して、照明駆動第1MOT13a及び照明駆動第2MOT14aへ中継する役目を果
たしている。
送信された信号に基づいて内部に備えられた発光部材を駆動させ、各種演出を実行する。
とを示す信号が簡易中継基板1600を介して入力される。さらに、モータ位置検出セン
サ560bによって検出された照明駆動第1MOT13a及び照明駆動第2MOT14a
の位置情報が、簡易中継基板1600を介して入力される。
受信し、スピーカ30から出力する。
め、第2マスタIC570bの各構成には同じ符号を割り当てて説明を省略する。また、
第2マスタIC570bは、第1マスタIC570aと同様に、CPU551からの指令
に基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各
信号レベルを制御する(第2の)信号レベル制御手段として機能する。
基板600以外の装飾制御装置610との接続方法については、図13〜図16にて詳細
を後述する。また、中継基板600及び装飾制御装置610の構成などについては、図1
7〜図21にて詳細を後述する。
面枠3に取り付けられた装飾制御装置610が制御する装飾装置(LED)620は、装
飾部材9a、9b、照明ユニット11、及び異常報知LED29を照射するものである。
一方、遊技盤10に取り付けられる装飾制御装置610は、センターケース51、表示装
置53、及び演出制御装置550を一体化して構成される補助遊技装置ユニット12に含
まれている。
含まれる装飾制御装置610の構成及び接続形態について説明する。図14では、前面枠
3に備えられる簡易中継基板1600及び装飾制御装置610の構成及び接続形態につい
て説明する。
部65と枠体基部60とを組み合わせて構成される。
演出装置を制御するための装飾制御装置610などが複数個備えられる。これらの装飾制
御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置
610に制御される演出装置もケーブルで接続することにより、当該枠装飾部65が一体
構成される。
や当該演出装置を制御するための装飾制御装置610が複数個備えられる。これらの装飾
制御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装
置610に制御される演出装置もケーブルで接続することにより、当該枠体基部60が一
体構成される。
成している。これに対し、サイドランプ45などは、一体型演出ユニットに含まれない単
体の演出装置であるので、分離型演出装置を構成することになる。
12内部の装飾制御装置610によって制御される必要はない。例えば、本発明の第1の
実施の形態では、センターケース51内に配置される可動物は、中継基板600を介して
、演出制御装置550により直接制御される。
Oエクスパンダ615が搭載され、I2CI/Oエクスパンダ615には、個々のI2CI
/Oエクスパンダ615を識別するための個別アドレスが割り当てられている。本発明の
第1の実施の形態では、前述のように、I2CI/Oエクスパンダ615の個別アドレス
が、装飾制御装置610の個別アドレスとして利用される。
御信号を送信することによって、装飾装置620を個別に制御して演出動作を実行するこ
とが可能となる。各装飾制御装置610には、原則的に、それぞれ異なる個別アドレス(
図中に「ad=」で示す)が割り当てられる。
基板)及び終端型(終端基板)の三種類に分類される。分岐型、連結型及び終端型いずれ
の装飾制御装置610にも装飾装置620を接続可能であり、接続された装飾装置620
を制御することが可能である。
これらの複数の装飾制御装置610に受信した制御信号を送信する。連結型の装飾制御装
置610は、下流側に一つの装飾制御装置610が接続され、接続された装飾制御装置6
10に受信した制御信号を送信する。終端型の装飾制御装置610は、下流側に装飾制御
装置610が接続されず、装飾装置620の制御のみを行う。分岐型、連結型、終端型の
装飾制御装置610の詳細に関しては、図17を用いて後述する。
飾制御装置610までへ電気信号を送信する構成において、この電気信号を送信する側の
ことである。反対に、下流側とは、この電気信号を受信する側のことである。
辿っていったときに、より演出制御装置550に近い側へ接続されている装飾制御装置6
10が上流側となり、より末端の装飾制御装置610に近い側へ接続されている装飾制御
装置610が下流側となる。例えば、装飾制御装置610A、610Cは、装飾制御装置
610Hの上流側に配置されており、装飾制御装置610I、610Jは、装飾制御装置
610Hの下流側に配置されていることになる。
第1演出部材70及び第2演出部材80の可動部分に装飾制御装置610が配置されてい
る。言い換えれば、図6において、第1演出部材70の可動部(第1演出ベース100)
に装飾制御装置610(第1発光基板106)が配置され、図7において、第2演出部材
80の可動部(第2演出ベース110)に装飾制御装置610(第2発光基板116)が
配置されている。
で配線すると、デイジーチェーンの末端となるいずれか一方の装飾制御装置610だけは
、入力用のケーブルのみを接続するだけで済む。しかし、デイジーチェーンの途中に接続
される構成となる他方の装飾制御装置610には、入力用のケーブルと出力用のケーブル
を接続する必要がある。可動部に複数のケーブルが接続されると、可動部とともに装飾制
御装置610(第1発光基板106、第2発光基板116)自体が可動する構造となって
ケーブルも移動するため、配線の引き回しが困難になってしまうおそれがある。さらに、
ケーブルの移動により、ケーブルを構成する接続線が断線する可能性が生じ、演出に影響
を与えるおそれがある。
装飾制御装置610を終端型とし、これらの装飾制御装置610の上流に分岐型の装飾制
御装置610を配置している。そのため、終端型の装飾制御装置610(第1発光基板1
06、第2発光基板116)には、第1演出部材70及び第2演出部材80の外部に備え
た他の装飾制御装置610へ信号を伝達するケーブルが、接続されない構造となる。この
ように装飾制御装置610を配置すれば、可動部に配置された装飾制御装置610には入
力ケーブルのみを接続すればよいことになる。したがって、デイジーチェーンで配線する
場合と比較して、配線の引き回しが容易になり、断線する可能性を少なくすることができ
る。
さらに装飾制御装置610が接続されていれば受信した制御信号を送信する。また、送信
先がなければ受信した制御信号を破棄する。
、装飾制御装置610に搭載されたLEDと、当該装飾制御装置610に接続された外部
の装飾装置基板625に搭載されたLEDとの合計数が16以下であれば、両方のLED
を制御することが可能である。すなわち、一体型の装飾制御装置610(I2CI/Oエ
クスパンダ615と装飾装置620がともに配置される主動型基板に相当)では、装飾装
置基板625(I2CI/Oエクスパンダ615が配置されず、装飾装置620が配置さ
れる従動型基板に相当)をさらに接続することによって、内部に備えられた装飾装置62
0と外部に接続した装飾装置620の両方を制御することが可能である。
で制御することが可能となり、装飾制御装置610の数を最小限にすることができる。
aに接続し、第1マスタIC570aから送信された制御信号を受信する。また、下流側
では補助遊技装置ユニット12に含まれる装飾制御装置610A(正確には一体型演出ユ
ニットである枠体基部60に含まれる装飾制御装置610A)に接続する。さらに、中継
基板600は、遊技盤10に備えられた分離型演出装置である装飾装置基板625(サイ
ドランプ45(図8参照)に設けられた基板)に接続し、当該中継基板600に備えられ
たI2CI/Oエクスパンダ615によって、当該装飾装置基板625に搭載された装飾
装置620を制御する。
御装置610Aは、分岐型の装飾制御装置であり、装飾制御装置610B及び装飾制御装
置610Cに第1マスタIC570aから受信した制御信号を送信する。また、装飾制御
装置610Bには、装飾装置基板625Bが接続されており、装飾装置基板625Bに配
置されたLEDなどの演出装置(装飾装置620)が装飾制御装置610Bによって制御
される。
610D及び装飾制御装置610Hに受信した制御信号を送信する。装飾制御装置610
Dは、分岐型の装飾制御装置610Eが接続され、さらに、装飾装置基板625Dに含ま
れる装飾装置620Dを制御する。
2演出部材80を制御する装飾制御装置610Gとが接続される。第1演出部材70及び
第2演出部材80は、連動して演出動作が実行される。装飾制御装置610Fは、第1演
出部材70に含まれる第1発光基板106に配置され(図6)、また、装飾制御装置61
0Gは、第2演出部材80に含まれる第2発光基板116に配置されている(図7)。
16自体が装飾制御装置610Gとして機能していてもよい。
LEDなどを制御し、装飾制御装置610Gは第2演出部材80に含まれるLEDなどを
制御する。なお、第1演出部材70及び第2演出部材80をそれぞれ表示部53aの前方
に移動させるための駆動力を出力するための役物駆動第1MOT71及び役物駆動第2M
OT81は、中継基板600によって制御される。
ユニット63(第1演出部材70)及び第2演出ユニット64(第2演出部材80)を制
御して演出動作を実行する。具体的には、第1演出ユニット63に含まれる役物駆動第1
MOT71及び第2演出ユニット64に含まれる役物駆動第2MOT81を制御するため
に、中継基板600の個別アドレス(「0000」)を指定して、これらのモータを動作
させるための制御信号を送信する。さらに、第1演出部材70に含まれるLEDなどの発
光装置を制御する制御信号を、第1演出部材70を制御する装飾制御装置610Fの個別
アドレス(「0110」)を指定して送信する。同様に、第2演出部材80に含まれるL
EDなどの発光装置を制御する制御信号を、第2演出部材80を制御する装飾制御装置6
10Gの個別アドレス(「0111」)を指定して送信する。その後、ストップコンディ
ションを発行する。
制御装置610I及び終端型の装飾制御装置610Jが接続される。終端型の装飾制御装
置610Jは、装飾装置基板625Jに含まれる装飾装置620Jを制御する。
信頼度報知装置15に含まれる演出装置(LED)を制御する。所定の条件を満たした場
合には、演出制御装置550の第1マスタIC570aから所定の態様を示すようにする
ための制御信号が送信され、指定された態様で演出を行う。
遊技機1とがある。通常版遊技機1は、標準仕様の装飾部材を備えている前面枠3(以下
、通常版前面枠3とする)を備えている。廉価版遊技機1は、標準仕様の装飾部材よりも
廉価なコストで構成された装飾部材を備えている前面枠3(以下、廉価版前面枠3’とす
る)を備えている。図14の上側には、通常版前面枠3の構成を示し、下側には、廉価版
前面枠3’の構成を示しており、遊技機1では、いずれか一方の仕様の前面枠3のみが取
り付けられて演出制御装置550と接続されるので、第2マスタIC570bには、通常
版前面枠3か廉価版前面枠3’のいずれか一方のみが接続される。
0の数が相違し、さらに、装飾装置620を制御する装飾制御装置610の数も相違する
。具体的には、通常版前面枠3の装飾部材9a、9bは7つの装飾制御装置610によっ
て制御され、廉価版前面枠3’の装飾部材9a’、9b’は5つの装飾制御装置610に
よって制御される。装飾部材9a、9bは、装飾部材9a’、9b’よりも多くのLED
によって照射するので、通常版前面枠3のほうが廉価版前面枠3’よりも明るくなり、実
行可能な演出のバリエーションを増やすことも可能である。このため、通常版前面枠3が
取り付けられた場合の装飾装置620の制御と、廉価版前面枠3’が取り付けられた場合
の装飾装置620の制御が相違する。
版前面枠3’に取り付けられる装飾制御装置610の個別アドレスに同じアドレスを割り
当てた場合には、演出制御装置550から装飾制御装置610へ送信する演出制御データ
を、通常版前面枠3の場合と廉価版前面枠3’の場合とで異ならせる必要があるので、遊
技機1に取り付けられる前面枠3に応じて通常版用の演出制御装置550と廉価版用の演
出制御装置550をそれぞれ用意しなければならない。したがって、製造メーカーが遊技
機1を出荷する場合には、通常版用の演出制御装置550と廉価版用の演出制御装置55
0とを用意しなければならず、製造コストが上昇してしまう。
が異なる装飾制御装置610の個別アドレスには、異なるアドレスを割り当て、演出制御
装置550から装飾制御装置610へ送信する演出制御データが、通常版前面枠3の場合
と廉価版前面枠3’の場合とで共通となるように構成することで、一つの演出制御装置5
50で通常版用の制御と廉価版用の制御とを実行できるように構成した。こうすることに
よって、通常版用の演出制御装置550と廉価版用の演出制御装置550とをそれぞれ用
意する必要がなくなり、製造コストを抑えることができる。なお、本発明の第1の実施の
形態では、遊技盤10の構成については、通常版であっても廉価版であっても同じ構成と
なっている。
える。簡易中継基板1600には、分岐型の装飾制御装置610K及び照明駆動モータ(
13a、14a)が接続される。
えられた装飾装置620を制御する。具体的には、照明ユニット11に含まれるLEDや
異常報知LED29などが制御される。
及び装飾制御装置610Pに受信した制御信号を送信する。装飾制御装置610L〜61
0Nは、通常版前面枠3の左側部分の装飾部材9aを制御する。また、装飾制御装置61
0P〜610Rは、通常版前面枠3の右側部分の装飾部材9bを制御する。
M及び終端型の装飾制御装置610Nを含む。装飾制御装置610Lは、演出制御装置5
50の第2マスタIC570bから送信された制御信号を、装飾制御装置610Kから受
信し、装飾制御装置610M及び610Nに送信する。
10P、610Q及び終端型の装飾制御装置610Rを含む。装飾制御装置610Pは、
演出制御装置550の第2マスタIC570bから送信された制御信号を、装飾制御装置
610Kから受信し、装飾制御装置610Q及び610Rに送信する。
、それぞれ異なる個別アドレスが割り当てられており、第2マスタIC570bから送信
された制御信号に基づいて、それぞれ別々の演出動作を実行させることができる。具体的
には、照明ユニット11に含まれる装飾制御装置610Kの個別アドレスには「0000
」、装飾部材9aに含まれる装飾制御装置610L、610M及び610Nの個別アドレ
スには「0001」「0010」及び「0011」、装飾部材9bに含まれる装飾制御装
置610P、610Q及び610Rの個別アドレスには「0100」「0101」及び「
0110」が割り当てられている。
される簡易中継基板1600と、ほぼ同様の機能を有する基板(以下、廉価版の簡易中継
基板1600’とする)を備える。但し、廉価版前面枠3’では、簡易中継基板1600
’に分岐型の装飾制御装置610Sのみが接続されており、照明駆動モータ(13a、1
4a)を備えずにコストダウンが図られている。
Sに備えられた装飾装置620を制御する。具体的には、照明ユニット11に含まれるL
EDや異常報知LED29などが制御され、通常版前面枠3と同様である。また、装飾制
御装置610Sは、通常版前面枠3の照明ユニット11を制御する装飾制御装置610K
と同一の基板であり、同じ個別アドレス(「0000」)が割り当てられている。そのた
め、通常版前面枠3の装飾制御装置610Kと、廉価版前面枠3’の装飾制御装置610
Sでは、同じ制御が実行される。
及び装飾制御装置610Vに受信した制御信号を送信する。装飾制御装置610T及び6
10Uは、通常版前面枠3の左側部分の装飾部材9a’を制御する。また、装飾制御装置
610V及び610Wは、通常版前面枠3の右側部分の装飾部材9b’を制御する。
及び610U、及び右側の装飾部材9b’を制御する装飾制御装置610V及び610W
が取り付けられている。装飾制御装置610Tは、通常版前面枠3の装飾制御装置610
Lと同一の基板であり、同じ個別アドレス(「0001」)が割り当てられている。同様
に、装飾制御装置610Vは、通常版前面枠3の装飾制御装置610Pと同一の基板であ
り、同じ個別アドレス(「0001」)が割り当てられている。そのため、通常版前面枠
3の装飾制御装置610Lと、廉価版前面枠3’の装飾制御装置610Tでは、同じ制御
が実行され、通常版前面枠3の装飾制御装置610Pと、廉価版前面枠3’の装飾制御装
置610Vでは、同じ制御が実行される。
てられている。したがって、廉価版前面枠3’では、左右の装飾部材で装飾制御装置61
0U及び610Wで同じ制御が実行され、すなわち、制御対象のLEDによる照射が同じ
タイミングで実行される。また、装飾制御装置610U及び610Wには、通常版前面枠
3の装飾制御装置610に割り当てられていない個別アドレスが割り当てられている。
出制御装置550からは、装飾部材9a、9b、9a’、9b’に含まれる装飾制御装置
610のI2CI/Oエクスパンダ615に割り当てられたすべての個別アドレスに対し
て演出制御データが送信される。
装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御手
段)に相当するものが存在せず、代わりに、装飾制御装置610U及び610W(第2の
仕様依存型グループ単位制御手段)が取り付けられている。通常版前面枠3には、装飾制
御装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御
手段)が取り付けられているのに対し、廉価版前面枠3’には、より少ない数の装飾制御
装置610U及び610W(第2の仕様依存型グループ単位制御手段)が取り付けられて
いる。
御装置610T、装飾制御装置610Vと装飾制御装置610Pは、互いに、通常版前面
枠3と廉価版前面枠3’とに共通利用可能な基板として構成されている。
価版用の制御とを共通化することが可能となり、前面枠ごとに制御を変更する必要が無く
、演出制御装置550の製造コストを削減することができる。
通常版前面枠が取り付けられているものとする。
1」及び「0110」となるI2CI/Oエクスパンダ615は使用されず、通常版前面
枠3では、個別アドレスが「0111」となるI2CI/Oエクスパンダ615は使用さ
れない。そのため、いずれの前面枠3であっても、異常判定テーブル3300(図33参
照)において、接続されないI2CI/Oエクスパンダ615が存在することになる。し
かしながら、後述するように、異常判定テーブル3300に登録されている少なくとも1
つのI2CI/Oエクスパンダ615と、第2マスタIC570bとの間で正常にデータ
送信が行われていれば、正常に動作していると判定されるため、これが原因で処理が中断
することはない。
継基板600及び装飾制御装置610の接続状態を説明する図である。
及び610Cの接続について説明する。また、説明の都合上、装飾制御装置610として
、1個の中継基板600と、装飾制御装置610Cよりも下流に接続されている各装飾制
御装置(610D〜610J)については記載を省略する。なお、各装飾制御装置610
間の接続はそれぞれ同じである。
、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34
、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseに
よって中継基板600と接続される。
Vms、及び接続線Vseについては、図11にて説明した通りである。
第1〜4相を制御するための信号が送信される。接続線M21〜M24は、第2演出ユニ
ット64に含まれる役物駆動第2MOT81の第1〜4相を制御するための信号が送信さ
れる。役物駆動第1MOT71、役物駆動第2MOT81は4相駆動のステッピングモー
タを用いている。
施の形態では、中継基板600に対応するモータが接続されないため、接続状態を表示す
る空き端子モニタ603が接続される。空き端子モニタ603は、接続線M31〜M34
に対応した、4個のLEDによって構成されており、各接続線が断線しているか否かを確
認することができる。したがって、一部又は全部の接続線が断線している場合には、空き
端子モニタ603の一部が点灯しないことになるので、ケーブルの品質を悪いと判断する
ことができる。
基板600とを接続するケーブル91には、電源を供給するための接続線GND、接続線
Vcc、接続線Vled、接続線Vms、及び接続線Vseが含まれている(図11若し
くは図15参照)。これらの電力を供給する線は、安定した動作を実現するために、充分
な電流量が確保できる断面積の大きい(太い)ケーブルが本来であれば用いられる。
タを接続する関係から、各ケーブルの断面積の大きさを同一(共通化)する必要がある。
そこで、断面積の大きいケーブルを代わりに、複数の接続線を用いて電源供給を行うこと
が考えられ、例えば、接続線GNDとして6本のケーブルを使用し、接続線Vmsとして
3本のケーブルを使用するといった構成を実現することができる。
いなければ、見た目上は問題なく動作していることになるので、LEDを点灯させたり、
モータを駆動させたりすることが可能であるが、充分な電流量が確保できていない状態で
あるため、ケーブル上で異常な発熱が発生したりする恐れがある。このような場合に、空
き端子モニタ603に電力を供給する線を接続することによって、一見正常に動作してい
ても、一部の接続線が断線しているような品質の劣るケーブルを発見することができ、障
害が発生する前に交換したり必要なメンテナンスを行ったりすることが可能となる。
OT81)を駆動するために、接続線Vmsから供給された電力を各モータに供給する。
なお、装飾ピース46を上下動させるための役物駆動ソレノイドに供給される電力につい
ても接続線Vmsから供給される。
出センサ560aが接続される。接続線SE1〜3は、モータ位置検出センサ560によ
る検出結果を受信するための接続線であり、中継基板600は、モータ位置検出センサ5
60aによって検出された役物駆動モータの回転位置を、接続線SE1〜3を介して演出
制御装置550に送信する。
。接続線SL1及び接続線SL2も、役物駆動ソレノイドを使用しないときは、前述の接
続線M31〜M34と同様に、接続状態を表示する空き端子モニタ603が接続される。
SDA、接続線SCL、及び接続線GND(以下、この5種類の接続線を束ねたものを一
つのハーネスという)を介して互いに接続される。
装置610Cが接続され、装飾制御装置610Cにはハーネスを介して図示しない装飾制
御装置610Dが接続される。
える。このコネクタは各装飾制御装置610で共通であるため、各接続線の接続順が共通
となっており、誤配線を防止することができる。
れる簡易中継基板1600及び装飾制御装置610の接続状態を説明する図である。
10L及び610Pの接続について説明する。また、説明の都合上、装飾制御装置610
として、装飾制御装置610L及び装飾制御装置610Pよりも下流に接続されている各
装飾制御装置については記載を省略する。
、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34
、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseに
加え、演出ボタン17からのボタン信号を受信する接続線及び音信号をスピーカ30に送
信する接続線によって簡易中継基板1600と接続される。
Vms、及び接続線Vseについては、図15にて説明したように、演出制御装置550
と遊技盤10とを接続する場合と同様に、下流側に配置されている各装飾制御装置610
に各種信号を送受信する。
第1MOT13aを制御するための信号が送信される。接続線M21〜M24は、照明ユ
ニット11に含まれる第2可動式照明14の照明駆動第2MOT14aを制御するための
信号が送信される。
態では、対応するモータが簡易中継基板1600に接続されないため、中継基板600と
同様に、接続状態を表示する空き端子モニタ603が接続される。
駆動するために、接続線Vmsから供給された電力を各モータに供給する。
位置検出センサ560bが接続される。簡易中継基板1600は、モータ位置検出センサ
560bによって検出された照明駆動モータの回転位置を、接続線SE1〜3を介して演
出制御装置550に送信する。
後述)が装飾装置620を制御する方法について説明する。
出装置(装飾装置620)の出力態様を決定する。そして、演出制御装置550は、決定
された出力態様となるように、制御対象となる装飾制御装置610の個別アドレス(I2
CI/Oエクスパンダ615の個別アドレス)を含む演出制御データ(演出制御情報)を
中継基板600に出力する。このとき、演出制御データは、中継基板600から接続線S
DAを介してすべての制御対象の装飾制御装置610に出力される。
は主としてLED等の発光装置であるため、LEDの発光態様が演出装置の出力態様に相
当する。この場合、演出制御データによって、LEDの点灯/点滅/消灯が指示され、さ
らに、LEDの点滅周期や点灯輝度も指示される。
おり、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと
設定されている個別アドレスとが一致するか否かを判定する。そして、入力された演出制
御データに含まれるアドレスと設定されている個別アドレスとが一致すると判定された場
合には、装飾制御装置610のI2CI/Oエクスパンダ615は、演出制御データを取
り込んで、対応する装飾装置620の出力態様を制御するとともに、8ビット目のデータ
が入力された直後に返答信号をマスタIC(第1マスタIC570a、第2マスタIC5
70b)に出力する。
0に演出制御データを送信し、当該演出制御データに含まれる個別アドレスに対応する装
飾制御装置610において、要求した出力態様となるように演出装置を制御することがで
きる。
CI/Oエクスパンダ615を初期化するためのリセット用アドレスが設定されている。
このリセットアドレスは、すべてのI2CI/Oエクスパンダ615に対して共通に設け
られたアドレスであり、個別アドレスとして使用することはできない。また、このリセッ
トアドレスの値を変更することもできないように構成されている(詳細は後述する)。
I/Oエクスパンダ615)を初期化する場合に、このリセット用の共通アドレスを含ん
だ初期化指示データを、中継基板600又は簡易中継基板1600に出力する。このとき
、初期化指示データ演出制御データは、中継基板600又は簡易中継基板1600を介し
て、演出制御装置550に接続されるすべての装飾制御装置610に対して接続線SDA
から出力される。
で、入力されたデータに含まれるアドレスと、リセット用の共通アドレスとが一致するか
否かを判定する。一致すると判定された場合には、装飾制御装置610のI2CI/Oエ
クスパンダ615は、返答信号をマスタICに出力するとともに、入力データを初期化指
示データとして取り込み、I2CI/Oエクスパンダ615自身を初期化する。
Oエクスパンダ615によって制御される演出装置はオフ状態となる。
うので、演出制御装置550と装飾制御装置610との関係は、演出制御装置550の第
1マスタIC570a及び第2マスタIC570bがマスタであり、各装飾制御装置61
0のI2CI/Oエクスパンダ615がスレーブとなる。
Dなどの発光装置である装飾装置620となっているが、モータやソレノイドなどの可動
物を制御することも可能である。この場合には、演出装置がモータやソレノイドなどの駆
動源となることから、これらの駆動源の動作態様が演出装置の出力態様に相当する。演出
制御データには、駆動源の作動/停止指示が含まれ、さらに動作速度を指定することも可
能である。
合でも、廉価版前面枠3’に含まれる各種基板の接続状態は、図16とほぼ同等の構成と
なる。
第2MOT14a)が設けられていないため、廉価版の簡易中継基板1600’には、照
明駆動モータが接続されるコネクタが存在せず、接続線M11〜M14、及び接続線M2
1〜M24も使用されない。そのため、廉価版の簡易中継基板1600’では、接続線M
11〜M14、及び接続線M21〜M24にも、空き端子モニタ603が接続される。
、廉価版の簡易中継基板1600’では、接続線SE1〜3をグランドに接続して、一定
のレベルの信号が、常時、演出制御装置550に入力されるように構成している。
て、分岐型、連結型、及び終端型の3種類に分類される。図17には、分岐型の装飾制御
装置610Xに終端型の装飾制御装置610Yが接続されている例を示している。さらに
、装飾制御装置610Yには、装飾装置基板625が接続されている。
ンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)と、上流コネク
タから受け入れた信号を、複数の装飾制御装置610に伝達するコネクタ(下流コネクタ
)を備えたものである。例えば、図中の装飾制御装置610Xのように、内部にI2CI
/Oエクスパンダ615及びLED(装飾装置620)を備え、さらに、一つの上流コネ
クタ611と二つの下流コネクタ612A、612Bを備える。
のまま次の装飾制御装置610Yに出力するための下流コネクタ612Bに接続される。
他方は、さらに分岐し、一方はI2CI/Oエクスパンダ615に接続され、他方は別の
下流コネクタ612Aに接続される。
象となる装飾装置620が接続される。I2CI/Oエクスパンダ615の出力側は、図
20で説明するポート0〜15によって構成される。さらに、装飾制御装置610のすべ
てのポートが、図19で後述する電流制限抵抗R0〜R15を介して、内部のLEDに接
続されている。なお、この電流制限抵抗R0〜R15も、装飾制御装置610に備えられ
ている。
れた演出制御データに含まれるアドレスと、当該I2CI/Oエクスパンダ615に設定
されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データ
に基づいて、I2CI/Oエクスパンダ615に接続されている装飾装置620を制御す
る。
1つの装飾制御装置610にのみ伝達可能となっている装飾制御装置は、連結型の装飾制
御装置となる。例えば、前述した装飾制御装置610Xにて、下流コネクタ612Bのみ
が備えられ、下流コネクタ612Aが存在しないようなものが該当する。
クスパンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)を有する
が、上流コネクタから受け入れた信号を、他の装飾制御装置610に伝達しないものであ
る。例えば、図中の装飾制御装置610Yは、I2CI/Oエクスパンダ615及びLE
D(装飾装置620)を備え、装飾制御装置610Yの外部に接続される装飾装置基板6
25に備わるLEDに電流を流すための接続線、装飾装置基板625のLEDに電源電圧
を供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置610と装
飾装置基板625とが接続される。
の発光装置のみを備えた基板である。この場合、装飾装置基板625に備えたLEDに接
続される電流制限抵抗を、装飾装置基板625に設けることになるが、I2CI/Oエク
スパンダ615が備えられた装飾制御装置610に設けてもよい。
飾装置基板625へ渡されることになる、これらのLEDに電流を流すための接続線の数
が決定される。例えば、装飾装置基板625に二つのLEDを備えた場合には、I2CI
/Oエクスパンダ615のポートと対応するLEDとを接続するための2本の制御線と、
Vledから供給された電力を供給する電源線1本とが、少なくとも必要となる。
制御装置550から入力された演出制御データに含まれるアドレスと、当該I2CI/O
エクスパンダ615に設定されているアドレスとが一致する場合にのみ、演出制御データ
に含まれる装飾データに基づいて、I2CI/Oエクスパンダ615に接続されている装
飾装置620を制御する。この場合、中央の装飾制御装置610に設けられた装飾装置6
20と、装飾装置基板625に設けられた装飾装置620の両方が、I2CI/Oエクス
パンダ615によって制御される。
LED)を分離させることで、離れた箇所に配置されたLEDであっても、共通のI2C
I/Oエクスパンダ615により制御することができる。
レノイドやモータなどの可動物を制御することが可能であり、具体的には、図20にて後
述する。
ブロック図である。
接続線SDAに接続されるフィルタ631、接続線SDAに接続されるドライバ632、
接続線SCLに接続されるフィルタ633、バスコントローラ634、出力設定レジスタ
635、出力コントローラ636、I2CI/Oエクスパンダ615の出力側の各ポート
0〜15に接続されるドライバ637、各ポート0〜15に接続されるトランジスタ63
8A〜638P、及びリセット信号発生回路639を備える。
イズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。ドライ
バ632は、返答信号を接続線SDAから出力する場合に、トランジスタ630が動作可
能な電圧をトランジスタ630に印加する。
スタ630が動作可能な電圧をトランジスタ630に印加する。
いられており、トランジスタ630のゲートはドライバ632に接続され、ドレインはプ
ルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地さ
れている。
値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ6
30のゲートに印加される電圧がトランジスタ630を動作させる所定値以上であれば、
所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによっ
て、接続線SDAの電圧が低下する。なお、トランジスタ630は、10ミリアンペア程
度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。
スタ630にドレインとソースとの間に電流を流すためにトランジスタ630のゲートに
トランジスタ630が動作可能な値の電圧を印加する。そして、ドライバ632は、接続
線SDAの電圧をHIGHからLOWへ繰り返し変化させることによって、データを接続
線SDAから出力する。
イズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。
わるアドレス設定用端子A0〜A3によって固有のアドレスが設定されており、バスコン
トローラ634に入力されている。さらに、I2CI/Oエクスパンダ615をリセット
するためのアドレスも、あらかじめ設定されている。
/Oエクスパンダ615に設定された固有のアドレスと一致するか否かを判定し、一致し
ている場合に当該データを演出制御データとして取り込む。
2CI/Oエクスパンダ615に設定されたリセット用のアドレスと一致するか否かを判
定し、一致している場合に当該データを初期化指示データとして取り込み、当該I2CI
/Oエクスパンダ615を初期化する。
の変化回数が8回に達し、8ビット目のデータを取り込んだ後、接続線SCLの信号レベ
ルがHIGHからLOWへ変化すると、返答信号を接続線SDAから第1マスタIC57
0aに出力する。さらに、接続線SCLの信号レベルがLOWからHIGHへ変化するこ
とが確認され、再度接続線SCLの信号レベルがHIGHからLOWへ変化すると、接続
線SDAを開放する。つまり、接続線SCLの信号レベルのLOWからHIGHへの変化
回数が9回になるタイミングで返答信号を出力する。
ート0〜15の出力状態が設定される。バスコントローラ634が接続線SDAから初期
化指示データを取り込んで、当該I2CI/Oエクスパンダ615が初期化された場合に
は、出力設定レジスタ635は、すべてのポート0〜15に電流が流れないように初期状
態に設定される。
ポートドライバ637を介して、各ポート0〜15に接続された演出装置に電流を流すこ
とによって、演出装置の出力状態を実際に制御する。この出力状態は、バスコントローラ
634が接続線SDAから演出制御データを取り込むと、演出制御データに指定されてい
る内容に更新される。
レジスタ635に設定し、ストップコンディションを受信した時点で、各ポート0〜15
の出力状態を更新して演出装置に反映させる。したがって、シフトレジスタのように、L
AT信号を受信する必要もなく、すなわち、LAT信号を受信するための配線を必要とす
ることなく、演出制御を行うことができる。特に、ポート出力状態を、複数のI2CI/
Oエクスパンダ615で同時に更新する必要がある場合に有効であり、異なるI2CI/
Oエクスパンダ615に制御される演出装置であっても、同時に演出動作を実行するよう
に制御できるため、より演出効果を高めることが可能となる。
ジスタ638A〜638Pが動作可能な電圧を当該トランジスタに印加する。
19及び図20に示すように演出装置を動作させるための電圧が印加された接続線に接続
するポート端子に接続され、ソースは接地されている。
638Pを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れな
い。一方、638A〜638Pのゲートに印加される電圧がトランジスタ638を動作さ
せる所定値以上であれば、図19に示す電源Vled、又は図20に示す電源Vmotや
電源Vsolからゲートに印加されている所定の電圧が、トランジスタ638のドレイン
を介して接地されているソースへ電流が流れることによって、ポート端子に接続された演
出装置の出力状態を制御できる。
ンダ615のポート端子に接続されたすべての演出装置(LEDなどの装飾装置620)
を同時に制御することが可能であるので、I2CI/Oエクスパンダ615のポート端子
に接続された一つの演出装置を一つのグループとして制御することができる。
に異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割され
た形態となっている。すなわち、各装飾制御装置610に備わるI2CI/Oエクスパン
ダ615は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成され
ているものである。
御手段を統括して制御するグループ統括制御手段として機能している。
接続線Vccに接続されるVcc端子、及び外部からのリセット信号を受け付けるRES
ET端子が接続されている。
電圧が所定値まで立ち上がると、リセット信号を発生させ、発生させたリセット信号をバ
スコントローラ634、出力設定レジスタ635、及び出力コントローラ636に入力す
ることによって初期化する。
回路639はリセット信号を出力するので、演出制御装置550のCPU551から、N
ORゲート回路561を経由して、RESET端子からリセット信号を入力するようにし
てもよい。RESET端子を使用しない場合には、図19及び図20に示すようにRES
ET端子はHIGHにプルアップされていてもよい。
のI2CI/Oエクスパンダ615周辺の回路図である。
L端子、SDA端子、Vcc端子、A0〜A3端子、及びGND端子を備え、出力端子と
して、PORT0〜PORT15を備える。
給される電源が接続されている。このため、リセット端子に印加される電圧は常にHIG
Hに維持されている。
らに、Vcc端子には、電源ノイズを除去するコンデンサCPが接続される。
めの端子である。なお、I2CI/Oエクスパンダ615の個別アドレスは、通常、4ビ
ットで表現され、この端子にI2CI/Oエクスパンダ615の電源が印加されている場
合にはバスコントローラ634に「1」が設定され、この端子がグランドに接続されてい
る場合にはバスコントローラ634に「0」が設定される。
0」となる。GND端子は、電圧をグランドするための端子である。
LED15からなる装飾装置620に接続される。なお、PORT0にように、ポート1
個に対して1個のLEDを接続してもよいが、PORT1〜15のように、ポート1個に
対して複数個のLEDを接続してもよい。
15によって、最大で16個のLEDを制御できることになる。また、各ポートに接続さ
れるLEDの個数が異なる場合は、1個のポートに直列に接続されたすべてのLEDを1
種類のLEDということにすれば、1個のI2CI/Oエクスパンダ615によって、最
大で16種類のLEDを制御できることになる。
18参照)のゲートに対してドライバ637から電圧が印加されると、電圧が印加された
トランジスタ638A〜638Pのドレインからソースへ電流が流れることが可能になり
、PORT0端子〜PORT15端子に接続されるLED0〜LED15に電流が流れ、
各LED0〜LED15は点灯する。
れば、各LED0〜LED15に電流が流れない状態になり、各LED0〜LED15は
点灯しない。
EDの代わりに、モータやソレノイドを接続して、このモータやソレノイドを遊技に用い
る演出装置として構成することも可能である。以下、図20を参照しながらI2CI/O
エクスパンダ615を用いてモータやソレノイドを制御する場合について説明する。
ダ615周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。
駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。本発明の第1の
実施の形態では、モータの各相の信号端子がPORT0端子〜PORT3端子に接続され
る。
38A〜638Dのいずれかのゲートに対してドライバ637から電圧が印加されると、
電圧が印加されたトランジスタ638A〜638Dのドレインからソースへ電流が流れる
ことが可能になり、PORT0端子〜PORT3端子に接続されるモータに電流が流れ、
役物駆動用のモータが駆動する。
した一方の接続線は、モータに供給される電源にダイオードD及びツェナダイオードZD
を介して接続される。
れているPORT15端子に接続されるトランジスタ638Pのゲートに対してドライバ
637から電圧が印加されると、電圧が印加されたトランジスタ638Pのドレインから
ソースへ電流が流れることが可能になり、PORT15端子に接続されるソレノイドに電
流が流れ、ソレノイドによって駆動される図示しない演出装置が駆動する。
接続されているが、一つのI2CI/Oエクスパンダ615に対して、モータ及びソレノ
イドの少なくとも一方だけを接続した構成でもよい。
ダ615を専用に設けたり、ソレノイドだけを制御するグループとしてのI2CI/Oエ
クスパンダ615を専用に設けたりするようにしてもよい。このような構成により、同一
グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理
が必要な演出装置だけをグループ化して効率よく制御することも可能となる。
中継基板1600の回路構成を説明するための図であり、特に、信号線や電源線の入出力
に関する接続状態を説明するための図である。
ち、分岐型の装飾制御装置610(例えば、装飾制御装置610Aなど)について説明を
行うこととし、最後に、連結型の装飾制御装置610、終端型の装飾制御装置610、中
継基板600、簡易中継基板1600との相違点の説明を行うことにする。
同一の付番を付けて説明を行う。
、612B)、及びI2CI/Oエクスパンダ615を備える。
続されるコネクタである。下流コネクタ612A及び612Bは、当該装飾制御装置61
0よりも下流側の装飾制御装置610に接続される。
タ611から延びる内部接続線SDA2111は分岐2101で第1接続線SDA212
1と第2接続線SDA2131とに分岐する。第1接続線SDA2121は下流コネクタ
612Aに接続され、第2接続線SDA2131は下流コネクタ612Bに接続される。
1接続線SCL2122と第2接続線SCL2132とに分岐する。第1接続線SCL2
122は下流コネクタ612Aに接続され、第2接続線SCL2132は下流コネクタ6
12Bに接続される。
線SDA2131は分岐2103で分岐し、分岐した第2接続線SDA2131はI2C
I/Oエクスパンダ615の図19及び図20に示すSDA端子に接続される。また、接
続線SCLをI2CI/Oエクスパンダ615に接続するために、第2接続線SCL21
32は分岐2104で分岐し、分岐した第2接続線SCL2132はI2CI/Oエクス
パンダ615の図19及び図20に示すSCL端子に接続される。以下、I2CI/Oエ
クスパンダ615、分岐2103からI2CI/Oエクスパンダ615に接続される接続
線SDA、及び分岐2104からI2CI/Oエクスパンダ615に接続される接続線S
CLを含む構成をI2CI/Oエクスパンダ部2181とする。
圧となる電圧Vccが供給されている。また、図21では図示されていないが、I2CI
/Oエクスパンダ615からは、装飾制御装置610に設けられたLED(装飾装置62
0)を駆動する各ポート0〜15の信号線(図19参照)が出力されている。
装置610に接続線SDAを介して出力する信号、及び上流の装飾制御装置610から、
当該装飾制御装置610のI2CI/Oエクスパンダ615に接続線SDAを介して入力
される信号のノイズを除去するために、内部接続線SDA2111にはツェナダイオード
ZD2141が接続されている。
SDA2111はツェナダイオードZD2141のカソード側に接続され、ツェナダイオ
ードZD2141のアノード側は接地されている。
のノイズ信号)は、ツェナダイオードZD2141によって逃がされる。
パンダ615へ接続線SCLを介して入力される信号のノイズを除去するために、内部接
続線SCL2112にはツェナダイオードZD2142が接続されている。
SCL2112はツェナダイオードZD2142のカソード側に接続され、ツェナダイオ
ードZD2142のアノード側は接地されている。
のノイズ信号)は、ツェナダイオードZD2142によって逃がされる。
12Aに接続された装飾制御装置610に接続線SDAを介して出力する信号、及び下流
コネクタ612Aに接続された装飾制御装置610から装飾制御装置610のI2CI/
Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために
、第1接続線SDA2121にはツェナダイオードZD2143が接続されている。
SDA2121はツェナダイオードZD2143のカソード側に接続され、ツェナダイオ
ードZD2143のアノード側は接地されている。
のノイズ信号)は、ツェナダイオードZD2143によって逃がされる。
、第2接続線SDA2131にもツェナダイオードZD2145が接続される。
Aに接続された装飾制御装置610へ接続線SCLを介して入力される信号のノイズを除
去するために、第1接続線SCL2122にはツェナダイオードZD2144が接続され
ている。
SCL2122はツェナダイオードZD2144のカソード側に接続され、ツェナダイオ
ードZD2144のアノード側は接地されている。
のノイズ信号)は、ツェナダイオードZD2144によって逃がされる。
、第2接続線SCL2132にもツェナダイオードZD2146が接続される。
する接続線Vccに接続される上流コネクタ601のVcc端子から延びる内部接続線V
cc2171と、上流コネクタ601のGND端子から延び、接地されている内部接続線
GND2172とは、平滑コンデンサC2161及びバイパスコンデンサCP2162を
介して接続されている。
、バイパスコンデンサCP2162は、電源の電圧のノイズを除去するためのコンデンサ
である。
圧は、平滑コンデンサC2161により電圧が平滑化され、バイパスコンデンサCP21
62によりノイズが除去されて、I2CI/Oエクスパンダ615に供給される。
173と、GND端子から延びる内部接続線GND2174とは、平滑コンデンサC21
61及びバイパスコンデンサCP2162を介して接続されている。これによって、平滑
化され、ノイズが除去された電圧が下流の装飾制御装置610に接続される接続線Vcc
に印加される。
装置610について説明する。
2143、及び接続線SCLに接続されるツェナダイオードZD2144、内部接続線V
cc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコン
デンサCP2162を備える構成を第1の下流コネクタ部2182とする。
2145、及び接続線SCLに接続されるツェナダイオードZD2146、内部接続線V
cc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコン
デンサCP2162を備える構成を第2の下流コネクタ部2183とする。
成となるので、下流コネクタ612Aは存在するが下流コネクタ612Bが存在しない。
3、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SC
L2132は存在しない点が、分岐型の装飾制御装置610とは異なる構成となる。
部品が存在しない点も、分岐型の装飾制御装置610と異なる構成となる。他の構成は分
岐型の装飾制御装置610と同様の構成となる。
ので、下流コネクタ612A、612Bがともに存在しない。
1、2102、2103、2104で分岐することなく、I2CI/Oエクスパンダ61
5へ接続される点が、分岐型の装飾制御装置610とは異なる構成となる。
コネクタ部2183を構成する電子部品が存在しない点も、分岐型の装飾制御装置610
と異なる構成となる。他の構成は分岐型の装飾制御装置610と同様の構成となる。
タのみを備える構成となるので、下流コネクタ612Aは存在するが下流コネクタ612
Bが存在しない。
3、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SC
L2132が存在しないので、連結型の装飾制御装置610と同様の構成となる。
のプルアップ抵抗を備えている点で、連結型の装飾制御装置610と異なる。
続される上流側の接続線SDA、及び装飾制御装置610に接続される下流側の接続線S
DAの電圧をプルアップするためのプルアップ抵抗R2151が、第1接続線SDA21
21に接続される。同じく、第1マスタIC570aに接続される上流側の接続線SCL
、及び装飾制御装置610に接続される下流側の接続線SCLの電圧をプルアップするた
めのプルアップ抵抗R2152が、第1接続線SCL2122に接続される。
第1接続線SDA2121はプルアップ抵抗R2151に接続される。同じく第1接続線
SCL2122は分岐2110で分岐し、分岐した第1接続線SCL2122はプルアッ
プ抵抗R2152に接続される。以下、接続線SDAの電圧をプルアップするためのプル
アップ抵抗R2151、及び接続線SCLの電圧をプルアップするためのプルアップ抵抗
R2152をあわせてプルアップ抵抗部2180とする。
コネクタ(下流コネクタ612A、612B)を備える。但し、簡易中継基板1600は
、I2CI/Oエクスパンダ部2181に相当する回路を備えておらず、代わりに、中継
基板600に備えている前述のプルアップ抵抗部2180に相当する回路が設けられてい
る点が、分岐型の装飾制御装置610と異なる構成である。他の構成は分岐型の装飾制御
装置610と同様の構成となる。
簡易中継基板1600だけに設けられており、装飾制御装置610や演出制御装置550
には設けていない構成となっているが、接続線SDA及び接続線SCLのレベルが正しく
生成できるのであれば、装飾制御装置610や演出制御装置550に設けられていてもよ
い。要するに、プルアップ抵抗R2151及び2152は、接続線SDA及び接続線SC
Lを駆動するトランジスタのドレインの端子に電圧Vccを供給可能な箇所に備えられて
いればよい。
ていれば、中継基板600、簡易中継基板1600若しくは装飾制御装置610内にプル
アップ抵抗部2180が備えられている必要はない。
出力されるデータに含まれるスレーブアドレス2200の説明図である。
5ビットからなる可変アドレス部2202によって構成される。
スパンダ615によって変更することができない。
。可変アドレス部2202は、制御対象となるI2CI/Oエクスパンダ615のA0〜
A3の端子に設定されているパターンに対応した4ビットのI2CI/Oエクスパンダア
ドレス2203と、当該データが読み出し要求であるのか書き込み要求であるのかを示す
1ビットのR/W識別データ2204とによって構成される。
要求であるので、R/W識別データ2204には、通常「0」が登録される。
300の説明図である。
って管理されるテーブルである。I2CI/Oエクスパンダアドレステーブル2300は
、スレーブアドレス2301とI2CI/Oエクスパンダアドレス2302との対応関係
を示している。
れる装飾制御装置610のスレーブアドレスが格納されている。スレーブアドレスは、図
20で前述したように、上位3ビットからなる固定アドレス部と、4ビットのI2CI/
Oエクスパンダアドレスと、1ビットのR/W識別データとを組み合わせて構成される。
各スレーブアドレスに対応する4ビットのI2CI/Oエクスパンダアドレスが登録され
る。
ス「1011」(図23の網掛けされたエントリ)は、各I2CI/Oエクスパンダ61
5を相互に識別するための固有のアドレスとしては使用できない。
場合に指定されるアドレス(オールコールアドレス)の電源投入時のデフォルト値として
用いられる。アドレス「1011」は、ソフトウェアによって、第1マスタIC570a
に接続されているすべての装飾制御装置610を無条件にリセットする場合に用いられる
共通アドレスである。
ドレスは14個であるため、演出制御装置550は、14個のI2CI/Oエクスパンダ
615を制御することができる。また、各装飾制御装置610には、PORT0〜POR
T15が備えられているので、16個(言い換えれば16種類)のLEDを制御すること
が可能である。よって、演出制御装置550は、224個(言い換えれば224種類)の
LEDを制御することが可能である。
出力設定レジスタ635に割り当てられたワークレジスタを説明するための図である。
バイスレジスタ)と、コントロールレジスタ(制御レジスタ)とが割り当てられている。
る設定を行うための情報や、I2CI/Oエクスパンダ615に接続されている演出装置
(装飾装置620、例えば、LED)の出力態様を特定するための情報を記憶するもので
ある。
報を記憶する。なお、ワークレジスタは、複数の情報を異なる記憶領域に分散して記憶す
る構成となっており、記憶領域毎に異なるレジスタ番号が付与されている。
15の初期設定を行うためのモードレジスタに対応する。レジスタ番号「00h」の記憶
領域にはレジスタ名「MODE1」が付与されている。また、レジスタ番号「01h」の
記憶領域にはレジスタ名「MODE2」が付与されている。レジスタ番号「00h」及び
「01h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、I2CI/O
エクスパンダ615の初期設定が行われる。
615の出力設定レジスタ635に格納された演出制御データを演出装置に実際に反映さ
せるタイミングを規定するパラメータである。本発明の第1の実施の形態では、図18に
て説明したように、「0」が設定されており、ストップコンディションを受信した時点で
出力設定レジスタ635に格納された演出制御データを出力し、演出装置の出力状態を実
際に制御するように設定されている。
は、装飾装置620に含まれるLEDなどの制御対象のパラメータが設定される。レジス
タ番号「02h」〜「11h」の記憶領域のいずれかに値が書き込まれると、I2CI/
Oエクスパンダ615に接続される発光装置(装飾装置620)を構成する16個のLE
Dのうち、値が書き込まれたレジスタ番号に対応するLEDの輝度が、書き込まれた値に
基づいて調整される。例えば、レジスタ番号「02h」の記憶領域に値が書き込まれた場
合には、図19に示すポート0に接続されたLED0の輝度が調整される。
た可動物を制御することも可能である。I2CI/Oエクスパンダ615にソレノイドが
接続される場合には、ソレノイドが接続されるポートに対応するレジスタ番号には、ソレ
ノイドを通電させて作動させるか、通電せずに未作動の状態にするかを示す値が書き込ま
れる。また、I2CI/Oエクスパンダ615にモータが接続される場合には、モータが
接続されるポートに対応するレジスタ番号には、モータの目標回転位置を示す値が書き込
まれる。
(レジスタ名「GRPFREQ」)には、制御対象全体の動作パターンなどを指定するパ
ラメータが設定される。レジスタ番号「12h」及び「13h」の記憶領域に値が書き込
まれると、書き込まれた値に基づいて、LED(16個のLED)全体の点滅パターンが
設定される。具体的には、レジスタ番号「12h」には、LED全体のオン・オフ比率で
あるデューティサイクルが設定され、レジスタ番号「13h」には、LED全体の点滅周
期が設定される。
「LEDOUT3」)には、各ポートで制御されるLEDの出力状態が設定される。各レ
ジスタには、それぞれ4つずつLEDの出力状態を設定することが可能となっている。
、LED0〜LED3の出力状態が設定される。同様に、レジスタ番号「15h」の記憶
領域にはLED4〜LED7の出力状態、レジスタ番号「16h」の記憶領域にはLED
8〜LED11の出力状態、レジスタ番号「17h」の記憶領域にはLED12〜LED
15の出力状態が設定される。
R3」)にはサブアドレスが設定される。レジスタ番号「18h」〜「1Ah」の記憶領
域に値が書き込まれると、書き込まれた値に基づいて、第1サブアドレス〜第3サブアド
レスが設定される。
御装置610に対する指令を出力するためのオールコールアドレスが設定される。オール
コールアドレスは、例えば、電源投入時などにすべての装飾制御装置610で初期化処理
を実行する場合などに使用される。
介してデータを出力するスタート条件及びストップ条件の説明図である。
Cは、装飾制御装置610にデータを出力する際に、接続線SCLの信号レベルをLOW
からHIGHに変化させ、装飾制御装置610が接続線SDAのデータを取り込むための
ストローブ信号として作用させる。
CLのクロック信号に合わせて接続線SDAからデータが出力される。
信号レベルをHIGHからLOWに変化させることで、データの出力が開始することを示
すスタート条件となる信号を出力する。
CLからスタート条件となる信号が入力されると、データの出力が開始されることを認識
する。
信号レベルをLOWからHIGHに変化させることで、データの出力が終了することを示
すストップ条件となる信号を出力する。
入力されると、データの出力が終了することを認識する。本発明の第1の実施の形態では
、前述のように、装飾制御装置610がストップ条件となる信号を受信すると、当該装飾
制御装置610が制御する演出装置(装飾装置620)の制御を開始する。
装飾制御装置610が返答信号を出力するタイミングチャートである。
回数を計数し、接続線SCLのクロック信号に合わせて接続線SDAから入力されるデー
タを取り込む。
ルの変化回数が9回に達する直前に、返答信号をマスタICに接続線SDAを介して出力
する。換言すると、装飾制御装置610は、接続線SDAから8ビット目のデータを取り
込んだ後に、接続線SCLの信号レベルがHIGHからLOWに変化する契機に、当該接
続線SDAを介して返答信号を出力する。
答信号)はLOWレベルによって示され、データの受信に失敗したことを示す返答信号(
NACKの返答信号、図ではACK出力なしに相当)はHIGHレベルによって示される
。
化すると、接続線SDAを解放することによって、装飾制御装置610から返答信号の入
力を待機する。そして、マスタICは、接続線SDAを解放したまま、接続線SCLの信
号レベルを変化させて、装飾制御装置610からの返答信号を取り込む。
接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。
HIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させる
ことによって、スタート条件を示す信号を出力し、データの出力を開始することを装飾制
御装置610に通知する。
ーブアドレスを出力する。さらに、マスタICは、読み出し要求である書き込み要求であ
るかを示す情報を8ビット目に出力する。
装飾制御装置610から返答信号が入力されるので、ACKの返答信号であれば接続線S
DAの信号レベルがLOWに変化し、NACKの返答信号であれば接続線SDAの信号レ
ベルがHIGHに変化する。
力する。さらに、データの8ビット目を出力した後、ACKの返答信号が入力されるのを
待ってデータの9ビット目を出力する。以降、8の倍数番目に相当するビットのデータを
出力すると、ACKの返答信号が入力されるのを確認してから、(8の倍数+1)番目の
ビットを出力し、全データが出力されるまで繰り返す。
してもACKの返答信号が入力されない場合には、データの送信に失敗したものとみなし
て、再度スタート条件を送信する。次いで、接続線SDAを介して、再度アドレスデータ
を出力し、ACKの返答信号を確認しながら、もう一度、データを1ビット目から出力す
る。
が入力されるのを待って、ストップ条件を示す信号を出力する。
出力するまでの間に、合計24ビット(スレーブアドレス8ビット、データ16ビット)
のデータを出力しているが、送信するデータのサイズに応じて、24ビット以上であって
もよいし、24ビット以下であってもよい。
して装飾制御装置610に演出制御データを設定する場合において、マスタICとI2C
I/Oエクスパンダ615との間で送受信されるデータのフォーマットを説明する図であ
る。
置610のアドレス「A0〜A6」と、当該データが読み出し要求であるのか書き込み要
求であるのかを示す1ビットのR/W識別データとが含まれる。アドレス「A0〜A6」
のうち、「A4〜A6」は値「110」となる固定アドレス部であり、「A0〜A3」は
I2CI/Oエクスパンダ615のA0〜A3の端子に設定されている個別アドレスに相
当する(図19参照)。なお、データ2801は、図27における「ADDRESS」及
び「R/W」に対応するデータである。
力設定レジスタ635(図18参照)に割り当てられているコントロールレジスタへの設
定データが含まれる。データ2802は、図27において1番目に送信される「DATA
」に対応するデータである。
らなり、上位3ビット「AI0〜AI2」が出力設定レジスタ635のワークレジスタへ
の書き込み又は読み出し方法を指定する自動書込パラメータであり、下位5ビット「D0
〜D4」がワークレジスタにおけるアクセス開始位置(書き込みを開始する先頭位置、又
は読み出しを開始する先頭位置)を指定するレジスタアドレスである。
始位置の領域のみをアクセス(オートインクリメントを禁止)するのか、指定するアクセ
ス開始位置の領域に隣接する領域も含んでアクセス(オートインクリメントを許可)する
のかを指定するパラメータであり、具体的には「000」、「100」、「101」、「
110」、「111」のいずれかの値を設定することができる。
、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセスし、開始位置以外
の領域はアクセスしない。例えば、レジスタアドレスが「10100」であれば、レジス
タ番号が「14h」となる記憶領域のみがアクセスされ、他の記憶領域にはアクセスされ
ない。すなわち、特定のレジスタアドレスの記憶領域の値のみを変更する場合に使用され
る。複数のレジスタアドレスの記憶領域の値を連続して変更する場合には、以下に示すよ
うに、オートインクリメントを許可することによって、アドレスの指定を省略することが
できる。
、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番
号が増加する方向に領域を移動しながら順にアクセスを繰り返す。そして、レジスタ番号
が最終の「1Bh」となる記憶領域をアクセスした後は、レジスタ番号が「00h」とな
る記憶領域をアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順に
アクセスを繰り返す。例えば、レジスタアドレスが「10100」であれば、レジスタ番
号が「14h」となる記憶領域にアクセスした後は、レジスタ番号が「15h」→「16
h」→・・→「1Bh」→「00h」→「01h」→・・となる領域(すなわち、すべて
の領域)を、繰り返しアクセスする。
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。ただし、一旦、レジスタ番号が「11h」となる記憶領域をアクセスした後は、レ
ジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」
〜「11h」となる区間の記録領域(LEDの輝度調整に関する領域)を繰り返しアクセ
スする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h
」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→
「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。そして、
レジスタ番号が「11h」となる記憶領域をアクセスした後は、レジスタ番号が「02h
」→「03h」→・・→「11h」→「02h」→「03h」→・・となる領域を、繰り
返しアクセスする。
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レ
ジスタ番号が「12h」となる記憶領域をアクセスし、以降、レジスタ番号が「12h」
〜「13h」となる区間の記録領域(LEDの点滅周期に関する領域)を繰り返しアクセ
スする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h
」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→
「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。そして、
レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「12h
」→「13h」→「12h」→「13h」→・・となる領域を、繰り返しアクセスする。
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レ
ジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」
〜「13h」となる区間の記録領域(LEDの輝度及び点滅周期に関する領域)を繰り返
しアクセスする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が
「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」
→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。
そして、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が
「02h」→「03h」→・・→「13h」→「02h」→「03h」→・・となる領域
を、繰り返しアクセスする。
、ワークレジスタの設定データ2803が出力される。設定データ2803は、図27に
おいて2番目以降に送信される「DATA」に対応するデータである。
ドレスが指定する1箇所の記憶領域を更新するための8ビットのデータとなる。自動書込
パラメータを「000」以外の値とした場合には、この設定データ2803は、レジスタ
アドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために必要な8の
倍数となるビットのデータとなる。
して装飾制御装置610に演出制御データを設定する場合において、マスタICとI2C
I/Oエクスパンダ615との間で送受信される演出制御データに具体的な数値を適用し
た図である。図29では、オートインクリメントを禁止して、ワークレジスタの特定の記
憶領域を1箇所だけを更新する演出制御データを示しており、具体的には、I2CI/O
エクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を
更新する場合について説明する。
のI2CI/Oエクスパンダ615のスレーブアドレスを示す「1101100」が割り
当てられている。
力データを設定するために割り当てられているI2CI/Oエクスパンダ615の出力設
定レジスタ635のコントロールレジスタに設定される値が含まれる。
されるLEDの発光状態を設定するので、レジスタアドレスにはLEDOUT0(アドレ
ス=10100)を指定することにする。
指定されている。
て制御される装飾装置620の発光態様を設定するデータが含まれる。具体的には、LE
DOUT0レジスタに設定されるデータが割り当てられている。これにより、I2CI/
Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態
(点灯、消灯、点滅など)が指定され、指定された状態でLEDが発光する。
のLEDの発光状態が制御されるが、I2CI/Oエクスパンダ615の他のPORT端
子(PORT4〜PORT15)も、コントロールレジスタデータ2902の値を指定し
て、出力データ2903を設定することで個別に制御可能である。PORT端子に、モー
タやソレノイドが接続されていても、同様に制御される。
説明する図である。図30では、オートインクリメントを許可して、ワークレジスタのす
べての記憶領域を更新する場合に、演出制御データに含まれる各データを送信する順序を
規定している。
8ビットのデータ(図28のデータ2801と同一フォーマットのデータ)を送信する。
635のコントロールレジスタに設定されるデータ(図28のデータ2802と同一フォ
ーマットのデータ)を送信する。図30においては、オートインクリメントを許可してワ
ークレジスタのすべての記憶領域を更新するため、自動書込パラメータには「100」が
指定され、書き込み又は読み出しの開始位置を指定するレジスタアドレスには、ワークレ
ジスタの先頭領域となる「00h」が指定される。
10のI2CI/Oエクスパンダ615においては、レジスタ番号「00h」の記憶領域
(MODE1レジスタ)が最初に更新されることになる。
き込む値(合計8ビット)を送信する。I2CI/Oエクスパンダ615は、当該書き込
み値を受信するとMODE1レジスタの値を更新し、レジスタ番号をインクリメントして
次の「01h」の記憶領域(MODE2レジスタ)を更新するための準備をする。
以降、レジスタ番号が「02h」〜「1Bh」となる残りの記憶領域のレジスタに対して
、順に設定値を送信する。I2CI/Oエクスパンダ615は、当該書き込み値を受信す
る毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記憶領域
を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「00h」〜
「1Bh」のすべてのレジスタの値が更新される。
記憶領域を更新すると、レジスタ番号を「00h」に変更して、MODE1レジスタの更
新を待つ状態となる。
を初期化する場合に、マスタICからI2CI/Oエクスパンダ615に送信される初期
化指示データのフォーマットを説明する図である。
を行うように指示すると、マスタICは、配下に接続されているすべての装飾制御装置6
10に初期化指示データを送信する。
」と、共通アドレスであるリセットアドレス「1011」(図23参照)とが含まれる。
なお、このデータ3101は、図27における「ADDRESS」に対応するものであり
、「R/W」のビットには、書き込みを示す「0」が設定される。
定され、次に出力される8ビットのデータ3103には、第2所定値「01011010
」が設定される。なお、データ3102は、図27において1番目に送信される「DAT
A」に対応し、データ3103は、図27において2番目に送信される「DATA」に対
応する。
ス、第1所定値、及び第2所定値から構成される初期化指示データを受信すると、自身の
初期化を行う。
にした理由は、マスタICがリセットアドレス「1011」を送信していないにもかかわ
らず、ノイズなどの影響によってI2CI/Oエクスパンダ615が誤ってリセットアド
レス「1011」を取り込むことによって、誤ったタイミングで初期化が実行されること
を防止するためである。
I2CI/Oエクスパンダ615に共通なアドレスである。そのため、リセットアドレス
を含んだ初期化指示データを1回送信するだけで、すべて(複数)のI2CI/Oエクス
パンダ615を選択して初期化することになるので、I2CI/Oエクスパンダ615を
個別に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能
となる。
よい。また、第1所定値及び第2所定値のいずれかが1回送信されるようにしてもよい。
200を説明する図である。
判定テーブル3200は、演出制御装置550の第1マスタIC570aと、当該第1マ
スタIC570aに接続されるI2CI/Oエクスパンダ615との接続状態を監視する
ために設けられている。異常判定テーブル3200は、接続状態に応じて、各I2CI/
Oエクスパンダ615に対応した情報が格納される。
ス3202、エラーカウンタ3203、比較値3204、及びエラーフラグ3205を含
む。
CI/Oエクスパンダ615のA0〜A3の端子に設定されているアドレス(図19参照
)に対応している。
ーブル2300に登録されているスレーブアドレスが登録される。
15に演出制御データを送信し、当該I2CI/Oエクスパンダ615からACKを2回
連続して受信できなかった場合にインクリメントされる。
判定するために、エラーカウンタ3203の値と比較するための値が登録される。なお、
比較値3204の値は、制御対象の演出装置の種類に応じて設定してもよい。
状態に異常が発生したか否かを示すエラーフラグが登録される。
具体的に説明すると、エラーカウンタ3203の値が、比較値3204に設定された所定
値に達した場合、エラーフラグ3205に「ON」が設定され、当該エントリに対応する
I2CI/Oエクスパンダ615に障害が発生したことが登録される。
参照)は、VDP割込(約33.3ms周期)に同期して実行されるようにしている。
回目の演出制御データの送信に対して、I2CI/Oエクスパンダ615からのACKが
受信できなければ、エラーカウンタ3003がインクリメントされる。
で、比較値3004が「300」であるので、33.3ms×300≒10sでI2CI
/Oエクスパンダ615に関する異常が発生したことを検出する。
300を説明する図である。
常判定テーブル3200と同様に、演出制御装置550のRAM553に格納される。異
常判定テーブル3300は、演出制御装置550の第2マスタIC570bと、当該第2
マスタIC570bに接続されるI2CI/Oエクスパンダ615との接続状態を監視す
るために設けられている。異常判定テーブル3300は、接続状態に応じて、各I2CI
/Oエクスパンダ615に対応した情報が格納される。また、異常判定テーブル3300
の構成は、第1マスタIC570aの異常判定テーブル3200と同じ構成である。
両方に接続される装飾制御装置610が存在しないため、制御対象の各装飾制御装置61
0のI/OエクスパンダアドレスがマスタICごとに設定される。したがって、図32及
び図33には、同じ値のI/Oエクスパンダアドレスが設定されている。なお、I/Oエ
クスパンダアドレスには一つのアドレスのみ設定可能であるため、一つの装飾制御装置6
10を複数のマスタICが制御する場合には共通のアドレスを設定する必要がある。
タを送受信するために使用される複数のレジスタが備えられている。図11及び図12に
示したコマンドレジスタ(REG)581は、このようなレジスタの一つであり、接続さ
れた装飾制御装置610にスタートコンディションやストップコンディションを出力する
ことなどを指示する。
示を送信し、各種演出処理を実行する。図34には各スレーブを初期化する手順、図35
には各スレーブに演出制御データを送信する手順の概要を示す。
ト)時にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC570
b)との間で送受信される情報を説明する図である。
ンドREG581のスタートコンディション(STA)及びストップコンディション(S
TO)の実行を指示するビットに“1”を設定する(3401)。
制御対象の各装飾制御装置(スレーブ)610に対し、まず先にストップコンディション
を出力し、次いでスタートコンディションを出力する(3411)。ストップコンディシ
ョンを出力することによってデータの送信が完了した旨を各スレーブに通知し、その後、
スタートコンディションを出力することによって、各スレーブにおいてコマンドの入力を
受け付ける準備を完了させる。
T)を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データ
の送信再開処理(1)を開始する(3402)。送信指示データの送信再開処理(1)で
は、出力用バッファ572にリセット用アドレスを設定する。リセット用アドレスは、各
スレーブをリセットするためにあらかじめ定められている固定アドレスである。このとき
、コマンドREG581のSTA及びSTOには“0”が設定される。
データ(リセット指令)を出力する(3412)。リセット指令は、図31にて説明した
第1所定値(データ3102)及び第2所定値(データ3103)に対応する。
割込みを発生させる。割込みが発生したCPU551は、送信指示データの送信再開処理
(2)を開始する(3403)。送信指示データの送信再開処理(2)では、出力用バッ
ファ572にリセット指令の前半の値を設定する。リセット指令の前半の値は、図31に
て説明した第1所定値(データ3102)に対応する。このとき、コマンドREG581
のSTA及びSTOには“0”が設定される。マスタICは、出力用バッファ572に設
定されたリセット指令の前半の値を出力する(3413)。
号を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの
送信再開処理(3)を開始し(3404)、出力用バッファ572にリセット指令の後半
の値を設定する。このとき、コマンドREG581のSTA及びSTOには“0”が設定
される。マスタICは、出力用バッファ572に設定されたリセット指令の後半の値を出
力する(3414)。リセット指令の後半の値は、図31にて説明した第2所定値(デー
タ3103)に対応する。
号を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの
送信再開処理(4)を開始し(3405)、コマンドREG581のSTAに“0”、S
TOに“1”が設定し、マスタICにストップコンディションの出力を指示する。
プコンディションを出力する(3415)。
3406)、ステップ3402から処理を再開する。
を送信する際にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC
570b)との間で送受信される情報を説明する図である。
581のスタートコンディション(STA)及びストップコンディション(STO)の実
行を指示するビットに“1”を設定する(3501)。
基づいて、各スレーブにストップコンディションを出力し、その後、スタートコンディシ
ョンを出力する(3511)。
ブで演出制御データを受信する準備が整うため、CPU551に割込信号を入力して割込
みを発生させる。割込みが発生したCPU551は、出力用バッファ572に制御対象の
スレーブのアドレス及び制御内容を示す演出制御データを設定する(3502)。このと
き、コマンドREG581のSTA及びSTOには“0”を設定する。
レーブに出力する(3512)。このとき、出力されたアドレスに対応するスレーブは、
受信した演出制御データに基づいて演出処理を実行する。
U551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、
コマンドREG581のSTAに“1”、STOに“0”を設定する(3503)。その
後、マスタICは、再度スタートコンディションを出力する、いわゆるリスタートコンデ
ィションを出力する(3513)。
3504、3514、3505、3515)。CPU551によって最後のn個めのスレ
ーブに対する演出制御データの出力が完了し(3506)、さらに、マスタICが演出制
御データを対応するスレーブに出力すると(3516)、全データの出力が完了したため
、ストップコンディションを出力する。具体的には、マスタICが最終のスレーブに演出
制御データを出力完了したときに、割込信号を入力してCPU551に割込みを発生させ
、割込みが発生したCPU551は、コマンドREG581のSTAに“0”、STOに
“1”を設定し(3507)、その後、マスタICがストップコンディションを出力する
(3517)。
タIC570a又は第2マスタIC570b)に演出制御データを送信する段階を説明す
る図である。
れると、RAM553に出力データ準備領域を確保し、出力データ準備領域に各スレーブ
に対する演出制御データを格納する。
するアドレス及び演出内容に対応する演出制御データが格納される。具体的には、アドレ
スは図30に示した送信順序1のデータに対応し、演出制御データは図30に示した送信
順序2から30までのデータに対応する。
タ退避領域をさらにRAM553に確保し、スレーブ出力データ退避処理によって出力デ
ータ準備領域に記憶されたデータを出力データ退避領域に退避させる。その後、退避され
たデータは所定のタイミングでマスタICの出力用バッファ572に設定される。
確保され、本発明の第1の実施の形態では、第1マスタIC570a及び第2マスタIC
570bに対応した領域がそれぞれ確保される。
ローチャートである。
01〜3706の処理を実行し、ステップ3707の処理でVDP556から画像更新周
期と同期する同期信号(例えば、33.3ms秒周期の同期信号)が割込信号としてCP
U551に入力されるまで待機する。そして、以降、VDP556から画像更新周期と同
期する同期信号が割込信号としてCPU551に入力される毎に、ステップ3705〜3
721の処理を繰り返し実行する。
初期化処理を実行する(3701)。このとき、後述する第1マスタIC570に関する
初期化段階番号と、第2マスタIC570bに関する初期化段階番号とを、ともに“0”
に設定しておく。
てリセットパルスを第1マスタIC570a及び第2マスタIC570bに入力し、第1
マスタIC570a及び第2マスタIC570bをハード的に初期化する(3702)。
御装置610のI2CI/Oエクスパンダ615を初期化するために、第1マスタIC5
70aから初期化指示データを出力する第1マスタIC570a側スレーブ初期化開始処
理を実行する(3703)。同様に、第2マスタIC570bに接続されたすべての装飾
制御装置610のI2CI/Oエクスパンダ615を初期化するために、第2マスタIC
570bから初期化指示データを出力する第2マスタIC570b側スレーブ初期化開始
処理を実行する(3704)。スレーブ初期化開始処理の詳細については、図38にて説
明する。
2マスタIC570bに関する初期化段階番号とが、ともに“0”になるまで待機する(
3705)。初期化段階番号とは、第1マスタIC570a及び第2マスタIC570b
の各々に関して初期化処理の進捗を示す番号であり、電源投入直後に演出制御装置550
が起動した直後では“0”となっているが、初期化処理が開始されると、段階を追って“
1”から“4”迄1つずつインクリメントされ、初期化処理が完了すると、再度、“0”
に戻されるものである。なお、図42にて説明する初期化指示データの送信再開処理にお
いて、設定されている初期化段階番号の値に対応する処理が順次実行される
すべてのマスタ及びスレーブの初期化が完了すると、演出制御装置550は、VDP5
56から画像更新周期と同期する同期信号(VDP割込)の受け入れ、及びタイマ割り込
みの受け入れを許可する(3706)。
制御データを上書きされないように退避するスレーブ出力データ退避処理を実行する(3
707)。退避領域に退避された出力データは、前述したように、所定のタイミングでマ
スタICに設定される。
に画像を表示させる指令となるデータを出力する(3708)。さらに、スピーカ30か
ら音を遊技状態に応じて出力させるために、音制御データを音LSI557に出力する。
音LSI557は、入力された音制御データに基づいてスピーカ30から音を出力させる
(3709)。
570a及び第2マスタIC570bから出力するスレーブ出力開始処理を実行する(3
710)。ここで制御される装飾制御装置610は、主としてLEDなどの発光体を制御
するものであり、発光制御装置又は発光制御スレーブとされる。スレーブ出力開始処理の
詳細については、図39にて後述する。
されるデータを編集し(3711)、さらに、音LSI557に出力される音制御データ
を編集する(3712)。
の演出制御データを編集するスレーブ出力データ編集処理を実行する(3713)。スレ
ーブ出力データ編集処理では、図36で説明したように、各スレーブの演出制御データを
生成し、RAM553上に確保された出力データ準備領域に格納するための処理である。
スレーブ出力データ編集処理の詳細については、図40にて説明する。
1マスタIC570aに接続された発光制御スレーブに関するエラー判定処理を実行する
(3714)。
レーブに対応するエントリのエラーフラグ3205がすべて「ON」となっているか否か
、つまりすべての発光制御スレーブでエラーが発生しているか否かを判定する。言い換え
れば、エラーフラグ3205が「OFF」となっている発光制御スレーブが少なくとも1
つ以上あるか否かを判定する。このエラー判定処理によって、すべての発光制御スレーブ
でエラーが発生していると判定された場合には、第1マスタIC570a及び第1マスタ
IC570aに接続されたすべての発光制御スレーブのリセットする条件が成立したもの
とされる。
条件が成立しているか否かを判定する(3715)。前述のように、ステップ3714の
エラー判定処理の時点ですべての発光制御スレーブのエラーフラグ3205が「ON」に
なっている場合には、リセット条件が成立したと判定される。
果が「Y」)、第1マスタIC570aを初期化し(3716)、第1マスタIC570
aに接続されるすべてのI2CI/Oエクスパンダ615に対して同時に初期化指示デー
タを出力する第1マスタIC570a側スレーブ初期化開始処理を実行する(3717)
。
で、第1マスタIC570aに接続されるすべてのI2CI/Oエクスパンダ615に対
して、同時に初期化を指示する。すなわち、すべてのI2CI/Oエクスパンダ615を
同時に選択して初期化することになるので、I2CI/Oエクスパンダ615を個別に選
択して初期化を指示する方法と比較すると、高速に初期化を行うことが可能となり、I2
CI/Oエクスパンダ615を正常な状態へ迅速に復帰させることができる。このとき、
CPU551がバス563を介してリセットREG573に初期化指示情報を書き込むこ
とにより、第1マスタIC570aをソフト的にリセットする。
C570aにおいて異常が発生している可能性があるので、ステップ3716の処理で第
1マスタIC570aも初期化するようにしている。
の信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制御
装置にてデータ送信に関する異常が発生している場合には、第1マスタIC570a自身
に異常が発生していることも考えられる。
合には、念のために、CPU551(演算処理手段)により第1マスタIC570aが初
期化される。これにより、第1マスタIC570aで異常が発生している場合であっても
確実に第1マスタIC570aを制御可能にすることができる。
定処理を実行し(3718)、リセット条件が成立しているか否かを判定する(3719
)。そして、リセット条件が成立している場合には、第2マスタIC570bをリセット
し(3720)、第2マスタIC570bに接続されたスレーブを初期化する第2マスタ
IC570b側スレーブ初期化開始処理を実行する(3721)。その後、VDP556
から同期信号がCPU551に入力されるまで待機する。
、演出制御装置550の第1マスタIC570a及び第2マスタIC570bから装飾制
御装置610のI2CI/Oエクスパンダ615に演出制御データを送信する。そして、
I2CI/Oエクスパンダ615は、受信した演出制御データに基づいて装飾装置620
を制御するため、表示装置53における演出と装飾装置620における演出とが調和し、
遊技者に違和感を与えないので、興趣を高めることができる。
マスタIC570bから送信された演出制御データが装飾制御装置610で受信されると
、その都度、I2CI/Oエクスパンダ615によってワークレジスタ(図24参照)の
値が更新される。そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノ
イズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。
でエラー判定処理を実行するので、エラーを判定する頻度を適切に設定することができる
。すなわち、エラー判定処理の実行頻度が多すぎると、演出制御装置550のCPU55
1の処理負荷が増大し、逆に、エラー判定処理の実行頻度が少なすぎると、異常の発生を
適切なタイミングで検出できなくなる。表示装置53の画像を更新する周期と同期させて
エラー判定を行うことによって、適切なタイミングでエラーを検出することが可能となり
、各処理における不具合の発生に対して適切に対応することができる。
始処理及び第2マスタIC570b側のスレーブ初期化開始処理の手順を示すフローチャ
ートである。
び3717で実行され、第2マスタIC570b側のスレーブ初期化開始処理は、同じく
ステップ3104又はステップ3121で実行される処理である。
551は、マスタ割込み及びタイム割込みを禁止する(3801)。そして、初期化対象
のマスタに第1マスタIC570aを選択する(3802)。
0a側スレーブ初期化開始処理と同様に、演出制御装置550のCPU551は、マスタ
割込み及びタイム割込みを禁止する(3811)。そして、初期化対象のマスタに第2マ
スタIC570bを選択する(3812)。
C570b側スレーブ初期化開始処理について、選択されたマスタに対して共通の処理が
実行される。
設定する(3803)。さらに、選択したマスタに関する監視タイマを設定し(3804
)、タイムアウトの監視を開始する(3805)。
し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“0”を設定する
(3806)。
あり、STOは、ストップコンディションの出力を指示するためのビットである。“1”
が設定されているフラグに対応する信号が出力される。ステップ3806の処理では、ス
タートコンディション及びストップコンディションの両方の信号が出力される。
ている場合にはマスタICからCPU551に割込みの発生が要求された状態となり、こ
のビットが“0”に変更されるまで、割込みを発生させたマスタICは、処理を待機する
状態となる。そして、CPU551によって、このビットに“0”を設定すると、CPU
551に発生している割込みが解除され、処理を待機していたマスタICは、次に行われ
るべき処理を再開する。ステップ3806の処理では、“0”が設定されているため、割
込みの発生が解除されて、処理を待機していたマスタICが動作を再開する。
れている場合には「バッファモード」、“0”が設定されている場合には「バイトモード
」が指定される。ステップ3806の処理では、“0”が設定されているため、バイトモ
ードでデータがやり取りされる。
、呼び出し元に復帰する。
ートである。
マスタから発光制御スレーブに演出制御データを送信するために必要な処理である。
、第1マスタIC570aに対応するスタートフラグを“オン”に設定する(3902)
。さらに、第1マスタIC570aの監視タイマを設定し(3903)、タイムアウトの
監視処理を開始する(3904)。スタートフラグとは、スタートコンディションが出力
され、演出制御データの送信が開始されたか否かを示すフラグであり、マスタIC毎に設
定される。スタートフラグは、演出制御装置550のRAM553に記憶される。
TAに“1”、STOに“1”、SIに“0”、及びMODEに“1”を設定する(39
05)。ステップ3905の処理では、MODEに“1”が設定されるため、バッファモ
ードでデータが送受信される。
70bのスタートフラグをオンに設定する(3906)。さらに、監視タイマを設定し(
3907)、タイムアウトの監視処理を開始する(3908)。さらに、第2マスタIC
570bのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0
”、及びMODEに“1”を設定する(3909)。
0)、リトライカウンタを0に設定する(3911)。リトライカウンタとは、各マスタ
に演出制御データを送信する場合において、送信失敗時にインクリメントされるカウンタ
である。リトライカウンタが所定の数値よりも大きくなった場合には何らかの障害が発生
したものと判断することができる。
、呼び出し元に復帰する。
ーチャートである。
出力データ準備領域を更新する処理である。前述のように、スレーブ出力データ準備領域
には、マスタIC毎に発光制御スレーブに送信するための演出制御データが一時的に記憶
される。
01)。確認モードとは、遊技機の製造時などに、前面枠3やセンターケース51に備え
られた装飾装置620の動作を単独で確認するためのモードである。確認モードは、例え
ば、演出制御装置550に専用のスイッチを操作することによって実行されるようにして
もよいし、遊技制御装置500と演出制御装置550とが接続されていない場合に実行さ
れるようにしてもよい。なお、遊技店に設置された遊技機の場合は、通常に稼働している
状態では確認モードが実行されていない。
技演出に対応する演出制御データを、各種演出を行う装飾制御装置610のスレーブ出力
データ準備領域に書き込む(4002)。ここでは、信頼度報知装置15以外の装飾装置
620を制御する装飾制御装置610を対象として、スレーブ出力データ準備領域に演出
制御データを書き込む。次に、信頼度報知装置15を制御するための装飾制御装置610
に対応するスレーブ出力データ準備領域に、演出制御データを書き込む(4003)。
確認出力の切り替えタイミングであるか否かを判定する(4004)。確認モード中は、
確認対象の装飾装置620が、1秒ごとに順次点灯するような動作を行う。そのため、こ
こでは、切替時間(1秒)が経過するごとに、切り替えタイミングが発生することになり
、その都度、確認対象の装飾制御装置610を順次選択し、選択された装飾制御装置61
0によって制御される装飾装置620を動作させる。これにより、LEDであれば、順番
に点灯させることによって、各LEDが正常に動作するか否かを確認することができる。
いれば、装飾装置620の検査を行う者が確認しやすくなり、確認(検査)効率が向上す
る。このような確認モードでは、通常、各装飾制御装置610(スレーブ)に割り当てら
れた個別アドレスの順序に従って装飾装置620の動作確認を行うと考えられる。
ならば、隣接する装飾制御装置610の個別のアドレスの値も連続するように割り当てる
と、さらに確認(検査)効率が向上するものと考えられる。また、各装飾制御装置610
に対応する基板に個別アドレスに対応する記号や番号などが記載されていると、動作中の
装飾装置620や装飾制御装置610を確認しやすくなるため、より確認(検査)効率が
向上する。
確認(検査)を行うための所定の間隔である。言い換えれば、検査中の装飾制御装置61
0による装飾装置620の制御を終了し、次に検査する装飾制御装置610の制御を開始
するための処理を実行するタイミングである。
N」)、本処理を終了し、呼び出し元に復帰する。一方、確認出力の切り替えタイミング
である場合には(4004の結果が「Y」)、確認中の装飾制御装置(スレーブ)610
に対応する出力データ準備領域について、対応する装飾装置620の動作を終了させるよ
うにデータを更新する(4005)。さらに、次に確認する装飾制御装置(スレーブ)6
10の出力データ準備領域について、対応する装飾装置620の動作を開始させるように
データを更新する(4006)。このようにして、所定の間隔で装飾制御装置(スレーブ
)610ごとに、装飾装置620の動作を確認することができる。
570b側の送信中断割込み発生時の処理の手順を示すフローチャートである。
れる。
は、第1マスタIC570aに関するタイムアウトの監視を終了する(4101)。さら
に、第1マスタIC570aの初期化段階番号及びスタートフラグを取得する(4102
)。
には、第2マスタIC570bに関するタイムアウトの監視を終了し(4111)、第2
マスタIC570bの初期化段階番号及びスタートフラグを取得する(4112)。
定する(4103)。初期化段階番号が“0”の場合とは、初期化処理を既に終えて演出
制御データを送信している状態を示している。
4103の結果が「N」)、前述のように、初期化処理中であるため、初期化指示データ
の送信再開処理を実行する(4104)。初期化指示データの送信再開処理の詳細につい
ては、図43にて後述する。
には(4103の結果が「Y」)、演出制御データを送信している途中であるため、演出
制御データの送信再開処理を実行する(4105)。演出制御データの送信再開処理の詳
細については、図44にて後述する。
70bによるタイムアウト割込み発生時の処理の手順を示すフローチャートである。
経過しても復帰しない場合に発生するタイマ割込みが発生した場合に各マスタICを初期
化するために実行される処理である。
には、第1マスタIC570aをソフトリセットする(4201)。さらに、第1マスタ
IC570aに接続されたスレーブを初期化する第1マスタIC570a側スレーブ初期
化開始処理(図38)を実行する(4202)。
には、第2マスタIC570bをソフトリセットする(4211)。さらに、第2マスタ
IC570bに接続されたスレーブを初期化する第2マスタIC570b側スレーブ初期
化開始処理(図38)を実行する(4212)。
フローチャートである。
1)、初期化段階番号とステータスコードとが整合するか否かを判定する(4302)。
初期化段階番号とは、前述のように、初期化処理の進捗を示す番号である。ステータスコ
ードは、マスタICの状態を示す値であり、ステータスレジスタ(REG)582に設定
されている。ステップ4301の処理における整合判断では、初期化段階番号に対応する
状態が、ステータスREG582に設定されたステータスコードと一致するか否かを判定
する。以下、初期化段階番号及びステータスコードの詳細について説明する。
1”〜“4”のいずれかの値が設定されるものであり、マスタICの初期化が完了すると
“0”に設定されるものである。但し、マスタICの初期化が完了して、初期化段階番号
が“0”になると、当該初期化指示データの送信再開処理が呼び出されない(図40の呼
び出し元の処理にてステップS4003の分岐がある)ので、ここでは、初期化段階番号
が“1”〜“4”となっていることを前提に説明を行う。
ョンが出力されたことを意味する。この場合には、ステータスコードは、スタートコンデ
ィション又はリスタートコンディションが送信されたことを示す“08h”又は“10h
”が設定されることになる。したがって、初期化段階番号に“1”が設定されており、か
つ、ステータスコードに“08h”又は“10h”が設定されている場合には、整合して
いると判断される。
にリセット用アドレスが設定された状態であることを意味する。この場合には、ステータ
スコードは、スレーブのアドレス(ここでは、リセット用アドレス)が送信済みであり、
かつ、各スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“
18h”が設定されることになる。但し、ステータスコードは、各スレーブから信号を正
常に受信できなかったことを示すNACKが応答された場合には“20h”が設定される
。したがって、初期化段階番号に“2”が設定されており、かつ、ステータスコードに“
18h”が設定されている場合には、整合している(データ送信に成功している)と判断
される。
にリセット指令の前半の値が設定された状態であることを意味する。この場合には、ステ
ータスコードは、出力用バッファ572に設定されたデータが送信済みであり、かつ、各
スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“28h”
が設定されることになる。但し、ステータスコードは、各スレーブから信号を正常に受信
できなかったことを示すNACKが応答された場合には“30h”が設定される。したが
って、初期化段階番号に“3”が設定されており、かつ、ステータスコードに“28h”
が設定されている場合には、整合している(データ送信に成功している)と判断される。
にリセット指令の後半の値が設定された状態であることを意味する。この場合には、初期
化段階番号が“3”の場合と同様に、ステータスコードに“28h”又は“30h”が設
定される。
果が「N」のとき)には、正常な状態ではない(データ送信に失敗した状態)なので、初
期化の開始を示す値“1”を初期化段階番号に設定する(4203)。さらに、監視タイ
マを設定し、タイムアウトの監視を開始する(4304)。
するように、処理対象のマスタICのコマンドREG581のSTAに“1”、STOに
“1”、SIに“0”、MODEに“0”を設定し(4305)、呼び出し元の処理に復
帰する。
02の結果が「Y」)、初期化処理が実行中であるため、初期化段階番号に基づいて処理
を分岐する(4306)。初期化段階番号が“1”の場合には、処理対象のマスタICの
出力用バッファ572にリセット用アドレスを設定する(4307)。
マを設定し、タイムアウトの監視を開始する(4309)。最後に、処理を継続するため
に、処理対象のマスタICのコマンドREG581のSTA、STO、SI及びMODE
にそれぞれ“0”を設定し(4305)、呼び出し元の処理に復帰する。
出力用バッファ572にリセット指令を示す値の前半の値を設定する(4311)。初期
化段階番号が“3”の場合には、処理対象のマスタICの出力用バッファ572にリセッ
ト指令を示す値の後半の値を設定する(4312)。出力用バッファ572に値が設定さ
れると、初期化段階番号が“1”の場合と同様に、ステップ4308から4310までの
処理を実行する。
が終了したため、処理対象のマスタICに接続されたすべての装飾制御装置610のエラ
ーフラグをオフに設定し(4313)、さらに、エラーカウンタを0に設定して初期化す
る(4314)。そして、初期化段階番号を“0”に設定する。最後に、初期化処理を完
了させ、処理対象のマスタICから、当該マスタICに接続されたすべての装飾制御装置
610にストップコンディションを出力するために、処理対象のマスタICのコマンドR
EG581のSTOに“1”、STA、SI及びMODEにそれぞれ“0”を設定し(4
316)、呼び出し元の処理に復帰する。
ローチャートである。
1)、整合するか否かを判定する(4402)。スタートフラグは、第1マスタIC57
0a及び第2マスタIC570bの各々に関して、演出制御データを送信するタイミング
を制御するためのフラグである。具体的には、図37のスレーブ出力開始処理(図39)
が実行されると、スタートフラグが“オン”に設定される。また、後述するように、出力
用バッファ572に演出制御データを設定すると、スタートフラグは“オフ”に設定され
る。ステータスコードについては、図43にて説明したとおりである。
が“オン”の場合には、前述のように、スタートコンディションが出力された後であるた
め、対応するステータスコードは、“08h”又は“10h”となる。一方、スタートフ
ラグが“オフ”の場合、正常に処理が行われていれば、ステータスコードには正常にデー
タの送信が完了したことを示す“28h”が設定されている。
の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(440
3)。
)、RAM553上に準備されていたデータを出力用バッファ572に設定する(440
4)。そして、スタートフラグを“オフ”に設定し(4405)、監視タイマを設定し、
タイムアウトの監視を開始する(4406)。最後に、処理対象のマスタICのコマンド
REG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ57
2に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(
4407)、呼び出し元の処理に復帰する。
「N」)、選択されたスレーブ(装飾制御装置610)に対応するエラーフラグを“オフ
”に設定し(4408)、さらに、エラーカウンタを初期化する(4409)。
判定する(4410)。そして、すべてのスレーブに対して処理が完了した場合には(4
410の結果が「Y」)、ストップコンディションを出力し、データを送信するモードを
「バッファモード」に指定するようにコマンドREG581のSTO及びMODEに“1
”、STA及びSIに“0”を設定し(4411)、呼び出し元の処理に復帰する。
の結果が「N」)、リトライカウンタを0に設定し(4412)、次の処理対象のスレー
ブを選択する(4413)。そして、選択されたスレーブへの出力データを準備し(44
14)、スタートフラグを“オン”に設定し(4415)、監視タイマを設定し、タイム
アウトの監視を開始する(4416)。
を「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“
1”、STO及びSIに“0”を設定し(4417)、呼び出し元の処理に復帰する。
2の結果が「N」)、リトライカウンタの値をインクリメントする(4418)。そして
、リトライカウンタの値が、指定された値に到達したか否かを判定する(4419)。こ
のときの指定された値は、図32又は図33に示した異常判定テーブル3200又は異常
判定テーブル3300に設定されており、現在選択されているスレーブに対応する比較値
3204に対応する。
の結果が「N」)、現在選択中にスレーブを再度選択し(4420)、選択スレーブに出
力するデータを準備し(4414)、ステップ4415以降の処理を実行する。
の結果が「Y」)、選択されているスレーブのエラーフラグ3205に“ON”を設定し
、ステップ4410以降の処理を実行する。
フローチャートである。本処理は、第1マスタIC570a及び第2マスタIC570b
において共通の処理であり、CPU551によって、コマンドレジスタ581(図11及
び図12参照)のSIのビットに“0”が設定されると、割込み処理の発生によって待機
していたマスタICが、当該処理を開始する。
ているか否か、すなわち、コマンドREG581のSTOに“1”が設定されているか否
かを判定する(4501)。
501の結果が「Y」)、送信可能状態を確認する(4502)。
ンダ615にデータを送信可能であるか否かを確認することであり、具体的には、接続線
SDAの信号レベルがHIGHに設定されている(接続線SDAが開放されている)かを
確認することである。接続線SDAの信号レベルがHIGHに設定されていなかった場合
には、接続線SDAの信号レベルがHIGHに設定されるか、若しくは、タイムアウトす
るまで待機する。
タが出力できないので、ドライバ576Aによってトランジスタ578Aに動作可能な電
圧を印加しないことによってトランジスタ578Aをオンにさせずに(接続線SDAを解
放した状態で)、接続SCLの信号レベルを少なくとも9回変化させる。
ダ615は、接続SCLの信号レベルの変化に合わせて接続線SDAにデータを出力する
が、接続SCLの信号レベルの変化が少なくとも9回行われる途中において、マスタIC
からのアクノリッジ信号を確認するタイミングが発生する。このとき、接続線SDAは解
放されているのでHIGHレベルとなり、読み出しモードとなったI2CI/Oエクスパ
ンダ615は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて
接続線SDAを解放することになる。
ンダ615から強制的に接続線SDAを解放させるので、接続線SDAの信号レベルはH
IGHに維持されるようになる。
に出力する(4503)。さらに、当該マスタICの送信中フラグを“オフ”に設定する
(4504)。
か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定す
る(4505)。スタートコンディションの出力が要求されている場合には(4505の
結果が「Y」)、後述するステップ4508以降の処理を実行する。
合には(4505の結果が「N」)、ステータスコードに“F8H”を設定し(4506
)、本処理を終了する。
4501の結果が「N」)、さらに、スタートコンディションの出力が要求されているか
否か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定
する(4507)。スタートコンディションの出力が要求されている場合には(4507
の結果が「Y」)、ステップ4502の処理と同様に、送信可能状態を確認する(450
8)。
スレーブに出力する(4509)。さらに、当該マスタICの先頭バイト識別フラグを“
オン”に設定する(4510)。
)。送信フラグがオフでない場合、すなわち、オンの場合には(4511の結果が「N」
)、ステータスコードに“10h”を設定する(4514)。この場合は、ストップコン
ディションが出力されずに、再度スタートコンディションが出力されており、いわゆるリ
スタートコンディションが出力されたことを示している。さらに、送信中断割込みを発生
させるように、コマンドREG581のSIに“1”を設定し(4519)、本処理を中
断する。
1の結果が「Y」)、ステータスコードに“08H”を設定する(4512)。この場合
は、ストップコンディションが出力された後にスタートコンディションが出力されたこと
を示している。さらに、送信中フラグを“オン”に設定し(4513)、送信中断割込み
を発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処
理を中断する。
4507の結果が「N」)、当該マスタICの先頭バイト識別フラグがオンであるか否か
を判定する(4515)。当該マスタICの先頭バイト識別フラグが“オン”の場合、す
なわち、スタートコンディションが出力された直後の場合には(4515の結果が「Y」
)、最初に送信されるデータがアドレスであるため、アドレスを認識するためのアドレス
認識処理を実行する(4516)。なお、アドレス認識処理の「詳細については、図46
にて後述する。アドレス認識処理が終了すると、先頭バイト識別フラグを“オフ”に設定
し(4517)、送信中断割込みを発生させるために、コマンドREG581のSIに“
1”を設定し(4519)、本処理を中断する。
、すなわち、アドレスの認識が終了し、データ本体を送信する場合には(4515の結果
が「N」)、バイト単位データ送信処理を実行する(4518)。バイト単位データ送信
処理の詳細については、図47にて後述する。最後に、送信中断割込みを発生させるため
に、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。
である。
かを確認することによって送信可能状態を確認する(4601)。接続線SDAの信号レ
ベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。
力する(4602)。そして、8ビットのデータの送信が完了したか否かを判定し(46
03)、8ビットのデータの送信が完了するまで、接続線SCLを作動させながらビット
毎に順次データを出力する(4604)。
Y」)、スレーブから送信された返答信号を取り込む(4605)。さらに、取り込まれ
た返答信号の内容が“ACK”であるか否かを判定する(4606)。返答信号の内容が
“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”で
あった場合には(4606の結果が「N」)、アドレスを認識できなかったことを示す“
20h”をステータスコードとしてステータスREG582に設定する(4607)。
には(4606の結果が「Y」)、アドレスを認識できたことを示す“18h”をステー
タスコードとしてステータスREG582に設定する(4608)。さらに、コマンドR
EG581のMODEの値が“0”であるか否かを判定することによって、データ送信モ
ードがバイトモードか否かを判定する(4609)。バイトモードの場合には(4609
の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終
了し、呼び出し元の処理に復帰する。
結果が「N」)、残りのデータをすべて送信するまで(4610)、バイト単位データ送
信処理を実行する(4611)。バイト単位データ送信処理の詳細については、図47に
て後述する。
チャートである。
かを確認することによって送信可能状態を確認する(4701)。接続線SDAの信号レ
ベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。続いて
、1バイト分のデータを出力する(4702)。
4703)。さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する
(4604)。返答信号の内容が“ACK”でない場合、すなわち、データを受信できな
かったことを示す“NACK”であった場合には(4604の結果が「N」)、データを
送信できなかったことを示す“30h”をステータスコードに設定する(4705)。
には(4704の結果が「Y」)、データを送信できたことを示す“28h”をステータ
スコードに設定する(4706)。さらに、コマンドREG581のMODEの値が“0
”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定
する(4707)。バイトモードの場合には(4707の結果が「Y」)、1バイト(8
ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰す
る。
07の結果が「N」)、残りのデータをすべて送信するまでデータの送信を行う(470
8)。具体的には、次に送信するデータを準備し(4709)、ステップ4701以降の
処理を再度実行する(4710)。
551からの指示によって、第1マスタIC570a及び第2マスタIC570bによる
処理が並列して実行される状態を示すタイミングチャートである。
においてVDP割込みが発生すると、演出制御装置550のCPU551は、各マスタI
Cに対して演出制御データの出力を開始する。各マスタICは、CPU551から演出制
御データを受信すると、他のマスタICとは独立して、受信した演出制御データを各スレ
ーブに送信するなどの処理を実行する。そして、すべてのスレーブに対して演出制御デー
タの出力が完了すると、各マスタICはストップコンディションを出力し、各スレーブに
よって制御される演出装置(装飾装置620)の演出態様を更新する。
て実行され、さらに、VDP割込みと各演出装置の演出態様の更新タイミングを同期させ
ることによって、画像表示と調和のとれた演出を行うことが可能となる。
生すると、スレーブ出力開始処理(図37のステップ3710、図39)を実行し、各マ
スタICに対してスタートコンディションを出力する。
を編集する。具体的には、表示装置53で演出を行うためのVDP出力データ編集(図3
7のステップ3711)、スピーカ30から音声を出力するためのスピーカ関連データ編
集(図37のステップ3712)、演出装置としてのLEDを制御する装飾制御装置61
0へ出力する演出制御データの編集(図37のステップ3713)、及びモータなどの駆
動体を制御するためのデータ編集を行う。これらの編集処理の実行中に、各マスタICに
よってCPU551に対するマスタ割込みが発生すると、演出制御データの送信再開処理
(図44)によって、編集された演出制御データが各マスタICの出力用バッファ572
に書き込まれる。そして、図45に示したマスタによるデータ送信処理によって、各スレ
ーブに演出制御データが出力される。
の送信再開処理によって、マスタICからスレーブにストップコンディションが出力され
(図44のステップS4411)、このストップコンディションによって、各スレーブが
受信した演出制御データが各演出装置の演出態様に反映される。
DP割込みが発生すると、前述のスレーブ出力開始処理(図37のステップ3710、図
39)を実行して、各マスタICに対してスタートコンディションを出力し、以降、同じ
処理を繰り返す。
620と、信頼度報知装置15を制御する装飾制御装置610のI2CI/Oエクスパン
ダ615との接続例を示す図であり、8セット分のLEDを2つのI2CI/Oエクスパ
ンダ615によって制御する構成を示す図である。
、青(B)の3色のLEDを1セットとして制御することによって、さまざまな色で発光
することを可能とする。例えば、赤、緑、青のすべてのLEDを発色させると、白色に発
光させることができる。
16個のポート(PORT0〜15)に対応するLEDを制御することが可能であるため
、3色のLEDのセットを5セットまで接続することが可能である。
置)を接続する場合が考えられる。図49では、5セット以上(8セット)のLEDを、
2つのI2CI/Oエクスパンダ615にまたがって接続して制御する構成について説明
する。
)が備えられているため、3色のLEDのセットを5セットまで接続することが可能であ
る。しかしながら、8セットのLEDを1つのグループとして演出が行われる場合には、
少なくとも2つのI2CI/Oエクスパンダ615を必要とする。
の赤及び緑のLEDを制御し、他方のI2CI/Oエクスパンダ615(615b)は、
各セットの青のLEDを制御するように構成している。そして、これらの2つのI2CI
/Oエクスパンダ615を同じグループとして制御し、図50にて後述するように、演出
制御装置550から出力されたストップコンディションを受け付けてから演出制御を同時
に実行することによって、複数のI2CI/Oエクスパンダ615によって制御されるL
EDによる演出を違和感なく行うことが可能となるのである。
演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点
で受信したデータを反映させる場合について説明する図である。
、次に、演出制御装置550から複数のI2CI/Oエクスパンダ615に演出制御デー
タを順次出力し、最後に、演出制御装置550からストップコンディションを出力する状
態を示している。説明の都合上、装飾制御装置610のI2CI/Oエクスパンダ615
は5個設けられているものとし、それぞれを第1I2CI/Oエクスパンダ〜第5I2CI
/Oエクスパンダとする。
CI/Oエクスパンダに送信される演出制御データを示し、以下、「data2」〜「d
ata5」は、演出制御装置550から、第2I2CI/Oエクスパンダ〜第5I2CI/
Oエクスパンダの各々へ送信される演出制御データを示す。
のI/Oポートに接続されているLED等を示し、以下、「演出装置(2)」〜「演出装
置(5)」は、第2I2CI/Oエクスパンダ〜第5I2CI/OエクスパンダのI/Oポ
ートに接続されているLED等に、それぞれが対応する。
スパンダの各々へ演出制御データを送信する際には、I2CI/Oエクスパンダの選択を
切り替えるタイミングで、演出制御装置550からI2CI/Oエクスパンダにスタート
コンディション(リスタートコンディションとして機能する)を出力している。但し、最
初に演出制御装置550がスタートコンディションを出力してから、第1I2CI/Oエ
クスパンダ〜第5I2CI/Oエクスパンダの全てに演出制御データを送信するまでの間
(図中にTで示した期間)はストップコンディションを出力せず、この期間Tの経過後に
ストップコンディションを出力している。
れるため、各I2CI/Oエクスパンダ毎に、演出制御データが到達するタイミングに時
間差が生じる。各I2CI/Oエクスパンダは、演出制御装置550から演出制御データ
を受け入れた時点では、バスコントローラ634(図18)に内蔵された図示しないバッ
ファに受信した演出制御データを一次的に確保しているに過ぎない。
の発光態様を変更してしまうような処理を行った場合を想定する。LEDの発光態様の変
化に時間差を生じるため、違和感のある演出が行われる恐れがある。
2CI/Oエクスパンダにまたがって接続されているような場合には、遊技者に誤解をあ
たえるような色彩でLEDが発光する可能性がある。(特定の発光体が赤く光れば大当た
りが確定する仕様の遊技機にて、大当たりが発生しないときに、発光体内の赤色LEDと
青色LEDとを同時に点灯して発光体を紫色で発光させるような制御を行うような場合を
想定する。この場合、赤色LEDが青色LEDよりも先に光ってしまうことで、遊技者が
大当たりするものと誤解し、遊技店と遊技者の間でトラブルになる。)
そこで、本発明の第1の実施の形態では、演出制御装置550からストップコンディシ
ョンを受信した時点で、バッファ内の演出制御データを出力設定レジスタ635に上書き
し、この出力設定レジスタ636の記憶内容を出力コントローラ636によってドライバ
637に反映させ、当該I2CI/Oエクスパンダに接続されているLEDの発光態様を
変化させる処理を行っている。
クスパンダが受信した演出制御データを各演出装置の出力態様に同時に反映させることが
可能となり、違和感のない演出を行うことが可能となる。
出装置の出力態様に反映させるタイミングを、更新指令信号として例示したストップコン
ディションの受信時としているが、他の更新指令信号を用いても構わない。ストップコン
ディションのように演出制御データの最後に送信されるものに限られず、演出制御データ
の送信の途中で送信されるものであっても、接続線SDA及びSCLの信号変化によって
表現できる更新指令信号であれば、適用可能である。
ICから演出制御データを正しく受信したとき(ACKをマスタICに返答したとき)に
限り、その後のストップコンディションの受信時に、受信していた演出制御データを各演
出装置の出力態様に反映させるようになっている。そのため、マスタICから演出制御デ
ータを正しく受信できなかった状態(NACKをマスタICに返答した状態)のままで、
その後にストップコンディションを受信しても、各演出装置の出力態様に反映されないた
めに、演出装置の発光状態は変化しない。
置610を個別に選択して各装飾制御装置610毎に異なるデータを送信したい場合でも
、複数の装飾制御装置610を同時に選択して各装飾制御装置610に同一内容のデータ
を送信したい場合でも、必要に応じて対処することが可能となるので、一本のデータ線を
用いたデータ送信形態を多様化することができる。
とによって高速な処理が行うことが可能となる。また、演出制御データの送信時には、各
装飾制御装置610に個別にデータを伝送することができるため、きめ細やかな制御を行
うことが可能となる。
の個別アドレス(図19のA0〜A3により設定された4ビットのアドレス)よりも長い
、Xビットのアドレス(図22に示す8ビットのスレーブアドレス)を用いて、I2CI
/Oエクスパンダ615を特定する構成とすることで、アドレス値の拡張性を高めること
が可能となる。
置610から演出制御装置550へ返答信号が送信されるため、データ送信が行われたか
否かを確認することが可能となり、誤作動を防止できる。
へ一本のデータ線(接続線SDA)を介してデータを送信し、装飾制御装置610から演
出制御装置550へも同じデータ線を介して返答信号が送信されるので、基板間の配線を
少なくすることができる。
10へデータを送信した直後に、装飾制御装置610から演出制御装置550へ返答信号
を送信するので、高速なデータ通信が可能となる。
マスタICが誤って他のマスタICからの命令を待機する状態へ移行してしまうことを防
止することができる。
する場合に、ノイズ等の発生によりデータ線上のレベルが異常を示した場合であっても、
演出制御装置550の汎用マスタICが誤って他のマスタICからの命令を待機する状態
へ移行してしまうことを防止することができる。
指定された装飾制御装置610が演出装置を動作させるように制御することによって、検
査を容易に行うことが可能となる。
たデータを、演出装置の出力態様として反映させるタイミングが、SCL線とSDA線の
信号レベル変化によって制御される更新指令信号(例えば、ストップコンディション)に
より決定されるので、従来のLAT信号のような信号が不要となる。そのため、LAT信
号を送信するための配線が不要になり、配線をより簡素化することが可能となる。
いて送信できる上に、演出装置の出力態様を同時に更新することができる。
に、演出装置の出力態様として反映させるタイミングを指定することができるので、デー
タが簡素化される。
た場合でも、装飾制御装置610のI2CI/Oエクスパンダ615を複数個使用して制
御するので、I2CI/Oエクスパンダの1個当たりの出力数の制限(最大16ポート等
)に制約されることなく、信号線の接続を行うことができる。
ことが可能となるため、違和感の無い色彩を表現することができる。
御データを送信する場合には、一部の装飾制御装置610へのデータ送信に成功しただけ
では更新指令信号を出力せずに、報知装置を制御する全ての装飾制御装置610から正常
に演出制御情報が受信された旨の通知を受信してから更新指令信号を出力することによっ
て、報知装置にて異常な色彩が表示されないように制御することが可能となり、遊技者を
混乱させるような表示を行うことを防ぐことができる。
置を制御する装飾制御装置610はエラー発生時に出力態様を更新しないように制御する
ことによって、正確な表示を行うことが可能となる。この場合、報知装置を制御する装飾
制御装置610は単一のI2CI/Oエクスパンダ615によって制御されるので、確実
に報知装置に発光状態が更新される。
複数の配線基板(装飾制御装置610)にデータ線を分岐して接続可能な構成となってい
るため、従来技術のシフトレジスタのように、配線基板間をデータ線でデイジーチェーン
接続する必要が無く、配線を簡素化することができる。そのため、下流の装飾制御装置6
10でさらにデータ線を分岐して接続することが可能となり、演出制御装置550(グル
ープ統括手段)から装飾制御装置610のI2CI/Oエクスパンダ615までの信号線
の長さが全体的に短くすることが可能となり、データ送信エラーが起こりにくい通信環境
を実現できる。
御手段)が遊技盤10に備えられた演出装置を制御し、第2マスタIC570b(第2の
信号レベル制御手段)が前面枠3に備えられた演出装置を制御するように構成されている
。このように、遊技盤10に備えられた演出装置と前面枠3に備えられた演出装置とを別
のグループとすることによって、前面枠3や遊技盤10を開発する際には、装飾制御装置
610の上限数を開発対象の各グループに限定して考慮すればよいので、構成毎に並行し
て機器の開発を行うなど開発の効率化を図ることができる。
され、選択されたマスタICに接続される複数の装飾制御装置610(I2CI/Oエク
スパンダ615)が、まとめて初期化されるので、装飾制御装置610を1つ1つ選択し
て初期化するような方法と比較すると、高速な初期化処理を行うことができる。
選択されない他のマスタICに接続される装飾制御装置610を初期化しないような制御
が可能となる。
る装飾制御装置610だけを初期化することができるので、装飾制御装置610の初期化
が行われて演出装置200の動作が中断する頻度を、低下させることができる。
る場合にはハードリセットを行う構成となっているため、各マスタICを1個ずつソフト
リセットする場合と比較して、高速に初期化を行うことが可能となる。
トリセットによって初期化を実行するため、すべてのマスタICの初期化信号入力端子に
個別に信号入力するような複雑な回路を必要とせずに、1つのポートを備えていればよい
。すなわち、起動時に毎回必ず実行されるすべてのマスタICのリセットは高速で行うこ
とが可能となり、非常時にのみ実行される一部のみのマスタICのリセットは、簡素化さ
れた回路で実行可能となるため、特に、マスタICの数が多い構成の場合に有効となる。
動作するため、高速な処理が可能となる。さらに、画面更新のタイミングと同期させて演
出装置の演出態様が更新するように制御されるため、画面表示と調和のとれた発光の演出
が可能となる。
本発明の第1の実施の形態では、装飾制御装置610は自身が制御される1個のマスタ
ICにのみに接続(シングルマスタ方式で構成)されていたが、将来的には、一つの装飾
制御装置610に複数のマスタICを接続したネットワーク構成(マルチマスタ方式の構
成)も考えられる。
送信権を獲得させ、送信権を獲得したマスタICによって他のICにデータを送信するよ
うな方式となり、状態に応じて送信権を他のマスタICに移行する処理なども必要となっ
てくる。また、送信権を獲得したマスタICから、送信権を獲得しないマスタICへデー
タ送信を行うことなども想定されるので、マスタIC自身にも前述のスレーブアドレス(
図23)と同等のアドレスを設定しておくことが必要となる。
(以下、汎用マスタICという)を開発する場合には、汎用マスタIC自身にもスレーブ
アドレスを設定できる機能を有することになる。そして、汎用マスタICは、自身に設定
されたスレーブアドレスへのデータ送信を目的とするデータを受信した場合には、以降、
当該マスタIC自身がスレーブとして機能するように構成されることになる。
発生する不具合を回避するための実施形態を開示する。
が、開示するネットワーク構成は第1の実施の形態同様にシングルマスタの構成である。
そのため、以降の実施の形態の説明では、第1の実施の形態と共通する構成及び処理につ
いては、同一の符号を付与して説明を省略する。
1からの指令を待機している状態にて、接続線SCL及びSDAにて、スタートコンディ
ションを検出した場合に実行する処理の手順を示すフローチャートである。
とは、他のマスタICから送信されたアドレスを受信し、当該マスタIC自身のスレーブ
アドレスと比較するために受信したアドレスを一時的に格納するためのバッファである。
り込む(4802)。さらに、取り込まれたデータを比較バッファに取り込む(4803
)。そして、8ビットのデータの取り込みが完了したか否かを判定し(4804)、8ビ
ットのデータの送信が完了するまで、他のマスタICから出力される接続線SCLの信号
変化に対応させながら、ビット毎に順次データを取り込む(4805)。
取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレス
とを照合する(4806)。そして、比較バッファに取り込まれた値と自身のアドレスと
が一致するか否かを判定し(4807)、一致しない場合には(4807の結果が「N」
)、送信元にNACKを出力するために接続線SDAをHレベルに設定する(4808)
。
致する場合には(4807の結果が「Y」)、送信元にACKを出力するために接続線S
DAをLレベルに設定する(4809)。さらに、受信したデータの8ビット目の値に基
づいて、読み出し要求か否かを判定する(4810)。受信した8ビットのデータの8ビ
ット目の値が“1”の場合は読み出し要求となり、“0”の場合は書き込み要求となる。
タスREG582にステータスコード“B0H”を設定する。一方、書き込み要求の場合
には(4810の結果が「N」)、ステータスREG582にステータスコード“68H
”を設定する。その後、本処理を中断し、演出制御装置550のCPU551に割込みを
発生させる。
である。第1の実施形態では、図45のステップS4516のアドレス認識処理を実行す
る際には、図46のアドレス認識処理が呼び出されるが、第2の実施形態の汎用マスタI
Cは、図45のステップS4516のアドレス認識処理を実行する際に、図46の代わり
に当該図52のアドレス認識処理が呼び出されるようになっている。
リアする(4901)。
出力するために、接続線SDAの信号レベルがHIGHに設定されているかを確認するこ
とによって送信可能状態を確認する(4902)。接続線SDAの信号レベルがHIGH
に設定されていない場合にはHIGHに設定されるまで待機する。そして、接続線SCL
を作動させながら1ビット目のデータを出力する(4903)。
比較バッファに取り込む(4905)。そして、取り込まれたデータと出力したデータと
を比較し(4906)、一致するか否かを判定する(4907)。
4907の結果が「Y」)、8ビット分のデータを出力したか否かを判定する(4908
)。
8の結果が「N」)、接続線SCLを作動させながら1ビット目のデータを出力する(4
909)。さらに、ステップ4905以降の処理を実行する。
果が「Y」)、スレーブから送信された返答信号を取り込む(4910)。さらに、取り
込まれた返答信号の内容が“ACK”であるか否かを判定する(4911)。返答信号の
内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NAC
K”であった場合には(4911の結果が「N」)、アドレスを認識できなかったことを
示す“20h”をステータスコードとしてステータスREG582に設定する(4912
)。
には(4911の結果が「Y」)、アドレスを認識できたことを示す“18h”をステー
タスコードとしてステータスREG582に設定する(4913)。さらに、コマンドR
EG581のMODEの値が“0”であるか否かを判定することによって、データ送信モ
ードがバイトモードか否かを判定する(4914)。バイトモードの場合には(4914
の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終
了し、呼び出し元の処理に復帰する。
結果が「N」)、残りのデータをすべて送信するまで(4915)、バイト単位データ送
信処理を実行する(4916)。バイト単位データ送信処理の詳細については、第1の実
施の形態において図47にて説明したとおりである。
結果が「N」)、8ビット分のデータを取り込んだか否かを判定する(4917)。8ビ
ット分のデータが取り込まれていない場合には(4917の結果が「N」)、8ビットの
データの送信が完了するまで、他のマスタICから出力される接続線SCLの信号変化に
対応させながら、ビット毎に順次データを取得し(4918)、取り込まれたデータを比
較バッファに取り込む(4919)。
取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレス
とを照合する(4920)。そして、比較バッファに取り込まれた値と自身のスレーブア
ドレスとが一致するか否かを判定し、一致する場合には送信元にACKを出力するために
接続線SDAをLレベルに設定し、一致しない場合には送信元にNACKを出力するため
に接続線SDAをHレベルに設定する(4921)。
み出し要求の場合にはステータスREG582にステータスコードとして“B0H”を設
定し、書き込み要求の場合にはステータスコードとして“68H”を設定する。前述のよ
うに、受信した8ビットのデータの8ビット目の値が“1”の場合は読み出し要求となり
、“0”の場合は書き込み要求となる。なお、処理に失敗した場合にはステータスコード
として“38H”を設定する。その後、本処理を終了し、呼び出し元に復帰する。
ることが可能である。このようなマスタICでは、自身アドレス設定REG583に設定
されたアドレスと一致するアドレスが指定された演出制御データを受信した場合には、以
降、スレーブとして機能するように構成されている。
、汎用マスタIC自身がスレーブとして機能することが不都合となる場合もある。すなわ
ち、ノイズの影響などによって、汎用マスタIC自身のスレーブアドレスへのデータ送信
を要求するような信号が誤って発生すると、汎用マスタICが自身のアドレスとして認識
してしまう恐れがある。
10)に出力することなく、存在しないはずの他のマスタICから演出制御データが送信
されるまで待機する状態に遷移してしまうことになる。あるいは、マスタとして機能する
回路が組み込まれているI2CI/Oエクスパンダ615を使用した場合(拡張機能を持
ったI2CI/Oエクスパンダを用いることも考えられる)には、例えそのマスタ機能を
使用しないモードに設定したとしても、ノイズなどの影響により、予期せぬタイミングで
I2CI/Oエクスパンダ615のマスタ機能が作動することもあり得る。このようなこ
とを想定すると、汎用マスタICは、一旦、アドレスを誤認識してしまった場合には、当
該汎用マスタICによる演出装置の制御は行われなくなってしまう。
ネットワーク(マルチマスタ環境での使用)において、複数の汎用マスタICが、同時に
データ線(SDA線)上へ送信先のアドレスを指定するデータを出力したために、バス上
で衝突が発生した様子を示す図である。
する)が、同時にデータ線(SDA線)上へデータを出力すると、データ線(SDA線)
自体がプルアップされているために、いずれか一方の汎用マスタICの信号レベルがLO
Wレベルであれば、バスの信号レベルがLOWレベルに設定される。従って、LOWレベ
ルの出力が、HIGHレベルの出力よりも優先されて、バス上に出力されることになる。
ステップS4909)、データ線(SDA線)の信号レベルを取り込んで(同図のステッ
プS4904)、自身が出力した信号レベルがバス上に反映されているかを確認(同図の
ステップS4906)することで、他の汎用マスタICからのデータ出力との衝突を監視
している。
S4907でYESの判定)には、続けてデータ出力を行う(同図のステップS4909
)が、自身が出力した信号レベルがバス上に反映されていない場合(同図のステップS4
907でNOの判定)には、他の汎用マスタICに送信権を渡すために、自身からのデー
タ出力を中止して、バス上のデータを取り込む処理に移行する(同図のステップS491
7〜4919)。
を指定するデータを出力している際に、図中に矢印で示すタイミングにて、マスタBが出
力したデータとバス上のデータとが相違したために、マスタBがマスタAに送信権を渡し
ている状態を示している。このとき、マスタAはマスタとして機能し、マスタAが出力し
たアドレスがマスタBに設定されたスレーブアドレスと一致すると、マスタBはスレーブ
として機能することになる。
されているので、利便性が高いという利点を有する。しかし、その反面、汎用マスタIC
をシングルマスタの環境で用いると、当該拡張機能が弊害をもたらすことがある。以下に
、その例を示す。
が、シングルマスタ方式の環境であるにも拘わらず、データ線(SDA線)上へ送信先の
アドレスを指定するデータを出力している最中にノイズが発生したために、前述の拡張機
能が誤動作して、当該マスタがスレーブとして機能してしまった状態を示している。
図していたが、ノイズによって、バスのデータ線において、4ビット目が「1」ではなく
、「0」と認識されてしまったため、「10101111」となってしまっている。
ドレス値をビットごとに監視する機能を有している。そして、送信アドレスと異なってい
る場合には、他のマスタから信号が出力されたものとして以降の出力を中止し、データ線
のレベルをHIGHに保持する。なお、保持するといっても、オープンドレイン出力なの
で、データ線をLOWに変更するI2CI/Oエクスパンダ615があれば、データ線は
LOWレベルに設定される。
身に設定されたスレーブアドレスとの一致を判定し、一致した場合には、当該汎用マスタ
ICがスレーブとして機能してしまう。
ていた場合には、以降、スレーブとして機能してしまうために、装飾制御装置610に演
出制御データを送信しないことになるのである。
I/Oエクスパンダ615のスレーブアドレス(図23のスレーブアドレス2301)と
して用いられていないものから選択して設定している。このような構成により、バス上に
発生した装飾制御装置610のアドレスを読み取っても、誤って、マスタIC自身に設定
されたスレーブアドレスであると判定して、当該汎用マスタICがスレーブとして機能し
てしまうことがなくなる。
レーブアドレス2301)の下位(n+1)ビットを、特定のパターンで置換したときに
生成されるアドレスも、各マスタICに設定するスレーブアドレスとして用いないことが
好ましい。
ーブアドレス2301)の下位(n+1)ビットが、先頭の1ビットが「0」で、以降の
nビットが「1」となるようなビットパターンとなっているものは、各マスタICに設定
するスレーブアドレスとして用いないことが好ましい。
スとして、「1011‥‥」という8ビットパターンのものが含まれる場合には、このビ
ットパターンの下位5ビットを「01111」で置換した「10101111」という値
をマスタICのスレーブアドレスとして用いることは、好ましくないのである。
の影響によりバス上で異常なレベルに変化(HIGHレベル出力時にバスがLOWレベル
になること)することがあっても、アドレス送信中に2回以上のノイズ発生が起きること
は希であるために、マスタIC自身に設定したスレーブアドレスと偶然に一致する頻度が
きわめて低くなる。
されている。「54h」は、「01010100b」であり、図23のスレーブアドレス
2301に列記されたいずれのアドレスの下位(n+1)ビットを、先頭の1ビットが「
0」で、以降のnビットが「1」となるようなビットパターンとなっているもので置換し
ても、「01010100b」とならないように構成している。
能な汎用的なマスタICを利用する場合であっても、演出制御装置550が誤ってスレー
ブとして機能(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してし
まうことを防止することができる。
10にアドレスを指定してデータを送信する場合に、ノイズ等の発生によりデータ線上の
レベルが異常を示した場合であっても、演出制御装置550が誤ってスレーブとして機能
(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してしまうことを防
止することができる。
本発明の第1の実施の形態では、すべての装飾制御装置610を均等に制御していたが
、第3の実施の形態では、重要な演出装置(装飾装置620)をより確実に制御するため
に、重要な演出装置を制御する装飾制御装置610に対しては、演出制御データの送信が
完了するまで何度も送信処理を繰り返す処理を行う。具体的には、遊技者に期待感を抱か
せ、興趣を向上させることが可能な信頼度報知装置15を、他の演出装置よりも確実に制
御するようにする。
毎に制御タイミングを変更する。信頼度報知装置15は、第1マスタIC570aによっ
て制御される。さらに、第1マスタIC570aは、遊技盤10に備えられる信頼度報知
装置15以外の装飾装置620も制御するため、遊技盤10に備えられる信頼度報知装置
15以外の装飾装置620を制御するスレーブを遊技演出グループとし、信頼度報知装置
15に含まれる装飾装置620を制御する装飾制御装置610を信頼度報知グループとし
てグループ分けを行う。
とによって興趣を削がれてしまうおそれがあるため、信頼度報知グループに属する装飾制
御装置610には演出制御データが確実に送信されるまで何度も送信処理を繰り返すよう
になっている。しかしながら、信頼度報知グループに属する一部の装飾制御装置610へ
の演出制御データが不可能であると判定された場合には、信頼度報知グループに属する他
の装飾制御装置610も含めて即座にリセットすることによって可能な限り正確な演出が
実行されるように制御する。
ず、図55及び図56に本発明の第3の実施の形態の第1マスタIC570aの異常判定
テーブルの一例を示し、さらに、図57及び図58を参照しながら第1の実施の形態と相
違する手順を中心に説明する。
グループに対応する異常判定テーブル5200と信頼度報知グループに対応する異常判定
テーブル5300の2つの異常判定テーブルによって構成されている。
5200を説明する図である。
定テーブル3200と同様の形式である。ただし、この異常判定テーブル5200からは
、信頼度報知グループに属する装飾制御装置610(アドレスが「1001」「1010
」)については、除外されている。なお、第2マスタIC570bについては、第1の実
施の形態(図33)と同じである。
ル5300を説明する図である。
1」「1010」)では、演出制御データが確実に送信されるまで何度も送信を繰り返す
が、送信が不能と判断されると、直ちにリセットされるように制御される。そのため、エ
ラーカウンタ3203、比較値3204及びエラーフラグ3205を必要とせず、I/O
エクスパンダアドレス3201及びスレーブアドレス3202のみを含む構成となってい
る。
ートである。
実行される処理であり、図39に示した第1の実施の形態のスレーブ出力開始処理の代わ
りに実行される。
ンタ」を導入し、時分割カウンタの値に基づいて、選択するスレーブを切り替える。以下
、具体的に説明する。
。ここでは、時分割カウンタの値が“0”の場合には“1”に、“1”の場合には“0”
に更新する。ステップ5401以降のステップ5402から5410までの処理について
は、図39のステップ3901から3909までの処理と同じである。
ディション及びスタートコンディションを出力するように指示すると、時分割カウンタの
値に基づいて第1マスタIC570aによって制御する対象の装飾制御装置(スレーブ)
を選択する(5411〜5413)。
411)、時分割カウンタの値が“0”の場合には(5411の結果が「Y」)、第1マ
スタIC570aによって制御されるすべての装飾装置620の中から、信頼度報知装置
15以外の装飾装置620のみを制御対象とするために、遊技演出グループの先頭のスレ
ーブを選択する(5412)。一方、時分割カウンタの値が“1”の場合には(5411
の結果が「N」)、信頼度報知装置15に含まれる装飾装置620のみを制御対象とする
ために、信頼度報知グループの先頭のスレーブを選択する(5413)。
14)。さらに、リトライカウンタを0に設定し(5415)、マスタ割込み及びタイム
アウト割込みを許可し(5416)、呼び出し元に復帰する。
0の制御を遊技盤10に備えられた装飾装置620と同じタイミングで制御するようにし
て、信頼度報知装置15に含まれる装飾装置620のみを詳細な制御を行うように構成し
てもよい。
を示すフローチャートである。
あるが、第3の実施の形態では、前述の時分割カウンタが“0”の場合(遊技演出グルー
プの制御を行う場合)には、第1の実施の形態と同様に図44に示した演出制御データの
送信再開処理が実行され、前述の時分割カウンタが“1”の場合(信頼度報知グループの
制御を行う場合)には、図44に示した処理の代わりに、図58に示した演出制御データ
の送信再開処理が実行される。
実に受信するまで何度も受信処理を繰り返すが、タイムアウトが発生して受信が不能と判
断されると、演出制御装置550によって直ちにリセットされる。図58に示すフローチ
ャートを参照しながら、このように制御するための手順を説明する。
合判断を行い(5501)、整合するか否かを判定する(5502)。スレーブ出力開始
処理(図55)が実行されると、スタートフラグが“オン”に設定される。また、出力用
バッファ572に演出制御データを設定すると、スタートフラグには“オフ”が設定され
る。
の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(550
3)。
)、RAM553上に準備されていたデータを出力用バッファ572に設定する(550
4)。そして、スタートフラグを“オフ”に設定し(5505)、監視タイマを設定し、
タイムアウトの監視を開始する(5506)。最後に、処理対象のマスタICのコマンド
REG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ57
2に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(
5507)、呼び出し元の処理に復帰する。
「N」)、信頼度報知グループに属するすべてのスレーブに対して送信再開処理が完了し
たか否かを判定する(5508)。そして、すべてのスレーブに対して処理が完了した場
合には(5508の結果が「Y」)、ストップコンディションを出力し、データを送信す
るモードを「バッファモード」に指定するようにコマンドREG581のSTO及びMO
DEに“1”、STA及びSIに“0”を設定し(5509)、呼び出し元の処理に復帰
する。
ていない場合には(5503の結果が「N」)、次の処理対象のスレーブを選択する(5
511)。そして、選択されたスレーブへの出力データを準備し(5512)、スタート
フラグを“オン”に設定し(5513)、監視タイマを設定し、タイムアウトの監視を開
始する(5514)。
を「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“
1”、STO及びSIに“0”を設定し(5515)、呼び出し元の処理に復帰する。
2の結果が「N」)、スレーブに演出制御データが正確に送信されていないと判断して、
現在選択中のスレーブを再度選択し(5510)、選択スレーブに出力するデータを準備
し(5512)、ステップ5513以降の処理を実行する。
されていない場合には、演出制御データが確実に送信されるまで、何度もデータの送信を
繰り返す。ただし、繰り返し送信中に、設定した監視タイマがタイムアップしたときは、
CPU551にタイムアウトの割り込みが発生し、第1マスタIC570aが初期化され
る。このとき、第1マスタIC570aに接続されている全ての装飾制御装置610も初
期化される。
本発明の第1の実施の形態では、信頼度報知グループに属する装飾制御装置610が複
数個備えられているので、各々の装飾制御装置610同士の動作タイミングを同期させな
いと、信頼度報知装置15に用いられているLEDが想定外の発色を行って遊技者に混乱
を与える恐れがあった。
より制御する構成とすれば、複数の装飾制御装置610の動作タイミングを同期させる必
要がなくなり、処理を簡素化することができる。以下に、本発明の第4の実施の形態とし
て開示する。
の接続例を示す図であり、5セット分のLEDを1つの装飾制御装置610によって制御
する構成を示す図である。このような構成によって、当該装飾制御装置610に接続され
た5セット分のLEDは、発光状態が同時に更新されるので、想定外の発色を行う問題は
解決される。
パンダ615)も、第1マスタIC570aからの演出制御データを正確に受信した場合
に限って、第1マスタIC570aにACKを返答する。その後、装飾制御装置610は
、第1マスタIC570aからのストップコンディションを受信したタイミングで、接続
されたLEDの発光状態を更新する。
スパンダ615)も、第1マスタIC570aからの演出制御データを正確に受信できな
かった場合には、第1マスタIC570aにNACKを返答する。この場合、装飾制御装
置610は、第1マスタIC570aからのストップコンディションを受信しても、接続
されたLEDの発光状態は更新しない。
70aからのストップコンディションを受信したタイミングで、接続されたLEDの発光
状態を更新しているが、信頼度報知装置15に用いられているLEDが、単一の装飾制御
装置610により制御する構成とすれば、第1マスタIC570aからのストップコンデ
ィションの受信タイミング以外で、接続されているLEDの発光状態を切り替えても問題
ない。以下に、このような構成の変形例を示す。
がデータを受信したときに、マスタICへACKを出力した時点で、受信したデータをL
EDの発光状態に反映させる場合について説明する図である。
態様に反映させることによって、演出制御データを送信するタイミングを制御することに
よって、特定の演出装置を指定したタイミングで制御することが可能となる。
には、信頼度報知装置15を制御する装飾制御装置610が報知装置の出力態様を更新し
ないように制御するため、報知装置にて異常な色彩が表示されないように制御することが
可能となり、遊技者を混乱させるような表示を行うことを防ぐことができる。
他の遊技機でも適用可能であることは当然意図されるものである。
チンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して
特別遊技状態を発生する遊技機であってもよいことは当然意図されるものである。
部材が作動して入口が開口し)、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に
設けられたいずれの入賞領域(特定入賞領域と一般入賞領域とがある)に入賞するかを抽
選する遊技を補助遊技としてもよい。この場合、入賞装置内部へ取り込まれた遊技球が特
定入賞領域に入賞することで、特別遊技状態が発生することになる。
るパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して(あるいは、普
図変動表示ゲームの結果に起因して)、特別遊技状態を発生する様なパチンコ機であって
も、本発明が適用可能であることは当然意図されるものである。例えば、普図変動表示ゲ
ームの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が
特定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は
適用可能である。
されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成して
いても差し支えないものであり、あるいは、遊技制御装置自身がグループ統括制御手段と
して構成されていても差し支えないことは当然意図されることである。
また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特
許請求の範囲と均等の意味及び内容の範囲でのすべての変更が含まれることが意図される
。
に適用可能である。
2 本体枠(外枠)
3 前面枠(遊技枠)
9a、9b 装飾部材
10 遊技盤
12 補助遊技装置ユニット
13 第1可動式照明
13a 照明駆動第1モータ(MOT)
14 第2可動式照明
14a 照明駆動第2モータ(MOT)
15 信頼度報知装置
29 異常報知LED
30 スピーカ
45 サイドランプ
51 センターケース
53 表示装置
58 可動演出装置
63 第1演出ユニット
64 第2演出ユニット
70 第1演出部材
71 役物駆動第1モータ(MOT)
80 第2演出部材
81 役物駆動第2モータ(MOT)
500 遊技制御装置
550 演出制御装置
570a 第1マスタIC
570b 第2マスタIC
581 コマンドレジスタ(REG)
582 ステータスレジスタ(REG)
583 自身アドレス設定レジスタ(REG)
600 中継基板
603 空き端子モニタ
610 装飾制御装置
615 I2CI/Oエクスパンダ
620 装飾装置
625 装飾装置基板
1600 簡易中継基板
3200、3300、5200、5300 異常判定テーブル
Claims (1)
- 遊技の演出に係る制御を行う演出制御手段と、
前記遊技の演出を行う演出装置を制御するための単位制御手段と、を備え、
前記演出制御手段を、前記単位制御手段を統括的に制御する統括制御手段として構成し、
前記統括制御手段と前記単位制御手段の間に、タイミング信号を伝達するタイミング信号線、及び、データ信号を伝達するデータ信号線を備えることによって前記統括制御手段から前記単位制御手段にデータの送信を可能とし、
前記統括制御手段は、
前記演出装置の制御に関わる演算処理を行う演算処理手段と、
前記単位制御手段と接続されて、前記演算処理手段からの指令に基づいて、該単位制御手段との間の前記タイミング信号線及び前記データ信号線の信号レベルを制御する信号レベル制御手段と、
を含んで構成され、
前記統括制御手段が送信するデータには、前記単位制御手段により前記演出装置を制御するための制御情報と、前記単位制御手段が前記演出装置の出力態様を反映するタイミングを規定する反映規定情報と、前記単位制御手段に設けられた記憶領域のうちの所定のアドレスを示すアドレス情報と、前記記憶領域の範囲内においてアドレスを更新する際の上限アドレスと戻りアドレスを特定可能なアドレス更新情報が少なくとも含まれ、
前記制御情報には、前記演出装置の出力態様に関する情報が少なくとも含まれ、
前記単位制御手段は、
前記統括制御手段からの初期化指令によって初期化可能に構成されるとともに、
前記アドレス情報が示すアドレスを記憶先の開始アドレスとして、前記統括制御手段から送信されたデータを記憶し、該データを記憶する毎に記憶先のアドレスを順次更新し、
前記上限アドレスが示す記憶領域にデータを記憶した場合は、前記戻りアドレスに戻るように記憶先のアドレスを更新し、
前記統括制御手段から送信される前記反映規定情報に規定されるタイミングで、前記演出装置の出力態様を前記制御情報に対応する出力態様に反映し、
前記演算処理手段による演算処理と前記信号レベル制御手段による信号レベルの制御とが、各々並行して実行可能であることを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217979A JP6240851B2 (ja) | 2015-11-05 | 2015-11-05 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015217979A JP6240851B2 (ja) | 2015-11-05 | 2015-11-05 | 遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014026212A Division JP5839512B2 (ja) | 2014-02-14 | 2014-02-14 | 遊技機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016039967A JP2016039967A (ja) | 2016-03-24 |
JP2016039967A5 JP2016039967A5 (ja) | 2016-05-12 |
JP6240851B2 true JP6240851B2 (ja) | 2017-12-06 |
Family
ID=55540577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015217979A Active JP6240851B2 (ja) | 2015-11-05 | 2015-11-05 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6240851B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666061B2 (ja) * | 1985-05-07 | 1994-08-24 | 富士ゼロックス株式会社 | マルチcpu通信装置 |
JP3334953B2 (ja) * | 1993-08-02 | 2002-10-15 | 株式会社日立製作所 | 自動車用通信システム及びその制御ユニット |
JP2002191796A (ja) * | 2000-12-26 | 2002-07-10 | Sankyo Kk | 遊技機 |
JP2003190559A (ja) * | 2001-12-26 | 2003-07-08 | Aruze Corp | 遊技機 |
JP2003190561A (ja) * | 2001-12-28 | 2003-07-08 | Sankyo Kk | 遊技機 |
JP2008220409A (ja) * | 2007-03-08 | 2008-09-25 | Heiwa Corp | 遊技機 |
-
2015
- 2015-11-05 JP JP2015217979A patent/JP6240851B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016039967A (ja) | 2016-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5443240B2 (ja) | 遊技機 | |
JP5593565B2 (ja) | 遊技機 | |
JP5480614B2 (ja) | 遊技機 | |
JP5839512B2 (ja) | 遊技機 | |
JP2011147833A (ja) | 遊技機 | |
JP5427254B2 (ja) | 遊技機 | |
JP5544564B2 (ja) | 遊技機 | |
JP2016152953A (ja) | 遊技機 | |
JP4790855B2 (ja) | 遊技機 | |
JP2011206530A (ja) | 遊技機 | |
JP5476117B2 (ja) | 遊技機 | |
JP6240851B2 (ja) | 遊技機 | |
JP5572896B2 (ja) | 遊技機 | |
JP6240853B2 (ja) | 遊技機 | |
JP6186037B2 (ja) | 遊技機 | |
JP6240854B2 (ja) | 遊技機 | |
JP5909266B2 (ja) | 遊技機 | |
JP6055997B2 (ja) | 遊技機 | |
JP5584947B2 (ja) | 遊技機 | |
JP5974032B2 (ja) | 遊技機 | |
JP5799322B2 (ja) | 遊技機 | |
JP5476493B2 (ja) | 遊技機 | |
JP5544477B2 (ja) | 遊技機 | |
JP5572900B2 (ja) | 遊技機 | |
JP5572885B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20161214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6240851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |