JP6231435B2 - Solid-state image sensor - Google Patents
Solid-state image sensor Download PDFInfo
- Publication number
- JP6231435B2 JP6231435B2 JP2014104307A JP2014104307A JP6231435B2 JP 6231435 B2 JP6231435 B2 JP 6231435B2 JP 2014104307 A JP2014104307 A JP 2014104307A JP 2014104307 A JP2014104307 A JP 2014104307A JP 6231435 B2 JP6231435 B2 JP 6231435B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid
- imaging device
- state imaging
- heat resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、受光した光に応じて電荷を生成し、可視光像を電気信号に変換する固体撮像素子に関し、特に、撮像画像に滲みを発生させることなく、耐熱性を向上させることができる固体撮像素子に関する。 The present invention relates to a solid-state imaging device that generates a charge in response to received light and converts a visible light image into an electrical signal, and more particularly to a solid-state image that can improve heat resistance without causing bleeding in a captured image. The present invention relates to an image sensor.
テジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、内視鏡用カメラ等に利用されているイメージセンサとして、シリコンチップ等の半導体基板にフォトダイオードを含む画素を配列し、各画素のフォトダイオードで発生した光電子に対応する信号電荷をCCD型またはCMOS型読出し回路で取得する、CCDセンサおよびCMOSセンサ等の固体撮像素子が広く知られている。現在、有機化合物を用いた光電変換素子の開発が進められている(例えば、特許文献1、2参照)。 As an image sensor used in digital still cameras, digital video cameras, mobile phone cameras, endoscope cameras, etc., pixels including photodiodes are arranged on a semiconductor substrate such as a silicon chip. Solid-state imaging devices such as a CCD sensor and a CMOS sensor that acquire signal charges corresponding to generated photoelectrons with a CCD-type or CMOS-type readout circuit are widely known. Currently, development of photoelectric conversion elements using organic compounds is underway (see, for example, Patent Documents 1 and 2).
特許文献1には、光を吸収し電荷を発生させる光電変換層、電極からの電子注入を抑制する電子ブロッキング層等、複数の機能層を積層した構造の有機光電変換素子が開示されている。このような有機光電変換素子を用いて、固体撮像素子を作製するためには、有機化合物層、電極の成膜以外に、カラーフィルタの形成、およびワイヤーボンディング工程等を行う必要がある。これらの工程で、固体撮像素子は200℃以上に加熱されるため、撮像デバイスに用いる光電変換層には200℃以上の耐熱性が必要となる。そこで、特許文献2には、有機光電変換素子の耐熱性を向上させる方法として、電子ブロッキング層にフラーレンまたは、フラーレン誘導体を混合する方法が開示されている。 Patent Document 1 discloses an organic photoelectric conversion element having a structure in which a plurality of functional layers are stacked, such as a photoelectric conversion layer that absorbs light and generates charges, and an electron blocking layer that suppresses electron injection from an electrode. In order to produce a solid-state imaging device using such an organic photoelectric conversion device, it is necessary to perform formation of a color filter, a wire bonding step, and the like in addition to the formation of an organic compound layer and an electrode. In these steps, since the solid-state imaging device is heated to 200 ° C. or higher, the photoelectric conversion layer used for the imaging device needs to have heat resistance of 200 ° C. or higher. Therefore, Patent Document 2 discloses a method of mixing fullerene or a fullerene derivative in the electron blocking layer as a method for improving the heat resistance of the organic photoelectric conversion element.
しかしながら、特許文献2に記載されているフラーレンまたはフラーレン誘導体を混合した電子ブロッキング層が隣接する画素電極に接触すると、画素電極から電子ブロッキング層に電子注入が起こってしまうという問題があった。これにより、隣接する画素電極間で電荷のやり取りが起り、撮像画像に滲みが発生してしまう。 However, when an electron blocking layer mixed with fullerene or a fullerene derivative described in Patent Document 2 comes into contact with an adjacent pixel electrode, there is a problem in that electron injection occurs from the pixel electrode to the electron blocking layer. As a result, charge exchange occurs between adjacent pixel electrodes, and blurring occurs in the captured image.
本発明の目的は、前述の従来技術に基づく問題点を解消し、撮像画像に滲みを発生させることなく、耐熱性を向上させることができる固体撮像素子を提供することにある。 An object of the present invention is to provide a solid-state imaging device capable of solving the problems based on the above-described prior art and improving heat resistance without causing blurring in a captured image.
上述の目的を達成するために、基板の表面に設けられた絶縁層と、絶縁層直上に設けられた複数の画素電極と、画素電極の上方に設けられた、耐熱性を向上させる耐熱向上層と、耐熱向上層の上方に設けられ、画素電極からの電子注入を抑制する電子ブロッキング層と、電子ブロッキング層の上方に設けられ、受光した光に応じて電荷を生成する光電変換層と、光電変換層の上方に設けられ、複数の画素電極で共有する対向電極と、画素電極に接続され、画素電極で捕集された電荷に応じた信号を読み出す信号読出し回路とを有し、耐熱向上層は、フラーレンまたはフラーレン誘導体と電子ブロッキング層を構成する材料が混合された層であり、かつ耐熱向上層は、画素電極間の隙間上の少なくとも一箇所において、非連続であることを特徴とする固体撮像素子を提供するものである。 In order to achieve the above-mentioned object, an insulating layer provided on the surface of the substrate, a plurality of pixel electrodes provided immediately above the insulating layer, and a heat-resistant improving layer provided above the pixel electrode to improve heat resistance And an electron blocking layer that suppresses electron injection from the pixel electrode, a photoelectric conversion layer that is provided above the electron blocking layer and generates charges in response to received light, and photoelectric A heat-resistant improvement layer having a counter electrode provided above the conversion layer and shared by a plurality of pixel electrodes, and a signal readout circuit connected to the pixel electrodes and reading a signal corresponding to the charges collected by the pixel electrodes; Is a layer in which the material constituting the electron blocking layer is mixed with fullerene or a fullerene derivative, and the heat resistance improving layer is discontinuous at least at one position on the gap between the pixel electrodes. There is provided a solid-state imaging device that.
耐熱向上層は、フラーレンまたはフラーレン誘導体と電子ブロッキング層を構成する材料が混合された層であり、隣接する画素電極の間の絶縁層に溝部が形成されていることが好ましい。
溝部の深さをT1とし、耐熱向上層の厚みをT2とするとき、T2<T1であることが好ましい。好ましくは厚みT2と深さT1の差が5nm以上であり、より好ましくは10nm以上である。
また、溝部の起点を結んだ直線と基板の表面と平行な線との角度θ1が50°以上であることが好ましい。溝部の角度は、50°以上60°以下がより好ましく、さらに好ましくは50°以上55°以下である。
電子ブロッキング層は、溝部に対応する領域に形成される凹部の角度が30°以下であることが好ましく、より好ましくは20°以下、更に好ましくは15°以下である。
隣接する画素電極の間に、画素電極の厚みよりも厚い絶縁体が形成されている形態でもよい。
The heat resistance improving layer is a layer in which fullerene or a fullerene derivative and a material constituting an electron blocking layer are mixed, and a groove is preferably formed in an insulating layer between adjacent pixel electrodes.
The depth of the groove and T 1, when the thickness of the heat-resistant improving layer and T 2, it is preferable that T 2 <T 1. Preferably the difference between the thickness T 2 and a depth T 1 is not less 5nm or more, and more preferably 10nm or more.
The angle theta 1 between the surface and a line parallel to the straight line and the substrate connecting the starting point of the groove that is preferably 50 ° or more. The angle of the groove is more preferably from 50 ° to 60 °, and still more preferably from 50 ° to 55 °.
In the electron blocking layer, the angle of the recess formed in the region corresponding to the groove is preferably 30 ° or less, more preferably 20 ° or less, and further preferably 15 ° or less.
A configuration in which an insulator thicker than the pixel electrode is formed between adjacent pixel electrodes may be employed.
耐熱向上層は、フラーレンまたはフラーレン誘導体を30%〜70%の割合で含有することが好ましい。光電変換層は、有機材料で構成されていることが好ましい。
光電変換層は、n型有機化合物とp型有機化合物とが混合されたバルクヘテロ層で構成されていることが好ましい。
n型有機化合物は、フラーレンまたはフラーレン誘導体であることが好ましい。
バルクヘテロ層は、フラーレンを30%〜80%の割合で含有することが好ましい。フラーレンを50%〜80%含むことがより好ましく、フラーレンを65%〜75%含むことが特に好ましい。
The heat resistance improving layer preferably contains fullerene or a fullerene derivative at a ratio of 30% to 70%. The photoelectric conversion layer is preferably made of an organic material.
The photoelectric conversion layer is preferably composed of a bulk hetero layer in which an n-type organic compound and a p-type organic compound are mixed.
The n-type organic compound is preferably fullerene or a fullerene derivative.
The bulk hetero layer preferably contains fullerene in a proportion of 30% to 80%. More preferably, the fullerene content is 50% to 80%, and the fullerene content is particularly preferably 65% to 75%.
本発明によれば、暗電流、応答速度および変換効率を劣化させることなく、耐熱性を向上させることができる。 According to the present invention, heat resistance can be improved without degrading dark current, response speed, and conversion efficiency.
以下に、添付の図面に示す好適実施形態に基づいて、本発明の固体撮像素子を詳細に説明する。
図1は、本発明の第1の実施形態の固体撮像素子を示す模式的断面図である。図2(a)は、本発明の第1の実施形態の固体撮像素子の要部を示す模式的断面図であり、(b)は、本発明の第1の実施形態の固体撮像素子の光電変換素子を示す模式的断面図である。
なお、本発明において、数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、xが数値A〜数値Bとは、xの範囲は数値Aと数値Bを含む範囲であり、数学記号で示せばA≦x≦Bである。
図1に示す固体撮像素子10は、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置に用いることができる。更には電子内視鏡および携帯電話機等の撮像モジュール等に搭載して用いることもできる。
Hereinafter, a solid-state imaging device of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
FIG. 1 is a schematic cross-sectional view showing a solid-state imaging device according to the first embodiment of the present invention. FIG. 2A is a schematic cross-sectional view showing the main part of the solid-state imaging device of the first embodiment of the present invention, and FIG. 2B is a photoelectric diagram of the solid-state imaging device of the first embodiment of the present invention. It is typical sectional drawing which shows a conversion element.
In the present invention, “to” indicating a numerical range includes numerical values written on both sides. For example, x is a numerical value A to a numerical value B. The range of x is a range including the numerical value A and the numerical value B, and A ≦ x ≦ B in mathematical symbols.
The solid-state imaging device 10 shown in FIG. 1 can be used for an imaging apparatus such as a digital still camera or a digital video camera. Furthermore, it can also be used by being mounted on an imaging module such as an electronic endoscope and a mobile phone.
図1に示す固体撮像素子10は、少なくとも可視光を含む入射光Lが入射されて、可視光像を電気信号に変換するものである。例えば、固体撮像素子10は、基板12と、絶縁層14と、画素電極16と、耐熱向上層18と、電子ブロッキング層20と、光電変換層22と、対向電極24と、封止層26と、隔壁27と、カラーフィルタ28と、遮光層29と、オーバーコート層30とを有する。
基板12には読出し回路40と対向電極電圧供給部42とが形成されている。なお、固体撮像素子10は、電気信号に変換するのは可視光に限定されるものではなく、可視光以外の波長帯の光を電気信号に変換するものであってもよい。
A solid-state imaging device 10 shown in FIG. 1 receives incident light L including at least visible light and converts a visible light image into an electrical signal. For example, the solid-state imaging device 10 includes a substrate 12, an insulating layer 14, a pixel electrode 16, a heat resistance improving layer 18, an electron blocking layer 20, a photoelectric conversion layer 22, a counter electrode 24, and a sealing layer 26. , Partition wall 27, color filter 28, light shielding layer 29, and overcoat layer 30.
A reading circuit 40 and a counter electrode voltage supply unit 42 are formed on the substrate 12. Note that the solid-state imaging device 10 is not limited to visible light to be converted into an electric signal, but may be one that converts light in a wavelength band other than visible light into an electric signal.
基板12は、例えば、ガラス基板またはSi等の半導体基板が用いられる。基板12の表面12aに、例えば、窒化珪素、酸化珪素等の絶縁材料からなる絶縁層14が設けられている。絶縁層14の直上、すなわち、絶縁層14の表面14aに複数の画素電極16が、隙間17をあけて互いに離間して1次元または2次元状に配置される。複数の画素電極16の隙間17に対応する絶縁層14の領域に溝部15が形成されている。この溝部15の底部には耐熱向上層18と同じ材料で形成された残存部19がある。
絶縁層14には、画素電極16と読出し回路40とを接続する第1の接続部44が形成されている。更に、対向電極24と対向電極電圧供給部42とを接続する第2の接続部46が形成されている。第2の接続部46は、画素電極16および電子ブロッキング層20に接続されない位置に形成されている。第1の接続部44および第2の接続部46は、銅等の導電性材料で形成されている。
As the substrate 12, for example, a glass substrate or a semiconductor substrate such as Si is used. An insulating layer 14 made of an insulating material such as silicon nitride or silicon oxide is provided on the surface 12a of the substrate 12. A plurality of pixel electrodes 16 are arranged one-dimensionally or two-dimensionally immediately above the insulating layer 14, that is, on the surface 14 a of the insulating layer 14, with a gap 17 therebetween. A groove portion 15 is formed in a region of the insulating layer 14 corresponding to the gap 17 between the plurality of pixel electrodes 16. At the bottom of the groove portion 15, there is a remaining portion 19 made of the same material as the heat resistance improving layer 18.
A first connection portion 44 that connects the pixel electrode 16 and the readout circuit 40 is formed in the insulating layer 14. Further, a second connection portion 46 that connects the counter electrode 24 and the counter electrode voltage supply unit 42 is formed. The second connection portion 46 is formed at a position not connected to the pixel electrode 16 and the electron blocking layer 20. The first connection portion 44 and the second connection portion 46 are formed of a conductive material such as copper.
また、絶縁層14の内部には読出し回路40および対向電極電圧供給部42を、例えば、固体撮像素子10の外部と接続するための導電性材料からなる配線層48が形成されている。上述のように、基板12上の絶縁層14の表面14aに、各第1の接続部44に接続された画素電極16が形成されたものを回路基板11という。なお、この回路基板11はCMOS基板ともいう。 In addition, a wiring layer 48 made of a conductive material for connecting the readout circuit 40 and the counter electrode voltage supply unit 42 to, for example, the outside of the solid-state imaging device 10 is formed inside the insulating layer 14. As described above, the circuit board 11 is formed by forming the pixel electrodes 16 connected to the first connection portions 44 on the surface 14 a of the insulating layer 14 on the substrate 12. The circuit board 11 is also referred to as a CMOS substrate.
各画素電極16上に耐熱向上層18が設けられているが、耐熱向上層18は画素電極16の隙間17には設けられておらず、耐熱向上層18は互いに分離して独立している。耐熱向上層18は、複数の画素電極16が設けられた同一面、この場合、絶縁層14の表面14a上にはない。耐熱向上層18は画素電極16間の隙間17上の少なくとも一箇所において、非連続であればよい。すなわち、耐熱向上層18は1つの画素電極16間の隙間17で、少なくとも一箇所において、つながっていなければよい。これにより、隣接する画素電極16間での導通が防止される。
耐熱向上層18は固体撮像素子10の耐熱性を向上させるものであり、フラーレンまたはフラーレン誘導体と電子ブロッキング層20を構成する材料が混合されたもので構成されている。このため、耐熱向上層18では電荷が移動可能である。
Although the heat resistance improving layer 18 is provided on each pixel electrode 16, the heat resistance improving layer 18 is not provided in the gap 17 of the pixel electrode 16, and the heat resistance improving layers 18 are separated from each other and independent. The heat resistance improving layer 18 is not on the same surface on which the plurality of pixel electrodes 16 are provided, in this case, on the surface 14 a of the insulating layer 14. The heat resistance improving layer 18 may be discontinuous in at least one place on the gap 17 between the pixel electrodes 16. In other words, the heat resistance improving layer 18 is not required to be connected at least at one place with the gap 17 between the one pixel electrode 16. This prevents conduction between adjacent pixel electrodes 16.
The heat resistance improving layer 18 improves the heat resistance of the solid-state imaging device 10, and is composed of a mixture of fullerene or a fullerene derivative and a material constituting the electron blocking layer 20. For this reason, charges can move in the heat resistance improving layer 18.
耐熱向上層18を覆い、かつ画素電極16の隙間17を埋めるようにして電子ブロッキング層20が設けられている。電子ブロッキング層20は、画素電極16から光電変換層22への電子注入を抑制するための層である。
電子ブロッキング層20上に光電変換層22が設けられている。光電変換層22は入射光Lを受光して、その光量に応じた電荷を発生するものである。
An electron blocking layer 20 is provided so as to cover the heat resistance improving layer 18 and fill the gap 17 of the pixel electrode 16. The electron blocking layer 20 is a layer for suppressing electron injection from the pixel electrode 16 to the photoelectric conversion layer 22.
A photoelectric conversion layer 22 is provided on the electron blocking layer 20. The photoelectric conversion layer 22 receives the incident light L and generates a charge corresponding to the amount of light.
耐熱向上層18は、固体撮像素子10の耐熱性を向上させるための層である。耐熱向上層18は、電子ブロッキング層20を構成する材料とフラーレンまたはフラーレン誘導体を混合した層である。耐熱向上層18は有機材料とフラーレンまたはフラーレン誘導体の比率が一定の層でもよいし、膜厚方向によって比率が異なるグラデーション層であってもよい。耐熱向上層18を画素電極16と電子ブロッキング層20との間に設けることで固体撮像素子10の光電変換効率、暗電流特性、光応答速度を低下させずに、固体撮像素子10の耐熱性を向上させることができる。電子ブロッキング層20と耐熱向上層18の間に別の機能層を設けてもよい。 The heat resistance improving layer 18 is a layer for improving the heat resistance of the solid-state imaging device 10. The heat resistance improving layer 18 is a layer obtained by mixing the material constituting the electron blocking layer 20 and fullerene or a fullerene derivative. The heat resistance improving layer 18 may be a layer in which the ratio of the organic material and fullerene or fullerene derivative is constant, or may be a gradation layer in which the ratio varies depending on the film thickness direction. By providing the heat resistance improving layer 18 between the pixel electrode 16 and the electron blocking layer 20, the heat resistance of the solid state imaging device 10 can be improved without lowering the photoelectric conversion efficiency, dark current characteristics, and light response speed of the solid state imaging device 10. Can be improved. Another functional layer may be provided between the electron blocking layer 20 and the heat resistance improving layer 18.
耐熱向上層18のフラーレンまたはフラーレン誘導体のC60比率が多すぎると、耐熱向上層18の正孔輸送能が低下してしまう。また、混合膜のフラーレンまたはフラーレン誘導体のC60比率が少なすぎると、十分な耐熱性向上の効果が得られなくなってしまう。耐熱向上層18中のフラーレンまたはフラーレン誘導体の比率としては、30%〜70%が好ましい。より好ましくは35%〜65%、さらに好ましくは40%〜60%である。この領域の比率にすることで耐熱性と電荷輸送性を両立することができる。
耐熱向上層18の厚みとしては、画素電極16を十分に覆うために5nm以上であることが好ましく、より好ましくは10nm以上である。耐熱向上層18の厚みが厚すぎると、光電変換層22に適切な電界強度を印加するために必要な供給電圧が高くなってしまう問題が生じる。このため、耐熱向上層18の厚みは30nm以下が好ましく、より好ましくは20nm以下、さらに好ましくは15nm以下である。
When C 60 ratio of the fullerene or fullerene derivative refractory improving layer 18 is too large, the hole transport ability of the heat-improving layer 18 is lowered. Further, if the C 60 ratio of the fullerene or fullerene derivative of the mixed film is too small, a sufficient heat resistance improvement effect cannot be obtained. The ratio of fullerene or fullerene derivative in the heat resistance improving layer 18 is preferably 30% to 70%. More preferably, it is 35% to 65%, and further preferably 40% to 60%. By setting the ratio in this region, both heat resistance and charge transportability can be achieved.
The thickness of the heat resistance improving layer 18 is preferably 5 nm or more in order to sufficiently cover the pixel electrode 16, and more preferably 10 nm or more. When the heat resistance improving layer 18 is too thick, there arises a problem that a supply voltage necessary for applying an appropriate electric field strength to the photoelectric conversion layer 22 is increased. For this reason, the thickness of the heat resistance improving layer 18 is preferably 30 nm or less, more preferably 20 nm or less, and further preferably 15 nm or less.
耐熱向上層18は、フラーレンまたはフラーレン誘導体を含むため、隣接する画素電極16から電子が注入される。したがって、図7に示す固体撮像素子100のように隣接する画素電極16間で、耐熱向上層18がつながっていると、すなわち、耐熱向上層18が連続していると、隣接する画素電極16が短絡してしまい、画素電極16間で電荷のやり取りが生じるという問題が生じる。しかしながら、図1に示す固体撮像素子10のように隣接する画素電極16の間で耐熱向上層18を断絶させることで、隣接画素間の短絡を防止することができる。これにより、隣接する画素電極16間で電荷のやり取りが起り防止され、撮像画像に滲みが発生しない。
なお、図7に示す固体撮像素子100において、図1に示す固体撮像素子10と同一構成物には同一符号を付して、その詳細な説明は省略する。
Since the heat resistance improving layer 18 contains fullerene or a fullerene derivative, electrons are injected from the adjacent pixel electrode 16. Therefore, when the heat resistance improving layer 18 is connected between adjacent pixel electrodes 16 as in the solid-state imaging device 100 illustrated in FIG. 7, that is, when the heat resistance improving layer 18 is continuous, the adjacent pixel electrodes 16 are There is a problem that short circuit occurs and charge exchange occurs between the pixel electrodes 16. However, the short circuit between adjacent pixels can be prevented by disconnecting the heat resistance improving layer 18 between adjacent pixel electrodes 16 as in the solid-state imaging device 10 shown in FIG. As a result, charge exchange between adjacent pixel electrodes 16 is prevented, and bleeding does not occur in the captured image.
In the solid-state image sensor 100 shown in FIG. 7, the same components as those in the solid-state image sensor 10 shown in FIG.
電子ブロッキング層20は、電極から光電変換層に電子が注入されてしまうのを防ぐための層であり、単層または複数層で構成されている。電子ブロッキング層20は、有機材料単独膜で構成されてもよいし、複数の異なる有機材料の混合膜で構成されていてもよい。 The electron blocking layer 20 is a layer for preventing electrons from being injected from the electrode into the photoelectric conversion layer, and is composed of a single layer or a plurality of layers. The electron blocking layer 20 may be composed of a single organic material film, or may be composed of a mixed film of a plurality of different organic materials.
電子ブロッキング層20は、隣接する画素電極16からの電子注入障壁が高くかつ正孔輸送性が高い材料で構成することが好ましい。電子注入障壁としては、隣接する画素電極16の仕事関数よりも、電子ブロッキング層20の電子親和力が1eV以上小さいことが好ましい、より好ましくは1.3eV以上、特に好ましいのは1.5eV以上である。
電子ブロッキング層20は、画素電極16と光電変換層22の接触を十分に抑制し、また画素電極16表面に存在する欠陥またはゴミの影響を避けるために、厚みは20nm以上であることが好ましい。より好ましくは厚みが40nm以上であり、特に好ましいのは厚みが60nm以上である。
電子ブロッキング層20を厚くしすぎると、光電変換層に適切な電界強度を印加するために必要な供給電圧が高くなってしまう問題、および電子ブロッキング層20中のキャリア輸送過程が、光電変換素子の性能に悪影響を与えてしまう問題が生じる。電子ブロッキング層20の総膜厚は、300nm以下であることが好ましい、より好ましくは200nm以下、さらに好ましくは100nm以下である。
The electron blocking layer 20 is preferably made of a material having a high electron injection barrier from the adjacent pixel electrode 16 and a high hole transport property. As an electron injection barrier, the electron affinity of the electron blocking layer 20 is preferably 1 eV or less, more preferably 1.3 eV or more, and particularly preferably 1.5 eV or more than the work function of the adjacent pixel electrode 16. .
The electron blocking layer 20 preferably has a thickness of 20 nm or more in order to sufficiently suppress the contact between the pixel electrode 16 and the photoelectric conversion layer 22 and avoid the influence of defects or dust existing on the surface of the pixel electrode 16. More preferably, the thickness is 40 nm or more, and particularly preferably, the thickness is 60 nm or more.
When the electron blocking layer 20 is made too thick, the problem that the supply voltage necessary for applying an appropriate electric field strength to the photoelectric conversion layer becomes high and the carrier transport process in the electron blocking layer 20 is caused by the photoelectric conversion element. A problem occurs that adversely affects performance. The total thickness of the electron blocking layer 20 is preferably 300 nm or less, more preferably 200 nm or less, and still more preferably 100 nm or less.
電子ブロッキング層20が複数の層で構成される場合、電子ブロッキング層20の総膜厚は、300nm以下であることが好ましく、より好ましくは200nm以下、更に好ましくは100nm以下である。
電子ブロッキング層の厚みが上述の範囲であれば、光電変換層に適切な電界強度を印加するために必要な、供給電圧が高くなるのを抑えることができる。また、電子ブロッキング層中のキャリア輸送過程が、固体撮像素子の性能に悪影響を与えない。
When the electron blocking layer 20 is composed of a plurality of layers, the total film thickness of the electron blocking layer 20 is preferably 300 nm or less, more preferably 200 nm or less, still more preferably 100 nm or less.
When the thickness of the electron blocking layer is in the above range, it is possible to suppress an increase in supply voltage necessary for applying an appropriate electric field strength to the photoelectric conversion layer. Further, the carrier transport process in the electron blocking layer does not adversely affect the performance of the solid-state imaging device.
光電変換層22は、入射光L、例えば、可視光等の受光した光の光量に応じた電荷を発生する光電変換材料を含んで構成された層である。光電変換材料としては有機化合物を使用することができる。
光電変換層22は、p型有機化合物またはn型有機化合物を含有した層であることが好ましい。光電変換層22は、p型有機化合物と、n型有機化合物を混合したバルクへテロ層であることがより好ましい。さらに好ましくは、p型有機化合物と、フラーレンまたはフラーレン誘導体を混合したバルクへテロ層である。光電変換層22として、バルクへテロ層を用いることにより有機層の励起子拡散長が短いという欠点を補い、光電変換効率を向上させることができる。最適な混合比率でバルクへテロ層を作製することにより、光電変換層22の電子移動度、正孔移動度を高くすることができ、固体撮像素子10の光応答速度を十分高速にすることができる。バルクへテロ層のフラーレン、もしくはフラーレン誘導体の比率としては、フラーレンを30%〜80%含むことが好ましく、50%〜80%含むことがより好ましく、フラーレンを65%〜75%含むことが特に好ましい。
The photoelectric conversion layer 22 is a layer that includes a photoelectric conversion material that generates an electric charge according to the amount of incident light L, for example, received light such as visible light. An organic compound can be used as the photoelectric conversion material.
The photoelectric conversion layer 22 is preferably a layer containing a p-type organic compound or an n-type organic compound. The photoelectric conversion layer 22 is more preferably a bulk hetero layer in which a p-type organic compound and an n-type organic compound are mixed. More preferably, it is a bulk hetero layer in which a p-type organic compound and fullerene or a fullerene derivative are mixed. By using a bulk hetero layer as the photoelectric conversion layer 22, it is possible to compensate for the shortcoming of the exciton diffusion length of the organic layer and to improve the photoelectric conversion efficiency. By producing a bulk hetero layer with an optimal mixing ratio, the electron mobility and hole mobility of the photoelectric conversion layer 22 can be increased, and the light response speed of the solid-state imaging device 10 can be sufficiently increased. it can. The ratio of fullerene or fullerene derivative in the bulk hetero layer is preferably 30% to 80%, more preferably 50% to 80%, and particularly preferably 65% to 75% of fullerene. .
これらの有機化合物を含む層は、例えば、乾式成膜法または湿式成膜法により成膜される。乾式成膜法の具体的な例としては、真空蒸着法、スパッタ法、イオンプレーティング法、MBE法等の物理気相成長法またはプラズマ重合等のCVD法が挙げられる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法またはLB法等が挙げられる。
p型有機化合物、またはn型有機化合物のうちの少なくとも一つとして高分子化合物を用いる場合は、作成の容易な湿式成膜法により成膜することが好ましい。蒸着等の乾式成膜法を用いた場合、高分子を用いることは分解の虞があるため難しく、代わりとしてそのオリゴマーを好ましく用いることができる。一方、本発明において、低分子を用いる場合は、乾式成膜法が好ましく用いられ、特に真空蒸着法が好ましく用いられる。均一な蒸着を可能とするために基板を回転させて蒸着することは好ましい。蒸着時のすべての工程は真空中で行われることが好ましく、基本的には化合物が直接、外気の酸素、水分と接触しないようにする。水晶振動子、干渉計等の膜厚モニタ−を用いて蒸着速度をPIもしくはPID制御することが好ましく用いられる。2種以上の化合物を同時に蒸着する場合には共蒸着法、フラッシュ蒸着法等を好ましく用いることができる。
なお、電子ブロッキング層20および光電変換層22については後に詳細に説明する。
The layer containing these organic compounds is formed by, for example, a dry film forming method or a wet film forming method. Specific examples of the dry film forming method include a vacuum vapor deposition method, a sputtering method, an ion plating method, a physical vapor deposition method such as an MBE method, or a CVD method such as plasma polymerization. Examples of the wet film forming method include a casting method, a spin coating method, a dipping method, and an LB method.
In the case where a polymer compound is used as at least one of the p-type organic compound and the n-type organic compound, the film is preferably formed by a wet film forming method that is easy to prepare. When a dry film formation method such as vapor deposition is used, it is difficult to use a polymer because of the possibility of decomposition, and an oligomer thereof can be preferably used instead. On the other hand, in the present invention, when a low molecule is used, a dry film forming method is preferably used, and a vacuum deposition method is particularly preferably used. In order to enable uniform deposition, it is preferable to perform deposition by rotating the substrate. It is preferable that all steps during the vapor deposition are performed in a vacuum, and basically the compound is not directly in contact with oxygen and moisture in the outside air. It is preferable to perform PI or PID control of the deposition rate using a film thickness monitor such as a quartz crystal resonator or an interferometer. When two or more kinds of compounds are vapor-deposited simultaneously, a co-evaporation method, a flash vapor deposition method, or the like can be preferably used.
The electron blocking layer 20 and the photoelectric conversion layer 22 will be described in detail later.
対向電極24は、画素電極16と対向する電極であり、光電変換層22を覆うようにして設けられている。対向電極24は、複数の画素電極16に対して個別に分離されることなく共通して設けられている。
対向電極24は、光電変換層22に光を入射させるため、入射光Lに対して透明な導電性材料で構成されている。対向電極24は、光電変換層22よりも外側に配置された第2の接続部46と電気的に接続されており、第2の接続部46を介して対向電極電圧供給部42に接続されている。
The counter electrode 24 is an electrode facing the pixel electrode 16 and is provided so as to cover the photoelectric conversion layer 22. The counter electrode 24 is provided in common to the plurality of pixel electrodes 16 without being individually separated.
The counter electrode 24 is made of a conductive material that is transparent to the incident light L in order to make light incident on the photoelectric conversion layer 22. The counter electrode 24 is electrically connected to the second connection portion 46 disposed outside the photoelectric conversion layer 22, and is connected to the counter electrode voltage supply portion 42 via the second connection portion 46. Yes.
対向電極24は、光電変換層22に入射する光の絶対量を増加させ、外部量子効率を高くするために、透明電極であることが好ましい。
対向電極24の材料として好ましいのは、ITO、IZO、SnO2、ATO(アンチモンドープ酸化スズ)、ZnO、AZO(Alドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、TiO2、FTO(フッ素ドープ酸化スズ)のいずれかの材料である。
対向電極24の光透過率は、可視光波長において、60%以上が好ましく、より好ましくは80%以上で、より好ましくは90%以上、より好ましくは95%以上である。
また、対向電極24は、厚みが5〜30nmであることが好ましい。対向電極24を5nm以上の膜厚にすることにより、下層を十分に被覆することができ、均一な性能が得られる。一方、対向電極24の膜厚が30nmを超えると、対向電極24と画素電極16が局所的に短絡してしまい、暗電流が上昇してしまうことがある。対向電極24を30nm以下の膜厚にすることで、局所的な短絡が発生するのを抑制することができる。
The counter electrode 24 is preferably a transparent electrode in order to increase the absolute amount of light incident on the photoelectric conversion layer 22 and increase the external quantum efficiency.
Preferred materials for the counter electrode 24 are ITO, IZO, SnO 2 , ATO (antimony-doped tin oxide), ZnO, AZO (Al-doped zinc oxide), GZO (gallium-doped zinc oxide), TiO 2 , FTO (fluorine-doped). Tin oxide).
The light transmittance of the counter electrode 24 is preferably 60% or more, more preferably 80% or more, more preferably 90% or more, and more preferably 95% or more in the visible light wavelength.
The counter electrode 24 preferably has a thickness of 5 to 30 nm. By making the counter electrode 24 have a thickness of 5 nm or more, the lower layer can be sufficiently covered, and uniform performance can be obtained. On the other hand, if the thickness of the counter electrode 24 exceeds 30 nm, the counter electrode 24 and the pixel electrode 16 may be locally short-circuited, resulting in an increase in dark current. By making the counter electrode 24 have a film thickness of 30 nm or less, the occurrence of a local short circuit can be suppressed.
対向電極24の作製には材料によって種々の方法が用いられるが、例えば、ITOの場合、電子ビーム法、スパッタリング法、抵抗加熱蒸着法、ゾルーゲル法等の化学反応法、酸化インジウムスズの分散物の塗布等の方法が用いられる。
本発明においては対向電極24をプラズマフリーで作製することが好ましい。プラズマフリーで対向電極24を作製することで、プラズマが固体撮像素子10に与える影響を少なくすることができ、光電変換特性を良好にすることができる。ここで、プラズマフリーとは、対向電極24の成膜中にプラズマが発生しないか、またはプラズマ発生源から基体までの距離が2cm以上、好ましくは10cm以上、更に好ましくは20cm以上であり、処理対象に到達するプラズマが減ずるような状態を意味する。
Various methods are used for the production of the counter electrode 24 depending on the material. For example, in the case of ITO, a chemical reaction method such as an electron beam method, a sputtering method, a resistance heating vapor deposition method, a sol-gel method, a dispersion of indium tin oxide is used. A method such as coating is used.
In the present invention, it is preferable to produce the counter electrode 24 without plasma. By producing the counter electrode 24 free of plasma, the influence of plasma on the solid-state imaging device 10 can be reduced, and the photoelectric conversion characteristics can be improved. Here, plasma free means that no plasma is generated during the formation of the counter electrode 24, or the distance from the plasma generation source to the substrate is 2 cm or more, preferably 10 cm or more, more preferably 20 cm or more. It means a state in which the plasma that reaches is reduced.
画素電極16は、画素電極16とそれに対向する対向電極24との間にある光電変換層22で発生した電荷を捕集するための電荷捕集用の電極である。画素電極16は、第1の接続部44を介して読出し回路40に接続されている。この読出し回路40は、複数の画素電極16の各々に対応して基板12に設けられており、対応する画素電極16で捕集された電荷に応じた信号を読み出すものである。 The pixel electrode 16 is an electrode for collecting charges for collecting charges generated in the photoelectric conversion layer 22 between the pixel electrode 16 and the counter electrode 24 facing the pixel electrode 16. The pixel electrode 16 is connected to the readout circuit 40 via the first connection portion 44. The readout circuit 40 is provided on the substrate 12 corresponding to each of the plurality of pixel electrodes 16, and reads out a signal corresponding to the charge collected by the corresponding pixel electrode 16.
画素電極16の材料としては、導電性があれば良く、例えば、金属、導電性のある金属酸化物、金属窒化物および金属硼化物、ならびに有機導電性化合物、これらの混合物等が挙げられる。具体例としては、金属、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が挙げられる。具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)、酸化インジウムタングステン(IWO)、酸化チタン等の導電性金属酸化物、窒化チタン(TiN)等の金属窒化物、金(Au)、白金(Pt)、銀(Ag)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)等の金属、更にこれらの金属と導電性金属酸化物との混合物または積層物、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、これらとITOとの積層物、等が挙げられる。画素電極の材料として特に好ましいのは、窒化チタン、窒化モリブデン、窒化タンタル、窒化タングステンのいずれかの材料である。 The material of the pixel electrode 16 may be any material as long as it is conductive, and examples thereof include metals, conductive metal oxides, metal nitrides and borides, organic conductive compounds, and mixtures thereof. Specific examples include metals, metal oxides, metal nitrides, metal borides, organic conductive compounds, and mixtures thereof. Specific examples include tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), indium tungsten oxide (IWO), conductive metal oxides such as titanium oxide, and titanium nitride (TiN). Metal nitrides such as gold (Au), platinum (Pt), silver (Ag), chromium (Cr), nickel (Ni), aluminum (Al), etc., and these metals and conductive metal oxides A mixture or laminate of the above, an organic conductive compound such as polyaniline, polythiophene, and polypyrrole, a laminate of these with ITO, and the like. Particularly preferred as the material for the pixel electrode is any one of titanium nitride, molybdenum nitride, tantalum nitride, and tungsten nitride.
読出し回路40は、例えば、CCD、CMOS回路、またはTFT回路等で構成されており、絶縁層14内に設けられた遮光層(図示せず)によって遮光されている。なお、読出し回路40は、一般的なイメージセンサ用途ではCCDまたはCMOS回路を採用することが好ましく、ノイズおよび高速性の観点からはCMOS回路を採用することが好ましい。
なお、図示しないが、例えば、基板12にp領域によって囲まれた高濃度のn領域が形成されており、このn領域に第1の接続部44が接続されている。p領域に読出し回路40が設けられている。n領域は光電変換層22の電荷を蓄積する電荷蓄積部として機能するものである。n領域に蓄積された信号電荷は読出し回路40によって、その電荷量に応じた信号に変換されて、例えば、配線層48を介して固体撮像素子10外部に出力される。
The readout circuit 40 is constituted by, for example, a CCD, a CMOS circuit, or a TFT circuit, and is shielded from light by a light shielding layer (not shown) provided in the insulating layer 14. The readout circuit 40 preferably employs a CCD or CMOS circuit for general image sensor applications, and preferably employs a CMOS circuit from the viewpoint of noise and high speed.
Although not shown, for example, a high-concentration n region surrounded by a p region is formed on the substrate 12, and the first connection portion 44 is connected to the n region. A read circuit 40 is provided in the p region. The n region functions as a charge storage unit that stores the charge of the photoelectric conversion layer 22. The signal charge accumulated in the n region is converted into a signal corresponding to the amount of charge by the readout circuit 40 and output to the outside of the solid-state imaging device 10 via the wiring layer 48, for example.
対向電極電圧供給部42は、第2の接続部46を介して対向電極24に所定の電圧を印加するものである。対向電極24に印加すべき電圧が固体撮像素子10の電源電圧よりも高い場合は、チャージポンプ等の昇圧回路によって電源電圧を昇圧して上述の所定の電圧を供給するものである。 The counter electrode voltage supply unit 42 applies a predetermined voltage to the counter electrode 24 via the second connection unit 46. When the voltage to be applied to the counter electrode 24 is higher than the power supply voltage of the solid-state imaging device 10, the power supply voltage is boosted by a booster circuit such as a charge pump to supply the predetermined voltage.
封止層26は、光電変換層22を水分子、酸素等の劣化因子から保護するためのものであり、封止層26は対向電極24を覆っている。
封止層26により、固体撮像素子10の各製造工程において、有機溶媒等の溶液、プラズマ等に含まれる有機光電変換材料を劣化させる因子の浸入を阻止して光電変換層22を保護する。また、固体撮像素子10の製造後に、水分子、酸素等の有機光電変換材料を劣化させる因子の浸入を阻止して、長期間の保存、および長期の使用にわたって、光電変換層22の劣化を防止する。更には、封止層26を形成する際、既に形成された光電変換層22を劣化させない。また、入射光Lは、封止層26を通じて光電変換層22に到達する。このため、封止層26は、光電変換層22で検知する波長の光、例えば、可視光に対して透明である。
The sealing layer 26 is for protecting the photoelectric conversion layer 22 from deterioration factors such as water molecules and oxygen, and the sealing layer 26 covers the counter electrode 24.
The sealing layer 26 protects the photoelectric conversion layer 22 by preventing entry of factors that degrade the organic photoelectric conversion material contained in a solution such as an organic solvent, plasma, or the like in each manufacturing process of the solid-state imaging device 10. Further, after the solid-state imaging device 10 is manufactured, intrusion of factors that degrade organic photoelectric conversion materials such as water molecules and oxygen is prevented, and deterioration of the photoelectric conversion layer 22 is prevented during long-term storage and long-term use. To do. Furthermore, when forming the sealing layer 26, the already formed photoelectric conversion layer 22 is not deteriorated. Further, the incident light L reaches the photoelectric conversion layer 22 through the sealing layer 26. For this reason, the sealing layer 26 is transparent to light having a wavelength detected by the photoelectric conversion layer 22, for example, visible light.
封止層26は、少なくとも1層で構成されるものであり、図1に示す例では、封止層26は単層である。この封止層26は、例えば、酸化窒化珪素膜(SiON膜)で構成される。封止層26は、例えば、気相成膜法により形成されることが好ましい。気相成膜法としては、例えば、プラズマCVD法、スパッタ法、反応性スパッタ法、イオンプレーティング法を用いることができる。封止層26は、例えば、総膜厚が30〜500nmである。
封止層26の総膜厚が30nmを下回るとバリア性が低下したり、カラーフィルタの現像液に対する耐性が低下する虞がある。一方、封止層26の厚みが500nmを超えると、画素サイズが1μmを切る場合に、混色を抑制することが難しくなる。
The sealing layer 26 includes at least one layer. In the example illustrated in FIG. 1, the sealing layer 26 is a single layer. The sealing layer 26 is composed of, for example, a silicon oxynitride film (SiON film). The sealing layer 26 is preferably formed by, for example, a vapor deposition method. As the vapor deposition method, for example, a plasma CVD method, a sputtering method, a reactive sputtering method, or an ion plating method can be used. The sealing layer 26 has a total film thickness of 30 to 500 nm, for example.
When the total film thickness of the sealing layer 26 is less than 30 nm, the barrier property may be lowered, or the resistance of the color filter to the developer may be lowered. On the other hand, when the thickness of the sealing layer 26 exceeds 500 nm, it is difficult to suppress color mixing when the pixel size is less than 1 μm.
封止層26は単層構造に限定されるものではなく、例えば、2層構造としてもよい。この場合、上述の封止層26と同様の構成でもよく、これに以外に、例えば、酸化アルミニウム(AlOx)、酸化珪素(SiOx)および窒化珪素(SiNx)のうち、いずれかの組合せの構成とすることができる。 The sealing layer 26 is not limited to a single layer structure, and may have a two-layer structure, for example. In this case, the configuration similar to that of the sealing layer 26 described above may be used. In addition, for example, any combination of aluminum oxide (AlOx), silicon oxide (SiOx), and silicon nitride (SiNx) may be used. can do.
なお、例えば、画素寸法が2μm未満、特に1μm程度の固体撮像素子10において、カラーフィルタ28と光電変換層22との距離、すなわち、封止層26の膜厚が厚いと、封止層26内での入射光Lの斜入射成分の影響が大きくなり混色が発生する虞がある。このために、封止層26は、いずれも薄い方が好ましい。 For example, in the solid-state imaging device 10 having a pixel size of less than 2 μm, particularly about 1 μm, if the distance between the color filter 28 and the photoelectric conversion layer 22, that is, the sealing layer 26 is thick, In this case, the influence of the oblique incident component of the incident light L becomes large and color mixing may occur. For this reason, the sealing layer 26 is preferably thin.
カラーフィルタ28は、封止層26上の各画素電極16と対向する位置に形成されている。隔壁27は、封止層26上のカラーフィルタ28同士の間に設けられており、カラーフィルタ28の光透過効率を向上させるためのものである。遮光層29は、封止層26上のカラーフィルタ28および隔壁27を設けた領域(有効画素領域)以外に形成されており、有効画素領域以外に形成された光電変換層22に光が入射することを防止するものである。カラーフィルタ28、隔壁27および遮光層29は、例えば、フォトリソグラフィ法により形成される。 The color filter 28 is formed at a position facing each pixel electrode 16 on the sealing layer 26. The partition wall 27 is provided between the color filters 28 on the sealing layer 26 and is for improving the light transmission efficiency of the color filter 28. The light shielding layer 29 is formed in a region other than the region (effective pixel region) where the color filter 28 and the partition wall 27 are provided on the sealing layer 26, and light is incident on the photoelectric conversion layer 22 formed outside the effective pixel region. This is to prevent this. The color filter 28, the partition wall 27, and the light shielding layer 29 are formed by, for example, a photolithography method.
オーバーコート層30は、カラーフィルタ28を後工程等から保護するためのものであり、カラーフィルタ28、隔壁27および遮光層29を覆っている。
図2(a)、(b)に示すように、固体撮像素子10においては、画素電極16、耐熱向上層18、電子ブロッキング層20、光電変換層22、対向電極24およびカラーフィルタ28が上方に設けられた画素電極16、1つが単位画素Uになる。単位画素Uと第1の接続部44と読出し回路40とを組み合わせたもので光電変換素子50が構成される。
The overcoat layer 30 is for protecting the color filter 28 from subsequent processes and covers the color filter 28, the partition wall 27, and the light shielding layer 29.
2A and 2B, in the solid-state imaging device 10, the pixel electrode 16, the heat resistance improving layer 18, the electron blocking layer 20, the photoelectric conversion layer 22, the counter electrode 24, and the color filter 28 are arranged upward. One pixel electrode 16 provided is a unit pixel U. A photoelectric conversion element 50 is configured by combining the unit pixel U, the first connection unit 44, and the readout circuit 40.
オーバーコート層30は、アクリル系樹脂、ポリシロキサン系樹脂、ポリスチレン系樹脂もしくは弗素樹脂等のような高分子材料、または酸化珪素もしくは窒化珪素のような無機材料を適宜使用できる。ポリスチレン系等の感光性樹脂を使用すると、フォトリソグラフィ法によってオーバーコート層30をパターニングできるので、ボンディング用パッド上の周辺遮光層、封止層、絶縁層等を開口する際のフォトレジストとして使用すること、オーバーコート層30自体をマイクロレンズとして加工することが容易になり好ましい。一方、オーバーコート層30を反射防止層として使用することも可能であり、カラーフィルタ28の隔壁として使用した各種低屈折率材料を成膜することも好ましい。また、後工程に対する保護層としての機能、反射防止層としての機能を追求するために、オーバーコート層30を、上述の材料を組合せた2層以上の構成にすることも可能である。 For the overcoat layer 30, a polymer material such as an acrylic resin, a polysiloxane resin, a polystyrene resin, or a fluorine resin, or an inorganic material such as silicon oxide or silicon nitride can be used as appropriate. When a photosensitive resin such as polystyrene is used, the overcoat layer 30 can be patterned by a photolithography method, so that it is used as a photoresist when opening the peripheral light shielding layer, sealing layer, insulating layer, etc. on the bonding pad. In addition, it is preferable because the overcoat layer 30 itself can be easily processed as a microlens. On the other hand, it is possible to use the overcoat layer 30 as an antireflection layer, and it is also preferable to form various low refractive index materials used as the partition walls of the color filter 28. In addition, in order to pursue a function as a protective layer and a function as an antireflection layer with respect to a subsequent process, the overcoat layer 30 can be configured to have two or more layers combining the above-described materials.
固体撮像素子10では、図2(a)に示すように、溝部15の深さをT1とし、耐熱向上層18の厚みをT2とするとき、T2<T1であることが好ましい。これにより後述するように、耐熱向上層18を形成した際に、残存部19が溝部15内に全て収まり、画素電極16の隙間17に残存部19が存在することがない。すなわち、導電性を有する耐熱向上層18がない。このため、隣接する画素電極16同士の導通が防止され、暗電流、応答速度および変換効率を劣化させることなく、耐熱向上層18の効果が発揮される。
好ましくは厚みT2と深さT1の差が5nm以上であり、より好ましくは10nm以上である。厚みT2と深さT1の差、すなわち、段差が大きい程、耐熱向上層18を厚くすることができ、耐熱向上層18が画素電極16上を十分に被覆することができる。
In the solid-state imaging device 10, as shown in FIG. 2A, it is preferable that T 2 <T 1 when the depth of the groove 15 is T 1 and the thickness of the heat resistance improving layer 18 is T 2 . As a result, as will be described later, when the heat resistance improving layer 18 is formed, the remaining portion 19 is entirely contained in the groove portion 15, and the remaining portion 19 does not exist in the gap 17 of the pixel electrode 16. That is, there is no heat resistance improving layer 18 having conductivity. Therefore, conduction between adjacent pixel electrodes 16 is prevented, and the effect of the heat resistance improving layer 18 is exhibited without degrading dark current, response speed, and conversion efficiency.
Preferably the difference between the thickness T 2 and a depth T 1 is not less 5nm or more, and more preferably 10nm or more. The larger the difference between the thickness T 2 and the depth T 1 , that is, the greater the step, the thicker the heat resistance improving layer 18 can be, and the heat resistance improving layer 18 can sufficiently cover the pixel electrode 16.
固体撮像素子10では、溝部15の角度θ1は50°以上であることが好ましい。角度θ1が50°未満であると溝部15の深さを深くしないと、隣接する画素電極16間で耐熱向上層18を断絶させることができない可能性がある。なお、溝部15の角度θ1は50°以上60°以下がより好ましく、さらに好ましくは50°以上55°以下である。
また、固体撮像素子10では、電子ブロッキング層20は溝部15に対応する領域に凹部21での角度θ2は30°以下であることが好ましく、より好ましくは20°以下、更に好ましくは15°以下である。凹部21での角度θ2が30°を超えると、画素電極16間上にある電子ブロッキング層20、光電変換層22に粗密な領域が形成される。光電変換層22上に形成した対向電極24が粗密部に侵入し、電界を印加した際に、侵入した対向電極24の一部に電界が集中し、暗電流が増加することが生じる虞がある。
In the solid-state imaging device 10, groove 15 angle theta 1 of is preferably 50 ° or more. If the angle theta 1 is not deep groove 15 depth is less than 50 °, there may not be able to break the heat improving layer 18 between adjacent pixel electrodes 16. The angle theta 1 of the groove 15 and more preferably 50 ° to 60 °, further preferably 55 ° or less than 50 °.
In the solid-state imaging device 10, the electron blocking layer 20 is preferably in the region corresponding to the groove 15, and the angle θ 2 at the recess 21 is preferably 30 ° or less, more preferably 20 ° or less, and still more preferably 15 ° or less. It is. When the angle θ 2 at the recess 21 exceeds 30 °, a dense region is formed in the electron blocking layer 20 and the photoelectric conversion layer 22 between the pixel electrodes 16. When the counter electrode 24 formed on the photoelectric conversion layer 22 penetrates into the dense part and an electric field is applied, the electric field is concentrated on a part of the invading counter electrode 24 and dark current may increase. .
以下、溝部15の角度θ1と電子ブロッキング層20の角度θ2について説明する。
図3(a)は、本発明の第1の実施形態の固体撮像素子の溝部の角度を説明するための模式図であり、(b)は、本発明の第1の実施形態の固体撮像素子の電子ブロッキング層の角度を説明するための模式図である。
なお、 図3(a)、(b)において、図1、図2(a)に示す固体撮像素子10と同一構成物には同一符号を付して、その詳細な説明は省略する。
The following describes the angle theta 2 of the angle theta 1 and the electron-blocking layer 20 of the groove 15.
FIG. 3A is a schematic diagram for explaining the angle of the groove portion of the solid-state imaging device according to the first embodiment of the present invention, and FIG. 3B is a solid-state imaging device according to the first embodiment of the present invention. It is a schematic diagram for demonstrating the angle of this electron blocking layer.
3A and 3B, the same components as those in the solid-state imaging device 10 shown in FIGS. 1 and 2A are denoted by the same reference numerals, and detailed description thereof is omitted.
図3(a)に示すように、溝部15の上面15aにおいて基板12(図1参照)の表面12a(図1参照)と平行な面をm1とし、溝部15の底面15bにおいて基板12の表面12aと平行な線をm2とする。このとき、溝部15の上面15aでの起点をP1とし、溝部15の底面15bでの起点をP2とする。そして、起点P1と起点P2を通る直線をm3とするとき、基板12の表面12aと平行な線m2と直線m3とのなす角度をθ1とする。この角度θ1が溝部15の角度である。
なお、起点P1とは、溝部15の断面において溝部15の側面15cと絶縁層14の表面14aとの境界である。起点P2とは、溝部15の断面において溝部15の側面15cと溝部15の底面15bとの境界である。
As shown in FIG. 3 (a), a surface 12a (see FIG. 1) parallel to the plane of the substrate 12 (see FIG. 1) and m 1 in the upper surface 15a of the groove 15, the groove 15 the surface of the substrate 12 at the bottom 15b of the and 12a and a line parallel to the m 2. At this time, the starting point of the upper surface 15a of the groove 15 and P 1, the starting point of the bottom surface 15b of the groove 15 and P 2. Then, when a straight line passing through the origin P 1 and the starting point P 2 and m 3, the angle between the surface 12a and a line parallel m 2 and the line m 3 of substrate 12 and theta 1. This angle θ 1 is the angle of the groove 15.
The starting point P 1 is a boundary between the side surface 15 c of the groove 15 and the surface 14 a of the insulating layer 14 in the cross section of the groove 15. The starting point P 2, which is a boundary between the bottom surface 15b of the side surface 15c and the groove 15 of the groove 15 in the cross section of the groove 15.
また、図3(b)に示すように、電子ブロッキング層20において、画素電極16の溝部15側の端部を通り、基板12(図1参照)の表面12a(図1参照)に垂直な線をnとし、溝部15の中心を通り、基板12の表面12aに垂直な線をcとする。この場合、電子ブロッキング層20の凹部21において、線nと交わる点をP3とし、線cと交わる点をP4とする。点P3と点P4を通る直線をm4とする。上述の平行な線m2と直線m4とのなす角度をθ2とする。この角度θ2が電子ブロッキング層20の角度である。 Further, as shown in FIG. 3B, in the electron blocking layer 20, a line that passes through the end of the pixel electrode 16 on the groove 15 side and is perpendicular to the surface 12a (see FIG. 1) of the substrate 12 (see FIG. 1). N, and a line passing through the center of the groove 15 and perpendicular to the surface 12a of the substrate 12 is c. In this case, the recess 21 of the electron blocking layer 20, a point of intersection between the line n and P 3, the point of intersection with line c and P 4. A straight line passing through the point P 3 and the point P 4 and m 4. An angle formed by the parallel line m 2 and the straight line m 4 is θ 2 . This angle θ 2 is the angle of the electron blocking layer 20.
次に、固体撮像素子10の製造方法について説明する。
図4(a)〜(d)は、本発明の第1の実施形態の固体撮像素子の製造方法を工程順に示す模式的断面図である。
図4(a)に示すように、読出し回路40と対向電極電圧供給部42(図4(a)では図示せず)とが形成された基板12の表面12aに、第1の接続部44と第2の接続部46(図4(a)では図示せず)と、配線層48(図4(a)では図示せず)が設けられた絶縁層14が形成されたものを用意する。
Next, a method for manufacturing the solid-state imaging device 10 will be described.
4A to 4D are schematic cross-sectional views illustrating the method of manufacturing the solid-state imaging device according to the first embodiment of the present invention in the order of steps.
As shown in FIG. 4A, the first connecting portion 44 and the surface 12a of the substrate 12 on which the readout circuit 40 and the counter electrode voltage supply portion 42 (not shown in FIG. 4A) are formed. A structure in which an insulating layer 14 provided with a second connection portion 46 (not shown in FIG. 4A) and a wiring layer 48 (not shown in FIG. 4A) is prepared.
絶縁層14の表面14aに、例えば、スパッタ法でTiNの導電層60を形成する。
次に、図4(b)に示すように、導電層60と絶縁層14の一部をエッチングにより除去し、溝部15を形成する。これにより、導電層60から画素電極16が形成される。
なお、導電層60と絶縁層14とは、1度のエッチングで除去することに限定されるものではなく、導電層60をエッチングで除去した後、絶縁層14をエッチングで除去してもよい。
次に、図4(c)に示すように、例えば、マスク(図示せず)を用いた真空共蒸着法により、フラーレンまたはフラーレン誘導体と電子ブロッキング層20を構成する材料が混合されたものからなる耐熱向上層18を画素電極16上に形成する。
A TiN conductive layer 60 is formed on the surface 14a of the insulating layer 14 by sputtering, for example.
Next, as shown in FIG. 4B, the conductive layer 60 and a part of the insulating layer 14 are removed by etching to form the groove 15. Thereby, the pixel electrode 16 is formed from the conductive layer 60.
Note that the conductive layer 60 and the insulating layer 14 are not limited to be removed by one etching, and the insulating layer 14 may be removed by etching after the conductive layer 60 is removed by etching.
Next, as shown in FIG. 4C, the fullerene or the fullerene derivative and the material constituting the electron blocking layer 20 are mixed by a vacuum co-evaporation method using a mask (not shown), for example. A heat resistance improving layer 18 is formed on the pixel electrode 16.
次に、図4(d)に示すように、耐熱向上層18上に、画素電極16の隙間17を埋めるようにして、例えば、真空蒸着法により、電子ブロッキング層20を形成する。この場合、電子ブロッキング層20は、溝部15に対応する領域に凹部21が形成される。 Next, as shown in FIG. 4D, an electron blocking layer 20 is formed on the heat resistance improving layer 18 by, for example, vacuum deposition so as to fill the gaps 17 of the pixel electrodes 16. In this case, the electron blocking layer 20 has a recess 21 formed in a region corresponding to the groove 15.
以降、図示はしないが、電子ブロッキング層20上に、例えば、真空共蒸着法により光電変換層22を形成し、順次、対向電極24を、例えば、高周波マグネトロンスパッタ法によりITOで形成する。
対向電極24を覆うようにして、封止層26として、例えば、酸化アルミニウム膜と窒化珪素膜の積層膜を形成する。なお、酸化アルミニウム膜は、例えば、原子層堆積法により形成し、窒化珪素膜は、例えば、マグネトロンスパッタ法により形成する。
Thereafter, although not shown, the photoelectric conversion layer 22 is formed on the electron blocking layer 20 by, for example, a vacuum co-evaporation method, and the counter electrode 24 is sequentially formed of ITO by, for example, a high-frequency magnetron sputtering method.
For example, a laminated film of an aluminum oxide film and a silicon nitride film is formed as the sealing layer 26 so as to cover the counter electrode 24. The aluminum oxide film is formed by, for example, atomic layer deposition, and the silicon nitride film is formed by, for example, magnetron sputtering.
次に、封止層26の表面26aに、隔壁27、カラーフィルタ28および遮光層29を、例えば、フォトリソグラフィ法を用いて形成する。隔壁27、カラーフィルタ28および遮光層29には、有機固体撮像素子に用いられる公知のものが用いられる。隔壁27、カラーフィルタ28および遮光層29の形成工程は、所定の真空下でも、非真空下であってもよい。
次に、隔壁27、カラーフィルタ28および遮光層29を覆うようにして、オーバーコート層30を、例えば、塗布法を用いて形成する。これにより、図1に示す固体撮像素子10を形成することができる。オーバーコート層30には、有機固体撮像素子に用いられる公知のものが用いられる。オーバーコート層30の形成工程は、所定の真空下でも、非真空下であってもよい。
Next, the partition wall 27, the color filter 28, and the light shielding layer 29 are formed on the surface 26a of the sealing layer 26 by using, for example, a photolithography method. As the partition wall 27, the color filter 28, and the light shielding layer 29, known materials used for organic solid-state imaging devices are used. The step of forming the partition wall 27, the color filter 28, and the light shielding layer 29 may be performed in a predetermined vacuum or non-vacuum.
Next, the overcoat layer 30 is formed using, for example, a coating method so as to cover the partition wall 27, the color filter 28, and the light shielding layer 29. Thereby, the solid-state image sensor 10 shown in FIG. 1 can be formed. As the overcoat layer 30, a known layer used for an organic solid-state imaging device is used. The overcoat layer 30 may be formed in a predetermined vacuum or non-vacuum.
次に、本発明の第2の実施形態について説明する。
図5は、本発明の第2の実施形態の固体撮像素子の要部を示す模式的断面図である。
なお、本実施形態において、図1、図2(a)に示す固体撮像素子10と同一構成物には、同一符号を付して、その詳細な説明は省略する。
図5に示す固体撮像素子10aでは、図示を簡略化しており、光電変換層22よりも上の構成、対向電極電圧供給部42(図1参照)、第2の接続部46(図1参照)、および配線層48(図1参照)の図示を省略している。
Next, a second embodiment of the present invention will be described.
FIG. 5 is a schematic cross-sectional view showing the main part of the solid-state imaging device according to the second embodiment of the present invention.
In the present embodiment, the same components as those of the solid-state imaging device 10 shown in FIGS. 1 and 2A are denoted by the same reference numerals, and detailed description thereof is omitted.
In the solid-state imaging device 10a shown in FIG. 5, the illustration is simplified, the configuration above the photoelectric conversion layer 22, the counter electrode voltage supply unit 42 (see FIG. 1), and the second connection unit 46 (see FIG. 1). The wiring layer 48 (see FIG. 1) is not shown.
図5に示す固体撮像素子10aは、要部しか示していないが、図1、図2(a)に示す固体撮像素子10に比して、絶縁層14において、隣接する画素電極16の隙間17に相当する領域に溝部15が形成されておらず、代りに画素電極16の隙間17に絶縁体70が設けられている点、および絶縁体70上に残存部72がある点が異なり、それ以外の構成は、図1、図2(a)に示す固体撮像素子10の構成物と同様の構成であるため、その詳細な説明は省略する。 The solid-state imaging device 10a shown in FIG. 5 shows only the main part, but the gap 17 between the adjacent pixel electrodes 16 in the insulating layer 14 as compared with the solid-state imaging device 10 shown in FIGS. The groove 15 is not formed in the region corresponding to the above, and instead the insulator 70 is provided in the gap 17 of the pixel electrode 16 and the remaining portion 72 is on the insulator 70. The configuration of is the same as the configuration of the solid-state imaging device 10 shown in FIGS. 1 and 2A, and thus detailed description thereof is omitted.
絶縁体70は、耐熱向上層18の表面18aから突出して設ける。なお、絶縁体70の高さをT3とする。これにより、隣接する画素電極16上の耐熱向上層18が電気的に絶縁されて、隣接する画素電極16間での導通が防止される。
絶縁体70は、絶縁層14と同じ組成とすることができ、例えば、窒化珪素、酸化珪素等で構成することができる。残存部72は、耐熱向上層18と同じ組成であり、耐熱向上層18の形成工程で形成される。
本実施形態の固体撮像素子10aでは、隣接する画素電極16の隙間17に絶縁体70を設け、耐熱向上層18同士の導通を防止することで、暗電流、応答速度および変換効率を劣化させることなく、耐熱向上層18の効果を発揮することができる。本実施形態の固体撮像素子10aは第1の実施形態の固体撮像素子10と同様の効果を得ることができる。
The insulator 70 is provided so as to protrude from the surface 18 a of the heat resistance improving layer 18. It is assumed that T 3 the height of the insulator 70. Thereby, the heat resistance improving layer 18 on the adjacent pixel electrodes 16 is electrically insulated, and conduction between the adjacent pixel electrodes 16 is prevented.
The insulator 70 can have the same composition as the insulating layer 14, and can be composed of, for example, silicon nitride, silicon oxide, or the like. The remaining portion 72 has the same composition as the heat resistance improving layer 18 and is formed in the process of forming the heat resistance improving layer 18.
In the solid-state imaging device 10a of the present embodiment, the dark current, the response speed, and the conversion efficiency are deteriorated by providing the insulator 70 in the gap 17 between the adjacent pixel electrodes 16 to prevent conduction between the heat resistance improving layers 18. The effect of the heat resistance improving layer 18 can be exhibited. The solid-state image sensor 10a of this embodiment can obtain the same effects as the solid-state image sensor 10 of the first embodiment.
次に、本実施形態の固体撮像素子10aの製造方法について説明する。
図6(a)〜(f)は、本発明の第2の実施形態の固体撮像素子の製造方法を工程順に示す模式的断面図である。
なお、本実施形態の固体撮像素子10aの製造方法において、図4(a)〜(d)に示す第1の実施形態の固体撮像素子10の製造方法と同一工程については、その詳細な説明は省略する。図6(a)に示す工程は、図4(a)に示す工程と同じであるため、説明を省略し、図6(b)から説明する。
Next, a method for manufacturing the solid-state imaging device 10a of the present embodiment will be described.
6A to 6F are schematic cross-sectional views illustrating a method for manufacturing a solid-state imaging device according to the second embodiment of the present invention in the order of steps.
In addition, in the manufacturing method of the solid-state image sensor 10a of this embodiment, the detailed description is the same about the process same as the manufacturing method of the solid-state image sensor 10 of 1st Embodiment shown to Fig.4 (a)-(d). Omitted. Since the process shown in FIG. 6A is the same as the process shown in FIG. 4A, description thereof will be omitted, and description will be given from FIG. 6B.
図6(a)に示す導電層60を、例えば、ウエットエッチングまたはドライエッチングにより、画素電極パターンにパターニングして、図6(b)に示すように画素電極16を形成する。
次に、図6(c)に示すように、画素電極16を覆い、かつ画素電極16の間の隙間17を埋めるようにして絶縁膜74を形成する。この絶縁膜74は、例えば、窒化珪素、または酸化珪素で、CVD法またはスパッタ法を用いて形成される。この絶縁膜74の絶縁層14の表面14aからの高さT3は、画素電極16と耐熱向上層18の合計の厚みよりも高い。
The conductive layer 60 shown in FIG. 6A is patterned into a pixel electrode pattern by, for example, wet etching or dry etching to form the pixel electrode 16 as shown in FIG. 6B.
Next, as illustrated in FIG. 6C, an insulating film 74 is formed so as to cover the pixel electrodes 16 and fill the gaps 17 between the pixel electrodes 16. The insulating film 74 is made of, for example, silicon nitride or silicon oxide, using a CVD method or a sputtering method. The height T 3 of the insulating film 74 from the surface 14 a of the insulating layer 14 is higher than the total thickness of the pixel electrode 16 and the heat resistance improving layer 18.
次に、絶縁膜74を、画素電極16の隙間17の部分を残して、例えば、ウエットエッチングまたはドライエッチングで除去する。これにより、図6(d)に示すように、画素電極16の隙間17に高さT3の絶縁体70が形成される。
次に、図6(e)に示すように、画素電極16上にフラーレンまたはフラーレン誘導体と電子ブロッキング層20を構成する材料が混合されたものを用いて、例えば、真空共蒸着法で耐熱向上層18を形成する。この場合、絶縁体70は耐熱向上層18よりも高く、耐熱向上層18の表面18aから突出する。さらには絶縁体70上にも耐熱向上層18が形成されるが、これを残存部72という。
Next, the insulating film 74 is removed by, for example, wet etching or dry etching, leaving the gap 17 portion of the pixel electrode 16. Thus, as shown in FIG. 6 (d), the insulator 70 of the height T 3 in the gap 17 of the pixel electrode 16 is formed.
Next, as shown in FIG. 6E, a heat resistant improvement layer is formed by, for example, vacuum co-evaporation using a mixture of fullerene or a fullerene derivative and a material constituting the electron blocking layer 20 on the pixel electrode 16. 18 is formed. In this case, the insulator 70 is higher than the heat resistance improving layer 18 and protrudes from the surface 18 a of the heat resistance improving layer 18. Furthermore, the heat resistance improving layer 18 is also formed on the insulator 70, and this is referred to as a remaining portion 72.
次に、図6(f)に示すように、耐熱向上層18上に電子ブロッキング層20を、例えば、真空蒸着法により形成する。
以降、上述のように、電子ブロッキング層20上に光電変換層22(図5参照)を形成する。その他の構成も、第1の実施形態と同様にして作製する。これにより、固体撮像素子10aを得ることができる。
Next, as illustrated in FIG. 6F, the electron blocking layer 20 is formed on the heat resistance improving layer 18 by, for example, a vacuum deposition method.
Thereafter, as described above, the photoelectric conversion layer 22 (see FIG. 5) is formed on the electron blocking layer 20. Other configurations are produced in the same manner as in the first embodiment. Thereby, the solid-state image sensor 10a can be obtained.
以下、電子ブロッキング層20および光電変換層22を構成する材料等について詳細に説明する。まず、光電変換層22について説明する。
光電変換層22の材料としては特に限定されるものではないが、p型有機化合物とn型有機化合物を混合したバルクへテロ構造の層で形成することで、固体撮像素子の性能を良好なものにすることができる。
Hereinafter, materials and the like constituting the electron blocking layer 20 and the photoelectric conversion layer 22 will be described in detail. First, the photoelectric conversion layer 22 will be described.
Although it does not specifically limit as a material of the photoelectric converting layer 22, By forming with the layer of the bulk hetero structure which mixed the p-type organic compound and the n-type organic compound, the performance of a solid-state image sensor is favorable. Can be.
p型有機化合物は、ドナー性有機化合物であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物である。更に詳しくは2つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物である。したがって、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上述したように、n型(アクセプター性)化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機化合物として用いてよい。 The p-type organic compound is a donor-type organic compound, and is mainly an organic compound represented by a hole-transporting organic compound and has a property of easily donating electrons. More specifically, an organic compound having a smaller ionization potential when two organic materials are used in contact with each other. Therefore, any organic compound can be used as the donor organic compound as long as it is an electron-donating organic compound. For example, triarylamine compound, benzidine compound, pyrazoline compound, styrylamine compound, hydrazone compound, triphenylmethane compound, carbazole compound, polysilane compound, thiophene compound, phthalocyanine compound, cyanine compound, merocyanine compound, oxonol compound, polyamine compound, indole Compounds, pyrrole compounds, pyrazole compounds, polyarylene compounds, condensed aromatic carbocyclic compounds (naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives), nitrogen-containing heterocyclic compounds The metal complex etc. which it has as can be used. Not limited to this, as described above, any organic compound having a lower ionization potential than the organic compound used as the n-type (acceptor) compound may be used as the donor organic compound.
n型有機化合物は、アクセプター性有機化合物であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物である。更に詳しくは2つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物である。したがって、アクセプター性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、窒素原子、酸素原子、硫黄原子を含有する5〜7員のヘテロ環化合物(例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、等)、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体等が挙げられる。なお、これに限らず、上述したように、ドナー性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機化合物として用いてよい。 An n-type organic compound is an acceptor organic compound, and is an organic compound that is mainly represented by an electron transporting organic compound and has a property of easily accepting electrons. More specifically, the organic compound having the higher electron affinity when two organic compounds are used in contact with each other. Therefore, as the acceptor organic compound, any organic compound can be used as long as it is an electron-accepting organic compound. For example, condensed aromatic carbocyclic compounds (naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives), 5- to 7-membered heterocyclic compounds containing nitrogen atoms, oxygen atoms, and sulfur atoms (E.g. pyridine, pyrazine, pyrimidine, pyridazine, triazine, quinoline, quinoxaline, quinazoline, phthalazine, cinnoline, isoquinoline, pteridine, acridine, phenazine, phenanthroline, tetrazole, pyrazole, imidazole, thiazole, oxazole, indazole, benzimidazole, benzotriazole, Benzoxazole, benzothiazole, carbazole, purine, triazolopyridazine, triazolopyrimidine, tetrazaindene, oxa Azole, imidazopyridine, pyrrolidine, pyrrolopyridine, thiadiazolopyridine, etc.), a polyarylene compound, a fluorene compound, a cyclopentadiene compound, a silyl compound, a metal complex or the like having a nitrogen-containing heterocyclic compound as a ligand. Note that the present invention is not limited to this, and as described above, any organic compound having an electron affinity higher than that of the organic compound used as the donor organic compound may be used as the acceptor organic compound.
光電変換層22に用いる有機色素としてはいかなるものでもよいが、p型有機色素、またはn型有機色素を用いることが好ましい。有機色素としては、いかなるものを用いてもよいが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素(ゼロメチンメロシアニン(シンプルメロシアニン)を含む)、3核メロシアニン色素、4核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)が挙げられる。 Any organic dye may be used for the photoelectric conversion layer 22, but a p-type organic dye or an n-type organic dye is preferably used. Any organic dye may be used, but preferably a cyanine dye, styryl dye, hemicyanine dye, merocyanine dye (including zero methine merocyanine (simple merocyanine)), trinuclear merocyanine dye, tetranuclear merocyanine dye, Rhodocyanine dye, complex cyanine dye, complex merocyanine dye, allopolar dye, oxonol dye, hemioxonol dye, squalium dye, croconium dye, azamethine dye, coumarin dye, arylidene dye, anthraquinone dye, triphenylmethane dye, azo dye, azomethine dye , Spiro compounds, metallocene dyes, fluorenone dyes, fulgide dyes, perylene dyes, perinone dyes, phenazine dyes, phenothiazine dyes, quinone dyes, diphenylmeta Dye, polyene dye, acridine dye, acridinone dye, diphenylamine dye, quinacridone dye, quinophthalone dye, phenoxazine dye, phthaloperylene dye, diketopyrrolopyrrole dye, dioxane dye, porphyrin dye, chlorophyll dye, phthalocyanine dye, metal complex dye, condensation And aromatic carbocyclic dyes (naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives).
固体撮像素子をカラー撮像素子とする場合、吸収波長の調整の自由度の高い、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素、3核メロシアニン色素、4核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素等のメチン色素が好ましい波長適性を与える場合がある。
p型有機化合物は、下記一般式(1)で表される化合物であることが好ましい。
When a solid-state image sensor is a color image sensor, cyanine dye, styryl dye, hemicyanine dye, merocyanine dye, trinuclear merocyanine dye, tetranuclear merocyanine dye, rhodacyanine dye, complex cyanine dye having a high degree of freedom in adjusting the absorption wavelength, In some cases, methine dyes such as complex merocyanine dyes, allopolar dyes, oxonol dyes, hemioxonol dyes, squalium dyes, croconium dyes, azamethine dyes, and the like give preferable wavelength suitability.
The p-type organic compound is preferably a compound represented by the following general formula (1).
一般式(1)中、Z1は少なくとも2つの炭素原子を含む環であって、5員環、6員環、または、5員環および6員環の少なくともいずれかを含む縮合環を表す。L1、L2、およびL3はそれぞれ独立に無置換メチン基、または置換メチン基を表す。D1は原子群を表す。nは0以上の整数を表す。
Z1は少なくとも2つの炭素原子を含む環であって、5員環、6員環、または、5員環および6員環の少なくともいずれかを含む縮合環を表す。5員環、6員環、または、5員環および6員環の少なくともいずれかを含む縮合環としては、通常メロシアニン色素で酸性核として用いられるものが好ましく、その具体例としては例えば、以下のものが挙げられる。
In the general formula (1), Z 1 represents a ring containing at least two carbon atoms and represents a 5-membered ring, a 6-membered ring, or a condensed ring containing at least one of a 5-membered ring and a 6-membered ring. L 1 , L 2 , and L 3 each independently represent an unsubstituted methine group or a substituted methine group. D 1 represents an atomic group. n represents an integer of 0 or more.
Z 1 is a ring containing at least two carbon atoms, and represents a 5-membered ring, a 6-membered ring, or a condensed ring containing at least one of a 5-membered ring and a 6-membered ring. As a condensed ring containing at least one of a 5-membered ring, a 6-membered ring, and a 5-membered ring and a 6-membered ring, those usually used as an acidic nucleus in a merocyanine dye are preferable. Specific examples thereof include the following: Things.
(a)1,3−ジカルボニル核:例えば、1,3−インダンジオン核、1,3−シクロヘキサンジオン、5,5−ジメチル−1,3−シクロヘキサンジオン、1,3−ジオキサン−4,6−ジオン等。
(b)ピラゾリノン核:例えば、1−フェニル−2−ピラゾリン−5−オン、3−メチル−1−フェニル−2−ピラゾリン−5−オン、1−(2−ベンゾチアゾイル)−3−メチル−2−ピラゾリン−5−オン等。
(c)イソオキサゾリノン核:例えば、3−フェニル−2−イソオキサゾリン−5−オン、3−メチル−2−イソオキサゾリン−5−オン等。
(d)オキシインドール核:例えば、1−アルキル−2,3−ジヒドロ−2−オキシインドール等。
(e)2,4,6−トリケトヘキサヒドロピリミジン核:例えば、バルビツル酸または2−チオバルビツル酸およびその誘導体等。誘導体としては例えば、1−メチル、1−エチル等の1−アルキル体、1,3−ジメチル、1,3−ジエチル、1,3−ジブチル等の1,3−ジアルキル体、1,3−ジフェニル、1,3−ジ(p−クロロフェニル)、1,3−ジ(p−エトキシカルボニルフェニル)等の1,3−ジアリール体、1−エチル−3−フェニル等の1−アルキル−1−アリール体、1,3−ジ(2―ピリジル)等の1,3位ジヘテロ環置換体等が挙げられる。
(f)2−チオ−2,4−チアゾリジンジオン核:例えば、ローダニンおよびその誘導体等。誘導体としては例えば、3−メチルローダニン、3−エチルローダニン、3−アリルローダニン等の3−アルキルローダニン、3−フェニルローダニン等の3−アリールローダニン、3−(2−ピリジル)ローダニン等の3位ヘテロ環置換ローダニン等が挙げられる。
(A) 1,3-dicarbonyl nucleus: For example, 1,3-indandione nucleus, 1,3-cyclohexanedione, 5,5-dimethyl-1,3-cyclohexanedione, 1,3-dioxane-4,6 -Dione etc.
(B) pyrazolinone nucleus: for example, 1-phenyl-2-pyrazolin-5-one, 3-methyl-1-phenyl-2-pyrazolin-5-one, 1- (2-benzothiazoyl) -3-methyl- 2-pyrazolin-5-one and the like.
(C) Isoxazolinone nucleus: For example, 3-phenyl-2-isoxazolin-5-one, 3-methyl-2-isoxazolin-5-one and the like.
(D) Oxindole nucleus: For example, 1-alkyl-2,3-dihydro-2-oxindole and the like.
(E) 2,4,6-triketohexahydropyrimidine nucleus: for example, barbituric acid or 2-thiobarbituric acid and derivatives thereof. Examples of the derivatives include 1-alkyl compounds such as 1-methyl and 1-ethyl, 1,3-dialkyl compounds such as 1,3-dimethyl, 1,3-diethyl and 1,3-dibutyl, and 1,3-diphenyl. 1,3-diaryl compounds such as 1,3-di (p-chlorophenyl) and 1,3-di (p-ethoxycarbonylphenyl), and 1-alkyl-1-aryl compounds such as 1-ethyl-3-phenyl 1,3-di (2-pyridyl) 1,3-diheterocyclic substituents and the like.
(F) 2-thio-2,4-thiazolidinedione nucleus: for example, rhodanine and derivatives thereof. Examples of the derivatives include 3-alkyl rhodanine such as 3-methylrhodanine, 3-ethylrhodanine and 3-allylrhodanine, 3-arylrhodanine such as 3-phenylrhodanine, and 3- (2-pyridyl). And 3-position heterocyclic-substituted rhodanine such as rhodanine.
(g)2−チオ−2,4−オキサゾリジンジオン(2−チオ−2,4−(3H,5H)−オキサゾールジオン)核:例えば、3−エチル−2−チオ−2,4−オキサゾリジンジオン等。
(h)チアナフテノン核:例えば、3(2H)−チアナフテノン−1,1−ジオキサイド等。
(i)2−チオ−2,5−チアゾリジンジオン核:例えば、3−エチル−2−チオ−2,5−チアゾリジンジオン等。
(j)2,4−チアゾリジンジオン核:例えば、2,4−チアゾリジンジオン、3−エチル−2,4−チアゾリジンジオン、3−フェニル−2,4−チアゾリジンジオン等。
(k)チアゾリン−4−オン核:例えば、4−チアゾリノン、2−エチル−4−チアゾリノン等。
(l)2,4−イミダゾリジンジオン(ヒダントイン)核:例えば、2,4−イミダゾリジンジオン、3−エチル−2,4−イミダゾリジンジオン等。
(m)2−チオ−2,4−イミダゾリジンジオン(2−チオヒダントイン)核:例えば、2−チオ−2,4−イミダゾリジンジオン、3−エチル−2−チオ−2,4−イミダゾリジンジオン等。
(n)イミダゾリン−5−オン核:例えば、2−プロピルメルカプト−2−イミダゾリン−5−オン等。
(o)3,5−ピラゾリジンジオン核:例えば、1,2−ジフェニル−3,5−ピラゾリジンジオン、1,2−ジメチル−3,5−ピラゾリジンジオン等。
(p)ベンゾチオフェンー3−オン核:例えば、ベンゾチオフェンー3−オン、オキソベンゾチオフェンー3−オン、ジオキソベンゾチオフェンー3−オン等。
(q)インダノン核:例えば、1−インダノン、3−フェニルー1−インダノン、3−メチルー1−インダノン、3,3−ジフェニルー1−インダノン、3,3−ジメチルー1−インダノン等。
(G) 2-thio-2,4-oxazolidinedione (2-thio-2,4- (3H, 5H) -oxazoledione) nucleus: for example, 3-ethyl-2-thio-2,4-oxazolidinedione, etc. .
(H) Tianaphthenone nucleus: For example, 3 (2H) -thianaphthenone-1,1-dioxide and the like.
(I) 2-thio-2,5-thiazolidinedione nucleus: For example, 3-ethyl-2-thio-2,5-thiazolidinedione and the like.
(J) 2,4-thiazolidinedione nucleus: For example, 2,4-thiazolidinedione, 3-ethyl-2,4-thiazolidinedione, 3-phenyl-2,4-thiazolidinedione and the like.
(K) Thiazolin-4-one nucleus: For example, 4-thiazolinone, 2-ethyl-4-thiazolinone and the like.
(L) 2,4-imidazolidinedione (hydantoin) nucleus: for example, 2,4-imidazolidinedione, 3-ethyl-2,4-imidazolidinedione, etc.
(M) 2-thio-2,4-imidazolidinedione (2-thiohydantoin) nucleus: for example, 2-thio-2,4-imidazolidinedione, 3-ethyl-2-thio-2,4-imidazolidine Zeon etc.
(N) Imidazolin-5-one nucleus: For example, 2-propylmercapto-2-imidazolin-5-one and the like.
(O) 3,5-pyrazolidinedione nucleus: for example, 1,2-diphenyl-3,5-pyrazolidinedione, 1,2-dimethyl-3,5-pyrazolidinedione and the like.
(P) Benzothiophen-3-one nucleus: for example, benzothiophen-3-one, oxobenzothiophen-3-one, dioxobenzothiophen-3-one and the like.
(Q) Indanone nucleus: For example, 1-indanone, 3-phenyl-1-indanone, 3-methyl-1-indanone, 3,3-diphenyl-1-indanone, 3,3-dimethyl-1-indanone, and the like.
Z1で形成される環として好ましくは、1,3−ジカルボニル核、ピラゾリノン核、2,4,6−トリケトヘキサヒドロピリミジン核(チオケトン体も含み、例えば、バルビツル酸核、2−チオバルビツール酸核)、2−チオ−2,4−チアゾリジンジオン核、2−チオ−2,4−オキサゾリジンジオン核、2−チオ−2,5−チアゾリジンジオン核、2,4−チアゾリジンジオン核、2,4−イミダゾリジンジオン核、2−チオ−2,4−イミダゾリジンジオン核、2−イミダゾリン−5−オン核、3,5−ピラゾリジンジオン核、ベンゾチオフェンー3−オン核、インダノン核であり、より好ましくは1,3−ジカルボニル核、2,4,6−トリケトヘキサヒドロピリミジン核(チオケトン体も含み、例えば、バルビツル酸核、2−チオバルビツール酸核)、3,5−ピラゾリジンジオン核、ベンゾチオフェンー3−オン核、インダノン核であり、更に好ましくは1,3−ジカルボニル核、2,4,6−トリケトヘキサヒドロピリミジン核(チオケトン体も含み、例えば、バルビツル酸核、2−チオバルビツール酸核)であり、特に好ましくは1,3−インダンジオン核、バルビツル酸核、2−チオバルビツール酸核およびそれらの誘導体である。 The ring formed by Z 1 is preferably a 1,3-dicarbonyl nucleus, a pyrazolinone nucleus, a 2,4,6-triketohexahydropyrimidine nucleus (including a thioketone body, for example, a barbituric acid nucleus, a 2-thiobarbiti nucleus, Tool acid nucleus), 2-thio-2,4-thiazolidinedione nucleus, 2-thio-2,4-oxazolidinedione nucleus, 2-thio-2,5-thiazolidinedione nucleus, 2,4-thiazolidinedione nucleus, 2 , 4-imidazolidinedione nucleus, 2-thio-2,4-imidazolidinedione nucleus, 2-imidazolin-5-one nucleus, 3,5-pyrazolidinedione nucleus, benzothiophen-3-one nucleus, indanone nucleus And more preferably a 1,3-dicarbonyl nucleus, a 2,4,6-triketohexahydropyrimidine nucleus (including a thioketone body, for example, a barbituric acid nucleus, 2-thio Barbituric acid nucleus), 3,5-pyrazolidinedione nucleus, benzothiophen-3-one nucleus, indanone nucleus, more preferably 1,3-dicarbonyl nucleus, 2,4,6-triketohexahydro Pyrimidine nucleus (including thioketone body, for example, barbituric acid nucleus, 2-thiobarbituric acid nucleus), particularly preferably 1,3-indandione nucleus, barbituric acid nucleus, 2-thiobarbituric acid nucleus and their Is a derivative.
L1、L2、およびL3はそれぞれ独立に、無置換メチン基、または置換メチン基を表す。置換メチン基同士が結合して環(例、6員環例えば、ベンゼン環)を形成してもよい。置換メチン基の置換基は置換基Wが挙げられるが、L1、L2、L3は全てが無置換メチン基である場合が好ましい。
L1〜L3は互いに連結して環を形成しても良く、形成する環として好ましくはシクロヘキセン環、シクロペンテン環、ベンゼン環、チオフェン環等が挙げられる。
L 1 , L 2 , and L 3 each independently represent an unsubstituted methine group or a substituted methine group. The substituted methine groups may be bonded to each other to form a ring (eg, a 6-membered ring such as a benzene ring). Although the substituent of the substituted methine group includes the substituent W, it is preferable that all of L 1 , L 2 and L 3 are unsubstituted methine groups.
L 1 to L 3 may be linked to each other to form a ring, and preferred examples of the ring formed include a cyclohexene ring, a cyclopentene ring, a benzene ring, and a thiophene ring.
nは0以上の整数を表し、好ましくは0以上3以下の整数を表し、より好ましくは0である。nを増大させた場合、吸収波長域が長波長にする事ができるか、熱による分解温度が低くなる。可視域に適切な吸収を有し、かつ蒸着成膜時の熱分解を抑制する点でn=0が好ましい。 n represents an integer of 0 or more, preferably 0 or more and 3 or less, and more preferably 0. When n is increased, the absorption wavelength region can be made longer, or the thermal decomposition temperature is lowered. N = 0 is preferable in that it has appropriate absorption in the visible region and suppresses thermal decomposition during vapor deposition.
D1は原子群を表す。上述のD1は−NRa(Rb)を含む基であることが好ましく−NRa(Rb)が置換したアリーレン基を表す場合が更に好ましい。Ra、Rbはそれぞれ独立に、水素原子、または置換基を表す。 D 1 represents an atomic group. The above-mentioned D 1 is preferably a group containing —NR a (R b ), and more preferably represents an arylene group substituted with —NR a (R b ). R a and R b each independently represent a hydrogen atom or a substituent.
D1が表すアリーレン基としては、好ましくは炭素数6〜30のアリーレン基であり、より好ましくは炭素数6〜18のアリーレン基である。アリーレン基は、後述の置換基Wを有していてもよく、好ましくは炭素数1〜4のアルキル基を有していてもよい炭素数6〜18のアリーレン基である。例えば、フェニレン基、ナフチル基、アントラセニレン基、ピレニレン基、フェナントレニレン基、メチルフェニレン基、ジメチルフェニレン基等が挙げられ、フェニレン基またはナフチル基が好ましい。 The arylene group represented by D 1 is preferably an arylene group having 6 to 30 carbon atoms, and more preferably an arylene group having 6 to 18 carbon atoms. The arylene group may have a substituent W described later, and is preferably an arylene group having 6 to 18 carbon atoms which may have an alkyl group having 1 to 4 carbon atoms. Examples include a phenylene group, a naphthyl group, an anthracenylene group, a pyrenylene group, a phenanthrenylene group, a methylphenylene group, and a dimethylphenylene group, and a phenylene group or a naphthyl group is preferable.
Ra、Rbで表される置換基としては後述の置換基Wが挙げられ、好ましくは、脂肪族炭化水素基(好ましくは置換基を有してもよいアルキル基、アルケニル基)、アリール基(好ましくは置換基を有してもよいフェニル基)、またはヘテロ環基である。 Examples of the substituent represented by R a and R b include the substituent W described later, preferably an aliphatic hydrocarbon group (preferably an alkyl group or alkenyl group optionally having a substituent), an aryl group. (Preferably a phenyl group which may have a substituent) or a heterocyclic group.
Ra、Rbが表すアリール基としては、それぞれ独立に、好ましくは炭素数6〜30のアリール基であり、より好ましくは炭素数6〜18のアリール基である。該アリール基は、置換基を有していてもよく、好ましくは炭素数1〜4のアルキル基または炭素数6〜18のアリール基を有していてもよい炭素数6〜18のアリール基である。例えば、フェニル基、ナフチル基、アントラセニル基、ピレニル基、フェナントレニル基、メチルフェニル基、ジメチルフェニル基、ビフェニル基等が挙げられ、フェニル基またはナフチル基が好ましい。 The aryl groups represented by R a and R b are each independently preferably an aryl group having 6 to 30 carbon atoms, and more preferably an aryl group having 6 to 18 carbon atoms. The aryl group may have a substituent, preferably an alkyl group having 1 to 4 carbon atoms or an aryl group having 6 to 18 carbon atoms which may have an aryl group having 6 to 18 carbon atoms. is there. Examples thereof include a phenyl group, a naphthyl group, an anthracenyl group, a pyrenyl group, a phenanthrenyl group, a methylphenyl group, a dimethylphenyl group, and a biphenyl group, and a phenyl group or a naphthyl group is preferable.
Ra、Rbが表すヘテロ環基としては、それぞれ独立に、好ましくは炭素数3〜30のヘテロ環基であり、より好ましくは炭素数3〜18のヘテロ環基である。該ヘテロ環基は、置換基を有していてもよく、好ましくは炭素数1〜4のアルキル基または炭素数6〜18のアリール基を有していてもよい炭素数3〜18のヘテロ環基である。また、Ra、Rbが表すヘテロ環基は縮環構造であることが好ましく、フラン環、チオフェン環、セレノフェン環、シロール環、ピリジン環、ピラジン環、ピリミジン環、オキサゾール環、チアゾール環、トリアゾール環、オキサジアゾール環、チアジアゾール環からから選ばれる環の組み合わせ(同一でもよい)の縮環構造が好ましく、キノリン環、イソキノリン環、ベンゾチオフェン環、ジベンゾチオフェン環、チエノチオフェン環、ビチエノベンゼン環、ビチエノチオフェン環が好ましい。 The heterocyclic groups represented by R a and R b are preferably each independently a heterocyclic group having 3 to 30 carbon atoms, and more preferably a heterocyclic group having 3 to 18 carbon atoms. The heterocyclic group may have a substituent, preferably a C3-18 heterocyclic ring which may have an alkyl group having 1 to 4 carbon atoms or an aryl group having 6 to 18 carbon atoms. It is a group. The heterocyclic group represented by R a and R b is preferably a condensed ring structure, and furan ring, thiophene ring, selenophene ring, silole ring, pyridine ring, pyrazine ring, pyrimidine ring, oxazole ring, thiazole ring, triazole. A condensed ring structure selected from a ring, an oxadiazole ring and a thiadiazole ring (which may be the same) is preferred. A quinoline ring, an isoquinoline ring, a benzothiophene ring, a dibenzothiophene ring, a thienothiophene ring, a bithienobenzene ring A bithienothiophene ring is preferred.
D1、Ra、およびRbが表すアリーレン基およびアリール基はベンゼン環または縮環構造であることが好ましく、ベンゼン環を含む縮環構造であることがより好ましく、ナフタレン環、アントラセン環、ピレン環、フェナントレン環を挙げることができ、ベンゼン環、ナフタレン環またはアントラセン環がより好ましくは、ベンゼン環またはナフタレン環が更に好ましい。 The arylene group and aryl group represented by D 1 , R a and R b are preferably a benzene ring or a condensed ring structure, more preferably a condensed ring structure containing a benzene ring, a naphthalene ring, an anthracene ring, pyrene A benzene ring, a naphthalene ring or an anthracene ring, more preferably a benzene ring or a naphthalene ring.
置換基Wとしてはハロゲン原子、アルキル基(シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む)、アルケニル基(シクロアルケニル基、ビシクロアルケニル基を含む)、アルキニル基、アリール基、複素環基(ヘテロ環基といってもよい)、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニル基、アリールオキシカルボニル基、アミノ基(アニリノ基を含む)、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルおよびアリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルおよびアリールスルフィニル基、アルキルおよびアリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールおよびヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基(−B(OH)2)、ホスファト基(−OPO(OH)2)、スルファト基(−OSO3H)、その他の公知の置換基が挙げられる。 As the substituent W, a halogen atom, an alkyl group (including a cycloalkyl group, a bicycloalkyl group, and a tricycloalkyl group), an alkenyl group (including a cycloalkenyl group and a bicycloalkenyl group), an alkynyl group, an aryl group, and a heterocyclic group (May be referred to as a heterocyclic group), cyano group, hydroxy group, nitro group, carboxy group, alkoxy group, aryloxy group, silyloxy group, heterocyclic oxy group, acyloxy group, carbamoyloxy group, alkoxycarbonyl group, aryl Oxycarbonyl group, amino group (including anilino group), ammonio group, acylamino group, aminocarbonylamino group, alkoxycarbonylamino group, aryloxycarbonylamino group, sulfamoylamino group, alkyl and arylsulfonylamino group, mercap Group, alkylthio group, arylthio group, heterocyclic thio group, sulfamoyl group, sulfo group, alkyl and arylsulfinyl group, alkyl and arylsulfonyl group, acyl group, aryloxycarbonyl group, alkoxycarbonyl group, carbamoyl group, aryl and heterocyclic ring Azo group, imide group, phosphino group, phosphinyl group, phosphinyloxy group, phosphinylamino group, phosphono group, silyl group, hydrazino group, ureido group, boronic acid group (-B (OH) 2 ), phosphato group (-OPO (OH) 2), a sulfato group (-OSO 3 H), and other known substituents.
Ra、Rbが置換基(好ましくはアルキル基、アルケニル基)を表す場合、それらの置換基は、−NRa(Rb)が置換したアリール基の芳香環(好ましくはベンゼン環)骨格の水素原子、または置換基と結合して環(好ましくは6員環)を形成してもよい。
Ra、Rbは互いに置換基同士が結合して環(好ましくは5員または6員環、より好ましくは6員環)を形成してもよく、また、Ra、RbはそれぞれがL(L1、L2、L3のいずれかを表す)中の置換基と結合して環(好ましくは5員または6員環、より好ましくは6員環)を形成してもよい。
When R a and R b represent a substituent (preferably an alkyl group or an alkenyl group), the substituent is an aromatic ring (preferably benzene ring) skeleton of an aryl group substituted by —NR a (R b ). It may combine with a hydrogen atom or a substituent to form a ring (preferably a 6-membered ring).
R a and R b may be bonded to each other to form a ring (preferably a 5-membered or 6-membered ring, more preferably a 6-membered ring), and R a and R b are each L A ring (preferably a 5-membered or 6-membered ring, more preferably a 6-membered ring) may be formed by combining with a substituent in (representing any of L 1 , L 2 , and L 3 ).
一般式(1)で表される化合物は、特開2000−297068号公報に記載の化合物であり、特開2000−297068号公報に記載のない化合物も、上述の公報に記載の合成方法に準じて製造することができる。
一般式(1)で表される化合物は一般式(2)で表される化合物であることが好ましい。
The compound represented by the general formula (1) is a compound described in JP-A No. 2000-297068, and compounds not described in JP-A No. 2000-297068 also conform to the synthesis method described in the above-mentioned publication. Can be manufactured.
The compound represented by the general formula (1) is preferably a compound represented by the general formula (2).
一般式(2)中、Z2、L21、L22、L23、およびnは一般式(1)におけるZ1、L1、L2、L3、およびnと同義であり、その好ましい例も同様である。D21は置換または無置換のアリーレン基を表す。D22、およびD23はそれぞれ独立に、置換もしくは無置換のアリール基または置換もしくは無置換のヘテロ環基を表す。 In General Formula (2), Z 2 , L 21 , L 22 , L 23 , and n are synonymous with Z 1 , L 1 , L 2 , L 3 , and n in General Formula (1), and preferred examples thereof Is the same. D 21 represents a substituted or unsubstituted arylene group. D 22 and D 23 each independently represents a substituted or unsubstituted aryl group or a substituted or unsubstituted heterocyclic group.
D21が表すアリーレン基としては、D1が表すアリーレン環基と同義であり、その好ましい例も同様である。D22、およびD23が表すアリール基としては、それぞれ独立に、Ra、およびRbが表すヘテロ環基と同義であり、その好ましい例も同様である。 The arylene group represented by D 21 has the same meaning as the arylene ring group represented by D 1 , and preferred examples thereof are also the same. The aryl group represented by D 22 and D 23 is independently the same as the heterocyclic group represented by R a and R b , and preferred examples thereof are also the same.
以下に一般式(1)で表される化合物の好ましい具体例を、一般式(3)を用いて示すが、本発明はこれらに限定されるものではない。 Although the preferable specific example of a compound represented by General formula (1) below is shown using General formula (3), this invention is not limited to these.
一般式(3)中、Z3は下記表1におけるA−1〜A−12のいずれかを表す。L31がメチレンを表し、nが0を表す。D31がB−1〜B−9のいずれかであり、D32、およびD33がC−1〜C−16のいずれかを表す。Z3としては、A−2が好ましく、D32、およびD33はC−1、C−2、C−15、C−16から選択されることが好ましく、D31はB−1またはB−9であることが好ましい。なお、下記表1中「*」は、結合位置を示す。 In the general formula (3), Z 3 represents any one of A-1 to A-12 in Table 1 below. L 31 represents methylene and n represents 0. D 31 is any one of B-1 to B-9, and D 32 and D 33 each represent any one of C-1 to C-16. Z 3 is preferably A-2, D 32 and D 33 are preferably selected from C-1, C-2, C-15, and C-16, and D 31 is B-1 or B- 9 is preferred. In Table 1 below, “*” indicates a binding position.
特に好ましいp型有機化合物としては、染料もしくは5個以上の縮環構造を持たない材料(縮環構造を0〜4個、好ましは1〜3個有する材料)が挙げられる。有機薄膜太陽電池で一般的に使用されている顔料系p型有機化合物を用いると、pn界面での暗時電流が増大しやすい傾向になること、結晶性の粒界でのトラップにより光応答が遅くなりがちであることから、固体撮像素子用として用いることが難しい。このため、結晶化しにくい染料系のp型有機化合物、もしくは5個以上の縮環構造を持たない材料が固体撮像素子用に好ましく用いることができる。
一般式(1)で表される化合物の更に好ましい具体例は、一般式(3)における下記表2の置換基、連結基および部分構造の組み合わせであるが、本発明はこれらに限定されるものではない。
Particularly preferred p-type organic compounds include dyes or materials having no five or more condensed ring structures (materials having 0 to 4, preferably 1 to 3 condensed ring structures). When a pigment-based p-type organic compound generally used in organic thin-film solar cells is used, the dark current at the pn interface tends to increase, and the optical response is caused by trapping at the crystalline grain boundary. Since it tends to be slow, it is difficult to use it for a solid-state imaging device. For this reason, a dye-based p-type organic compound that is difficult to crystallize, or a material that does not have five or more condensed ring structures can be preferably used for a solid-state imaging device.
More preferred specific examples of the compound represented by the general formula (1) are combinations of substituents, linking groups and partial structures shown in the following Table 2 in the general formula (3), but the present invention is limited to these. is not.
なお、上記表2中のA−1〜A−12、B−1〜B−9、およびC−1〜C−16は上記表1に示したものと同義である。
以下に一般式(1)で表される化合物の特に好ましい具体例を示すが、本発明はこれらに限定されるものではない。
In Table 2, A-1 to A-12, B-1 to B-9, and C-1 to C-16 have the same meanings as shown in Table 1 above.
Although the especially preferable specific example of the compound represented by General formula (1) below is shown, this invention is not limited to these.
(分子量)
一般式(1)で表される化合物は、成膜適性の観点から、分子量が300以上1500以下であることが好ましく、350以上1200以下であることがより好ましく、400以上900以下であることが更に好ましい。分子量が小さすぎる場合では、成膜した光電変換膜の膜厚が揮発により減少してしまい、逆に分子量が大きすぎる場合では蒸着ができず、固体撮像素子を作製できない。
(Molecular weight)
The compound represented by the general formula (1) preferably has a molecular weight of 300 or more and 1500 or less, more preferably 350 or more and 1200 or less, and more preferably 400 or more and 900 or less, from the viewpoint of film forming suitability. Further preferred. When the molecular weight is too small, the film thickness of the formed photoelectric conversion film decreases due to volatilization. Conversely, when the molecular weight is too large, vapor deposition cannot be performed and a solid-state imaging device cannot be manufactured.
(融点)
一般式(1)で表される化合物は、蒸着安定性の観点から、融点が200℃以上であることが好ましく、220℃以上がより好ましく、240℃以上が更に好ましい。融点が低いと蒸着前に融解してしまい、安定に成膜できないことに加え、化合物の分解物が多くなるため、光電変換性能が劣化する。
(Melting point)
The compound represented by the general formula (1) has a melting point of preferably 200 ° C. or higher, more preferably 220 ° C. or higher, and further preferably 240 ° C. or higher from the viewpoint of vapor deposition stability. If the melting point is low, it melts before vapor deposition, and in addition to being unable to form a stable film, the decomposition product of the compound increases, so the photoelectric conversion performance deteriorates.
(吸収スペクトル)
一般式(1)で表される化合物の吸収スペクトルのピーク波長は、可視領域の光を幅広く吸収するという観点から450nm以上700nm以下であることが好ましく、480nm以上700nm以下がより好ましく、510nm以上680nm以下であることが更に好ましい。
(Absorption spectrum)
The peak wavelength of the absorption spectrum of the compound represented by the general formula (1) is preferably 450 nm or more and 700 nm or less, more preferably 480 nm or more and 700 nm or less, and more preferably 510 nm or more and 680 nm from the viewpoint of broadly absorbing light in the visible region. More preferably, it is as follows.
(ピーク波長のモル吸光係数)
一般式(1)で表される化合物は、光を効率よく利用する観点から、モル吸光係数は高ければ高いほどよい。吸収スペクトル(クロロホルム溶液)が、波長400nmから700nmまでの可視領域において、モル吸光係数は20000M−1cm−1以上が好ましく、30000M−1cm−1以上がより好ましく、40000M−1cm−1以上が更に好ましい。
(Molar extinction coefficient of peak wavelength)
The higher the molar extinction coefficient is, the better the compound represented by the general formula (1) is from the viewpoint of efficiently using light. Absorption spectrum (chloroform solution), in the visible region of the wavelength 400nm to 700 nm, the molar absorption coefficient preferably 20000 -1 cm -1 or more, more preferably 30000 m -1 cm -1 or more, 40000M -1 cm -1 or more Is more preferable.
上述の光電変換層は一般式(1)で表される化合物以外に更にn型有機化合物を含有することが好ましい。一般式(1)で表される化合物ともに光電変換層22に含まれることがより好ましい。光電変換層に含まれるn型有機化合物をについて説明する。 The photoelectric conversion layer described above preferably further contains an n-type organic compound in addition to the compound represented by the general formula (1). It is more preferable that the compound represented by the general formula (1) is included in the photoelectric conversion layer 22. The n-type organic compound contained in the photoelectric conversion layer will be described.
n型有機化合物はフラーレンまたはフラーレン誘導体が好ましい。フラーレンとは、フラーレンC60、フラーレンC70、フラーレンC76、フラーレンC78、フラーレンC80、フラーレンC82、フラーレンC84、フラーレンC90、フラーレンC96、フラーレンC240、フラーレンC540、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。置換基としては、アルキル基、アリール基、または複素環基が好ましい。フラーレン誘導体としては、特開2007−123707号公報に記載の化合物が好ましい。 The n-type organic compound is preferably fullerene or a fullerene derivative. The fullerene, fullerene C 60, fullerene C 70, fullerene C 76, fullerene C 78, fullerene C 80, fullerene C 82, fullerene C 84, fullerene C 90, fullerene C 96, fullerene C 240, fullerene C 540, mixed Fullerene and fullerene nanotube are represented, and a fullerene derivative represents a compound having a substituent added thereto. As the substituent, an alkyl group, an aryl group, or a heterocyclic group is preferable. As a fullerene derivative, the compound as described in Unexamined-Japanese-Patent No. 2007-123707 is preferable.
また、フラーレンおよびフラーレン誘導体としては、日本化学会編 季刊化学総説No.43(1999)、特開平10−167994号公報、特開平11−255508号公報、特開平11−255509号公報、特開2002−241323号公報、特開2003−196881号公報等に記載の化合物を用いることもできる。フラーレンおよびフラーレン誘導体のうち、フラーレンが好ましく、特に、フラーレンC60が好ましい。 In addition, as fullerenes and fullerene derivatives, the Chemical Society of Japan, Quarterly Chemical Review No. 43 (1999), JP-A-10-167994, JP-A-11-255508, JP-A-11-255509, JP-A-2002-241323, JP-A-2003-19681, and the like. It can also be used. Of fullerenes and fullerene derivatives, fullerenes are preferable, and fullerene C 60 is particularly preferable.
光電変換層においては、上述の一般式(1)で表される化合物と、フラーレンまたはフラーレン誘導体とが混合された状態で形成されるバルクヘテロ構造をなしていることが好ましい。バルクヘテロ構造は光電変換層内でp型有機化合物(一般式(1)で表される化合物)とn型有機化合物が混合、分散している膜(バルクへテロ層)であり、例えば、共蒸着法で形成することができる。へテロ接合構造を含有させることにより、光電変換層の励起子拡散長が短いという欠点を補い、光電変換層の光電変換効率を向上させることができる。なお、バルクへテロ接合構造については、特開2005−303266号公報の[0013]〜[0014]等において詳細に説明されている。 The photoelectric conversion layer preferably has a bulk heterostructure formed by mixing the compound represented by the above general formula (1) and fullerene or a fullerene derivative. The bulk heterostructure is a film (bulk heterolayer) in which a p-type organic compound (compound represented by the general formula (1)) and an n-type organic compound are mixed and dispersed in the photoelectric conversion layer. Can be formed by the method. By including a heterojunction structure, the shortcoming of the short exciton diffusion length of the photoelectric conversion layer can be compensated, and the photoelectric conversion efficiency of the photoelectric conversion layer can be improved. The bulk heterojunction structure is described in detail in JP-A-2005-303266, [0013] to [0014].
バルクへテロ層はフラーレンまたはフラーレン誘導体を体積比で30%〜80%含むことが好ましく、バルクへテロ層がフラーレンまたはフラーレン誘導体を体積比で50%〜80%含むことがより好ましく、65%〜75%含むことが特に好ましい。 The bulk hetero layer preferably contains 30% to 80% of the fullerene or fullerene derivative in a volume ratio, more preferably the bulk hetero layer contains 50% to 80% of the fullerene or fullerene derivative in a volume ratio of 65% to It is particularly preferable to contain 75%.
光電変換層は、乾式成膜法または湿式成膜法により成膜することができる。乾式成膜法の具体的な例としては、真空蒸着法、スパッタリング法、イオンプレーティング法,MBE法等の物理気相成長法あるいはプラズマ重合等のCVD法が挙げられる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法、LB法等が用いられる。好ましくは乾式成膜法であり、真空蒸着法がより好ましい。真空蒸着法により成膜する場合、真空度、蒸着温度等の製造条件は常法に従って設定することができる。 The photoelectric conversion layer can be formed by a dry film formation method or a wet film formation method. Specific examples of the dry film forming method include a vacuum vapor deposition method, a sputtering method, an ion plating method, a physical vapor deposition method such as an MBE method, or a CVD method such as plasma polymerization. As the wet film forming method, a casting method, a spin coating method, a dipping method, an LB method, or the like is used. A dry film forming method is preferable, and a vacuum evaporation method is more preferable. When forming a film by a vacuum evaporation method, manufacturing conditions such as the degree of vacuum and the evaporation temperature can be set according to a conventional method.
光電変換層の厚みは、10nm以上1000nm以下が好ましく、更に好ましくは50nm以上800nm以下、特に好ましくは100nm以上500nm以下である。10nm以上とすることにより、好適な暗電流抑制効果が得られ、1000nm以下とすることにより、好適な光電変換効率が得られる。 The thickness of the photoelectric conversion layer is preferably from 10 nm to 1000 nm, more preferably from 50 nm to 800 nm, and particularly preferably from 100 nm to 500 nm. By setting it to 10 nm or more, a suitable dark current suppressing effect is obtained, and by setting it to 1000 nm or less, suitable photoelectric conversion efficiency is obtained.
次に、電子ブロッキング層20について説明する。
電子ブロッキング層20には、電子供与性有機材料を用いることができる。具体的には、低分子材料では、N,N’−ビス(3−メチルフェニル)−(1,1’−ビフェニル)−4,4’−ジアミン(TPD)もしくは4,4’−ビス[N−(ナフチル)−N−フェニル−アミノ]ビフェニル(α−NPD)等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、4,4’,4”−トリス(N−(3−メチルフェニル)N−フェニルアミノ)トリフェニルアミン(m−MTDATA)、ポルフィン、テトラフェニルポルフィリン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体、カルバゾール誘導体、ビフルオレン誘導体等を用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体またはその誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。
Next, the electron blocking layer 20 will be described.
An electron donating organic material can be used for the electron blocking layer 20. Specifically, N, N′-bis (3-methylphenyl)-(1,1′-biphenyl) -4,4′-diamine (TPD) or 4,4′-bis [N Aromatic diamine compounds such as-(naphthyl) -N-phenyl-amino] biphenyl (α-NPD), oxazole, oxadiazole, triazole, imidazole, imidazolone, stilbene derivative, pyrazoline derivative, tetrahydroimidazole, polyarylalkane, butadiene 4,4 ′, 4 ″ -tris (N- (3-methylphenyl) N-phenylamino) triphenylamine (m-MTDATA), porphine, tetraphenylporphyrin copper, phthalocyanine, copper phthalocyanine, titanium phthalocyanine oxide, etc. Polyphyrin compounds, triazole derivatives, oxa Diazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, annealed amine derivatives, amino-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, silazane derivatives, carbazole derivatives, bifluorenes A derivative or the like can be used, and as the polymer material, a polymer such as phenylene vinylene, fluorene, carbazole, indole, pyrene, pyrrole, picoline, thiophene, acetylene, diacetylene, or a derivative thereof can be used. Even if it is not a compound, it can be used as long as it has sufficient hole transportability.
電子ブロッキング層20としては、無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電子ブロッキング層20に用いた場合に、光電変換層に電圧が多くかかるようになり、光電変換効率を高くすることができる。電子ブロッキング層20となりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。
電子ブロッキング層20のイオン化ポテンシャル(Ip)が5.2eV以上であることが好ましく、5.3eV〜5.8eVがより好ましく、5.4eV〜5.7eVが更に好ましい。
An inorganic material can also be used as the electron blocking layer 20. In general, since an inorganic material has a dielectric constant larger than that of an organic material, when it is used for the electron blocking layer 20, a large voltage is applied to the photoelectric conversion layer, and the photoelectric conversion efficiency can be increased. Materials that can be used as the electron blocking layer 20 include calcium oxide, chromium oxide, chromium oxide copper, manganese oxide, cobalt oxide, nickel oxide, copper oxide, gallium copper oxide, strontium copper oxide, niobium oxide, molybdenum oxide, indium copper oxide, Examples include indium silver oxide and iridium oxide.
The ionization potential (Ip) of the electron blocking layer 20 is preferably 5.2 eV or more, more preferably 5.3 eV to 5.8 eV, and even more preferably 5.4 eV to 5.7 eV.
本発明は、基本的に以上のように構成されるものである。以上、本発明の固体撮像素子について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。 The present invention is basically configured as described above. The solid-state imaging device of the present invention has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various modifications or changes may be made without departing from the spirit of the present invention. It is.
以下、本発明の固体撮像素子について、その効果を具体的に説明する。
本実施例においては、実施例1〜実施例9、比較例1〜比較例5の固体撮像素子を作製し、本発明の効果を確認した。なお、実施例1〜実施例9の固体撮像素子は、図1に示す構成であり、基板上に形成された、画素電極/耐熱向上層/電子ブロッキング層/光電変換層/対向電極/封止層の構成である。比較例1の固体撮像素子は、実施例1の固体撮像素子に比して耐熱向上層がない点が異なる以外は、実施例1と同じ構成である。比較例2の固体撮像素子は、実施例1の固体撮像素子に比して溝がなく、かつ耐熱向上層がない点が異なる以外は、実施例1と同じ構成である。比較例3〜比較例5の固体撮像素子は、画素電極間で耐熱向上層がつながっている点が異なる以外は、実施例1と同じ構成である。
なお、下記表3において、耐熱向上層の形態の欄の「連続」とは、隣接する画素電極間で耐熱向上層がつながっていることである。「非連続」とは、隣接する画素電極間で耐熱向上層がつながっていないことである。
Hereinafter, the effect of the solid-state imaging device of the present invention will be specifically described.
In this example, solid-state image sensors of Examples 1 to 9 and Comparative Examples 1 to 5 were fabricated, and the effects of the present invention were confirmed. In addition, the solid-state image sensor of Example 1-Example 9 is the structure shown in FIG. 1, and is formed on the substrate, pixel electrode / heat resistance improving layer / electron blocking layer / photoelectric conversion layer / counter electrode / sealing. Layer configuration. The solid-state image sensor of Comparative Example 1 has the same configuration as that of Example 1 except that the solid-state image sensor of Example 1 is different from the solid-state image sensor of Example 1 in that there is no heat resistance improving layer. The solid-state image sensor of Comparative Example 2 has the same configuration as that of Example 1 except that the solid-state image sensor of Example 1 has no grooves and no heat-resistant improving layer. The solid-state imaging devices of Comparative Examples 3 to 5 have the same configuration as that of Example 1 except that the heat resistance improving layer is connected between the pixel electrodes.
In Table 3 below, “continuous” in the column of the form of the heat-resistant improving layer means that the heat-resistant improving layers are connected between adjacent pixel electrodes. “Discontinuous” means that the heat resistance improving layer is not connected between adjacent pixel electrodes.
(実施例1)
読み出し回路、電荷蓄積部、コンタクト部、画素電極を形成したSi基板上に、耐熱向上層、電子ブロッキング層、光電変換層、対向電極、封止層を積層した撮像素子である。隣り合う画素電極同士の間に深さ20nmの溝部を形成した。
画素電極は、Si基板上に形成されたSiN絶縁層上に10nmの膜厚で、TiNにより形成されている。溝部は画素電極間のSiN絶縁層に形成する。
耐熱向上層は、化合物1で示される有機化合物とC60の混合膜(化合物1:C60=1:1(体積比))を真空中で共蒸着により、10nmの膜厚で形成する。
電子ブロッキング層は化合物1で示される有機化合物を真空蒸着法で50nmの膜厚で形成する。
Example 1
This is an imaging device in which a heat resistance improving layer, an electron blocking layer, a photoelectric conversion layer, a counter electrode, and a sealing layer are stacked on a Si substrate on which a readout circuit, a charge storage unit, a contact unit, and a pixel electrode are formed. A groove having a depth of 20 nm was formed between adjacent pixel electrodes.
The pixel electrode is made of TiN with a thickness of 10 nm on an SiN insulating layer formed on the Si substrate. The trench is formed in the SiN insulating layer between the pixel electrodes.
The heat resistance improving layer is formed by co-evaporating a mixed film of an organic compound represented by compound 1 and C 60 (compound 1: C 60 = 1: 1 (volume ratio)) in a vacuum with a film thickness of 10 nm.
The electron blocking layer is formed by depositing an organic compound represented by Compound 1 with a thickness of 50 nm by vacuum deposition.
光電変換層は化合物2で示される有機化合物とC60の混合膜(化合物2:C60=1:2(体積比))を、真空中で共蒸着により、400nmの膜厚で形成する。
対向電極はITOを高周波マグネトロンスパッタにより、10nmの膜厚で形成する。
封止層は、酸化アルミニウム膜と窒化珪素膜の積層膜を形成した。酸化アルミニウム膜は原子層堆積装置を使用し、100nmの膜厚で形成した。窒化珪素膜はマグネトロンスパッタにより、100nmの膜厚で形成した。
実施例1は、画素電極間に耐熱向上層が存在していない。溝部の角度θ1は55°であり、電子ブロッキング層の角度θ2は28°であった。
溝部の角度θ1と、電子ブロッキング層の角度θ2の測定は、作製した固体撮像素子から溝部を含む一部を切り取り、SEM像を得た。このSEM像を基に、上述の図3(a)に示す角度θ1と図3(b)に示す角度θ2を測定した。
The photoelectric conversion layer is formed by mixing a mixed film of an organic compound represented by Compound 2 and C 60 (compound 2: C 60 = 1: 2 (volume ratio)) with a film thickness of 400 nm by co-evaporation in vacuum.
The counter electrode is made of ITO with a film thickness of 10 nm by high frequency magnetron sputtering.
As the sealing layer, a laminated film of an aluminum oxide film and a silicon nitride film was formed. The aluminum oxide film was formed with a film thickness of 100 nm using an atomic layer deposition apparatus. The silicon nitride film was formed with a film thickness of 100 nm by magnetron sputtering.
In Example 1, the heat resistance improving layer does not exist between the pixel electrodes. The groove angle θ 1 was 55 °, and the electron blocking layer angle θ 2 was 28 °.
The angle theta 1 of the groove, the measurement of the angle theta 2 of the electron blocking layer is cut portion comprising a groove from the solid-state imaging device produced to obtain a SEM image. Based on this SEM image was measured angle theta 2 shown in angle theta 1 and 3 shown in FIG. 3 described above (a) (b).
(実施例2)
実施例2は、実施例1と同様の構成であり、その作製方法も実施例1の固体撮像素子と同様の作製方法である。しかしながら、実施例2の固体撮像素子では、溝部の角度θ1は60°であり、電子ブロッキング層の角度θ2は30°であった。
(Example 2)
The second embodiment has the same configuration as that of the first embodiment, and the manufacturing method thereof is the same manufacturing method as that of the solid-state imaging device of the first embodiment. However, in the solid-state imaging device of Example 2, the groove portion angle θ 1 was 60 °, and the electron blocking layer angle θ 2 was 30 °.
(実施例3)
実施例3は、実施例1と同様の構成であり、その作製方法も実施例1の固体撮像素子と同様の作製方法である。しかしながら、実施例3の固体撮像素子では、溝部の角度θ1は52°であり、電子ブロッキング層の角度θ2は25°であった。
(Example 3)
The third embodiment has the same configuration as that of the first embodiment, and the manufacturing method thereof is the same manufacturing method as that of the solid-state imaging device of the first embodiment. However, in the solid-state imaging device of Example 3, the angle θ 1 of the groove was 52 °, and the angle θ 2 of the electron blocking layer was 25 °.
(実施例4)
実施例4は、実施例1に対し、耐熱向上層の厚みが15nmである点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、耐熱向上層の厚みを15nmとした点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例4の固体撮像素子では、溝部の角度θ1は55°であり、電子ブロッキング層の角度θ2は27°であった。
Example 4
Example 4 is the same as Example 1 except that the thickness of the heat-resistant improving layer is 15 nm, as compared to Example 1. The production method is also the same production method as that of the solid-state imaging device of Example 1, except that the thickness of the heat-resistant improvement layer is 15 nm as compared with Example 1. In the solid-state imaging device of Example 4, the angle θ 1 of the groove was 55 °, and the angle θ 2 of the electron blocking layer was 27 °.
(実施例5)
実施例5は、実施例1に対し、耐熱向上層の厚みが5nmである点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、耐熱向上層の厚みを5nmとした点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例5の固体撮像素子では、溝部の角度θ1は55°であり、電子ブロッキング層の角度θ2は29°であった。
(Example 5)
Example 5 is the same as Example 1 except that the thickness of the heat-resistant improving layer is 5 nm, as compared to Example 1. The production method is also the same production method as that of the solid-state imaging device of Example 1, except that the thickness of the heat-resistant improvement layer is 5 nm as compared with Example 1. The solid-state imaging element according to embodiment 5, the angle theta 1 of the groove is 55 °, the angle theta 2 of the electron-blocking layer was 29 °.
(実施例6)
実施例6は、実施例1に対し、溝の深さが40nmである点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部の深さを40nmとした点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例6の固体撮像素子では、溝部の角度θ1は45°であり、電子ブロッキング層の角度θ2は45°であった。
(Example 6)
Example 6 is the same as Example 1 except that the depth of the groove is 40 nm. The manufacturing method is also the same manufacturing method as that of the solid-state imaging device of Example 1 except that the depth of the groove is 40 nm as compared with Example 1. The solid-state imaging element according to embodiment 6, the angle theta 1 of the groove is 45 °, the angle theta 2 of the electron-blocking layer was 45 °.
(実施例7)
実施例7は、実施例1に比して溝の深さを40nmとし、電子ブロッキング層の厚みを70nmとした点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部の深さを40nmとし、電子ブロッキング層の厚みを70nmとした点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例7の固体撮像素子では、溝部の角度θ1は45°であり、電子ブロッキング層の角度θ2は42°であった。
(Example 7)
Example 7 has the same configuration as Example 1 except that the depth of the groove is 40 nm and the thickness of the electron blocking layer is 70 nm as compared to Example 1. The manufacturing method is also the same manufacturing method as that of the solid-state imaging device of Example 1 except that the depth of the groove is 40 nm and the thickness of the electron blocking layer is 70 nm as compared with Example 1. In the solid-state imaging device of Example 7, the angle θ 1 of the groove was 45 °, and the angle θ 2 of the electron blocking layer was 42 °.
(実施例8)
実施例8は、実施例1に対し、溝の深さを40nmとし、電子ブロッキング層の厚みを70nmとした点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部の深さを40nmとし、電子ブロッキング層の厚みを70nmとし、電子ブロッキング層にアニール処理を施した点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例8の固体撮像素子では、溝部の角度θ1は45°であり、電子ブロッキング層の角度θ2は10°であった。なお、アニール処理は、温度190℃、10分の条件で行った。
(Example 8)
Example 8 is the same as Example 1 except that the depth of the groove is 40 nm and the thickness of the electron blocking layer is 70 nm. The fabrication method is also solid-state imaging device of Example 1 except that the depth of the groove is 40 nm, the thickness of the electron blocking layer is 70 nm, and the electron blocking layer is annealed as compared with Example 1. Is the same manufacturing method. In the solid-state imaging device of Example 8, the angle θ 1 of the groove was 45 °, and the angle θ 2 of the electron blocking layer was 10 °. Note that the annealing treatment was performed at a temperature of 190 ° C. for 10 minutes.
(実施例9)
実施例9は、実施例1に対し、溝の深さを30nmとし、電子ブロッキング層の厚みを60nmとした点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部の深さを30nmとし、電子ブロッキング層の厚みを60nmとし、電子ブロッキング層にアニール処理を施した点以外は、実施例1の固体撮像素子と同様の作製方法である。実施例9の固体撮像素子では、溝部の角度θ1は45°であり、電子ブロッキング層の角度θ2は36°であった。
Example 9
Example 9 is the same as Example 1 except that the groove depth is 30 nm and the electron blocking layer thickness is 60 nm, as compared to Example 1. The solid-state imaging device of Example 1 is also the same as that of Example 1 except that the groove depth is 30 nm, the electron blocking layer thickness is 60 nm, and the electron blocking layer is annealed. Is the same manufacturing method. In the solid-state imaging device of Example 9, the angle θ 1 of the groove was 45 °, and the angle θ 2 of the electron blocking layer was 36 °.
(比較例1)
比較例1は、実施例1に対し、耐熱向上層がない点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、耐熱向上層を形成しない点以外は、実施例1の固体撮像素子と同様である。比較例1の固体撮像素子では、溝部の角度θ1は55°であり、電子ブロッキング層の角度θ2は32°であった。
(Comparative Example 1)
Compared to Example 1, Comparative Example 1 has the same configuration as Example 1 except that there is no heat-resistant improving layer. The manufacturing method is also the same as that of the solid-state imaging device of Example 1 except that the heat-resistant improvement layer is not formed as compared with Example 1. In the solid-state imaging device of Comparative Example 1, the groove portion angle θ 1 was 55 °, and the electron blocking layer angle θ 2 was 32 °.
(比較例2)
比較例2は、実施例1に対し、溝部がなく、かつ耐熱向上層がない点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部を形成せず、かつ耐熱向上層を形成しない点以外は、実施例1の固体撮像素子と同様の作製方法である。比較例2の固体撮像素子では、電子ブロッキング層の角度θ2は10°であった。
(Comparative Example 2)
Compared to Example 1, Comparative Example 2 has the same configuration as Example 1 except that there is no groove and no heat resistance improving layer. The manufacturing method is the same as the manufacturing method of the solid-state imaging device of Example 1 except that the groove portion is not formed and the heat resistance improving layer is not formed as compared with Example 1. In the solid-state imaging device of Comparative Example 2, the angle θ 2 of the electron blocking layer was 10 °.
(比較例3)
比較例3は、実施例1に対し、溝部の深さが10nmであり、耐熱向上層の厚みが20nmであり、画素電極間で耐熱向上層がつながっている点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、溝部の深さを10nmとし、耐熱向上層の厚みを20nmとした点以外は、実施例1の固体撮像素子と同様である。
比較例3の固体撮像素子では、溝部の角度θ1は55°であり、電子ブロッキング層の角度θ2は36°であった。
(Comparative Example 3)
Comparative Example 3 is the same as Example 1 except that the depth of the groove is 10 nm, the thickness of the heat-resistant improving layer is 20 nm, and the heat-resistant improving layer is connected between the pixel electrodes. It is the composition. The manufacturing method is also the same as that of the solid-state imaging device of Example 1 except that the depth of the groove is 10 nm and the thickness of the heat-resistant improvement layer is 20 nm, as compared with Example 1.
In the solid-state imaging device of Comparative Example 3, the groove portion angle θ 1 was 55 °, and the electron blocking layer angle θ 2 was 36 °.
(比較例4)
比較例4は、実施例1に対し、画素電極間で耐熱向上層がつながっている点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、耐熱向上層を画素電極間で連続するように形成する点以外は、実施例1の固体撮像素子と同様の作製方法である。比較例4の固体撮像素子では、溝部の角度θ1は45°であり、電子ブロッキング層の角度θ2は26°であった。
(Comparative Example 4)
Comparative Example 4 has the same configuration as that of Example 1 except that the heat resistance improving layer is connected between the pixel electrodes with respect to Example 1. The manufacturing method is also the same manufacturing method as that of the solid-state imaging device of Example 1, except that the heat resistance improving layer is formed so as to be continuous between the pixel electrodes as compared with Example 1. In the solid-state imaging device of Comparative Example 4, the groove portion angle θ 1 was 45 °, and the electron blocking layer angle θ 2 was 26 °.
(比較例5)
比較例5は、実施例1に対し、電子ブロッキング層の厚みを60nmとし、画素電極間で耐熱向上層がつながっている点以外は、実施例1と同様の構成である。その作製方法も、実施例1に比して、耐熱向上層を画素電極間で連続するように形成し、電子ブロッキング層の厚みを60nmとした点以外は、実施例1の固体撮像素子と同様の作製方法である。比較例5の固体撮像素子では、溝部の角度θ1は48°であり、電子ブロッキング層の角度θ2は27°であった。
(Comparative Example 5)
Comparative Example 5 has the same configuration as that of Example 1 except that the thickness of the electron blocking layer is 60 nm and the heat resistance improving layer is connected between the pixel electrodes. The fabrication method is also the same as that of the solid-state imaging device of the first embodiment except that the heat resistance improving layer is formed so as to be continuous between the pixel electrodes and the thickness of the electron blocking layer is 60 nm as compared with the first embodiment. This is a manufacturing method. In the solid-state imaging device of Comparative Example 5, the groove angle θ 1 was 48 °, and the electron blocking layer angle θ 2 was 27 °.
作製した各固体撮像素子の対向電極に、電界強度2.0×105V/cmの電界を印加して、光を照射しない環境での暗電流と、画像の滲みの有無を、各固体撮像素子作成後、熱処理無しで評価した評価結果と、熱処理後の評価結果を下記表3に示す。
画像の滲みは、隣接画素間でキャリアをやりとりするために、画像が滲む現象である(解像度低下)。画像の滲みの有無は、解像度チャートを撮影し、これによって得られる画像の滲みの有無を判定することにより評価した。
熱処理は、固体撮像素子を温度240℃のホットプレート上に2分間保持することで行った。作製した固体撮像素子の一部について、固体撮像素子を温度235℃のホットプレート上に2分間保持することで熱処理を行った。下記表3の「熱処理後(235℃、2分)」の欄において「−」は熱処理を行っていないことを示す。なお、下記表3において、各「暗電流(相対値)」は実施例1の初期状態を1とした数値である。
Applying an electric field strength of 2.0 × 10 5 V / cm to the counter electrode of each manufactured solid-state imaging device, each solid-state imaging is performed to determine whether or not there is dark current in an environment where light is not irradiated and whether or not image blurring occurs. Table 3 below shows the evaluation results evaluated without the heat treatment after the device was prepared and the evaluation results after the heat treatment.
Image blur is a phenomenon in which an image blurs due to exchange of carriers between adjacent pixels (decrease in resolution). The presence or absence of image blur was evaluated by taking a resolution chart and determining the presence or absence of image blur.
The heat treatment was performed by holding the solid-state imaging device on a hot plate having a temperature of 240 ° C. for 2 minutes. About a part of produced solid-state image sensor, the solid-state image sensor was heat-processed by hold | maintaining on a hot plate with a temperature of 235 degreeC for 2 minutes. In the column of “After heat treatment (235 ° C., 2 minutes)” in Table 3 below, “-” indicates that heat treatment was not performed. In Table 3 below, each “dark current (relative value)” is a numerical value with the initial state of Example 1 being 1.
実施例1〜9は、いずれも画像の滲みが無く、熱処理後の性能の劣化も起こらなかった。
また、耐熱向上層も厚みを厚くすると、光電変換層に同じ電界強度を印加するのに必要な外部電圧が高くなるため、必要以上の膜厚にしないほうがよい。耐熱向上層の厚みは30nm以下が好ましい。
In each of Examples 1 to 9, there was no blur of the image, and the performance after heat treatment was not deteriorated.
In addition, when the heat resistance improving layer is also thickened, an external voltage necessary for applying the same electric field strength to the photoelectric conversion layer is increased. The thickness of the heat resistance improving layer is preferably 30 nm or less.
一方、耐熱向上層の無い比較例1は、熱処理後に暗電流が増加した。このように耐熱性が低い。また、比較例1は電子ブロッキング層の凹部の角度θ2が30°を超えるために、画素電極間上にある電子ブロッキング層、光電変換層に粗密な領域が形成される。光電変換層上に形成した対向電極が、粗密部に侵入し、電界を印加した際に、侵入した対向電極の一部に電界が集中し、暗電流が増加してしまう。
比較例2は、溝部がなく、かつ耐熱向上層がないため、熱処理後に暗電流が増加した。
比較例3〜比較例5は、画素電極間で耐熱向上層がつながっているため、隣接する画素電極間で電荷のやり取りが行われ、熱処理前から暗電流が増加した。また、隣接する画素電極間で電荷のやり取りにより、撮影した解像度チャートで滲みが発生した。
On the other hand, in Comparative Example 1 having no heat resistance improving layer, the dark current increased after the heat treatment. Thus, heat resistance is low. In Comparative Example 1 in order angle theta 2 of the concave portion of the electron blocking layer is more than 30 °, the electron blocking layer on between the pixel electrodes, coarse grain region is formed in the photoelectric conversion layer. When the counter electrode formed on the photoelectric conversion layer penetrates into the dense part and an electric field is applied, the electric field is concentrated on a part of the counter electrode that has entered, and the dark current increases.
In Comparative Example 2, the dark current increased after the heat treatment because there was no groove and no heat-resistant improving layer.
In Comparative Examples 3 to 5, since the heat resistance improving layer is connected between the pixel electrodes, charges are exchanged between adjacent pixel electrodes, and the dark current increases before the heat treatment. In addition, blurring occurred in the taken resolution chart due to the exchange of charges between adjacent pixel electrodes.
実施例1、実施例4、実施例5、比較例1を比較すると、耐熱向上層の厚みが厚い方が耐熱性が向上する。しかしながら、膜厚が厚いと電力消費が上がるという点で、耐熱向上層の厚みは必要最低限にした方がよい。具体的には、耐熱向上層の厚みとしては5nmあれば十分な耐熱性を得ることができる。
実施例1、実施例2、実施例3、比較例4、比較例5を比較すると、溝部の深さが20nmで、耐熱向上層の厚みが10nmの場合、溝部の角度θ1を50°以上とすることで耐熱向上層を非連続にできる。比較例4、5のように溝部の角度θ1が50°未満では耐熱向上層は連続である。
When Example 1, Example 4, Example 5, and Comparative Example 1 are compared, the heat resistance improves as the thickness of the heat resistance improving layer increases. However, it is better to minimize the thickness of the heat-resistant improving layer in that the power consumption increases when the film thickness is large. Specifically, sufficient heat resistance can be obtained if the thickness of the heat resistance improving layer is 5 nm.
When Example 1, Example 2, Example 3, Comparative Example 4, and Comparative Example 5 are compared, when the depth of the groove is 20 nm and the thickness of the heat-resistant improving layer is 10 nm, the angle θ 1 of the groove is 50 ° or more. By doing so, the heat resistance improving layer can be discontinuous. Groove angle theta 1 heat improving layer is less than 50 ° as in Comparative Examples 4 and 5 are continuous.
実施例6、実施例7、実施例8、実施例9、比較例4を比較すると、溝部の角度θ1が50°未満でも、溝部の深さを深くすることで耐熱向上層を非連続にできる。この場合、電子ブロッキング層の凹部の角度θ2が増加し、暗電流が増加する。実施例8ではアニール処理を施すことで凹部の角度θ2を小さくしている。また、電子ブロッキング層の凹部の角度θ2を小さくするには、電子ブロッキング層の膜厚を厚くする必要があるが、膜厚が厚すぎると同じ電界強度を与えるために高い外部電圧を与える必要が生じるので、電子ブロッキング層の膜厚は必要最低限にした方がよい。 Example 6, Example 7, Example 8, Example 9, a comparison of Comparative Example 4, also at an angle theta 1 is less than 50 ° of the groove, the non-continuous heat improving layer by the depth of the groove it can. In this case, the angle θ 2 of the concave portion of the electron blocking layer increases, and the dark current increases. In Example 8, the angle θ 2 of the concave portion is reduced by performing an annealing process. Moreover, in order to reduce the angle θ 2 of the concave portion of the electron blocking layer, it is necessary to increase the film thickness of the electron blocking layer. However, if the film thickness is too large, it is necessary to apply a high external voltage to give the same electric field strength. Therefore, it is better to minimize the thickness of the electron blocking layer.
実施例1〜実施例9を比較すると、図8にも示すが、電子ブロッキング層の凹部の角度θ2が30°を超えると暗電流が増加する。このことから、電子ブロッキング層の凹部の角度θ2は30°以下であることが好ましい。 Comparing Examples 1 to 9, is shown in FIG. 8, the dark current increases the angle theta 2 of the concave portion of the electron blocking layer is greater than 30 °. From this, it is preferable that the angle θ 2 of the concave portion of the electron blocking layer is 30 ° or less.
10、10a、100 固体撮像素子
12 基板
14 絶縁層
15 溝部
16 画素電極
18 耐熱向上層
20 電子ブロッキング層
22 光電変換層
24 対向電極
26 封止層
27 隔壁
28 カラーフィルタ
29 遮光層
30 オーバーコート層
40 読出し回路
42 対向電極電圧供給部
44 第1の接続部
46 第2の接続部
48 配線層
50 光電変換素子
70 絶縁体
DESCRIPTION OF SYMBOLS 10, 10a, 100 Solid-state image sensor 12 Board | substrate 14 Insulating layer 15 Groove part 16 Pixel electrode 18 Heat resistance improvement layer 20 Electron blocking layer 22 Photoelectric conversion layer 24 Counter electrode 26 Sealing layer 27 Partition 28 Color filter 29 Light-shielding layer 30 Overcoat layer 40 Read circuit 42 Counter electrode voltage supply unit 44 First connection unit 46 Second connection unit 48 Wiring layer 50 Photoelectric conversion element 70 Insulator
Claims (11)
前記絶縁層直上に設けられた複数の画素電極と、
前記画素電極の上方に設けられた、耐熱性を向上させる耐熱向上層と、
前記耐熱向上層の上方に設けられ、前記画素電極からの電子注入を抑制する電子ブロッキング層と、
前記電子ブロッキング層の上方に設けられ、受光した光に応じて電荷を生成する光電変換層と、
前記光電変換層の上方に設けられ、前記複数の画素電極で共有する対向電極と、
前記画素電極に接続され、前記画素電極で捕集された電荷に応じた信号を読み出す信号読出し回路とを有し、
前記耐熱向上層は、フラーレンまたはフラーレン誘導体と前記電子ブロッキング層を構成する材料が混合された層であり、かつ前記耐熱向上層は、隣接する前記画素電極の間で断絶していることを特徴とする固体撮像素子。 An insulating layer provided on the surface of the substrate;
A plurality of pixel electrodes provided immediately above the insulating layer;
A heat resistance improving layer for improving heat resistance, provided above the pixel electrode;
An electron blocking layer that is provided above the heat resistance improving layer and suppresses electron injection from the pixel electrode;
A photoelectric conversion layer that is provided above the electron blocking layer and generates a charge in response to received light;
A counter electrode provided above the photoelectric conversion layer and shared by the plurality of pixel electrodes;
A signal readout circuit that is connected to the pixel electrode and reads out a signal corresponding to the charge collected by the pixel electrode;
It said refractory improving layer is a layer material are mixed constituting the fullerene or fullerene derivative electron blocking layer, and the heat-resistant improving layer has a feature that it is severed between adjacent said pixel electrode A solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014104307A JP6231435B2 (en) | 2014-05-20 | 2014-05-20 | Solid-state image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014104307A JP6231435B2 (en) | 2014-05-20 | 2014-05-20 | Solid-state image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220395A JP2015220395A (en) | 2015-12-07 |
JP6231435B2 true JP6231435B2 (en) | 2017-11-15 |
Family
ID=54779528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014104307A Active JP6231435B2 (en) | 2014-05-20 | 2014-05-20 | Solid-state image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6231435B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11043538B2 (en) | 2018-06-04 | 2021-06-22 | Samsung Electronics Co., Ltd. | Organic image sensors |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023140013A1 (en) * | 2022-01-24 | 2023-07-27 | パナソニックIpマネジメント株式会社 | Photoelectric conversion element, imaging device and fullerene derivative solution |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257331A (en) * | 2000-03-09 | 2001-09-21 | Fuji Photo Film Co Ltd | Solid-state sensor and radiation image information capture apparatus |
JP2001272472A (en) * | 2000-03-23 | 2001-10-05 | Fuji Photo Film Co Ltd | Solid-state sensor and radiation image reader |
JP2006156555A (en) * | 2004-11-26 | 2006-06-15 | Toshiba Corp | X-ray plane detector |
JP2008089491A (en) * | 2006-10-04 | 2008-04-17 | Fujifilm Corp | Radiographic image detection device |
JP2008098390A (en) * | 2006-10-12 | 2008-04-24 | Fujifilm Corp | Radiation image detector and its driving method |
JP5677890B2 (en) * | 2010-09-30 | 2015-02-25 | 富士フイルム株式会社 | Photoelectric conversion element, method for manufacturing photoelectric conversion element, and imaging element |
JP5323025B2 (en) * | 2010-10-26 | 2013-10-23 | 富士フイルム株式会社 | Solid-state image sensor |
-
2014
- 2014-05-20 JP JP2014104307A patent/JP6231435B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11043538B2 (en) | 2018-06-04 | 2021-06-22 | Samsung Electronics Co., Ltd. | Organic image sensors |
Also Published As
Publication number | Publication date |
---|---|
JP2015220395A (en) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6059697B2 (en) | Photoelectric conversion device and imaging device | |
JP5270642B2 (en) | Photoelectric conversion element and imaging element | |
JP6010514B2 (en) | Photoelectric conversion device and imaging device | |
JP5323025B2 (en) | Solid-state image sensor | |
JP6046649B2 (en) | Photoelectric conversion device and imaging device using the same | |
JP6047109B2 (en) | Photoelectric conversion device, optical sensor, and imaging device | |
WO2011125526A1 (en) | Photoelectric conversion element and image pickup element | |
JP6145872B2 (en) | Method for forming photoelectric conversion layer | |
JP5814293B2 (en) | PHOTOELECTRIC CONVERSION ELEMENT AND IMAGING ELEMENT, PHOTOELECTRIC CONVERSION ELEMENT MANUFACTURING METHOD, AND IMAGING ELEMENT MANUFACTURING METHOD | |
WO2014157238A1 (en) | Photoelectric conversion material, photoelectric conversion element and method for using same, optical sensor, and image pickup element | |
JP5662893B2 (en) | Vapor deposition material for photoelectric conversion element, photoelectric conversion element, sensor, imaging element | |
JP5806176B2 (en) | Solid-state imaging device and method for manufacturing solid-state imaging device | |
JP5824436B2 (en) | Photoelectric conversion device and imaging device using the same | |
JP2015043362A (en) | Photoelectric conversion element and image pickup element | |
WO2013031471A1 (en) | Photoelectric conversion element manufacturing method and image capture element manufacturing method | |
JP6231435B2 (en) | Solid-state image sensor | |
WO2015025717A1 (en) | Photoelectric conversion element, optical sensor and imaging element | |
JP6059616B2 (en) | Photoelectric conversion material, photoelectric conversion element and method of using the same, optical sensor, imaging element | |
WO2014157009A1 (en) | Photoelectric conversion element, imaging element and optical sensor | |
JP2013055248A (en) | Manufacturing method of photoelectric conversion element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6231435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |