JP6223317B2 - Semiconductor inspection apparatus and semiconductor inspection method - Google Patents
Semiconductor inspection apparatus and semiconductor inspection method Download PDFInfo
- Publication number
- JP6223317B2 JP6223317B2 JP2014231193A JP2014231193A JP6223317B2 JP 6223317 B2 JP6223317 B2 JP 6223317B2 JP 2014231193 A JP2014231193 A JP 2014231193A JP 2014231193 A JP2014231193 A JP 2014231193A JP 6223317 B2 JP6223317 B2 JP 6223317B2
- Authority
- JP
- Japan
- Prior art keywords
- contact probe
- semiconductor chip
- cover
- stage
- main shaft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
本発明は、半導体チップの検査装置および検査方法に関するものである。 The present invention relates to a semiconductor chip inspection apparatus and inspection method.
従来、ステージ上に載置された半導体チップにコンタクトプローブを接触させてステージとコンタクトプローブとの間に電圧を印加することで、半導体チップの電気的特性の検査を行う装置がある（例えば、特許文献１参照）。 2. Description of the Related Art Conventionally, there is an apparatus for inspecting electrical characteristics of a semiconductor chip by bringing a contact probe into contact with a semiconductor chip placed on a stage and applying a voltage between the stage and the contact probe (for example, a patent) Reference 1).
パワー半導体チップの終端構造は、ウエハプロセスの性能向上およびウエハ材料の性質向上によって、シュリンク可能となった。パワー半導体チップの終端部をシュリンクすることで、チップコストの低減に大きな効果が得られるが、電極間の距離が短くなることに加えて、パワー半導体チップを高耐圧化することで、ベアチップ状態で高電圧を印加すると放電するリスクが発生する。検査時の放電によって半導体チップの部分的な破損、または不具合が生じることが知られている。そのため、検査時の放電を防止することは重要である。 The power semiconductor chip termination structure has become shrinkable due to improved wafer process performance and improved wafer material properties. Shrinking the end of the power semiconductor chip can greatly reduce the chip cost. In addition to shortening the distance between the electrodes, increasing the breakdown voltage of the power semiconductor chip allows When a high voltage is applied, there is a risk of discharging. It is known that the semiconductor chip is partially damaged or malfunctioned by the discharge during the inspection. Therefore, it is important to prevent discharge during inspection.
従来の装置は大気中での検査であるため、放電しないように検査を実施するには、デバイス側の電極間の距離を確保したり、または印加電圧を下げたりする必要があった。前者の場合はチップコストの増加が問題となり、後者の場合は耐圧保証範囲の低下が問題となる。 Since the conventional apparatus is an inspection in the atmosphere, in order to perform the inspection so as not to discharge, it is necessary to secure the distance between the electrodes on the device side or to lower the applied voltage. In the former case, an increase in chip cost becomes a problem, and in the latter case, a decrease in the breakdown voltage guaranteed range becomes a problem.
そこで、本発明は、検査時の放電を防止するとともに、検査におけるデバイス構造および保証範囲への制約をなくすことが可能な技術を提供することを目的とする。 Accordingly, an object of the present invention is to provide a technique capable of preventing discharge during inspection and eliminating restrictions on the device structure and the guaranteed range in the inspection.
本発明に係る半導体検査装置は、半導体チップを載置するためのステージと、前記半導体チップに押し当てて当該半導体チップを前記ステージに固定するとともに当該半導体チップの電気的特性を検査するコンタクトプローブと、前記コンタクトプローブを支持し、かつ、当該コンタクトプローブと一体的にまたは当該コンタクトプローブと独立に切り替えて、上下動可能に構成されるコンタクトプローブ主軸と、頂部が前記コンタクトプローブ主軸に固定され、かつ、前記コンタクトプローブ主軸の下降時に下端部が前記ステージに接触し、当該ステージとで前記半導体チップおよびその周辺に閉空間を形成する可撓性のドーム状のカバーとを備えるものである。 A semiconductor inspection apparatus according to the present invention includes a stage for mounting a semiconductor chip, a contact probe that presses against the semiconductor chip and fixes the semiconductor chip to the stage, and inspects electrical characteristics of the semiconductor chip. A contact probe main shaft that supports the contact probe and is configured to be movable up and down by switching to the contact probe integrally or independently of the contact probe; and a top portion is fixed to the contact probe main shaft; and The lower end of the contact probe main shaft comes into contact with the stage when the contact probe main shaft is lowered, and the semiconductor chip and a flexible dome-shaped cover that forms a closed space around the semiconductor chip are provided.
本発明に係る半導体検査方法は、ステージ上に半導体チップを載置する工程（ａ）と、コンタクトプローブ主軸をコンタクトプローブおよび、頂部が前記コンタクトプローブ主軸に固定される可撓性のドーム状のカバーとともに下降させ、当該カバーの下端部が前記ステージに接触し、当該ステージと前記カバーとで前記半導体チップおよびその周辺に閉空間を形成する工程（ｂ）と、前記コンタクトプローブ主軸を前記コンタクトプローブおよび前記カバーとともにさらに下降させることで前記コンタクトプローブを前記半導体チップに押し当てるとともに、前記カバーの弾性変形によって前記閉空間中の空気を圧縮し排出する工程（ｃ）と、前記コンタクトプローブを前記半導体チップに押し当てた状態で前記コンタクトプローブ主軸を前記カバーとともに上昇させることで前記カバーを弾性復帰させて前記閉空間を減圧する工程（ｄ）と、前記ステージと前記コンタクトプローブとの間に高電圧を印加することで前記半導体チップの電気的特性を検査する工程（ｅ）とを備えるものである。 A semiconductor inspection method according to the present invention includes a step (a) of placing a semiconductor chip on a stage, a contact probe main shaft as a contact probe, and a flexible dome-shaped cover whose top is fixed to the contact probe main shaft. And (b) forming a closed space around the semiconductor chip and its periphery with the stage and the cover, and a lower end portion of the cover in contact with the stage; A step (c) of pressing the contact probe against the semiconductor chip by further lowering together with the cover, and compressing and discharging air in the closed space by elastic deformation of the cover; and The contact probe spindle is pressed against A step (d) in which the cover is elastically restored by being lifted together with the cover to depressurize the closed space; and a high voltage is applied between the stage and the contact probe to thereby provide electrical characteristics of the semiconductor chip. And a step (e) of inspecting.
本発明によれば、コンタクトプローブ主軸をコンタクトプローブおよびカバーとともに下降させ、ステージとカバーとで半導体チップおよびその周辺に閉空間を形成し、コンタクトプローブ主軸をコンタクトプローブおよびカバーとともにさらに下降させることでコンタクトプローブを半導体チップに押し当てるとともに、カバーの弾性変形によって閉空間中の空気を圧縮し排出する。そして、コンタクトプローブを半導体チップに押し当てた状態でコンタクトプローブ主軸をカバーとともに上昇させることでカバーを弾性復帰させて閉空間を減圧し、ステージとコンタクトプローブとの間に高電圧を印加することで半導体チップの電気的特性を検査する。 According to the present invention, the contact probe main shaft is lowered together with the contact probe and the cover, the closed space is formed in the semiconductor chip and its periphery by the stage and the cover, and the contact probe main shaft is further lowered together with the contact probe and the cover to make the contact The probe is pressed against the semiconductor chip, and the air in the closed space is compressed and discharged by elastic deformation of the cover. Then, with the contact probe pressed against the semiconductor chip, the contact probe spindle is lifted together with the cover, the cover is elastically restored, the closed space is decompressed, and a high voltage is applied between the stage and the contact probe. Inspect the electrical characteristics of the semiconductor chip.
したがって、半導体チップおよびその周辺に形成された閉空間を減圧した状態で半導体チップの検査を実施することができるため、検査時の放電を防止でき、これにより、検査におけるデバイス構造および保証範囲への制約をなくすことが可能となる。 Therefore, since the semiconductor chip can be inspected in a state where the closed space formed in the semiconductor chip and the periphery thereof is decompressed, discharge during the inspection can be prevented, thereby reducing the device structure and the warranty range in the inspection. It is possible to remove the restrictions.
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体検査装置１０の動作を説明するための断面図である。より具体的には、図１（ａ）は、ステージ１４とカバー１１とで半導体チップ１およびその周辺に閉空間２０を形成する工程を示す断面図であり、図１（ｂ）は、コンタクトプローブ１２を半導体チップ１に押し当てるとともに閉空間２０中の空気を排気する工程を示す断面図であり、図１（ｃ）は、閉空間２０を減圧する工程を示す断面図である。
<
図１（ａ）に示すように、半導体検査装置１０は、ステージ１４と、コンタクトプローブ１２と、コンタクトプローブ主軸１３と、カバー１１とを備えている。半導体検査装置１０は、ステージ１４、コンタクトプローブ１２およびコンタクトプローブ主軸１３を制御する制御部（図示省略）をさらに備えている。ステージ１４は、半導体チップ１の設置面と接触した状態で半導体チップ１を載置するための台座である。
As shown in FIG. 1A, the
コンタクトプローブ主軸１３は、コンタクトプローブ１２を支持し、かつ、コンタクトプローブ１２と一体的にまたはコンタクトプローブ１２と独立に切り替えて、上下動可能に構成されている。コンタクトプローブ主軸１３は、外側部分を構成する第１軸部１３ａと、内側部分を構成する第２軸部１３ｂとを備え、第１軸部１３ａと第２軸部１３ｂは別々に駆動される。第２軸部１３ｂはコンタクトプローブ１２を支持し、コンタクトプローブ主軸１３がコンタクトプローブ１２と一体的に上下動するときは、第１軸部１３ａと第２軸部１３ｂがともに駆動される。コンタクトプローブ１２を上下動せずにコンタクトプローブ主軸１３のみを独立に上下動するときは、第１軸部１３ａのみが駆動される。
The contact probe
コンタクトプローブ１２の上端部は、コンタクトプローブ主軸１３（より具体的には、第２軸部１３ｂ）に支持され、コンタクトプローブ１２の主要部は、コンタクトプローブ主軸１３の下面から下方に突出している。コンタクトプローブ１２は、コンタクトプローブ主軸１３とともに下降し、ステージ１４上に載置された半導体チップ１にコンタクトプローブ１２の先端を押し当てることで半導体チップ１をステージ１４に固定する。コンタクトプローブ１２は、導電性を有する、例えば銅、タングステンまたはレニウムタングステンなどの金属材料で構成されている。半導体検査装置１０では、コンタクトプローブ１２を半導体チップ１に押し当てた状態でステージ１４とコンタクトプローブ１２との間に電圧を印加することで半導体チップ１の電気的特性を検査する。
The upper end portion of the
ここで、縦型構造の半導体チップ１の評価の際、外部と接続するための一方の電極は、半導体チップ１の上面に設けた接続パッド（図示省略）と接触するコンタクトプローブ１２である。そして他方の電極は、半導体チップ１の下面、つまり、設置面にて接触するステージ１４の上面である。コンタクトプローブ１２は、コンタクトプローブ主軸１３の内部を通る信号線（図示省略）を介して制御部と接続されている。ステージ１４は、ステージ１４の側面などに設けた接続部（図示省略）に接続された信号線（図示省略）を介して制御部に接続されている。
Here, when evaluating the
カバー１１の頂部は、コンタクトプローブ主軸１３（より具体的には、第１軸部１３ａ）の下端部に固定され、コンタクトプローブ主軸１３と一体的に上下動可能に構成されている。また、カバー１１は、コンタクトプローブ主軸１３の下面から突出するコンタクトプローブ１２の上方および側方を覆うように設けられている。すなわち、カバー１１は、可撓性を有する絶縁材料（例えば、合成ゴムなど）にて構成され、可撓性のドーム状に形成されている。
The top portion of the
カバー１１は、頂部である固定部１１ａと、本体部１１ｂと、下端部である吸着部１１ｃとを備えている。固定部１１ａは、角柱状または円柱状に形成され、上面に形成された穴部１１ｄを備えており、カバー１１は、穴部１１ｄにコンタクトプローブ主軸１３を挿通させた状態でコンタクトプローブ主軸１３に固定されている。本体部１１ｂは、半球状に形成され、固定部１１ａの下端と連なるように形成されている。吸着部１１ｃは、本体部１１ｂの下端から外方へ突出する庇状に形成され、コンタクトプローブ主軸１３の下降時にステージ１４の上面に接触し吸着するようになっている。
The
次に、半導体検査装置１０の動作手順、すなわち、半導体検査方法について説明する。図１（ａ）に示すように、ステージ１４上に半導体チップ１が載置された後、半導体検査装置１０は、第１軸部１３ａと第２軸部１３ｂとを駆動し、コンタクトプローブ主軸１３をコンタクトプローブ１２およびカバー１１とともに下降させる。カバー１１の吸着部１１ｃがステージ１４の上面に吸着したとき、ステージ１４とカバー１１とで半導体チップ１およびその周辺に閉空間２０が形成される。
Next, an operation procedure of the
図１（ｂ）に示すように、半導体検査装置１０は、第１軸部１３ａと第２軸部１３ｂとを駆動し、コンタクトプローブ主軸１３をさらに下降させることでコンタクトプローブ１２の先端を半導体チップ１に接触させ、さらにはコンタクトプローブ１２の先端を半導体チップ１に押し当てる。コンタクトプローブ１２の先端が半導体チップ１に押し当てられることで、半導体チップ１が固定される。
As shown in FIG. 1B, the
上記のように、半導体検査装置１０は、コンタクトプローブ主軸１３をさらに下降させることでカバー１１をステージ１４に押し込む。カバー１１をステージ１４に押し込むことでカバー１１が弾性変形し、閉空間２０中の空気が圧縮され、閉空間２０の空気がカバー１１の吸着部１１ｃとステージ１４の接触部との隙間から外部に排出される。その後、図１（ｃ）に示すように、半導体検査装置１０は、コンタクトプローブ１２の先端を半導体チップ１に押し当てた状態で、コンタクトプローブ主軸１３のみを上昇させることで、コンタクトプローブ主軸１３に一端が固定されたカバー１１が引き上げられる。ここでは、第２軸部１３ｂは駆動されず、第１軸部１３ａのみが駆動される。カバー１１が弾性復帰することで、カバー１１の内部（閉空間２０）の空気の体積が膨張し閉空間２０の圧力が低下する。その結果、半導体チップ１およびその周辺が真空状態に近づけられる。
As described above, the
閉空間２０において設定する真空度は、パッシェンの法則（図２参照）に基づいて、半導体チップ１の測定電圧からpd[Torr cm]を求めて、半導体チップ１の電極間の最小距離を決めることで求まる。なお、実際には沿面放電になるため、求められた真空度は目安値である。ここで、図２は、ガス圧と電極間隔の積と火花電圧の関係を示すグラフである。また、カバー１１の引き上げ量の設定値は、カバー１１の引き上げ量と真空度の関係に基づいて決定される。
The degree of vacuum set in the closed
半導体チップ１およびその周辺を真空状態に近づけた後、半導体検査装置１０は、ステージ１４とコンタクトプローブ１２との間に高電圧を印加することで半導体チップ１の電気的特性を検査する。
After bringing the
以上のように、実施の形態１に係る半導体検査装置１０は、コンタクトプローブ主軸１３をコンタクトプローブ１２およびカバー１１とともに下降させ、ステージ１４とカバー１１とで半導体チップ１およびその周辺に閉空間２０を形成し、コンタクトプローブ主軸１３をコンタクトプローブ１２およびカバー１１とともにさらに下降させることでコンタクトプローブ１２を半導体チップ１に押し当てるとともに、カバー１１の弾性変形によって閉空間２０中の空気を圧縮し排出する。そして、コンタクトプローブ１２を半導体チップ１に押し当てた状態でコンタクトプローブ主軸１３をカバー１１とともに上昇させることでカバー１１を弾性復帰させて閉空間２０を減圧し、ステージ１４とコンタクトプローブ１２との間に高電圧を印加することで半導体チップ１の電気的特性を検査する。
As described above, in the
したがって、半導体チップ１およびその周辺に形成された閉空間２０を減圧した状態で半導体チップ１の検査を実施することができるため、検査時の放電を防止でき、これにより、検査におけるデバイス構造および保証範囲への制約をなくすことが可能となる。以上より、検査時の放電に起因して半導体チップ１の部分的な破損、または不具合が生じることを防止できるため、半導体チップ１の歩留まり向上を図ることが可能となる。
Therefore, since the
また、従来の半導体検査装置では半導体チップの裏面を吸着することで半導体チップをステージに固定していたため、従来の半導体検査装置は減圧装置を備えていた。しかし、実施の形態１に係る半導体検査装置１０ではコンタクトプローブ１２を押し当てることによって半導体チップ１をステージ１４に固定することができるため、半導体検査装置１０は減圧装置を備える必要がない。そのため、半導体検査装置１０の構造が従来よりもシンプルになり気密性を高めて高真空化を実現できる。
Further, in the conventional semiconductor inspection apparatus, the semiconductor chip is fixed to the stage by adsorbing the back surface of the semiconductor chip, so that the conventional semiconductor inspection apparatus includes a decompression device. However, since the
カバー１１は、可撓性を有する絶縁性材料にて構成されるため、繰り返し性がよく、カバー１１の配置および動作自由度が高いという効果が得られる。
Since the
ここで、半導体検査装置１０は、閉空間２０における半導体チップ１の周辺の真空度を測定する真空計をさらに備えてもよい。より具体的には、真空計は、コンタクトプローブ主軸１３またはステージ１４のうちの閉空間２０と接する位置に配置される。半導体チップ１の周辺の真空度は、コンタクトプローブ主軸１３の上昇値（カバー１１の引き上げ量）に応じて調整される。また、半導体検査装置１０は、閉空間２０の真空度をトリガーとして検査を行うようにし、設定した真空度に到達していない場合は検査できないようにする。これにより、検査時の放電によるロスを低減できる。
Here, the
また、半導体検査装置１０は、予め定められた検査項目を検査する場合にコンタクトプローブ主軸１３をカバー１１とともに上昇させてもよい。以下、具体的に説明する。ステージ１４とカバー１１とで半導体チップ１およびその周辺に閉空間２０が形成された後、半導体検査装置１０は、コンタクトプローブ主軸１３をさらに下降させてカバー１１をステージ１４に押し込むことで、閉空間２０の空気がカバー１１の吸着部１１ｃとステージ１４の接触部との隙間から外部に排出される。このとき、半導体検査装置１０は、予め定められた検査項目（例えば、耐圧リーク測定）を検査する場合、コンタクトプローブ１２の先端を半導体チップ１に押し当てた状態で、コンタクトプローブ主軸１３をカバー１１とともに上昇させて、閉空間２０の圧力を低下させた後、ステージ１４とコンタクトプローブ１２との間に高電圧を印加することで半導体チップ１の電気的特性を検査する。
Further, the
他方、半導体検査装置１０は、予め定められた検査項目以外の項目（例えば、耐圧リーク測定以外の項目）を検査する場合、コンタクトプローブ主軸１３およびカバー１１を上昇させず、すなわち、閉空間２０の圧力を低下させることなく、半導体チップ１の電気的特性を検査する。
On the other hand, the
半導体検査装置１０が閉空間２０の真空状態を維持するためにはかなりの負荷を要する。しかし、高電圧を印加する耐圧リーク測定時のみ真空に近づければよいため、半導体検査装置１０は、検査項目とコンタクトプローブ主軸１３の動作を同期させ、必要な検査項目を検査する場合のみコンタクトプローブ主軸１３をカバー１１とともに引き上げる制御を行うことで、半導体検査装置１０にかかる負荷を減少させることができる。
A considerable load is required for the
他方、高電圧を印加する耐圧リーク測定時においては、保証電圧において放電しない真空度（すなわち、カバー１１の引き上げ量）に調整することで、検査時の放電を防止することが可能となる。
On the other hand, at the time of withstand voltage leak measurement in which a high voltage is applied, it is possible to prevent discharge at the time of inspection by adjusting the degree of vacuum (that is, the amount by which the
＜実施の形態２＞
次に、実施の形態２に係る半導体検査装置１０について説明する。図３は、実施の形態２に係る半導体検査装置１０の動作を説明するための断面図である。より具体的には、図３（ａ）は、ステージ１４とカバー１１とで半導体チップ１およびその周辺に閉空間２０を形成する工程を示す断面図であり、図３（ｂ）は、コンタクトプローブ１２を半導体チップ１に接触させるとともに閉空間２０中の空気を排気する工程を示す断面図であり、図３（ｃ）は、閉空間２０を減圧する工程を示す断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
<Embodiment 2>
Next, the
実施の形態２に係る半導体検査装置１０は、図３（ａ），（ｂ），（ｃ）に示すように、さらに固定具１５と逆止弁１６（排気弁）とを備えている。固定具１５は、ステージ１４の上面に設けられ、カバー１１の吸着部１１ｃを固定することでカバー１１とステージ１４とを固定する。実施の形態２においては、実施の形態１の場合よりも密閉性を高めるため、カバー１１の吸着部１１ｃがステージ１４の上面と接触したとき、カバー１１とステージ１４は固定具１５によって固定される。また、密閉された空気の抜け道として、ステージ１４における半導体チップ１が載置される部分の周辺部に、閉空間２０中の空気を排出するための逆止弁１６が設けられている。
As shown in FIGS. 3A, 3B, and 3C, the
以上のように、実施の形態２に係る半導体検査装置１０は、カバー１１をステージ１４に固定する固定具１５をさらに備える。大気圧以上の力でコンタクトプローブ主軸１３を引き上げるとカバー１１とステージ１４との接触状態が解除されるが、カバー１１とステージ１４を固定具１５で固定することで大気圧以上の力で引き上げることが可能となり、閉空間２０を一層真空状態に近づけることが可能となる。
As described above, the
ステージ１４における半導体チップ１が載置される部分の周辺部に閉空間２０中の空気を排出するための逆止弁１６をさらに備えるため、カバー１１によって圧縮された空気を逆止弁１６で効率的に排出することで、閉空間２０の真空度を安定化させることができる。
Since the
また、実施の形態１に係る半導体検査装置１０においてもステージ１４に逆止弁１６を設けることも可能である。この場合にも、カバー１１によって圧縮された空気を逆止弁１６で効率的に排出することで、閉空間２０の真空度を安定化させることができる。
In the
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
１ 半導体チップ、１０ 半導体検査装置、１１ カバー、１２ コンタクトプローブ、１３ コンタクトプローブ主軸、１４ ステージ、１５ 固定具、１６ 逆止弁、２０ 閉空間。
DESCRIPTION OF
Claims (7)
前記半導体チップに押し当てて当該半導体チップを前記ステージに固定するとともに当該半導体チップの電気的特性を検査するコンタクトプローブと、
前記コンタクトプローブを支持し、かつ、当該コンタクトプローブと一体的にまたは当該コンタクトプローブと独立に切り替えて、上下動可能に構成されるコンタクトプローブ主軸と、
頂部が前記コンタクトプローブ主軸に固定され、かつ、前記コンタクトプローブ主軸の下降時に下端部が前記ステージに接触し、当該ステージとで前記半導体チップおよびその周辺に閉空間を形成する可撓性のドーム状のカバーと、
を備える、半導体検査装置。 A stage for mounting a semiconductor chip;
A contact probe that presses against the semiconductor chip to fix the semiconductor chip to the stage and inspects electrical characteristics of the semiconductor chip;
A contact probe main shaft that supports the contact probe and is configured to be movable up and down by switching integrally with the contact probe or independently of the contact probe;
A flexible dome shape in which a top portion is fixed to the contact probe main shaft, and a lower end portion contacts the stage when the contact probe main shaft is lowered, and forms a closed space in the semiconductor chip and its periphery with the stage. The cover of
A semiconductor inspection apparatus.
（ｂ）コンタクトプローブ主軸をコンタクトプローブおよび、頂部が前記コンタクトプローブ主軸に固定される可撓性のドーム状のカバーとともに下降させ、当該カバーの下端部が前記ステージに接触し、当該ステージと前記カバーとで前記半導体チップおよびその周辺に閉空間を形成する工程と、
（ｃ）前記コンタクトプローブ主軸を前記コンタクトプローブおよび前記カバーとともにさらに下降させることで前記コンタクトプローブを前記半導体チップに押し当てるとともに、前記カバーの弾性変形によって前記閉空間中の空気を圧縮し排出する工程と、
（ｄ）前記コンタクトプローブを前記半導体チップに押し当てた状態で前記コンタクトプローブ主軸を前記カバーとともに上昇させることで前記カバーを弾性復帰させて前記閉空間を減圧する工程と、
（ｅ）前記ステージと前記コンタクトプローブとの間に高電圧を印加することで前記半導体チップの電気的特性を検査する工程と、
を備える、半導体検査方法。 (A) placing a semiconductor chip on the stage;
(B) The contact probe main shaft is lowered together with the contact probe and the flexible dome-shaped cover whose top is fixed to the contact probe main shaft, and the lower end of the cover contacts the stage, and the stage and the cover And forming a closed space around the semiconductor chip and the periphery thereof,
(C) A step of further lowering the contact probe main shaft together with the contact probe and the cover to press the contact probe against the semiconductor chip, and compress and discharge air in the closed space by elastic deformation of the cover When,
(D) a step of raising the contact probe main shaft together with the cover in a state where the contact probe is pressed against the semiconductor chip to elastically return the cover to decompress the closed space;
(E) inspecting electrical characteristics of the semiconductor chip by applying a high voltage between the stage and the contact probe;
A semiconductor inspection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014231193A JP6223317B2 (en) | 2014-11-14 | 2014-11-14 | Semiconductor inspection apparatus and semiconductor inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014231193A JP6223317B2 (en) | 2014-11-14 | 2014-11-14 | Semiconductor inspection apparatus and semiconductor inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016095216A JP2016095216A (en) | 2016-05-26 |
| JP6223317B2 true JP6223317B2 (en) | 2017-11-01 |
Family
ID=56071695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014231193A Active JP6223317B2 (en) | 2014-11-14 | 2014-11-14 | Semiconductor inspection apparatus and semiconductor inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6223317B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1508884A (en) * | 1975-05-17 | 1978-04-26 | Int Computers Ltd | Apparatus for testing printed circuit board assemblies |
| JPS635541A (en) * | 1986-06-25 | 1988-01-11 | Nippon Maikuronikusu:Kk | Semiconductor wafer measuring device |
| US4777716A (en) * | 1986-08-25 | 1988-10-18 | Motorola Inc. | Method for low pressure testing of a solid state pressure sensor |
| JP2925964B2 (en) * | 1994-04-21 | 1999-07-28 | 松下電器産業株式会社 | Semiconductor wafer container and method of inspecting semiconductor integrated circuit |
| DE19654404A1 (en) * | 1996-12-24 | 1998-06-25 | Hewlett Packard Co | Adaptation device for the electrical test of printed circuit boards |
| JP2007292696A (en) * | 2006-04-27 | 2007-11-08 | Oki Electric Ind Co Ltd | Testing tool and test method for semiconductor device |
| JP5687172B2 (en) * | 2011-11-01 | 2015-03-18 | 三菱電機株式会社 | Semiconductor test jig and withstand voltage measurement method using the same |
-
2014
- 2014-11-14 JP JP2014231193A patent/JP6223317B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016095216A (en) | 2016-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI631344B (en) | Probe device | |
| JP5375745B2 (en) | Test apparatus and test method | |
| KR102282694B1 (en) | Inspection devices and contact methods | |
| JP5687172B2 (en) | Semiconductor test jig and withstand voltage measurement method using the same | |
| JP5067280B2 (en) | Semiconductor wafer measuring device | |
| KR101258351B1 (en) | Probe card | |
| KR102205376B1 (en) | Board inspection method and board inspection apparatus | |
| CN108254667B (en) | Evaluation device and evaluation method | |
| JP2011091262A (en) | Prober and probe inspecting method | |
| KR102206505B1 (en) | Board inspection device | |
| CN109863414B (en) | Substrate inspection apparatus and substrate inspection method | |
| JP2006319273A (en) | Interface assembly and dry gas enclosing device using it | |
| JP6378423B2 (en) | Contact probe for inspection equipment | |
| JP6223317B2 (en) | Semiconductor inspection apparatus and semiconductor inspection method | |
| JP2015049137A (en) | Semiconductor chip tester and semiconductor chip test method | |
| JP6504971B2 (en) | Semiconductor chip test apparatus and semiconductor chip test method | |
| JP7116798B2 (en) | test socket | |
| JP2021051050A (en) | Air tightness inspection device, air tightness inspection system, and air tightness inspection method of piezoelectric vibration device | |
| CN103487733B (en) | The insulation test device of capacitor | |
| KR100437356B1 (en) | Test equipment by roller type electrode | |
| JP2005241427A (en) | Semiconductor device inspection jig | |
| JP2015200545A (en) | Semiconductor component checker | |
| JP6495121B2 (en) | Probe unit and inspection device | |
| CN117872096A (en) | Wafer-level burn-in test device, test system and test method | |
| JP2020134287A (en) | Method and device for inspecting pinhole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161214 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6223317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |