JP6223012B2

JP6223012B2 - Image coding apparatus and image coding method

Info

Publication number: JP6223012B2
Application number: JP2013129882A
Authority: JP
Inventors: 金子　唯史; 金子　　唯史
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-06-20
Filing date: 2013-06-20
Publication date: 2017-11-01
Anticipated expiration: 2033-06-20
Also published as: JP2015005873A

Description

本発明は画像符号化装置及び画像符号化方法に関し、特に、エントロピー符号化にＣＡＢＡＣを用いた画像符号化装置に用いて好適な技術に関するものである。 The present invention relates to an image encoding device and an image encoding method, and particularly to a technique suitable for use in an image encoding device using CABAC for entropy encoding.

従来、画像の圧縮符号化方式として、Ｈ．２６４が知られている。この圧縮符号化方式は、画像をマクロブロックと呼ばれる１６×１６画素のブロックに分割し、動き補償予測、直交変換を行い、さらにその変換係数を量子化し、エントロピー符号化を施し、画像の圧縮符号化を行うものである。この符号化方式は、ＭＰＥＧ−４Ｐａｒｔ１０としても知られている。 Conventionally, H.264 has been used as a compression encoding method for images. H.264 is known. This compression coding method divides an image into blocks of 16 × 16 pixels called macroblocks, performs motion compensation prediction and orthogonal transformation, further quantizes the transform coefficient, performs entropy coding, and compresses the image. It is a thing to do. This encoding scheme is also known as MPEG-4 Part 10.

Ｈ．２６４では、エントロピー符号化方式として、以下の２種類を規定している。１つはＣＡＶＬＣ（Context-Adaptive Variable Length Coding）であり、もう１つはＣＡＢＡＣ（Context−Adaptive Binary Arithmetic Coding）である。 H. H.264 defines the following two types of entropy encoding methods. One is CAVLC (Context-Adaptive Variable Length Coding), and the other is CABAC (Context-Adaptive Binary Arithmetic Coding).

ＣＡＢＡＣは、予測画像信号を直交変換して量子化する。そして、二値化手段により二値符号化された二値データに対し、符号化対象のカレントマクロブロックの周辺情報など符号化状態に関わるコンテキストを導出しながら、算術符号化手段により、算術符号化を行うものである。 CABAC quantizes the predicted image signal by orthogonal transform. Then, for binary data binary-encoded by the binarizing means, arithmetic coding means performs arithmetic coding while deriving context related to the coding state such as peripheral information of the current macroblock to be encoded. Is to do.

算術符号化の処理は、二値データを１ビット１サイクルで処理するため、二値データ量に比例して処理サイクルが変化する。また、二値データ量はピクチャタイプや入力される画像によって膨大になる場合がある。よって、算術符号化処理は、発生しうる二値データの最大量にあわせて高速に動作させる必要があるが、消費電力が増大してしまう。 In the arithmetic coding process, binary data is processed in one bit per cycle, so the processing cycle changes in proportion to the amount of binary data. In addition, the amount of binary data may be enormous depending on the picture type and the input image. Therefore, the arithmetic encoding process needs to be operated at high speed in accordance with the maximum amount of binary data that can be generated, but power consumption increases.

そこで、二値化手段と算術符号化手段の間に二値データバッファを備えて、二値データをＣＡＢＡＣの符号化単位であるスライス単位にバッファすることで、平均的な速度で算術符号化手段を動作させるようにした符号化装置が考案されている。このような符号化装置は特許文献１に開示されている。 Therefore, a binary data buffer is provided between the binarizing means and the arithmetic coding means, and the binary data is buffered in slice units which are CABAC coding units, so that the arithmetic coding means can be performed at an average speed. An encoding device has been devised that operates the above. Such an encoding apparatus is disclosed in Patent Document 1.

特許文献１の技術を応用すると、より高ビットレートの符号化への対応が可能である。すなわち、複数の算術符号化手段を備えて、複数のスライスの算術符号化を並列に処理するものである。そして、出力された算術符号化データは複数備えた算術符号化データバッファに各々格納しておき、スライス毎に順次読み出すことで１つの符号化データを得ることができる。これにより、算術符号化手段の動作速度を上げることなく、高ビットレート化が実現できる。 By applying the technique of Patent Document 1, it is possible to cope with encoding at a higher bit rate. That is, a plurality of arithmetic coding means are provided, and arithmetic coding of a plurality of slices is processed in parallel. The outputted arithmetic encoded data is stored in a plurality of arithmetic encoded data buffers, and one encoded data can be obtained by sequentially reading out each slice. As a result, a high bit rate can be realized without increasing the operating speed of the arithmetic coding means.

特開２００８−１４１５３０号公報JP 2008-141530 A

しかしながら、前述の高ビットレート対応の方法では、並列動作させる分の複数の算術符号化データバッファが必要であり、装置が大型化するという課題がある。また、複数の算術符号化データバッファの合計サイズを増やさないようにするために、１つあたりのバッファサイズを小さくすると、ピクチャあたりの最大発生符号量を小さく制御しなくてはならなくなり、画質低下の原因となってしまう問題点があった。
本発明は前述の問題点に鑑み、高ビットレートの符号化を行う画像符号化装置において、算術符号化データバッファの増大を抑え、かつ画質低下のない符号化装置を提供できるようにすることを目的とする。 However, the above-described method corresponding to the high bit rate requires a plurality of arithmetically encoded data buffers to be operated in parallel, and there is a problem that the apparatus becomes large. In addition, if the buffer size per one is reduced in order not to increase the total size of a plurality of arithmetically encoded data buffers, the maximum generated code amount per picture must be controlled to reduce the image quality. There was a problem that would cause.
In view of the above-described problems, the present invention is to provide an encoding apparatus that suppresses an increase in the arithmetic encoding data buffer and that does not deteriorate image quality in an image encoding apparatus that performs encoding at a high bit rate. Objective.

本発明の画像符号化装置は、画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行う画像符号化装置であって、前記量子化された信号から二値データを生成する二値化手段と、前記二値化手段により生成された二値データを格納する二値データバッファと、前記二値データバッファに格納された前記二値データを算術符号化する複数の算術符号化手段と、前記複数の算術符号化手段により符号化されたスライス毎の複数の算術符号化データを格納する算術符号化データバッファとを備え、前記複数の算術符号化手段は、並列動作で算術符号化を行うように制御し、前記算術符号化データバッファに現在のスライスの算術符号化データを格納する先頭アドレスは、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量から導かれるアドレスとすることを特徴とする。 An image encoding device according to the present invention is an image encoding device that performs orthogonal transform on each block to be encoded, quantizes the image data, and performs entropy encoding, wherein binary data is converted from the quantized signal. A binarization unit for generating, a binary data buffer for storing binary data generated by the binarization unit, and a plurality of arithmetic operations for arithmetically encoding the binary data stored in the binary data buffer Encoding means, and an arithmetically encoded data buffer for storing a plurality of arithmetically encoded data for each slice encoded by the plurality of arithmetically encoding means, wherein the plurality of arithmetically encoding means are operated in parallel operation. controlled to perform arithmetic coding, the start address for storing the arithmetic encoded data of the current slice in the arithmetic coding data buffer, beginning a of the arithmetic encoded data of the immediately preceding slice Characterized by an address derived from the binary data of less and the previous slice.

本発明によれば、複数の算術符号化手段により高ビットレートに対応した画像符号化装置において、算術符号化データバッファを一つの連続したメモリ空間とすることが可能となる。これにより、バッファサイズの増大を抑えてかつ画質低下のない符号化装置を提供することができる。 According to the present invention, an arithmetic coding data buffer can be made into one continuous memory space in an image coding apparatus that supports a high bit rate by a plurality of arithmetic coding means. As a result, it is possible to provide an encoding device that suppresses an increase in buffer size and does not cause deterioration in image quality.

第１の実施形態を示し、画像符号化装置の構成例を示すブロック図である。It is a block diagram which shows 1st Embodiment and shows the structural example of an image coding apparatus. 第１の実施形態を示し、画像符号化装置の動作を表すデータフロー図である。It is a data flow figure showing a 1st embodiment and showing operation of an image coding device.

以下、本発明に係る画像符号化装置及び画像符号化方法の実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
図１は、本実施形態に係る画像符号化装置１００の構成例を示すブロック図である。本実施形態の画像符号化装置は、画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行うために、算術符号化手段を２つ備えた構成例を示している。本実施形態に係る画像符号化装置は、前述したＨ．２６４やＨ．２６４の後に標準化されたＨ．２６５、又はそれらに類似する動画像の符号化方式に対応する。
以下、本実施形態の画像符号化装置１００の構成例において、各ブロックの動作について説明する。 Embodiments of an image encoding device and an image encoding method according to the present invention will be described below in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram illustrating a configuration example of an image encoding device 100 according to the present embodiment. The image encoding apparatus according to the present embodiment shows a configuration example including two arithmetic encoding units for performing entropy encoding by orthogonally transforming and quantizing image data for each block to be encoded. . The image encoding apparatus according to this embodiment is the same as the above-described H.264. H.264 and H.264. H.264 standardized after H.264. 265, or a similar moving image encoding method.
Hereinafter, the operation of each block will be described in the configuration example of the image encoding device 100 of the present embodiment.

図１において、予測処理部１０１は符号化対象となる画像信号を入力し、１６画素×１６画素の符号化対象のブロック毎に符号化モードの決定及び動き検出を行う。そして、符号化モードに応じてイントラ予測処理、またはインター予測処理を行って、予測残差信号をＤＣＴ変換部１０２に出力する。 In FIG. 1, a prediction processing unit 101 receives an image signal to be encoded, determines an encoding mode and performs motion detection for each block to be encoded of 16 pixels × 16 pixels. Then, intra prediction processing or inter prediction processing is performed according to the encoding mode, and a prediction residual signal is output to the DCT transform unit 102.

ＤＣＴ変換部１０２は、例えば離散コサイン変換（ＤＣＴ）のような直交変換を行い、予測残差信号をＤＣＴ係数に変換し、量子化部１０３に出力する。
量子化部１０３は、ＤＣＴ係数を量子化し、二値化部１０４に出力する。この時、量子化に用いられる量子化パラメータは後述する符号量制御部１０９から入力される。 The DCT transform unit 102 performs orthogonal transform such as discrete cosine transform (DCT), transforms the prediction residual signal into DCT coefficients, and outputs the DCT coefficient to the quantization unit 103.
The quantization unit 103 quantizes the DCT coefficient and outputs it to the binarization unit 104. At this time, a quantization parameter used for quantization is input from a code amount control unit 109 described later.

メモリインターフェース１０７は後述する複数のブロック（二値化部１０４、算術符号化部１０５、１０６、フォーマッター１１０）からの読み書き要求を調停してメモリ１０８にデータを読み書きするためのインターフェースである。 The memory interface 107 is an interface for arbitrating read / write requests from a plurality of blocks (binarization unit 104, arithmetic coding units 105 and 106, formatter 110), which will be described later, and reading / writing data from / to the memory 108.

二値化部１０４は、量子化されたＤＣＴ係数を入力し、ＣＡＢＡＣにおける所定の二値変換方法によりＤＣＴ係数を二値化して二値データを出力する。出力された二値データはメモリインターフェース１０７を介して、二値データを格納する二値データバッファとして設けられているメモリ１０８の二値データ領域に書き込まれる。また、スライス毎の二値データの発生符号量を計測して符号量制御部１０９に出力する。 The binarization unit 104 receives the quantized DCT coefficient, binarizes the DCT coefficient by a predetermined binary conversion method in CABAC, and outputs binary data. The output binary data is written via the memory interface 107 into a binary data area of the memory 108 provided as a binary data buffer for storing the binary data. In addition, the generated code amount of binary data for each slice is measured and output to the code amount control unit 109.

符号量制御部１０９は、二値データの発生符号量が適切な符号量となるように符号化対象のブロック毎に量子化パラメータを算出し、算出した量子化パラメータを量子化部１０３に出力する。
算術符号化部１０５および１０６はメモリインターフェース１０７を介して、メモリ１０８の二値データ領域から二値データを読み出す。そして、ＣＡＢＡＣにおける所定の方法により算術符号化を行い、算術符号データを生成して出力する。 The code amount control unit 109 calculates a quantization parameter for each block to be encoded so that the generated code amount of binary data becomes an appropriate code amount, and outputs the calculated quantization parameter to the quantization unit 103. .
Arithmetic encoding units 105 and 106 read binary data from the binary data area of the memory 108 via the memory interface 107. Then, arithmetic coding is performed by a predetermined method in CABAC, and arithmetic code data is generated and output.

出力された算術符号データはメモリインターフェース１０７を介して、算術符号化データを格納する算術符号化データバッファとして設けられているメモリ１０８の算術符号データ領域に書き込まれる。これらの動作は算術符号化部１０５および１０６が並列動作して行われる。 The outputted arithmetic code data is written via a memory interface 107 into an arithmetic code data area of a memory 108 provided as an arithmetic encoded data buffer for storing arithmetic encoded data. These operations are performed by the arithmetic coding units 105 and 106 operating in parallel.

ここで、算術符号化データの書き込み制御について説明する。
本実施形態は、複数の算術符号化手段からの算術符号化データを一つの連続したメモリ空間に格納することを特徴としている。一つの連続したメモリ空間に複数の算術符号化データを同時に書き込むためには、互いにデータを破壊（上書き）しないようにする必要がある。そこで、本実施形態の画像符号化装置１００では、現在のスライスの算術符号化データを格納する先頭アドレスを、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量を加算した値以上のアドレスとしている。 Here, the writing control of the arithmetic coded data will be described.
The present embodiment is characterized in that arithmetic encoded data from a plurality of arithmetic encoding means are stored in one continuous memory space. In order to simultaneously write a plurality of arithmetically encoded data in one continuous memory space, it is necessary not to destroy (overwrite) the data. Therefore, in the image encoding device 100 of the present embodiment, the start address for storing the arithmetically encoded data of the current slice is added to the start address of the arithmetically encoded data of the immediately preceding slice and the binary data amount of the immediately preceding slice. The address is greater than the specified value.

ＣＡＢＡＣの算術符号化においては、ほとんどの場合、二値データが圧縮されて、二値データよりも算術符号化データの方が小さくなる。よって、前述したようなアドレスとすることで、複数の算術符号化部１０５、１０６がデータをメモリ１０８に同時に書き込んでも、互いにデータを破壊することがなくなる。より詳細な動作説明は後述する。 In CABAC arithmetic coding, in most cases, binary data is compressed, and arithmetic coded data is smaller than binary data. Therefore, by setting the addresses as described above, even when a plurality of arithmetic encoding units 105 and 106 write data to the memory 108 at the same time, the data is not destroyed. A more detailed description of the operation will be described later.

なお、算術符号化において、二値データよりも算術符号化データの方が大きくなってしまった場合は、いずれかのスライスの算術符号化データは破壊されてしまう。このため、これに備えて、予めコピーピクチャとなる算術符号化データをメモリ内の別領域に用意しておいて、破壊されたスライスの算術符号化データの代わりに使用するようにしてもよい。 In arithmetic coding, if arithmetic coded data becomes larger than binary data, the arithmetic coded data of any slice is destroyed. Therefore, in preparation for this, arithmetically encoded data to be a copy picture may be prepared in a separate area in the memory and used instead of the arithmetically encoded data of the destroyed slice.

また、ピクチャタイプによって優先度を決めておいて、優先度の高いスライスを破壊させずに残すようにしてもよい。例えば、画面内予測によって符号化されるピクチャ（Ｉピクチャ）を１番目に高く、一方向の画面間予測をする符号化ピクチャ（Ｐピクチャ）を２番目、両方向の画面間予測が可能な符号化ピクチャ（Ｂピクチャ）を３番目の優先度とする。そして、Ｉピクチャ、Ｐピクチャをなるべくコピーピクチャとしないようにすることで、視覚上のコピーピクチャの影響を少なくすることができる。 Alternatively, the priority may be determined according to the picture type, and a slice with a high priority may be left without being destroyed. For example, a picture that is encoded by intra prediction (I picture) is the first highest, a coded picture (P picture) that performs inter-screen prediction in one direction is second, and encoding that enables inter-screen prediction in both directions The picture (B picture) is set as the third priority. Then, by avoiding the I picture and P picture as copy pictures as much as possible, the visual influence of the copy pictures can be reduced.

フォーマッター１１０は、メモリインターフェース１０７を介して、メモリ１０８の算術符号データ領域から順次算術符号データを読み出す。そして、Ｈ.２６４／ＡＶＣ等で規定されるヘッダーデータなどを付与して、符号化データとして外部に出力する。フォーマッター１１０から出力された符号化データは、図示しない伝送媒体や記録媒体に出力される。 The formatter 110 sequentially reads arithmetic code data from the arithmetic code data area of the memory 108 via the memory interface 107. Then, header data defined by H.264 / AVC or the like is added and output to the outside as encoded data. The encoded data output from the formatter 110 is output to a transmission medium or recording medium (not shown).

制御部１１１は、メモリ１０８内の二値データ領域、算術符号化データ領域に格納される各データアドレスを管理し、各ブロックを制御する。具体的には、二値化部１０４が二値データを書き出すアドレス、算術符号化部１０５、１０６が二値データを読み出すアドレス、算術符号化データを書き出すアドレス、フォーマッター１１０が算術符号化データを読み出すアドレスを全て管理する。さらに制御部１１１は、各ブロックに指示して、全体の処理を制御する。 The control unit 111 manages each data address stored in the binary data area and the arithmetic coded data area in the memory 108, and controls each block. Specifically, the address at which the binarization unit 104 writes binary data, the address at which the arithmetic coding units 105 and 106 read out binary data, the address at which arithmetic coded data is written, and the formatter 110 reads out the arithmetic coded data. Manage all addresses. Further, the control unit 111 instructs each block to control the entire processing.

次に、図２を参照しながら、二値化部１０４および算術符号化部１０５、１０６の動作内容についてより詳細に説明する。
図２は、二値化部１０４、算術符号化部１０５、１０６、メモリ内の二値データ領域および算術符号データ領域のデータの流れを表すデータフローを説明する図である。
図２において、二値化部１０４、算術符号化部１０５、１０６は、図１の二値化部１０４、算術符号化部１０５、１０６にそれぞれ同じなので同じ符号を付す。二値データ領域２０１、算術符号化データ領域２０２は、図１のメモリ１０８内に配置される二値データ領域、算術符号化データ領域を示している。 Next, the operation contents of the binarization unit 104 and the arithmetic encoding units 105 and 106 will be described in more detail with reference to FIG.
FIG. 2 is a diagram for explaining a data flow representing the flow of data in the binarization unit 104, the arithmetic coding units 105 and 106, the binary data area in the memory, and the arithmetic code data area.
2, the binarization unit 104 and the arithmetic encoding units 105 and 106 are the same as the binarization unit 104 and the arithmetic encoding units 105 and 106 in FIG. A binary data area 201 and an arithmetically encoded data area 202 indicate a binary data area and an arithmetically encoded data area arranged in the memory 108 of FIG.

また、図２中の「矢印」は説明を分かりやすくするため、動作中のある瞬間のデータの流れを示したものである。また、下記の説明中のアドレスとは、メモリ１０８内の各データ格納領域の先頭アドレスからのオフセットアドレスを意味している。 Further, the “arrow” in FIG. 2 shows the flow of data at a certain moment during operation for easy understanding of the explanation. Further, the address in the following description means an offset address from the head address of each data storage area in the memory 108.

メモリ１０８内において、二値データ領域２０１および算術符号化データ領域２０２はリングバッファとして動作するものであり、領域の最後まで書き込まれると、先頭に戻って書き込むように制御されている。 In the memory 108, the binary data area 201 and the arithmetic coded data area 202 operate as a ring buffer, and are controlled so as to return to the beginning when writing to the end of the area.

まず、二値化部１０４から出力された二値データは、二値データ領域２０１の先頭アドレスから順次書き込まれて、スライス毎にｂ（ｎ）、ｂ（ｎ＋１）、ｂ（ｎ＋２）・・・と格納される。また、二値データｂ（ｎ）、ｂ（ｎ＋１）、ｂ（ｎ＋２）の各々が格納されたアドレスはそれぞれ、Ａｂ（ｎ）、Ａｂ（ｎ＋１）、Ａｂ（ｎ＋２）で示されている。 First, the binary data output from the binarization unit 104 is sequentially written from the top address of the binary data area 201, and b (n), b (n + 1), b (n + 2)... For each slice. Is stored. Further, the addresses at which the binary data b (n), b (n + 1), and b (n + 2) are stored are indicated by Ab (n), Ab (n + 1), and Ab (n + 2), respectively.

次に、算術符号化部１０５、１０６の動作について２つのステップに分けて説明する。
［ステップ１］
前述したように、二値データ領域２０１に数スライス分の二値データが書き込まれると、算術符号化部１０５は二値データ領域２０１から、１番目のスライスの二値データｂ（ｎ）を読み出して、算術符号化を行い出力する。出力された算術符号化データｃ（ｎ）は、算術符号化データ領域２０２の先頭アドレスＡｃ（ｎ）に導かれ、格納される。ｃ（ｎ）は１番目のスライスであるため、アドレスＡｃ（ｎ）は０となる。 Next, the operation of the arithmetic coding units 105 and 106 will be described in two steps.
[Step 1]
As described above, when binary data for several slices is written in the binary data area 201, the arithmetic encoding unit 105 reads the binary data b (n) of the first slice from the binary data area 201. Then, perform arithmetic encoding and output. The output arithmetic encoded data c (n) is guided to the head address Ac (n) of the arithmetic encoded data area 202 and stored. Since c (n) is the first slice, the address Ac (n) is 0.

これと同時に、
算術符号化部１０６は二値データ領域２０１から、２番目のスライスの二値データｂ（ｎ＋１）を読み出して、算術符号化を行い出力する。出力された算術符号化データｃ（ｎ＋１）は、直前スライスの算術符号化データの先頭アドレスＡｃ（ｎ）と直前のスライスの二値データｂ（ｎ）の符号量を加算したアドレスＡｃ（ｎ＋１）に格納される。 At the same time,
The arithmetic encoding unit 106 reads out the binary data b (n + 1) of the second slice from the binary data area 201, performs arithmetic encoding, and outputs it. The output arithmetic encoded data c (n + 1) is an address Ac (n + 1) obtained by adding the start address Ac (n) of the arithmetic encoded data of the immediately preceding slice and the code amount of the binary data b (n) of the immediately preceding slice. Stored in

［ステップ２］
算術符号化部１０５は二値データ領域２０１から、３番目のスライスの二値データｂ（ｎ＋２）を読み出して、算術符号化を行い出力する。出力された算術符号化データｃ（ｎ＋２）は、直前スライスの算術符号化データの先頭アドレスＡｃ（ｎ＋１）と直前のスライスの二値データｂ（ｎ＋１）の符号量を加算したアドレスＡｃ（ｎ＋２）に格納される。 [Step 2]
The arithmetic encoding unit 105 reads out the binary data b (n + 2) of the third slice from the binary data area 201, performs arithmetic encoding, and outputs it. The output arithmetic encoded data c (n + 2) is an address Ac (n + 2) obtained by adding the start address Ac (n + 1) of the arithmetic encoded data of the immediately preceding slice and the code amount of the binary data b (n + 1) of the immediately preceding slice. Stored in

これと同時に、
算術符号化部１０６は二値データ領域２０１から、４番目のスライスの二値データｂ（ｎ＋３）を読み出して、算術符号化を行い出力する。出力された算術符号化データｃ（ｎ＋３）は直前スライスの算術符号化データの先頭アドレスＡｃ（ｎ＋２）と直前のスライスの二値データｂ（ｎ＋２）の符号量を加算したアドレスＡｃ（ｎ＋３）に格納される。
これ以降はステップ２を繰り返して、順次算術符号化処理がなされていく。 At the same time,
The arithmetic encoding unit 106 reads out the binary data b (n + 3) of the fourth slice from the binary data area 201, performs arithmetic encoding, and outputs it. The output arithmetic encoded data c (n + 3) is added to the address Ac (n + 3) obtained by adding the code amount of the binary data b (n + 2) of the immediately preceding slice to the start address Ac (n + 2) of the arithmetic encoded data of the immediately preceding slice. Stored.
Thereafter, Step 2 is repeated, and arithmetic coding processing is sequentially performed.

このように、算術符号化部が算術符号化データ領域にデータを書き込む際に、現在のスライスの算術符号化データを格納する先頭アドレスを直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量を加算した値以上のアドレスとする。これにより、複数の算術符号化部がデータを同時に書き込んでも、互いにデータを破壊することがないため、算術符号化データ領域を一つの連続したメモリ空間とすることができる。 Thus, when the arithmetic coding unit writes data to the arithmetic coded data area, the head address for storing the arithmetic coded data of the current slice is set to the head address of the arithmetic coded data of the immediately preceding slice and the previous slice. The address is equal to or greater than the value obtained by adding the binary data amount. As a result, even if a plurality of arithmetic coding units write data simultaneously, the data is not destroyed, so that the arithmetic coded data area can be made into one continuous memory space.

（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア（コンピュータプログラム）を、ネットワーク又は各種のコンピュータ読み取り可能な記憶媒体を介してシステム或いは装置に供給する。そして、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。 (Other embodiments)
The present invention can also be realized by executing the following processing. That is, software (computer program) that implements the functions of the above-described embodiments is supplied to a system or apparatus via a network or various computer-readable storage media. Then, the computer (or CPU, MPU, etc.) of the system or apparatus reads out and executes the program.

１０１予測処理部
１０２ＤＣＴ変換部
１０３量子化部
１０４二値化部
１０５算術符号化部
１０６算術符号化部
１０７メモリインターフェース
１０８メモリ
１０９符号量制御部
１１０フォーマッター
１１１制御部 DESCRIPTION OF SYMBOLS 101 Prediction processing part 102 DCT conversion part 103 Quantization part 104 Binarization part 105 Arithmetic coding part 106 Arithmetic coding part 107 Memory interface 108 Memory 109 Code amount control part 110 Formatter 111 Control part

Claims

画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行う画像符号化装置であって、
前記量子化された信号から二値データを生成する二値化手段と、
前記二値化手段により生成された二値データを格納する二値データバッファと、
前記二値データバッファに格納された前記二値データを算術符号化する複数の算術符号化手段と、
前記複数の算術符号化手段により符号化されたスライス毎の複数の算術符号化データを格納する算術符号化データバッファとを備え、
前記複数の算術符号化手段は、並列動作で算術符号化を行うように制御し、
前記算術符号化データバッファに現在のスライスの算術符号化データを格納する先頭アドレスは、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量から導かれるアドレスとすることを特徴とする画像符号化装置。 An image encoding device that performs orthogonal transform for each block to be encoded, quantizes, and performs entropy encoding,
Binarization means for generating binary data from the quantized signal;
A binary data buffer for storing binary data generated by the binarization means;
A plurality of arithmetic encoding means for arithmetically encoding the binary data stored in the binary data buffer;
An arithmetic encoded data buffer for storing a plurality of pieces of arithmetic encoded data for each slice encoded by the plurality of arithmetic encoding means,
The plurality of arithmetic encoding means control to perform arithmetic encoding in parallel operation ,
The head address for storing the arithmetic coded data of the current slice in the arithmetic coded data buffer is an address derived from the head address of the arithmetic coded data of the previous slice and the binary data amount of the previous slice. An image encoding device.

画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行う画像符号化装置であって、
前記量子化された信号から二値データを生成する二値化手段と、
前記二値化手段により生成された二値データを格納する二値データバッファと、
前記二値データバッファに格納された前記二値データを算術符号化する複数の算術符号化手段と、
前記複数の算術符号化手段により符号化されたスライス毎の複数の算術符号化データを格納する算術符号化データバッファとを備え、
前記複数の算術符号化手段は、並列動作で算術符号化を行うように制御し、
前記算術符号化データバッファに現在のスライスの算術符号化データを格納する先頭アドレスは、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量を加算した値以上のアドレスとすることを特徴とする画像符号化装置。 An image encoding device that performs orthogonal transform for each block to be encoded, quantizes, and performs entropy encoding,
Binarization means for generating binary data from the quantized signal;
A binary data buffer for storing binary data generated by the binarization means;
A plurality of arithmetic encoding means for arithmetically encoding the binary data stored in the binary data buffer;
An arithmetic encoded data buffer for storing a plurality of pieces of arithmetic encoded data for each slice encoded by the plurality of arithmetic encoding means,
The plurality of arithmetic encoding means control to perform arithmetic encoding in parallel operation ,
The start address for storing the arithmetically encoded data of the current slice in the arithmetically encoded data buffer is an address equal to or greater than the sum of the arithmetically encoded data of the immediately preceding slice and the binary data amount of the immediately preceding slice. An image encoding apparatus characterized by:

前記算術符号化手段は、スライス毎の算術符号化データを前記算術符号化データバッファに格納することを特徴とする請求項１又は２に記載の画像符号化装置。 It said arithmetic coding means, image coding apparatus according to claim 1 or 2, characterized by storing the arithmetic encoded data of each slice in the arithmetic coding data buffer.

前記算術符号化データバッファは、１つの連続したメモリ空間からなることを特徴とする請求項１〜３の何れか１項に記載の画像符号化装置。 The image coding apparatus according to any one of claims 1 to 3, wherein the arithmetic coding data buffer includes one continuous memory space.

画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行う画像符号化装置の画像符号化方法であって、
前記量子化された信号から二値データを生成する二値化工程と、
前記二値化工程により生成された二値データを二値データバッファに格納する格納工程と、
前記二値データバッファに格納された前記二値データを算術符号化する複数の算術符号化工程と、
前記複数の算術符号化工程により符号化されたスライス毎の複数の算術符号化データを算術符号化データバッファに格納する格納工程とを備え、
前記複数の算術符号化工程では、並列動作で算術符号化を行うように制御し、
前記格納工程では、前記算術符号化データバッファに現在のスライスの算術符号化データを格納する先頭アドレスを、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量から導かれるアドレスとすることを特徴とする画像符号化方法。 An image encoding method of an image encoding device that performs orthogonal transform for each block to be encoded, quantizes, and performs entropy encoding,
A binarization step of generating binary data from the quantized signal;
A storage step of storing the binary data generated by the binarization step in a binary data buffer;
A plurality of arithmetic encoding steps for arithmetically encoding the binary data stored in the binary data buffer;
Storing a plurality of pieces of arithmetic encoded data for each slice encoded by the plurality of arithmetic encoding steps in an arithmetic encoded data buffer,
In the plurality of arithmetic encoding steps , control to perform arithmetic encoding in parallel operation ,
In the storing step, the start address for storing the arithmetically encoded data of the current slice in the arithmetically encoded data buffer is derived from the starting address of the arithmetically encoded data of the immediately preceding slice and the binary data amount of the immediately preceding slice. An image encoding method characterized by using an address .

画像データを符号化対象のブロック毎に直交変換して量子化し、エントロピー符号化を行う画像符号化装置の画像符号化方法であって、
前記量子化された信号から二値データを生成する二値化工程と、
前記二値化工程により生成された二値データを二値データバッファに格納する格納工程と、
前記二値データバッファに格納された前記二値データを算術符号化する複数の算術符号化工程と、
前記複数の算術符号化工程により符号化されたスライス毎の複数の算術符号化データを算術符号化データバッファに格納する格納工程とを備え、
前記複数の算術符号化工程では、並列動作で算術符号化を行うように制御し、
前記格納工程では、前記算術符号化データバッファに現在のスライスの算術符号化データを格納する先頭アドレスは、直前のスライスの算術符号化データの先頭アドレスと直前のスライスの二値データ量を加算した値以上のアドレスとすることを特徴とする画像符号化方法。 An image encoding method of an image encoding device that performs orthogonal transform for each block to be encoded, quantizes, and performs entropy encoding,
A binarization step of generating binary data from the quantized signal;
A storage step of storing the binary data generated by the binarization step in a binary data buffer;
A plurality of arithmetic encoding steps for arithmetically encoding the binary data stored in the binary data buffer;
Storing a plurality of pieces of arithmetic encoded data for each slice encoded by the plurality of arithmetic encoding steps in an arithmetic encoded data buffer,
In the plurality of arithmetic encoding steps , control to perform arithmetic encoding in parallel operation ,
In the storing step, the start address for storing the arithmetically encoded data of the current slice in the arithmetically encoded data buffer is obtained by adding the starting address of the arithmetically encoded data of the immediately preceding slice and the binary data amount of the immediately preceding slice. An image encoding method characterized in that the address is equal to or greater than a value .

請求項５又は６に記載の画像符号化方法の各工程をコンピュータに実行させるためのプログラム。 The program for making a computer perform each process of the image coding method of Claim 5 or 6 .

請求項７に記載のプログラムを記憶したことを特徴とするコンピュータ読み取り可能な記憶媒体。 A computer-readable storage medium storing the program according to claim 7.