JP6219706B2 - 電源回路 - Google Patents

Description

本発明は電源回路に関し、例えば周囲の無線信号を交流電源とし、当該交流電源から直流電源を生成するに関する。

近年、エネルギーの効率的な利用に大きな注目が集まっている。このエネルギーの効率的な利用方法の１つに、エネルギー回収技術がある。そこで、このエネルギー回収技術の一例が特許文献１に開示されている。

特許文献１では、一次巻線に高周波電力増幅器の出力が加えられ、かつ、二次巻線が互いに直接に接続されている複数の単位トランスから、それぞれのトランス装置が構成され、このトランス装置の二次巻線が並列に接続される出力合成回路が開示されている。

特開平８−２３７０６３号公報

しかしながら、特許文献１に記載の技術では、合成する交流信号の位相にずれが生じた場合、合成により得られる交流信号の電力が大きく減少する問題がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、電源回路は、一次側に対応する入力交流信号が入力され、二次側が互いに直列に接続される複数の交流結合素子を含む交流信号合成部と、合成する入力交流信号の組み合わせを指定する入力選択信号を出力する制御回路と、を有し、制御回路において、交流合成信号部で合成された出力交流信号が最大化されるように入力選択信号を生成する。

なお、上記実施の形態の回路を方法やシステムに置き換えて表現したもの、該装置または該装置の一部の処理をコンピュータに実行せしめるプログラムなども、本発明の態様としては有効である。

前記一実施の形態によれば、エネルギー回収により得られる交流信号の回収効率を改善することができる。

実施の形態１にかかる半導体装置のブロック図である。 実施の形態１にかかる電圧検出回路のブロック図である。 実施の形態１にかかる半導体装置における遮断する交流結合素子を決定するための処理を示すフローチャートである。 実施の形態１にかかる半導体装置の動作を示すタイミングチャートである。 実施の形態２にかかる半導体装置のブロック図である。 実施の形態３にかかる半導体装置のブロック図である。 実施の形態４にかかる半導体装置のブロック図である。 実施の形態４にかかる位相差検出回路及び位相差検出回路内の位相比較器のブロック図である。 実施の形態５にかかる半導体装置のブロック図である。 実施の形態５にかかる電圧検出回路のブロック図である。 実施の形態６にかかる半導体装置のブロック図である。 実施の形態７にかかる半導体装置のブロック図である。 実施の形態８にかかる半導体装置のブロック図である。 実施の形態８にかかる位相調整回路の回路図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

まず、実施の形態１にかかる半導体装置１のブロック図を図１に示す。実施の形態１にかかる半導体装置１は、無線信号を受信するアンテナ等を介して生成される受信信号を入力交流信号とするものである。つまり、半導体装置１は、空中に伝搬している無線波に金するエネルギーを回収するものである。また、半導体装置１は、複数のアンテナにより生成される交流信号を表す複数の交流信号源（例えば、交流信号源ＰＳ１〜ＰＳｎ（ｎは、交流信号源の個数を示す整数））の出力が入力交流信号として接続される。そして、半導体装置１は、複数の入力交流信号に基づき内部で利用する直流の電源電圧を生成する電源回路を含む。

なお、図１では、半導体装置１の電源回路が生成した内部電源電圧により動作する電源回路以外の回路ブロックの図示を省略した。また、以下の説明では、交流信号源以外の回路ブロックが１つの半導体基板上に形成された例を説明するが、交流結合素子等の素子、或いは、回路ブロックの性質に応じて、これらの構成要素は適宜外付け部品で実装される。

図１に示すように、実施の形態１にかかる半導体装置１は、交流信号合成部１０、整合回路２１、交流直流変換回路２２、電圧検出回路２３、制御回路２４を有する。

交流信号合成部１０は、複数の入力交流信号を合成して出力交流信号として出力する。また、交流信号合成部１０は、入力選択信号により指定された合成対象の入力交流信号を合成して力交流信号を出力する。実施の形態１にかかる交流信号合成部１０では、入力選択信号に基づき合成の対象とならない入力交流信号を遮断状態とすることで、合成対象外の入力合成信号を合成の対象から除外する。また、図１では、入力選択信号として、制御回路２４が入力選択信号Ｃｓ１〜Ｃｓｎを出力する。

また、交流信号合成部１０は、交流結合部１１〜１１ｎを有する。交流結合部１１〜１ｎは、入力交流信号に対応して設けられるものである。交流結合部１１〜１ｎは、それぞれ、交流結合素子（例えば、トランスＴ）と入力選択スイッチＳＷを有する。そして、トランスＴは、一次側の入力端子に対応する入力交流信号が入力され、二次側の端子が互いに直列に接続される。また、入力選択スイッチＳＷは、入力選択信号に応じて対応する交流結合素子の一次側又は二次側の２つの端子間を短絡状態又は開放状態とする。実施の形態１にかかる交流結合部１１〜１ｎでは、入力選択スイッチは、トランスＴの二次側の端子の間に設けられる。つまり、実施の形態１では、二次側入力選択スイッチのみが設けられる。

また、別の観点では、複数の入力交流信号が、第１の入力交流信号と、第２の入力交流信号と、を含むと考えた場合、交流信号合成部１０は、第１の交流結合部と第２の交流結合部とを有すると考えることもできる。この場合、第１の交流結合部は、交流結合部１１〜１ｎから選択した１つの交流結合部であり、交流結合部１１〜１ｎから選択した第２の交流結合部とは異なる交流結合部である。

そして、第１の交流結合部は、第１の入力交流信号に対応して設けられる第１の交流結合素子（例えば、トランスＴ）と、第１のトランスＴの二次側の第１の出力端子と第２の出力端子との間に設けられる第１の入力選択スイッチＳＷと、を有する。また、第２の交流結合部は、第２の入力交流信号に対応して設けられる第２の交流結合素子（例えば、トランスＴ）と、第２のトランスＴの二次側の第１の出力端子と第２の出力端子との間に設けられる第２の入力選択スイッチＳＷと、を有する。

そして、第１のトランスＴと、第２のトランスＴとは、二次側に設けられる端子が直列に接続される。また、第１の入力選択スイッチＳＷと第２の入力選択スイッチＳＷは、それぞれ、対応するトランスＴの二次側の第１の出力端子と第２の出力端子との間を短絡状態又は開放状態とする二次側入力選択スイッチＳＷを有する。

また、交流信号合成部１０は、直列に接続されたトランスの出力端子のうち、最下位に位置する第１の出力端子と、最上位に位置する第２の出力端子と、の間から出力交流信号を出力する。

整合回路２１は、交流信号合成部１０が出力した出力交流信号のインピーダンスを整合する。交流直流変換回路２２は、出力交流信号を直流電圧信号に変換する。この直流電圧信号は、接地電圧Ｖｓｓと直流電圧Ｖｄｃとの間の電圧値を有する。また、交流直流変換回路２２は、出力交流信号の振幅レベルに応じた大きさの電圧値を有する直流電圧信号を出力する。電圧検出回路２３は、直流電圧信号の電圧を検出する。制御回路２４は、出力交流信号が最大化されるように交流信号合成部１０で合成する入力交流信号の組み合わせを指定する入力選択信号Ｃｓ１〜Ｃｓｎを生成する。

ここで、実施の形態１にかかる半導体装置１では、通常状態で制御回路２４が出力する入力選択信号Ｃｓ１〜Ｃｓｎにより指定する合成する入力交流信号の組み合わせを、通常状態で動作を開始する前の動作設定処理の１つとして行う。動作設定処理では、制御回路２４は、入力選択信号Ｃｓ１〜Ｃｓｎにより交流信号合成部１０で合成される入力交流信号の組み合わせを切り替える。また、電圧検出回路２３は、入力交流信号の組み合わせ毎に、直流電圧信号の電圧を検出して、直流電圧信号の電圧値の最大値が更新される毎に電圧検出信号ＤＥＴを制御回路２４に出力する。そして、制御回路２４は、電圧検出信号ＤＥＴに応じて、直流電圧信号の電圧が最も大きくなる入力交流信号の組み合わせを判断し、直流電圧信号の電圧が最も大きくなる入力交流信号の組み合わせに対応した入力選択信号を通常動作状態で出力する。

そこで、まず、電圧検出回路２３の回路の詳細な構成について説明する。図２に実施の形態１にかかる半導体装置１の電圧検出回路２３のブロック図を示す。図２に示すように、電圧検出回路２３は、コンデンサＣ１、Ｃ２、電圧更新スイッチＳＷｖ、比較器ＣＯＭＰを有する。

コンデンサＣ１は、直流電圧Ｖｄｃを伝達する第１の配線と、接地電圧Ｖｓｓを伝達する第２の配線との間に接続される。電圧更新スイッチＳＷｖは、一端が第１の配線に接続され、他端がコンデンサＣ２の一端に接続される。コンデンサＣ２は、一端が電圧更新スイッチＳＷｖに接続され、他端が第２の配線に接続される。比較器ＣＯＭＰは、一方の端子（例えば、負入力端子）にコンデンサＣ１よって平滑化された電圧ＶＣ１が入力され、他方の端子（例えば、正入力端子）にコンデンサＣ２に蓄積された電荷により決まる電圧ＶＣ２が入力される。そして、比較器ＣＯＭＰは、電圧ＶＣ１が電圧ＶＣ２より大きくなったことに応じて検出信号ＤＥＴをハイレベルとする。また、電圧更新スイッチＳＷｖは、制御回路２４から出力される電圧更新信号Ｃｓｗｖにより開閉状態が制御される。

続いて、実施の形態１にかかる半導体装置１における遮断する交流結合素子を決定するための処理（例えば、動作設定処理）を示すフローチャートを図３に示す。なお、動作設定処理は、直流電圧の電圧値の測定精度を高めるために、無負荷状態で行われることが好ましい。

図３に示すように、動作設定処理では、半導体装置１の制御回路２４は、まず、交流結合部１１〜１１ｎの入力選択スイッチを開放状態とすることで、交流結合部１１〜１ｎを全て有効（例えば、トランスモード）とする。また、制御回路２４は、電圧検出回路２３の電圧更新スイッチＳＷｖをオン状態とする。これにより、電圧検出回路２３は、その時点における直流電圧Ｖｄｃの電圧レベルをコンデンサＣ２に記憶する（ステップＳ１）。

続いて、制御回路２４は、交流結合部の番号を示す値ｉをゼロとし（ステップＳ２）、その後、値ｉを１つ増加させる（ステップＳ３）。これにより、制御回路２４は、ｉ番目の交流結合部の入力選択スイッチＳＷを短絡状態として、当該交流結合部を遮断状態とする。

続いて、電圧検出回路２３では、コンデンサＣ２の両端に生成されている電圧ＶＣ２と、直流電圧Ｖｄｃの電圧レベルを反映した電圧ＶＣ１とを比較する（ステップＳ５）。そして、電圧ＶＣ１が電圧ＶＣ２よりも大きいと判断された場合、制御回路２４は、電圧更新スイッチＳＷｖをオン状態として、コンデンサＣ２の両端の電圧ＶＣ２と、コンデンサＣ１の両端の電圧ＶＣ１とを同電位とする（ステップＳ６）。また、制御回路２４は、そのときのｉをメモリ等の記憶部に記憶する（ステップＳ７）。一方、ステップＳ５で、電圧ＶＣ１が電圧ＶＣ２以下と判断された場合、制御回路２４は、ステップＳ６、Ｓ７の処理、つまり、コンデンサＣ２で保持されている電圧値の更新及びメモリに記憶されている値ｉの更新を行うことなく次のステップに処理を進める。

ステップＳ８では、制御回路２４が、値ｉがｎ（ｎは、交流結合部の数を表す整数）以上であるか否かを判断する。このステップＳ８において、値ｉがｎよりも小さい場合、制御回路２４は、ステップＳ３で値ｉを１つ増加させ、ステップＳ４からステップＳ８までの処理を再度実行する。一方、ステップＳ８において、値ｉがｎ以上である場合、制御回路２４は、動作設定処理を終了させる。そして、制御回路２４は、動作設定処理により決定した値ｉに対応する交流結合部を遮断状態とする入力選択信号Ｃｓ１〜Ｃｓｎをその後の通常状態で出力する。なお、値ｉに値がない、或いは、値ｉが初期値（例えば、０）であった場合、制御回路２４は、全ての入力選択スイッチＳＷを開放状態とすることで、全ての交流結合部をトランスモードで使用する入力選択信号Ｃｓ１〜Ｃｓｎをその後の通常状態で出力する。

続いて、実施の形態１にかかる半導体装置１の動作について説明する。そこで、図４に実施の形態１にかかる半導体装置１の動作を示すタイミングチャートを示す。図４に示すタイミングチャートは、交流結合部の個数を示すｎを４とし、交流信号源ＰＳ２が出力する入力交流信号の位相が他の位相とずれたときの出力交流信号の電圧レベルを示すものである。なお、図４の下段のグラフの横軸は、交流信号源ＰＳ２が出力する入力交流信号と、他の入力交流信号との位相差を示す。また、縦軸は、出力交流信号の信号レベルを示すものであるが、１つの交流結合部が出力する交流信号の信号レベルを単位電圧Ｖｏで示したものである。なお、単位電圧Ｖｏは、交流結合部における損失がゼロのときに出力される交流電圧であり、実際には交流結合部において何らかの損失が生じる。

図４に示すように、全てのトランスを有効（入力選択スイッチを開放状態としたトランスモード）としたときは、交流信号源ＰＳ２が出力する入力交流信号と他の入力交流信号との位相差が大きくなるに従って、出力交流信号の信号レベルが、１つの交流結合部を失った場合よりも低下する。

一方、図４に示すように、実施の形態１にかかる半導体装置１では、交流信号源ＰＳ２が出力する入力交流信号と他の入力交流信号との位相差が大きくなり、出力交流信号の信号レベルが、単位電圧Ｖｏの３倍よりも小さくなった時点で、交流信号源ＰＳ２が出力する入力交流信号を受信する交流結合部１２の入力選択スイッチＳＷを短絡状態とする。これにより、実施の形態１にかかる半導体装置１は、交流信号源ＰＳ２が出力する入力交流信号と他の入力交流信号との位相差が大きくなっても、出力交流信号の信号レベルを、交流結合部１２の入力選択スイッチＳＷを短絡状態とする信号レベル以上に維持することができる。

上記説明より、実施の形態１にかかる半導体装置１では、出力交流信号の信号レベルが当初予定した信号レベルよりも小さくなる状態において、信号レベルの低下の原因となる入力交流信号を交流信号合成部１０で遮断する。これにより、実施の形態１にかかる半導体装置１は、入力交流信号の間の位相差によらず、一定以上の出力交流信号の信号レベルを維持することができる。つまり、実施の形態１にかかる半導体装置１は、エネルギー回収効率の効率を向上させることができる。

また、実施の形態１にかかる半導体装置１は、電圧検出回路２３及び制御回路２４により、出力交流信号の信号レベルが最大値となる入力交流信号の組み合わせを選択することができる。これにより、実施の形態１にかかる半導体装置１は、エネルギー回収効率を最大化することができる。

また、実施の形態１にかかる半導体装置１は、入力交流信号が直接トランスＴに入力されるため、入力端子の負荷容量が小さく、高周波の入力交流信号を用いたエネルギー回収により好適である。

なお、上記実施の形態１にかかる説明では、制御回路２４が出力交流信号或いは直流電圧が最大化するように合成する入力交流信号の組み合わせを決定したが、制御回路２４が出力交流信号或いは直流電圧が予め設定した所定の電圧以上となるように合成する入力交流信号の組み合わせを決定することもできる。この所定の電圧は、例えば、交流直流変換回路２２の後段に接続される内部回路が動作可能な電圧を設定することができる。また、別の例として、１つのトランスＴに希望する最低限の出力振幅が決まっていれば、その最低限の出力振幅のｎ−１倍に対応する出力交流信号或いは直流電圧を、所定の電圧とすることもできる。

実施の形態２
実施の形態２では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置２について説明する。そこで、実施の形態２にかかる半導体装置２のブロック図を図５に示す。

図５に示すように、実施の形態２にかかる半導体装置２は、実施の形態１にかかる半導体装置１の交流信号合成部１０を交流信号合成部３０に置き換えたものである。交流信号合成部３０は、交流結合部３１〜交流結合部３ｎを有する。交流結合部３１〜３ｎは、実施の形態１にかかる交流結合部１１〜１ｎのトランスＴの一次側と二次側との両方に入力選択スイッチを設けたものである。

より具体的には、交流結合部３１〜３ｎの入力選択スイッチは、対応するトランスＴの一次側に設けられる一次側入力選択スイッチＳＷｉと、二次側に設けられる二次側入力選択スイッチＳＷを有する。一次側入力選択スイッチＳＷｉは、トランスＴの一次側の第１の入力端子と第２の入力端子の間を、短絡状態とするか開放状態とするか、を対応する入力選択信号によって切り替える。二次側入力選択スイッチＳＷは、トランスＴの二次側の第１の出力端子と第２の出力端子との間を、短絡状態とするか開放状態とするか、を対応する入力選択信号によって切り替える。つまり、一次側入力選択スイッチＳＷと二次側入力選択スイッチは、同じ入力選択信号によって対応するトランスＴを遮断モードとするか、トランスモードとするかを切り替える。

なお、実施の形態２にかかる半導体装置２では、交流結合部３１〜３ｎのトランスＴの一次側と二次側との両方に入力選択スイッチを設けたが、入力選択スイッチは、トランスＴの一次側のみとしても良い。

実施の形態２にかかる半導体装置２では、トランスＴの一次側にも入力選択スイッチを設けることで、トランスＴの一次側遮断状態となるため、トランスＴの一次側から二次側への信号の漏れを低減することができる。特に、交流信号源ＰＳ１〜ＰＳｎが出力する入力交流信号の電力が大きな場合（例えば、周波数が低く、振幅が大きい信号である場合）、トランスＴの一次側から二次側への信号の漏れの影響が大きくなるため、トランスＴの一次側にも入力選択スイッチを設ける効果は大きい。

実施の形態３
実施の形態３では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置３について説明する。そこで、実施の形態３にかかる半導体装置３のブロック図を図６に示す。

図６に示すように、実施の形態３にかかる半導体装置３は、実施の形態１にかかる半導体装置１の交流信号合成部１０を交流信号合成部４０に置き換えたものである。交流信号合成部４０は、交流結合部４１〜交流結合部４ｎを有する。交流結合部４１〜４ｎは、実施の形態１にかかる交流結合部１１〜１ｎのトランスＴをバランＢＬに置き換えた物である。

バランも、トランスと同様に交流信号を伝達することができる。しかしながら、トランスとバランとでは、伝達する信号の対応周波数と回路面積が異なる。バランは、５ＧＨｚ程度までの高周波信号を伝達することができる。一方、トランスは、外付け部品として設ける場合は、１００ｋＨｚ程度までの対応周波数となる。また、半導体基板上に形成する配線パターンによりトランスを構成する場合は、対応周波数を任意に設定することができる。

また、回路面積を考えると、バラン及び外付け部品として設けられるトランスは、チップ上に回路を必要としないため、チップ面積を小さくすることができる。また、半導体基板上の配線パターンで形成されたトランスは、大きなチップ面積を要する。

つまり、交流結合素子として、どのような素子を利用するかは、製品の仕様等によって適宜設定することができる。

上記説明より、実施の形態３にかかる半導体装置３は、交流結合素子としてバランを用いた交流信号合成部４０を用いることで、高い周波数を有する入力交流信号の合成が可能となる。なお、バランは、外付け部品として実装されるが、部品サイズが小さく、実装面積を小さくできる。また、バランには、巻線型のチップバラン、コンデンサやインダクタなどを用いる一般的なバランを用いることができる。

実施の形態４
実施の形態４では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置４について説明する。そこで、実施の形態４にかかる半導体装置４のブロック図を図７に示す。

図７に示すように、実施の形態４にかかる半導体装置４は、実施の形態１にかかる半導体装置１の制御回路２４を制御回路２５に置き換え、電圧検出回路２３に代えて位相差検出回路５０を設けたものである。

位相差検出回路５０は、複数の入力交流信号の間の位相差を検出する。そして、位相差検出回路５０は、検出した位相差情報ＤＩＦＦを制御回路２５に出力する。制御回路２５は、位相差検出回路で検出された位相差に基づき、複数の入力交流信号のうち第１の入力交流信号（以下、グループ内入力交流信号と称す）との位相差が予め設定した位相差以上となる第２の入力交流信号（以下、グループ外入力交流信号と称す）を合成対象から外すことを指示する入力選択信号Ｃｓ１〜Ｃｓｎを出力する。

ここで、位相差検出回路５０の詳細についてより具体的に説明する。実施の形態４にかかる位相差検出回路５０及び及び位相差検出回路５０内の位相比較器のブロック図のブロック図を図８に示す。図８では、上段に位相差検出回路５０のブロック図を示し、下段に位相差検出回路５０内の位相比較器のブロック図を示した。

図８の上段に示すように、位相差検出回路５０は、ｎ個の入力交流信号に対してｎ−１個の位相比較器を有する。図８では、位相差検出回路５０として、位相比較器５１〜５（ｎ−１）を示した。位相比較器５１〜５（ｎ−１）は、それぞれ、端子Ｓ１に複数の入力交流信号のうち上位側に位置する入力交流信号の反転信号が入力され、端子Ｓ２に下位側に位置する入力交流信号の正転信号が入力される。位相比較器５１〜５（ｎ−１）は、それぞれ、端子Ｓ１に入力された信号と端子Ｓ２に入力された信号との位相差の大きさに応じたパルス幅を有する位相差判定信号ＤＩＦＦ１〜ＤＩＦＦ（ｎ−１）ｎを出力する。位相差情報ＤＩＦＦは、この位相差判定信号ＤＩＦＦ１〜ＤＩＦＦ（ｎ−１）ｎを含む信号である。

また、位相比較器５１〜５（ｎ−１）は、同じ回路であるため、位相比較器５１のブロック図を図８の下段に示した。図８の下段に示すように、位相比較器５１は、Ｄラッチ５１１、５１２、ＮＡＮＤ回路５１３を有する。Ｄラッチ５１１には、端子Ｓ１に入力される信号がトリガ信号として入力され、データとして１（例えば、ハイレベルであって、電源電圧レベルの電圧を有する値）が入力される。また、Ｄラッチ５１１には、リセット信号としての出力信号が与えられる。Ｄラッチ５１２には、端子Ｓ２に入力される信号がトリガ信号として入力され、データとして１が入力される。また、Ｄラッチ５１２には、リセット信号としての出力信号が与えられる。ＮＡＮＤ回路５１３は、Ｄラッチ５１１、５１２の出力信号の反転論理積をＤラッチ５１１、５１２のリセット端子に出力する。

この位相比較器５１は、端子Ｓ１に入力される信号と、端子Ｓ２に入力される信号と、に位相差がない場合、Ｄラッチ５１１、５１２の出力信号が同時に１となり、Ｄラッチ５１１、５１２が即座にリセット状態となる。そのため、位相比較器５１は、、端子Ｓ２に入力される信号と、に位相差がない場合、出力信号となる位相差判定信号ＤＩＦＦ１２としてごく短いパルス幅のパルス信号を出力する。

一方、位相比較器５１は、端子Ｓ１に入力される信号の位相が、端子Ｓ２に入力される信号の位相に対して進んでいる場合、Ｄラッチ５１１の出力信号が１となり、その後、位相差に対応した時間が経過した後にＤラッチ５１２の出力信号が１となる。これにより、ＮＡＮＤ回路５１３の出力信号は、位相差に対応した時間だけハイレベルとなる。そのため、位相比較器５１は、端子Ｓ１に入力される信号と、端子Ｓ２に入力される信号と、に位相差がある場合、当該位相差に相当する時間に対応したパルス幅を有する位相差判定信号を出力する。

制御回路２５は、位相差検出回路５０が出力する位相情報ＤＩＦＦが上記のような位相差判定信号により構成されるため、パルス幅が予め設定したパルス幅閾値よりも大きな位相差判定信号に基づきグループ内入力交流信号との位相差が所定の位相差以上となるグループ外入力交流信号を特定することができる。そして、位相差検出回路５０は、特定したグループ外入力交流信号に対応する交流信号合成部を遮断モードとする入力選択信号Ｃｓ１〜Ｃｓｎを出力する。これにより、半導体装置４は、グループ外入力交流信号を合成する入力交流信号から外し、出力交流信号をグループ内入力交流信号のみにより最大化することができる。

上記説明より、実施の形態４にかかる半導体装置４は、入力交流信号の間の位相差を観測することで、入力交流信号から出力交流信号への変換効率を低下させる、位相差の大きな入力交流信号を無効化する。これにより、実施の形態４にかかる半導体装置４は、出力交流信号の大きさを入力交流信号の位相差によらず最大化することができる。

実施の形態５
実施の形態５では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置５について説明する。そこで、実施の形態５にかかる半導体装置５のブロック図を図９に示す。

図９に示すように、実施の形態５にかかる半導体装置５は、実施の形態１にかかる半導体装置１の電圧検出回路２３を電圧検出回路６０に置き換えたものである。電圧検出回路６０は、出力交流信号の電圧を検出する。つまり、実施の形態５にかかるは、直流電圧の電圧値を検出する電圧検出回路２３を出力交流電圧の電圧を検出する電圧検出回路６０に置き換えたものであり、制御回路２４の処理は、実施の形態１と同じ動作設定処理を行うことができる。

ここで、電圧検出回路６０の具体的な回路構成について説明する。そこで、図１０に実施の形態５にかかる電圧検出回路６０のブロック図を示す。図１０に示すように、電圧検出回路６０は、実施の形態１にかかる電圧検出回路２３の直流電圧Ｖｄｃを伝達する配線にダイオードＤを挿入したものである。直流電圧Ｖｄｃを伝達する配線にダイオードＤを挿入することで、電圧検出回路６０は、出力交流信号を整流した電圧をコンデンサＣ１、Ｃ２に蓄積することができる。そして、電圧検出回路６０は、出力交流信号を整流して得られる電圧ＶＣ１、ＶＣ２を比較した結果を電圧検出信号ＤＥＴとして出力する。

上記説明より、実施の形態５にかかる半導体装置５は、出力交流信号の電圧を直接計測することで合成する入力交流信号の組み合わせを決定する。そのため、実施の形態５にっかる半導体装置５は、実施の形態１にかかる半導体装置１よりも精度良く合成する入力交流信号の組み合わせを決定することができる。

実施の形態６
実施の形態６では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置６について説明する。そこで、実施の形態６にかかる半導体装置６のブロック図を図１１に示す。

図１１に示すように、実施の形態６にかかる半導体装置６は、実施の形態１にかかる半導体装置１にレギュレータ回路７０を追加したものである。レギュレータ回路７０は、直流電圧信号を降圧又は昇圧して内部電源を生成する。この内部電源電圧は、図示しない内部回路に供給する内部電源の電圧により決定されるものである。また、レギュレータ回路７０として昇圧回路を用いるか、降圧回路を用いるかは、内部電源の電圧と交流直流変換回路２２が出力する直流電圧との大小関係によってきまる。

また、図１１に示すように、実施の形態６にかかる半導体装置６では、電圧検出回路２３、制御回路２４の動作電源として、レギュレータ回路７０が出力する内部電源を用いる。なお、実施の形態１にかかる半導体装置１では、図示しないバッテリーから供給される電源、或いは、外部電源に基づき電圧検出回路２３及び制御回路２４を動作させる。

上記説明より、実施の形態６にかかる半導体装置６は、レギュレータ回路７０を用いることで、交流信号合成部１０を用いて回収したエネルギーにより電圧検出回路２３及び制御回路２４を含む内部回路を動作させることができる。

また、実施の形態６にかかる半導体装置６では、レギュレータ回路７０を用いることで、交流直流変換回路２２が出力する直流電圧に変動が生じた場合においても、内部回路に安定した電圧の内部電源を供給することができる。

実施の形態７
実施の形態７では、実施の形態６にかかる半導体装置６の別の形態となる半導体装置７について説明する。そこで、実施の形態７にかかる半導体装置７のブロック図を図１２に示す。

図１２に示すように、実施の形態７にかかる半導体装置７は、実施の形態６にかかる半導体装置６にスタートアップ回路８０、内部電圧検出回路８１、電源切替スイッチＳＷｐを追加したものである。

スタートアップ回路８０は、レギュレータ回路７０と並列に設けられ、レギュレータ回路よりも低い入力電圧に基づき内部電源を生成し、レギュレータ回路７０の出力端子に出力する。電源切替スイッチＳＷｐは、交流直流変換回路２２が出力する直流電圧信号をレギュレータ回路７０とスタートアップ回路８０のいずれか一方に伝達する。内部電圧検出回路８１は、レギュレータ回路７０の出力端子の電圧を監視し、レギュレータ回路の出力端子の電圧が予め設定した電圧以上に達したことに応じて、直流電圧信号をレギュレータ回路７０に伝達することを指示する電源選択信号を電源切替スイッチＳＷｐに出力する。また、内部電圧検出回路８１は、レギュレータ回路の出力端子の電圧が予め設定した電圧未満である期間は、直流電圧信号をスタートアップ回路８０に伝達することを指示する電源選択信号を電源切替スイッチＳＷｐに出力する。

実施の形態７にかかる半導体装置７では、上記構成により、交流直流変換回路２２が出力する直流電圧がレギュレータ回路７０が動作しない電圧レベルであり、レギュレータ回路７０が十分な内部電源を生成できない期間は、スタートアップ回路８０により内部電源を生成する。

上記説明より、実施の形態７にかかる半導体装置７は、例えば、交流信号合成部１０から出力される出力交流電圧が十分な信号レベルにないことに起因して、直流電圧がレギュレータ回路７０を動作させるのに十分な電圧に達しない状態であっても、スタートアップ回路８０により内部電源を生成することができる。つまり、実施の形態７にかかる半導体装置７は、他の実施の形態にかかる半導体装置よりも安定した動作を実現することができる。

実施の形態８
実施の形態８では、実施の形態１にかかる半導体装置１の別の形態となる半導体装置８について説明する。そこで、実施の形態８にかかる半導体装置８のブロック図を図１３に示す。

図１３に示すように、実施の形態８にかかる半導体装置８は、実施の形態１にかかる半導体装置１の制御回路２４を制御回路９０に置き換え、位相調整回路９１〜９ｎを追加したものである。

制御回路９０は、制御回路２４に位相調整回路９１〜９ｎを制御する位相制御信号Ｃｐｃ１〜Ｃｐｃｎを出力する機能を追加したものである。位相調整回路９１〜９ｎは、複数の入力交流信号を出力する交流電源ＰＳ１〜ＰＳｎと交流信号合成部１０との間に設けられ、位相が他の入力交流信号との位相差が所定の位相差以上であると判断された入力交流信号の位相を調整する。

ここで、位相調整回路９１〜９ｎの詳細な回路について具体的に説明する。そこで、図１４に実施の形態８にかかる位相調整回路の回路図を示す。なお、位相調整回路９１〜９ｎは同じ回路構成であるため、ここでは、位相調整回路９１のみを説明する。また、図１４では、入力交流信号の正転信号が入力される端子をＶｎ＋、入力交流信号の反転信号が入力される端子Ｖｎ−で表し、入力交流信号の正転信号を出力する端子をＶｘｎ＋、入力交流信号の反転信号を出力する端子をＶｘｎ−で表した。

図１４に示すように、位相調整回路９１は、スイッチ９１１〜９１４を有する。スイッチ９１１は、入力端子Ｖｎ＋と出力端子Ｖｘｎ＋とを結ぶ配線に挿入される。スイッチ９１２は、入力端子Ｖｎ−と出力端子Ｖｘｎ−とを結ぶ配線に挿入される。スイッチ９１３は、入力端子Ｖｎ＋と出力端子Ｖｘｎ−とを結ぶ配線に挿入される。スイッチ９１４は、入力端子Ｖｎ−と出力端子Ｖｘｎ＋とを結ぶ配線に挿入される。そして、スイッチ９１１、９１２と、スイッチ９１３、９１４とは、位相制御信号Ｃｐｃ１に応じて、互いに排他的に導通状態となる。つまり、位相調整回路９１は、位相制御信号Ｃｐｃ１が１（例えば、ハイレベル）であれば入力交流信号の極性を代えずに交流信号合成部１０に伝達し、位相制御信号Ｃｐｃ１が０（例えば、ロウレベル）であれば入力交流信号の極性を反転（位相を１８０度変えてた状態）して交流信号合成部１０に伝達する。

ここで、実施の形態８にかかる半導体装置８の動作について説明する。実施の形態８にかかる半導体装置８は、まず、位相制御信号Ｃｐｃ１を全て１として、図３で説明した動作設定処理を実行する。この動作設定処理において、合成対象から除外すべきグループ外入力交流信号があると判断された場合、半導体装置８は、当該グループ外入力交流信号に対応する位相調整回路に与える位相制御信号の論理を反転させる。これにより、半導体装置８では、最初の動作設定処理においてグループ外入力交流信号と判定された信号の極性が反転される。そして、半導体装置８は、グループ外入力交流信号の極性を反転させた状態で再度図３の動作設定処理を実施する。この２度目の動作設定処理において、グループ外入力交流信号がないと判断された場合、半導体装置８は、ｎ個の入力交流信号を合成して出力交流信号を生成する。一方、２度目の動作設定処理において、グループ外入力交流信号があると判断された場合、半導体装置８は、グループ外入力交流信号を除くｎ−１個の入力交流信号を合成して出力交流信号を生成する。

上記説明より、実施の形態８にかかる半導体装置８は、位相調整回路９１〜９ｎを有することで、グループ外入力交流信号がある場合においても、グループ外入力交流信号の位相を変化させて、ｎ個の入力交流信号を合成してより高い電圧を有する出力交流信号を生成することができる。つまり、実施の形態８にかかる半導体装置８は、他の実施の形態にかかる半導体装置よりも高い効率で出力交流信号を生成することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１〜８ 半導体装置
１０ 交流信号合成部
１１〜１ｎ、３１〜３ｎ、４１〜４ｎ 交流結合部
２１ 整合回路
２２ 交流直流変換回路
２３ 電圧検出回路
２４、２５、９０ 制御回路
３０ 交流信号合成部
４０ 交流信号合成部
５０ 位相差検出回路
５１〜５（ｎ−１） 位相比較器
５１１、５１２ Ｄラッチ
５１３ ＮＡＮＤ回路
６０ 電圧検出回路
７０ レギュレータ回路
８０ スタートアップ回路
８１ 内部電圧検出回路
９１〜９ｎ 位相調整回路
９１１〜９１４ スイッチ
Ｄ ダイオード
Ｃ１、Ｃ２ コンデンサ
ＣＯＭＰ 比較器
ＤＥＴ 電圧検出信号
Ｃｓｗｖ 電圧更新信号
Ｃｓ１〜Ｃｓｎ 入力選択信号
ＰＳ１〜ＰＳｎ 交流信号源
ＳＷ 入力選択スイッチ
ＳＷｖ 電圧更新スイッチ
ＳＷｐ 電源切替スイッチ
Ｔ トランス
ＢＬ バラン
ＤＩＦＦ 位相差情報

Claims (14)

1. 複数の入力交流信号を合成して出力交流信号として出力する交流信号合成部と、
   前記出力交流信号を直流電圧信号に変換する交流直流変換回路と、
   前記出力交流信号又は前記直流電圧信号が最大化されるように合成する前記入力交流信号の組み合わせを指定する入力選択信号を生成する制御回路と、を有し、
   前記交流信号合成部は、前記入力選択信号により指定された合成対象の入力交流信号を合成して前記出力交流信号を出力する電源回路。
2. 前記複数の入力交流信号は、無線信号を受信するアンテナを介して生成される受信信号である請求項１に記載の電源回路。
3. 前記交流信号合成部は、
   一次側の入力端子に対応する前記入力交流信号が入力され、二次側の端子が互いに直列に接続される複数の交流結合素子と、
   前記入力選択信号に応じて対応する交流結合素子の一次側の２つの端子間及び二次側の２つの端子間の少なくとも一方を短絡状態又は開放状態とする複数の入力選択スイッチと、
   を有する請求項１に記載の電源回路。
4. 前記直流電圧信号の電圧を検出する電圧検出回路を有し、
   前記制御回路は、前記入力選択信号により前記交流信号合成部で合成される前記入力交流信号の組み合わせを切り替え、
   前記電圧検出回路は、前記入力交流信号の組み合わせ毎に、前記直流電圧信号の電圧を検出して、前記直流電圧信号の電圧値の最大値が更新される毎に電圧検出信号を前記制御回路に出力し、
   前記制御回路は、前記電圧検出信号に応じて、前記直流電圧信号の電圧が最も大きくなる前記入力交流信号の組み合わせを判断し、前記直流電圧信号の電圧が最も大きくなる前記入力交流信号の組み合わせに対応した前記入力選択信号を通常動作状態で出力する請求項１に記載の電源回路。
5. 前記直流電圧信号を降圧又は昇圧して内部電源を生成するレギュレータ回路を有する請求項１に記載の電源回路。
6. 前記出力交流信号の電圧を検出する電圧検出回路を有し、
   前記制御回路は、前記入力選択信号により前記交流信号合成部で合成される前記入力交流信号の組み合わせを切り替え、
   前記電圧検出回路は、前記入力交流信号の組み合わせ毎に、前記出力交流信号の電圧を検出して、前記出力交流信号の電圧の最大値が更新される毎に電圧検出信号を前記制御回路に出力し、
   前記制御回路は、前記電圧検出信号に応じて、前記出力交流信号の電圧が最も大きくなる前記入力交流信号の組み合わせを判断し、前記出力交流信号の電圧が最も大きくなる前記入力交流信号の組み合わせに対応した前記入力選択信号を通常動作状態で出力する請求項１に記載の電源回路。
7. 前記複数の入力交流信号の間の位相差を検出する位相差検出回路を有し、
   前記制御回路は、前記位相差検出回路で検出された位相差に基づき、前記複数の入力交流信号のうち第１の入力交流信号との位相差が予め設定した位相差以上となる第２の入力交流信号を合成対象から外すことを指示する前記入力選択信号を出力する請求項１に記載の電源回路。
8. 前記複数の入力交流信号を出力する複数の交流電源と前記交流信号合成部との間に設けられ、位相が他の入力交流信号との位相差が所定の位相差以上であると判断された入力交流信号の位相を調整する位相調整回路を有する請求項１に記載の電源回路。
9. 前記交流信号合成部は、交流結合素子としてトランス又はバランを含む請求項１に記載の電源回路。
10. 前記複数の入力交流信号は、無線信号を受信するアンテナを介して生成される受信信号である請求項１に記載の電源回路。
11. それぞれが、一次側に入力交流信号が入力される第１の入力端子と第２の入力端子とを有し、二次側に第１の出力端子と第２の出力端子とを有し、二次側の前記第１の出力端子と前記第２の出力端子とが直列に接続され、最下位に位置する前記第１の出力端子と最上位に位置する前記第２の出力端子との間から出力交流信号を出力する複数の交流結合素子と、
    前記交流結合素子のそれぞれに設けられ、一次側の端子の間、又は、二次側の端子との間に設けられる複数の入力選択スイッチと、
    前記出力交流信号を直流電圧信号に変換する交流直流変換回路と、
    前記出力交流信号又は前記直流電圧信号が最大化されるように合成する前記入力交流信号の組み合わせを指定する入力選択信号を生成する制御回路と、を有し、
    前記複数の入力選択スイッチは、前記入力選択信号に応じて、前記一次側の端子間と前記二次側の端子間と、を短絡状態するか開放状態とするかを切り替える電源回路。
12. 前記複数の交流結合素子は、前記複数の入力選択スイッチ、前記交流直流変換回路、及び前記制御回路と同じ半導体基板上に形成される請求項１１に記載の電源回路。
13. 前記入力選択スイッチは、それぞれ、一次側の端子の間に設けられる一次側入力選択スイッチと、二次側の端子の間に設けられる二次側入力選択スイッチと、の少なくとも一方を含む請求項１１に記載の電源回路。
14. 前記交流結合素子は、トランス又はバランである請求項１１に記載の電源回路。

Images