JP6217915B2 - Oscillator, transmitter and receiver - Google Patents

Oscillator, transmitter and receiver Download PDF

Info

Publication number
JP6217915B2
JP6217915B2 JP2013254859A JP2013254859A JP6217915B2 JP 6217915 B2 JP6217915 B2 JP 6217915B2 JP 2013254859 A JP2013254859 A JP 2013254859A JP 2013254859 A JP2013254859 A JP 2013254859A JP 6217915 B2 JP6217915 B2 JP 6217915B2
Authority
JP
Japan
Prior art keywords
circuit
signal
frequency
reference signal
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013254859A
Other languages
Japanese (ja)
Other versions
JP2015115686A (en
Inventor
昭男 関
昭男 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2013254859A priority Critical patent/JP6217915B2/en
Publication of JP2015115686A publication Critical patent/JP2015115686A/en
Application granted granted Critical
Publication of JP6217915B2 publication Critical patent/JP6217915B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、フェーズロックループ回路を備える発振装置、並びに、それを利用した送信機や受信機に関する。   The present invention relates to an oscillation device including a phase-locked loop circuit, and a transmitter and a receiver using the oscillation device.

例えば特許文献１に開示されるように、フェーズロックループ回路は一般に知られる。フェーズロックループ回路には基準信号の供給源が接続される。フェーズロックループ回路は基準信号の基準周波数に同期して出力信号すなわちクロック信号を出力する。   For example, as disclosed in Patent Document 1, a phase-locked loop circuit is generally known. A reference signal supply source is connected to the phase-locked loop circuit. The phase-locked loop circuit outputs an output signal, that is, a clock signal in synchronization with the reference frequency of the reference signal.

特開平６−１６４３８１号公報JP-A-6-164811

例えば無線通信の送信機や受信機でフェーズロックループ回路は利用される。送信機や受信機ではフェーズロックループ回路に入力される基準信号に妨害波が混入することがある。妨害波の周波数が基準信号の周波数に近いと、フェーズロックループ回路の動作が不安定になり、アンロックや疑似ロックが引き起こされてしまう。基準信号に同期した出力信号以外の信号が出力される。そうすると、送信機や受信機で、適正に情報が送信されなかったり、正確に情報が復号されなかったりする。   For example, a phase-locked loop circuit is used in a wireless communication transmitter or receiver. In a transmitter or a receiver, an interference wave may be mixed in a reference signal input to a phase lock loop circuit. If the frequency of the disturbing wave is close to the frequency of the reference signal, the operation of the phase-locked loop circuit becomes unstable, causing unlocking and pseudo-locking. A signal other than the output signal synchronized with the reference signal is output. As a result, the transmitter and the receiver may not transmit information properly, or the information may not be correctly decoded.

本発明のいくつかの態様によれば、基準信号に同期した出力信号以外の信号出力を回避することができる発振装置は提供されることができる。   According to some aspects of the present invention, it is possible to provide an oscillation device capable of avoiding signal output other than an output signal synchronized with a reference signal.

装置の一具体例は、基準信号の供給源に接続されて、前記基準信号に同期した出力信号を出力するフェーズロックループ回路と、前記フェーズロックループ回路に動作電力を供給する電源回路と、前記供給源に接続され前記供給源から供給される前記基準信号を２つに分岐した２つの信号を混合する混合器と、前記混合器から低周波信号が出力された場合に前記電源回路の動作電力の供給を停止する制御回路とを備える発振装置に関する。 A specific example of the device includes a phase-locked loop circuit that is connected to a reference signal supply source and outputs an output signal synchronized with the reference signal, a power supply circuit that supplies operating power to the phase-locked loop circuit, A mixer that is connected to a supply source and mixes two signals obtained by branching the reference signal supplied from the supply source, and an operating power of the power supply circuit when a low-frequency signal is output from the mixer The present invention relates to an oscillation device including a control circuit for stopping supply of the power.

基準信号には基準信号の周波数に近い周波数の妨害波が混入することがある。基準信号と妨害波とが混合器で混合されると、混合器から低周波信号としていわゆるビート信号が出力される。制御回路は、例えばビート信号の受信に応じてフェーズロックループ回路に対して電源回路からの電源供給を停止する。その結果、フェーズロックループ回路は動作を停止する。基準信号に同期した出力信号以外の信号出力は回避されることができる。 An interference wave having a frequency close to the frequency of the reference signal may be mixed in the reference signal. When the reference signal and the interference wave are mixed by the mixer, a so-called beat signal is output as a low frequency signal from the mixer. Control circuitry, for example, stop supplying power from the power supply circuit with respect to the phase-locked loop circuit in response to receiving the beat signal. As a result, the phase-locked loop circuit stops operating. Signal output other than the output signal synchronized with the reference signal can be avoided.

発振装置は、前記混合器に接続されて、前記基準信号の周波数よりも低い周波数に遮断周波数を有するローパスフィルタ回路をさらに備えることができる。混合器から基準信号が出力されても、基準信号はローパスフィルタ回路で減衰する。基準信号は遮断される。その結果、混合器の出力からビート信号は切り分けられることができる。切り分けられたビート信号は誤りなく検知されることができる。   The oscillation device may further include a low-pass filter circuit connected to the mixer and having a cutoff frequency at a frequency lower than the frequency of the reference signal. Even if the reference signal is output from the mixer, the reference signal is attenuated by the low-pass filter circuit. The reference signal is blocked. As a result, the beat signal can be separated from the output of the mixer. The separated beat signal can be detected without error.

発振装置は、前記供給源および前記フェーズロックループ回路の間に配置され、前記基準信号の周波数を含む周波数帯域の通過帯域を有するバンドパスフィルタ回路をさらに備えることができる。基準信号には基準信号の周波数からかけ離れた周波数の妨害波が混入することがある。こうした妨害波はバンドパスフィルタ回路で減衰する。妨害波は遮断される。こうして基準信号は切り分けられることができる。切り分けられた基準信号はフェーズロックループ回路に供給される。フェーズロックループ回路に対して妨害波の進入は回避されることができる。   The oscillation device may further include a band-pass filter circuit disposed between the supply source and the phase-locked loop circuit and having a pass band of a frequency band including the frequency of the reference signal. An interference wave having a frequency far from the frequency of the reference signal may be mixed in the reference signal. Such interference waves are attenuated by a bandpass filter circuit. Interfering waves are blocked. In this way, the reference signal can be separated. The separated reference signal is supplied to the phase lock loop circuit. Intrusion of disturbing waves into the phase-locked loop circuit can be avoided.

発振装置では、前記制御回路は、前記電源回路から電力供給が停止される間も前記混合器の出力を監視してもよい。こうして制御回路は基準信号に対して妨害波の混入の有無を検出することができる。妨害波の混入が終了すれば、混入の終了に応じて制御回路は予め決められた動作を実施することができる。例えば制御回路は電源回路の電力供給を再開することができる。   In the oscillation device, the control circuit may monitor the output of the mixer while power supply from the power supply circuit is stopped. In this way, the control circuit can detect the presence or absence of interference waves with respect to the reference signal. When the mixing of the interference wave is completed, the control circuit can perform a predetermined operation according to the completion of the mixing. For example, the control circuit can resume the power supply of the power supply circuit.

発振装置は送信機に組み込まれて利用されることができる。このとき、送信機は発振装置を備えればよい。前述のように、発振装置では、基準信号の基準周波数に近い周波数の妨害波が混入しても、基準信号に同期した出力信号以外の信号出力は回避される。したがって、送信周波数のずれは確実に防止されることから、他の通信システムに対して妨害波として作用することは回避されることができる。   The oscillation device can be used by being incorporated in a transmitter. At this time, the transmitter may include an oscillation device. As described above, in the oscillation device, even if an interference wave having a frequency close to the reference frequency of the reference signal is mixed, signal output other than the output signal synchronized with the reference signal is avoided. Therefore, since a transmission frequency shift is reliably prevented, it can be avoided to act as an interference wave for other communication systems.

発振装置は受信機に組み込まれて利用されることができる。このとき、受信機は発振装置を備えればよい。前述のように、発振装置では、基準信号の基準周波数に近い周波数の妨害波が混入しても、基準信号に同期した出力信号以外の信号出力は回避される。したがって、誤った情報の復号は確実に回避される。   The oscillation device can be used by being incorporated in a receiver. At this time, the receiver may be provided with an oscillation device. As described above, in the oscillation device, even if an interference wave having a frequency close to the reference frequency of the reference signal is mixed, signal output other than the output signal synchronized with the reference signal is avoided. Accordingly, decoding of erroneous information is reliably avoided.

その他、発振装置はいずれかの機器に組み込まれて利用されることができる。このとき、機器は発振装置を備えればよい。前述のように、発振装置では、基準信号の基準周波数に近い周波数の妨害波が混入しても、基準信号に同期した出力信号以外の信号出力は回避されることから、機器の誤作動は回避されることができる。   In addition, the oscillation device can be used by being incorporated in any device. At this time, the device may include an oscillation device. As described above, in the oscillation device, even if an interference wave having a frequency close to the reference frequency of the reference signal is mixed, signal output other than the output signal synchronized with the reference signal is avoided, so that malfunction of the device is avoided. Can be done.

以上のように開示の装置によれば、基準信号に同期した出力信号以外の信号出力を回避することができる。   As described above, according to the disclosed apparatus, signal output other than the output signal synchronized with the reference signal can be avoided.

本発明の一実施形態に係る発振装置のブロック図である。It is a block diagram of an oscillation device concerning one embodiment of the present invention. 本発明の一実施形態に係る送信機のブロック図である。It is a block diagram of the transmitter which concerns on one Embodiment of this invention. 本発明の一実施形態に係る受信機のブロック図である。It is a block diagram of the receiver which concerns on one Embodiment of this invention.

以下、添付図面を参照しつつ本発明の一実施形態を説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

図１は本発明の一実施形態に係る発振装置のブロック図を示す。発振装置１１はフェーズロックループ回路（以下「ＰＬＬ回路」という。）１２を備える。ＰＬＬ回路１２は基準信号の供給源（図示されず）に接続される。接続にあたって供給源およびＰＬＬ回路１２の間にはバンドパスフィルタ回路（以下「ＢＰＦ回路」という。）１３が配置される。ＢＰＦ回路１３はＰＬＬ回路１２の入力と供給源の出力とに接続される。ＢＰＦ回路１３は、基準信号の周波数（以下「基準周波数」という。）を含む周波数帯域の通過帯域を有する。ここでは、例えば基準信号には１０ＭＨｚの信号が用いられる。ＢＰＦ回路１３の中心周波数は基準周波数と一致し、通過帯域幅は±１０００ｐｐｍ程度に設定される。こうした狭帯域のＢＰＦ回路は水晶デバイスなどの利用に応じて簡単に形成されることができる。ＰＬＬ回路１２は基準信号に同期した出力信号を出力する。   FIG. 1 is a block diagram of an oscillation device according to an embodiment of the present invention. The oscillation device 11 includes a phase-locked loop circuit (hereinafter referred to as “PLL circuit”) 12. The PLL circuit 12 is connected to a reference signal supply source (not shown). A band-pass filter circuit (hereinafter referred to as “BPF circuit”) 13 is disposed between the supply source and the PLL circuit 12 for connection. The BPF circuit 13 is connected to the input of the PLL circuit 12 and the output of the supply source. The BPF circuit 13 has a pass band of a frequency band including the frequency of the reference signal (hereinafter referred to as “reference frequency”). Here, for example, a 10 MHz signal is used as the reference signal. The center frequency of the BPF circuit 13 coincides with the reference frequency, and the passband width is set to about ± 1000 ppm. Such a narrow-band BPF circuit can be easily formed according to the use of a crystal device or the like. The PLL circuit 12 outputs an output signal synchronized with the reference signal.

ＰＬＬ回路１２は位相比較器１４を備える。位相比較器１４は第１入力端子１４ａおよび第２入力端子１４ｂを有する。位相比較器１４は、第１入力端子１４ａから入力される信号と、第２入力端子１４ｂから入力される信号との間で位相を比較し、位相差に応じた電圧を出力する。第１入力端子１４ａには基準周波数の基準信号が入力される。   The PLL circuit 12 includes a phase comparator 14. The phase comparator 14 has a first input terminal 14a and a second input terminal 14b. The phase comparator 14 compares the phase between the signal input from the first input terminal 14a and the signal input from the second input terminal 14b, and outputs a voltage corresponding to the phase difference. A reference signal having a reference frequency is input to the first input terminal 14a.

ＰＬＬ回路１２は電圧制御発振器（ＶＣＯ）１５および第１ローパスフィルタ回路（以下「第１ＬＰＦ回路」という。）１６を備える。第１ＬＰＦ回路１６は位相比較器１４の出力端子に接続される。第１ＬＰＦ回路１６は位相比較器１４の出力のうち低周波成分すなわち直流成分を通過させる。第１ＬＰＦ回路１６に電圧制御発振器１５が接続される。電圧制御発振器１５は第１ＬＰＦ回路１６の出力電圧に応じて出力周波数を調整する。   The PLL circuit 12 includes a voltage controlled oscillator (VCO) 15 and a first low-pass filter circuit (hereinafter referred to as “first LPF circuit”) 16. The first LPF circuit 16 is connected to the output terminal of the phase comparator 14. The first LPF circuit 16 passes a low-frequency component, that is, a DC component, of the output of the phase comparator 14. A voltage controlled oscillator 15 is connected to the first LPF circuit 16. The voltage controlled oscillator 15 adjusts the output frequency according to the output voltage of the first LPF circuit 16.

ＰＬＬ回路１２は分周器１７を備える。分周器１７の入力端子は電圧制御発振器１５の出力に接続され、分周器１７の出力端子は位相比較器１４の第２入力端子１４ｂに接続される。分周器１７は分周比Ｎで電圧制御発振器１５の出力信号の周波数を分周する。位相比較器１４は基準周波数の基準信号と分周後の周波数の電圧制御発振器１５の出力信号とを比較する。こうして電圧制御発振器１５の出力周波数は基準信号に同期する。   The PLL circuit 12 includes a frequency divider 17. The input terminal of the frequency divider 17 is connected to the output of the voltage controlled oscillator 15, and the output terminal of the frequency divider 17 is connected to the second input terminal 14 b of the phase comparator 14. The frequency divider 17 divides the frequency of the output signal of the voltage controlled oscillator 15 by the frequency division ratio N. The phase comparator 14 compares the reference signal of the reference frequency with the output signal of the voltage controlled oscillator 15 having the frequency after frequency division. Thus, the output frequency of the voltage controlled oscillator 15 is synchronized with the reference signal.

ＰＬＬ回路１２には電源回路１８が接続される。電源回路１８はＰＬＬ回路１２に動作電力を供給する。ＰＬＬ回路１２は動作電力の供給に応じて動作することができる。電源回路１８からの電力供給が停止すると、ＰＬＬ回路１２の動作は停止する。   A power supply circuit 18 is connected to the PLL circuit 12. The power supply circuit 18 supplies operating power to the PLL circuit 12. The PLL circuit 12 can operate in response to supply of operating power. When the power supply from the power supply circuit 18 is stopped, the operation of the PLL circuit 12 is stopped.

電源回路１８には電源管理回路２１が接続される。電源管理回路２１は基準信号に混入する妨害波に応じて電源回路１８の動作を制御する。電源管理回路２１は混合器２２を備える。混合器２２には供給源から供給される基準信号を２つの信号線２３ａ、２３ｂに分岐させた信号がそれぞれ入力される。混合器２２は信号線２３ａ、２３ｂから供給される２つの信号を混合する。混合器２２には共通の信号が入力される。   A power management circuit 21 is connected to the power circuit 18. The power management circuit 21 controls the operation of the power circuit 18 according to the interference wave mixed in the reference signal. The power management circuit 21 includes a mixer 22. A signal obtained by branching a reference signal supplied from a supply source to the two signal lines 23 a and 23 b is input to the mixer 22. The mixer 22 mixes two signals supplied from the signal lines 23a and 23b. A common signal is input to the mixer 22.

電源管理回路２１は第２ローパスフィルタ回路（以下「第２ＬＰＦ回路」という。）２４を備える。第２ＬＰＦ回路２４は混合器２２に接続される。第２ＬＰＦ回路２４は基準信号の基準周波数よりも低い周波数の遮断周波数を有する。混合器２２から基準信号が出力されても、基準信号は第２ＬＰＦ回路２４で減衰する。基準信号やそれよりも高周波の信号は第２ＬＰＦ回路２４で遮断される。ここでは、遮断周波数は基準信号の周波数ｆよりも十分に低く設定される。   The power management circuit 21 includes a second low-pass filter circuit (hereinafter referred to as “second LPF circuit”) 24. The second LPF circuit 24 is connected to the mixer 22. The second LPF circuit 24 has a cutoff frequency that is lower than the reference frequency of the reference signal. Even if the reference signal is output from the mixer 22, the reference signal is attenuated by the second LPF circuit 24. The reference signal and higher frequency signals are blocked by the second LPF circuit 24. Here, the cutoff frequency is set sufficiently lower than the frequency f of the reference signal.

電源管理回路２１は検波回路２５を備える。検波回路２５は第２ＬＰＦ回路２４に接続される。検波回路２５は混合器２２の出力信号を検波する。検波回路２５で低周波のビート信号が検波されると、検波回路２５からハイレベルの出力信号が生成される。混合器２２で基準信号と基準周波数に近い周波数の妨害波とが混合されると、混合器２２からビート信号は出力される。ビート信号の周波数は第２ＬＰＦ回路２４の遮断周波数よりも低い。   The power management circuit 21 includes a detection circuit 25. The detection circuit 25 is connected to the second LPF circuit 24. The detection circuit 25 detects the output signal of the mixer 22. When a low-frequency beat signal is detected by the detection circuit 25, a high-level output signal is generated from the detection circuit 25. When the mixer 22 mixes the reference signal and an interference wave having a frequency close to the reference frequency, the beat signal is output from the mixer 22. The frequency of the beat signal is lower than the cutoff frequency of the second LPF circuit 24.

電源管理回路２１は制御回路２６を備える。制御回路２６は検波回路２５に接続される。制御回路２６は混合器２２の出力信号に応じて電源回路１８の電力供給を制御する。制御回路２６は、検波回路２５のハイレベル出力信号を受信すると、電源回路１８に制御信号を供給する。このとき、制御信号では電力供給の停止が特定される。電源回路１８は、制御信号を受信すると、電力の供給を停止する。制御回路２６は、電源回路１８からの電力供給が停止される間に混合器２２の出力を監視する。監視は例えば特定の時間間隔で実施されればよい。例えば所定の期間にわたって検波回路２５からハイレベル信号が出力されないと、制御回路２６は例えば電力供給を再開することができる。   The power management circuit 21 includes a control circuit 26. The control circuit 26 is connected to the detection circuit 25. The control circuit 26 controls the power supply of the power supply circuit 18 according to the output signal of the mixer 22. When the control circuit 26 receives the high level output signal of the detection circuit 25, it supplies a control signal to the power supply circuit 18. At this time, the stop of power supply is specified by the control signal. When receiving the control signal, the power supply circuit 18 stops supplying power. The control circuit 26 monitors the output of the mixer 22 while the power supply from the power supply circuit 18 is stopped. The monitoring may be performed at a specific time interval, for example. For example, if a high level signal is not output from the detection circuit 25 over a predetermined period, the control circuit 26 can resume power supply, for example.

電源管理回路２１には管理用電源２７が接続される。管理用電源２７は電源管理回路２１に動作電力を供給する。電源管理回路２１は動作電力の供給に応じて動作することができる。管理用電源２７から電力が供給される限り、電源管理回路２１は動作し続けることができる。管理用電源２７および電源回路１８は共通の電力源から電力の供給を受けてもよい。   A management power supply 27 is connected to the power management circuit 21. The management power supply 27 supplies operating power to the power management circuit 21. The power management circuit 21 can operate in response to supply of operating power. As long as power is supplied from the management power supply 27, the power management circuit 21 can continue to operate. The management power supply 27 and the power supply circuit 18 may be supplied with power from a common power source.

次に発振装置１１の動作を簡単に説明する。基準信号はＢＰＦ回路１３を通過してＰＬＬ回路１２に供給される。ＰＬＬ回路１２には電源回路１８から動作電力が供給される。動作電力の供給に応じてＰＬＬ回路１２は動作する。位相比較器１４で分周器１７の出力信号と基準信号との間で位相差が検出される。位相差に応じて電圧制御発振器１５は出力周波数を調整する。ＰＬＬ回路１２はロックする。こうして電圧制御発振器１５の出力信号は基準信号に同期する。ここで、例えば電圧制御発振器１５の出力信号の周波数は１３．０５ＧＨｚである。   Next, the operation of the oscillation device 11 will be briefly described. The reference signal passes through the BPF circuit 13 and is supplied to the PLL circuit 12. Operating power is supplied to the PLL circuit 12 from the power supply circuit 18. The PLL circuit 12 operates in response to the supply of operating power. The phase comparator 14 detects a phase difference between the output signal of the frequency divider 17 and the reference signal. The voltage controlled oscillator 15 adjusts the output frequency according to the phase difference. The PLL circuit 12 is locked. Thus, the output signal of the voltage controlled oscillator 15 is synchronized with the reference signal. Here, for example, the frequency of the output signal of the voltage controlled oscillator 15 is 13.05 GHz.

基準信号に妨害波が混入しない場合、混合器２２には妨害波なしで基準信号が入力される。１種類の周波数信号が入力されることから、基準周波数の２倍の周波数２ｆの信号が混合器２２から出力される。混合器２２の出力信号は第２ＬＰＦ回路２４で減衰し遮断される。混合器２２の出力信号は検波回路２５で検波されない。検波回路２５でローレベルの出力信号が生成される。制御回路２６は働かない。電源回路１８は通常通りにＰＬＬ回路１２に動作電力を供給し続ける。   When no interference wave is mixed in the reference signal, the reference signal is input to the mixer 22 without the interference wave. Since one type of frequency signal is input, a signal having a frequency 2f that is twice the reference frequency is output from the mixer 22. The output signal of the mixer 22 is attenuated and cut off by the second LPF circuit 24. The output signal of the mixer 22 is not detected by the detection circuit 25. The detection circuit 25 generates a low-level output signal. The control circuit 26 does not work. The power supply circuit 18 continues to supply operating power to the PLL circuit 12 as usual.

基準信号に基準周波数ｆからかけ離れた周波数ｆｐの妨害波が混入する場合、基準信号は同様にＢＰＦ回路１３を通過してＰＬＬ回路１２に供給される。ここでは、妨害波は、基準周波数から±１０００ｐｐｍ以上離れた周波数を有する。このとき、妨害波はＢＰＦ回路１３で減衰する。妨害波は遮断される。基準信号は妨害波から切り分けられる。切り分けられた基準信号はＰＬＬ回路１２に供給される。ＰＬＬ回路１２に対して妨害波の進入は回避されることができる。   When an interference wave having a frequency fp far from the reference frequency f is mixed in the reference signal, the reference signal similarly passes through the BPF circuit 13 and is supplied to the PLL circuit 12. Here, the disturbing wave has a frequency separated from the reference frequency by ± 1000 ppm or more. At this time, the interference wave is attenuated by the BPF circuit 13. Interfering waves are blocked. The reference signal is separated from the jamming wave. The separated reference signal is supplied to the PLL circuit 12. Intrusion of disturbing waves into the PLL circuit 12 can be avoided.

混合器２２には基準信号および妨害波が入力される。混合器２２から２つの信号（ｆ＋ｆｐ）および（ｆ−ｆｐ）が出力される。２つの信号の周波数は第２ＬＰＦ回路２４の遮断周波数よりも高いことから、混合器２２の出力信号は第２ＬＰＦ回路２４で減衰し遮断される。混合器２２の出力信号は検波回路２５で検波されない。検波回路２５でローレベルの出力信号が生成される。制御回路２６は働かない。電源回路１８は通常通りにＰＬＬ回路１２に動作電力を供給し続ける。   A reference signal and an interference wave are input to the mixer 22. Two signals (f + fp) and (f−fp) are output from the mixer 22. Since the frequency of the two signals is higher than the cutoff frequency of the second LPF circuit 24, the output signal of the mixer 22 is attenuated and cut off by the second LPF circuit 24. The output signal of the mixer 22 is not detected by the detection circuit 25. The detection circuit 25 generates a low-level output signal. The control circuit 26 does not work. The power supply circuit 18 continues to supply operating power to the PLL circuit 12 as usual.

基準信号に基準周波数ｆに近い周波数ｆｐの妨害波が混入する場合、基準信号および妨害波はＢＰＦ回路１３を通過してＰＬＬ回路１２に供給される。ここでは、妨害波は、基準周波数から±１０００ｐｐｍ以内の周波数を有する。このとき、混合器２２には基準信号および妨害波が入力される。混合器２２から２つの信号（ｆ＋ｆｐ）および（ｆ−ｆｐ）が出力される。このうち、信号（ｆ＋ｆｐ）は第２ＬＰＦ回路２４の遮断周波数よりも高いことから、信号（ｆ＋ｆｐ）は第２ＬＰＦ回路２４で減衰し遮断される。その一方で、信号（ｆ−ｆｐ）では各々の周波数が近く、いわゆるビート信号と呼ばれる低周波信号が混合器２２から出力される。ビート信号の周波数は第２ＬＰＦ回路２４の遮断周波数よりも低いことから、ビート信号は第２ＬＰＦ回路２４を通過して検波回路２５に至る。ビート信号は検波回路２５で検波される。その結果、検波回路２５ではハイレベルの出力信号が生成される。制御回路２６は電源回路１８に制御信号を供給する。制御回路２６は電源回路１８に電力供給の停止を指示する。電源回路１８の動作は停止する。その結果、ＰＬＬ回路１２は動作を停止する。基準信号に基準周波数ｆに近い周波数ｆｐの妨害波が混入する場合であっても、基準信号に同期した出力信号以外の信号出力は回避される。   When an interference wave having a frequency fp close to the reference frequency f is mixed in the reference signal, the reference signal and the interference wave are supplied to the PLL circuit 12 through the BPF circuit 13. Here, the interference wave has a frequency within ± 1000 ppm from the reference frequency. At this time, the reference signal and the interference wave are input to the mixer 22. Two signals (f + fp) and (f−fp) are output from the mixer 22. Among these, since the signal (f + fp) is higher than the cutoff frequency of the second LPF circuit 24, the signal (f + fp) is attenuated and blocked by the second LPF circuit 24. On the other hand, in the signal (f-fp), the respective frequencies are close, and a low frequency signal called a beat signal is output from the mixer 22. Since the frequency of the beat signal is lower than the cutoff frequency of the second LPF circuit 24, the beat signal passes through the second LPF circuit 24 and reaches the detection circuit 25. The beat signal is detected by the detection circuit 25. As a result, the detection circuit 25 generates a high level output signal. The control circuit 26 supplies a control signal to the power supply circuit 18. The control circuit 26 instructs the power supply circuit 18 to stop power supply. The operation of the power supply circuit 18 is stopped. As a result, the PLL circuit 12 stops operating. Even when an interference wave having a frequency fp close to the reference frequency f is mixed in the reference signal, signal output other than the output signal synchronized with the reference signal is avoided.

電源管理回路２１では混合器２２の出力信号は第２ＬＰＦ回路２４を通過する。基準周波数よりも高い周波数の信号は第２ＬＰＦ回路２４で減衰し遮断される。その結果、混合器２２の出力からビート信号は切り分けられる。切り分けられたビート信号は誤りなく検波回路２５で検知されることができる。   In the power management circuit 21, the output signal of the mixer 22 passes through the second LPF circuit 24. A signal having a frequency higher than the reference frequency is attenuated and blocked by the second LPF circuit 24. As a result, the beat signal is separated from the output of the mixer 22. The separated beat signal can be detected by the detection circuit 25 without error.

電源回路１８からＰＬＬ回路１２に向かって電力供給が停止される間に、電源管理回路２１は管理用電源２７から動作電力の供給を受け続ける。その結果、制御回路２６は混合器２２の出力信号を監視することができる。言い換えると、制御回路２６はビート信号の有無を監視し続ける。電源回路１８からＰＬＬ回路１２に向かって電力供給が停止されていても、制御回路２６は基準信号に対して妨害波の混入の有無を検出することができる。妨害波の混入が終了すると、ビート信号は消失する。ビート信号の消失は検波回路２５で検出される。ハイレベルの出力信号はローレベルの出力信号に切り替わる。切り替わりに応じて制御回路２６は予め決められた動作を実施する。ここでは、制御回路２６は電源回路１８に電源供給の再開を指示することができる。指示にあたって制御回路２６は電源回路１８にそれに特有の制御信号を供給する。   While power supply from the power supply circuit 18 to the PLL circuit 12 is stopped, the power management circuit 21 continues to receive operating power from the management power supply 27. As a result, the control circuit 26 can monitor the output signal of the mixer 22. In other words, the control circuit 26 continues to monitor the presence or absence of a beat signal. Even if the power supply from the power supply circuit 18 to the PLL circuit 12 is stopped, the control circuit 26 can detect the presence or absence of interference waves with respect to the reference signal. When the interference wave is completely mixed, the beat signal disappears. The disappearance of the beat signal is detected by the detection circuit 25. The high level output signal is switched to the low level output signal. In response to the switching, the control circuit 26 performs a predetermined operation. Here, the control circuit 26 can instruct the power supply circuit 18 to resume power supply. In response to the instruction, the control circuit 26 supplies the power supply circuit 18 with a control signal peculiar thereto.

図２は本発明の一実施形態に係る送信機ＴＲの構成の一部を概略的に示す。送信機ＴＲはＩＦ（中間周波数）アンプ３１を備える。ＩＦアンプ３１には中間周波数信号が入力される。ＩＦアンプ３１は中間周波数信号を増幅する。ここで、中間周波数信号の周波数は例えば９５０ＭＨｚ〜１４５０ＭＨｚである。   FIG. 2 schematically shows a part of the configuration of the transmitter TR according to an embodiment of the present invention. The transmitter TR includes an IF (intermediate frequency) amplifier 31. An intermediate frequency signal is input to the IF amplifier 31. The IF amplifier 31 amplifies the intermediate frequency signal. Here, the frequency of the intermediate frequency signal is, for example, 950 MHz to 1450 MHz.

送信機ＴＲは局部発振器として発振装置１１を備える。発振装置１１には周波数が１０ＭＨｚの基準信号が入力される。基準信号は中間周波数信号に重畳されて送信機ＴＲに供給される。送信機ＴＲはミキサ３２を備える。発振装置１１の出力信号はミキサ３２に入力される。ミキサ３２は発振装置１１の出力信号と中間周波数信号とを混合する。ミキサ３２は中間周波数を高周波の送信周波数まで引き上げる役割を担う。ここで、中間周波数信号の生成にあたって変調回路（図示されず）が用いられることができる。変調回路は低周波のアナログ信号またはデジタル信号で搬送波を変調する。   The transmitter TR includes an oscillation device 11 as a local oscillator. A reference signal having a frequency of 10 MHz is input to the oscillation device 11. The reference signal is superimposed on the intermediate frequency signal and supplied to the transmitter TR. The transmitter TR includes a mixer 32. An output signal of the oscillation device 11 is input to the mixer 32. The mixer 32 mixes the output signal of the oscillation device 11 and the intermediate frequency signal. The mixer 32 plays a role of raising the intermediate frequency to a high-frequency transmission frequency. Here, a modulation circuit (not shown) can be used to generate the intermediate frequency signal. The modulation circuit modulates the carrier wave with a low-frequency analog signal or digital signal.

ミキサ３２にはバンドパスフィルタ回路（ＢＰＦ回路）３３およびＲＦ（高周波）アンプ３４が接続される。ＢＰＦ回路３３はミキサ３２の周波数変換で生じる多数の周波数成分の中から送信周波数の信号（ＲＦ信号）を取り出す。ＲＦアンプ３４はＲＦ信号を増幅する。増幅されたＲＦ信号はＲＦアンプ３４から出力される。こうしてＲＦ信号は送信される。ここで、ＲＦ信号の周波数は例えば１４．０ＧＨｚ〜１４．５ＧＨｚである。   A band pass filter circuit (BPF circuit) 33 and an RF (high frequency) amplifier 34 are connected to the mixer 32. The BPF circuit 33 extracts a transmission frequency signal (RF signal) from a large number of frequency components generated by the frequency conversion of the mixer 32. The RF amplifier 34 amplifies the RF signal. The amplified RF signal is output from the RF amplifier 34. Thus, the RF signal is transmitted. Here, the frequency of the RF signal is, for example, 14.0 GHz to 14.5 GHz.

前述のように、発振装置１１では、基準信号の基準周波数に近い周波数の妨害波が混入しても、基準信号に同期した出力信号以外の信号出力は回避される。したがって、意図しない周波数での送信は確実に防止されることから、他の通信システムに対して妨害波として作用することは回避されることができる。   As described above, in the oscillation device 11, even if an interference wave having a frequency close to the reference frequency of the reference signal is mixed, signal output other than the output signal synchronized with the reference signal is avoided. Therefore, since transmission at an unintended frequency is surely prevented, acting as an interference wave on other communication systems can be avoided.

図３は本発明の一実施形態に係る受信機ＲＣの構成の一部を概略的に示す。受信機ＲＣはＲＦ（高周波）アンプ３６およびバンドパスフィルタ回路（ＢＰＦ回路）３７を備える。ＲＦアンプ３６には受信信号が入力される。ＲＦアンプ３６は高周波の受信信号を増幅する。ここで受信信号の周波数は例えば１１．７ＧＨｚ〜１２．２ＧＨｚである。ＲＦアンプ３６にはＢＰＦ回路３７が接続される。ＢＰＦ回路３７は後段の中間周波数変換時に妨害波の混入を防止する役割を担う。   FIG. 3 schematically shows a part of the configuration of a receiver RC according to an embodiment of the present invention. The receiver RC includes an RF (high frequency) amplifier 36 and a band pass filter circuit (BPF circuit) 37. A reception signal is input to the RF amplifier 36. The RF amplifier 36 amplifies a high frequency received signal. Here, the frequency of the received signal is, for example, 11.7 GHz to 12.2 GHz. A BPF circuit 37 is connected to the RF amplifier 36. The BPF circuit 37 plays a role of preventing interference waves from being mixed during intermediate frequency conversion at the subsequent stage.

受信機ＲＣは局部発振器として発振装置１１とミキサ３８とを備える。発振装置１１の出力信号はミキサ３８に供給される。ミキサ３８には増幅後の受信信号が供給される。ミキサ３８は発振装置１１の出力信号に増幅後の受信信号を混合する。ミキサ３８は高周波の受信信号を中間周波数まで引き下げる役割を担う。ミキサ３８にはＩＦ（中間周波数）アンプ３９が接続される。ＩＦアンプ３９にはミキサ３８から中間周波数信号が入力される。ＩＦアンプ３９は中間周波数信号を増幅する。増幅された中間周波数信号はＩＦアンプ３９から出力される。こうして中間周波数信号は後段の復調回路（図示されず）に供給される。復調回路は低周波のアナログ信号またはデジタル信号を復号する。発振装置１１には１０ＭＨｚの基準信号が入力される。基準信号は出力端子に供給される。   The receiver RC includes an oscillation device 11 and a mixer 38 as a local oscillator. The output signal of the oscillation device 11 is supplied to the mixer 38. The amplified reception signal is supplied to the mixer 38. The mixer 38 mixes the amplified reception signal with the output signal of the oscillation device 11. The mixer 38 plays a role of lowering the high frequency received signal to an intermediate frequency. An IF (intermediate frequency) amplifier 39 is connected to the mixer 38. An intermediate frequency signal is input from the mixer 38 to the IF amplifier 39. The IF amplifier 39 amplifies the intermediate frequency signal. The amplified intermediate frequency signal is output from the IF amplifier 39. Thus, the intermediate frequency signal is supplied to a demodulator circuit (not shown) at the subsequent stage. The demodulation circuit decodes a low-frequency analog signal or digital signal. A reference signal of 10 MHz is input to the oscillation device 11. The reference signal is supplied to the output terminal.

前述のように、発振装置１１では、基準信号の基準周波数に近い周波数の妨害波が混入しても、基準信号に同期した出力信号以外の信号出力は回避される。したがって、誤った情報の復号は確実に回避される。   As described above, in the oscillation device 11, even if an interference wave having a frequency close to the reference frequency of the reference signal is mixed, signal output other than the output signal synchronized with the reference signal is avoided. Accordingly, decoding of erroneous information is reliably avoided.

なお、上記のように詳細に本実施形態を説明したものの、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、そのような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面で少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所でもその異なる用語に置き換えられることができる。また、発振装置１１やフェーズロックループ回路１２、送信機ＴＲ、受信機ＲＣ等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are included in the scope of the present invention. For example, a term described with a different term having a broader meaning or the same meaning at least once in the specification or the drawings can be replaced with the different term anywhere in the specification or the drawings. Further, the configurations and operations of the oscillation device 11, the phase-locked loop circuit 12, the transmitter TR, the receiver RC, and the like are not limited to those described in the present embodiment, and various modifications can be made.

１１ 発振装置、１２ フェーズロックループ回路、１３ バンドパスフィルタ回路、１８ 電源回路、２２ 混合器、２４ ローパスフィルタ回路（第２ローパスフィルタ回路）、２６ 制御回路、ＲＣ 受信機、ＴＲ 送信機。   DESCRIPTION OF SYMBOLS 11 Oscillator, 12 Phase lock loop circuit, 13 Band pass filter circuit, 18 Power supply circuit, 22 Mixer, 24 Low pass filter circuit (2nd low pass filter circuit), 26 Control circuit, RC receiver, TR transmitter

Claims (6)

基準信号の供給源に接続されて、前記基準信号に同期した出力信号を出力するフェーズロックループ回路と、
前記フェーズロックループ回路に動作電力を供給する電源回路と、
前記供給源に接続され前記供給源から供給される前記基準信号を２つに分岐した２つの信号を混合する混合器と、
前記混合器から低周波信号が出力された場合に前記電源回路の動作電力の供給を停止する制御回路と
を備えることを特徴とする発振装置。 A phase-locked loop circuit connected to a reference signal supply source and outputting an output signal synchronized with the reference signal;
A power supply circuit for supplying operating power to the phase-locked loop circuit;
A mixer that is connected to the supply source and mixes two signals obtained by branching the reference signal supplied from the supply source into two;
An oscillation device comprising: a control circuit that stops supply of operating power of the power supply circuit when a low-frequency signal is output from the mixer. 請求項１に記載の発振装置において、前記混合器に接続されて、前記基準信号の周波数よりも低い周波数に遮断周波数を有するローパスフィルタ回路をさらに備えることを特徴とする発振装置。   2. The oscillation device according to claim 1, further comprising a low-pass filter circuit connected to the mixer and having a cutoff frequency at a frequency lower than the frequency of the reference signal. 請求項１または２に記載の発振装置において、前記供給源および前記フェーズロックループ回路の間に配置され、前記基準信号の周波数を含む周波数帯域の通過帯域を有するバンドパスフィルタ回路をさらに備えることを特徴とする発振装置。   3. The oscillation device according to claim 1, further comprising a band-pass filter circuit disposed between the supply source and the phase-locked loop circuit and having a pass band of a frequency band including a frequency of the reference signal. A characteristic oscillation device. 請求項１〜３のいずれか１項に記載の発振装置において、前記制御回路は、前記電源回路から電力供給が停止される間も前記混合器の出力を監視することを特徴とする発振装置。   4. The oscillation device according to claim 1, wherein the control circuit monitors the output of the mixer even while power supply from the power supply circuit is stopped. 5. 請求項１〜４のいずれか１項に記載の発振装置を備えることを特徴とする送信機。   A transmitter comprising the oscillation device according to claim 1. 請求項１〜４のいずれか１項に記載の発振装置を備えることを特徴とする受信機。   A receiver comprising the oscillation device according to claim 1.
JP2013254859A 2013-12-10 2013-12-10 Oscillator, transmitter and receiver Expired - Fee Related JP6217915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254859A JP6217915B2 (en) 2013-12-10 2013-12-10 Oscillator, transmitter and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254859A JP6217915B2 (en) 2013-12-10 2013-12-10 Oscillator, transmitter and receiver

Publications (2)

Publication Number Publication Date
JP2015115686A JP2015115686A (en) 2015-06-22
JP6217915B2 true JP6217915B2 (en) 2017-10-25

Family

ID=53529145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254859A Expired - Fee Related JP6217915B2 (en) 2013-12-10 2013-12-10 Oscillator, transmitter and receiver

Country Status (1)

Country Link
JP (1) JP6217915B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022819A (en) * 1996-07-02 1998-01-23 Fujitsu Ltd Semiconductor device
JP2002280914A (en) * 2001-03-21 2002-09-27 Oki Electric Ind Co Ltd Disturbance wave detecting squelch circuit and method for detecting the disturbance waves
JP3693964B2 (en) * 2002-02-04 2005-09-14 埼玉日本電気株式会社 Synthesizer malfunction prevention circuit and radio transceiver
JP4029115B2 (en) * 2003-02-19 2008-01-09 日本放送協会 Signal phase synchronization apparatus and signal phase synchronization method
JP2005301388A (en) * 2004-04-07 2005-10-27 Renesas Technology Corp Semiconductor integrated circuit
JP5827787B2 (en) * 2010-03-01 2015-12-02 スパンション エルエルシー PLL circuit

Also Published As

Publication number Publication date
JP2015115686A (en) 2015-06-22

Similar Documents

Publication Publication Date Title
USRE49526E1 (en) Generation of digital clock for system having RF circuitry
KR100186753B1 (en) Radio transmit and receive system
US20110280338A1 (en) Transmission apparatus and method of controlling the same
KR100639638B1 (en) A modulation scheme for fdd/tdd transceivers
JP6217915B2 (en) Oscillator, transmitter and receiver
TWI408907B (en) Transmitting apparatus operative at a plurality of different bands and related method
JP2019050505A (en) Wireless transmission apparatus and transmission method
JP4610512B2 (en) Audio signal processing circuit
JP4252039B2 (en) Wireless base station equipment
US10312921B1 (en) Method and system for synthesizer flicker noise displacement
KR100419427B1 (en) Method for adjusting frequency of voltage control oscillator in wireless communication system
JP2010098524A (en) Communication apparatus, control method of the same, and computer program
JP2015192243A (en) Transmission/reception system
JP4417175B2 (en) Wireless communication device
JP4068548B2 (en) Transmitting apparatus and transmitting circuit
TWI568190B (en) Phase-locked loop demodulator
JP5821107B2 (en) Frequency conversion circuit and transmitter using the same
JP5861084B2 (en) Wireless circuit and lighting control system
JP2564615B2 (en) Noise removal device for FM receiver
JP2007124626A (en) Phase synchronization circuit
JP2008236519A (en) Wireless transceiver, wireless transmitter, wireless receiver, and control method
JP2004128861A (en) Automatic frequency control apparatus and automatic frequency control method
JPS62298256A (en) Receiver for frequency shift modulation signal
JPS62120736A (en) Method of frequency hopping spread spectrum power line carrier communication
JPS62216535A (en) Auxiliary signal transmission circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170912

R151 Written notification of patent or utility model registration

Ref document number: 6217915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees