JP6191986B2 - Variable electric conduction element using all-solid electric double layer and electronic device using the same - Google Patents
Variable electric conduction element using all-solid electric double layer and electronic device using the same Download PDFInfo
- Publication number
- JP6191986B2 JP6191986B2 JP2013134534A JP2013134534A JP6191986B2 JP 6191986 B2 JP6191986 B2 JP 6191986B2 JP 2013134534 A JP2013134534 A JP 2013134534A JP 2013134534 A JP2013134534 A JP 2013134534A JP 6191986 B2 JP6191986 B2 JP 6191986B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- layer
- oxide
- semiconductor
- ion conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、固体内の酸化物イオンまたは水素イオンの移動による電気二重層の形成によって電気抵抗を変化させることが可能な電気伝導素子、及びそのような電気伝導素子を用いた電子装置に関するものである。 The present invention relates to an electric conduction element capable of changing electric resistance by forming an electric double layer by movement of oxide ions or hydrogen ions in a solid, and an electronic device using such an electric conduction element. is there.
多くの電子機器に使われている金属／絶縁体／半導体構造の電界効果型トランジスタは、電界を使って半導体内の伝導キャリア密度を制御することによって動作する。この伝導キャリア密度の制御は、半導体と金属の間に電圧（ゲート電圧）を印加することにより絶縁体（誘電体）が充電され、さらには半導体表面にゲート電圧に比例した電荷（伝導キャリア）が蓄積されることによって行われる。電界効果型トランジスタは、半導体表面付近の伝導キャリア密度を制御することによってソース電極とドレイン電極の間の電気抵抗を変化させ、これによりメモリや演算を可能にしている。しかし、金属／絶縁体／半導体構造の電界効果によって得られる伝導キャリア密度は比較的小さいため、物質の電気的特性を著しく変化させたり、新しい機能や特性を発現させるには不十分であった（例えば、非特許文献１、２）。 Metal / insulator / semiconductor field effect transistors used in many electronic devices operate by using electric fields to control the density of conductive carriers in the semiconductor. This conduction carrier density is controlled by applying a voltage (gate voltage) between the semiconductor and the metal to charge the insulator (dielectric), and further charge (conducting carrier) proportional to the gate voltage is applied to the semiconductor surface. This is done by accumulating. The field effect transistor changes the electric resistance between the source electrode and the drain electrode by controlling the conduction carrier density in the vicinity of the semiconductor surface, thereby enabling memory and calculation. However, since the conduction carrier density obtained by the electric field effect of the metal / insulator / semiconductor structure is relatively small, it is insufficient to significantly change the electrical properties of the material or to develop new functions and properties ( For example, Non-Patent Documents 1, 2).
一方、電解液または電解液を染みこませたゲルを利用した電気二重層の形成によって、より大きな伝導キャリア密度を生じさせる方法が提案されている。ここでは、絶縁体（誘電体）の代わりに正、負イオンが溶媒にとけた電解液または電解ゲルが利用されている。この方法により、比較的な大きな伝導キャリア密度（１０１４ｃｍ−２）が得られている。しかし、この方法では液体または半液体状のゲルを用いるため、実用化の素子として利用するには、液漏れや腐食などの問題があった（非特許文献２、３、４）。 On the other hand, there has been proposed a method of generating a larger conductive carrier density by forming an electric double layer using an electrolytic solution or a gel soaked with an electrolytic solution. Here, instead of an insulator (dielectric), an electrolytic solution or an electrolytic gel in which positive and negative ions are dissolved in a solvent is used. By this method, a relatively large conductive carrier density (10 14 cm −2 ) is obtained. However, since this method uses a liquid or semi-liquid gel, there are problems such as liquid leakage and corrosion when used as a practical element (Non-Patent Documents 2, 3, and 4).
また、電解液を使わずに、固体内をイオンが移動する固体電解質を利用した電気二重層の形成法が報告されている。ここでは、水素イオン（Ｈ＋）が多孔質シリコンの孔の表面上を移動することによって電気二重層が形成されている。この水素イオンの移動による電気二重層の形成によって、ソース電極とドレイン電極の間の抵抗を変化させている。しかし、多孔質ＳｉＯ２膜は、機械的耐久性が低く、また素子が曝される雰囲気によって移動する水素イオンの濃度が著しく変化するなどの問題があった（非特許文献５）。 In addition, a method for forming an electric double layer using a solid electrolyte in which ions move in a solid without using an electrolytic solution has been reported. Here, an electric double layer is formed by hydrogen ions (H + ) moving on the surface of the porous silicon pores. The resistance between the source electrode and the drain electrode is changed by forming an electric double layer by the movement of hydrogen ions. However, the porous SiO 2 film has problems such as low mechanical durability and a significant change in the concentration of moving hydrogen ions depending on the atmosphere to which the element is exposed (Non-Patent Document 5).
本発明の課題は、固体内を酸化物イオン（Ｏ-２：酸素イオンとも言う）または水素イオン（Ｈ＋：プロトンとも言う）が移動するイオン伝導体材料を用いて、耐久性に優れ、雰囲気の影響が少ない素子であって、全固体型の電気二重層による生じる伝導キャリアによって電気抵抗を変化させることが可能な素子を供給することにある。 An object of the present invention is to use an ion conductor material in which oxide ions (O −2 : also referred to as oxygen ions) or hydrogen ions (H + : also referred to as protons) move in a solid, and has excellent durability and atmosphere. It is an object to provide an element that can change the electric resistance by a conduction carrier generated by an all-solid-type electric double layer.
本発明の一側面によれば、酸化物イオンまたは水素イオンが伝導できるイオン伝導体材料層と、前記イオン伝導体材料層を挟むゲート電極層及び絶縁体あるいは半導体材料と、前記絶縁体あるいは半導体材料の表面上または内部に設けられたドレイン電極層およびソース電極層とを設けた電気伝導素子であって、前記イオン伝導体材料層がガドリニウム添加セリア（Ｃｅ １−ｘ Ｇｄ ｘ Ｏ ２−ｘ／２ （０＜ｘ≦０．５））またはイットリウム添加安定化ジルコニア（Ｚｒ １−ｘ Ｙ ｘ Ｏ ２−ｘ／２ （０＜ｘ≦０．２））からなる電気伝導素子が与えられる。
ここで、前記ドレイン電極層及び前記ソース電極層と前記絶縁体あるいは半導体材料との間にバッファー層を設けてよい。
また、前記ゲート電極層と前記ソース電極層または前記ドレイン電極層との間に電圧を印加することによって、前記イオン伝導体材料層内の酸化物イオンおよび酸素欠陥または水素イオンおよび少なくとも水酸化物イオンが移動して、前記絶縁体あるいは半導体材料と前記イオン伝導体材料層との界面に電気二重層が生成されるようにしてよい。
また、前記電気二重層の形成によって前記絶縁体あるいは半導体内であって前記絶縁体あるいは半導体材料と前記イオン伝導体材料層との界面に隣接した位置に伝導キャリアが生成され、それにともなって前記ドレイン電極とソース電極間の導電性に変化が与えられてよい。
また、前記ゲート電極、ソース電極およびドレイン電極は白金、パラジウム、ロジウムおよびルテニウムからなる群から選択された少なくとも一つからなってよい。
また、前記バッファー層はアルミニウム、チタニウム、タングステン及び銅からなる群から選択された少なくとも一つからなってよい。
また、前記絶縁体あるいは半導体の材料が、チタン酸ストロンチウム、シリコン、ガリウムヒ素、ダイヤモンド、あるいは酸化チタン、酸化タングステン、酸化タンタル、酸化亜鉛、酸化スズなどの金属酸化物からなってよい。
本発明の他の側面によれば、上記何れかの電気伝導素子を、抵抗スイッチまたはメモリ素子の少なくとも一つとして使用した電子装置が与えられる。
According to one aspect of the present invention, an ion conductor material layer capable of conducting oxide ions or hydrogen ions, a gate electrode layer and an insulator or semiconductor material sandwiching the ion conductor material layer, and the insulator or semiconductor material a drain electrode layer provided on or within the surface of and the source electrode layer and the electrically conductive element provided with by, the ion conductor material layer is gadolinium doped ceria (Ce 1-x Gd x O 2-x / 2 (0 <x ≦ 0.5) ) or yttrium-doped stabilized zirconia (Zr 1-x Y x O 2-x / 2 (0 <x ≦ 0.2)) consisting of electrical conducting element is provided.
Here, a buffer layer may be provided between the drain electrode layer and the source electrode layer and the insulator or semiconductor material.
In addition, by applying a voltage between the gate electrode layer and the source electrode layer or the drain electrode layer, oxide ions and oxygen defects or hydrogen ions and at least hydroxide ions in the ion conductor material layer May move to generate an electric double layer at the interface between the insulator or semiconductor material and the ion conductor material layer.
In addition, the formation of the electric double layer generates conductive carriers in the insulator or semiconductor at a position adjacent to the interface between the insulator or semiconductor material and the ion conductor material layer, and accordingly the drain. A change may be provided in the conductivity between the electrode and the source electrode .
Also, the gate electrode, the source electrode and the drain electrode are platinum, palladium, may consist of at least one selected from the group consisting of rhodium and ruthenium.
The buffer layer may be made of at least one selected from the group consisting of aluminum, titanium, tungsten, and copper.
The insulator or semiconductor material may be made of strontium titanate, silicon, gallium arsenide, diamond, or a metal oxide such as titanium oxide, tungsten oxide, tantalum oxide, zinc oxide, or tin oxide.
According to another aspect of the present invention, there is provided an electronic device using any one of the above-described electrically conductive elements as at least one of a resistance switch or a memory element.
本発明によれば、ゲート電極への電圧印加によってイオン伝導体と半導体または絶縁体との界面に電荷二重層が形成され、その効果により半導体または絶縁体表面上に構築したドレイン電極とソース電極との間の電気抵抗を変化させることが可能である。しかも、従来の電子素子との混載が容易な全固体型構造であり、耐久性に優れて雰囲気の影響が少ない素子が実現できるようになる。また、電解液を使用しないことにより低温や高温での電解液の凍結や蒸発・沸騰等の問題がないため、広い温度領域で動作させる場合に有利である。 According to the present invention, a charge double layer is formed at the interface between the ionic conductor and the semiconductor or insulator by applying a voltage to the gate electrode, and the drain electrode and the source electrode constructed on the surface of the semiconductor or insulator by the effect It is possible to change the electrical resistance between. In addition, an all-solid structure that can be easily mixed with a conventional electronic element, and an element that is excellent in durability and less influenced by the atmosphere can be realized. Further, since no electrolyte solution is used, there are no problems such as freezing, evaporation, and boiling of the electrolyte solution at low and high temperatures, which is advantageous when operating in a wide temperature range.
［素子の構造］
本発明の一実施例によれば、その素子は、３端子の電極構造を有する。図１に概念図で示すように、酸化物イオンが移動できるイオン伝導体６をゲート電極１と絶縁体あるいは半導体５で挟んだ積層構造によって形成する。この時、絶縁体あるいは半導体５の表面上には、金属バッファー層４を介してドレイン電極２およびソース電極３も形成する。なお、イオン伝導体６としては、酸化物イオン伝導性を有するものに代えて水素イオン伝導性のものを使用することもできる。その場合には、イオン伝導体６中を酸化物イオン７及び酸素欠陥８が移動する代わりに水素イオン及び負の電荷の水酸化物イオン（ＯＨ−）等（その多くは水酸化物イオンであるが他の負の電荷イオンを含むことがある）が移動することになる。
[Element structure]
According to one embodiment of the present invention, the device has a three-terminal electrode structure. As shown in a conceptual diagram in FIG. 1, an ion conductor 6 capable of moving oxide ions is formed by a laminated structure sandwiched between a gate electrode 1 and an insulator or a semiconductor 5. At this time, the drain electrode 2 and the source electrode 3 are also formed on the surface of the insulator or the semiconductor 5 through the metal buffer layer 4. In addition, as the ion conductor 6, it can replace with what has oxide ion conductivity, and can also use the thing of hydrogen ion conductivity. In that case, instead of the oxide ions 7 and the oxygen defects 8 moving in the ion conductor 6, hydrogen ions, negatively charged hydroxide ions (OH − ), etc. (most of which are hydroxide ions). May contain other negatively charged ions).
なお、図１及び以降の概念図は本発明に係る３端子素子の構造あるいはその特性を調べるために作成した２端子素子の構造を概念的に示すものであるため、実際の構造がこれらの図に示す構造と完全に相似形となることが必要とされるわけではないし、またこれらの図には明示されていない要素を追加したり、同等な別の要素で置換することもできる。例えば、図１では、ゲート電極１とドレイン電極２との間及びゲート電極１とソース電極３との間の間隔が等しく設けられているが、必要に応じてこの間隙を異ならせることもできる。また、ドレイン電極２およびソース電極３は絶縁体あるいは半導体５の表面上に設けられているが、必要に応じて絶縁体あるいは半導体５の内部に形成することもできる。なお、絶縁体あるいは半導体５を絶縁体とする構成においてドレイン電極２およびソース電極３をその内部に形成する場合には、これら電極を完全に内部に埋め込むのではなく、それらの最表面が当該絶縁体の表面に現れるようにする。 1 and the subsequent conceptual diagrams conceptually show the structure of the three-terminal element according to the present invention or the structure of the two-terminal element prepared for examining the characteristics thereof, the actual structure is shown in these figures. It is not required to be completely similar to the structure shown in FIG. 1, and elements not explicitly shown in these drawings can be added or replaced with other equivalent elements. For example, in FIG. 1, the gaps between the gate electrode 1 and the drain electrode 2 and the gaps between the gate electrode 1 and the source electrode 3 are equally provided. However, the gaps can be varied as necessary. Moreover, although the drain electrode 2 and the source electrode 3 are provided on the surface of the insulator or the semiconductor 5, they can also be formed inside the insulator or the semiconductor 5 as necessary. In the case where the drain electrode 2 and the source electrode 3 are formed inside the insulator or the semiconductor 5 as an insulator, these electrodes are not completely buried inside, but the outermost surfaces thereof are not insulated. Appear on the surface of the body.
イオン伝導体６の材料としては、例えば、酸化物イオン７および酸素欠陥８を有するガドリニウム添加セリア（Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ （０＜ｘ≦０．５））を用いることができる。このイオン伝導体６の厚さは５ｎｍ〜２００ｎｍ程度が好ましく、特に１０〜５０ｎｍの範囲が好ましい。ここで酸素欠陥の量はＧｄとＣｅとの組成比で決まる。酸素欠陥の量の点からは、ｘ＝０．１〜０．３程度とするのが好ましい。イオン伝導体の材料としては、Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ 以外も使用可能であり、具体的には、安定化ジルコニア、安定化ビスマス酸化物、酸素欠陥を有するタングステン酸化物、亜鉛酸化物、スズ酸化物などの金属酸化物を使用できる。また、イオン伝導体には金属酸化物以外に各種の添加物を加えることもできる。例えば、ガドリニウム添加セリアは、酸素欠陥量の少ないセリアに酸素欠陥を増加させるためのガドニウムを添加したものと考えることができる。 As the material of the ion conductor 6, for example, the use of gadolinium doped ceria having oxide ion 7 and oxygen defects 8 (Ce 1-x Gd x O 2 -x / 2 (0 <x ≦ 0.5)) Can do. The thickness of the ion conductor 6 is preferably about 5 nm to 200 nm, and particularly preferably in the range of 10 to 50 nm. Here, the amount of oxygen defects is determined by the composition ratio of Gd and Ce. From the viewpoint of the amount of oxygen defects, x is preferably about 0.1 to 0.3. As the material of the ion conductor, Ce 1-x Gd x O 2 -x / 2 other than also be used, specifically, stabilized zirconia, stabilized bismuth oxide, tungsten oxide having oxygen defects Metal oxides such as zinc oxide and tin oxide can be used. In addition to the metal oxide, various additives can be added to the ionic conductor. For example, gadolinium-added ceria can be considered to be obtained by adding gadonium for increasing oxygen defects to ceria having a small amount of oxygen defects.
また、水素イオン伝導性のイオン伝導体６としては、例えばイットリウム添加安定化ジルコニア（Ｚｒ１−ｘＹｘＯ２−ｘ／２ （０＜ｘ≦０．２））を用いた。このＺｒ１−ｘＹｘＯ２−ｘ／２ は、その固体内において４７５Ｋ付近から室温付近の範囲において水素イオン（プロトン）が移動することで知られている（非特許文献６）。これ以外にも例えばＢａＺｒ０．８Ｙ０．２Ｏ３−ｘ（０＜ｘ≦０．２）やナフィオン（イー アイ デュポン ドゥ ヌムール アンド カンパニーの登録商標）等のプロトン伝導性の高分子化合物も使用可能である。 As the ion conductor 6 having hydrogen ion conductivity, for example, yttrium-added stabilized zirconia (Zr 1-x Y x O 2 -x / 2 ( 0 <x ≦ 0.2)) was used. This Zr 1-x Y x O 2 -x / 2 is known that hydrogen ions (protons) move in the range from about 475 K to about room temperature in the solid (Non-patent Document 6). In addition to this, for example, proton conductive polymer compounds such as BaZr 0.8 Y 0.2 O 3-x (0 <x ≦ 0.2) and Nafion (registered trademark of Ei Dupont de Nemours and Company) It can be used.
また、ゲート電極１、ドレイン電極２、ソース電極３として白金（Ｐｔ）を用いることができる。電極の厚さは、１０ｎｍ〜１００ｎｍ程度が好ましく、特に１０〜３０ｎｍの範囲が好ましい。ゲート電極１、ドレイン電極２、ソース電極３は、Ｐｔ以外にも選択が可能である。具体的には、白金、金、パラジウム、ロジウム、ルテニウムおよびそれらの一部の合金などの、化学的安定性の高い貴金属である。バッファー層４としてアルミニウム（Ａｌ）を用いることができる。バッファー層の厚さは、０．１ｎｍ〜１０ｎｍ程度が好ましく、特に１〜５ｎｍの範囲が好ましい。バッファー層４は、Ａｌ以外にも選択が可能である。具体的には、チタニウム、タングステン、銅およびそれらの一部の合金などである。 Further, platinum (Pt) can be used as the gate electrode 1, the drain electrode 2, and the source electrode 3. The thickness of the electrode is preferably about 10 nm to 100 nm, and particularly preferably in the range of 10 to 30 nm. The gate electrode 1, the drain electrode 2, and the source electrode 3 can be selected in addition to Pt. Specifically, it is a noble metal with high chemical stability, such as platinum, gold, palladium, rhodium, ruthenium, and some of their alloys. Aluminum (Al) can be used as the buffer layer 4. The thickness of the buffer layer is preferably about 0.1 nm to 10 nm, and particularly preferably in the range of 1 to 5 nm. The buffer layer 4 can be selected other than Al. Specifically, titanium, tungsten, copper, and some alloys thereof.
なお、バッファー層はすべての電極材料で必要であるわけではない。例えば、白金や金を用いた電極では、半導体あるいは絶縁体５との間でショットキー障壁を形成してしまうため、バッファー層を挿入してオーミックな電気伝導性を得る必要がある。しかし、アルミニウムなどを用いた電極ではそれ自体でオーミックな性質が得られるので、バッファー層は不要となる。 The buffer layer is not necessary for all electrode materials. For example, since an electrode using platinum or gold forms a Schottky barrier with the semiconductor or the insulator 5, it is necessary to insert a buffer layer to obtain ohmic electrical conductivity. However, an electrode using aluminum or the like can provide an ohmic property by itself, so that a buffer layer is unnecessary.
絶縁体あるいは半導体５の材料としては、例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３）を用いることができる。この絶縁体あるいは半導体５は単結晶あるいはエピタキシャル膜が好ましい。絶縁体あるいは半導体５の材料としては、電界効果によって電気伝導キャリア（電子やホール）濃度が変動しやすい絶縁体や半導体であればＳｒＴｉＯ３以外も使用可能である。具体的には、シリコン、ガリウムヒ素、ダイヤモンド、あるいは酸化チタン、酸化タングステン、酸化タンタル、酸化亜鉛、酸化スズなどの金属酸化物を使用できる。 As a material of the insulator or the semiconductor 5, for example, strontium titanate (SrTiO 3 ) can be used. This insulator or semiconductor 5 is preferably a single crystal or an epitaxial film. As the material of the insulator or the semiconductor 5, materials other than SrTiO 3 can be used as long as they are insulators or semiconductors whose electric carrier (electron or hole) concentration tends to fluctuate due to the electric field effect. Specifically, silicon, gallium arsenide, diamond, or metal oxides such as titanium oxide, tungsten oxide, tantalum oxide, zinc oxide, and tin oxide can be used.
［可変電気伝導素子の動作］
図２を参照しながら、酸化物イオン伝導性のイオン伝導体を使用した場合の本発明の動的に設定可能な可変電気伝導素子の動作を説明する。図２には、図１に示す３端子素子において、ゲート電極１とソース電極３、およびドレイン電極２とソース電極３との間にそれぞれ電圧を印加することにより遷移可能な状態を示している。
[Operation of variable electrical conduction element]
With reference to FIG. 2, the operation of the dynamically settable variable electric conductive element of the present invention when an oxide ion conductive ion conductor is used will be described. FIG. 2 shows a state in which a transition can be made by applying a voltage between the gate electrode 1 and the source electrode 3 and between the drain electrode 2 and the source electrode 3 in the three-terminal element shown in FIG.
素子の作成時状態では、図１に示す様に、イオン伝導体６内に酸化物イオン７と酸素欠陥８が均一に分布している。次に、図２に示す様に、この作成時状態の素子のゲート電極１とソース電極３との間に、ゲート電極１を正の極性とした電圧（以下、Ｖｇｓで表わし、ゲート電極側の電圧を素子への印加電圧の極性とする。つまり、この場合は正の電圧となる）を印加すると、イオン伝導体６内の負の電荷を有する酸化物イオン７は、ゲート電極１とイオン伝導体６との界面（以下、ゲート電極側界面と称する。また、絶縁体あるいは半導体５とイオン伝導体６との界面を絶縁体あるいは半導体側界面と称する）付近に移動する。このＶｇｓは固体電解質における酸化物イオンのイオン伝導度によって変化するが、実用性を考慮すれば０．５Ｖ〜１０Ｖ程度が好ましく、より好ましくは２〜３Ｖ程度、特に３Ｖ程度が好ましい。印加時間は１００ナノ秒〜１００秒程度が好ましい。負の極性の酸化物イオン７がゲート電極界面に集まることにより、当該界面直上には正の電荷ｈ＋（正の極性の伝導キャリア９）が蓄積されて電気二重層が形成される。また、その電圧印加による酸化物イオン7の移動は酸素欠陥８を介して行われるため、正の極性を有する酸素欠陥８は絶縁体あるいは半導体側界面付近に移動する。これによりゲート電極界面とは反対側のソース・ドレイン電極側界面の直下には負の電荷ｅ−（負の極性の伝導キャリア１０）が蓄積されることから、こちら側にも電気二重層が形成される。この蓄積された負の電荷ｅ−は、絶縁体あるいは半導体５において伝導キャリアとして振る舞う。この時の素子状態は図２に示す状態になる。図２の状態では、ソース・ドレイン間のこの負の電荷ｅ−によるソース・ドレイン間の電気伝導がゲート電極に印加された電圧による電界効果により制御される。 As shown in FIG. 1, oxide ions 7 and oxygen defects 8 are uniformly distributed in the ion conductor 6 in the state when the device is formed. Next, as shown in FIG. 2, between the gate electrode 1 and the source electrode 3 of the element at the time of preparation, a voltage with the gate electrode 1 having a positive polarity (hereinafter, expressed as V gs , on the gate electrode side Is applied to the element, that is, a positive voltage is applied in this case), the negatively charged oxide ions 7 in the ion conductor 6 are ionized with the gate electrode 1 and the ions. It moves to the vicinity of the interface with the conductor 6 (hereinafter referred to as the gate electrode side interface; the interface between the insulator or semiconductor 5 and the ion conductor 6 is referred to as the insulator or semiconductor side interface). This V gs varies depending on the ionic conductivity of oxide ions in the solid electrolyte, but considering practicality, it is preferably about 0.5 V to 10 V, more preferably about 2 to 3 V, and particularly preferably about 3 V. The application time is preferably about 100 nanoseconds to 100 seconds. When the negative polarity oxide ions 7 gather at the interface of the gate electrode, positive charges h + (positive polarity conductive carriers 9) are accumulated immediately above the interface to form an electric double layer. Further, since the movement of the oxide ions 7 by the voltage application is performed through the oxygen defect 8, the oxygen defect 8 having a positive polarity moves to the vicinity of the insulator or semiconductor side interface. As a result, negative charges e − (negative polarity conductive carriers 10) are accumulated immediately below the source / drain electrode side interface opposite to the gate electrode interface, so that an electric double layer is also formed on this side. Is done. This accumulated negative charge e − behaves as a conductive carrier in the insulator or the semiconductor 5. The element state at this time is as shown in FIG. In the state of FIG. 2, the electric conduction between the source and the drain due to the negative charge e − between the source and the drain is controlled by the electric field effect by the voltage applied to the gate electrode.
図２では素子動作に利用される伝導キャリアが電子の場合について図示しているが、正孔も素子動作のための伝導キャリアとして利用可能である。具体的には、図２において、ゲート電極１とソース電極３との間の印加電圧の極性を反対にすると伝導キャリアは正孔になる。つまり、ゲート電圧を負の極性とした場合には、酸素イオン７と酸素欠陥８の移動する方向は反対になり、酸素イオン７が絶縁体あるいは半導体側界面付近に移動すると同時に、正の電荷が当該界面直下に蓄積されて電気二重層が形成される。 Although FIG. 2 illustrates the case where the conduction carrier used for device operation is an electron, holes can also be used as the conduction carrier for device operation. Specifically, in FIG. 2, when the polarity of the applied voltage between the gate electrode 1 and the source electrode 3 is reversed, the conduction carriers become holes. That is, when the gate voltage is set to a negative polarity, the oxygen ions 7 and the oxygen defects 8 move in opposite directions, and the oxygen ions 7 move to the vicinity of the insulator or semiconductor side interface, and at the same time, positive charges are generated. An electric double layer is formed by accumulation immediately below the interface.
本素子では、この酸化物イオン７と酸素欠陥８の移動をゲート電圧で制御することにより、絶縁体あるいは半導体５において蓄積される伝導キャリア量を制御する。この伝導キャリア量の変化によって、絶縁体あるいは半導体５の表面に設置したドレイン電極２とソース電極４の間の電気伝導度を変化させることができる。伝導キャリアとして、電子を使うか、正孔を使うかは、絶縁体あるいは半導体の性質がｐ型かｎ型かによって決まる。 In this device, the amount of conduction carriers accumulated in the insulator or the semiconductor 5 is controlled by controlling the movement of the oxide ions 7 and the oxygen defects 8 by the gate voltage. The electric conductivity between the drain electrode 2 and the source electrode 4 provided on the surface of the insulator or the semiconductor 5 can be changed by changing the amount of the conductive carrier. Whether to use electrons or holes as conductive carriers depends on whether the nature of the insulator or semiconductor is p-type or n-type.
次に、図３を参照しながら、水素イオン伝導性のイオン伝導体を使用した場合の本発明の動的に設定可能な可変電気伝導素子の動作を説明する。この構成においては、素子の作成時状態では、酸素イオン伝導性の場合について図１に示したものと同様に、イオン伝導体６内に水素イオンが均一に分布している。次に、図３に示す様に、この作成時状態の素子のゲート電極１とソース電極３との間に、正の極性のＶｇｓを印加すると、イオン伝導体６内の正の電荷を有する水素イオンＨ＋は、絶縁体あるいは半導体側界面付近に移動する。このＶｇｓは固体電解質における水素イオンＨ＋のイオン伝導度によって変化するが、実用性を考慮すれば０．５Ｖ〜１０Ｖ程度が好ましく、より好ましくは２〜３Ｖ程度、特に３Ｖ程度が好ましい。印加時間は１００ナノ秒〜１００秒程度が好ましい。正の極性の水素イオンＨ＋が絶縁体あるいは半導体側界面付近に集まる（図３では＋記号入りの小円で示す）ことにより、当該界面直上には正の電荷ｅ−（負の極性の伝導キャリア１０）が蓄積されて電気二重層が形成される。一方、対向するゲート電極界面においては正の極性の水素イオンＨ＋が減少して、負の極性の水酸化物イオン等が残される（図３では−記号入りの小円で示す）ことになる。また、図３には図示していないが、図２に示した酸素欠陥と同様に、イオン伝導体６中の水酸化物イオン等はゲート電極１側に移動する。そのため、ゲート電極界面付近には正の電荷ｈ＋（正の極性の伝導キャリア９）が蓄積されることから、こちら側にも電気二重層が形成される。絶縁体あるいは半導体側界面付近に蓄積された負の電荷ｅ−は、絶縁体あるいは半導体５において伝導キャリアとして振る舞う。この時の素子状態は図３に示す状態になる。図３の状態では、ソース・ドレイン間のこの負の電荷ｅ−によるソース・ドレイン間の電気伝導がゲート電極１に印加された電圧による電界効果により制御される。 Next, with reference to FIG. 3, the operation of the dynamically settable variable electric conductive element of the present invention when a hydrogen ion conductive ion conductor is used will be described. In this configuration, hydrogen ions are uniformly distributed in the ion conductor 6 in the state when the element is produced, as in the case of oxygen ion conductivity, as shown in FIG. Next, as shown in FIG. 3, when a positive polarity V gs is applied between the gate electrode 1 and the source electrode 3 of the element at the time of creation, a positive charge in the ion conductor 6 is obtained. Hydrogen ions H + move to the vicinity of the insulator or semiconductor side interface. This V gs varies depending on the ionic conductivity of hydrogen ion H + in the solid electrolyte, but considering practicality, it is preferably about 0.5 V to 10 V, more preferably about 2 to 3 V, and particularly preferably about 3 V. The application time is preferably about 100 nanoseconds to 100 seconds. When positive polarity hydrogen ions H + gather near the insulator or semiconductor side interface (indicated by a small circle with a + symbol in FIG. 3), a positive charge e − (negative polarity conduction) is formed immediately above the interface. Carriers 10) are accumulated to form an electric double layer. On the other hand, the positive polarity hydrogen ions H + decrease at the opposing gate electrode interface, leaving negative polarity hydroxide ions and the like (indicated by a small circle with a-symbol in FIG. 3). . Although not shown in FIG. 3, hydroxide ions and the like in the ion conductor 6 move to the gate electrode 1 side as in the oxygen defect shown in FIG. 2. Therefore, positive charges h + (positive polarity conductive carriers 9) are accumulated in the vicinity of the gate electrode interface, so that an electric double layer is also formed on this side. The negative charge e − accumulated near the insulator or semiconductor side interface behaves as a conductive carrier in the insulator or semiconductor 5. The element state at this time is as shown in FIG. In the state of FIG. 3, the electric conduction between the source and the drain due to the negative charge e − between the source and the drain is controlled by the electric field effect due to the voltage applied to the gate electrode 1.
図３では素子動作に利用される伝導キャリアが電子の場合について図示しているが、酸化物イオン伝導性のイオン伝導体を使用した場合と同様、ここでも正孔を素子動作のための伝導キャリアとして利用可能である。具体的には、図３において、ゲート電極１とソース電極３との間の印加電圧の極性を反対にすると伝導キャリアは正孔になる。つまり、ゲート電圧を負の極性とした場合には、水素イオンの移動する方向は反対になり、水素イオンがゲート電極界面付近に移動すると同時に、正の電荷が絶縁体あるいは半導体界面直下に蓄積されて電気二重層が形成される。 Although FIG. 3 illustrates the case where the conductive carrier used for device operation is an electron, as in the case where an oxide ion conductive ion conductor is used, here, holes are also used as the conductive carrier for device operation. Is available as Specifically, in FIG. 3, when the polarity of the applied voltage between the gate electrode 1 and the source electrode 3 is reversed, the conduction carriers become holes. In other words, when the gate voltage is set to a negative polarity, the direction of movement of hydrogen ions is reversed, and at the same time, positive charges are accumulated directly under the insulator or semiconductor interface. Thus, an electric double layer is formed.
なお、何れのタイプのイオン伝導体６を使用した構成でも、図１に概念的に示した構造に更に他の制御電極を追加するなどして電極・端子を増加させた場合も、図１の３つの端子が維持されている限り、上述の３端子構造に包含されるものである。換言すれば、本願の「３端子素子」とは、素子に他の電極・端子を追加することで端子数が３よりも多くなった場合も含む概念であることに注意されたい。これに限定する意図はないが、そのような追加の電極の一例を挙げれば、図２における半導体あるいは絶縁体５の底面に電極を付けることができる。素子の材料、サイズ等の各種のパラメータにもよるが、ゲート電極と新たな底面電極との間で電圧を印加することによって、固体電解質内の酸化物イオンをドレイン電極とソース電極の間で均質に移動させることが可能になる場合もある。底面電極の追加により、素子の端子数を単純に数えると４端子素子となるが、底面電極を追加する前の３端子素子の構造はそのまま維持されているので、この素子も本発明の３端子素子に包含される。 It should be noted that in any configuration using any type of ion conductor 6, even when the number of electrodes / terminals is increased by adding another control electrode to the structure conceptually shown in FIG. As long as three terminals are maintained, they are included in the above-described three-terminal structure. In other words, it should be noted that the “three-terminal element” of the present application is a concept that includes a case where the number of terminals is more than three by adding another electrode / terminal to the element. Although not intended to limit to this, if an example of such an additional electrode is given, an electrode can be attached to the bottom face of the semiconductor or the insulator 5 in FIG. Depending on various parameters such as the material and size of the device, applying a voltage between the gate electrode and the new bottom electrode allows the oxide ions in the solid electrolyte to be homogeneous between the drain and source electrodes. It may be possible to move to When the number of terminals of the element is simply counted by adding the bottom electrode, it becomes a four-terminal element. However, since the structure of the three-terminal element before the addition of the bottom electrode is maintained, this element is also a three-terminal of the present invention. Included in the element.
以下、実施例により本発明をさらに詳細に説明するが、当然のこととして、本発明は以下の実施例に限定されるものではなく、特許請求の範囲のみにより規定されるものであることに注意されたい。 Hereinafter, the present invention will be described in more detail by way of examples. However, it should be understood that the present invention is not limited to the following examples, but is defined only by the claims. I want to be.
［実施例１］
図１に構造を概念的に示した３端子型素子を作成し、そのゲート電極１に電圧を印加した時のドレイン電極２とソース電極３の間の電気伝導性の変化を測定した。ここで、ソース電極３は接地しておいた。この素子は、ゲート電極１、ドレイン電極２およびソース電極３としてＰｔを用い、酸化物イオンのイオン伝導体６として酸素欠陥を含むガドリニウム添加セリア（Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ ）を用いた。また、ドレイン電極２およびソース電極３と絶縁体あるいは半導体５との間でオーミックな電気伝導性を得るために、バッファー層４としてＡｌ層を挟んだ。公知のＲＦスパッタ法およびパルスレーザデポジション（ＰＬＤ）法を用いて、図１に示した３端子素子構造を（００１）方位のチタン酸ストロンチウム（ＳｒＴｉＯ３）単結晶基板上にＡｌ／Ｐｔ／Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ ／Ｐｔの順で積層することで、この素子を作製した。イオン伝導体６であるＣｅ１−ｘＧｄｘＯ２−ｘ／２ 膜の組成はｘ＝０．２であり、厚さは４００ｎｍであった。作成した素子内のＣｅ１−ｘＧｄｘＯ２−ｘ／２ とＳｒＴｉＯ３との界面付近の透過電子顕微鏡写真を図４に示す。Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ 膜およびＳｒＴｉＯ３との界面は、細孔などが無い緻密な構造であり、機械的にも強度なものであった。
[Example 1]
A three-terminal element whose structure is conceptually shown in FIG. 1 was prepared, and the change in electrical conductivity between the drain electrode 2 and the source electrode 3 when a voltage was applied to the gate electrode 1 was measured. Here, the source electrode 3 was grounded. This element uses Pt as the gate electrode 1, drain electrode 2 and source electrode 3, and gadolinium-doped ceria (Ce 1-x Gd x O 2 -x / 2 ) containing oxygen defects as an ion conductor 6 of oxide ions. Was used. In addition, an Al layer was sandwiched as the buffer layer 4 in order to obtain ohmic electrical conductivity between the drain electrode 2 and the source electrode 3 and the insulator or the semiconductor 5. The well-known RF sputtering method and pulsed laser deposition (PLD) method are used to form the three-terminal device structure shown in FIG. 1 on a (001) -oriented strontium titanate (SrTiO 3 ) single crystal substrate with Al / Pt / Ce. This element was manufactured by laminating in the order of 1-x Gd x O 2 -x / 2 / Pt. The composition of the Ce 1-x Gd x O 2 -x / 2 film that is the ion conductor 6 was x = 0.2 and the thickness was 400 nm. FIG. 4 shows a transmission electron micrograph of the vicinity of the interface between Ce 1-x Gd x O 2 -x / 2 and SrTiO 3 in the prepared device. The interface with the Ce 1-x Gd x O 2 -x / 2 film and SrTiO 3 had a dense structure with no pores and was mechanically strong.
Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ 膜の交流インピーダンス測定によって測定した温度と酸素イオン伝導度との関係を図５に示す。Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ 膜の酸素イオン伝導度および酸素イオンの移動のための活性化エネルギー（Ｅａ＝０．７６ｅＶ）は、公知のＣｅ１−ｘＧｄｘＯ２−ｘ／２ のそれらと同等の値であった（非特許文献７）。次に、ゲート電極１とソース電極３との間に電圧（Ｖｇｓ）を印加した時のドレイン電極２とソース電極３の間の電流（ｉｄｓ）の変化を図６（上側のグラフ）に示す。この時のドレイン電極２とソース電極３との間にはＶｄｓ＝０．５Ｖの電圧を印加し、測定温度は４７５Ｋであった。ここでは、Ｖｇｓを０から３．５Ｖに増加させた後、３．５Ｖから０Ｖへと減少させた。ｉｄｓは、Ｖｇｓが０から２．５Ｖ付近まで範囲では数ナノアンペアの大きさからほとんど変化しなかったが、２．５Ｖから３．５Ｖの間では数マイクロアンペアまで急激に増加した。そしてｉｄｓは、Ｖｇｓが３．５Ｖから３．０Ｖ付近まで範囲において２マイクロアンペア程度少し増加した後、３．０Ｖから２．０Ｖの間では数ナノアンペアまで急激に減少し、２．０Ｖから０Ｖの間ではほとんど変化しなかった。 FIG. 5 shows the relationship between the temperature measured by the AC impedance measurement of the Ce 1-x Gd x O 2 -x / 2 film and the oxygen ion conductivity. The oxygen ion conductivity of the Ce 1-x Gd x O 2 -x / 2 film and the activation energy (Ea = 0.76 eV) for the transfer of oxygen ions are known Ce 1-x Gd x O 2 -x. / 2 was equivalent to the value of their (non-patent document 7). Next, FIG. 6 (upper graph) shows a change in current ( ids ) between the drain electrode 2 and the source electrode 3 when a voltage (V gs ) is applied between the gate electrode 1 and the source electrode 3. Show. A voltage of V ds = 0.5 V was applied between the drain electrode 2 and the source electrode 3 at this time, and the measurement temperature was 475K. Here, V gs was increased from 0 to 3.5 V and then decreased from 3.5 V to 0 V. The i ds hardly changed from the magnitude of several nanoamperes when V gs ranged from 0 to around 2.5 V, but increased rapidly to several microamperes between 2.5 V and 3.5 V. Then, i ds increases slightly by about 2 microamperes in the range of V gs from 3.5 V to near 3.0 V, and then rapidly decreases to several nanoamperes between 3.0 V and 2.0 V, and reaches 2.0 V. There was almost no change between 0V and 0V.
図６（下側のグラフ）は、Ｖｇｓを０から３．５Ｖの間で印加している時、ゲート電極１とソース電極との間に流れる電流（ｉｇｓ）を示す。ｉｇｓはＶｇｓが０から３．５Ｖの間では数ナノアンペアから数十ナノアンペア程度の変化であり、ｉｄｓと比べるとｉｇｓは二桁程度小さいことが示された。すなわち、ゲート電極１とソース電極３との間を流れる電流は、ドレイン電極２とソース電極３との間を流れる電流に比べて著しく小さいため、デバイスの電気特性に影響を与えていないことが示された。図７は、それぞれＶｇｓ＝２．５、２．６、２．７、２．８、２．９、３．０、３．１および３．２Ｖに保ちながら、Ｖｄｓを０Ｖから０．５Ｖへと変化させた時のｉｄｓの変化を示す。同じ大きさのＶｄｓに対して、ｉｄｓはＶｇｓの増加とともに増加し、例えばＶｄｓ＝０．３Ｖにおいて、ｉｄｓはＶｇｓ＝２．６Ｖでは数百ナノアンペアであったが、Ｖｇｓ＝３．２Ｖでは約５マイクロアンペアであった。 FIG. 6 (lower graph) shows a current (i gs ) flowing between the gate electrode 1 and the source electrode when V gs is applied between 0 and 3.5V. i gs is the change in the order of several tens of nano-amps from a few nano amperes between 3.5V from V gs is 0, i gs compared with i ds was shown about two digits smaller. That is, the current flowing between the gate electrode 1 and the source electrode 3 is remarkably smaller than the current flowing between the drain electrode 2 and the source electrode 3, so that it does not affect the electrical characteristics of the device. It was done. FIG. 7 shows V ds from 0V to 0.3V while maintaining V gs = 2.5, 2.6, 2.7, 2.8, 2.9, 3.0, 3.1 and 3.2V, respectively. The change of ids when changing to 5V is shown. For the same magnitude of V ds , i ds increases with increasing V gs , for example, at V ds = 0.3 V, i ds was several hundred nanoamperes at V gs = 2.6 V, while V ds = 2.6 V At gs = 3.2V, it was about 5 microamperes.
次に、Ｖｇｓの印加によってイオン伝導体６内で酸素イオン７および酸素欠陥８を移動させることにより、絶縁体あるいは半導体５の界面に形成される電気二重層の容量（キャパシタンス）を調べた。測定は、図８に示す様に、Ｐｔ電極１０／Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ ／１％Ｎｄ添加ＳｒＴｉＯ３電極１１構造の２端子素子を用いた。ここで、Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ の組成はｘ＝０．２であった。Ｐｔ電極１０と１％Ｎｄ添加ＳｒＴｉＯ３電極１１との間に電圧を印加させて酸素イオン７および酸素欠陥８を移動させた。図８には、１％Ｎｄ添加ＳｒＴｉＯ３電極１１に負の極性の電圧を印加させることによる電荷二重層の形成の概念を示した。酸素欠陥８の移動によってＣｅ１−ｘＧｄｘＯ２−ｘ／２ ／１％Ｎｄ添加ＳｒＴｉＯ３電極との界面で形成される電気二重層の容量を交流インピーダンス測定法によって測定した。図９は、得られた電気二重層の容量と測定温度との関係を示す。容量は、温度に関係なく約１４μＦｃｍ−２の大きさだった。測定した値を下式（非特許文献８） Next, the capacity | capacitance (capacitance) of the electric double layer formed in the interface of an insulator or the semiconductor 5 was investigated by moving the oxygen ion 7 and the oxygen defect 8 within the ion conductor 6 by application of Vgs . Measurements, as shown in FIG. 8, using a two-terminal element of the Pt electrode 10 / Ce 1-x Gd x O 2 -x / 2/1% Nd added SrTiO 3 electrode 11 structure. Here, the composition of Ce 1-x Gd x O 2 -x / 2 was x = 0.2. A voltage was applied between the Pt electrode 10 and the 1% Nd-added SrTiO 3 electrode 11 to move the oxygen ions 7 and the oxygen defects 8. FIG. 8 shows the concept of forming a charge double layer by applying a negative polarity voltage to the 1% Nd-added SrTiO 3 electrode 11. The capacitance of the electric double layer formed at the interface with the Ce 1-x Gd x O 2 -x / 2 / 1% Nd-added SrTiO 3 electrode due to the movement of the oxygen defects 8 was measured by an AC impedance measurement method. FIG. 9 shows the relationship between the capacity of the obtained electric double layer and the measured temperature. The capacity was about 14 μF cm −2 regardless of temperature. The measured value is expressed by the following formula (Non-patent Document 8).
に代入することで、電気二重層の形成によって生じた負の伝導キャリア９の移動度μを見積もることが出来る。ここでＬ、Ｗ及びＣは、それぞれ伝導キャリア９が生成した領域の長さ、幅及び電気二重層の容量である。図１０に示すように、見積もられたμは０．５５ｃｍ−２／ＶＳであった。この値は、液体の電解液内のイオン移動を利用してＳｒＴｉＯ３基板上に形成される電気二重層によって生成する伝導キャリアの移動度（０．４〜０．７ｃｍ−２／ＶＳ）と同等であった（非特許文献９）。また、図１０に示す伝導キャリアの濃度は、公知のＱ＝ＣＶの式を用いて見積もることができる。ここでＱは電荷量である。見積もられた伝導キャリアの濃度は、Ｖｇｓ＝２．０Ｖにおいて、約１０１４ｃｍ−２であり、これも液体の電解液内のイオン移動を利用してＳｒＴｉＯ３基板上に形成される電気二重層によって生成する伝導キャリアの濃度に匹敵するものであった（非特許文献２）。 By substituting into, the mobility μ of the negative conductive carrier 9 caused by the formation of the electric double layer can be estimated. Here, L, W, and C are the length, width, and electric double layer capacity of the region where the conductive carrier 9 is generated, respectively. As shown in FIG. 10, the estimated μ was 0.55 cm −2 / VS. This value is equivalent to the mobility (0.4 to 0.7 cm −2 / VS) of the conductive carriers generated by the electric double layer formed on the SrTiO 3 substrate using the ion movement in the liquid electrolyte. (Non-patent document 9). Moreover, the density | concentration of the conduction carrier shown in FIG. 10 can be estimated using the well-known formula of Q = CV. Here, Q is the charge amount. The estimated concentration of the conductive carrier is about 10 14 cm −2 at V gs = 2.0 V, which is also an electric charge formed on the SrTiO 3 substrate by utilizing ion migration in the liquid electrolyte. It was comparable to the concentration of conductive carriers generated by the double layer (Non-Patent Document 2).
［実施例２］
図１と同様な構成において水素イオン伝導性のイオン伝導体６を使用した場合の本発明の素子を作成し、その特性を測定した。
[Example 2]
A device of the present invention in the case of using a hydrogen ion conductive ion conductor 6 in the same configuration as in FIG. 1 was prepared, and its characteristics were measured.
公知のＲＦスパッタ法およびパルスレーザデポジション（ＰＬＤ）法を用いて、図１に示した３端子素子構造を（００１）方位のチタン酸ストロンチウム（ＳｒＴｉＯ３）単結晶基板上にＡｌ／Ｐｔ／Ｚｒ１−ｘＹｘＯ２−ｘ／２ ／Ｐｔの順で積層することで、この素子を作製した。イオン伝導体６であるＺｒ１−ｘＹｘＯ２−ｘ／２ 膜の組成はｘ＝０．１であり、厚さは４００ｎｍであった。また、透過電子顕微鏡の観察により、直径１００ナノメートル以上の孔を有していない膜であることを確認した。 The well-known RF sputtering method and pulsed laser deposition (PLD) method are used to form the three-terminal device structure shown in FIG. 1 on a (001) -oriented strontium titanate (SrTiO 3 ) single crystal substrate with Al / Pt / Zr. This element was produced by laminating in the order of 1-x Y x O 2 -x / 2 / Pt. The composition of the Zr 1-x Y x O 2 -x / 2 film that is the ion conductor 6 was x = 0.1, and the thickness was 400 nm. Moreover, it was confirmed by observation with a transmission electron microscope that the film does not have pores having a diameter of 100 nanometers or more.
図１１は、それぞれＶｇｓ＝1．３、１．５、１．８、２．０、２．１、および２．２Ｖに保ちながら、Ｖｄｓを０Ｖから０．５Ｖへと変化させた時のｉｄｓの変化を示す。同じ大きさのＶｄｓに対して、ｉｄｓはＶｇｓの増加とともに増加し、例えばＶｄｓ＝０．３Ｖにおいて、ｉｄｓはＶｇｓ＝１．８Ｖでは約８０ナノアンペアであったが、Ｖｇｓ＝２．２Ｖでは約６００ナノアンペアであった。 FIG. 11 shows that when V ds is changed from 0 V to 0.5 V while V gs = 1.3, 1.5, 1.8, 2.0, 2.1, and 2.2 V, respectively. The change of i ds of is shown. For the same magnitude of V ds , i ds increases with increasing V gs , for example, at V ds = 0.3 V, i ds was about 80 nanoamperes at V gs = 1.8 V, while V ds = 1.8 V At gs = 2.2 V, it was about 600 nanoamperes.
なお、上記実施例では、酸化物イオンのイオン伝導体としてＣｅ１−ｘＧｄｘＯ２−ｘ／２ 、水素イオンのイオン伝導体としてＺｒ１−ｘＹｘＯ２−ｘ／２ 、また絶縁体あるいは半導体５の材料としてはＳｒＴｉＯ３を用いた素子を示したが、酸化物イオンあるいは水素イオンの移動を実現できる金属酸化物材料であれば、Ｃｅ１−ｘＧｄｘＯ２−ｘ／２ あるいはＺｒ１−ｘＹｘＯ２−ｘ／２ 、以外の材料をイオン伝導体とし、また絶縁体あるいは半導体の材料であればＳｒＴｉＯ３以外の材料を使用しても本発明を実施できることは言うまでもない。 In the above embodiment, Ce 1-x Gd x O 2 -x / 2, Zr 1-x Y x O 2 -x / 2 as an ion conductor of hydrogen ions, also insulating the ion conductor oxide ion Although an element using SrTiO 3 is shown as the material of the body or the semiconductor 5, any metal oxide material capable of realizing the movement of oxide ions or hydrogen ions can be used as Ce 1-x Gd x O 2 -x / 2. Oh Rui the Zr 1-x Y x O 2 -x / 2, the materials other than the ion conductor, also the present invention may be practiced using materials other than SrTiO 3 as long insulator or a semiconductor material Needless to say.
本発明によれば、全固体型の素子でありながら、局所的な酸化物イオンおよび酸素欠陥、あるいは水素イオン及び水酸化物イオン等の移動を利用して絶縁体あるいは半導体との界面において電気二重層を形成し、さらに絶縁体あるいは半導体との界面に生成した伝導キャリアの濃度を制御することにより、電気抵抗を可変することが可能な電気素子を提供することが可能になる。この可変電気伝導素子は、スイッチ素子やメモリ素子としての応用が可能であるため、産業上大いに利用されることが期待される。また、伝導キャリア密度を大きくすることができる上に全固体構造であるために低温領域で動作可能であることから、本発明素子構造を利用することによって超伝導を発現させることも可能である。 According to the present invention, although it is an all-solid-state device, it is possible to use electric oxide at an interface with an insulator or a semiconductor by utilizing local movement of oxide ions and oxygen defects, or hydrogen ions and hydroxide ions. It is possible to provide an electric element capable of varying the electric resistance by forming a multilayer and controlling the concentration of the conductive carrier generated at the interface with the insulator or the semiconductor. Since this variable electric conduction element can be applied as a switch element or a memory element, it is expected to be used greatly in the industry. In addition, since the conduction carrier density can be increased and the all-solid structure allows operation in a low temperature region, superconductivity can also be exhibited by utilizing the element structure of the present invention.
１：ゲート電極
２：ドレイン電極
３：ソース電極
４：バッファー層
５：絶縁体あるいは半導体
６：酸化物イオン伝導体
７：酸化物イオン
８：酸素欠陥
９：正の極性の伝導キャリア
１０：負の極性の伝導キャリア
１１：白金電極
１２：１％Ｎｄ添加ＳｒＴｉＯ３電極
1: gate electrode 2: drain electrode 3: source electrode 4: buffer layer 5: insulator or semiconductor 6: oxide ion conductor 7: oxide ion 8: oxygen defect 9: positive polarity conduction carrier 10: negative Polar conductive carrier 11: platinum electrode 12: 1% Nd-added SrTiO 3 electrode
Claims (7)
前記イオン伝導体材料層を挟むゲート電極層及び絶縁体あるいは半導体材料と、
前記絶縁体あるいは半導体材料の表面上または内部に設けられたドレイン電極層およびソース電極層と
を設けた電気伝導素子であって、
前記イオン伝導体材料層がガドリニウム添加セリア（Ｃｅ １−ｘ Ｇｄ ｘ Ｏ ２−ｘ／２ （０＜ｘ≦０．５））またはイットリウム添加安定化ジルコニア（Ｚｒ １−ｘ Ｙ ｘ Ｏ ２−ｘ／２ （０＜ｘ≦０．２））からなる、電気伝導素子。 An ion conductor material layer capable of conducting oxide ions or hydrogen ions;
A gate electrode layer and an insulator or semiconductor material sandwiching the ion conductor material layer;
A the insulator or electrically conductive element provided with a drain electrode layer and the source electrode layer disposed on or within the surface of the semiconductor material,
The ion conductor material layer is made of gadolinium-doped ceria (Ce 1-x Gd x O 2-x / 2 (0 <x ≦ 0.5)) or yttrium-doped stabilized zirconia (Zr 1-x Y x O 2-x / 2 (0 <x ≦ 0.2)).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134534A JP6191986B2 (en) | 2013-06-27 | 2013-06-27 | Variable electric conduction element using all-solid electric double layer and electronic device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134534A JP6191986B2 (en) | 2013-06-27 | 2013-06-27 | Variable electric conduction element using all-solid electric double layer and electronic device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015012049A JP2015012049A (en) | 2015-01-19 |
| JP6191986B2 true JP6191986B2 (en) | 2017-09-06 |
Family
ID=52304978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013134534A Active JP6191986B2 (en) | 2013-06-27 | 2013-06-27 | Variable electric conduction element using all-solid electric double layer and electronic device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6191986B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6817600B2 (en) * | 2016-04-28 | 2021-01-20 | パナソニックＩｐマネジメント株式会社 | 3-terminal element and its manufacturing method |
| JP6706817B2 (en) * | 2016-05-23 | 2020-06-10 | パナソニックＩｐマネジメント株式会社 | Electric field control electrode and electric double layer device |
| JP7033715B2 (en) * | 2019-03-04 | 2022-03-11 | パナソニックＩｐマネジメント株式会社 | Wiring structure, semiconductor device, operation method of active element, manufacturing method of wiring structure, usage method of wiring structure and control method of wiring resistance of wiring structure |
| CN111211164B (en) * | 2020-01-07 | 2021-07-16 | 中国科学院物理研究所 | Field effect device based on solid-state ion conductor |
| CN111430538B (en) * | 2020-03-31 | 2022-04-08 | 清华大学 | Flexible memristor based on weaving type and preparation method thereof |
| CN115684654B (en) * | 2022-10-31 | 2023-10-03 | 哈尔滨工业大学 | Method for accurately measuring electric double layer potential distribution |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003218352A (en) * | 2002-01-28 | 2003-07-31 | Fujitsu Ltd | Method for manufacturing insulated gate semiconductor device |
| JP2007088349A (en) * | 2005-09-26 | 2007-04-05 | Fujitsu Ltd | Non-volatile semiconductor memory and its writing method |
| JP2007157982A (en) * | 2005-12-05 | 2007-06-21 | Seiko Epson Corp | Transistor-type ferroelectric memory and method of manufacturing same |
| FI20070063A0 (en) * | 2007-01-24 | 2007-01-24 | Ronald Oesterbacka | Organic field effect transistor |
| KR100983175B1 (en) * | 2008-07-03 | 2010-09-20 | 광주과학기술원 | Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same |
| JP5598920B2 (en) * | 2010-11-09 | 2014-10-01 | 独立行政法人物質・材料研究機構 | Method for producing electrolyte dense material for solid oxide fuel cell |
| JP2013026389A (en) * | 2011-07-20 | 2013-02-04 | National Institute For Materials Science | Electrochemical element and complementary circuit using electrochemical element |
| JP5617822B2 (en) * | 2011-11-16 | 2014-11-05 | トヨタ自動車株式会社 | Manufacturing method of electrolyte membrane |
| JP5825068B2 (en) * | 2011-11-18 | 2015-12-02 | いすゞ自動車株式会社 | Abnormality determination method for internal combustion engine fuel injection and internal combustion engine |
-
2013
- 2013-06-27 JP JP2013134534A patent/JP6191986B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015012049A (en) | 2015-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ismail et al. | Improved endurance and resistive switching stability in ceria thin films due to charge transfer ability of Al dopant | |
| JP6191986B2 (en) | Variable electric conduction element using all-solid electric double layer and electronic device using the same | |
| Cui et al. | Complementary charge trapping and ionic migration in resistive switching of rare-earth manganite TbMnO3 | |
| Tao et al. | Geometry pattern for the wire organic electrochemical textile transistor | |
| US8872246B1 (en) | Memristor using a transition metal nitride insulator | |
| Sun et al. | Influence of carrier concentration on the resistive switching characteristics of a ZnO-based memristor | |
| RU2468471C1 (en) | Method of obtainment of nonvolatile storage element | |
| Liu et al. | Analysis of the negative-SET behaviors in Cu/ZrO 2/Pt devices | |
| Milano et al. | Junction properties of single ZnO nanowires with asymmetrical Pt and Cu contacts | |
| Ismail et al. | Reversible transitions among four modes of nonpolar resistive switching characteristics in nano-crystalline zinc ferrite magnetic thin films | |
| Rana et al. | Thickness effect on the bipolar switching mechanism for nonvolatile resistive memory devices based on CeO2 thin films | |
| Chu et al. | Multistate data storage in solution-processed NiO-based resistive switching memory | |
| Qi et al. | Comparisons of switching characteristics between Ti/Al2O3/Pt and TiN/Al2O3/Pt RRAM devices with various compliance currents | |
| Cai et al. | Present status of electric-double-layer thin-film transistors and their applications | |
| Sahu et al. | Bipolar resistive switching in HoCrO3 thin films | |
| EP3057148B1 (en) | Electrical conduction element, electronic device, and method for operating electrical conduction element | |
| RU2524415C1 (en) | Mixed metal oxide-based memristor | |
| Shen et al. | Bipolar resistive switching of Pt/Ga2O3− x/SiC/Pt thin film with ultrahigh OFF/ON resistance ratios | |
| Varun et al. | Multi-temperature deposition scheme for improved resistive switching behavior of Ti/AlOx/Ti MIM structure | |
| Marinella et al. | Resistive switching in aluminum nitride | |
| Zaman et al. | Experimental Verification of Current Conduction Mechanism for a Lithium Niobate Based Memristor | |
| Wang et al. | Uniform and electroforming-free resistive memory devices based on solution-processed triple-layered NiO/Al 2 O 3 thin films | |
| JP6706817B2 (en) | Electric field control electrode and electric double layer device | |
| US20210057646A1 (en) | Conductive amorphous oxide contact layers | |
| Li et al. | Resistive switching in p-type nickel oxide/n-type indium gallium zinc oxide thin film heterojunction structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170731 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6191986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |