JP6189626B2 - Duplexer and transceiver circuit - Google Patents
Duplexer and transceiver circuit Download PDFInfo
- Publication number
- JP6189626B2 JP6189626B2 JP2013099630A JP2013099630A JP6189626B2 JP 6189626 B2 JP6189626 B2 JP 6189626B2 JP 2013099630 A JP2013099630 A JP 2013099630A JP 2013099630 A JP2013099630 A JP 2013099630A JP 6189626 B2 JP6189626 B2 JP 6189626B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- signal
- duplexer
- antenna
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Description
本発明は、デュプレクサおよび送受信回路に関する。 The present invention relates to a duplexer and a transmission / reception circuit.
従来、シリコン基板上に形成されたいわゆるオンチップデュプレクサを用いた送受信回路として、非特許文献１あるいは特許文献１に示すような回路が提案されている。
図３は、非特許文献１に記載の、オンチップデュプレクサを用いた無線通信による送受信回路の一例を示すブロック図である。
図３（ａ）はデータ送信時、図３（ｂ）はデータ受信時の動作を表している。
Conventionally, as a transmission / reception circuit using a so-called on-chip duplexer formed on a silicon substrate, a circuit as shown in Non-Patent Document 1 or Patent Document 1 has been proposed.
FIG. 3 is a block diagram illustrating an example of a transmission / reception circuit based on wireless communication using an on-chip duplexer described in Non-Patent Document 1.
FIG. 3A shows an operation at the time of data transmission, and FIG. 3B shows an operation at the time of data reception.
図３において、５１は単相出力のパワーアンプ、５２は送受信用のアンテナ、５３は単相入力の差動入力ＬＮＡ（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｒ）である。
また、Ｌ５１〜Ｌ５４はインダクタであって、インダクタＬ５１の一端はアンテナ５２に接続され、他端はインダクタＬ５２の一端と接続され、インダクタＬ５２の他端はバランシングネットワーク５４を介して接地される。また、インダクタＬ５３の一端は差動入力ＬＮＡ５３の一方の入力ポート５３Ｐに接続され、インダクタＬ５３の他端はインダクタＬ５４の一端と接続される。インダクタＬ５４の他端は差動入力ＬＮＡ５３の他方の入力ポート５３Ｎに接続される。インダクタＬ５３はインダクタＬ５１とトランス結合され、同様に、インダクタＬ５４はインダクタＬ５２とトランス結合される。
In FIG. 3, 51 is a single-phase output power amplifier, 52 is a transmission / reception antenna, and 53 is a single-phase differential input LNA (low noise amplifier).
L51 to L54 are inductors. One end of the inductor L51 is connected to the antenna 52, the other end is connected to one end of the inductor L52, and the other end of the inductor L52 is grounded via the balancing network 54. One end of the inductor L53 is connected to one
そして、インダクタＬ５１とインダクタＬ５２との接続部に単相出力パワーアンプ５１の出力端が接続される。
バランシングネットワーク５４は、例えば、容量素子と抵抗素子とが並列に接続されて形成され、インピーダンスが設定できるようになっている。
インダクタＬ５１〜Ｌ５４、バランシングネットワーク５４を備えたデュプレクサは、シリコン基板上に形成され集積化することができるようになっている。
The output terminal of the single-phase output power amplifier 51 is connected to the connection portion between the inductor L51 and the inductor L52.
For example, the balancing network 54 is formed by connecting a capacitive element and a resistive element in parallel so that impedance can be set.
The duplexer including the inductors L51 to L54 and the balancing network 54 can be formed and integrated on a silicon substrate.
このようなデュプレクサを用いて、データの送信が行われるときには、単相出力パワーアンプ５１から出力された送信信号は、図３（ａ）中に矢印で示すように、インダクタＬ５１に供給されアンテナ５２を介して送信されると共に、インダクタＬ５２に供給される。ここで、バランシングネットワーク５４のインピーダンスをアンテナ５２と同じインピーダンスに調整すると、インダクタＬ５１とＬ５３、インダクタＬ５２とＬ５４は、それぞれトランス結合しているため、インダクタＬ５３およびＬ５４には、それぞれ逆向きの起電力が発生する。これら逆向きの起電力はキャンセルされるため、送信信号は差動入力ＬＮＡ５３の入力ポート５３Ｐおよび５３Ｎには現れない。
When data is transmitted using such a duplexer, the transmission signal output from the single-phase output power amplifier 51 is supplied to the inductor L51 as shown by the arrow in FIG. And supplied to the inductor L52. Here, when the impedance of the balancing network 54 is adjusted to the same impedance as that of the antenna 52, the inductors L51 and L53 and the inductors L52 and L54 are respectively transformer-coupled. Will occur. Since the electromotive force in the reverse direction is canceled, the transmission signal does not appear at the
また、図３（ｂ）中に矢印で示すように、データの受信が行われるときには、アンテナ５２で受信した受信信号は、インダクタＬ５１を介してインダクタＬ５２に供給される。そして、インダクタＬ５１とＬ５３、インダクタＬ５２とＬ５４は、それぞれトランス結合しているため、受信信号はインダクタＬ５３およびＬ５４に伝達され、差動入力ＬＮＡ５３の入力ポート５３Ｐおよび５３Ｎに現れる。
Further, as indicated by an arrow in FIG. 3B, when data is received, the reception signal received by the antenna 52 is supplied to the inductor L52 via the inductor L51. Since the inductors L51 and L53 and the inductors L52 and L54 are respectively transformer-coupled, the received signal is transmitted to the inductors L53 and L54 and appears at the
このように、図３に示す従来のデュプレクサでは、単相出力パワーアンプ５１から出力された送信信号は、差動入力ＬＮＡ５３へのアイソレーションを確保することができ、また、アンテナ５２に入力された受信信号は、差動信号として差動入力ＬＮＡ５３で受信することができる。
図４は、図３においてトランス結合していたインダクタＬ５３およびＬ５４を削除することにより、さらに単純化したデュプレクサを用いた送受信回路の一例を示すブロック図である。
As described above, in the conventional duplexer shown in FIG. 3, the transmission signal output from the single-phase output power amplifier 51 can ensure isolation to the differential input LNA 53 and is input to the antenna 52. The received signal can be received by the differential input LNA 53 as a differential signal.
FIG. 4 is a block diagram showing an example of a transmission / reception circuit using a duplexer further simplified by deleting the inductors L53 and L54 that are transformer-coupled in FIG.
図４に示す相受信回路は、インダクタＬ５１の一端は、アンテナ５２に接続されるとともに、差動入力ＬＮＡ５３の一方の入力ポート５３Ｐに接続される。インダクタＬ５１の他端はインダクタＬ５２の一端と接続され、インダクタＬ５２の他端は差動入力ＬＮＡ５３の他方の入力ポート５３Ｎに接続されるとともに、バランシングネットワーク５４を介して接地される。そして、インダクタＬ５１とＬ５２との接続部に、単相出力パワーアンプ５１の出力端が接続される。インダクタＬ５１およびＬ５２と、バランシングネットワーク５４とを含んでデュプレクサが構成される。
In the phase receiving circuit shown in FIG. 4, one end of the inductor L51 is connected to the antenna 52 and to one
このようなデュプレクサを用いて、データの送信が行われるときには、図４（ａ）中に矢印で示すように、単相出力パワーアンプ５１から出力された送信信号は、インダクタＬ５１に供給され、アンテナ５２を介して送信されるとともに、インダクタＬ５２に供給される。このとき、バランシングネットワーク５４のインピーダンスを、アンテナ５２と同じインピーダンスに調整すると、送信信号は、差動入力ＬＮＡ５３の入力ポート５３Ｐおよび５３Ｎに同相信号として供給されるため、差動入力ＬＮＡ５３においてキャンセルされ、差動入力ＬＮＡ５３は、差動入力ＬＮＡ５３の出力に現れない。
When data is transmitted using such a duplexer, the transmission signal output from the single-phase output power amplifier 51 is supplied to the inductor L51 as shown by the arrow in FIG. 52 and transmitted to the inductor L52. At this time, if the impedance of the balancing network 54 is adjusted to the same impedance as that of the antenna 52, the transmission signal is supplied as an in-phase signal to the
また、図４（ｂ）に示すように、アンテナ５２から信号を受信する場合には、アンテナ５２からの受信信号は、インダクタＬ５１を介してＬ５２に供給され、差動入力ＬＮＡ５３の入力ポート５３Ｐおよび５３Ｎに受信信号が現れる。
このように、図３、図４に示す従来のデュプレクサでは、単相出力パワーアンプ５１から出力された送信信号は、差動入力ＬＮＡ５３へのアイソレーションを確保することができ、また、アンテナ５２に入力された受信信号は、差動信号として差動入力ＬＮＡ５３で受信することができる。
As shown in FIG. 4B, when receiving a signal from the antenna 52, the received signal from the antenna 52 is supplied to the L52 via the inductor L51, and the
As described above, in the conventional duplexer shown in FIG. 3 and FIG. 4, the transmission signal output from the single-phase output power amplifier 51 can secure isolation to the differential input LNA 53, and The input reception signal can be received by the differential input LNA 53 as a differential signal.
しかしながら、上記従来のデュプレクサにあっては、例えば、図４において、単相出力パワーアンプ５１から出力された送信信号が大信号である場合、差動入力ＬＮＡ５３に大きな同相信号が入力されてしまい、耐圧や線形性を確保することが困難となる。
また、図３に示す構成のデュプレクサにおいても、例えば、図５に示すように、トランス結合された、インダクタＬ５１、Ｌ５２側と、インダクタＬ５３、Ｌ５４側との間の、例えば、インダクタＬ５１の一端とインダクタＬ５３の一端との間、インダクタＬ５１およびインダクタＬ５２の接続部とインダクタＬ５３およびインダクタＬ５４の接続部との間、インダクタＬ５２の一端とインダクタＬ５４の一端との間に、寄生容量Ｃｐ１、Ｃｐ２、Ｃｐ３がそれぞれ存在した場合、単相出力パワーアンプ５１から出力された送信信号が大信号である場合には、寄生容量Ｃｐ１、Ｃｐ２、Ｃｐ３を介して差動入力ＬＮＡ５３へ大きい同相信号が入力されてしまい、やはり耐圧や線形性を確保することが困難となる。
However, in the conventional duplexer, for example, in FIG. 4, when the transmission signal output from the single-phase output power amplifier 51 is a large signal, a large in-phase signal is input to the differential input LNA 53. It becomes difficult to ensure the breakdown voltage and linearity.
Also, in the duplexer having the configuration shown in FIG. 3, for example, as shown in FIG. 5, between the inductors L51 and L52 side and the inductors L53 and L54 sides, which are transformer-coupled, for example, Parasitic capacitances Cp1, Cp2, Cp3 between one end of the inductor L53, between the connection portion of the inductor L51 and the inductor L52 and the connection portion of the inductor L53 and the inductor L54, and between one end of the inductor L52 and one end of the inductor L54. When the transmission signal output from the single-phase output power amplifier 51 is a large signal, a large in-phase signal is input to the differential input LNA 53 via the parasitic capacitors Cp1, Cp2, and Cp3. As a result, it is difficult to ensure the breakdown voltage and the linearity.
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、単相出力パワーアンプなどから出力される送信信号が大信号である場合であっても、デュプレクサの後段のＬＮＡなどの耐性や線形性を確保することの可能なデュプレクサおよび送受信回路を提供することを目的としている。 Therefore, the present invention has been made paying attention to the above-mentioned conventional unsolved problems, and even if the transmission signal output from a single-phase output power amplifier or the like is a large signal, the latter stage of the duplexer. An object of the present invention is to provide a duplexer and a transmission / reception circuit capable of ensuring the tolerance and linearity of LNA.
本発明の一態様は、送信信号を差動信号として出力する差動出力パワーアンプの一方の出力端と接続される第１インダクタ（例えば図１に示す、インダクタＬ１）と、一端が前記差動出力パワーアンプの他方の出力端と接続され、且つ他端が前記第１インダクタの他端に接続された第２インダクタ（例えば図１に示す、インダクタＬ２）と、データ送受信用のアンテナに一端が接続され且つ前記第１インダクタとトランス結合された第３インダクタ（例えば図１に示す、インダクタＬ３）と、一端が前記第３インダクタの他端に接続され且つ前記第２インダクタとトランス結合された第４インダクタ（例えば図１に示す、インダクタＬ４）と、当該第４インダクタの他端に接続されるインピーダンス調整可能なバランシングネットワークと、前記第１インダクタおよび前記第２インダクタの接続部に接続され、前記差動出力パワーアンプへの電流供給を行う電源と、を備え、前記第３インダクタおよび第４インダクタの接続部から前記アンテナの受信信号に応じた単相信号が出力されることを特徴とするデュプレクサ、である。 One embodiment of the present invention includes a first inductor (for example, an inductor L1 shown in FIG. 1) connected to one output terminal of a differential output power amplifier that outputs a transmission signal as a differential signal, and one end of the differential output power amplifier. A second inductor (for example, inductor L2 shown in FIG. 1) connected to the other output terminal of the output power amplifier and having the other end connected to the other end of the first inductor, and one end of the antenna for data transmission / reception. A third inductor (for example, inductor L3 shown in FIG. 1) connected and transformer-coupled to the first inductor, and a first inductor having one end connected to the other end of the third inductor and transformer-coupled to the second inductor. 4 inductors (for example, inductor L4 shown in FIG. 1), and an impedance-adjustable balancing network connected to the other end of the fourth inductor; A power source connected to a connection portion of the first inductor and the second inductor and supplying a current to the differential output power amplifier, and receiving the antenna from the connection portion of the third inductor and the fourth inductor A duplexer, wherein a single-phase signal corresponding to a signal is output.
本発明の他の態様は、一端が、送信信号を差動信号として出力する差動出力パワーアンプの一方の出力端と接続される第５インダクタ（例えば図２に示す、インダクタＬ３）と、一端が前記差動出力パワーアンプの他方の出力端と接続され、且つ他端が前記第５インダクタの他端に接続された第６インダクタ（例えば図２に示す、インダクタＬ４）と、当該第６インダクタの前記一端に接続されるインピーダンス調整可能なバランシングネットワークと、前記第５インダクタと前記第６インダクタとの接続部に第７インダクタ（例えば図３に示す、インダクタＬ５）を介して接続され、前記差動出力パワーアンプへの電流供給を行う電源と、を備え、前記第５インダクタの前記一端はデータ送受信用のアンテナに接続され、前記第５インダクタと前記第６インダクタとの接続部から前記アンテナの受信信号に応じた単相信号が出力されることを特徴とするデュプレクサ、である。 In another aspect of the present invention, one end is connected to one output end of a differential output power amplifier that outputs a transmission signal as a differential signal, and one end is connected to one end. Is connected to the other output terminal of the differential output power amplifier and the other end is connected to the other end of the fifth inductor, for example, the inductor L4 shown in FIG. 2, and the sixth inductor An impedance-adjustable balancing network connected to the one end, and a connection between the fifth inductor and the sixth inductor via a seventh inductor (for example, inductor L5 shown in FIG. 3), and the difference comprising a power source for performing the current supply to the dynamic output power amplifier, wherein the end of the fifth inductor is connected to an antenna for data transmission and reception, the fifth inductor The single-phase signal corresponding to the received signal of the antenna from the connection portion between the sixth inductor is output as a duplexer, characterized by.
前記バランシングネットワークのインピーダンスは、前記電源のインピーダンスと同等となるように設定されるようになっていてよい。
本発明の他の態様は、送信信号を差動信号として出力する差動出力パワーアンプと、無線通信によりデータの送受信を行うアンテナと、前記送信信号を、前記アンテナを介して送信するとともに、前記アンテナを介して受信した受信信号を単相信号として出力する上記いずれかの態様のデュプレクサと、当該デュプレクサから出力される単相信号を増幅する単相入力ＬＮＡと、を備えることを特徴とする送受信回路、である。
The impedance of the balancing network may be set to be equal to the impedance of the power source.
Another aspect of the present invention provides a differential output power amplifier that outputs a transmission signal as a differential signal, an antenna that transmits and receives data by wireless communication, and transmits the transmission signal via the antenna. Transmission / reception comprising: a duplexer according to any one of the above aspects that outputs a reception signal received via an antenna as a single-phase signal; and a single-phase input LNA that amplifies the single-phase signal output from the duplexer. Circuit.
前記差動出力パワーアンプと前記アンテナと前記デュプレクサと前記単相入力ＬＮＡとは、シリコン基板上に形成されていてよい。 The differential output power amplifier, the antenna, the duplexer, and the single-phase input LNA may be formed on a silicon substrate.
本発明の一態様によれば、差動出力パワーアンプなどから供給される送信信号が大信号であっても、デュプレクサの後段に接続される単相入力ＬＮＡなどの耐圧を確保することができ、また、線形性を確保することができる。 According to one aspect of the present invention, even when a transmission signal supplied from a differential output power amplifier or the like is a large signal, it is possible to ensure a withstand voltage such as a single-phase input LNA connected to the subsequent stage of the duplexer, Moreover, linearity can be ensured.
以下、本発明について図面を参照して説明する。
（第１実施形態）
まず、本発明の第１実施形態を説明する。
図１は、本発明におけるデュプレクサを用いた送受信回路の一例を示すブロック図である。
The present invention will be described below with reference to the drawings.
(First embodiment)
First, a first embodiment of the present invention will be described.
FIG. 1 is a block diagram showing an example of a transmission / reception circuit using a duplexer according to the present invention.
図１において、１は送信信号を出力する差動出力パワーアンプ、２は無線通信によりデータの送受信を行うアンテナ、３は単相出力ＬＮＡ、４はデュプレクサである。
デュプレクサ４は、インダクタＬ１〜Ｌ４を備えており、インダクタＬ１の一端は差動出力パワーアンプ１の一方の出力ポート１Ｐに接続される。インダクタＬ１の他端はインダクタＬ２の一端に接続され、インダクタＬ２の他端は差動出力パワーアンプ１の他方の出力ポート１Ｎに接続される。そしてインダクタＬ１とＬ２との接続部に，差動出力パワーアンプ１に電流供給を行うための電源４１が接続される。
In FIG. 1, 1 is a differential output power amplifier that outputs a transmission signal, 2 is an antenna that transmits and receives data by wireless communication, 3 is a single-phase output LNA, and 4 is a duplexer.
The duplexer 4 includes inductors L1 to L4, and one end of the inductor L1 is connected to one
一方、インダクタＬ３は、インダクタＬ１とトランス結合され、インダクタＬ３の一端はアンテナ２に接続される。インダクタＬ３の他端はインダクタＬ４の一端に接続され、インダクタＬ４の他端はバランシングネットワーク４２に接続される。インダクタＬ４は、インダクタＬ２とトランス結合される。
このバランシングネットワーク４２は、例えば容量素子と抵抗素子とが並列に接続されて形成されインピーダンスが設定できるようになっている。
On the other hand, the inductor L3 is transformer-coupled with the inductor L1, and one end of the inductor L3 is connected to the antenna 2. The other end of the inductor L3 is connected to one end of the inductor L4, and the other end of the inductor L4 is connected to the balancing network 42. Inductor L4 is transformer-coupled with inductor L2.
The balancing network 42 is formed, for example, by connecting a capacitive element and a resistive element in parallel so that impedance can be set.
そして、インダクタＬ３とＬ４との接続部が単相入力ＬＮＡ３の入力ポートに接続される。これらインダクタＬ１〜Ｌ４、電源４１、バランシングネットワーク４２を備えたデュプレクサ４は、シリコン基板上に形成されたオンチップデュプレクサを構成し集積化することができるようになっている。なお、本実施形態におけるデュプレクサはシリコン基板上に形成する場合に限るものではない。
And the connection part of the inductors L3 and L4 is connected to the input port of single phase input LNA3. The duplexer 4 including the inductors L1 to L4, the
図１において、単相入力ＬＮＡ３の入力ポートとデュプレクサ４との間に、ＤＣカット用のコンデンサを設けてもよい。
このような送受信回路において、アンテナ２を介してデータを送信する場合には、差動出力パワーアンプ１の出力ポート１Ｐおよび１Ｎから出力される送信信号は、図１（ａ）中に矢印で示すように、インダクタＬ１とインダクタＬ２とにそれぞれ供給される。このとき、電源４１は、差動出力パワーアンプ１に電流供給を行い、差動出力パワーアンプ１の出力コモンを決定する。
In FIG. 1, a DC cut capacitor may be provided between the input port of the single-phase input LNA 3 and the duplexer 4.
In such a transmission / reception circuit, when data is transmitted via the antenna 2, the transmission signals output from the
ここでバランシングネットワーク４２のインピーダンスを、アンテナ２と同じインピーダンスに調整すると、インダクタＬ１、Ｌ２はそれぞれ、インダクタＬ３、Ｌ４とトランス結合されているため、インダクタＬ３、Ｌ４には、逆向きの起電力が発生する。
これらインダクタＬ３、Ｌ４に発生した起電力はキャンセルされるため、送信信号は単相入力ＬＮＡ３の入力には現れない。
When the impedance of the balancing network 42 is adjusted to the same impedance as that of the antenna 2, the inductors L1 and L2 are transformer-coupled to the inductors L3 and L4, respectively. Occur.
Since the electromotive force generated in the inductors L3 and L4 is canceled, the transmission signal does not appear at the input of the single-phase input LNA3.
また、アンテナ２を介してデータを受信する場合には、図１（ｂ）中に矢印で示すように、アンテナ２で受信した受信信号は、アンテナ２からインダクタＬ３を介してＬ４に供給される。これらインダクタＬ３、Ｌ４には同相信号が供給されるため、受信信号は単相入力ＬＮＡ３の入力に現れる。
以上より、図１に示すデュプレクサ４では、差動出力パワーアンプ１から出力された送信信号は、単相入力ＬＮＡ３へのアイソレーションを確保することができるとともに、アンテナ２に入力された受信信号を、単相入力の単相入力ＬＮＡ３で受信することができる。
When data is received via the antenna 2, the received signal received by the antenna 2 is supplied from the antenna 2 to L4 via the inductor L3, as indicated by an arrow in FIG. . Since the in-phase signal is supplied to the inductors L3 and L4, the received signal appears at the input of the single-phase input LNA3.
As described above, in the duplexer 4 shown in FIG. 1, the transmission signal output from the differential output power amplifier 1 can secure the isolation to the single-phase input LNA 3, and the reception signal input to the antenna 2 The single-phase input LNA3 can be received.
そして、図１（ａ）に示すように、インダクタＬ１、Ｌ２側とインダクタＬ３、Ｌ４側との間に寄生容量が発生し、例えば、インダクタＬ１の一端とインダクタＬ２の一端との間、インダクタＬ１およびＬ２の接続部とインダクタＬ３およびＬ４の接続部との間、インダクタＬ２の他端とインダクタＬ４の他端との間にそれぞれ寄生容量Ｃｐ１、Ｃｐ２、Ｃｐ３が存在した場合でも、差動出力パワーアンプ１の出力コモンは一定であり、それに伴って単相入力ＬＮＡ３の入力も一定であるため、単相入力ＬＮＡ３の入力に送信信号は現れない。したがって、差動出力パワーアンプ１から出力された送信信号は、単相入力ＬＮＡ３へのアイソレーションを確保することができる。 As shown in FIG. 1A, a parasitic capacitance is generated between the inductors L1 and L2 and the inductors L3 and L4. For example, the inductor L1 is connected between one end of the inductor L1 and one end of the inductor L2. Differential output power even when parasitic capacitances Cp1, Cp2, and Cp3 exist between the connection portion of L2 and L2 and the connection portion of inductors L3 and L4, and between the other end of inductor L2 and the other end of inductor L4, respectively. Since the output common of the amplifier 1 is constant and the input of the single-phase input LNA3 is also constant along with this, the transmission signal does not appear at the input of the single-phase input LNA3. Therefore, the transmission signal output from the differential output power amplifier 1 can ensure isolation to the single-phase input LNA3.
その結果、差動出力パワーアンプ１からの送信信号が大信号であっても、単相入力ＬＮＡ３の耐圧を確保することができ、また、線形性を確保することができるため、線形性の要求も緩和される。
さらに、第１実施形態におけるデュプレクサを用いた送受信回路は、トランス結合されたインダクタＬ１、Ｌ３およびインダクタＬ２、Ｌ４の結合係数を変えて送信信号の出力レベルを調整することができる。
As a result, even if the transmission signal from the differential output power amplifier 1 is a large signal, the withstand voltage of the single-phase input LNA 3 can be ensured, and the linearity can be ensured. Is also eased.
Furthermore, the transmission / reception circuit using the duplexer in the first embodiment can adjust the output level of the transmission signal by changing the coupling coefficients of the transformer-coupled inductors L1 and L3 and the inductors L2 and L4.
（第２実施形態）
次に、本発明の第２実施形態を説明する。
図２は、第２実施形態におけるデュプレクサを用いた送受信回路の一例を示すブロック図である。なお、上記第１実施形態における送受信回路と同一部には同一符号を付与する。
図２において、１は送信信号を出力する差動出力パワーアンプ、２は無線通信によりデータの送受信を行うアンテナ、３は単相出力ＬＮＡ、４ａはデュプレクサである。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
FIG. 2 is a block diagram illustrating an example of a transmission / reception circuit using a duplexer in the second embodiment. In addition, the same code | symbol is provided to the same part as the transmission / reception circuit in the said 1st Embodiment.
In FIG. 2, 1 is a differential output power amplifier that outputs a transmission signal, 2 is an antenna that transmits and receives data by wireless communication, 3 is a single-phase output LNA, and 4a is a duplexer.
デュプレクサ４ａは、インダクタＬ３およびＬ４を備えている。インダクタＬ３の一端はアンテナ２に接続されるとともに、差動出力パワーアンプ１の一方の出力ポート１Ｐに接続される。インダクタＬ３の他端はインダクタＬ４の一端に接続され、インダクタＬ４の他端は差動出力パワーアンプ１の他方の出力ポート１Ｎに接続されるとともに、バランシングネットワーク４２を介して接地される。
The
このバランシングネットワーク４２は、例えば容量素子と抵抗素子とが並列に接続されて形成されインピーダンスが設定できるようになっている。
また、インダクタＬ３とＬ４との接続部に、電源４１がインダクタＬ５を介して接続される。電源４１は、差動出力パワーアンプ１に電流供給を行い、差動出力パワーアンプ１の出力コモンを決定する。
The balancing network 42 is formed, for example, by connecting a capacitive element and a resistive element in parallel so that impedance can be set.
In addition, a
そして、インダクタＬ３とＬ４との接続部が単相入力ＬＮＡ３の入力ポートに接続される。また、これらインダクタＬ３、Ｌ４、電源４１、バランシングネットワーク４２を備えたデュプレクサ４ａは、シリコン基板上に形成されたオンチップデュプレクサを構成し集積化することができるようになっている。なお、本実施形態におけるデュプレクサはシリコン基板上に形成する場合に限るものではない。
And the connection part of the inductors L3 and L4 is connected to the input port of single phase input LNA3. Further, the
図２において、単相入力ＬＮＡ３の入力ポートとデュプレクサ４ａとの間に、ＤＣカット用のコンデンサを設けてもよい。
このような送受信回路において、アンテナ２を介してデータを送信する場合には、差動出力パワーアンプ１の出力ポート１Ｐおよび１Ｎから出力される送信信号は、図２（ａ）中に矢印で示すように、インダクタＬ３とインダクタＬ４とに供給される。このとき、インダクタＬ５はチョークコイルとして働き、差動出力パワーアンプ１に供給される電源４１と単相入力ＬＮＡ３の入力とのアイソレーションを確保する。
In FIG. 2, a DC cut capacitor may be provided between the input port of the single-phase input LNA 3 and the
In such a transmission / reception circuit, when data is transmitted via the antenna 2, the transmission signals output from the
ここでバランシングネットワーク４２のインピーダンスを、アンテナ２と同じインピーダンスに調整すると、インダクタＬ３、Ｌ４には、逆向きの起電力が発生し、発生した起電力はキャンセルされるため、送信信号は単相入力ＬＮＡ３の入力には現れない。
また、アンテナ２を介してデータを受信する場合には、図２（ｂ）に示すように、アンテナ２で受信した受信信号は、アンテナ２からインダクタＬ３を介してＬ４に同相信号として供給される。このとき、チョークコイルとして働くインダクタＬ５により、電源４１とアイソレーションが確保されているため、アンテナ２からインダクタＬ３、Ｌ４に供給された受信信号は単相入力ＬＮＡ３の入力に現れる。
Here, when the impedance of the balancing network 42 is adjusted to the same impedance as that of the antenna 2, an electromotive force in the opposite direction is generated in the inductors L3 and L4, and the generated electromotive force is canceled. It does not appear at the input of LNA3.
When receiving data via the antenna 2, as shown in FIG. 2 (b), the received signal received by the antenna 2 is supplied as an in-phase signal from the antenna 2 to the L4 via the inductor L3. The At this time, since the
以上より、図２に示すデュプレクサでは、差動出力パワーアンプ１から出力された送信信号は、単相入力ＬＮＡ３へのアイソレーションを確保することができるとともに、アンテナ２に入力された受信信号を、単相入力のＬＮＡ３で受信することができる。
その結果、差動出力パワーアンプ１からの送信信号が大信号であっても、単相入力ＬＮＡ３の耐圧を確保することができ、また、線形性を確保することができるため、線形性の要求も緩和される。
From the above, in the duplexer shown in FIG. 2, the transmission signal output from the differential output power amplifier 1 can secure isolation to the single-phase input LNA 3 and the reception signal input to the antenna 2 can be It can be received by the LNA 3 with a single phase input.
As a result, even if the transmission signal from the differential output power amplifier 1 is a large signal, the withstand voltage of the single-phase input LNA 3 can be ensured, and the linearity can be ensured. Is also eased.
また、第２実施形態におけるデュプレクサを用いた送受信回路は、トランス結合されたインダクタがないので省面積とすることができる。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
Further, the transmission / reception circuit using the duplexer in the second embodiment can save an area because there is no transformer-coupled inductor.
It should be noted that the scope of the present invention is not limited to the illustrated and described exemplary embodiments, but includes all embodiments that provide the same effects as those intended by the present invention. Further, the scope of the invention can be defined by any desired combination of particular features among all the disclosed features.
１ 差動出力パワーアンプ
２ アンテナ
３ 単相入力ＬＮＡ
４、４ａ デュプレクサ
４１ 電源
４２ バランシングネットワーク
Ｌ１〜Ｌ４ インダクタ
Ｌ５ インダクタ
1 differential output power amplifier 2 antenna 3 single-phase input LNA
4,
Claims (5)
一端が前記差動出力パワーアンプの他方の出力端と接続され、且つ他端が前記第１インダクタの他端に接続された第２インダクタと、
データ送受信用のアンテナに一端が接続され且つ前記第１インダクタとトランス結合された第３インダクタと、
一端が前記第３インダクタの他端に接続され且つ前記第２インダクタとトランス結合された第４インダクタと、
当該第４インダクタの他端に接続されるインピーダンス調整可能なバランシングネットワークと、
前記第１インダクタおよび前記第２インダクタの接続部に接続され、前記差動出力パワーアンプへの電流供給を行う電源と、
を備え、
前記第３インダクタおよび第４インダクタの接続部から前記アンテナの受信信号に応じた単相信号が出力されることを特徴とするデュプレクサ。 A first inductor connected to one output terminal of a differential output power amplifier that outputs a transmission signal as a differential signal;
A second inductor having one end connected to the other output end of the differential output power amplifier and the other end connected to the other end of the first inductor;
A third inductor having one end connected to an antenna for data transmission and reception and transformer-coupled to the first inductor;
A fourth inductor having one end connected to the other end of the third inductor and transformer-coupled to the second inductor;
An impedance adjustable balancing network connected to the other end of the fourth inductor;
A power source connected to a connection portion of the first inductor and the second inductor and supplying a current to the differential output power amplifier;
With
A duplexer characterized in that a single-phase signal corresponding to a reception signal of the antenna is output from a connection portion of the third inductor and the fourth inductor.
一端が前記差動出力パワーアンプの他方の出力端と接続され、且つ他端が前記第５インダクタの他端に接続された第６インダクタと、
当該第６インダクタの前記一端に接続されるインピーダンス調整可能なバランシングネットワークと、
前記第５インダクタと前記第６インダクタとの接続部に第７インダクタを介して接続され、前記差動出力パワーアンプへの電流供給を行う電源と、
を備え、
前記第５インダクタの前記一端はデータ送受信用のアンテナに接続され、前記第５インダクタと前記第６インダクタとの接続部から前記アンテナの受信信号に応じた単相信号が出力されることを特徴とするデュプレクサ。 A fifth inductor having one end connected to one output end of a differential output power amplifier that outputs a transmission signal as a differential signal;
A sixth inductor having one end connected to the other output end of the differential output power amplifier and the other end connected to the other end of the fifth inductor;
An impedance adjustable balancing network connected to the one end of the sixth inductor;
A power source connected to a connection portion between the fifth inductor and the sixth inductor via a seventh inductor and supplying a current to the differential output power amplifier;
With
The one end of the fifth inductor is connected to an antenna for data transmission / reception, and a single-phase signal corresponding to a reception signal of the antenna is output from a connection portion between the fifth inductor and the sixth inductor. Duplexer to do.
無線通信によりデータの送受信を行うアンテナと、
前記送信信号を、前記アンテナを介して送信するとともに、前記アンテナを介して受信した受信信号を単相信号として出力する請求項１から請求項３のいずれか１項に記載のデュプレクサと、
当該デュプレクサから出力される単相信号を増幅する単相入力ＬＮＡと、を備えることを特徴とする送受信回路。 A differential output power amplifier that outputs a transmission signal as a differential signal; and
An antenna for transmitting and receiving data by wireless communication;
The duplexer according to any one of claims 1 to 3, wherein the transmission signal is transmitted via the antenna and the reception signal received via the antenna is output as a single-phase signal.
A transmission / reception circuit comprising: a single-phase input LNA that amplifies a single-phase signal output from the duplexer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013099630A JP6189626B2 (en) | 2013-05-09 | 2013-05-09 | Duplexer and transceiver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013099630A JP6189626B2 (en) | 2013-05-09 | 2013-05-09 | Duplexer and transceiver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014220712A JP2014220712A (en) | 2014-11-20 |
| JP6189626B2 true JP6189626B2 (en) | 2017-08-30 |
Family
ID=51938781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013099630A Active JP6189626B2 (en) | 2013-05-09 | 2013-05-09 | Duplexer and transceiver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6189626B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113179087A (en) * | 2021-03-30 | 2021-07-27 | 山东英信计算机技术有限公司 | Low-noise amplifier and differential amplification assembly |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088462B2 (en) * | 1987-02-27 | 1996-01-29 | 株式会社東芝 | Variable group delay time equalizer |
| KR101031692B1 (en) * | 2002-12-18 | 2011-04-29 | 파나소닉 주식회사 | Radio communication apparatus, radio communication method, antenna apparatus and first duplexer |
| JP2007158987A (en) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Radio communication device |
-
2013
- 2013-05-09 JP JP2013099630A patent/JP6189626B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014220712A (en) | 2014-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5015770B2 (en) | Improvements in or related to the circuit | |
| JP6163350B2 (en) | Transmission circuit and signal transmission / reception circuit | |
| US9923593B2 (en) | Transmitter receiver leakage reduction in a full duplex system without the use of a duplexer | |
| TW200836496A (en) | Method and apparatus for receiving radio frequency signals | |
| JP6567531B2 (en) | Broadband bias circuit and method | |
| RU2008128884A (en) | MIXER SCHEME AND METHOD | |
| US8116700B2 (en) | Reducing common mode effects in an output stage | |
| EP3016337B1 (en) | Communication between capacitively isolated devices | |
| US9281888B1 (en) | Quadrature signal generator, beamforming arrangement, communication device and base station | |
| JP6452838B2 (en) | Vector composition type phase shifter and wireless communication device | |
| JP4836030B2 (en) | LC oscillator circuit | |
| US8779826B1 (en) | Power splitter and combiner | |
| US20150022257A1 (en) | Switching device and module | |
| JP6189626B2 (en) | Duplexer and transceiver circuit | |
| WO2014132577A1 (en) | Amplifier | |
| JP5743983B2 (en) | Transmission / reception switching circuit, radio apparatus, and transmission / reception switching method | |
| JP6146074B2 (en) | Impedance adjustment in amplifiers | |
| JP2009278526A (en) | Semiconductor integrated circuit device | |
| JP6845680B2 (en) | Analog switch circuit | |
| JP2011097320A (en) | Transmitter, and detection circuit sharing method therein | |
| JP5807762B2 (en) | High frequency module and portable terminal using the same | |
| JP4373108B2 (en) | Group delay time adjusting device and control circuit | |
| EP2826154A1 (en) | Improved local oscillator (lo) driver circuit for a mixer | |
| JP2007189290A (en) | Standard wave receiving circuit | |
| CN116722886A (en) | Apparatus and method for communication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170803 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6189626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |