JP6184469B2 - Photoelectric conversion device and imaging system - Google Patents
Photoelectric conversion device and imaging system Download PDFInfo
- Publication number
- JP6184469B2 JP6184469B2 JP2015254739A JP2015254739A JP6184469B2 JP 6184469 B2 JP6184469 B2 JP 6184469B2 JP 2015254739 A JP2015254739 A JP 2015254739A JP 2015254739 A JP2015254739 A JP 2015254739A JP 6184469 B2 JP6184469 B2 JP 6184469B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- change rate
- reference signal
- pixel
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、光電変換装置および撮像システムに関し、特にＡＤ変換器を備えるものに関する。 The present invention relates to a photoelectric conversion device and an imaging system, and particularly relates to an apparatus including an AD converter.
ＡＤ変換器を備えた撮像装置が知られている。その中で、特許文献１には、１個の画素からの画像信号を複数の比較器を用いて、時間に対する変化が異なる参照信号と比較することで、デジタル信号を得る固体撮像装置が記載されている。これにより、必要な範囲で高ビット精度の出力を得られるとしている。
An imaging device including an AD converter is known. Among them,
しかしながら、特許文献１に記載された技術では、アナログ信号に対して得られるデジタル信号との間の線形性についての検討が十分為されていなかった。特許文献１では、２つの比較器に与えられる参照信号ＲＡＭＰ１とＲＡＭＰ２は、傾き（すなわち、時間に対する変化率）の違いが２の指数倍となるように設定しているが、例えば参照信号を生成するＤＡＣの特性ばらつきによって、正確に２の指数倍にならないおそれがある。
However, the technique described in
本発明は、上述の問題を解決し、アナログ信号とデジタル信号との間のリニアリティを向上させることを目的とする。 An object of the present invention is to solve the above-described problems and improve the linearity between an analog signal and a digital signal.
本発明に係る光電変換装置は、光に基づく画素信号を出力する画素と、ＡＤ変換部と、補正部とを有し、前記ＡＤ変換部は、対応する前記画素の出力する前記画素信号に基づく信号と、閾値との比較を行うことによって第１の比較結果信号を生成し、前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも大きいことを示す場合には、前記ＡＤ変換部は、前記画素信号に基づく信号と、時間に対して第１の変化率で第１の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換し、前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも小さいことを示す場合には、前記ＡＤ変換部は、前記画素信号に基づく信号と、時間に対して前記第１の変化率よりも小さい第２の変化率で、前記第１の電位よりも振幅が小さい第２の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換し、前記閾値が、前記第２の電位よりも振幅が小さく、前記補正部は、前記第１の変化率と前記第２の変化率との比を検出して、前記画素信号に基づくデジタル信号を補正することを特徴とする。 The photoelectric conversion device according to the present invention includes a pixel that outputs a pixel signal based on light, an AD conversion unit, and a correction unit, and the AD conversion unit is based on the pixel signal output by the corresponding pixel. A first comparison result signal is generated by comparing the signal with a threshold value, and the first comparison result signal indicates that a signal based on the pixel signal is greater than the threshold value, The AD conversion unit compares the signal based on the pixel signal with a reference signal whose potential changes to the first potential at a first rate of change with respect to time, thereby converting the signal based on the pixel signal into a digital signal When the first comparison result signal indicates that the signal based on the pixel signal is smaller than the threshold value, the AD conversion unit may calculate the signal based on the pixel signal and time. The first rate of change A signal based on the pixel signal is converted into a digital signal by comparing a reference signal whose potential changes to a second potential having a smaller second change rate and an amplitude smaller than the first potential, the threshold value, the second amplitude than potential rather small, the correction unit, the first by detecting the ratio of the change rate and the second rate of change, a digital signal based on the pixel signal It is characterized by correcting .
本発明によれば、アナログ信号とデジタル信号との間のリニアリティを向上させることができる。 According to the present invention, linearity between an analog signal and a digital signal can be improved.
（実施例１）
図１は、本発明の実施例に係る撮像素子１００の概略構成図である。１００は光電変換装置としての撮像素子であり、受光した被写体像を光電変換し、その電気信号をデジタル信号として出力する。撮像素子１００は、画素部１０、垂直走査回路１５、増幅部２０、ランプ信号発生回路（参照信号発生回路）２５、比較部３０、カウンタ部４０、メモリ部５０、出力回路６０、水平走査回路６５、タイミング発生回路（ＴＧ）７０を有する。タイミング発生回路ＴＧは、制御部としての機能を有する。ＡＤ変換部は、比較部３０とカウンタ部４０とを含んで構成される。画素部１０は、２次元行列状に配置された複数の画素１０−１を有する。画素１０−１は、光電変換により画素信号を生成する。垂直走査回路１５は、駆動パルスＸ−１，Ｘ−２，・・・を画素部１０に出力する。増幅部２０は、画素部１０からの画素信号を増幅する。ランプ信号発生回路２５は、画素信号との比較信号として、時間に対して変化するランプ信号（参照信号）を生成する。比較部３０は、増幅部２０により増幅された画素信号とランプ信号とを比較する。カウンタ部４０は、比較部３０が比較結果を出力するまでカウントする。メモリ部（補正部）５０は、カウンタ部４０のカウントデータを保持し、保持データのビットシフト及び演算を行う。水平走査回路６５は、水平走査により、メモリ部５０からのデータを出力回路６０へ転送する。タイミング発生回路７０は、上記回路ブロックをそれぞれタイミング制御する。
Example 1
FIG. 1 is a schematic configuration diagram of an
画素部１０は複数の画素１０−１がエリア上に配置されているが、図１では簡略して４画素のみを図示している。各画素１０−１の行は垂直走査回路１５からの駆動パルスＸ−１，Ｘ−２により順次駆動される。各画素１０−１のリセット状態における画素１０−１に基づく基準信号（リセット信号）と各画素１０−１の非リセット状態における画素１０−１に基づく有効信号（光電変換信号）は、垂直出力線Ｖ−１〜Ｖ−ｎを経て増幅部２０へ導かれる。増幅部２０からメモリ部５０までは垂直出力線Ｖ−１〜Ｖ−ｎ毎に各回路が設けられている。増幅部２０の各増幅回路２０−１は画素１０−１からの信号を単に増幅する機能のみであっても良いし、有効信号から基準信号の差分処理を行うことによりノイズを低減するＣＤＳ処理機能を有しても良い。増幅部２０で増幅することにより、比較部３０で発生するノイズの影響を小さくすることができる。増幅器部２０にＣＤＳ処理機能を設けない場合は比較部３０の入力部でＣＤＳ処理を行うことができる。
In the pixel portion 10, a plurality of pixels 10-1 are arranged on the area, but only four pixels are illustrated in FIG. 1 for simplicity. The row of each pixel 10-1 is sequentially driven by drive pulses X- 1 and X- 2 from the
比較部３０は、増幅部２０からの画素列に対応した比較回路３０−１と、複数のランプ信号からの一つを選択する選択回路３０−２とを有する。比較部３０は、増幅回路２０−１からの基準信号と時間に対する変化率が小さいランプ信号とを比較した後、有効信号のレベルが比較レベルである比較電圧より大きいか、小さいかを判定し、その結果に応じて有効信号と比較するランプ信号を選択し、比較を行う。上記の比較電圧は、有効信号のＳＮ比を考慮して設定される。カウンタ部４０は、１つの画素に対して２回の変換動作を行う。１回目では、比較部３０は基準信号と時間に対する変化率が小さいランプ信号とを比較し、カウンタ部４０はランプ信号の立ち上がりから比較部３０の出力信号が反転するまでダウンカウントする。基準信号とは、例えば増幅部２０の入力をリセットした時に出力される信号や、増幅部２０がない構成であれば画素１０−１の出力をリセットした時に出力される信号である。２回目では、有効信号のレベルが大きい場合は、比較部３０は、有効信号と時間に対する変化率が大きいランプ信号とを比較し、カウンタ部４０は、ランプ信号の時間に対する変化率が小と大の分解能比を補正してアップカウントを行う。その結果としての多ビット数のＡＤ変換データは、メモリ部５０のメモリ回路５０−１に保持される。有効信号とは、光電変換によって得られる画素１０−１からの信号を増幅部２０で増幅したものや、増幅部２０がない場合には画素１０−１からの信号である。有効信号のレベルが小さい場合は、基準信号のダウンカウント結果に引き続き、比較部３０は有効信号と時間に対する変化率が小さいランプ信号とを比較し、カウンタ部４０はアップカウントを行う。その結果は、ＡＤ変換データとして、メモリ部５０のメモリ回路５０−１に保持される。メモリ回路５０−１に保持されたＡＤ変換データは、水平走査回路６５からの走査パルスにより出力回路６０へ転送される。メモリ回路５０−１は、フラグ信号を保持するフラグメモリを有しても良い。また、出力回路６０は、メモリ回路から転送された信号に補正処理を施す機能を有しても良い。
The
以上述べたように、撮像素子１００は、有効信号のレベルによらず、基準信号と時間に対する変化率が小さいランプ信号と比較するので、高分解能の基準信号のＡＤ変換データを取得できる。有効信号のＡＤ変換データから基準信号のＡＤ変換データを補正処理するので、結果的に高精度、多ビット数のＡＤ変換データが得られる。また、１個の比較回路３０−１が、有効信号のレベルに応じて、ランプ信号と比較するので、少ないビット数のＡＤ変換処理を行い、高速化出来る。
As described above, the
図２（Ａ）は、本実施例の撮像素子１００の駆動方法を示すタイミング図である。
FIG. 2A is a timing diagram illustrating a driving method of the
図２（Ａ）において、期間Ｔａｄは、比較回路に入力されるアナログ信号Ｖａの基準信号及び有効信号のＡＤ変換期間である。期間Ｔｄａｔａは、ＡＤ変換データを転送する転送期間である。期間Ｔａｄの中で、期間Ｔｄが画素からの基準信号のＡＤ変換期間で、そのための比較信号が基準信号用ランプ信号（基準信号用参照信号）ＶＲである。期間Ｔｊが有効信号の信号レベル判定期間であり、そのための比較信号が比較電圧ＶＲＥＦである。また、期間Ｔｕが有効信号のＡＤ変換期間で、そのための比較信号が有効信号用ランプ信号（有効信号用参照信号）ＶＨ又はＶＬである。増幅回路２０−１の出力信号Ｖａは、主に図示のような基準信号と有効信号とを取り、比較回路３０−１の入力端子へ導かれる。比較回路３０−１のもう一方の入力端子には信号Ｖａの比較信号であるランプ信号ＶＲＡＭＰが入力される。ここで、基準信号とは、比較部３０よりも前にＣＤＳ回路を備える場合には、例えば増幅回路の入力をリセットしたことによって出力される信号である。一方、ＣＤＳ回路を持たない場合には、フローティングディフュージョン部をリセットしたことに対応して垂直信号線に出力される信号に相当する。同様に、有効信号とは、例えば比較部３０よりも前にＣＤＳ回路を備える場合には、ノイズが低減された後の信号である。一方、ＣＤＳ回路を持たない場合には、フォトダイオードで発生した電荷をフローティングディフュージョン部に転送したことによって垂直信号線に出力される信号に相当するランプ信号発生回路２５は、タイミング発生回路７０の制御信号ＣＮＴ２に制御されて、ランプ信号ＶＨ／比較電圧ＶＲＥＦとランプ信号ＶＬ／ランプ信号ＶＲを生成する。ランプ信号ＶＨは傾きが大きい上位ビット用のランプ信号であり、ランプ信号ＶＬは傾きが小さい下位ビット用のランプ信号である。また、比較電圧ＶＲＥＦは有効信号のレベルを判定するための比較基準信号であり、基準信号用ランプ信号ＶＲは基準信号と比較するランプ信号である。これら４種のランプ信号は、タイミング発生回路７０の制御信号ＣＮＴ１により制御される選択回路３０−２により選択され、比較回路３０−１へ入力される。また、タイミング発生回路７０は、制御信号ＣＮＴ２によりランプ信号発生回路２５を制御する。
In FIG. 2A, a period Tad is an AD conversion period of the reference signal and valid signal of the analog signal Va input to the comparison circuit. The period Tdata is a transfer period for transferring AD conversion data. In the period Tad, the period Td is an AD conversion period of the reference signal from the pixel, and a comparison signal for that is a reference signal ramp signal (reference signal reference signal) VR. The period Tj is a signal level determination period of the valid signal, and the comparison signal for this is the comparison voltage VREF. Further, the period Tu is an AD conversion period of the effective signal, and the comparison signal therefor is the effective signal ramp signal (effective signal reference signal) VH or VL. The output signal Va of the amplifier circuit 20-1 mainly takes a reference signal and a valid signal as shown in the figure, and is led to the input terminal of the comparison circuit 30-1. A ramp signal VRAMP, which is a comparison signal of the signal Va, is input to the other input terminal of the comparison circuit 30-1. Here, the reference signal is a signal output when the input of the amplifier circuit is reset, for example, when the CDS circuit is provided before the
次に、比較電圧ＶＲＥＦについて説明する。比較電圧ＶＲＥＦは、別の電源回路から発生させても良いし、ランプ発生回路２５で発生させても良い。ランプ発生回路２５は、ランプ信号ＶＨの形成と同様に、発生途中（例えば６０ｍｖ程度）で充電電流を停止することにより、比較電圧ＶＲＥＦを生成することができる。比較電圧ＶＲＥＦは、ランプ信号ＶＨに対して１／１６の期間で発生させることが出来る。この期間をさらに短縮するには充電電流を大きくすれば良い。また、比較電圧ＶＲＥＦは、ランプ信号ＶＬの最終到達電圧ＶＬ（Ｈ）である６７ｍｖより低くする必要がある。このように低くすることで、有効信号は必ずランプ信号ＶＨ又はＶＬのどちらかで比較処理を行うことが出来る。
Next, the comparison voltage VREF will be described. The comparison voltage VREF may be generated from another power supply circuit or may be generated by the
比較回路３０−１は、基準信号のＡＤ変換期間Ｔｄで基準信号と基準信号用ランプ信号ＶＲとを比較し、基準信号用ランプ信号ＶＲが変化を開始してから基準信号との大小関係が逆転するまでの期間がＴｒであるとする。カウンタ回路４０−１は、その期間Ｔｒにダウンカウントし、メモリ回路５０−１はそのダウンカウント値（第１のカウント値）を基準信号デジタルデータとして保持する。基準信号用ランプ信号ＶＲは、ランプ信号ＶＬと同じ傾きである。同じ傾きにすることで、高分解能な基準信号デジタルデータを得ることが出来る。次に、信号振幅判定期間Ｔｊでは、比較回路３０−１は、有効信号と比較電圧ＶＲＥＦとを比較する。図示の例では、信号振幅判定期間Ｔｊに、比較回路３０−１は、有効信号が比較電圧ＶＲＥＦより大きいことを表すハイレベルの選択信号ＳＥＬを選択回路３０−２に出力する。その結果、有効信号ＡＤ変換期間Ｔｕでは、選択回路３０−２は、傾きが大きいランプ信号ＶＨを選択し、比較回路３０−１へ出力する。比較回路３０−１は、有効信号とランプ信号ＶＨとを比較し、両者の大小関係が逆転するまでの期間をＴｓとする。カウンタ回路４０−１は、その期間Ｔｓにおいて、上記の基準信号のダウンカウントに続きアップカウントを行う。メモリ回路５０−１は、そのアップカウント値（第２のカウント値）を有効信号デジタルデータとして保持する。もし、信号レベル判定期間Ｔｊに比較回路３０−１の出力が逆転しなければ、選択信号ＳＥＬはローレベルのままであり、有効信号のレベルは比較電圧ＶＲＥＦよりも小さいということで、選択回路３０−２は傾きが小さいランプ信号ＶＬを選択する。その場合、比較回路３０−１は、有効信号とランプ信号ＶＬとを比較する。選択回路３０−２は、増幅部２０により増幅された有効信号のレベルに応じて異なる傾きのランプ信号ＶＨ又はＶＬを選択する。すなわち、選択回路３０−２は、画素に基づく有効信号のレベルに応じて、ランプ信号の時間に対する変化率を設定する。比較回路３０−１は、選択回路３０−２により選択されたランプ信号と増幅部２０により増幅された有効信号とを比較する。カウンタ回路４０−１は、ランプ信号の変化の開始から、比較回路３０−１が、有効信号とランプ信号との大小関係が逆転したことを示す信号を出力するまでアップカウントする。
The comparison circuit 30-1 compares the reference signal with the reference signal ramp signal VR in the AD conversion period Td of the reference signal, and the magnitude relationship with the reference signal is reversed after the reference signal ramp signal VR starts to change. It is assumed that the period until this is Tr. The counter circuit 40-1 counts down during the period Tr, and the memory circuit 50-1 holds the downcount value (first count value) as reference signal digital data. The reference signal ramp signal VR has the same slope as the ramp signal VL. By using the same inclination, high-resolution reference signal digital data can be obtained. Next, in the signal amplitude determination period Tj, the comparison circuit 30-1 compares the valid signal with the comparison voltage VREF. In the illustrated example, during the signal amplitude determination period Tj, the comparison circuit 30-1 outputs a high level selection signal SEL indicating that the valid signal is greater than the comparison voltage VREF to the selection circuit 30-2. As a result, in the valid signal AD conversion period Tu, the selection circuit 30-2 selects the ramp signal VH having a large slope and outputs it to the comparison circuit 30-1. The comparison circuit 30-1 compares the valid signal and the ramp signal VH, and sets Ts as the period until the magnitude relationship between the two is reversed. The counter circuit 40-1 performs up-counting during the period Ts following the down-counting of the reference signal. The memory circuit 50-1 holds the up-count value (second count value) as valid signal digital data. If the output of the comparison circuit 30-1 does not reverse during the signal level determination period Tj, the selection signal SEL remains at a low level, and the level of the valid signal is smaller than the comparison voltage VREF. -2 selects the ramp signal VL having a small inclination. In that case, the comparison circuit 30-1 compares the valid signal with the ramp signal VL. The selection circuit 30-2 selects the ramp signal VH or VL having a different slope according to the level of the effective signal amplified by the
図２（Ａ）において、基準信号用ランプ信号ＶＲとランプ信号ＶＬは、先に述べたように同じ傾きである。基準信号用ランプ信号ＶＲは基準信号と比較されるが、基準信号は有効信号の基準信号でもあるので、高精度が必要であり、下位ビットを生成するランプ信号ＶＬと同じ傾きであるので、同一のランプ発生回路２５を利用できるメリットがある。カウンタ回路４０−１のダウンカウントモードとアップカウントモード機能は、図３（Ａ）〜（Ｃ）を参照しながら後述する。
In FIG. 2A, the reference signal ramp signal VR and the ramp signal VL have the same slope as described above. The reference signal ramp signal VR is compared with the reference signal. However, since the reference signal is also a valid signal reference signal, high accuracy is required, and the slope is the same as that of the ramp signal VL that generates the lower bits. There is an advantage that the
増幅回路２０−１のゲインは、撮影環境に応じて設定しうる。例えば、感度設定が１６倍の場合は、信号レベル６２．５ｍＶを１Ｖに増幅して比較回路３０−１に入力することになる。この時、ＡＤ変換に必要なＳＮ比は、大振幅信号をランプ信号ＶＨと比較する１０ビットＡＤ変換の分解能で十分である。従って、感度設定が１６倍以上であれば、選択回路３０−２は、タイミング発生回路７０からの制御信号ＣＯＮＴ１によりランプ信号ＶＨを選択し、比較回路３０−１に出力するように制御しても良い。画素部１０のＳＮ比は画素部１０の開口面積の影響が大きいので、開口面積によってランプ信号ＶＨとランプ信号ＶＬの傾き比や、上記のランプ信号ＶＨを選択するための感度設定が変わってくる。
The gain of the amplifier circuit 20-1 can be set according to the shooting environment. For example, when the sensitivity setting is 16 times, the signal level 62.5 mV is amplified to 1 V and input to the comparison circuit 30-1. At this time, the resolution of 10-bit AD conversion for comparing the large amplitude signal with the ramp signal VH is sufficient for the SN ratio necessary for AD conversion. Therefore, if the sensitivity setting is 16 times or more, the selection circuit 30-2 selects the ramp signal VH by the control signal CONT1 from the
次に、ランプ信号ＶＲの振幅や比較電圧ＶＲＥＦの値をどのように決定するのかの一例を説明する。図２（Ｂ）は、図２（Ａ）に示した期間Ｔａｄにおけるランプ信号ＶＲＡＭＰと増幅回路２０−１の出力Ｖａとを重ねた図である。ランプＶＨの取り得る最大値、すなわち振幅を１０００ｍＶとする。この場合には、信号レベルが１０００ｍＶ以下のアナログ信号をデジタル値に変換することができる。 Next, an example of how to determine the amplitude of the ramp signal VR and the value of the comparison voltage VREF will be described. FIG. 2B is a diagram in which the ramp signal VRAMP and the output Va of the amplifier circuit 20-1 in the period Tad shown in FIG. The maximum value that the lamp VH can take, that is, the amplitude is set to 1000 mV. In this case, an analog signal having a signal level of 1000 mV or less can be converted into a digital value.
ランプ信号ＶＲの振幅は、比較器に入力される基準信号の最大振幅よりも大きな値に設定する必要がある。ここでは、ランプ信号ＶＲの振幅を５０ｍＶとしている。 The amplitude of the ramp signal VR needs to be set to a value larger than the maximum amplitude of the reference signal input to the comparator. Here, the amplitude of the ramp signal VR is 50 mV.
ランプ信号ＶＨはランプ信号ＶＬに対して１６倍の傾きであるとすると、ランプ信号ＶＬは、期間Ｔｕ−Ｈが終了する時刻において６２．５ｍＶとなる。したがって、信号レベルが６２．５ｍＶ未満のアナログ信号はランプ信号ＶＬにより変換するために、比較電圧ＶＲＥＦは理想的には６２．５ｍＶに設定しうる。しかし、現実には、比較回路がオフセット性の特性誤差（ばらつき）を持つため、比較電圧ＶＲＥＦを６２．５ｍＶに設定すると不都合が生じる恐れがある。たとえば、比較回路が５０ｍＶのオフセットを持つとすると、有効信号のレベルが１２．５ｍＶより大きい場合には、ランプ信号ＶＨを用いてＡＤ変換することになる。つまり、６２．５ｍＶ未満の有効信号はランプ信号ＶＬで変換するべきであるにも関わらず、重畳された比較回路のオフセットのために、ランプ信号ＶＨを用いてＡＤ変換することになり、所望の精度が得られなくなる。
Assuming that the ramp signal VH has a
そこで、ランプ信号ＶＬで変換すべき最大信号振幅６２．５ｍＶに比較回路のオフセット５０ｍＶを加えた１１２．５ｍＶを下回る信号が有効信号として比較回路に入力された場合には、ランプ信号ＶＬを用いてＡＤ変換するために、比較電圧ＶＲＥＦを１１２．５ｍＶ以下に設定する。図では、参照信号発生回路もばらつきを持つことを考慮して、比較電圧ＶＲＥＦを１１０ｍＶとした場合を示している。 Therefore, when a signal lower than 112.5 mV obtained by adding the offset of 50 mV of the comparison circuit to the maximum signal amplitude of 62.5 mV to be converted by the ramp signal VL is input to the comparison circuit as an effective signal, the ramp signal VL is used. In order to perform AD conversion, the comparison voltage VREF is set to 112.5 mV or less. The figure shows a case where the comparison voltage VREF is set to 110 mV in consideration of variations in the reference signal generation circuit.
ランプ信号ＶＬの振幅は、比較電圧ＶＲＥＦ以下のアナログ信号をＡＤ変換できるように、比較電圧ＶＲＥＦよりも大きい値に設定する。ここでは、比較電圧ＶＲＥＦが１１０ｍＶであるのに対して、ランプ信号ＶＬの振幅を１１５ｍＶとした場合を図示している。１１５ｍＶは、ランプ信号ＶＨの振幅１０００ｍＶの１／１６よりも大きいため、ランプＶＬを用いた場合のＡＤ変換期間Ｔｕ−Ｌは、ランプ信号ＶＨを用いた場合のＡＤ変換期間Ｔｕ−Ｈよりも長くなる。このように、ＡＤ変換期間Ｔｕ−ＬをＡＤ変換期間Ｔｕ−Ｈよりも長く設定することで、比較器がオフセットを持っていたとしても、ランプ信号ＶＬを用いたＡＤ変換を正確に実行することができる。
The amplitude of the ramp signal VL is set to a value larger than the comparison voltage VREF so that an analog signal equal to or lower than the comparison voltage VREF can be AD converted. Here, the comparison voltage VREF is 110 mV, whereas the amplitude of the ramp signal VL is 115 mV. Since 115 mV is larger than 1/16 of the
図３（Ａ）〜（Ｃ）は、カウンタ回路（補正部）４０−１の構成例を示す図である。カウンタ回路４０−１は、基準信号と基準信号用ランプ信号ＶＲとの比較、有効信号と有効信号用ランプ信号ＶＨ又はＶＬとの比較における比較回路３０−１の出力が逆転するまでをカウントする。比較回路３０−１が基準信号の比較を行うときにはカウンタ回路４０−１はダウンカウントする。これに対し、比較回路３０−１が有効信号の比較を行うときにはカウンタ回路４０−１はアップカウントする。そして、メモリ部（補正部）５０は、分解能比を補正するためのカウントデータのビットシフトを行う。 3A to 3C are diagrams illustrating a configuration example of the counter circuit (correction unit) 40-1. The counter circuit 40-1 counts until the output of the comparison circuit 30-1 in the comparison between the reference signal and the reference signal ramp signal VR and the comparison between the valid signal and the valid signal ramp signal VH or VL is reversed. When the comparison circuit 30-1 compares the reference signals, the counter circuit 40-1 counts down. On the other hand, when the comparison circuit 30-1 compares valid signals, the counter circuit 40-1 counts up. Then, the memory unit (correction unit) 50 performs bit shift of count data for correcting the resolution ratio.
図３（Ａ）は、カウンタ回路４０−１の構成例を示す図である。図３（Ｂ）及び（Ｃ）は、メモリ部（補正部）５０の処理を説明するための図である。図３（Ｂ）は、基準信号と基準信号用ランプ信号ＶＲとを比較した後、有効信号が比較電圧ＶＲＥＦより大きい場合であり、有効信号とランプ信号ＶＨとを比較した時のカウントデータを示す図である。図３（Ｃ）は、基準信号と基準信号用ランプ信号ＶＲとを比較した後、有効信号が比較電圧ＶＲＥＦより小さい場合であり、有効信号とランプ信号ＶＬとを比較した時のカウントデータを示す図である。 FIG. 3A is a diagram illustrating a configuration example of the counter circuit 40-1. FIGS. 3B and 3C are diagrams for explaining processing of the memory unit (correction unit) 50. FIG. 3B shows the count data when the effective signal is larger than the comparison voltage VREF after comparing the reference signal and the reference signal ramp signal VR, and the effective signal is compared with the ramp signal VH. FIG. FIG. 3C shows count data when the valid signal is smaller than the comparison voltage VREF after comparing the reference signal and the reference signal ramp signal VR, and the valid signal is compared with the ramp signal VL. FIG.
カウンタ回路４０−１は、インバータ６０１、４ビットアップ／ダウンカウンタ６０２、１０ビットアップ／ダウンカウンタ６０３及びスイッチＳＷ１，ＳＷ２を有する。カウントクロック信号ＣＬＫは、スイッチＳＷ１及びＳＷ２に入力される。インバータ６０１は、選択信号ＳＥＬの論理反転信号を出力する。スイッチＳＷ１は、インバータ６０１の出力信号により制御される。スイッチＳＷ２は、選択信号ＳＥＬにより制御される。カウンタクロック信号ＣＬＫは、選択信号ＳＥＬに応じて、４ビットアップ／ダウンカウンタ６０２又は１０ビットアップ／ダウンカウンタ６０３のクロック端子のいずれかに入力される。 The counter circuit 40-1 includes an inverter 601, a 4-bit up / down counter 602, a 10-bit up / down counter 603, and switches SW1 and SW2. The count clock signal CLK is input to the switches SW1 and SW2. The inverter 601 outputs a logical inversion signal of the selection signal SEL. The switch SW1 is controlled by the output signal of the inverter 601. The switch SW2 is controlled by a selection signal SEL. The counter clock signal CLK is input to either the 4-bit up / down counter 602 or the 10-bit up / down counter 603 according to the selection signal SEL.
図３（Ｂ）を参照しながら、有効信号が比較電圧ＶＲＥＦより大きい場合であり、選択信号ＳＥＬがハイレベルになり、比較回路３０−１は有効信号とランプ信号ＶＨとを比較する場合を説明する。期間Ｔｒでは、選択信号ＳＥＬがローレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力される。スイッチＳＷ２により、４ビットアップ／ダウンカウンタ６０２の桁上げ出力（キャリーアウト）ｃｏは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。４ビットアップ／ダウンカウンタ６０２は、カウンタクロック信号ＣＬＫに同期してダウンカウントを行い、データＤ０〜Ｄ３を出力する。１０ビットアップ／ダウンカウンタ６０３は、４ビットアップ／ダウンカウンタ６０２の桁上げ出力ｃｏに同期してダウンカウントを行い、データＤ４〜Ｄ６を出力する。基準信号のダウンカウント値（第１のカウント値）は、データＤ０〜Ｄ６になる。次に、期間Ｔｓでは、選択信号ＳＥＬがハイレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力されなくなる。スイッチＳＷ２により、カウンタクロック信号ＣＬＫは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。１０ビットアップ／ダウンカウンタ６０３は、カウンタクロック信号ＣＬＫに同期してアップカウントし、そのアップカウント値をメモリ部５０に出力する。メモリ部５０は、そのアップカウント値を４ビットシフトし、４ビットシフトした１０ビットデータＤ４〜Ｄ１３をデータＤａ４〜Ｄａ１３として記憶する。また、メモリ部５０は、４ビットアップ／ダウンカウンタ６０２の出力４ビットデータＤ０〜Ｄ３をデータＤａ０〜Ｄａ３として記憶する。結果的に、４ビットアップ／ダウンカウンタ６０２及び１０ビットアップ／ダウンカウンタ６０３において有効信号と基準信号との差分が行われたデータがＤａ０〜Ｄａ１３になる。１４ビットデータＤａ０〜Ｄａ１３は、それぞれデータＤ０〜Ｄ１３に対応し、メモリ回路５０−１に記憶される。このように、有効信号とランプ信号ＶＨとの比較によるＡＤ変換データＤ４〜Ｄ１３は、基準信号と基準信号用ランプ信号ＶＲとの比較によるデータＤ０〜Ｄ６に対して、４ビットシフトされて差分処理される。これにより、高精度の１４ビットＡＤ変換データＤａ０〜Ｄａ１３が得られる。
With reference to FIG. 3B, the case where the valid signal is larger than the comparison voltage VREF, the selection signal SEL becomes high level, and the comparison circuit 30-1 compares the valid signal with the ramp signal VH will be described. To do. In the period Tr, the selection signal SEL is at a low level. Then, the counter clock signal CLK is input to the clock terminal of the 4-bit up / down counter 602 by the switch SW1. The carry output (carry out) co of the 4-bit up / down counter 602 is output to the clock terminal of the 10-bit up / down counter 603 by the switch SW2. The 4-bit up / down counter 602 counts down in synchronization with the counter clock signal CLK and outputs data D0 to D3. The 10-bit up / down counter 603 performs down-counting in synchronization with the carry output co of the 4-bit up / down counter 602, and outputs data D4 to D6. The down count value (first count value) of the reference signal is data D0 to D6. Next, in the period Ts, the selection signal SEL becomes high level. Then, the counter clock signal CLK is not input to the clock terminal of the 4-bit up / down counter 602 by the switch SW1. The counter clock signal CLK is output to the clock terminal of the 10-bit up / down counter 603 by the switch SW2. The 10-bit up / down counter 603 up-counts in synchronization with the counter clock signal CLK and outputs the up-count value to the
図３（Ｃ）を参照しながら、有効信号が比較電圧ＶＲＥＦより小さい場合であり、選択信号ＳＥＬがローレベルになり、比較回路３０−１は有効信号とランプ信号ＶＬとを比較する場合を説明する。期間Ｔｒでは、図３（Ｂ）と同様に、基準信号のダウンカウントが行われる。ダウンカウント値（第２のカウント値）は、データＤ０〜Ｄ６になる。次に、期間Ｔｓでは、選択信号ＳＥＬがローレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力される。スイッチＳＷ２により、４ビットアップ／ダウンカウンタ６０２の桁上げ出力（キャリーアウト）ｃｏは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。４ビットアップ／ダウンカウンタ６０２は、カウンタクロック信号ＣＬＫに同期してアップカウントを行う。１０ビットアップ／ダウンカウンタ６０３は、４ビットアップ／ダウンカウンタ６０２の桁上げ出力ｃｏに同期してアップカウントを行い、１０ビットデータＤ０〜Ｄ９をメモリ部５０に出力する。ダミーデータＤ１１〜Ｄ１３は、「０」である。データＤ０〜Ｄ９はそれぞれデータＤａ０〜Ｄａ９として、ダミーデータＤ１１〜Ｄ１３はデータＤａ１１〜Ｄａ１３として、１４ビットデータＤａ０〜Ｄａ１３がメモリ部５０に記憶される。結果的に、４ビットアップ／ダウンカウンタ６０２及び１０ビットアップ／ダウンカウンタ６０３において有効信号と基準信号との差分が行われたデータがＤａ０〜Ｄａ１０になる。ダミーデータＤ１１〜Ｄ１３は、データＤａ１１〜Ｄａ１３として追加される。１４ビットデータＤａ０〜Ｄａ１３は、メモリ回路５０−１に記憶される。ダミーデータＤ１０〜Ｄ１３は、小振幅データであるので高位ビットがゼロであることを意味している。図３（Ｂ）の場合はデータＤ４〜Ｄ１３の１０ビットで合ったのに対して、図３（Ｃ）の場合にはデータＤ０〜Ｄ１０の１１ビットが、ＡＤ変換によって得られるデータとなる。これは、図２（Ｂ）に示したように、ＡＤ変換期間Ｔｕ−Ｌの方がＡＤ変換期間Ｔｕ−Ｈよりも長いため、ＡＤ変換期間の差分が、１ビットのデータの差として現れているためである。
With reference to FIG. 3C, the case where the valid signal is smaller than the comparison voltage VREF, the selection signal SEL becomes low level, and the comparison circuit 30-1 compares the valid signal with the ramp signal VL will be described. To do. In the period Tr, the reference signal is down-counted as in FIG. The down count value (second count value) is data D0 to D6. Next, in the period Ts, the selection signal SEL is at a low level. Then, the counter clock signal CLK is input to the clock terminal of the 4-bit up / down counter 602 by the switch SW1. The carry output (carry out) co of the 4-bit up / down counter 602 is output to the clock terminal of the 10-bit up / down counter 603 by the switch SW2. The 4-bit up / down counter 602 counts up in synchronization with the counter clock signal CLK. The 10-bit up / down counter 603 performs up-counting in synchronization with the carry output co of the 4-bit up / down counter 602, and outputs 10-bit data D0 to D9 to the
以上のように、有効信号が大振幅信号か小振幅信号かによらず、有効信号と基準信号との差分処理する際に、基準信号は基準信号用ランプ信号ＶＲにより高分解能で比較処理したカウントデータを利用する。これにより、量子化ノイズの影響を小さくした高精度のＡＤ変換データを得ることが出来る。また、図３（Ｂ）では、４ビットシフトさせた１０ビットデータＤ４〜Ｄ１３を用いることにより、１４ビットのＡＤ変換データＤａ０〜Ｄａ１３を取得することができる。 As described above, regardless of whether the effective signal is a large amplitude signal or a small amplitude signal, when the difference processing between the effective signal and the reference signal is performed, the reference signal is a count obtained by performing the comparison processing with the reference signal ramp signal VR with high resolution. Use data. Thereby, highly accurate AD conversion data in which the influence of quantization noise is reduced can be obtained. In FIG. 3B, 14-bit AD conversion data Da0 to Da13 can be acquired by using 10-bit data D4 to D13 shifted by 4 bits.
比較回路３０−１は、期間Ｔｄで、画素に基づく基準信号と基準信号用ランプ信号ＶＲとを比較し、カウンタ回路４０−１は、画素に基づく基準信号と基準信号用ランプ信号ＶＲとの大小関係が逆転するまでの期間Ｔｒに第１のカウント値のカウントを行う。その後、比較回路３０−１は、期間Ｔｕで、画素に基づく有効信号と有効信号用ランプ信号ＶＨ又はＶＬとを比較し、画素に基づく有効信号と有効信号用ランプ信号ＶＨ又はＶＬとの大小関係が逆転するまでの期間Ｔｓに第２のカウント値のカウントを行う。カウンタ回路４０−１及びメモリ部５０の補正部は、基準信号用ランプ信号ＶＲ及び有効信号用ランプ信号ＶＨ又はＶＬの時間に対する変化率の違いに対応する第１のカウント値及び第２のカウント値の分解能の違いを補正する。そして、メモリ部（補正部）５０は、補正した第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力する。具体的には、メモリ部（補正部）５０は、図３（Ｂ）の場合、第２のカウント値をビットシフトすることにより、分解能の違いを補正する。
The comparison circuit 30-1 compares the reference signal based on the pixel and the reference signal ramp signal VR in the period Td, and the counter circuit 40-1 compares the reference signal based on the pixel and the reference signal ramp signal VR. The first count value is counted during the period Tr until the relationship is reversed. Thereafter, the comparison circuit 30-1 compares the effective signal based on the pixel and the effective signal ramp signal VH or VL in the period Tu, and the magnitude relationship between the effective signal based on the pixel and the effective signal ramp signal VH or VL. The second count value is counted during a period Ts until the reverse. The counter circuit 40-1 and the correction unit of the
上記では、期間Ｔｒで第１のカウント値をダウンカウントし、期間Ｔｓで第２のカウント値をアップカウントする例を説明したが、その逆でもよい。カウンタ回路４０−１は、期間Ｔｒで第１のカウント値をアップカウントし、期間Ｔｓで第２のカウント値をダウンカウントすることにより、第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力するようにしてもよい。すなわち、カウンタ回路４０−１は、第１のカウント値をダウンカウント又はアップカウントし、第１のカウント値のアップダウン方向と逆方向になるように第２のカウント値をカウントする。これにより、メモリ部（補正部）５０は、補正した第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力することができる。 In the above description, the example in which the first count value is down-counted in the period Tr and the second count value is up-counted in the period Ts has been described. The counter circuit 40-1 up-counts the first count value in the period Tr and down-counts the second count value in the period Ts, whereby the difference data Da0 between the first count value and the second count value. ~ Da13 may be output. That is, the counter circuit 40-1 down-counts or up-counts the first count value, and counts the second count value so as to be opposite to the up-down direction of the first count value. Thereby, the memory unit (correction unit) 50 can output the difference data Da0 to Da13 of the corrected first count value and second count value.
上述の差分処理は、ダウンカウントモードとアップカウントモードのカウント機能を有するカウンタ回路４０−１により行う例を説明したが、これに限らない。有効信号と基準信号の差分処理は、基準信号と有効信号のカウンタ結果をメモリに記憶し、メモリ部５０から出力回路６０へ転送する時、出力回路６０から撮像素子１００の外部へ出力する時、又は外部回路（例えば図８の映像信号処理回路部８３０）で行っても良い。この際、比較電圧ＶＲＥＦに対する信号判定レベル（選択信号ＳＥＬ）を認識するフラグデータをＡＤ変換データに追加すれば、どのようなビットシフト方法にも対応が容易となる。カウンタ部４０が出力するＡＤ変換データは、有効信号のレベルを示すフラグデータと共に出力される。
The example in which the above-described difference processing is performed by the counter circuit 40-1 having a count function in the down-count mode and the up-count mode has been described. The difference processing between the valid signal and the reference signal is performed by storing the counter result of the reference signal and the valid signal in the memory, transferring the result from the
次に、参照信号ＶＨおよびＶＬについて、より詳しく説明する。図４は図２の期間Ｔｕにおけるランプ信号ＶＬおよびＶＨの遷移を示す。仮に、ランプ信号ＶＬで変換する場合とランプ信号ＶＨで変換する場合とで、３ビット分の違いを持たせることを考える。そのため、ランプ信号ＶＨに対してランプ信号ＶＬの傾きは１／（２＾３）＝１／８に設定される。ランプ信号ＶＬを用いて変換するアナログ信号の振幅は小さいため、比較器の特性ばらつきの影響が相対的に大きくなる。そのため、信号レベル１／８ Ｖｒａｍｐ付近の信号は、比較器のオフセット成分が重畳されて１／８ Ｖｒａｍｐを超えるおそれがある。そこで、図４に示すように、ランプ信号ＶＬはランプ信号ＶＨよりも長い期間、信号レベルを変化させることで、比較器のオフセット成分を考慮してもＡＤ変換できるようにすることができる。このときのランプ信号ＶＬが取り得る最大値は、例えば図２で示した比較電圧ＶＲＥＦである。
Next, the reference signals VH and VL will be described in more detail. FIG. 4 shows transitions of the ramp signals VL and VH in the period Tu of FIG. Suppose that there is a difference of 3 bits between the conversion by the ramp signal VL and the conversion by the ramp signal VH. Therefore, the slope of the ramp signal VL with respect to the ramp signal VH is set to 1 / (2 ^ 3) = 1/8. Since the amplitude of the analog signal to be converted using the ramp signal VL is small, the influence of the characteristic variation of the comparator becomes relatively large. Therefore, the signal near the
図５は横軸を入射光量、縦軸をＡＤ変換後のデジタルデータとして、両者の関係を示す図である。光量は、比較回路に与えられるアナログ信号Ｖａに対応する。Ｖ（Ｈ）はランプ信号ＶＨとの比較処理から得た信号を表し、Ｖ（Ｌ）はランプ信号ＶＬとの比較処理から得た信号を表している。また、実線Ｖ（Ｈ）と信号レベルゼロ間の破線はＶ（Ｌ）の理想的な傾きの場合の直線である。理想的には、入射光量に対して、デジタルデータは線形になる。図５（Ａ）では、光量Ｉ１未満の場合にはランプ信号ＶＬで変換し、光量Ｉ１を超える場合にはランプ信号ＶＨで変換する場合を示している。光量Ｉ１の時の信号電圧は、ランプ信号ＶＬで変換して得られたデータＶ１と、ランプ信号ＶＨで変換して得られたデータＶ２とで値が異なっている。 FIG. 5 is a diagram showing the relationship between the incident light quantity on the horizontal axis and the digital data after AD conversion on the vertical axis. The amount of light corresponds to the analog signal Va given to the comparison circuit. V (H) represents a signal obtained from the comparison process with the ramp signal VH, and V (L) represents a signal obtained from the comparison process with the ramp signal VL. The broken line between the solid line V (H) and the signal level zero is a straight line in the case of an ideal inclination of V (L). Ideally, the digital data is linear with respect to the amount of incident light. FIG. 5A shows a case where the lamp signal VL is converted when the light amount is less than I1, and the lamp signal VH is converted when the light amount I1 is exceeded. The signal voltage at the time of the light amount I1 has a different value between the data V1 obtained by conversion with the ramp signal VL and the data V2 obtained by conversion with the ramp signal VH.
これはランプ信号発生器でのランプＶＬとランプＶＨ信号が、製造時のバラツキにより理想的な傾きからの傾き誤差や、ランプ信号ＶＬとランプ信号ＶＨとをそれぞれ利用する画素数が信号レベルにより変わり、信号を伝送する配線の寄生容量の合成値が異なり、結果的に傾きが変わることなどによる。さらに、ランプＶＬとＶＨの傾きの比を変えた時も、信号電圧Ｖ１とＶ２が異なることが起こりうる。このように信号電圧Ｖ１とＶ２が異なると画素信号レベルの連続性が断たれ、微妙な輝度差がある画像上では輝度段差が発生する。従ってＶ（Ｌ）あるいはＶ（Ｈ）の傾きを調整して、リニアリティを向上させる必要がある。 This is because the ramp VL and the ramp VH signal in the ramp signal generator vary depending on the signal level, the tilt error from the ideal tilt due to variations in manufacturing, and the number of pixels using the ramp signal VL and the ramp signal VH, respectively, depending on the signal level. This is because the composite value of the parasitic capacitance of the wiring for transmitting the signal is different, and as a result, the slope changes. Further, the signal voltages V1 and V2 can be different when the ratio of the slopes of the lamps VL and VH is changed. Thus, when the signal voltages V1 and V2 are different, the continuity of the pixel signal level is cut, and a luminance step is generated on an image having a subtle luminance difference. Accordingly, it is necessary to improve the linearity by adjusting the slope of V (L) or V (H).
また、傾きの誤差とは別に、オフセット誤差も生じうる。図５（Ｂ）は、オフセット誤差を説明する図である。光量Ｉ１よりも光量が小さい領域では理想的な特性を示し、光量Ｉ１よりも光量が大きい領域では、点線で示す理想的な特性に対して、信号レベルが低くなるオフセットが生じている場合を図５（Ｂ）に示す。オフセット誤差が生じている場合も、オフセット量を調整することで、リニアリティを向上させることができる。 In addition to the tilt error, an offset error may also occur. FIG. 5B is a diagram for explaining the offset error. A case where an ideal characteristic is shown in a region where the light amount is smaller than the light amount I1, and an offset where the signal level is lower than the ideal characteristic indicated by a dotted line is generated in a region where the light amount is larger than the light amount I1. 5 (B). Even when an offset error occurs, the linearity can be improved by adjusting the offset amount.
次に、リニアリティを補正する方法を説明する。 Next, a method for correcting linearity will be described.
図６は本実施例に係る出力回路６０の構成例を示す図である。出力部６０は傾き比の調整、傾き比の誤差検出、傾き比の誤差補正、さらに有効信号データから基準信号データを減算する差分処理を行う機能を有する。
FIG. 6 is a diagram illustrating a configuration example of the
メモリ回路５０は、メモリ（フラグ）、メモリ（Ｓ）、およびメモリ（Ｎ）を含む。メモリ（Ｓ）は、ＡＤ変換期間Ｔｕ−ＨもしくはＴｕ−Ｌで得られたデジタルデータを保持し、メモリ（Ｎ）は、Ｄ変換期間Ｔｄで得られたデジタルデータを保持する。メモリ（フラグ）は、ランプ信号ＶＨとＶＬのうちのどちらを用いて有効信号のＡＤ変換を行ったかを示すデータを保持するメモリである。
The
出力部６０はランプ信号の傾き比を調整するレベルシフト回路６０−２、ランプ信号の傾き誤差を検出する傾き誤差検出回路６０−４、ＡＤデータの傾き誤差を補正する傾き比補正回路６０−６、傾き比及び傾き誤差を補正した有効信号のＡＤ変換結果（Ｓ３−ＡＤ）から基準信号のＡＤ変換結果（Ｎ−ＡＤ）を差分するＳ−Ｎ差分回路６０−８からなる。レベルシフト回路６０−２および傾き誤差補正回路６０−６は、フラグデータＦＧによって処理を切り替えられる。
The
図７は傾き誤差を説明するランプ信号波形図である。 FIG. 7 is a ramp signal waveform diagram for explaining the tilt error.
デジタルデータの傾き誤差について詳しく説明する。図７において、有効信号と比較するランプ信号ＶＨ（実線）が実際の信号であり、ランプ信号ＶＨ’（破線）が理想の信号を表している。ここで、基準信号と比較するランプ信号ＶＬの傾きをｋ、ランプ信号ＶＨとＶＬの傾き比をａ、ランプ信号の傾き誤差をβとすると、ランプ信号ＶＨ’の傾きはａ・ｋであり、ランプ信号ＶＨの傾きはａ・β・ｋである。 The tilt error of digital data will be described in detail. In FIG. 7, the ramp signal VH (solid line) to be compared with the valid signal is an actual signal, and the ramp signal VH ′ (broken line) represents an ideal signal. Here, when the slope of the ramp signal VL to be compared with the reference signal is k, the slope ratio of the ramp signals VH and VL is a, and the slope error of the ramp signal is β, the slope of the ramp signal VH ′ is a · k. The slope of the ramp signal VH is a · β · k.
ランプ信号ＶＲＡＭＰと一点鎖線で表した画素信号Ｖａの比較処理を行う。基準信号のＡＤ期間はＴ１、有効信号のＡＤ期間は、理想のランプ信号ＶＨ’では、基準信号のＡＤ期間がＴ２’、有効信号のＡＤ期間がＴ３’である。また、実際のランプ信号ＶＨでは、それぞれのＡＤ期間がＴ２、Ｔ３である。 A comparison process is performed between the ramp signal VRAMP and the pixel signal Va represented by a one-dot chain line. The AD period of the reference signal is T1, the AD period of the effective signal is T2 ', and the AD period of the effective signal is T3' in the ideal ramp signal VH '. Further, in the actual ramp signal VH, the respective AD periods are T2 and T3.
理想のランプ信号ＶＨ’によるＡＤ期間では、基準信号と有効信号の傾き比を調整するために、有効信号のＡＤ期間をａ倍すると、ａ・（Ｔ２’＋Ｔ３’）となり、基準信号Ｔ１との差分処理により、ａ・Ｔ２’＝Ｔ１であるので、有効信号のＡＤ期間は
ａ・Ｔ３’＝ａ・（Ｔ２’＋Ｔ３’）−Ｔ１ （１）
となる。
In the AD period of the ideal ramp signal VH ′, when the AD period of the effective signal is multiplied by a in order to adjust the slope ratio of the reference signal and the effective signal, a · (T2 ′ + T3 ′) is obtained. Since a · T2 ′ = T1 by the difference processing, the AD period of the valid signal is a · T3 ′ = a · (T2 ′ + T3 ′) − T1 (1)
It becomes.
実際のランプ信号ＶＨによるＡＤ期間では、実際のＡＤデータの傾き比を調整後、傾き誤差βで除算し、基準信号Ｔ１を差分処理することで、正しい有効信号のＡＤデータを得ることができ、
ａ・（Ｔ２＋Ｔ３）／β−Ｔ１ ＝ ａ・Ｔ３’ （２）
となる。
In the AD period by the actual ramp signal VH, the AD ratio of the actual AD data is adjusted, then divided by the inclination error β, and the reference signal T1 is subjected to differential processing, whereby correct AD signal of the valid signal can be obtained.
a · (T2 + T3) / β−T1 = a · T3 ′ (2)
It becomes.
従って、精度良いＡＤデータを取得するためには、傾き誤差βを検出する必要がある。図８に、信号源としてのテスト用基準信号生成部の構成を示す。テスト用基準信号生成部１０７は、信号生成回路１０７１を含む。信号生成回路１０７１は信号φＳ１に応じて電圧Ｖｓ１もしくはＶｓ２を供給できるように構成されている。信号生成回路１０７１は、信号φＳ２で駆動されるスイッチを介して、各垂直信号線接続される。 Therefore, in order to acquire accurate AD data, it is necessary to detect the inclination error β. FIG. 8 shows a configuration of a test reference signal generation unit as a signal source. The test reference signal generation unit 107 includes a signal generation circuit 1071. The signal generation circuit 1071 is configured to be able to supply the voltage Vs1 or Vs2 according to the signal φS1. The signal generation circuit 1071 is connected to each vertical signal line via a switch driven by the signal φS2.
図９はランプ信号ＶＬとランプ信号ＶＨの傾きの比を検出するためのタイミング図である。 FIG. 9 is a timing chart for detecting the ratio of the slopes of the ramp signal VL and the ramp signal VH.
信号φＳ２をＨレベルにし、基準信号生成部１０７からの基準信号をテスト信号ＶＴとして比較回路３０−１に入力する。比較回路３０−１ではテスト信号ＶＴとランプ信号ＶＲＡＭＰを比較処理する。期間Ｔｓ−Ｌで、ランプ信号ＶＬによりＡＤ変換して得られたデータＳＬをメモリ回路５０−１に保持させる。次に期間Ｔｓ−Ｈでランプ信号ＶＨにより変換して得られたデータＳＨを、メモリ回路に保持させる。メモリ回路に保持させたデータＳＬおよびＳＨは、同時に外部に転送しても良いし、順次転送しても良い。 The signal φS2 is set to the H level, and the reference signal from the reference signal generation unit 107 is input to the comparison circuit 30-1 as the test signal VT. The comparison circuit 30-1 compares the test signal VT and the ramp signal VRAMP. In the period Ts-L, data SL obtained by AD conversion using the ramp signal VL is held in the memory circuit 50-1. Next, data SH obtained by conversion using the ramp signal VH in the period Ts-H is held in the memory circuit. Data SL and SH held in the memory circuit may be transferred to the outside simultaneously or sequentially.
比較回路のオフセット電圧を除去するために、オフセット電圧を得るために図示のランプ信号ＶＲ−Ｌ、ランプ信号ＶＲ−Ｈを入力してもよい。ランプ信号ＶＲ−ＬとＶＬとは同じ傾きであり、ランプＶＲ−ＨはランプＶＨと同じ傾きである。同じ傾きにすることにより、図３のアップダウンカウンタでオフセット電圧を差分処理することが可能となる。 In order to remove the offset voltage of the comparison circuit, the illustrated ramp signal VR-L and ramp signal VR-H may be input to obtain the offset voltage. The ramp signals VR-L and VL have the same slope, and the ramp VR-H has the same slope as the ramp VH. By using the same slope, it is possible to differentially process the offset voltage with the up / down counter of FIG.
ここでは、テスト信号ＶＴを用いて分解能の補正を行う場合を例にとって簡単に説明する。傾き比が１／１６の場合、ランプ信号ＶＬでは、クロックＣＬＫを４ビットアップダウンカウンタへ入力し、ランプ信号ＶＨではクロックＣＬＫを１０ビットアップダウンカウンタへ入力することで分解能の補正が行われる。補正されたデータを、後段の映像信号処理回路８３０で、傾き誤差を演算し、その演算結果Ｋをメモリする。図５の信号レベルでは、Ｋ＝Ｖ１／Ｖ２であり、信号Ｖ（Ｌ）この１／Ｋを乗算すれば、信号Ｖ（Ｌ）の傾きが補正され、信号Ｖ（Ｈ）と信号Ｖ（Ｌ）が直線的に連続するように、データＳＬを補正できる。この補正処理により、画像の輝度段差は検知減以下に低減出来る。補正は信号Ｖ（Ｈ）で補正処理を行っても良い。分解能の相違の補正はアップダウンカウンタに限らず、ランプ信号ＶＬとランプ信号ＶＨの比較処理からのデータを後段の回路で４ビット分レベルシフトさせても良い。ランプ信号ＶＲ−ＬやＶＲ−Ｈを用いて変換した信号との差分を処理する、Ｓ−Ｎ処理も同様である。
Here, the case where the correction of the resolution is performed using the test signal VT will be briefly described as an example. When the slope ratio is 1/16, the resolution of the ramp signal VL is corrected by inputting the clock CLK to the 4-bit up / down counter and the ramp signal VH by inputting the clock CLK to the 10-bit up / down counter. A tilt error is calculated from the corrected data by the video
また、基準信号生成部１０７を設けずに、撮像素子に一様光を照射することで、テスト信号ＶＴとしても良い。 Alternatively, the test signal VT may be obtained by irradiating the image sensor with uniform light without providing the reference signal generator 107.
テスト信号生成部１０７からのテスト信号ＶＴを、信号φＳ２をＨレベルにし、テスト信号線１０７２と垂直信号線Ｖ−１を接続し、増幅回路を経て比較回路３０−１に入力する。テスト信号は信号φＳ１をＨレベルとすることで、画素信号の基準信号に相当する電圧を、φＳ１をＬレベルにすることで有効信号に相当する電圧を生成する。 The test signal VT from the test signal generation unit 107 is set to the signal φS2 at the H level, the test signal line 1072 and the vertical signal line V-1 are connected, and input to the comparison circuit 30-1 through the amplifier circuit. The test signal generates a voltage corresponding to the reference signal of the pixel signal by setting the signal φS1 to the H level, and a voltage corresponding to the valid signal by setting the φS1 to the L level.
図９の実施例ではＴｅｓｔ１の期間に、テスト信号ＶＴと傾き小のランプ信号ＶＲ−Ｌとランプ信号ＶＬの比較処理の結果であるＡＤデータの差分処理により、有効信号のＡＤデータ１（ＴｓＬ−Ｔｒ１）を取得し、傾き誤差検出回路６０−４に保持する。次に、Ｔｅｓｔ２の期間に、テスト信号ＶＴと傾き大のランプ信号ＶＲ−Ｈとランプ信号ＶＨの比較処理の結果であるＡＤデータの差分処理により、有効信号のＡＤデータ２（ＴｓＨ−Ｔｒ２）を取得し、傾き誤差検出回路６０−４に保持する。傾き誤差βは、保持したＡＤデータ１とＡＤ２データ２から、式（３）で求めることが出来る。
β＝（ＴｓＨ−Ｔｒ２）／（ＴｓＬ−Ｔｒ１） （３）
In the embodiment shown in FIG. 9, the AD signal 1 (TsL- Tr1) is acquired and held in the tilt error detection circuit 60-4. Next, during the period of Test2, the AD signal 2 (TsH-Tr2) of the valid signal is obtained by the difference process of the AD data which is the result of the comparison process between the test signal VT, the ramp signal VR-H having a large slope, and the ramp signal VH. Obtained and held in the tilt error detection circuit 60-4. The inclination error β can be obtained from the held
β = (TsH−Tr2) / (TsL−Tr1) (3)
また、傾き誤差βは基準信号生成部１０７を設けずに、撮像素子に一様光を照射することで、テスト信号ＶＴとしても良い。 Further, the inclination error β may be used as the test signal VT by irradiating the image sensor with uniform light without providing the reference signal generator 107.
傾き誤差βは誤差検出回路６０−４にメモリされ、撮像素子の実駆動で、傾き大のランプ信号ＶＨで比較したＡＤデータＳＨ１−ＤＡＴＡに対し１／β倍の処理を行う。 The inclination error β is stored in the error detection circuit 60-4, and 1 / β times processing is performed on the AD data SH1-DATA compared with the ramp signal VH having a large inclination by actual driving of the image sensor.
上記の操作は、例えば撮像素子を撮像システムに組み込む前に行って、補正用のデータを撮像システムが備えるメモリに記憶させておくことができる。また、撮像操作に先立って行うことで、温度などの環境条件による影響を合わせて低減することもできる。 The above operation can be performed, for example, before the image sensor is incorporated into the imaging system, and correction data can be stored in a memory included in the imaging system. Further, by performing it prior to the imaging operation, it is possible to reduce the influence of environmental conditions such as temperature.
（実施例２）
図１０は、本発明の第３の実施例による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像素子１００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子１００及び映像信号処理回路部８３０を有する。撮像素子１００は、第１の実施例で説明した撮像素子１００が用いられる。
(Example 2)
FIG. 10 is a diagram illustrating a configuration example of an imaging system according to the third embodiment of the present invention. The
レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１００の、複数の画素が２次元状に配列された画素部１０（図１）に結像させ、被写体の像を形成する。撮像素子１００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部１０に結像された光に応じた信号を出力する。撮像素子１００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理回路部８３０は、入力された信号に対して図３のビットシフト処理及び／差分処理等の信号処理を行ってもよい。映像信号処理回路部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
An
システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御回路部８５０は、システムコントロール回路部８６０による制御に基づいて撮像素子１００及び映像信号処理回路部８３０の駆動タイミングを制御する。
The system
以上のように、第１及び第２の実施例によれば、画素の有効信号が大振幅信号か小振幅信号であるかにかかわらず、画素の基準信号は高分解能の基準信号用ランプ信号ＶＲを利用して比較を行う。有効信号のレベルを判定後、その判定された信号に適したランプ信号ＶＨ又はＶＬを選択し、有効信号と基準信号の分解能比を補正した差分処理によりＡＤ変換データを取得することにより、高精度・多ビット化を達成することができる。 As described above, according to the first and second embodiments, the reference signal of the pixel is the high-resolution reference signal ramp signal VR regardless of whether the effective signal of the pixel is a large amplitude signal or a small amplitude signal. Make a comparison using. After determining the level of the effective signal, the lamp signal VH or VL suitable for the determined signal is selected, and AD conversion data is acquired by differential processing that corrects the resolution ratio of the effective signal and the reference signal, thereby achieving high accuracy.・ Multi-biting can be achieved.
暗い撮影環境では、露光条件にもよるが、画素信号は小振幅信号になり易く、画素信号を増幅して感度アップすることができる。第１の実施例では、増幅回路２０−１で信号を増幅することにより感度をアップさせることができる。画素部１０からの信号を増幅せずに比較回路３０−１へ入力する場合は、ランプ信号の傾きを変えて結果的に感度アップを行うことができる。第１及び第２の実施例は、ランプ信号の傾きを一義的に決めるものではなく、求める感度アップに対応してランプ信号の傾きを変えることができ、例えば感度アップが２倍の場合は、ランプ信号の傾きを１／２に制御することができる。 In a dark shooting environment, although depending on exposure conditions, the pixel signal tends to be a small amplitude signal, and the sensitivity can be increased by amplifying the pixel signal. In the first embodiment, the sensitivity can be increased by amplifying the signal by the amplifier circuit 20-1. When the signal from the pixel unit 10 is input to the comparison circuit 30-1 without being amplified, the slope of the ramp signal can be changed to increase the sensitivity as a result. The first and second embodiments do not uniquely determine the slope of the ramp signal, but can change the slope of the ramp signal in response to the required sensitivity increase. For example, when the sensitivity increase is doubled, The slope of the ramp signal can be controlled to ½.
上述の各実施例では参照信号として、時間に対して連続的に変化するランプ信号を例示したが、階段状に変化する参照信号など、他の形式でも良い。 In each of the above-described embodiments, the ramp signal that changes continuously with respect to time is exemplified as the reference signal. However, other forms such as a reference signal that changes stepwise may be used.
上記の各実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、参照信号として、ランプ信号は時間に対してレベルが直線的に変化するものを説明したが、階段状に変化するものを用いても良い。 Each of the above-described embodiments is merely a specific example for carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof. For example, as the reference signal, a ramp signal whose level changes linearly with respect to time has been described, but a ramp signal that changes stepwise may be used.
１００ 撮像素子
１０ 画素部
２５ ランプ信号発生回路
３０ 比較部
DESCRIPTION OF
Claims (12)
前記ＡＤ変換部は、対応する前記画素の出力する前記画素信号に基づく信号と、閾値との比較を行うことによって第１の比較結果信号を生成し、
前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも大きいことを示す場合には、前記ＡＤ変換部は、前記画素信号に基づく信号と、時間に対して第１の変化率で第１の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換し、
前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも小さいことを示す場合には、前記ＡＤ変換部は、前記画素信号に基づく信号と、時間に対して前記第１の変化率よりも小さい第２の変化率で、前記第１の電位よりも振幅が小さい第２の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換し、
前記閾値が、前記第２の電位よりも振幅が小さく、
前記補正部は、前記第１の変化率と前記第２の変化率との比を検出して、前記画素信号に基づくデジタル信号を補正することを特徴とする光電変換装置。 A pixel that outputs a pixel signal based on light, an AD conversion unit, and a correction unit ;
The AD conversion unit generates a first comparison result signal by comparing a signal based on the pixel signal output from the corresponding pixel with a threshold value,
When the first comparison result signal indicates that the signal based on the pixel signal is larger than the threshold value, the AD conversion unit performs a first change with respect to the signal based on the pixel signal and time. Converting a signal based on the pixel signal into a digital signal by comparing with a reference signal whose potential changes at a rate up to a first potential;
When the first comparison result signal indicates that the signal based on the pixel signal is smaller than the threshold value, the AD converter is configured to output the signal based on the pixel signal and the first time with respect to time. A signal based on the pixel signal is converted into a digital signal by comparing with a reference signal whose potential changes to a second potential whose amplitude is smaller than that of the first potential at a second rate of change smaller than the rate of change. Converted,
The threshold, the amplitude than the second potential is rather small,
The correction unit detects a ratio between the first change rate and the second change rate, and corrects a digital signal based on the pixel signal .
前記閾値が、前記第３の電位よりも振幅が大きいことを特徴とする請求項１に記載の光電変換装置。 The AD converter converts the noise into a digital signal by comparing the noise with a reference signal whose potential changes to a third potential at a third rate of change with respect to time,
The photoelectric conversion device according to claim 1, wherein the threshold has an amplitude larger than that of the third potential.
前記選択回路に、前記第１の変化率の参照信号と前記第２の変化率の参照信号とが入力され、
前記選択回路に前記第１の変化率の参照信号が入力される期間に、前記選択回路に前記第２の変化率の参照信号が入力され、
前記画素信号に基づく信号の前記デジタル信号への変換において、前記選択回路は、前記第１の比較結果信号に基づいて、前記第１の変化率の参照信号と、前記第２の変化率の参照信号との一方を前記ＡＤ変換部に入力することを特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。 Furthermore, it has a selection circuit,
The first change rate reference signal and the second change rate reference signal are input to the selection circuit,
During the period in which the first change rate reference signal is input to the selection circuit, the second change rate reference signal is input to the selection circuit;
In the conversion of the signal based on the pixel signal into the digital signal, the selection circuit is configured to reference the first change rate reference signal and the second change rate reference based on the first comparison result signal. 5. The photoelectric conversion device according to claim 1, wherein one of the signals is input to the AD conversion unit.
前記ＡＤ変換部は、前記基準信号を、前記第１の変化率の参照信号と、前記第２の変化率の参照信号とのそれぞれを用いてデジタル信号に変換し、
前記基準信号を前記第１の変化率の参照信号と前記第２の変化率の参照信号とのそれぞれを用いて変換したデジタル信号によって、前記補正部が、前記前記第１の変化率と前記第２の変化率との比を検出することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。 Furthermore, it has a reference signal generator for generating a reference signal,
The AD converter converts the reference signal into a digital signal using each of the first change rate reference signal and the second change rate reference signal,
By the digital signal obtained by converting the reference signal using each of the first change rate reference signal and the second change rate reference signal, the correction unit causes the first change rate and the first change rate to be the photoelectric conversion device according to any one of claims 1 to 5, characterized in that to detect the ratio of the second change rate.
前記ＡＤ変換部は、前記第２の基準信号を、前記第１の変化率の参照信号と、前記第２の変化率の参照信号とのそれぞれを用いてデジタル信号に変換し、
前記基準信号を前記第１の変化率の参照信号と前記第２の変化率の参照信号とのそれぞれを用いて変換したデジタル信号と、前記第２の基準信号を前記第１の変化率の参照信号と前記第２の変化率の参照信号とのそれぞれを用いて変換したデジタル信号とによって、前記補正部が、前記前記第１の変化率と前記第２の変化率との比を検出することを特徴とする請求項６に記載の光電変換装置。 The reference signal generation unit generates a second reference signal having an amplitude different from that of the reference signal;
The AD converter converts the second reference signal into a digital signal using each of the first change rate reference signal and the second change rate reference signal,
A digital signal obtained by converting the reference signal using the first change rate reference signal and the second change rate reference signal, and the second reference signal using the first change rate reference. The correction unit detects a ratio between the first change rate and the second change rate by using a signal and a digital signal converted by using each of the second change rate reference signals. The photoelectric conversion device according to claim 6 .
前記光電変換装置から出力された信号を処理することで画像データを生成する信号処理部とを有することを特徴とする撮像システム。 A photoelectric conversion device according to any one of claim 1 to 7
An image pickup system comprising: a signal processing unit that generates image data by processing a signal output from the photoelectric conversion device.
前記駆動方法は、
前記画素信号に基づく信号と、閾値との比較とによって第１の比較結果信号を生成するステップと、
前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも大きいことを示す場合には、前記画素信号に基づく信号と、時間に対して第１の変化率で第１の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換し、
前記第１の比較結果信号が、前記画素信号に基づく信号が前記閾値よりも小さいことを示す場合には、前記画素信号に基づく信号と、時間に対して前記第１の変化率よりも小さい第２の変化率で、前記第１の電位よりも振幅が小さい第２の電位まで電位が変化する参照信号とを比較することによって、前記画素信号に基づく信号をデジタル信号に変換するステップとを備え、
前記閾値が、前記第２の電位よりも振幅が小さく、
さらに前記駆動方法は、前記第１の変化率と前記第２の変化率との比を検出して、前記画素信号に基づくデジタル信号を補正するステップを備えることを特徴とする光電変換装置の駆動方法。 A method of driving a photoelectric conversion device having a pixel that outputs a pixel signal based on light,
The driving method is:
Generating a first comparison result signal by comparing a signal based on the pixel signal and a threshold;
If the first comparison result signal indicates that the signal based on the pixel signal is greater than the threshold value, the first potential at a first rate of change with respect to the signal based on the pixel signal and time. A signal based on the pixel signal is converted into a digital signal by comparing with a reference signal whose potential changes to
When the first comparison result signal indicates that the signal based on the pixel signal is smaller than the threshold, the signal based on the pixel signal and the first rate of change smaller than the first rate of change with respect to time. Converting a signal based on the pixel signal into a digital signal by comparing with a reference signal whose potential changes to a second potential having a change rate of 2 and an amplitude smaller than that of the first potential. ,
The threshold, the amplitude than the second potential is rather small,
Further, the driving method includes a step of correcting a digital signal based on the pixel signal by detecting a ratio between the first change rate and the second change rate. Method.
前記閾値が、前記第３の電位よりも振幅が大きいことを特徴とする請求項９に記載の光電変換装置の駆動方法。 Further comprising the step of converting the noise into a digital signal by comparing the noise with a reference signal whose potential changes to a third potential at a third rate of change over time,
The method for driving a photoelectric conversion device according to claim 9 , wherein the threshold has an amplitude larger than that of the third potential.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012082374 | 2012-03-30 | ||
| JP2012082374 | 2012-03-30 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013006147A Division JP5865272B2 (en) | 2012-03-30 | 2013-01-17 | Photoelectric conversion device and imaging system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016076997A JP2016076997A (en) | 2016-05-12 |
| JP6184469B2 true JP6184469B2 (en) | 2017-08-23 |
Family
ID=55951792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015254739A Active JP6184469B2 (en) | 2012-03-30 | 2015-12-25 | Photoelectric conversion device and imaging system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6184469B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6921587B2 (en) | 2017-03-31 | 2021-08-18 | キヤノン株式会社 | Imaging device, imaging system, moving object |
| JP7394649B2 (en) * | 2020-02-17 | 2023-12-08 | キヤノン株式会社 | Imaging device and imaging device |
| JP2021190823A (en) | 2020-05-29 | 2021-12-13 | キヤノン株式会社 | Imaging device, imaging system, mobile body and method of driving imaging device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5591586B2 (en) * | 2010-05-19 | 2014-09-17 | パナソニック株式会社 | Solid-state imaging device, image processing device, camera system |
-
2015
- 2015-12-25 JP JP2015254739A patent/JP6184469B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016076997A (en) | 2016-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5847737B2 (en) | Photoelectric conversion device and imaging system | |
| JP5865272B2 (en) | Photoelectric conversion device and imaging system | |
| JP5871531B2 (en) | Imaging apparatus and imaging system | |
| JP5893550B2 (en) | Imaging apparatus and imaging system | |
| US8379122B2 (en) | Solid-state image-pickup device, camera system, and method for driving same | |
| US9800257B2 (en) | Photoelectric conversion apparatus and image capturing system | |
| JP5808162B2 (en) | Imaging device, imaging apparatus, and driving method of imaging device | |
| JP4952301B2 (en) | Imaging device and camera | |
| JP6293321B2 (en) | Imaging apparatus and imaging system | |
| JP6184469B2 (en) | Photoelectric conversion device and imaging system | |
| JP6320435B2 (en) | Imaging apparatus and imaging system | |
| JP6370510B2 (en) | Imaging device, imaging system, and AD conversion circuit driving method | |
| JP6075899B2 (en) | Imaging device and imaging apparatus | |
| JP6370413B2 (en) | Imaging apparatus, imaging system, and driving method of imaging apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170725 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6184469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |