(第一実施形態)
図1に示すように、アナログデジタル変換回路10は、アナログデジタル変換し、入力信号電圧VINに応じた複数ビット(例えば4ビット)のデジタル信号D[3:0]を出力する。
アナログデジタル変換回路10は、縦続接続された複数(図1において4つ)の変換ステージ11〜14を有する。変換ステージ11〜14は、それぞれ1ビットのデジタル信号D[3]〜D[0]を出力する。このアナログデジタル変換回路10は、所謂パイプライン型のADコンバータ(Analog-to-Digital Converter)である。
奇数段目の変換ステージ11,13にはクロック信号CLKが供給される。変換ステージ11,13は、クロック信号CLKに基づいて動作する。例えば、変換ステージ11,13は、Hレベルのクロック信号CLKに基づいて第1の動作状態となり、Lレベルのクロック信号CLKに基づいて第2の動作状態となる。
偶数段目の変換ステージ12,14にはインバータ回路15によりクロック信号CLKを反転した反転クロック信号xCLKが供給される。変換ステージ12,14は、反転クロック信号xCLKに基づいて動作する。例えば、変換ステージ12,14は、Hレベルの反転クロック信号xCLKに基づいて第1の動作状態となり、Lレベルの反転クロック信号xCLKに基づいて第2の動作状態となる。
初段の変換ステージ11には、基準信号電圧VREFと入力信号電圧VINが供給される。変換ステージ11は、基準信号電圧VREFに基づいて、入力信号電圧VINをデジタル信号D[3]へ変換する。変換ステージ11は、第1の動作状態のとき、デジタル信号D[3]と基準信号電圧VREFと入力信号電圧VINに基づいて出力電圧VI1を出力する。例えば、デジタル信号D[3]が「1」のとき、変換ステージ11は、基準信号電圧VREFと入力信号電圧VINの間の電圧差(残差電圧)に応じた出力電圧VI1を出力する。また、デジタル信号D[3]が「0」のとき、変換ステージ11は、入力信号電圧VINに応じた出力電圧VI1を出力する。この変換ステージ11の出力電圧VI1は、次段の変換ステージ12における入力信号電圧である。したがって、出力電圧VI1を入力信号電圧VI1として説明する。変換ステージ12〜14についても同様である。また、変換ステージ11は、第2の動作状態のとき、基準信号電圧VREFに基づいて生成した基準信号電圧VR1を出力する。変換ステージ11において、基準信号電圧VREFは第1基準電圧の一例、基準信号電圧VR1は第2基準電圧の一例である。
2段目の変換ステージ12は、前段の変換ステージ11から出力される基準信号電圧VR1に基づいて、入力信号電圧VI1をデジタル信号D[2]へ変換する。変換ステージ12は、第1の動作状態のとき、デジタル信号D[2]と基準信号電圧VR1と入力信号電圧VI1に基づいて、次段の変換ステージ13に対する入力信号電圧VI2を出力する。さらに、また、変換ステージ12は、第2の動作状態のとき、基準信号電圧VR1に基づいて生成した基準信号電圧VR2を出力する。
3段目の変換ステージ13は、2段目の変換ステージ12と同様に、前段の変換ステージ12から出力される基準信号電圧VR2に基づいて、入力信号電圧VI2をデジタル信号D[1]へ変換する。変換ステージ13は、第1の動作状態のとき、デジタル信号D[1]と基準信号電圧VR2と入力信号電圧VI2に基づいて、次段の変換ステージ14に対する入力信号電圧VI3を出力する。また、変換ステージ13は、第2の動作状態のとき、基準信号電圧VR2に基づいて生成した基準信号電圧VR3を出力する。
最終段(4段目)の変換ステージ14は、前段の変換ステージ13から出力される基準信号電圧VR3に基づいて、入力信号電圧VI3をデジタル信号D[0]へ変換する。
次に、変換ステージ11の概略を説明する。なお、2段目及び3段目の変換ステージ12,13は、初段の変換ステージ11と同じであるため、図面及び説明を省略する。
図2(a)に示すように、変換ステージ11は、サブアナログデジタル変換器(サブAD変換器:「subA/D」と表記)21、サブデジタルアナログ変換器(サブDA変換器:「subD/A」と表記)22、加算器23、除算器24、増幅器([Amp]と表記)25、スイッチSW1,SW2を有している。
サブAD変換器21には基準信号電圧VREFと入力信号電圧VINが供給される。
サブAD変換器21は、基準信号電圧VREFに基づいて、入力信号電圧VINを1ビットのデジタル信号D[3]へ変換する。サブAD変換器21は、生成する1ビットのデジタル信号D[3]に応じて基準信号電圧VREFを2分の1(=1/2)に分圧してしきい値電圧Vthを生成し、このしきい値電圧Vthと入力信号電圧VINを比較し、比較した結果に応じたデジタル信号D[3]を出力する。例えば、サブAD変換器21は、しきい値電圧Vthより入力信号電圧VINが高い場合に「1」のデジタル信号D[3]を出力し、しきい値電圧Vthより入力信号電圧VINが低い場合に「0」のデジタル信号D[3]を出力する。
サブDA変換器22には、基準信号電圧VREFとサブAD変換器21から出力されるデジタル信号D[3]が供給される。
サブDA変換器22は、基準信号電圧VREFに基づいてデジタル信号D[3]に応じた出力電圧Vdaを生成する。出力電圧Vdaは、第1電圧の一例である。サブDA変換器22は、例えばラダー抵抗とスイッチを含み、デジタル信号D[3]に応じた分圧電圧と等しい出力電圧Vdaを出力する。例えば、サブDA変換器22は、「1」のデジタル信号D[3]に応答して基準信号電圧VREFを1/2に分圧した分圧電圧を選択し、その分圧電圧に応じた出力電圧Vda(=VREF/2)を出力する。また、サブDA変換器22は、「0」のデジタル信号D[3]に応答して低電位電圧VSSと等しい出力電圧Vdaを出力する。
加算器23は、入力信号電圧VINとサブDA変換器22の出力電圧Vdaに基づいて、入力信号電圧VINに負の出力電圧Vdaを加算、つまり入力信号電圧VINから出力電圧Vdaを減算した結果に応じた残差電圧VIa(=VIN−Vda)を出力する。加算器23から出力される残差電圧VIaは、スイッチSW1を介して増幅器25に供給される。
除算器24は、基準信号電圧VREFを所定値で除算した結果に応じた電圧VRaを生成する。所定値は、変換ステージ11の構成に応じて設定された値であり、変換ステージ11におけるデジタル信号のビット数に応じて設定された値である。例えば、変換ステージ11は、1ビットのデジタル信号D[3]を出力する。除算器24における所定値は、「2」に設定される。除算器24は設定値に応じて基準信号電圧VREFを分圧した電圧VRa(=VREF/2)を生成する。なお、nビットのデジタル信号を出力する変換ステージにおける除算器の所定値(除数)は、「2n」である。除算器24から出力される電圧VRaは、スイッチSW2を介して増幅器25に供給される。
スイッチSW1とスイッチSW2は、例えばクロック信号CLKに応答して、相補的にオンオフする。例えば、スイッチSW1は、Hレベルのクロック信号CLKに応答してオンし、Lレベルのクロック信号CLKに応答してオフする。スイッチSW2は、Hレベルのクロック信号CLKに応答してオフし、Lレベルのクロック信号CLKに応答してオンする。従って、クロック信号CLKがHレベルのとき、除算器24から出力される電圧VRaが増幅器25に供給される。一方、クロック信号CLKがLレベルのとき、加算器23から出力される電圧VIaが増幅器25に供給される。
増幅器25は、例えば電圧増幅を行うオペアンプを含む。増幅器25は、入力端子に供給される電圧を増幅し、増幅後の電圧を出力する。増幅器25における増幅率は、変換ステージ11に応じて設定される。例えば、変換ステージ11は、1ビットのデジタル信号D[3]を生成する。したがって、増幅器25の増幅率は、「2」(=21)倍に設定される。なお、nビットのデジタル信号を出力する変換ステージにおける増幅器の増幅率は、(2n)倍である。
クロック信号CLKがHレベルのとき、増幅器25には、スイッチSW1を介して加算器23から出力される電圧VIaが供給される。増幅器25は、この電圧VIaを増幅して生成した入力信号電圧VI1を出力する。クロック信号CLKがLレベルのとき、増幅器25には、スイッチSW2を介して除算器24から出力される電圧VRaが供給される。増幅器25は、この電圧VRaを増幅して生成した基準信号電圧VR1を出力する。
図2(b)に示すように、最終段の変換ステージ14は、下位のサブAD変換器21を有している。このサブAD変換器21には、図1に示す変換ステージ13から出力される入力信号電圧VI3と基準信号電圧VR3が供給される。サブAD変換器21は、基準信号電圧VR3に基づいて入力信号電圧VI3に応じた1ビットのデジタル信号D[0]を出力する。
次に、図3(a)にしたがって変換ステージ11の回路例を説明する。
変換ステージ11の増幅器25は、オペアンプ31、コンデンサC11,C12、スイッチSW11〜SW15を有している。
入力信号電圧VINはスイッチSW11,SW12の第1端子に供給される。スイッチSW11,SW12の第2端子はコンデンサC11,C12の第1端子にそれぞれ接続されている。コンデンサC11,C12の第2端子は互いに接続され、その接続点はスイッチSW13の第1端子とスイッチSW14の第1端子に接続されている。スイッチSW13の第2端子はオペアンプ31の反転入力端子に接続されている。スイッチSW14の第2端子は低電位電圧VSSが供給される配線(以下、単に配線VSSということがある)に接続されている。オペアンプ31の非反転入力端子は配線VSSに接続されている。オペアンプ31の出力端子はスイッチSW15の第2端子に接続され、スイッチSW15の第1端子はスイッチSW11とコンデンサC11の間のノードに接続されている。例えば、コンデンサC11,C12の容量値は互いに同じ値に設定されている。
加算器23は、スイッチSW31を有している。スイッチSW31の第1端子にはサブDA変換器22の出力電圧Vdaが供給される。スイッチSW31の第2端子は、スイッチSW12とコンデンサC12の間のノードに接続されている。
除算器24は、コンデンサC21,C22、スイッチSW21〜23を有している。
スイッチSW21〜SW23は切換スイッチであり、共通端子と2つの切換端子を有している。スイッチSW21の共通端子はコンデンサC21の第1端子に接続され、コンデンサC21の第2端子は配線VSSに接続されている。スイッチSW21の第1切換端子は配線VSSに接続されている。スイッチSW21の第2切換端子はスイッチSW22の第2切換端子とオペアンプ31の反転入力端子に接続されている。スイッチSW22の共通端子はコンデンサC22の第1端子に接続され、第1切換端子は配線VSSに接続されている。コンデンサC22の第2端子はスイッチSW23の共通端子に接続さている。スイッチSW23の第1切換端子には基準信号電圧VREFが供給され、スイッチSW23の第2切換端子はオペアンプ31の出力端子に接続されている。コンデンサC21,C22の容量値(容量比)は、除算器24の所定値に応じて設定されている。例えば、コンデンサC21,C22の容量値は互いに同じ値に設定されている。
スイッチSW11〜SW15,SW31は、クロック信号CLKに応答してオンオフする。スイッチSW21〜SW23は、クロック信号CLKのレベルに応じた切換端子(第1切換端子または第2切換端子)に、共通端子を接続する。
図3(a)は、Lレベルのクロック信号CLKに応答したスイッチSW11〜SW31の状態(第2の動作状態)を示す。
この状態において、増幅器25のコンデンサC11,C12の第1端子はオンしたスイッチSW11,SW12を介して入力信号電圧VINが供給され、コンデンサC11,C12の第2端子はオンしたスイッチSW14を介して配線VSSに接続される。従って、コンデンサC11,C12は、入力信号電圧VINに応じた電荷を蓄積する。コンデンサC11,C12とスイッチSW11,SW12,SW14は信号保持回路の一例である。
除算器24のコンデンサC21の第1端子とコンデンサC22の第1端子はオペアンプ31の反転入力端子に接続される。コンデンサC21の第2端子は配線VSSに接続され、コンデンサC22の第2端子はオペアンプ31の出力端子に接続されている。従って、オペアンプ31の入力端子には、コンデンサC21,C22に蓄積された電荷に応じてコンデンサC21,C22の第1端子に生じる電圧が供給される。オペアンプ31は、この電圧を利得(×2)に従って増幅した基準信号電圧VR1を出力する。この除算器24は、基準保持回路の一例である。
図3(b)は、Hレベルのクロック信号CLKに応答したスイッチSW11〜SW31の状態(第1の動作状態)を示す。
コンデンサC11,C12の第1端子が接続されたスイッチSW11,SW12はオフする。そして、スイッチSW13、SW15がオンすることにより、コンデンサC11はオペアンプ31の出力端子と入力端子の間に接続される。また、オンしたスイッチSW31を介してコンデンサC12に、サブDA変換器22の出力電圧Vdaが供給される。このとき、コンデンサC11,C12の容量値が互いに等しいため、オペアンプ31の出力電圧VI1は、入力信号電圧VINを利得(×2)により増幅した電圧から、サブDA変換器22の出力電圧Vdaを減算した電圧(=2VIN−Vda)となる。
除算器24において、コンデンサC22の第1端子はスイッチSW22を介して配線VSSに接続され、コンデンサC22の第2端子にはスイッチSW23を介して基準信号電圧VREFが供給される。従って、コンデンサC22は、基準信号電圧VREFに応じた電荷を蓄積する。コンデンサC21の第1端子はスイッチSW21を介して配線VSSに接続され、コンデンサC21の第2端子は配線VSSに接続されている。従って、コンデンサC21の両端子は低電位電圧VSSレベル(0V)にリセットされる。
図3(a)に示すように、クロック信号CLKがLレベルのとき、コンデンサC22の第1端子は、スイッチSW22,SW21を介してコンデンサC21の第1端子に接続される。また、コンデンサC22の第1端子はスイッチSW22を介してオペアンプ31の反転入力端子に接続される。従って、コンデンサC22に蓄積された電荷はスイッチSW22,SW21を介してコンデンサC21に移動する。そして、コンデンサC21の容量値はコンデンサC22の容量値と等しい。従って、オペアンプ31の入力端子には、基準信号電圧VREFを2分の1に分圧した電圧(=VREF/2)が供給される。このとき、オペアンプ31の入力端子に供給される電圧は、サブAD変換器21におけるしきい値電圧Vthと等しい(但し、符号は逆)。
そして、コンデンサC22の第2端子はスイッチSW23を介してオペアンプ31の出力端子に接続される。従って、増幅器25は、基準信号電圧VREFの1/2の電圧を利得に応じて反転増幅し、基準信号電圧VR1を出力する。増幅器25は、スイッチトキャパシタ増幅器の一例である。
図4(a)に示すように、サブAD変換器21は、比較器41、スイッチSW41,SW42、コンデンサC41,C42を有している。
スイッチSW41,SW42は、共通端子と第1切換端子及び第2切換端子を有する切換スイッチである。スイッチSW41,SW42の共通端子はコンデンサC41,C42の第1端子に接続され、コンデンサC41,C42の第2端子は配線VSSに接続されている。スイッチSW41の第1切換端子には基準信号電圧VREFが供給される。スイッチSW41の第2端子とスイッチSW42の第2切換端子は互いに接続され、その接続点は比較器41の第1入力端子に接続されている。比較器41の第2入力端子には入力信号電圧VINが供給される。スイッチSW42の第1端子は配線VSSに接続されている。コンデンサC41の容量値とコンデンサC42の容量値は互いに同じ値に設定されている。
スイッチSW41,SW42は、クロック信号CLKに応答して、共通端子を第1切換端子又は第2切換端子に接続する。例えば、スイッチSW41、SW42は、Hレベルのクロック信号CLKに応答して共通端子を第2切換端子に接続し、Lレベルのクロック信号CLKに応答して共通端子を第1切換端子に接続する。
図4(b)に示すように、スイッチSW41,SW42は、第1のレベル(例えばLレベル)のクロック信号CLKに応答して共通端子を第1切換端子に接続する。このとき、コンデンサC41は、基準信号電圧VREFに応じた電荷を蓄積する。
次に、図4(a)に示すように、スイッチSW41,SW42は、第2のレベル(例えば、Hレベル)のクロック信号CLKに応答して共通端子を第2切換端子に接続する。すると、コンデンサC41に蓄積された電荷の一部は、コンデンサC42に移動する。コンデンサC41,C42の容量値は互いに等しいため、コンデンサC41に残る電荷と、コンデンサC42に移動した電荷の量は、互いに等しい。従って、比較器41には、基準信号電圧VREFの2分の1(=VREF/2)のしきい値電圧Vthが供給される。
比較器41は、しきい値電圧Vthと入力信号電圧VINを比較し、比較結果に応じた値のデジタル信号D[3]を出力する。
図5に示すように、サブDA変換器22は、抵抗R11,R12、スイッチSW51,SW52を有している。
抵抗R11の第1端子には基準信号電圧VREFが供給され、抵抗R11の第2端子は抵抗R12の第1端子に接続され、抵抗R12の第2端子は配線VSSに接続されている。スイッチSW51の第1端子は抵抗R11と抵抗R12の間のノードに接続され、スイッチSW52の第1端子は抵抗R12の第2端子と配線VSSの間のノードに接続されている。スイッチSW51,SW52の第2端子は互いに接続され、その接続点から出力電圧Vdaを出力する。
スイッチSW51,SW52は、デジタル信号D[3]に応じてオンオフする。例えば、スイッチSW51は、「1」のデジタル信号D[3]に応答してオンし、「0」のデジタル信号Dに応答してオフする。スイッチSW52は、「0」のデジタル信号D[3]に応答してオンし、「1」のデジタル信号D[3]に応答してオフする。デジタル信号D[3]が「0」のとき、オンしたスイッチSW52の第1端子が接続された配線VSSのレベルと等しい出力電圧Vda(=0[V])を出力する。また、デジタル信号Dが「1」のとき、オンしたスイッチSW51の第1端子が接続されたノードの電圧VREF/2と等しい出力電圧VOを出力する。
次に、図7(a),(b)にしたがってA/D変換回路10の作用を説明する。なお、図7(a),(b)については、説明に必要な部材の符号を記載する。
例えば、図7(a)に示すように、初段の変換ステージ11は、Lレベルのクロック信号CLKに基づいて第2の動作状態(サンプル・ステート)となる。一方、2段目の変換ステージ12は、Hレベルの反転クロック信号xCLKに基づいて第1の動作状態(ホールド・ステート)となる。
第2の動作状態(サンプル・ステート)の変換ステージ11において、増幅器25は、除算器24のコンデンサC21,C22に蓄積した電荷に応じた基準信号電圧VR1を出力する。そして、第1の動作状態(ホールド・ステート)の変換ステージ12において、除算器24のコンデンサC22は、前段の変換ステージ11から出力される基準信号電圧VR1に応じた電荷を蓄積する。
また、第2の動作状態(サンプル・ステート)の変換ステージ11において、サブAD変換器21は、基準信号電圧VREFに基づいて入力信号電圧VINを変換したデジタル信号D[3]を出力する。そして、増幅器25のコンデンサC11,C12は、入力信号電圧VINに応じた電荷を蓄積する。
次に、図7(b)に示すように、初段の変換ステージ11は、Hレベルのクロック信号CLKに基づいて第1の動作状態(ホールド・ステート)となる。一方、2段目の変換ステージ12は、Lレベルの反転クロック信号xCLKに基づいて第2の動作状態(サンプル・ステート)となる。
第1の動作状態(ホールド・ステート)の変換ステージ11において、増幅器25は、サブDA変換器22の出力電圧と、コンデンサC11,C12に蓄積した電荷に基づく入力信号電圧VI1を出力する。そして、第2の動作状態(サンプル・ステート)の変換ステージ12において、サブAD変換器21は、基準信号電圧VR1に基づいて入力信号電圧VI1を変換したデジタル信号D[2]を出力する。そして、増幅器25のコンデンサC11,C12は、入力信号電圧VI1に応じた電荷を蓄積する。
このように、変換ステージ11は、基準信号電圧VREFと入力信号電圧VINに基づいて、1ビットのデジタル信号D[3]を生成する。そして、変換ステージ11は、デジタル信号D[3]に基づいて、基準信号電圧VREFと入力信号電圧VINに応じた入力信号電圧VI1を生成する。また、変換ステージ11は、基準信号電圧VREFに応じた電荷を2つのコンデンサC21,C22に蓄積する。そして、1つのコンデンサC22の電荷に応じた電圧を増幅器25にて増幅して次段の変換ステージに供給する基準信号電圧VR1を生成する。
変換ステージ12は、基準信号電圧VR1と入力信号電圧VI1に基づいて、1ビットのデジタル信号D[2]を生成する。そして、変換ステージ12は、デジタル信号D[2]に基づいて、基準信号電圧VR1と入力信号電圧VI1に応じた入力信号電圧VI2を生成する。また、変換ステージ12は、基準信号電圧VR1に応じた電荷を2つのコンデンサC21,C22に蓄積する。そして、1つのコンデンサC22の電荷に応じた電圧を増幅器25にて増幅して次段の変換ステージ(図1に示す変換ステージ13)に供給する基準信号電圧VR2を生成する。
次に、比較例のA/D変換回路を説明する。
図8に示すように、A/D変換回路60は、直列に縦続接続された複数(図8では4つ)の変換ステージ61〜64を有している。
1段目の変換ステージ61は、サブAD変換器71、サブDA変換器72、加算器73、増幅器74を有している。サブAD変換器71は、基準信号電圧VREFに基づいて、入力信号電圧VINを1ビットのデジタル信号D[3]へ変換する。サブDA変換器72は、基準信号電圧VREFに基づいて、デジタル信号D[3]に応じた電圧を出力する。加算器73は、入力信号電圧VINとサブDA変換器72の出力電圧に基づいて残差電圧を生成する。増幅器74は、所定の増幅率(例えば2倍)にて残差電圧を増幅し、次段の変換ステージ62に対する入力信号電圧VI1を出力する。
2段目の変換ステージ62は、1段目の変換ステージ61と同様である。つまり、変換ステージ62は、サブAD変換器71、サブDA変換器72、加算器73、増幅器74を有している。サブAD変換器71は、基準信号電圧VREFに基づいて、入力信号電圧VI1を1ビットのデジタル信号D[2]へ変換する。サブDA変換器72は、基準信号電圧VREFに基づいて、デジタル信号D[2]に応じた電圧を出力する。加算器73は、入力信号電圧VI1とサブDA変換器72の出力電圧に基づいて、残差電圧を生成する。増幅器74は、所定の増幅率(例えば2倍)にて残差電圧を増幅し、次段の変換ステージ63に対応する入力信号電圧VI2を出力する。
3段目の変換ステージ63は、2段目の変換ステージ62と同様である。つまり、変換ステージ63は、サブAD変換器71、サブDA変換器72、加算器73、増幅器74を有している。サブAD変換器71は、基準信号電圧VREFに基づいて、入力信号電圧VI2を1ビットのデジタル信号D[1]へ変換する。サブDA変換器72は、基準信号電圧VREFに基づいて、デジタル信号D[1]に応じた電圧を出力する。加算器73は、入力信号電圧VI2とサブDA変換器72の出力電圧に基づいて、残差電圧を生成する。増幅器74は、所定の増幅率(例えば2倍)にて残差電圧を増幅し、次段の変換ステージ64に対応する入力信号電圧VI3を出力する。
最終段(4段目)の変換ステージ64は、サブAD変換器71を有している。サブAD変換器71は、基準信号電圧VREFに基づいて、入力信号電圧VI3を1ビットのデジタル信号D[0]へ変換する。
図8に示すA/D変換回路60の場合、各変換ステージ61〜64に対して基準信号電圧VREFが供給される。各変換ステージ61〜64は、基準信号電圧VREFに応じたしきい値電圧Vth(=VREF/2)と、入力電圧とを比較した結果に応じたデジタル信号D[3]〜D[0]を生成する。そして、各変換ステージ61〜64の増幅器74は、入力電圧とサブDA変換器22の出力電圧の差を増幅して出力電圧を生成する。したがって、各変換ステージ61〜64における入力電圧の範囲は、基準信号電圧VREFに対応する。
ところで、増幅器74における利得おける誤差は、入力電圧の範囲に対する出力電圧の範囲に差を生じさせる。例えば、増幅器74における利得が「2」より小さい場合、入力電圧の範囲より、出力電圧の範囲が狭くなる。
例えば、図9において、実線L60は、入力信号電圧VINを示す。この入力信号電圧VINの範囲をVS1とする。図9に示す一点鎖線L60aは、増幅器74における利得が「2」の場合の入力信号電圧VINに対する出力電圧VOUTを示す。なお、図9において、横軸及び縦軸は電圧である。入力信号電圧VINの範囲は、0[V]から基準信号電圧VREFまでである。入力信号電圧VINがしきい値電圧Vthより低い場合、その入力信号電圧VINを増幅して出力電圧VOUTが生成される。入力信号電圧VINがしきい値電圧より高い場合、その入力信号電圧VINからしきい値電圧Vthを減算した結果を増幅して出力電圧VOUTが生成される。
増幅器74における利得が「2」より小さい場合、図9において実線L60bで示すように、出力電圧VOUTの変化する範囲VS2は、基準信号電圧VREFに応じて設定される入力電圧の範囲VS1よりも狭くなる。
図10(a)〜図10(c)は、変換ステージ61〜63における入力電圧と出力電圧の関係を示す。なお、図10(a)〜図10(c)に示す入力電圧の波形において横軸及び縦軸は入力電圧であり、出力電圧の波形において横軸は入力電圧、縦軸は出力電圧である。
図10(a)は、初段の変換ステージ61(図8参照)における入力信号電圧VINと出力電圧VI1の関係を示す。一点鎖線L61aは入力信号電圧VINを示し、実線L61b,L61cは出力電圧VI1を示す。入力信号電圧VINは、0[V]から基準信号電圧VREFまで変化する。入力信号電圧VINがしきい値電圧Vthより低いとき、変換ステージ61のサブAD変換器71は「0」のデジタル信号D[3]を出力する。そして、増幅器74は、実線L61bで示す出力電圧VI1を出力する。
入力信号電圧VINがしきい値電圧Vthより高いとき、サブAD変換器71は「1」のデジタル信号D[3]を出力する。そして、増幅器74は、実線L61cで示す出力電圧VI1を出力する。
図10(a)において、出力電圧VI1の最大値V1mは、次段の変換ステージ62(図8参照)における入力信号電圧VI1の上限となる。つまり、変換ステージ61において、入力信号電圧VI1の範囲は、0[V]から最大値V1mまでとなる。
図10(b)は、2段目の変換ステージ62(図8参照)における入力信号電圧VI1と出力電圧VI2の関係を示す。一点鎖線L62aは入力信号電圧VI1を示し、実線L62b,L62cは出力電圧VI2を示す。上記したように、入力信号電圧VI1は、0[V]から初段における出力電圧VI1の最大値V1mまでである。
入力信号電圧VI1がしきい値電圧Vthより低いとき、変換ステージ62のサブAD変換器71は「0」のデジタル信号D[2]を出力する。そして、増幅器74は、実線L62bで示す出力電圧VI2を出力する。入力信号電圧VI1の範囲は、0[V]からしきい値電圧Vthまでである。したがって、実線L62bで示す出力電圧VI2の範囲は、図10(a)と同様に、0[V]から最大値V1mまでとなる。この場合、次段(3段目)の変換ステージ63における動作は、2段目の変換ステージ62と同じである。
入力信号電圧VI1がしきい値電圧Vthより高いとき、サブAD変換器71は「1」のデジタル信号D[2]を出力する。そして、増幅器74は、実線L62cで示す出力電圧VI2を出力する。入力信号電圧VI1の範囲は、しきいしきい値電圧Vthから最大値V1mまでである。このため、実線L62cで示す出力電圧VI2の範囲は、0[V]から最大値V1mに応じた最大値V2mまでとなる。
図10(c)は、3段目の変換ステージ63(図8参照)における入力信号電圧VI2と出力電圧VI3の関係を示す。一点鎖線L63aは入力信号電圧VI2を示し、実線L63bは出力電圧VI3を示す。上記したように、入力信号電圧VI2は、0[V]から2段目における出力電圧VI2の最大値V2mまでである。
この変換ステージ63において、入力信号電圧VI2の最大値V2mはしきい値電圧Vthより低い。このため、変換ステージ63のサブAD変換器71は「0」のデジタル信号D[1]を出力し、「1」のデジタル信号D[1]を出力しない。したがって、図8に示すA/D変換回路60では、単調増加が得られない場合がある。
これに対し、図1に示す変換回路10の各変換ステージ11〜14は、デジタル信号のビット数に応じて基準信号電圧を分圧し、その分圧電圧を増幅器25により増幅して次段の基準信号電圧を生成する。
例えば、図3(a)に示す初段の変換ステージ11において、サブAD変換器21は、基準信号電圧VREFに応じて設定したしきい値電圧Vthと、入力信号電圧VINを比較して1ビットのデジタル信号D[3]を生成する。このサブAD変換器21におけるしきい値電圧Vthは、基準信号電圧VREFの1/2の電圧である。
図3(b)に示すように、初段の変換ステージ11は、基準信号電圧VREFに応じた電荷を1つのコンデンサC22に蓄積し、そのコンデンサC22にコンデンサC21に接続する。両コンデンサC21,C22の容量値は互いに等しいため、1つのコンデンサC22に蓄積された電荷に応じた電圧は、基準信号電圧VREFの1/2である。そして、増幅器25は、コンデンサC22に蓄積された電荷に応じた電圧を増幅して基準信号電圧VR1を出力する。
図6(a),図6(b)は、本実施形態の変換ステージにおける入力電圧と出力電圧(残差電圧)の関係を示す。なお、図6(a),図6(b)に示す入力電圧の波形において横軸及び縦軸は入力電圧であり、出力電圧の波形において横軸は入力電圧、縦軸は出力電圧(残差電圧)である。
初段の変換ステージ11において、サブAD変換器21は、図6(a)の一点鎖線L11aにて示す入力信号電圧VINを基準信号電圧VREFに基づくしきい値電圧Vthと比較し、入力信号電圧VINがしきい値電圧Vthより低いとき、「0」のデジタル信号D[3]を出力する。そして、増幅器25は、図6(a)の実線L11bで示す入力信号電圧VI1を出力する。一方、サブAD変換器21は、入力信号電圧VINがしきい値電圧Vthより高いとき、「1」のデジタル信号D[3]を出力する。増幅器25は、実線L11cで示す入力信号電圧VI1を出力する。また、増幅器25は、基準信号電圧VREFに基づいて、基準信号電圧VR1を出力する。この基準信号電圧VR1は、入力信号電圧VI1の最大値と等しい。
2段目の変換ステージ12において、サブAD変換器21は、前段の入力信号電圧VI1を基準信号電圧VR1に基づくしきい値電圧Vt2と互いに比較し、図6(b)の一点鎖線L12aにて示す入力信号電圧VI1がしきい値電圧Vt2より低いとき、「0」のデジタル信号D[2]を出力する。そして、増幅器25は、図6(b)の実線L12bで示す入力信号電圧VI2を出力する。一方、入力信号電圧VI1がしきい値電圧Vt2より高いとき、「1」のデジタル信号D[2]を出力する。そして、増幅器25は、実線L12cで示す入力信号電圧VI2を出力する。また、増幅器25は、基準信号電圧VR1に基づいて、基準信号電圧VR2を出力する。この基準信号電圧VR2は、入力信号電圧VI2の最大値と等しい。
このように、2段目の変換ステージ12は、入力信号電圧VI1がしきい値電圧Vt2より低いときと、入力信号電圧VI1がしきい値電圧Vt2より高いときとで、同様に変化する入力信号電圧VI2を出力する。そして、3段目の変換ステージ13(図1参照)は、入力信号電圧VI2を基準信号電圧VR2に基づくしきい値電圧と比較する。この3段目の変換ステージ13において、入力信号電圧VI2がしきい値電圧を越える。このため、図1に示すA/D変換回路10において、入力信号電圧VINの変化(増加)に対して、デジタル信号D[n]が単調増加する。
直列接続された変換ステージ間における電圧範囲について説明する。
各変換ステージの増幅器は、負帰還を用いた増幅器である。
負帰還を用いた増幅器25における伝達関数は、
H=A/(1+βA)
である。なお、β:帰還係数、A:増幅器の利得、である。例えば、増幅器25において2倍の増幅を行うとき、β=0.5である。
従って、初段の変換ステージ11から出力される入力信号電圧VI1の範囲と、2段目の変換ステージ12における入力電圧範囲とが互いに一致することが好ましい。なお、2段目以降の変換ステージ12〜14においても同様である。
図8に示すA/D変換回路60において、入力信号電圧VINは、0[V]から基準信号電圧VREFの範囲である。図8に示すA/D変換回路60において、初段の変換ステージ61における入力信号電圧VI1の範囲は、入力信号電圧VINの最大値をVIFとすると、
VI1=VIF×A/(1+βA)
となる。したがって、初段の変換ステージ61の出力電圧範囲VOFbと、2段目の変換ステージ62の入力電圧範囲VIFaの比VOFb/VIFaは、
VOFb/VIFa=(VIF×A/(1+βA))/VREF
となる。初段の変換ステージ61における入力信号電圧VINの最大値は基準信号電圧VREFである。したがって、上記式は、
VOFb/VIFa=A/(1+βA)
となる。
このように、比較例のA/D変換回路60では、初段の変換ステージ61における出力電圧範囲が、2段目の変換ステージ62における入力電圧範囲より狭い。2段目以降の変換ステージ63,64についても同様である。
一方、本実施形態のA/D変換回路10は、入力信号電圧VINと同様に、基準信号電圧VREFに基づく基準信号電圧VR1を増幅器25から出力する。したがって、2段目の変換ステージ12における入力電圧範囲VIFaは、
VIFa=VREF×A/(1+βA)
となる。そして、初段の変換ステージ11における出力電圧範囲VOFbは、図8に示すA/D変換回路60と同様に、
VOFb=VIF×A/(1+βA)
となる。したがって、初段の変換ステージ11の出力電圧範囲VOFbと、2段目の変換ステージ12の入力電圧範囲VIFaの比VOFb/VIFaは、
VOFb/VIFa=(VIF×A/(1+βA))/(VREF×A/(1+βA))=1
となる。
このように、本実施形態のA/D変換回路10は、初段の変換ステージ11における出力電圧範囲と、2段目の変換ステージにおける入力電圧範囲が一致する。つまり、初段の変換ステージ11は、基準信号電圧VREFに基づいた電圧VRa(=VREF/2)を生成し、この電圧VRaを増幅器25にて増幅して次段の変換ステージ12の基準信号電圧VR1を出力することで、入力信号電圧VI1に応じた入力電圧範囲を設定する。これにより、本実施形態のA/D変換回路10において、単調増加特性が得られる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1−1)初段の変換ステージ11は、基準信号電圧VREFに基づいて入力信号電圧VINをデジタル信号D[3]に変換する。そして、変換ステージ11は、デジタル信号D[3]に基づいて基準信号電圧VREFと入力信号電圧VINの差に増幅器25により増幅して、次段の変換ステージ12に対する入力信号電圧VI1を生成する。また、変換ステージ11は、基準信号電圧VREFに基づいて、増幅器25の増幅率に応じた電圧VRaを生成し、その電圧VRaを増幅器25により増幅して、次段の変換ステージ12に対する基準信号電圧VR1を生成する。2段目の変換ステージ12は、基準信号電圧VR1に基づいて入力信号電圧VI1をデジタル信号D[2]に変換する。
このように、基準信号電圧VREFに基づいて生成した電圧VRaを、次段の入力信号電圧VI1を生成する増幅器25により増幅して次段の基準信号電圧VR1を生成する。したがって、増幅器25の増幅率を基準信号電圧VREFに応じて正確に設定することなく、変換ステージ12における入力信号電圧VI1の電圧範囲と、変換ステージ12における基準信号電圧VR1の電圧範囲を一致させることができる。そして、変換ステージ13においても変換ステージ12と同様に、入力信号電圧の電圧範囲と基準信号電圧の電圧範囲を一致させることができる。このため、A/D変換回路10において、入力信号電圧VINの変化に対して、単調に増加するデジタル信号D[3:0]が得られる。つまり、デジタル信号D[3:0]の直線性が良いA/D変換回路10を得ることができる。
(1−2)変換ステージ12における入力信号電圧VI1の電圧範囲を基準信号電圧VREFに応じて正確に設定するためには、変換ステージ11において高利得な増幅器を必要とする。直列に縦続接続された複数の変換ステージにおいて、同様に、高利得な増幅器を必要とする。このような高利得の増幅器は、A/D変換回路の占有面積の増加と消費電力の増加を招く要因となる。
これに対し、本実施形態のA/D変換回路10は、高利得の増幅器を用いることなく、変換ステージ12等における入力信号電圧の電圧範囲と、基準信号電圧の電圧範囲を一致させることができる。このため、占有面積や消費電力の増加を抑制することができる。
(第二実施形態)
図11に示すように、アナログデジタル変換回路100は、複数(図11において4つ)の変換ステージ101〜104と、各変換ステージ101〜104を制御する制御回路110を有している。
制御回路110は、クロック信号CLKに基づいて、各変換ステージ101〜104の動作状態(変換状態)を制御するための制御信号SCを生成する。また、制御回路110は、各変換ステージ101〜104によってパイプライン処理を行うように各制御信号SCを生成する。
各変換ステージ101〜104は、制御回路110により生成される制御信号SCに基づいて動作し、デジタル信号D[3]〜D[0]を生成する。
初段の変換ステージ101は、基準信号電圧VREFに基づいて入力信号電圧VINをデジタル信号D[3]へ変換する。また、変換ステージ101は、デジタル信号D[3]に基づいて、基準信号電圧VREFと入力信号電圧VINに応じた入力信号電圧VI1を生成する。さらに、変換ステージ101は、基準信号電圧VREFに基づいて基準信号電圧VR1を生成する。
同様に、2段目の変換ステージ102は、初段の変換ステージ101にて生成された基準信号電圧VR1と入力信号電圧VI1に基づいて、その入力信号電圧VI1をデジタル信号D[2]に変換する。また、変換ステージ101は、デジタル信号D[2]に基づいて、基準信号電圧VR1と入力信号電圧VI1に応じた入力信号電圧VI2を生成する。さらに、変換ステージ101は、基準信号電圧VR1に基づいて基準信号電圧VR2を生成する。
同様に、3段目の変換ステージ103は、前段の変換ステージ102にて生成された基準信号電圧VR2と入力信号電圧VI2に基づいて、その入力信号電圧VI2をデジタル信号D[1]に変換する。また、変換ステージ103は、デジタル信号D[1]に基づいて、基準信号電圧VR2と入力信号電圧VI2に応じた入力信号電圧VI3を生成する。さらに、変換ステージ103は、基準信号電圧VR2に基づいて基準信号電圧VR3を生成する。
最終段の変換ステージ104は、前段の変換ステージ103にて生成された基準信号電圧VR3と入力信号電圧VI3に基づいて、その入力信号電圧VI3をデジタル信号D[0]に変換する。
図12に示すように、初段の変換ステージ101は、サブAD変換器(「subA/D」と表記)121、サブDA変換器(「C−D/A」と表記)122、基準保持回路(「Scaled Vref」と表記)123、信号保持回路(「SC for Signal」と表記)124、増幅器([Amp]と表記)125を有している。
変換ステージ101の外部入力端子P1には基準信号電圧VREFが供給される。また、変換ステージ101の外部入力端子P2には入力信号電圧VINが供給される。
基準信号電圧VREFは、基準保持回路123に供給される。基準保持回路123は、基準信号電圧VREFに基づいて、増幅器125の増幅率に応じた基準信号電圧VRnを生成する。増幅器125は、基準信号電圧VRnを増幅した基準信号電圧VR1を生成する。この基準信号電圧VR1は、次段の変換ステージ102(図11参照)に供給される。
入力信号電圧VINは、信号保持回路124に供給される。信号保持回路124は、入力信号電圧VINに応じた電荷を保持する。
また、入力信号電圧VINは、サブAD変換器121に供給される。サブAD変換器121には、基準信号電圧VREFが供給される。サブAD変換器121は、基準信号電圧VREFに基づいて、入力信号電圧VINを1ビットのデジタル信号D[3]へ変換する。例えば、サブAD変換器121は、入力信号電圧VINに応じた電荷を保持する。また、サブAD変換器121は、基準信号電圧VREFに応じた電荷を保持する。そして、サブAD変換器121は、両電荷を比較し、その比較結果に応じたデジタル信号D[3]を出力する。デジタル信号D[3]は、サブDA変換器122に供給される。
サブDA変換器122は、例えば電荷共有型のサブDA変換器である。サブDA変換器122には、基準信号電圧VREFが供給される。このサブDA変換器122は、信号保持回路124により保持された電荷と、基準信号電圧VREFに応じた電荷を、デジタル信号D[3]に応じて加算又は減算し、その演算結果に応じた入力信号電圧VInを生成する。
増幅器125は、入力信号電圧VInを増幅した入力信号電圧VI1を生成する。この入力信号電圧VI1は、次段の変換ステージ102(図11参照)に供給される。
上記したように、変換ステージ101は、複数の変換状態を遷移し、入力信号電圧VINと基準信号電圧VREFに応じた入力信号電圧VI1と、基準信号電圧VREFに応じた基準信号電圧VR1とを生成する。
図11に示す2段目の変換ステージ102、3段目の変換ステージ103は、初段の変換ステージ101と同じであるため、図面及び説明を省略する。また、図11に示す最終段の変換ステージ104は、図2(b)に示す変換ステージ14と同様に、サブAD変換器121を有し、基準信号電圧VR3に基づいて入力信号電圧VI3をデジタル信号D[0]に変換する。
図13に示すように、制御回路110は、クロック信号生成回路(「Clock gen」と表記)111と制御信号生成回路(「Control logic」と表記)112を有している。
クロック信号生成回路111は、クロック信号CLKに基づいて、変換ステージ101の変換状態に応じた複数(図において4つ)の状態制御信号CK1〜CK4を生成する。
図14に示すように、クロック信号生成回路111は、Hレベルの期間が互いに異なる4つの状態制御信号CK1〜CK4を生成する。各状態制御信号CK1〜CK4において、Hレベルである期間は、例えばクロック信号CLKの周期の1/2である。
制御信号生成回路112は、状態制御信号CK1〜CK4に基づいて、変換ステージ101に含まれる複数のスイッチを制御するスイッチ制御信号SC1〜SC8を生成する。図11に示す制御信号SCは、これらのスイッチ制御信号SC1〜SC8を含む。
例えば、図12に示す変換ステージ101のサブAD変換器121は、基準信号電圧VREFを保持するために制御されるスイッチ、入力信号電圧VINを保持するために制御されるスイッチを含む。サブDA変換器122、基準保持回路123、信号保持回路124、増幅器125も同様である。
各変換状態における動作の概略を説明する。
図15(a)に示すサンプル・シグナル・ステート(Sample.signal State)(第1の状態)において、サブAD変換器121と信号保持回路124は、入力信号電圧VINを保持する。図15(b)に示すサンプル・リファレンス・ステート(Sample.referenceState)(第2の状態)において、基準保持回路123,サブAD変換器121,サブDA変換器122は基準信号電圧VREFを保持する。図15(c)に示すコンパリソン・ステート(Comparison State)(第3の状態)において、サブAD変換器121は、保持した入力信号電圧VINと基準信号電圧VREFに応じたデジタル信号D[3]を生成する。図15(d)に示すホールド・シグナル・ステート(Hold.signal State)(第4の状態)において、サブDA変換器122は、信号保持回路124に保持された入力信号電圧VINと、保持した基準信号電圧VREFと、デジタル信号D[3]に基づいて入力信号電圧VInを出力し、増幅器125は入力信号電圧VInを増幅して入力信号電圧VI1を出力する。図15(e)に示すホールド・リファレンス・ステート(Hold.referenceState)(第5の状態)において、基準保持回路123は、保持した基準信号電圧VREFに応じた基準信号電圧VRnを出力し、増幅器125は、基準信号電圧VRnを増幅した基準信号電圧VR1を出力する。
なお、図15(a)〜(e)は変換状態の順番を示すものではない。例えば、図15(e)に示すホールド・リファレンス・ステートでは、基準保持回路123に保持した基準信号電圧VREFに応じた基準信号電圧VR1を増幅器125から出力する。このため、ホールド・リファレンス・ステートと同時に、基準保持回路123と増幅器125を使用しないステート、例えば、図15(a)に示すサンプル・シグナル・ステートとすることが可能である。なお、ホールド・リファレンス・ステートを、図15(c)に示すコンパリソン・ステートと同時としてもよい。
したがって、各変換ステージは、4つの変換状態となる期間を含む1つの変換サイクルにより、1ビットのデジタル信号を出力する。そして、各変換ステージは、変換サイクルにおける各処理を繰り返し実行し、各変換サイクルにおいてデジタル信号D[3]〜D[0]を出力する。
各変換ステージにおける変換状態、各変換状態の順番は、各変換状態の動作に応じて設定される。
例えば、図12に示す変換ステージ101において、図15(c)に示すコンパリソン・ステートでは、サブAD変換器121は1ビットのデジタル信号D[3]を出力する。図15(d)に示すホールド・シグナル・ステートでは、サブDA変換器122は、この1ビットのデジタル信号D[3]に基づいて、信号保持回路124にて保持された入力信号電圧VINに対して、保持した基準信号電圧VREFを加算又は減算して入力信号電圧VInを出力する。したがって、コンパリソン・ステートからホールド・シグナル・ステートの間において、入力信号電圧VINを保持するサンプル・シグナル・ステートとすることはできない。
また、1つの変換ステージは、次の変換ステージに対して、基準信号電圧、残差電圧に応じた出力電圧を出力する。したがって、2段目以降の変換ステージ101〜104は、前段の変換ステージ101〜104から出力される基準信号電圧,出力電圧を受け取る状態(ステート)である。つまり、1つの変換ステージがホールド・リファレンス・ステートのとき、後段の変換ステージがサンプル・リファレンス・ステートである。同様に、1つの変換ステージがホールド・シグナル・ステートのとき、後段の変換ステージがサンプル・シグナル・ステートである。
図16(a)は、各変換ステージ101〜104における変換状態の一例を示す。
図16(a)において、上段は初段の変換ステージ101の状態の遷移、中段は2段目の変換ステージ102の状態遷移、下段は3段目の変換ステージ103の状態遷移を示す。
例えば、初段の変換ステージ101の状態(ステート)は、サンプル・シグナル・ステート、コンパリソン・ステート及びホールド・リファレンス・ステート、サンプル・リファレンス・ステート、ホールド・シグナル・ステートの順番で遷移する。そして、初段の変換ステージ101がホールド・リファレンス・ステートのとき、2段目の変換ステージ102はサンプル・シグナル・ステートとなる。したがって、初段の変換ステージ101にて生成する入力信号電圧VI1を、2段目の変換ステージ102が受け取る。また、2段目の変換ステージ102がホールド・リファレンス・ステートのとき、3段目の変換ステージ103はサンプル・リファレンス・ステートである。したがって、2段目の変換ステージ102にて生成する基準信号電圧VR2を、3段目の変換ステージ103が受け取る。
なお、図16(b)に示すように、ホールド・リファレンス・ステートを、サンプル・シグナル・ステートと同時に制御するようにしてもよい。例えば、初段の変換ステージ101を、サンプル・シグナル・ステート及びホールド・リファレンス・ステート、サンプル・リファレンス・ステート、コンパリソン・ステート、ホールド・シグナル・ステートの順番で遷移するように制御する。
このように変換ステージの状態(ステート)を制御することにより、前段の変換ステージにおいて生成した出力電圧と基準信号電圧を後段の変換ステージが受け取ることができる。また、1回のAD変換サイクルを4つの変換状態遷移とすることで、1回のAD変換サイクルに要する時間を、5つの変換状態を互いに異なるタイミングとする場合と比べて短くすることができる。
次に、変換ステージの回路の一例を説明する。
図17に示すように、初段の変換ステージ101は、サブAD変換器(「subA/D」と表記)121、サブDA変換器122、基準保持回路123、信号保持回路124、増幅器125、スイッチSWa,SWb,SW61,SW62を有している。
変換ステージ101の外部入力端子P1には基準信号電圧VREFが供給される。変換ステージ101の外部入力端子P2には入力信号電圧VINが供給される。
外部入力端子P1はスイッチSWaの第1端子に接続され、スイッチSWaの第2端子は供給経路126に接続されている。同様に、外部入力端子P2はスイッチSWbの第1端子に接続され、スイッチSWbの第2端子は供給経路126に接続されている。したがって、供給経路126には、オンしたスイッチSWaを介して基準信号電圧VREFが供給される。また、供給経路126には、オンしたスイッチSWbを介して入力信号電圧VINが供給される。
図17に示す変換ステージ101は、1つの供給経路126を介して、基準信号電圧VREFと入力信号電圧VINを、サブAD変換器121,サブDA変換器122,基準保持回路123,信号保持回路124,増幅器125へ供給するものである。なお、基準信号電圧VREFと入力信号電圧VINのそれぞれに対応する供給経路を含む変換ステージとしてもよい。
スイッチSWaは、基準保持回路123等が基準信号電圧VREFを保持するタイミングに応じて制御される。スイッチSWbは、信号保持回路124等が入力信号電圧VINを保持するタイミングに応じて制御される。したがって、供給経路126は、異なるタイミングで、基準信号電圧VREFと入力信号電圧VINを供給する。
サブAD変換器121はスイッチSW61,SW62を介して供給経路126に接続されている。スイッチSW62は、基準信号電圧VREFの供給タイミングに応じて制御される。スイッチSW61は、入力信号電圧VINの供給タイミングに応じて制御される。サブAD変換器121は、スイッチSW62を介して入力される基準信号電圧VREFを保持する。そして、サブAD変換器121は、スイッチSW61を介して入力される入力信号電圧VINを、保持した基準信号電圧VREFと比較した結果に応じて、1ビットのデジタル信号D[3]を出力する。
サブDA変換器122は、例えば電荷共有型サブDA変換器である。サブDA変換器122は、コンデンサC71とスイッチSW71〜76を有している。
コンデンサC71の第1端子(図において上側の端子)はスイッチSW71の第1端子に接続され、スイッチSW71の第2端子は供給経路126に接続されている。コンデンサC71の第2端子(図において下側の端子)はスイッチSW72の第1端子に接続され、スイッチSW72の第2端子にはコモン電圧VCMが供給される。コモン電圧VCMは、例えば、グランド(=0V)である。
また、コンデンサC71の第1端子は、スイッチSW73の第1端子とスイッチSW76の第1端子に接続されている。スイッチSW73の第2端子は供給経路126に接続され、スイッチSW76の第2端子にはコモン電圧VCMが供給される。
また、コンデンサC71の第2端子は、スイッチSW74の第1端子とスイッチSW75の第1端子に接続されている。スイッチSW74の第2端子にはコモン電圧VCMが供給され、スイッチSW76の第2端子は供給経路126に接続されている。
このサブDA変換器122は、スイッチSW71,SW72がオンし、スイッチSW73〜SW76がオフすることで、コンデンサC71に基準信号電圧VREFに応じた電荷を蓄積する。スイッチSW73〜SW76は、サブAD変換器121の出力信号(デジタル信号D[3])に応じてオンオフされる。そして、サブDA変換器122は、スイッチSW73〜SW76の制御に応じて、後述する信号保持回路124に保持される入力信号電圧VINと基準信号電圧VREFの間の差電圧を生成する。
基準保持回路123は、コンデンサC81,C82、スイッチSW81〜SW83を有している。コンデンサC81の第1端子にはコモン電圧VCMが供給され、コンデンサC81の第2端子はスイッチSW81の第1端子に接続され、スイッチSW81の第2端子は供給経路126に接続されている。同様に、コンデンサC82の第1端子にはコモン電圧VCMが供給され、コンデンサC82の第2端子はスイッチSW82の第1端子に接続され、スイッチSW82の第2端子は供給経路126に接続されている。そして、コンデンサC82の両端子間にはスイッチSW83が接続されている。スイッチSW83は、コンデンサC82に蓄積された電荷を放電し、コンデンサC82の両端子における電位を等しくする。
基準保持回路123は、コンデンサC81に、スイッチSW81がオンされるタイミングで供給経路126に供給される電圧(基準信号電圧VREF)に応じた電荷を蓄積する。そして、コンデンサC81に蓄積した電荷は、スイッチSW82がオンすることでコンデンサC82に移動する。これにより、コンデンサC81の両端子間に、基準信号電圧VREFを分圧した保持電圧を生成する。
信号保持回路124は、コンデンサC91とスイッチSW91を有している。スイッチSW91の第1端子は供給経路126に接続され、スイッチSW91の第2端子はコンデンサC91の第1端子に接続され、コンデンサC91の第2端子にはコモン電圧VCMが供給される。信号保持回路124は、コンデンサC91に、スイッチSW91がオンされるタイミングで供給経路126に供給される電圧(入力信号電圧VIN)に応じた電荷を蓄積する。
増幅器125は、オペアンプ127、コンデンサC101、スイッチSW101〜SW103を有している。スイッチSW101の第1端子は供給経路126に接続され、スイッチSW101の第2端子はオペアンプ127の反転入力端子に接続されている。オペアンプ127の非反転入力端子にはコモン電圧VCMが供給される。オペアンプ127の出力端子と反転入力端子の間にはコンデンサC101が接続されている。このコンデンサC101には並列にスイッチSW102が接続されている。オペアンプ127の出力端子はスイッチSW103の第1端子に接続され、スイッチSW103の第2端子は外部出力端子P3に接続されている。
次に、2段目の変換ステージ102を説明する。なお、初段の変換ステージ101と同じ部材については同じ符号を付し、説明を省略する。
図18に示すように、変換ステージ102は、1つの外部入力端子P11に対して供給経路126が接続されている。
つまり、2段目の変換ステージ102は、初段の変換ステージ101に対して、基準信号電圧VREFと入力信号電圧VINを選択的に供給経路126に対して供給するためのスイッチSWa,SWbが省略されている。
なお、3段目の変換ステージ103は、2段目の変換ステージ102と同様であるため、図面及び説明を省略する。
図19(a)に示すように、サブAD変換器121は、比較器141、コンデンサC141〜C143、スイッチSW141,SW142を有している。比較器141の非反転入力端子はコンデンサC141の第1端子に接続され、コンデンサC141の第2端子は配線VSSに接続されている。また、コンデンサC141の第1端子には、スイッチSW61を介して入力信号電圧VINが供給される。
比較器141の反転入力端子はスイッチSW141,SW142に接続されている。スイッチSW141,SW142は切り替えスイッチである。スイッチSW141の共通端子はコンデンサC142の第1端子に接続され、コンデンサC142の第2端子は配線VSSに接続されている。スイッチSW141の第1端子には基準信号電圧VREFが供給され、スイッチSW141の第2端子はスイッチSW142の第2端子に接続されている。両スイッチSW141,SW142の第2端子の間のノードは比較器141の反転入力端子に接続されている。スイッチSW142の共通端子はコンデンサC143の第1端子に接続され、コンデンサC143の第2端子は配線VSSに接続されている。スイッチSW142の第1端子は配線VSSに接続されている。コンデンサC141〜C143の容量値は、互いに等しく設定されている。
このサブAD変換器121は、スイッチSW61がオンされてコンデンサC141に入力信号電圧VINに応じた電荷を蓄積する(サンプル・シグナル・ステート)。
次に、図19(b)に示すように、スイッチSW61がオフされる。スイッチSW141,SW142の共通端子が第1端子にそれぞれ接続される。コンデンサC142は、スイッチSW141を介して供給される基準信号電圧VREFに応じた電荷を蓄積する(サンプル・リファレンス・ステート)。コンデンサC143は、スイッチSW142により両端子が配線VSSに接続され、電荷が放電される。
次に、図19(c)に示すように、スイッチSW141,SW142の共通端子が第2端子に接続されると、コンデンサC142の電荷はスイッチSW141,SW142を介してコンデンサC143に移動する。これにより、コンデンサC142に蓄積された電荷量は、コンデンサC142,C143の容量比に応じて変化する。両コンデンサC142,C143の容量値は互いに等しいため、コンデンサC142の電荷は、基準信号電圧VREFに応じた電荷の1/2となる。比較器141は、コンデンサC141の電荷に応じた電圧(=VIN)と、コンデンサC142(C143)の電荷に応じた電圧(=VREF/2)を比較した結果に応じた値のデジタル信号D[3]を出力する(コンパリソン・ステート)。
次に、サブDA変換器122の動作を説明する。
なお、ここでは、信号電圧Vsを基準電圧Vrに基づく電圧を生成する場合を説明する。
先ず、図20(a)に示すように、スイッチSWb,SW91がオンされ、信号電圧Vsに応じた電荷を、信号保持回路124のコンデンサC91に蓄積する(サンプル・シグナル・ステート)。
次に、図20(b)に示すように、スイッチSW71,SW72がオンされ、基準電圧Vrに応じた電荷を、サブDA変換器122のコンデンサC71に蓄積する(サンプル・リファレンス・ステート)。
次いで、図20(c)に示すように、スイッチSW73,SW74がオンされると、供給経路126の電圧V(126)は、コンデンサC91,C71の電荷に基づいて、
V(126)=C(Vs+Vr)/2C=(Vs+Vr)/2
となる。但し、「C」はコンデンサC91,C71の容量値である。
一方、図20(d)に示すように、スイッチSW75,SW76がオンされると、供給経路126の電圧V(126)は、コンデンサC91,C71の電荷に基づいて、
V(126)=C(Vs−Vr)/2C=(Vs−Vr)/2
となる。
図21は、図17,図18に示すスイッチ及びコンポーネント(サブAD変換器121)の動作をステート毎に示す。サブDA変換器122のスイッチSW73〜SW76は、サブAD変換器121から出力されるデジタル信号に応答してオンオフする。他のスイッチは、図13に示す制御信号生成回路112により生成される制御信号に応答してオンオフする。
例えば、スイッチSW61は、サンプル・シグナル・ステートの時にオンされる。サブAD変換器121は、スイッチSW61を介して供給される電圧(入力信号電圧VIN)を保持する。また、スイッチSW62は、サンプル・リファレンス・ステートのときにオンされる。サブAD変換器121は、スイッチSW62を介して供給される電圧(基準信号電圧VREF)を保持する。そして、サブAD変換器121は、コンパリソン・ステートのとき、保持した電圧(VIN,VREF)に応じたデジタル信号D[n](nは各変換ステージを示す番号)を出力する。
また、増幅器125のスイッチSW102は、残差電圧を増幅した入力信号電圧を出力するホールド・シグナル・ステートと、基準信号電圧を出力するホールド・リファレンス・ステート以外のステートでオンすればよい。なお、図21では、サンプル・シグナル・ステートとサンプル・リファレンス・ステートにおいてオンするように示している。例えば、ホールド・リファレンス・ステートは、第一実施形態と同様に、コンパリソン・ステートと同時に制御される。このため、増幅器125のスイッチSW101,SW103は、ホールド・シグナル・ステート又はホールド・リファレンス・ステートと同様にオン又はオフされる。なお、1回のAD変換サイクルにおいて5つの変換状態を遷移するように変換ステージを制御した場合、コンパリソン・ステートにおいてスイッチSW102をオンしスイッチSW102,SW103をオフするようにしてもよい。
次に、図22(a),(b),図23(a),(b)にしたがって各変換状態における変換ステージの動作を説明する。なお、図17に示す初段の変換ステージ101と、図18に示す2段目の変換ステージ102(3段目の変換ステージ103も同様)において、共通な部分の動作を説明する。つまり、図18に示す変換ステージ102を用いて動作を説明する。なお、図22(a),(b),図23(a),(b)には、説明に必要な部材の符号を付す。そして、説明する動作に係る部材について符号を付す。なお、コンパリソン・ステートと同時にホールド・リファレンス・ステートに行うものとする。
図22(a)は、サンプル・シグナル・ステートを示す。このステートにおいて、スイッチSW61がオンされる。サブAD変換器121は、スイッチSW61を介して供給される入力信号電圧VI1を保持する。また、スイッチSW91がオンされ、信号保持回路124のコンデンサC91に、入力信号電圧VI1に応じた電荷が蓄積される。そして、増幅器125のスイッチSW102がオンされ、コンデンサC101がリセットされる。また、基準保持回路123のスイッチSW83がオンされ、コンデンサC82がリセットされる。
図22(b)は、ホールド・リファレンス・ステート及びコンパリソン・ステートを示す。このステートにおいて、基準保持回路123のスイッチSW81がオンされ、コンデンサC81に蓄積された電荷がコンデンサC82に移動する。そして、増幅器125のスイッチSW101,SW103がオンされ、コンデンサC81,C82の電荷に応じた基準信号電圧VR2が出力される。
図23(a)は、サンプル・リファレンス・ステートを示す。このステートにおいて、基準保持回路123のスイッチSW81がオンされ、基準信号電圧VREFに応じた電荷がコンデンサC81に蓄積される。また、スイッチSW62がオンされ、サブAD変換器121はスイッチSW62を介して供給される基準信号電圧VREFを保持する。そして、サブDA変換器122のスイッチSW71,SW72がオンされ、コンデンサC71に基準信号電圧VREFに応じた電荷が蓄積される。
図23(b)は、ホールド・シグナル・ステートを示す。このステートにおいて、信号保持回路124のスイッチSW91がオンされる。また、サブDA変換器122のスイッチSW73〜SW76がデジタル信号D[2]に応じてオンオフされる。さらに、増幅器125のスイッチSW101,SW103がオンされる。これにより、コンデンサC71,C91の電荷とデジタル信号D[2]に応じて、増幅器125から入力信号電圧VI2が出力される。
図24は、各変換ステージ101〜104における状態遷移と、各変換ステージ101〜104における供給経路126の電位の変化の一例を示す。
なお、図24において、電圧V11は初段の変換ステージ101の供給経路126の電圧、電圧V12は2段目の変換ステージ102の供給経路126の電圧、電圧V13は3段目の変換ステージ103の供給経路126の電圧を示す。
なお、図25(a)に示すサブAD変換器150を、上記の変換ステージ101〜104に用いることもできる。
サブAD変換器150は、比較器151、コンデンサC151,C152、スイッチSW151〜SW155を有している。
比較器151の反転入力端子はコンデンサC151,C152の第1端子とスイッチSW151の第1端子に接続され、スイッチSW151の第2端子にはコモン電圧VCMが供給される。コンデンサC151の第2端子はスイッチSW152,SW153の第1端子に接続されている。スイッチSW152の第2端子にはコモン電圧VCMが供給される。スイッチSW153の第2端子には入力信号電圧VINが供給される。コンデンサC152の第2端子はスイッチSW154,SW155の第1端子に接続されている。スイッチSW154の第2端子には基準信号電圧VREFが供給される。スイッチSW155の第2端子にはコモン電圧VCMが供給される。比較器151の非反転入力端子にはコモン電圧VCMが供給される。
図25(a)は、サンプル・シグナル・ステートを示す。このステートにおいて、スイッチSW151,SW153がオンされ、コンデンサC151に入力信号電圧VINに応じた電荷を蓄積する。図25(b)に示すサンプル・リファレンス・ステートにおいて、スイッチSW151,SW154がオンされ、コンデンサC152に基準信号電圧VREFに応じた電荷を蓄積する。図25(c)に示すコンパリソン・ステートにおいて、スイッチSW152,SW155がオンされ、コンデンサC151,C52に蓄積された電荷に基づいて、入力信号電圧VINと基準信号電圧VREFに応じて、比較器151から1ビットのデジタル信号Dが出力される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(2−1)変換ステージ101のサブAD変換器121は、基準信号電圧VREFに基づいて入力信号電圧VINをデジタル信号D[3]に変換する。信号保持回路124は、入力信号電圧VINを保持する。増幅器125は、信号保持回路124にて保持した入力信号電圧VINと、サブDA変換器122にてデジタル信号D[3]と基準信号電圧VREFに基づく第1電圧と、に応じた電圧を増幅して次段の変換ステージに対する入力信号電圧VI1を生成する。基準保持回路123は、基準信号電圧VREFに応じた電圧を保持する。増幅器125は、基準保持回路123にて保持された電圧を増幅して次段の変換ステージに対する基準信号電圧VR1を生成する。2段目の変換ステージ102は、基準信号電圧VR1に基づいて入力信号電圧VI1をデジタル信号D[2]に変換する。したがって、第一実施形態の(1−1)、(1−2)と同様の効果を得ることができる。
(2−2)図22(a)に示すように、信号保持回路124は、コンデンサC91に入力信号電圧VI1に応じた電荷を蓄積する。図23(a)に示すように、サブDA変換器122は、コンデンサC71に基準信号電圧VR1に応じた電荷を蓄積する。そして、図23(b)に示すように、サブAD変換器121からのデジタル信号D[2]に基づいて、サブDA変換器122のスイッチSW73〜SW76をオンオフし、コンデンサC71に蓄積した電荷と信号保持回路124のコンデンサC91に蓄積した電荷に基づいて、次段の変換ステージに対する入力信号電圧VI2を生成する。このように、変換ステージは、コンデンサC71,C91を用いて生成した残差電圧に基づいて入力信号電圧VI2を生成する。コンデンサの相対精度は、抵抗の相対精度より高い。このため、コンデンサC71,C91を用いることで、正確な残差電圧を生成することができる。このため、デジタル信号に対する誤差を、抵抗を用いたサブDA変換器を用いる場合と比べて少なくすることができ、直線性のよいA/D変換回路を得ることができる。
(第三実施形態)
図26は、2ビットのデジタル信号D[n+1,n]を生成する変換ステージの一例を示す。この変換ステージ200は、3つのサブAD変換器211〜213、3つのサブDA変換器221〜223、基準保持回路230、信号保持回路240、増幅器250、変換部260を有している。
各サブAD変換器211〜213は、基準信号電圧VREFに基づいて、互いに異なるしきい値電圧を設定し、それぞれのしきい値電圧と入力信号電圧VINを比較した結果に応じたデジタル信号DS1〜DS3を出力する。デジタル信号DS1〜DS3は、サーモメータコードである。
サブAD変換器211〜213は、例えば図25(a)に示すサブAD変換器150と同じである。しきい値電圧の設定は、例えば図25(a)に示すコンデンサC151,C152の容量値により設定される。そして、3つのサブAD変換器121により、3ビットのサーモメータコードを生成する。変換部260は、3ビットのサーモメータコードDS1〜DS3を2ビットのデジタル信号D[n+1,n]に変換する。
図27に示すように、サブDA変換器221は、論理回路271,272、コンデンサC221、スイッチSW221〜SW226を有している。
論理回路271は、制御端子CLを介して入力される信号と、データ端子XDを介して入力される信号を論理積演算して信号S21を生成する。
論理回路272は、データ端子XDを介して入力される信号を論理反転し、その反転後の信号と制御端子CLを介して入力される信号を論理積演算して信号S22を生成する。
コンデンサC221の第1端子はスイッチSW221の第1端子に接続され、スイッチSW221の第2端子は基準信号電圧VREFが供給される。コンデンサC221の第2端子はスイッチSW222の第1端子に接続され、スイッチSW222の第2端子にはコモン電圧VCMが供給される。
また、コンデンサC221の第1端子はスイッチSW223,SW226の第1端子に接続され、コンデンサC221の第2端子はスイッチSW224,SW225の第1端子に接続される。スイッチSW223,SW225の第2端子は出力端子に接続され、スイッチSW224,SW226の第2端子にコモン電圧VCMが供給される。スイッチSW223,SW224は、信号S21に応じてオンオフする。スイッチSW225,SW226は、信号S22に応じてオンオフする。
図26に示すサブDA変換器222,223は、サブDA変換器221と同じである。
サブDA変換器221〜223の制御端子CLには、制御信号CLSが供給される。この制御信号CLSは、変換ステージ200に対応する制御回路(図示略)により、ホールド・シグナル・ステートのときのHレベル(他のステートのときはLレベル)となるように生成される。
基準保持回路230は、3つのサブDA変換器231〜233、コンデンサC231、スイッチSW231,SW232を有している。各サブDA変換器231〜233は、図27に示すサブDA変換器221と同じである。サブDA変換器231〜233の制御端子CLには、制御信号CLRが供給される。この制御信号CLRは、変換ステージ200に対応する制御回路(図示略)により、ホールド・リファレンス・ステートのときにHレベル(他のステートのときはLレベル)となるように生成される。
サブDA変換器231,232のデータ端子XDは、配線VSSに接続されている。サブDA変換器233のデータ端子XDは、高電位電圧VDDが供給される配線に接続されている。
コンデンサC231の第1端子にはコモン電圧VCMが供給され、コンデンサC231の第2端子はスイッチSW231の第1端子に接続され、スイッチSW231の第2端子は供給経路201に接続されている。コンデンサC231の両端子間にはスイッチSW232が接続されている。コンデンサC231の容量は、3つのサブDA変換器221〜223に含まれるコンデンサ(図26に示すコンデンサC221)の容量値の4倍に設定されている。
この基準保持回路230は、ホールド・リファレンス・ステートにおいて、1LSBに対応する基準信号電圧を生成する。
信号保持回路240は、コンデンサC241とスイッチSW241を有している。コンデンサC241の第1端子はスイッチSW241を介して供給経路201に接続され、コンデンサC241の第2端子にはコモン電圧VCMが供給される。コンデンサC241の容量値は、図27に示すコンデンサC221の容量値の4倍に設定される。
増幅器250は、供給経路201の電位を増幅した電圧を出力する。増幅器250の増幅率は、4倍に設定されている。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(3−1)2ビットのデジタル信号D[n+1,n]を生成する変換ステージ200を用いたA/D変換回路においても、上記各実施形態と同様に、良好な単調増加を得ることができる。
(第四実施形態)
図28に示すように、変換ステージ300は、基準信号電圧VRFP,VRFNと入力信号電圧VINP,VINNに基づいて、入力信号電圧VINP,VINNをデジタル変換してデジタル信号D[3]を生成する。また、変換ステージ300は、デジタル信号D[3]に基づいて、基準信号電圧VRFP,VRFNと入力信号電圧VINP,VINNに応じた入力信号電圧VI1P,VI1Nを生成する。さらに、変換ステージ300は、基準信号電圧VRFP,VRFNに基づいて、次段の変換ステージに対する基準信号電圧VR1P,VR1Nを生成する。
変換ステージ300は、サブAD変換器(「subA/D」と表記)310、サブDA変換器(「C−D/A」と表記)320、基準保持回路330、信号保持回路340、増幅器350、スイッチSWa〜SWdを有している。
変換ステージ300の外部入力端子P21,P22には、基準信号電圧VRFP,VRFNと入力信号電圧VINP,VINNが、異なるタイミングで供給される。
変換ステージ300の外部入力端子P21,P22は、供給経路301,302に接続されている。サブAD変換器310は、スイッチSWa,SWcを介して供給経路301,302の基準信号電圧VRFP,VRFNが供給される。また、サブAD変換器310は、スイッチSWb,SWdを介して供給経路301,302の入力信号電圧VINP,VINNが供給される。
サブAD変換器310は、基準信号電圧VRFP,VRFNと入力信号電圧VINP,VINNをそれぞれ保持する。そして、サブAD変換器310は、保持した電圧に基づいて、入力信号電圧VINP,VINNをデジタル変換したデジタル信号D[3]を生成する。
図29に示すように、サブAD変換器310は、比較器311、コンデンサC311P,C312P,C311N,C312N、スイッチSW311P〜SW315P,SW311N〜SW315Nを有している。
比較器311の反転入力端子はコンデンサC311P,C312Pの第1端子とスイッチSW311Pの第1端子に接続され、スイッチSW311Pの第2端子は低電位電圧VSS(例えば0[V])が供給される配線VSSに接続されている。コンデンサC311Pの第2端子はスイッチSW312P,SW313Pの第1端子に接続されている。スイッチSW312Pの第2端子は配線VSSに接続され、スイッチSW313Pの第2端子には入力信号電圧VINPが供給される。コンデンサC312Pの第2端子はスイッチSW314P,SW315Pの第1端子に接続されている。スイッチSW314Pの第2端子には基準信号電圧VRFPが供給され、スイッチSW315Pの第2端子は配線VSSに接続される。なお、スイッチSW313P,SW314Pの第2端子は、図28に示す供給経路301に接続される。
比較器311の非反転入力端子はコンデンサC311N,C312Nの第1端子とスイッチSW311Nの第1端子に接続され、スイッチSW311Nの第2端子は低電位電圧VSS(例えば0[V])が供給される配線VSSに接続されている。コンデンサC311Nの第2端子はスイッチSW312N,SW313Nの第1端子に接続されている。スイッチSW312Nの第2端子は配線VSSに接続され、スイッチSW313Nの第2端子には入力信号電圧VINNが供給される。コンデンサC312Nの第2端子はスイッチSW314N,SW315Nの第1端子に接続されている。スイッチSW314Nの第2端子には基準信号電圧VRFNが供給され、スイッチSW315Nの第2端子は配線VSSに接続される。なお、スイッチSW313N,SW314Nの第2端子は、図28に示す供給経路302に接続される。
サンプル・シグナル・ステートにおいて、スイッチSW311P,SW313Pがオンされ、コンデンサC311Pに入力信号電圧VINPに応じた電荷を蓄積する。同様に、スイッチSW311N,SW313Nがオンされ、コンデンサC311Nに入力信号電圧VINNに応じた電荷を蓄積する。サンプル・リファレンス・ステートにおいて、スイッチSW311P,SW314Pがオンされ、コンデンサC312Pに基準信号電圧VRFPに応じた電荷を蓄積する。同様に、スイッチSW311N,SW314Nがオンされ、コンデンサC312Nに基準信号電圧VRFNに応じた電荷を蓄積する。そして、コンパリソン・ステートにおいて、スイッチSW312P,SW315P,SW312N,SW315Nがオンされ、入力信号電圧VINP,VINNと基準信号電圧VRFP,VRFNに応じて、比較器311から1ビットのデジタル信号D[3]が出力される。
図28に示すように、サブDA変換器122は、コンデンサC321とスイッチSW321〜SW326を有している。コンデンサC321の第1端子はスイッチSW321を介して供給経路301に接続され、コンデンサC321の第2端子はスイッチSW322を介して供給経路302に接続されている。また、コンデンサC321の第1端子はスイッチSW323,SW326の第1端子に接続され、コンデンサC321の第2端子はスイッチSW324,SW325の第1端子に接続されている。スイッチSW323,SW325の第2端子は供給経路301に接続され、スイッチSW324,SW326の第2端子は供給経路302に接続されている。
スイッチSW321,SW322がサンプル・リファレンス・ステートにおいてオンされ、コンデンサC321に基準信号電圧VRFP,VRFNに応じた電荷を保持する。スイッチSW323〜SW326は、ホールド・シグナル・ステートにおいて、デジタル信号Dに応じてオンオフされ、コンデンサC321の両端子を供給経路301,302に接続する。
基準保持回路330は、コンデンサC331,C332、スイッチSW331〜SW335を有している。
コンデンサC331の第1端子はスイッチSW331を介して供給経路301に接続され、コンデンサC331の第2端子はスイッチSW332を介して供給経路302に接続される。コンデンサC332の第1端子はスイッチSW333を介して供給経路301に接続され、コンデンサC332の第2端子はスイッチSW334を介して供給経路302に接続される。そして、コンデンサC332の両端子間にはスイッチSW335が接続される。
サンプル・リファレンス・ステートにおいて、先ず、スイッチSW331,SW332がオンされ、コンデンサC331に基準信号電圧VRFP,VRFNに応じた電荷を蓄積する。次いで、スイッチSW333,SW334がオンされ、コンデンサC331の電荷がコンデンサC332に移動する。これにより、コンデンサC331,C332には、それぞれの容量値に応じた電荷が蓄積される。コンデンサC331,C332の容量値は、増幅器350の増幅率に応じて設定される。例えば、増幅器350の増幅率を「2」とすると、コンデンサC331,C332の容量値は互いに等しく設定され(容量比=1:1)、基準信号電圧VRFP,VRFNの1/2に応じた電荷がコンデンサC331に蓄積される。
信号保持回路340は、コンデンサC341とスイッチSW341,SW342を有している。コンデンサC341の第1端子は、スイッチSW341を介して供給経路301に接続され、コンデンサC341の第2端子は、スイッチSW342を介して供給経路302に接続されている。スイッチSW341,SW342は、サンプル・シグナル・ステートにおいてオンされ、コンデンサC341は入力信号電圧VINP,VINNに応じた電荷を蓄積する。また、スイッチSW341,SW342は、ホールド・シグナル・ステートにてオンされる。これにより、サブDA変換器320のコンデンサC321と,信号保持回路340のコンデンサC341における電荷量は、入力信号電圧VINP,VINNと基準信号電圧VRFP,VRFNの残差電圧に応じた値となる。
増幅器350は、差動増幅器351、コンデンサC351,C352、スイッチSW351〜SW354を有している。スイッチSW351の第1端子は供給経路301に接続され、スイッチSW351の第2端子は差動増幅器351の反転入力端子に接続されている。差動増幅器351の反転出力端子と反転入力端子の間には、コンデンサC351とスイッチSW352がそれぞれ接続されている。差動増幅器351の反転出力端子は外部出力端子P23に接続されている。スイッチSW353の第1端子は供給経路302に接続され、スイッチSW353の第2端子は差動増幅器351の非反転入力端子に接続されている。差動増幅器351の非反転出力端子と非反転入力端子の間には、コンデンサC352とスイッチSW354がそれぞれ接続されている。差動増幅器351の非反転出力端子は外部出力端子P24に接続されている。
ホールド・シグナル・ステートにおいてスイッチSW351,SW353がオンされ、差動増幅器351から入力信号電圧VI1P,VI1Nが出力される。ホールド・リファレンス・ステートにおいて、スイッチSW351,SW353がオンされ、差動増幅器351から基準信号電圧VR1P,VR1Nが出力される。スイッチSW352,SW354は、サンプル・シグナル・ステート又はサンプル・リファレンス・ステートにおいてオンされ、コンデンサC351,C352の両端子の電位を等しくする。なお、ホールド・リファレンス・ステート又はホールド・シグナル・ステートと異なるタイミングでコンパリソン・ステートとなるようにした場合、そのコンパリソン・ステートにおいてスイッチSW352,SW354をオンしてもよい。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(4−1)入力信号電圧VINP,VINNと基準信号電圧VRFP.VRFNに基づいてデジタル信号Dを生成する変換ステージ300用いたA/D変換回路においても、上記各実施形態と同様に、良好な単調増加を得ることができる。
(別の実施形態)
尚、上記各実施形態は、以下の態様で実施してもよい。
・第二実施形態に対し、各ステートを互いに異なるタイミングで行うようにしてもよい。この場合、クロック信号生成回路において、実行するステートに応じて状態制御信号を生成する。
・上記第三実施形態では、2ビットのデジタル信号を生成する変換ステージについて説明したが、3ビット以上の複数ビットのデジタル信号を生成する変換ステージとしてもよい。第四実施形態の変換ステージについても同様に、2ビット以上のデジタル信号を出力するようにしてもよい。
また、異なるビット数のデジタル信号を生成する変換ステージを含むA/D変換回路としてもよい。例えば、1ビットのデジタル信号を生成する変換ステージと、2ビットのデジタル信号を生成する変換ステージを含むA/D変換回路としてもよい。また、1ビットの変換ステージと2ビットの変換ステージと3ビット以上の変換ステージを含むA/D変換回路としてもよい。
・上記実施形態の変換ステージを含むサブAD変換器と、他の形式のサブAD変換器(例えば、逐次比較型サブAD変換器)を含むA/D変換回路としてもよい。
・第二〜第四実施形態のように、電荷共有型のD/A変換器(CDAC)を用いた変換ステージ101〜104,200,300の場合、静的な基準信号電圧(VREF等)を必要としない。このため、各変換ステージにおける増幅器125,250,350を、電圧電流増幅を行う電流電圧増幅器(例えば、Gmアンプ)としてもよい。Gmアンプを用いた場合、例えば図17に示す変換ステージ101における供給経路126の電圧V11は、図24において一点鎖線で示すように変化する。そして、2段目の変換ステージ102、3段目の変換ステージ103における供給経路126の電圧V12,V13は、同様に、図24において一点鎖線で示すように変化する。例えば、Gmアンプは、オペアンプに対して消費電力が小さいため、低消費電力化を図ることができる。
上記各実施の形態から把握できる技術的思想を以下に記載する。(付記1)
直列に縦続接続された複数の変換ステージを有し、
前記変換ステージは、
入力電圧を保持する信号保持回路と、
第1基準電圧に基づいて前記入力電圧をデジタル信号に変換するアナログデジタル変換器と、
前記デジタル信号と前記第1基準電圧と前記入力電圧とに応じた第1電圧を生成するデジタルアナログ変換器と、
前記第1電圧を増幅して出力電圧を生成する増幅器と、
前記第1基準電圧に比例した保持電圧を保持する基準保持回路と、を含み、
前記増幅器は前記保持電圧を増幅して第2基準電圧を生成すること、を特徴とするアナログデジタル変換回路。(付記2)
前記複数の変換ステージのうちの第1の変換ステージの増幅器が生成する出力電圧を前記第1の変換ステージの後段に接続される第2の変換ステージの入力電圧として入力し、
前記第1の変換ステージの増幅器が生成する第2基準電圧を前記第2の変換ステージの第1基準電圧として入力すること、を特徴とする付記1に記載のアナログデジタル変換回路。(付記3)
前記変換ステージを、前記入力電圧を保持する第1の状態と、前記第1基準電圧に応じた前記保持電圧を保持する第2の状態と、前記出力電圧を生成する第3の状態と、前記第2基準電圧を生成する第4の状態に制御する制御回路を有すること、を特徴とする付記1または2に記載のアナログデジタル変換回路。(付記4)
前記制御回路は、前記入力電圧と前記第1基準電圧に応じた前記デジタル信号の生成を、前記第3の状態または前記第4の状態において行うように前記変換ステージを制御すること、を特徴とする付記3に記載のアナログデジタル変換回路。(付記5)
前記変換ステージを、前記入力電圧を保持する第1の状態と、前記第1基準電圧に応じた前記保持電圧を保持する第2の状態と、前記入力電圧と前記第1基準電圧に応じたデジタル信号を生成する第3の状態と、前記出力電圧を生成する第4の状態と、前記第2基準電圧を生成する第5の状態に制御する制御回路を有すること、を特徴とする付記1または2に記載のアナログデジタル変換回路。(付記6)
前記アナログデジタル変換器は、前記第1の状態において前記入力電圧を保持し、前記第2の状態において前記第1基準電圧を保持し、保持した前記第1基準電圧に基づいてしきい値電圧を生成し、保持した前記入力電圧と前記しきい値電圧とを比較して前記デジタル信号を生成すること、を特徴とする付記3〜5の何れか一つに記載のアナログデジタル変換回路。(付記7)
前記デジタルアナログ変換器は、前記第2の状態において前記第1基準電圧を保持し、前記第3の状態において、前記信号保持回路にて保持された前記入力電圧にたいして、保持した前記第1基準電圧を前記デジタル信号に応じて加減算して前記第1電圧を生成すること、を特徴とする付記3〜6の何れか一つに記載のアナログデジタル変換回路。(付記8)
前記デジタルアナログ変換器は、電荷共有型のデジタルアナログ変換器であること、を特徴とする付記1〜7の何れか一つに記載のアナログデジタル変換回路。(付記9)
前記増幅器は、コンデンサとスイッチを含むスイッチトキャパシタ増幅器であること、を特徴とする付記1〜8の何れか一つに記載のアナログデジタル変換回路。(付記10)
前記増幅器は、電流電圧増幅器であること、を特徴とする付記1〜8の何れか一つに記載のアナログデジタル変換回路。(付記11)
直列に縦続接続された複数の変換ステージを含むアナログデジタル変換回路の制御方法であって、
前記変換ステージを、
入力電圧を保持する第1の状態と、
第1基準電圧に応じた保持電圧を保持する第2の状態と、
前記第1基準電圧に基づいて前記入力電圧をデジタル信号に変換する第3の状態と、
前記デジタル信号と前記基準電圧と前記入力電圧とに応じた第1電圧を増幅器により増幅して出力電圧を生成する第4の状態と、
前記増幅器により前記保持電圧を増幅して第2基準電圧を生成する第5の状態と、に制御すること、を特徴とするアナログデジタル変換回路の制御方法。(付記12)
所定段の前記変換ステージを前記第5の状態に制御したとき、前記所定段の変換ステージの後段の変換ステージを前記第2の状態に制御し、
前記所定段の変換ステージを前記第4の状態に制御したとき、前記所定段の変換ステージの後段の変換ステージを前記第1の状態に制御すること、を特徴とする付記11に記載のアナログデジタル変換回路の制御方法。(付記13)
前記変換ステージを、前記第1の状態、前記第3の状態、前記第2の状態、前記第4の状態、の順番に制御し、
前記第4の状態を、前記第1の状態または前記第3の状態と同時に制御すること、を特徴とする付記11または12に記載のアナログデジタル変換回路の制御方法。