JP6155282B2 - Power semiconductor module and power converter using the same - Google Patents
Power semiconductor module and power converter using the same Download PDFInfo
- Publication number
- JP6155282B2 JP6155282B2 JP2014551810A JP2014551810A JP6155282B2 JP 6155282 B2 JP6155282 B2 JP 6155282B2 JP 2014551810 A JP2014551810 A JP 2014551810A JP 2014551810 A JP2014551810 A JP 2014551810A JP 6155282 B2 JP6155282 B2 JP 6155282B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- current
- electrode side
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 132
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- 239000011888 foil Substances 0.000 claims description 72
- 238000001816 cooling Methods 0.000 claims description 30
- 239000003507 refrigerant Substances 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000002918 waste heat Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 12
- 230000004907 flux Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009191 jumping Effects 0.000 description 3
- 239000002826 coolant Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
Description
本発明は、パワー半導体モジュール及びこれを用いた電力変換装置に係わり、特に、多層の回路基板に適用したパワー半導体モジュールの構成に関する。 The present invention relates to a power semiconductor module and a power converter using the same, and more particularly to a configuration of a power semiconductor module applied to a multilayer circuit board.
一般に、電流経路を対向させることによって、発生する磁束を相殺させ、回路基板のインダクタンスを低減させることは、従来から知られている。そして、回路基板を多層化し、表層配線と内層配線の電流を対向させて、回路基板のインダクタンスを低減する従来技術は、例えば特許文献1に開示されている。この特許文献1に記載された半導体装置では、グランドと電源の2層の配線が積層された配線基板において、電源(+電流)とグランドライン(−電流)とに対向電流を流すことでインダクタンスを低減する構成が用いられている。
In general, it has been conventionally known that the generated magnetic flux is canceled by opposing the current paths to reduce the inductance of the circuit board. A conventional technique for reducing the inductance of a circuit board by multilayering the circuit board and causing the currents of the surface layer wiring and the inner layer wiring to face each other is disclosed in
また、特許文献2に記載されたパワー半導体モジュールには、多層の配線基板において内層配線をグランド配線とする構成が示されている(特許文献2の図6を参照)。
Further, the power semiconductor module described in
ところで、電力変換器で発生するスイッチングに伴う電力損失を低減するには、絶縁ゲートバイポーラトランジスタ(IGBT)におけるスイッチングの高速化による高速駆動と、半導体モジュールへのワイドギャップ半導体素子(例.IGBTとショットキーバリアダイオード)の搭載によるリカバリー電流の減少と、が有効である。 By the way, in order to reduce the power loss accompanying the switching generated in the power converter, high-speed driving by increasing the switching speed in the insulated gate bipolar transistor (IGBT) and wide gap semiconductor elements (eg, IGBT and shot) to the semiconductor module. Reduction of recovery current by mounting a key barrier diode) is effective.
ここで、半導体素子の高速駆動時には高周波の電流振動が発生するが、これに対してはインダクタンスを低減することによって、電流振動を抑制することができる。また、ワイドギャップ半導体素子を搭載した大容量半導体モジュールを形成するには、当該ワイドギャップ半導体素子(SiC、GaN)が歩留まりの点から小容量のものしか製造でき難い実情からすると、ワイドギャップ半導体素子を多数並列に実装することが必要である。 Here, high-frequency current vibration is generated when the semiconductor element is driven at high speed. However, current vibration can be suppressed by reducing the inductance. In addition, in order to form a large capacity semiconductor module equipped with a wide gap semiconductor element, it is difficult to manufacture only a small capacity wide gap semiconductor element (SiC, GaN) from the viewpoint of yield. Must be implemented in parallel.
その際、搭載すべき半導体素子の数を一定とすると、一の回路基板に比較的少ない数の半導体素子を搭載した場合には回路基板の数を増加せざると得ず、この回路基板の数の増加は装置の大型化や駆動信号のばらつきにつながるおそれがある。そのため、回路基板あたりの半導体素子を多数搭載する(すなわち、回路基板の数を少なくする)ことの方が望ましい。 At that time, if the number of semiconductor elements to be mounted is constant, when a relatively small number of semiconductor elements are mounted on one circuit board, the number of circuit boards cannot be increased. There is a possibility that the increase in the size of the apparatus will lead to an increase in the size of the device and variations in drive signals. Therefore, it is desirable to mount a large number of semiconductor elements per circuit board (that is, to reduce the number of circuit boards).
ところで、上記の特許文献1には、多層配線基板の積層構造において、電源ラインとグランドライン間の電流の大きさを略等しくし且つ電流の向きを逆とすることでインダクタンスの低減を図ることが開示されてはいるが、多層の配線基板上における半導体素子と接続端子との位置関係については特段の記載はない。特に、半導体素子の多並列実装時においては、配線基板のインダクタンスが低減する一方で、半導体素子間のインダクタンスのばらつきが大きくなり、わずかなインダクタンスばらつきが各半導体素子の負荷、発熱のばらつきに発展するおそれがある。また、半導体素子と接続端子の位置次第によっては、形成される電流ループが大きくなり、相殺する磁束数が少なくなってインダクタンスの低減にむすびつかないこととなる。
By the way, in the above-mentioned
また、上記の特許文献2に示す構成においては、電源パタンから半導体素子を経由して形成される電流ループの大きさが不均一であるため、等価的にインダクタンスがばらついて電流ループの電流バランスがくずれることとなり、ループ毎の半導体素子の動作不安定と故障に結び付くこととなる。このように、特許文献2に開示の構成では、低インダクタンス基板において半導体素子を多数並列に実装した場合の課題である、半導体素子間のインダクタンスばらつき、電流アンバランスの影響を受けることとなる。
Further, in the configuration shown in
本発明の目的は、パワー半導体モジュールのインダクタンスを低減でき、且つ、多数並列に実装した半導体素子間の電流バランスを改善するパワー半導体モジュールを提供することにある。 An object of the present invention is to provide a power semiconductor module capable of reducing the inductance of the power semiconductor module and improving the current balance between a plurality of semiconductor elements mounted in parallel.
上記目的を達成するために、本発明は主として以下のような構成を採用する。
少なくとも2層の絶縁層と2層の金属層とを有し、当該金属層間に当該絶縁層を介在させて積層構造とした矩形状の回路基板と、正極電流を流す正極側端子と、負極電流を流す負極側端子と、前記金属層の内で上層の金属層に載置された半導体素子と、を備えたパワー半導体モジュールであって、前記上層の金属層は、前記半導体素子に加えて前記正極側端子と電気的に接続されると共に、当該上層の金属層の下に配置された下層の金属層と電気的に接続され、前記下層の金属層は、前記負極側端子と電気的に接続され、前記正極側端子と前記負極側端子とは、前記回路基板上で近接した位置で対として前記回路基板の長辺方向に沿って複数設置され、前記上層の金属層は、前記回路基板の長辺方向の一端部から他端部に亘って延びる矩形状の金属箔を前記回路基板の短辺方向に複数並列して形成されており、前記半導体素子は、スイッチング素子とダイオードとから成ると共に、複数の前記金属箔のうち少なくともいずれかにおいて、その長辺方向に沿って複数並列して配置され、前記正極側端子及び前記負極側端子の対と当該対に対応する前記半導体素子とは、前記回路基板の短辺方向に沿ったパターンを形成して前記回路基板の長辺方向に沿って複数並列実装され、前記パターンは、前記回路基板の短辺方向に沿って複数並列配置された前記半導体素子によって成る列を2列含み、かつ前記正極側端子及び前記負極側端子の対が前記列同士の中間位置に対応する位置に設けられており、前記複数設置された前記正極側端子及び前記負極側端子の対のそれぞれと当該対に対応する前記半導体素子とを通る電流経路は、前記回路基板の短辺方向に沿って形成され、かつ互いに略同一の長さを有する構成とする。
In order to achieve the above object, the present invention mainly adopts the following configuration.
A rectangular circuit board having a laminated structure having at least two insulating layers and two metal layers, with the insulating layer interposed between the metal layers, a positive terminal for passing a positive current, and a negative current A power semiconductor module comprising: a negative electrode side terminal through which a current flows; and a semiconductor element mounted on an upper metal layer in the metal layer, wherein the upper metal layer includes the semiconductor element in addition to the semiconductor element. It is electrically connected to the positive electrode side terminal and is electrically connected to the lower metal layer disposed under the upper metal layer, and the lower metal layer is electrically connected to the negative electrode terminal. A plurality of the positive electrode side terminals and the negative electrode side terminals are installed along the long side direction of the circuit board as a pair at a position close to each other on the circuit board, and the upper metal layer is formed on the circuit board. A rectangular shape extending from one end of the long side to the other end A plurality of metal foils are formed in parallel in the short side direction of the circuit board, and the semiconductor element is composed of a switching element and a diode, and in at least one of the plurality of metal foils, the long side direction A plurality of the positive electrode side terminals and the negative electrode side terminal pairs, and the semiconductor elements corresponding to the pairs form a pattern along the short side direction of the circuit board to form the circuit. A plurality of parallel mounting is performed along the long side direction of the substrate, and the pattern includes two columns of the semiconductor elements arranged in parallel along the short side direction of the circuit board, and the positive terminal and the a pair of negative terminal is provided at a position corresponding to the intermediate position of the column between, to respond to each and the pair of pairs of said plurality installed said positive terminal and said negative terminal The current path through the semiconductor element is formed along the short side direction of the circuit board, and configured to have substantially the same lengths.
本発明によれば、パワー半導体モジュールにおける低インダクタンス化と多数並列に実装した半導体素子間の電流バランスの改善を両立することができる。これによって、半導体素子に流れる電流振動を抑制することができるとともに、パワー半導体モジュールのスイッチングに伴う電力損失を低減することができる。 According to the present invention, it is possible to achieve both a reduction in inductance in a power semiconductor module and an improvement in current balance between a plurality of semiconductor elements mounted in parallel. As a result, it is possible to suppress the vibration of the current flowing through the semiconductor element and reduce the power loss associated with the switching of the power semiconductor module.
また、回路基板あたりの半導体素子の搭載数を増加することができ、小型かつ大容量の半導体モジュールを構成することができる。 In addition, the number of semiconductor elements mounted on a circuit board can be increased, and a small and large capacity semiconductor module can be configured.
本発明の実施形態に係るパワー半導体モジュールについて、図面を参照しながら以下説明する。図1は本発明の実施形態に係るパワー半導体モジュールを構成する多数並列実装された半導体素子、正極側端子、負極側端子、回路基板の配置構成と、電流の流れと、を示す図である。図1において、1は回路基板、2は正極側端子、3は半導体素子、4は半導体素子及び正極側端子と電気的接続する金属箔、5は負極側端子、6は金属箔4及び負極側端子と電気的接続する金属箔、7は回路基板と放熱ベース15を接続する金属箔、8は金属箔4と金属箔6を絶縁する絶縁材、9は金属箔6と金属箔7を絶縁する絶縁材、をそれぞれ表す。
A power semiconductor module according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an arrangement configuration of a large number of semiconductor elements, positive electrode side terminals, negative electrode side terminals, and circuit boards that constitute a power semiconductor module according to an embodiment of the present invention, and a current flow. In FIG. 1, 1 is a circuit board, 2 is a positive terminal, 3 is a semiconductor element, 4 is a metal foil electrically connected to the semiconductor element and the positive terminal, 5 is a negative terminal, and 6 is a
図1において、回路基板1は、半導体素子3を戴置する金属箔4と、金属箔4と電気的に接続する金属箔6と、金属箔4と金属箔6を積層する絶縁材8と、放熱板15(図6を参照)と接続する金属箔7と、金属箔6と金属箔7を積層する絶縁材9と、から成り立っていて、これらの各構成要素を積層接着させたものである。図1(1)には、回路基板1上の各構成要素の載置状態を平面図及び側面図として示し、図1(2)には、回路基板1上の各構成要素の載置状態を分解図として示している。
In FIG. 1, a
本実施形態に係るパワー半導体モジュールは、半導体素子3と、回路基板1と、正極電流を供給する正極側端子2と、負極電流を供給する負極側端子5と、放熱ベース15(図6を参照)と、を基本的な構成としている。正極側端子2と負極側端子5とは、金属箔4,6上においてそれぞれ近接して配置され、回路基板1の長辺方向に2対以上設けられている(図示例では3対の端子2,5が長辺方向に並列実装されている)。図1において、半導体素子3は、IGBTとダイオードから成り立って1つのアーム(スイッチ部)を形成しており、図1では上下に半導体素子3,3が図示されていて、いわゆる上下アーム直列回路が図示されている。そして、図示例ではこの上下アーム直列回路が6個並列に実装されている。
The power semiconductor module according to the present embodiment includes a
正極側端子2と負極側端子5との間に流れる電流は、回路基板1内において回路基板1の短辺方向の流れである。ここで、端子2,5間を流れる電流は、例えば、上アームのIGBTがオフ状態で且つ下アームのIGBTがオンになった時に流れるリカバリー電流である。そして、下アームには、インバータ回路として正常動作時の電流がリカバリー電流に重畳されている。
The current flowing between the positive
ここで、後述する図4(1)に示すように、正極側及び負極側端子2,5は、金属箔4上に戴置された半導体素子3の間に対応する位置に配置してもよく、また、図4(2)に示すように、各半導体素子3に対向する位置に配置してもよい。また、正極側及び負極側端子2,5の設置位置は回路基板1の基板端部に限定されず、回路基板1の長辺方向であればどこで並列実装してもよい。また、半導体素子3と金属箔4の接続については、ワイヤボンドだけでなく、リボンボンドやフリップチップ実装によってもよい。
Here, as shown in FIG. 4A described later, the positive and
図2は、本実施形態に係るパワー半導体モジュールを構成する多数並列実装された半導体素子と、正極側端子及び負極側端子と、における等価回路を示す図であり、図1に示す構成に対応する等価回路である。半導体素子は、そのスイッチのオフ時に、半導体素子の接合容量と寄生のインダクタンスにより、高周波の共振電流が発生し、この共振電流により電圧も振動する。ここで、高周波とは、パワー半導体モジュールを用いた電力変換器の出力周波数の最大値より100倍以上大きい周波数のことである。 FIG. 2 is a diagram showing an equivalent circuit of a large number of semiconductor elements mounted in parallel constituting the power semiconductor module according to the present embodiment, and a positive electrode side terminal and a negative electrode side terminal, and corresponds to the configuration shown in FIG. It is an equivalent circuit. When the switch is turned off, the semiconductor element generates a high-frequency resonance current due to the junction capacitance and parasitic inductance of the semiconductor element, and the voltage also vibrates due to this resonance current. Here, the high frequency is a frequency 100 times or more larger than the maximum value of the output frequency of the power converter using the power semiconductor module.
この共振電流はスイッチの遮断速度が大きいほど顕著になる。このため、シリコンを使用した半導体素子よりも、シリコンカーバイドやガリウムナイトライドのようなワイドギャップ半導体の方が電流の振動は大きくなり、電磁ノイズを引き起こすおそれがある。 This resonance current becomes more significant as the cutoff speed of the switch increases. For this reason, current vibration is larger in a wide gap semiconductor such as silicon carbide or gallium nitride than in a semiconductor element using silicon, which may cause electromagnetic noise.
そこで、電流振動の抑制には寄生インダクタンスの低減が有効であるが、図2に示すように、特に、一つの基板に半導体素子3を多数並列実装する場合においては(大容量の半導体モジュールを形成するために)、基板に戴置される半導体素子3間のインダクタンスのばらつきが、各半導体素子のスイッチのタイミングに影響を及ぼすという不都合が生じる。
Therefore, reduction of parasitic inductance is effective in suppressing current oscillation. However, as shown in FIG. 2, particularly when a large number of
本発明の実施形態によれば、金属箔4と金属箔6において、回路基板1の短辺方向(図1の図示例で紙面上下方向)に電流を流すことによって、回路基板1の長辺方向に電流を流した場合と対比すると、電流経路の長さが短く且つ電流経路の幅が広くなるため、金属箔4,6からなる導体に電流が流れる際に発生するインダクタンスを低減することができる(その理由は後述の図3で説明する)。
According to the embodiment of the present invention, in the
さらに、回路基板1上に電流を流す金属箔4と金属箔6が絶縁材8を介した積層構造となっているために、積層された金属箔4,6の表面のうち、他方の金属箔と対向する面において電流が集中(積層する金属箔では対向する金属面の側に電流が集中)し、対向して流れる電流の空隙が狭くなって、発生する磁束をより多く相殺することで、回路基板のインダクタンスを低減することができる(その理由は後述の図3で説明する)。
Furthermore, since the
また、正極側端子2と負極側端子5の対を2つ以上設けることで(図1の図示例で3つ)、端子2,5から半導体素子3を経て形成される電流ループの大きさが均一化され、半導体素子3の間で発生するインダクタンスのばらつきを低減する効果がある。換言すると、半導体素子3を回路基板1に多数並列実装する場合に、図4に示すように、並列実装した半導体素子3毎に、又は2つの半導体素子毎に、端子2,5を設けることによって、それぞれの端子2,5からみた半導体素子の電流ループは、その大きさが均一化されていることになる(図1の例で、例えば左端の一対の端子のみで、6個の上下アームのリカバリー電流通路を形成するものと対比すると、電流ループの大きさが均一化される)。
Further, by providing two or more pairs of the positive
以上説明したように、本実施形態によれば、低インダクタンス化と半導体素子間インダクタンスばらつき(電流アンバランスに結び付く)の低減を両立でき、スイッチングに伴う電力損失の低減、インダクタンス低減による共振周波数のずれがもたらすノイズの低減、跳ね上がり電圧の抑制だけでなく、各半導体素子のスイッチばらつきの抑制が可能となり、基板あたりに実装できる半導体素子の数を増加でき、かつ電力変換器を安全に駆動することができる。すなわち、電力変換器の安全駆動の意味は、各半導体素子への電流ループが不均一になると、一の半導体素子への過度のリカバリー電流の偏りによる当該半導体素子の故障確率が高くなることに比べて、多数並列実装時のそれぞれの半導体素子の電流ループを均一にすることで故障確率を低くして、長持ちさせることである。 As described above, according to the present embodiment, it is possible to achieve both a reduction in inductance and a reduction in inductance variation between semiconductor elements (which leads to current imbalance), a reduction in power loss due to switching, and a shift in resonance frequency due to inductance reduction. In addition to the reduction of noise and suppression of jumping voltage, it is possible to suppress switch variation of each semiconductor element, increase the number of semiconductor elements that can be mounted per board, and drive the power converter safely. it can. That is, the meaning of safe driving of the power converter is that when the current loop to each semiconductor element becomes uneven, the failure probability of the semiconductor element increases due to excessive recovery current bias to one semiconductor element. Thus, by making uniform the current loop of each semiconductor element when multiple semiconductor devices are mounted in parallel, the failure probability is lowered and long-lasting.
特に、SiC(炭化ケイ素)やGaN(窒化ガリウム)のようなデバイスを用いて大容量半導体モジュールを構成する場合、小容量のチップを多並列で基板に実装する必要があるが、半導体素子間のインダクタンスのばらつき低減によって半導体素子毎の負荷や発熱の差を抑制できる。また、高速駆動のデバイスは、従来用いられていたSiよりも高速で遮断可能であるため、高速駆動に伴うdV/dtの増大によって電流の振動及び跳ね上がり電圧の増大が課題となっていたので、半導体素子間のインダクタンスのばらつき低減の効果は大きい。 In particular, when a large-capacity semiconductor module is configured using a device such as SiC (silicon carbide) or GaN (gallium nitride), it is necessary to mount small-capacity chips on a substrate in multiple parallels. By reducing the variation in inductance, a difference in load and heat generation for each semiconductor element can be suppressed. In addition, since the high-speed drive device can be cut off at a higher speed than the conventionally used Si, the increase in dV / dt associated with the high-speed drive has caused problems such as current oscillation and increase in jump voltage. The effect of reducing the variation in inductance between semiconductor elements is great.
図3は本実施形態に係るパワー半導体モジュールを構成する回路基板における対向する金属箔の長さ、幅、厚みと、インダクタンスとの関係を示す説明図である。図3において、金属箔4に電流が流れた場合、電流による磁束の変化に伴い、磁束の変化を打ち消すように誘導電力が発生する。自己誘導の起こしやすさを自己インダクタンスと呼び、次式にて求めることができる。
FIG. 3 is an explanatory diagram showing the relationship between the length, width and thickness of opposing metal foils on the circuit board constituting the power semiconductor module according to the present embodiment, and the inductance. In FIG. 3, when a current flows through the
L=μo×l/2π[ln{2l/(a+w)}+1/2] (H)
ここで、μoは金属箔の透磁率、lは金属箔長、aは金属箔厚み、wは金属箔幅を示す。L = μo × l / 2π [ln {2l / (a + w)} + 1/2] (H)
Here, μo represents the permeability of the metal foil, l represents the metal foil length, a represents the metal foil thickness, and w represents the metal foil width.
また、金属箔4と対向する金属箔6に電流が流れた場合、電流による磁束の変化に伴い、誘導電力が発生する。誘導の起こしやすさを相互インダクタンスと呼び、次式にて求めることができる。
In addition, when a current flows through the
M=μo×l/2π[ln{2l/f(w,d)}−1] (H)
ここで、dは絶縁材の厚みを示す。M = [mu] o * l / 2 [pi] [ln {2l / f (w, d)}-1] (H)
Here, d indicates the thickness of the insulating material.
一般に、電流経路を対向させることによって、発生する磁束を相殺してインダクタンスを低減することは、従来から知られている。ここでは、金属箔4の電流経路と金属箔6の電流経路を対向させることで、金属箔4で発生する磁束と金属箔6で発生する磁束の一部が相殺される。金属箔4と金属箔6によって発生するインダクタンスは、次式にて求めることができる。
In general, it has been conventionally known that an inductance is reduced by canceling a generated magnetic flux by making current paths face each other. Here, by making the current path of the
L(t)=2L−2M
図3には、回路基板における金属箔4と金属箔6によって発生するインダクタンスL(t)の値が、配線長(l)、配線幅(w)、空隙(d)によって変化する特性を表している。L (t) = 2L-2M
FIG. 3 shows a characteristic in which the value of the inductance L (t) generated by the
図示の説明によると、金属箔の長さ(l)を短く、その幅(w)を広く、絶縁材の厚みを狭め金属箔間の距離(d)を短くして磁束相殺作用を大きくすることによって、回路基板のインダクタンスを低減することができ、インダクタンスに蓄えられるエネルギーが小さくなるため、跳ね上がり電圧抑制の効果が得られる。 According to the illustrated explanation, the length (l) of the metal foil is shortened, the width (w) is widened, the thickness of the insulating material is narrowed, and the distance (d) between the metal foils is shortened to increase the magnetic flux canceling action. Thus, the inductance of the circuit board can be reduced, and the energy stored in the inductance is reduced, so that the effect of suppressing the jumping voltage is obtained.
図4は本実施形態に関する多数並列実装された半導体素子と、正極側端子及び負極側端子と、の位置関係を示す図である。図4に示す回路基板では、金属箔4と接着する端子2,5の対が回路基板の長辺方向に2つ以上設けられており、回路基板上に同じパターンを繰り返すことで、端子2,5から半導体素子3と金属箔4,6を経て形成される電流ループの大きさを均一化できる。
FIG. 4 is a diagram showing the positional relationship between a number of semiconductor elements mounted in parallel and the positive terminal and the negative terminal according to this embodiment. In the circuit board shown in FIG. 4, two or more pairs of
ここで、図4(1)に示すように、端子2,5は金属箔4上に戴置された半導体素子3の間の対応位置に配置する構成となっている。その際、図4(1)において点線で示すように、回路基板上に同じパターンを繰り返すことで、回路基板上に形成される電流ループの大きさを均一化できる。また、図4(2)に示すように、端子2,5は金属箔4上に戴置された半導体素子3毎に配置する構成であっても良い。その際、図4(1)と同様に、図4(2)において点線で示すように、回路基板1上に同じパターンを繰り返すことで、回路基板上に形成される電流ループの大きさを均一化できる。
Here, as shown in FIG. 4 (1), the
このように、電流ループを複数設け且つ電流ループの大きさを均一化することで、回路基板1のインダクタンスと半導体素子3間のインダクタンスばらつきの低減を両立できる。これにより、跳ね上がり電圧による素子破壊の防止、半導体素子間の発熱や駆動速度のばらつき低減を実現でき、回路基板あたりに搭載できる半導体素子数を増加することができる。
In this way, by providing a plurality of current loops and making the size of the current loop uniform, it is possible to reduce both the inductance of the
図5は本実施形態に関する回路基板における金属箔の配置パターンの形状を示す図である。図5に示す構成例は、正極側端子2と負極側端子5毎に金属箔4の短辺方向にスリット30を設け、スリット30で区分けされた各金属箔上を流れる電流経路の形状を均一化させ、正極側端子2から金属箔上に流れる電流の形状を指定するものである。この構成例においては、電流経路の幅が狭まるためインダクタンスがやや増加するものの、スリット30による区分け形状により、電流ループの大きさを均一にするとともに、電流ループの大きさを任意に変更することが可能となる。
FIG. 5 is a diagram showing the shape of the arrangement pattern of the metal foil on the circuit board according to this embodiment. In the configuration example shown in FIG. 5, slits 30 are provided in the short side direction of the
図6は本実施形態に係るパワー半導体モジュールの全体構成を示す図である。図6に示すように、パワー半導体モジュールは、回路基板1、回路基板1に戴置された半導体素子3、正極側端子2、負極側端子5、金属箔4,6,7、絶縁材8,9、モジュールケース14、金属箔7に固設された放熱ベース15、絶縁用ゲル16、表面に絶縁処理を施した排熱用バスバー17、から構成される。図6において、回路基板1の金属箔の積層数増加ともに増大する熱抵抗による発熱を低減するために、排熱用バスバー17は半導体素子3の表面から外部に放熱するものである。
FIG. 6 is a diagram showing an overall configuration of the power semiconductor module according to the present embodiment. As shown in FIG. 6, the power semiconductor module includes a
ここで、排熱用バスバー17は直線状でなくて、波形や穴あき等のように表面積を増やす形状であってもよい。また、排熱用バスバー17内に冷媒を封入し、冷媒の状態変化により冷却する構成であってもよい。その際、気化した冷媒は、半導体モジュール外部のバスバー表面で冷却し再度液化してもよい。
Here, the exhaust
図6においては、排熱用バスバー17と半導体素子3を接続し排熱させる構成としたが、排熱用バスバー17は、半導体素子3を直接冷却するだけでなく、半導体素子の上方で絶縁用ゲル16を冷却することで半導体素子3を冷却する構成であってもよい。また、モジュールケース14の内部に接着し、モジュールケース14から半導体モジュール全体を冷却する構成であってもよい。
In FIG. 6, the exhaust
図7は本実施形態に係るパワー半導体モジュールに冷却機構を備えた電力変換装置を示す図である。図7に示す構成例は、図6に示すパワー半導体モジュールの放熱ベース15に冷却用フィン18を取り付けた電力変換装置である。図7の構成例では、冷却用フィン18にヒートパイプ状の放熱器19を取り付け、放熱器19の内部に冷媒を封入することで、冷媒の状態変化により半導体モジュールを冷却するものである。ヒートパイプ内の冷媒は、冷却用フィン18で暖められて上昇し、外気で冷却されて下降する。この冷却によって、金属箔と絶縁材を積層させた構成である回路基板1の発熱を低減することができる。また、ヒートパイプ状の放熱器19は、凹凸を設けて冷却性能を向上させた構成であっても良い。
FIG. 7 is a diagram showing a power conversion device provided with a cooling mechanism in the power semiconductor module according to the present embodiment. The configuration example shown in FIG. 7 is a power conversion device in which cooling
図7においては、冷却用フィン18に対して、冷媒を封入したヒートパイプ状放熱器19を設ける構成としたが、冷却用フィン18自体を冷媒に浸ける構成であっても良い。その際、フィンによって暖められ気化した冷媒は、フィンと冷媒を収めるケースの表面で液化し、再度フィンを冷却することで冷却性能を向上させることができる。
In FIG. 7, the cooling
図8は本実施形態に係るパワー半導体モジュールに他の冷却機構を備えた電力変換装置を示す図である。図8に示す構成例は、図7に示す電力変換装置の冷却用フィン18を接続パイプ21を介して外部冷却器20(冷却器としてそれ自体で独立した冷却機能を有したものである)を取り付けた電力変換装置である。図8の構成例では、冷却用フィン18と外部冷却器20を直接接続することによって、半導体モジュールの冷却性能を向上させ、金属箔と絶縁材を積層させた回路基板1の熱を除熱させることができる。なお、図8において、ヒートパイプ状放熱器9は必須の構成要素でなくてもよい。
FIG. 8 is a diagram showing a power conversion device provided with another cooling mechanism in the power semiconductor module according to the present embodiment. In the configuration example shown in FIG. 8, the cooling
ここで、接続パイプ21は一つではなく複数設ける構成であってもよく、さらに、その形状は円筒状に限らず、凹凸を設け冷却性能を向上させた構成であっても良い。また、接続パイプ21内に空気だけでなく冷媒を含ませることによって、冷媒の状態変化で半導体モジュールを冷却する構成であってもよく、その際、気化した冷媒は、接続パイプ表面で冷却し再度液化することで冷却を実現する。さらに、冷却用フィン18と外部冷却器20との間に、接続パイプ21を設けなくても、両者間の空間を覆って外部冷却器20による冷却機能を外部に漏らすこと無く冷却用フィン18に伝える構造であってもよい。
Here, a configuration in which a plurality of
以上のように、本発明の実施形態では、図1に示すような、2in1の構成のモジュール(1つのモジュール内に上下アーム直列回路を含む構成)を例に説明したが、1モジュール内に1個のスイッチ部を搭載した1in1の構成のモジュールや、1モジュール内に6個のスイッチ部を搭載した6in1の構成のモジュールであっても良い。さらに、本発明は、上述した実施形態に限定されるものではなく、本発明の技術的思想の範囲内に属する種々の構成例が含まれることは言うまでもない。 As described above, in the embodiment of the present invention, a module having a 2 in 1 configuration (a configuration including an upper and lower arm series circuit in one module) as illustrated in FIG. 1 has been described as an example. A module having a 1 in 1 configuration in which a single switch unit is mounted, or a module having a 6 in 1 configuration in which six switch units are mounted in one module may be used. Furthermore, the present invention is not limited to the above-described embodiments, and it goes without saying that various configuration examples belonging to the scope of the technical idea of the present invention are included.
1 回路基板
2 正極側端子
3 半導体素子
4 半導体素子及び正極側端子と電気的接続する金属箔
5 負極側端子
6 金属箔4及び負極側端子と電気的接続する金属箔
7 回路基板と放熱ベースを接続する金属箔
8 金属箔4と金属箔6を絶縁する絶縁材
9 金属箔6と金属箔7を絶縁する絶縁材
14 モジュールケース
15 放熱ベース
16 絶縁用ゲル
17 排熱用バスバー
18 冷却用フィン
19 ヒートパイプ状放熱器
20 外部冷却器
21 冷却用フィンと外部冷却器の接続パイプ
30 スリットDESCRIPTION OF
Claims (6)
前記上層の金属層は、前記半導体素子に加えて前記正極側端子と電気的に接続されると共に、当該上層の金属層の下に配置された下層の金属層と電気的に接続され、
前記下層の金属層は、前記負極側端子と電気的に接続され、
前記正極側端子と前記負極側端子とは、前記回路基板上で近接した位置で対として前記回路基板の長辺方向に沿って複数設置され、
前記上層の金属層は、前記回路基板の長辺方向の一端部から他端部に亘って延びる矩形状の金属箔を前記回路基板の短辺方向に複数並列して形成されており、
前記半導体素子は、スイッチング素子とダイオードとから成ると共に、複数の前記金属箔のうち少なくともいずれかにおいて、その長辺方向に沿って複数並列して配置され、
前記正極側端子及び前記負極側端子の対と当該対に対応する前記半導体素子とは、前記回路基板の短辺方向に沿ったパターンを形成して前記回路基板の長辺方向に沿って複数並列実装され、
前記パターンは、前記回路基板の短辺方向に沿って複数並列配置された前記半導体素子によって成る列を2列含み、かつ前記正極側端子及び前記負極側端子の対が前記列同士の中間位置に対応する位置に設けられており、
前記複数設置された前記正極側端子及び前記負極側端子の対のそれぞれと当該対に対応する前記半導体素子とを通る電流経路は、前記回路基板の短辺方向に沿って形成され、かつ互いに略同一の長さを有する
ことを特徴とするパワー半導体モジュール。 A rectangular circuit board having a laminated structure having at least two insulating layers and two metal layers, with the insulating layer interposed between the metal layers, a positive terminal for passing a positive current, and a negative current A power semiconductor module comprising: a negative electrode side terminal through which a current flows; and a semiconductor element mounted on an upper metal layer among the metal layers,
The upper metal layer is electrically connected to the positive terminal in addition to the semiconductor element, and is electrically connected to a lower metal layer disposed below the upper metal layer,
The lower metal layer is electrically connected to the negative terminal,
A plurality of the positive electrode side terminals and the negative electrode side terminals are installed along the long side direction of the circuit board as a pair at a position close to each other on the circuit board,
The upper metal layer is formed by paralleling a plurality of rectangular metal foils extending in the short side direction of the circuit board from one end part in the long side direction to the other end part of the circuit board,
The semiconductor element comprises a switching element and a diode, and in at least one of the plurality of metal foils, a plurality of the semiconductor elements are arranged in parallel along the long side direction,
A pair of the positive electrode side terminal and the negative electrode side terminal and the semiconductor element corresponding to the pair form a pattern along the short side direction of the circuit board, and a plurality of parallel arrangements along the long side direction of the circuit board Implemented,
The pattern includes two rows of the semiconductor elements arranged in parallel along the short side direction of the circuit board, and the pair of the positive terminal and the negative terminal is located at an intermediate position between the rows. It is provided at the corresponding position,
Current paths passing through each of the plurality of positive electrode side terminal and negative electrode side terminal pairs and the semiconductor element corresponding to the pair are formed along the short side direction of the circuit board and are substantially mutually A power semiconductor module having the same length.
前記半導体素子は、シリコンカーバイト又はガリウムナイトライドを含むワイドギャップ半導体であり、シリコンよりも高速に遮断可能なデバイスである
ことを特徴とするパワー半導体モジュール。 The power semiconductor module according to claim 1,
The semiconductor element is a wide gap semiconductor containing silicon carbide or gallium nitride, and is a device that can be cut off at a higher speed than silicon.
前記半導体素子を載置した前記上層の金属層とは逆側の最下層の金属層に放熱ベースを取り付け、当該上層の金属層に載置された複数の当該半導体素子に接続された高熱伝導導体の排熱用バスバーを設けた
ことを特徴とするパワー半導体モジュール。 The power semiconductor module according to claim 1 or 2 ,
A heat-dissipating base is attached to the lowermost metal layer opposite to the upper metal layer on which the semiconductor element is placed, and a high thermal conductive conductor connected to the semiconductor elements placed on the upper metal layer A power semiconductor module provided with a waste heat bus bar.
ことを特徴とする電力変換装置。 A power conversion device comprising a cooling fin attached to the heat dissipation base of the power semiconductor module according to claim 3 .
前記冷却用フィンに対して、冷媒を封入したヒートパイプ状放熱器を設置した
ことを特徴とする電力変換装置。 The power conversion device according to claim 4 , wherein
A power conversion device characterized in that a heat pipe-like radiator in which a refrigerant is sealed is installed for the cooling fin.
前記冷却用フィンに対して、独自に冷却機能を有した外部の冷却器を直接接続した
ことを特徴とする電力変換装置。 The power conversion device according to claim 5 , wherein
An electric power converter characterized by directly connecting an external cooler having a cooling function to the cooling fin.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/082403 WO2014091608A1 (en) | 2012-12-13 | 2012-12-13 | Power semiconductor module and power conversion apparatus using same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014091608A1 JPWO2014091608A1 (en) | 2017-01-05 |
JP6155282B2 true JP6155282B2 (en) | 2017-06-28 |
Family
ID=50933927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014551810A Active JP6155282B2 (en) | 2012-12-13 | 2012-12-13 | Power semiconductor module and power converter using the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6155282B2 (en) |
TW (1) | TW201436154A (en) |
WO (1) | WO2014091608A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7165072B2 (en) | 2019-02-19 | 2022-11-02 | トーヨーエイテック株式会社 | Honing machine |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756057B2 (en) * | 2014-11-28 | 2020-08-25 | Nissan Motor Co., Ltd. | Half-bridge power semiconductor module and method of manufacturing same |
US10811329B2 (en) | 2015-02-17 | 2020-10-20 | Koninklijke Philips N.V. | Ceramic substrate and method for producing a ceramic substrate |
WO2017090281A1 (en) * | 2015-11-25 | 2017-06-01 | シャープ株式会社 | Module substrate |
US10008411B2 (en) * | 2016-12-15 | 2018-06-26 | Infineon Technologies Ag | Parallel plate waveguide for power circuits |
US10410952B2 (en) | 2016-12-15 | 2019-09-10 | Infineon Technologies Ag | Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers |
JP2019091804A (en) * | 2017-11-15 | 2019-06-13 | シャープ株式会社 | Power semiconductor module and electronic equipment |
US20220336302A1 (en) * | 2019-12-13 | 2022-10-20 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor system, moving body, and method for manufacturing semiconductor device |
JP2021177676A (en) * | 2020-05-08 | 2021-11-11 | 株式会社日立製作所 | Power conversion device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354955A (en) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | Cooling structure for electronic equipment |
JP3521757B2 (en) * | 1998-09-08 | 2004-04-19 | 株式会社豊田自動織機 | Semiconductor module electrode structure |
JP3723869B2 (en) * | 2001-03-30 | 2005-12-07 | 株式会社日立製作所 | Semiconductor device |
JP2004186504A (en) * | 2002-12-04 | 2004-07-02 | Hitachi Unisia Automotive Ltd | Semiconductor device |
JP4479365B2 (en) * | 2004-06-14 | 2010-06-09 | 日産自動車株式会社 | Semiconductor device |
JP4946845B2 (en) * | 2007-12-13 | 2012-06-06 | 株式会社豊田自動織機 | Semiconductor device |
JP5136343B2 (en) * | 2008-10-02 | 2013-02-06 | 三菱電機株式会社 | Semiconductor device |
JP2011036015A (en) * | 2009-07-31 | 2011-02-17 | Daikin Industries Ltd | Power converter |
JP2011222707A (en) * | 2010-04-08 | 2011-11-04 | Mitsubishi Electric Corp | Power semiconductor device |
FR2974969B1 (en) * | 2011-05-03 | 2014-03-14 | Alstom Transport Sa | DEVICE FOR ELECTRICALLY INTERCONNECTING AT LEAST ONE ELECTRONIC COMPONENT WITH AN ELECTRIC POWER SUPPLY COMPRISING MEANS FOR REDUCING AN LOOP INDUCTANCE BETWEEN THE FIRST AND SECOND TERMINALS |
JP2013033812A (en) * | 2011-08-01 | 2013-02-14 | Fuji Electric Co Ltd | Power semiconductor module |
-
2012
- 2012-12-13 WO PCT/JP2012/082403 patent/WO2014091608A1/en active Application Filing
- 2012-12-13 JP JP2014551810A patent/JP6155282B2/en active Active
-
2013
- 2013-10-11 TW TW102136770A patent/TW201436154A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7165072B2 (en) | 2019-02-19 | 2022-11-02 | トーヨーエイテック株式会社 | Honing machine |
Also Published As
Publication number | Publication date |
---|---|
WO2014091608A1 (en) | 2014-06-19 |
TW201436154A (en) | 2014-09-16 |
JPWO2014091608A1 (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6155282B2 (en) | Power semiconductor module and power converter using the same | |
JP6300978B2 (en) | Power semiconductor module | |
JP6865838B2 (en) | Semiconductor module and power converter | |
JP6127847B2 (en) | Power converter | |
JP5798412B2 (en) | Semiconductor module | |
JP7151361B2 (en) | semiconductor equipment | |
WO2013018343A1 (en) | Semiconductor module and inverter having semiconductor module mounted thereon | |
JP6096614B2 (en) | Power semiconductor module and power converter using the same | |
JP2007234690A (en) | Power semiconductor module | |
TWI698969B (en) | Package structure for power device | |
JP2008042074A (en) | Semiconductor device and power conversion device | |
JP2013219290A (en) | Semiconductor device | |
US11923266B2 (en) | Semiconductor module circuit structure | |
WO2018220721A1 (en) | Semiconductor power module | |
US10530354B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
JP6818873B2 (en) | Switching element drive unit | |
CN210516724U (en) | Power semiconductor module and power semiconductor device | |
JP7306294B2 (en) | semiconductor module | |
JP6308017B2 (en) | Semiconductor device | |
JP2016101071A (en) | Semiconductor device | |
JP2014072385A (en) | Semiconductor device | |
JP7418255B2 (en) | power converter | |
JP7535444B2 (en) | Insulating substrate and power conversion device | |
WO2024090001A1 (en) | Power conversion device | |
JP2023183026A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |