JP6154547B2 - エキシマレーザアニーリング後にポリシリコン品質を向上させる方法 - Google Patents

エキシマレーザアニーリング後にポリシリコン品質を向上させる方法 Download PDF

Info

Publication number
JP6154547B2
JP6154547B2 JP2016512911A JP2016512911A JP6154547B2 JP 6154547 B2 JP6154547 B2 JP 6154547B2 JP 2016512911 A JP2016512911 A JP 2016512911A JP 2016512911 A JP2016512911 A JP 2016512911A JP 6154547 B2 JP6154547 B2 JP 6154547B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon layer
gas
layer
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016512911A
Other languages
English (en)
Other versions
JP2016526282A (ja
Inventor
クンフア ワン
クンフア ワン
ライ ザオ
ライ ザオ
スー ヤン チョイ
スー ヤン チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016526282A publication Critical patent/JP2016526282A/ja
Application granted granted Critical
Publication of JP6154547B2 publication Critical patent/JP6154547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

（分野）
本明細書で開示される実施形態は、概して、ケイ素含有層を形成するための方法に関する。より具体的には、本明細書の実施形態は、薄膜トランジスタ（ＴＦＴ）デバイス内で使用することができるケイ素含有層を形成するための方法に関する。
（関連技術の説明）
低温ポリシリコン（ＬＴＰＳ）は、一般的に、高移動度（＞５０ｃｍ２／Ｖｓ）と低温（＜５００℃）下での生産性を含む利益のため、次世代のＴＦＴディスプレイ及びアクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）内のチャネル層として使用されている。ＬＴＰＳは、一般的に、アモルファスシリコン構造を用いて生産される。
業界内でアモルファスシリコン構造を結晶化する一般的な方法は、エキシマレーザアニーリング（ＥＬＡ）を介する。アモルファスシリコン構造の膜特性及びＥＬＡのプロセス条件の両方が、結晶化のプロセス、したがって、膜特性並びに最終的なデバイス性能を決定するのに効果を有する。
絶えず進展するディスプレイ技術は、より大きな駆動電流、より優れた均一性、及びより少ない生産コストを備えたチャネル層を要求する。これらの要求は、プラズマ強化化学気相成長法（ＰＥＣＶＤ）及びＥＬＡツールの現在の装置の組を使用し続けながら、（９０ｃｍ２／Ｖｓを超える）より高い移動度を有する高品質の多結晶シリコンを必要とする。より大きく、より均一な結晶粒径は、移動度に利益をもたらすことができる。しかしながら、現在の技術は、３００〜５００ｎｍの以下の粒径に制限されている。
このように、結晶性の高いケイ素含有材料を形成する方法が引き続き必要とされている。
本明細書に記載される実施形態は、概して、多層アモルファスシリコン層の形成に関する。多層アモルファスシリコン構造は、膜構造を変質させることにより多結晶シリコンの結晶化度及び移動度を向上させ、したがって結晶化プロセスを向上させる。
一実施形態では、本方法は、基板上に窒化ケイ素を含む第１バッファ層を堆積させる工程と、第１バッファ層上に酸化ケイ素を含む第２バッファ層を堆積させる工程と、基板上に第１アモルファスシリコン層を堆積させるために処理領域にケイ素含有前駆体及び第１活性化ガスを送出する工程を含む、第１アモルファスシリコン層を堆積させる工程であって、ケイ素含有前駆体及び第１活性化ガスはプラズマによって活性化される工程と、第１活性化ガスの送出を止めながら、処理領域に第２活性化ガスを送出しながら、ケイ素含有前駆体の連続的な流れを維持する工程を含む、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程であって、ケイ素含有前駆体及び第２活性化ガスは、プラズマによって活性化される工程と、多結晶シリコン層を形成するために、脱水素化後に第１及び第２アモルファスシリコン層をアニーリングする工程とを含むことができる。
別の一実施形態では、本方法は、基板上に窒化ケイ素を含む第１バッファ層を堆積させる工程と、第１バッファ層上に酸化ケイ素を含む第２バッファ層を堆積させる工程と、プラズマの存在下でチャンバの処理領域にケイ素含有前駆体及び第１活性化ガスを送出する工程を含む、第２バッファ層上に第１アモルファスシリコン層を堆積させる工程と、プラズマの存在下で処理領域に第２活性化ガスを送出しながら、かつ第１活性化ガスの送出を止めながら、ケイ素含有前駆体の連続的な流れを維持する工程を含む、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程と、プラズマの存在下で処理領域にケイ素含有前駆体及び第１活性化ガスを含む第２堆積ガスを送出する工程を含む、第２アモルファスシリコン層上に第３アモルファスシリコン層を堆積させる工程と、脱水素化後に多結晶シリコン層を形成するために、第３アモルファスシリコン層、第２アモルファスシリコン層、及び第１アモルファスシリコン層をアニーリングする工程とを含むことができる。
別の一実施形態では、本方法は、基板上に窒化ケイ素を含む第１バッファ層を堆積させる工程と、第１バッファ層上に酸化ケイ素を含む第２バッファ層を堆積させる工程と、プラズマの存在下でチャンバの処理領域にシラン及び水素（Ｈ２）を含む第１堆積ガスを送出する工程を含む、第２バッファ層上に第１アモルファスシリコン層を堆積させる工程と、プラズマの存在下で処理領域にシラン及び不活性ガスを含む第２堆積ガスを送出する工程を含む、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程であって、第１アモルファスシリコン層と第２アモルファスシリコン層との間には界面が形成される工程と、脱水素化後に多結晶シリコン層を形成するために、第２アモルファスシリコン層及び第１アモルファスシリコン層をアニーリングする工程とを含むことができる。
本発明の上述した構成を詳細に理解することができるように、上記に簡単に要約した本発明のより具体的な説明を、実施形態を参照して行う。実施形態のいくつかは添付図面に示されている。しかしながら、添付図面は本発明の典型的な実施形態を示しているに過ぎず、したがってこの範囲を制限していると解釈されるべきではなく、本発明は他の等しく有効な実施形態を含み得ることに留意すべきである。
本明細書に記載された操作を実行するために使用することができる処理チャンバの概略断面図である。 堆積プロセスの一実施形態のフロー図を示す。 〜 一実施形態に係る堆積プロセスを示す。 堆積プロセスの別の一実施形態のフロー図を示す。 〜 別の一実施形態に係る堆積プロセスを示す。 本明細書に開示される方法によって堆積された多結晶シリコン層に対する結晶化度の分光分析のグラフを示す。
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態の要素及び構成を更なる説明なしに他の実施形態に有益に組み込んでもよいと理解される。
詳細な説明
本明細書に開示される実施形態は、概して、ＴＦＴデバイス内で使用することができるケイ素含有層を形成するための方法に関する。本明細書で開示される実施形態は、以下の図面を参照してより明確に説明される。
カリフォルニア州サンタクララにあるアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）の一事業部であるＡＫＴアメリカから入手できるＰＥＣＶＤシステムなどの処理システム内で利用される本発明が、以下で例示的に説明される。しかしながら、本発明は、他のメーカーから販売されているものを含む他のシステム構成において有用であることが理解されるべきである。
図１は、本明細書に記載される操作を実行するために使用することができる装置の概略断面図である。本装置は、内部で１以上の膜を基板１２０上に堆積することができるチャンバ１００を含む。チャンバ１００は、概して、処理容積を画定する、壁１０２、底部１０４、及びシャワーヘッド１０６を含む。基板支持体１１８は、処理容積内に配置される。処理容積は、スリットバルブ開口部１０８を介してアクセスされ、これによって基板１２０は、チャンバ１００の内外に搬送することができる。基板支持体１１８は、基板支持体１１８を上下動するアクチュエータ１１６に結合することができる。リフトピン１２２が、基板支持体１１８を貫通して移動自在に配置され、これによって基板受け面へ及び基板受け面から基板１２０を移動する。基板支持体１１８はまた、基板支持体１１８を所望の温度に維持するための加熱及び／又は冷却要素１２４を含むことができる。基板支持体１１８はまた、ＲＦリターンストラップ１２６を含み、これによって基板支持体１１８の周囲にＲＦリターンパスを提供することができる。
シャワーヘッド１０６は、締結機構１４０によってバッキングプレート１１２に結合することができる。シャワーヘッド１０６は、１以上の締結機構１４０によってバッキングプレート１１２に結合され、これによってシャワーヘッド１０６の垂下の防止及び／又は真直度／曲率の制御を助長することができる。
ガス源１３２は、バッキングプレート１１２に結合され、これによってシャワーヘッド１０６内のガス通路を介してシャワーヘッド１０６と基板１２０の間の処理領域へ処理ガスを供給することができる。ガス源１３２は、とりわけ、ケイ素含有ガス供給源、酸素含有ガス供給源、及び炭素含有ガス供給源を含むことができる。１以上の実施形態で使用可能な典型的な処理ガスは、シラン（ＳｉＨ４）、ジシラン、Ｎ２Ｏ、アンモニア（ＮＨ３）、Ｈ２、Ｎ２、又はそれらの組み合わせを含む。
真空ポンプ１１０は、チャンバ１００に結合され、これによって処理容積を所望の圧力に制御する。ＲＦ電源１２８は、バッキングプレート１１２及び／又はシャワーヘッド１０６に整合ネットワーク１５０を介して結合され、これによってＲＦ電流をシャワーヘッド１０６に供給することができる。ＲＦ電流は、シャワーヘッド１０６と基板支持体１１８との間に電界を生成し、これによってシャワーヘッド１０６と基板支持体１１８との間のガスからプラズマを生成することができる。
リモートプラズマ源１３０（例えば、誘導結合リモートプラズマ源１３０）をまた、ガス源１３２とバッキングプレート１１２の間に結合してもよい。基板を処理する間に、洗浄ガスをリモートプラズマ源１３０に供給し、これによってリモートプラズマを生成することができる。リモートプラズマからのラジカルが、チャンバ１００に供給され、これによってチャンバ１００のコンポーネントを洗浄することができる。洗浄ガスは、シャワーヘッド１０６に供給されるＲＦ電源１２８によって更に励起することができる。
シャワーヘッド１０６は、更に、シャワーヘッドサスペンション１３４によってバッキングプレート１１２に結合させることができる。一実施形態では、シャワーヘッドサスペンション１３４は、可撓性のある金属製スカートである。シャワーヘッドサスペンション１３４は、シャワーヘッド１０６を載置することができるリップ１３６を有することができる。バッキングプレート１１２は、チャンバ１００を密閉するチャンバ壁１０２に結合された棚部１１４の上面に載置することができる。
図２及び図３は、一実施形態に係るアモルファスシリコン層を堆積させるための方法を示す。図２は、図１に図示されるようなチャンバ１００内で、又は他の適切な処理チャンバ内で、実施することができる堆積方法２００の一実施形態のフロー図を示す。図３は、基板３０２、窒化ケイ素バッファ層３０４、及び酸化ケイ素バッファ層３０６を含むデバイス３００を示す。基板３０２は、一実施形態に係る方法２００によって処理される。方法２００は、ＴＦＴデバイス又はダイオードデバイス内で使用することができる多層アモルファスシリコン層を堆積させる方法を示す。一実施形態では、説明したようなケイ素含有層は、その後、多結晶シリコン層を形成するように熱処理することができる多層アモルファスシリコン層である。
方法２００は、図３Ａに示されるように、基板３０２を処理チャンバ（例えば、図１に示されるＰＥＣＶＤチャンバ１００）内に配置することによる要素２０２で始まる。処理チャンバは、処理領域を更に含むことができる。図３Ａを参照して説明したように、基板３０２は、ここでは窒化ケイ素バッファ層３０４及び酸化ケイ素バッファ層３０６として示される、上に配置された１以上のバッファ層を有することができる。基板３０２は、基板３０２上の異なるデバイス構造を形成するのを促進するために、以前に上に形成された膜、構造、又は層の異なる組み合わせを有することができることに留意すべきである。窒化ケイ素バッファ層３０４、酸化ケイ素バッファ層３０６、又は両方が存在しない実施形態では、アモルファスシリコン層は、基板３０２の上に直接又は入手可能な残りのバッファ層の上に形成することができる。
一実施形態では、基板３０２は、ガラス基板、プラスチック基板、ポリマー基板、金属基板、単一化基板、ロールツーロール基板、又は薄膜トランジスタを上に形成するのに適した他の透明基板のうちのいずれかとすることができる。
処理チャンバ内に基板３０２を配置して、要素２０４にあるように、ケイ素含有前駆体及び第１活性化ガスが、露出面上に下部アモルファスシリコン層３０８を堆積させるために、プラズマの存在下で、処理領域に送出される。図３Ｂに示されるように、下部アモルファスシリコン層３０８は、酸化ケイ素バッファ層３０６の上に堆積される。適切なケイ素含有前駆体は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、テトラオルトシロキサン（ＴＥＯＳ）、四塩化ケイ素（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、及びこれらの組み合わせを含むが、これらに限定されない。第１活性化ガスは、不活性ガス又は水素系ガスのいずれかとすることができる。不活性ガスの適切な例は、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、又はそれらの組み合わせを含む。水素系ガスの適切な例は、水素ガス（Ｈ２）を含む。一実施形態では、本明細書に記載されるケイ素含有前駆体は、シラン（ＳｉＨ４）ガスであり、第１活性化ガスは、Ａｒである。
第１活性化ガスが不活性ガスである実施形態では、ガス混合物は、ケイ素含有前駆体、不活性ガス、及び実質的に無水素ガス（Ｈ２）を含むことができる。用語「実質的に無水素ガス」は、ガス混合物を形成するために、水素ガスの直接的な供給源が利用されないことを意味することを意図している。不活性ガス及び／又はケイ素含有前駆体の供給源内の微量の水素ガスは、存在してもよい。本実施形態では、第１活性化ガスは不活性ガスであり、下部アモルファスシリコン層は、実質的に無水素で堆積される。
ケイ素含有前駆体及び不活性ガスは、所定のガス流量比で供給される。不活性ガスのケイ素含有前駆体に対する所定のガス流量比は、膜内に最小数の水素原子を含むアモルファスシリコン層の堆積を助長する。一実施形態では、ケイ素含有前駆体及び不活性ガスは、所定の比率（例えば、１：２０よりも大きい）で処理チャンバ内に供給される。一実施形態では、不活性ガス（例えば、アルゴンガス）のケイ素含有前駆体（例えば、シラン）に対する比率（Ｒ）は、およそ２０（Ａｒ／ＳｉＨ４）よりも大きく（例えば、５０よりも大きく（例えば、約６０〜約２００に）、別の例では、約７０〜１００（例えば、約７５）に）制御される。あるいはまた、処理チャンバ内に供給されるケイ素含有前駆体及び不活性ガスは、基板表面積（又はおおよそ等価として基板支持面）当たりの体積流量によって供給することができる。一実施形態では、ＳｉＨ４ガスは、処理チャンバ内に約０．０４２ｓｃｃｍ／ｃｍ２〜約０．３１ｓｃｃｍ／ｃｍ２の間で供給することができ、一方、不活性ガスは、処理チャンバ内に約０．５５ｓｃｃｍ／ｃｍ２〜約３．２９ｓｃｃｍ／ｃｍ２の間の流量で供給することができる。したがって、不活性ガスのケイ素含有前駆体に対する基板表面積当たりの体積流量の比は、約１．８：１〜約７９：１の間となる。換言すれば、ガス混合物は、ケイ素含有前駆体に対しての基板の表面積当たりの体積流量の約１．８倍〜約７９倍の間である、不活性ガスに対しての基板の表面積当たりの体積流量を有する。一実施形態では、ケイ素含有前駆体はシランであり、不活性ガスはアルゴンである。
ガス混合物内に供給される不活性ガス（例えばアルゴン）は、ケイ素含有前駆体（例えば、シランガス）に供給されるケイ素及び水素原子と比べて、比較的高い分子量を有すると考えられる。処理中にガス混合物を供給する場合、ガス混合物中の不活性ガス原子は、ケイ素−水素の弱いダングリングボンド及び／又はシリコン層内の弱いケイ素−ケイ素結合を放出させるのを助け、これによってシリコン層内のケイ素原子が強いケイ素−ケイ素結合を形成することを可能にする。
幾つかのプロセスパラメータは、堆積プロセス中に制御することができる。ＲＦソース電力は、堆積中にプラズマを維持するように印加することができる。一実施形態では、ＲＦソース電力密度は、約１０ミリワット／ｃｍ２〜約２００ミリワット／ｃｍ２の間で供給することができる。あるいはまた、ＶＨＦ電力は、最高約２７ＭＨｚ〜約２００ＭＨｚの周波数を提供するために利用することができる。プロセス圧力は、約０．１トール〜約１０トールの間（例えば、約０．５トール〜約５トール（例えば、約０．８トール〜約２トール）の間）に維持される。基板のガス分配プレートアセンブリまでの間隔は、基板寸法に応じて制御することができる。一実施形態では、１平方メートルよりも大きな基板に対する処理間隔は、約４００ミル〜約１２００ミルの間（例えば、約４００ミル〜約８５０ミルの間（例えば、５８０ミル））に制御される。基板温度は、約１５０℃〜約５００℃（例えば、約３７０℃）に維持することができる。
一実施形態では、比較的低いＲＦ電力（例えば、１５００ワット未満、又は１００ミリワット／ｃｍ２未満）を使用することができる。堆積中に使用される低いＲＦ電力は、良好な均一性制御で下部アモルファスシリコン層３０８を形成するのを助けることができると考えられる。更に、使用されるような比較的低いＲＦ電力は、不活性ガスによって生成される可能性のあるスパッタリング効果を低減させることができ、これによって下部アモルファスシリコン層３０８を比較的穏やかなプラズマ環境内で堆積させるのを助け、これによって良好な均一性及び表面粗さ制御によって下部アモルファスシリコン層３０８を形成することができると考えられる。
下部アモルファスシリコン層３０８の十分な成長の後、要素２０６にあるように、上部アモルファスシリコン層３１０は、プラズマの存在下で処理領域に第２活性化ガスを送出しながら、ケイ素含有前駆体の連続的な流れを維持することによって堆積させることができる。窒化ケイ素バッファ層３０４、酸化ケイ素バッファ層３０６、下部アモルファスシリコン層３０８、及び上部アモルファスシリコン層３１０を備えた基板３０２が、図３Ｃに示される。本実施形態では、第２活性化ガスが送出されたとき、第１活性化ガスの流れは止められる。本実施形態では、第１活性化ガスが不活性ガスであるので、第２活性化ガスは、水素系ガスである。
下部アモルファスシリコン層３０８と上部アモルファスシリコン層３１０との間に示される点線は、ケイ素含有前駆体の連続的な流れと遷移時の活性化ガスの一定の存在に起因して、本実施形態では２層間の境界が明確には画定されないことを示している。このように、ケイ素含有前駆体及び不活性ガスのみを使用して堆積された下部アモルファスシリコン層３０８の領域（基板に最も近い領域）、ケイ素含有前駆体及び水素系ガスのみを用いて堆積された上部アモルファスシリコン層３１０の領域（露出面に最も近い領域）、及び活性化ガス及びケイ素前駆体の両方を用いて堆積された２層間の領域（ここでは遷移領域と説明される）が存在すると予想される。
理論に拘束されることを意図するものではないが、アモルファスシリコン層を堆積する際に、不活性ガス及び水素系ガスを交互にすることは有益であると考えられる。堆積プロセス中により多くのラジカル及びＨ原子のエッチングを生じさせると考えられているＨ２とは対照的に、不活性ガスは、イオン衝撃を促進しながら、より多くのイオン化を誘発すると考えられている。不活性ガス堆積と水素系ガス堆積との間の違いは、結晶化プロセス（例えば、ＥＬＡ）後に異なる方法で前駆体膜特性を進化させると考えられている。このように、アモルファスシリコン膜の特性の違いは、結晶化に影響を与えるので、その結果の多結晶シリコン膜の品質にも影響を与えると考えられる。
ケイ素含有前駆体及び水素系ガスは、基板の表面積に基づいて、所定のガス流量で供給される。処理チャンバ内に供給されるケイ素含有前駆体及び水素系ガスは、基板表面積（又はおおよそ等価として基板支持面）当たりの体積流量によって供給することができる。一実施形態では、ケイ素含有前駆体は、約０．０４２ｓｃｃｍ／ｃｍ２〜約０．３１ｓｃｃｍ／ｃｍ２の体積流量で処理チャンバ内に供給される。一実施形態では、水素系ガスは、約０．５５ｓｃｃｍ／ｃｍ２〜約３．２９ｓｃｃｍ／ｃｍ２で処理チャンバ内に供給される。
一旦堆積されると、上部アモルファスシリコン層３１０及び下部アモルファスシリコン層３０８は、要素２０８にあるように、多結晶シリコン層３１２を形成するために、アニーリングすることができる。図３Ｄに図示されるように、多結晶シリコン層３１２は、上部アモルファスシリコン層３１０と下部アモルファスシリコン層３０８の組み合わせである。アニーリングプロセスは、レーザアニーリングプロセスを用いて実行することができる。レーザアニーリングプロセスは、上部アモルファスシリコン層３１０及び下部アモルファスシリコン層３１０を多結晶シリコン層３１２に結晶化させるのを支援する。レーザアニーリングプロセス中に提供される熱エネルギーは、上部アモルファスシリコン層３１０及び下部アモルファスシリコン層３０８からの結晶粒が大きなサイズの結晶化した粒子に成長するのを支援する。一実施形態では、上部アモルファスシリコン層３１０及び下部アモルファスシリコン層３０８を結晶化させるために利用されるレーザアニーリングプロセスは、ＥＬＡプロセスである。レーザアニーリングプロセスは、熱的に、約１００℃〜約１５００℃の間の温度まで基板を熱処理することができる。
多結晶シリコン層３１２を形成した後、ソース・ドレイン領域を形成するために、パターニングプロセス又は他の堆積プロセスを実行することができる。本明細書に記載される二層又は多層アモルファスシリコン構造は、一般的に、３０ｎｍ〜１００ｎｍの間（例えば、４０ｎｍ〜５５ｎｍ）の厚さに維持される。したがって、多結晶シリコンの品質は、以前に使用された層上に多結晶シリコン層３１２の厚さを増加させることなく改善される。
図４及び図５は、他の一実施形態に係るアモルファスシリコン層を堆積させるための方法を示す。図４は、図１に示されたようなチャンバ１００又は他の適切な処理チャンバ内で実施することができる堆積プロセス４００の一実施形態のフロー図を示す。図５は、基板５０２、窒化ケイ素バッファ層５０４、及び酸化ケイ素バッファ層５０６を含むデバイス５００を示す。プロセス４００は、ＴＦＴデバイス又はダイオードデバイス内で使用することができる多層アモルファスシリコン層を堆積させる方法を示す。一実施形態では、説明したようなケイ素含有層は、その後、多結晶シリコン層を形成するために熱処理することができる多層アモルファスシリコン層である。
プロセス４００は、処理チャンバ（例えば、図１に示されるＰＥＣＶＤチャンバ１００）内に、図５Ａに示されるように、基板５０２を配置することによる要素４０２で始まる。処理チャンバは、処理領域を更に含むことができる。ここで示される基板５０２は、図３Ａに図示され、図２を参照して説明された基板と実質的に同様とすることができる。基板５０２は、窒化ケイ素バッファ層３０４及び酸化ケイ素バッファ層３０６としてここに図示される１以上のバッファ層を含むことができる。
基板５０２を処理チャンバ内に配置して、ケイ素含有前駆体（例えば、シラン）及び第１活性化ガス（例えば、水素）を含む第１堆積ガスが、要素４０４にあるように、露出面上に下部アモルファスシリコン層５０８を堆積させるために、プラズマの存在下で処理領域に送出される。下部アモルファスシリコン層５０８は、図２を参照して説明した下部アモルファスシリコン層３０８と実質的に同様とすることができる。本実施形態では、上記堆積プロセスは、完全に停止され、これによって下部アモルファスシリコン層５０８のはっきりと画定された上部境界が（下部アモルファスシリコン層５０８の上方に図５Ｂ内に示される実線によって図示されるように）形成される。理解されるように、図２で使用されるような活性化ガスは、下部アモルファスシリコン層５０８が水素系ガスを用いて堆積され、上部アモルファスシリコン層５１０が不活性ガスを用いて堆積されるように入れ替えられる。
一旦下部アモルファスシリコン層５０８が堆積されると、要素４０６にあるように、下部アモルファスシリコン層５０８の上に上部アモルファスシリコン層５１０を堆積させるために、ケイ素含有前駆体（例えば、シラン）及び第２活性化ガス（例えば、不活性ガス）を含む第２堆積ガスが、プラズマの存在下で処理領域に送出される。上部アモルファスシリコン層５１０は、図２を参照して開示された上部アモルファスシリコン層３１０と実質的に同様とすることができる。画定される境界は、アニーリング後の多結晶シリコン層の結晶構造に更なる利点を提供することができる。
一旦堆積されると、上部アモルファスシリコン層５１０及び下部アモルファスシリコン層５０８は、要素４０８内にあるように、多結晶シリコン層５１２を形成するためにアニーリングすることができる。上記実施形態に示されたアモルファスシリコン層は、２層のみ（上部アモルファスシリコン層５１０と下部アモルファスシリコン層５０８）を含むが、２を超える層が、多層アモルファスシリコン構造を形成するために使用されてもよいことが理解される。例えば、３以上のアモルファスシリコン層が、１以上のバッファ層の上に堆積されてもよい。アモルファスシリコン層は、その後、多結晶シリコン層５１２を形成するためにＥＬＡを用いてアニーリングすることができる。多層アモルファスシリコン構造の全体の厚さは、３０ｎｍ〜１００ｎｍの間（例えば、４０ｎｍ〜５５ｎｍ）とすることができる。
図６は本明細書に開示される方法によって堆積した多結晶シリコン層に対する結晶化度の分光分析のグラフ６００を示す。第１ライン６０２は、シラン−水素堆積ガスを単独で用いて堆積した多結晶シリコン層の分光分析を示しており、第２ライン６０４は、シラン−アルゴン堆積ガスを単独で用いて堆積した多結晶シリコン層の分光分析を示しており、第３ライン６０６は、上記実施形態で説明したように、２つの堆積技術の組み合わせを示している。多結晶シリコン層を５５ｎｍまで堆積し、ＥＬＡを用いて上記と同じパラメータを適用してアニーリングした。
ラマン分光スペクトルは、波数５２０ｃｍ−１での結晶画分に対してピークを測定する。このピークは、シリコン層の結晶化度に正比例して増加することが理解される。したがって、このピークは、アモルファスＳｉ及び多結晶Ｓｉの膜中の結晶化度の有効な指標として用いられる。このピークの強度が高ければ高いほど、膜の単位体積内の結晶画分が多い。
実験スペクトルは、多層構造で結晶化された多結晶シリコンサンプルに、単層構造で結晶化されたものよりも６０％高い結晶性ピークを示している。単層構造は、従来のＨ２希釈レシピ又はＡｒ希釈のいずれかであるが、この分析では互いにわずかな違いのみを示している。したがって、この分析により、多層構造の結晶性は、単層構造のいずれか単独よりもアニーリング後に高くなると考えられる。
上述の結晶化度は、予想通りに、移動度の増加にも及ぶ。移動度は、多結晶Ｓｉの最も重要な特性の１つである。標準的な用途（例えば、ＴＦＴデバイス）に対しては、多結晶Ｓｉの移動度が高ければ高いほど、デバイス性能はより良好になる。上述の例から測定されるように、シラン−水素堆積ガスを単独で用いて堆積された多結晶シリコン層は、７２ｃｍ２／Ｖｓの移動度を有し、シラン−アルゴン堆積ガスを単独で用いて堆積された多結晶シリコン層は、８０ｃｍ２／Ｖｓの移動度を有し、両方の活性化ガスの組み合わせを使用した多層堆積は、１００ｃｍ２／Ｖｓの移動度を有する。したがって、多層構造で結晶化されたサンプルで測定された移動度は、Ａｒ系アモルファスシリコンの単層膜で結晶化されたものよりも２５％高い。
上記に開示された方法は、アモルファスシリコン層の結晶化の前に脱水素化要素を更に含むことができる。１以上の実施形態では、アモルファスシリコン層が順次堆積され、次いで、水素を除去するための脱水素処理を行うために、最高約４５０℃又はそれ以上に加熱される。アモルファスシリコン層中の水素元素の過剰量（例えば、水素の過度に高い濃度）は、ポリシリコンチャネル層を形成する前に、隣接するゲート誘電体層又は他の隣接する層の中に浸透し、これによって電流漏れ又は他のタイプのデバイス故障をもたらす可能性がある。脱水素処理を行うことにより、隣接する層の水素の影響を回避することができる。
本明細書に開示された実施形態は、多層多結晶シリコン膜中の移動度の増加に関する。不活性ガス／ケイ素含有ガスの組み合わせと水素系ガス／ケイ素含有ガスの組み合わせを使用してシリコン層の形成を交互にすることにより、アニーリング後の多結晶シリコンの結晶化度及び最終的なＳｉ層の移動度は、単層多結晶シリコン膜よりも増加される。
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく創作することができる。

Claims (16)

  1. 基板上に第１アモルファスシリコン層を堆積させるために、ケイ素含有前駆体及び第１活性化ガスを処理領域に送出する工程を含み、ケイ素含有前駆体及び第１活性化ガスは、プラズマによって活性化される、第１アモルファスシリコン層を堆積させる工程と、
    第１活性化ガスの送出を止めながら、第２活性化ガスを処理領域に送出しながら、ケイ素含有前駆体の連続的な流れを維持する工程を含み、ケイ素含有前駆体及び第２活性化ガスは、プラズマによって活性化される、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程と、
    第１及び第２アモルファスシリコン層を脱水素化する工程と、
    脱水素化後に多結晶シリコン層を形成するために第１及び第２アモルファスシリコン層をアニーリングする工程とを含み、第１活性化ガスと第２活性化ガスのうちの一方は不活性ガスであり、第１活性化ガスと第２活性化ガスのうちの他方は水素ガス（Ｈ ２ ）である方法。
  2. ケイ素含有前駆体は、シランである、請求項１記載の方法。
  3. 不活性ガスは、アルゴンである、請求項１記載の方法。
  4. アニーリングする工程は、エキシマレーザアニーリングを用いて実行される、請求項１記載の方法。
  5. ケイ素含有前駆体及び第１活性化ガスを使用して、第２アモルファスシリコン層上に第３アモルファスシリコン層を堆積させる工程を含む、請求項１記載の方法。
  6. 基板上に窒化ケイ素を含む第１バッファ層を堆積させる工程と、
    第１バッファ層上に酸化ケイ素を含む第２バッファ層を堆積させる工程と、
    プラズマの存在下でチャンバの処理領域にケイ素含有前駆体及び第１活性化ガスを送出する工程を含む、第２バッファ層上に第１アモルファスシリコン層を堆積させる工程と、
    プラズマの存在下で処理領域に第２活性化ガスを送出しながら、かつ第１活性化ガスの送出を止めながら、ケイ素含有前駆体の連続的な流れを維持する工程を含む、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程であって、第１活性化ガスと第２活性化ガスのうちの一方は不活性ガスであり、第１活性化ガスと第２活性化ガスのうちの他方は水素ガス（Ｈ ２ ）である工程と、
    プラズマの存在下で処理領域にケイ素含有前駆体及び第１活性化ガスを含む第３活性化ガスを送出する工程を含む、第２アモルファスシリコン層上に第３アモルファスシリコン層を堆積させる工程と、
    第３アモルファスシリコン層、第２アモルファスシリコン層、及び第１アモルファスシリコン層を脱水素化する工程と、
    脱水素化後に多結晶シリコン層を形成するために、第３アモルファスシリコン層、第２アモルファスシリコン層、及び第１アモルファスシリコン層をアニーリングする工程とを含む方法。
  7. ケイ素含有前駆体は、シラン又はジシランである、請求項６記載の方法。
  8. 第１活性化ガス又は第２活性化ガスのいずれかは、アルゴンである、請求項６記載の方法。
  9. 第１活性化ガスはアルゴンであり、第２活性化ガスは水素ガス（Ｈ２）であり、第３活性化ガスはアルゴンを含む、請求項６記載の方法。
  10. アニーリングする工程は、エキシマレーザアニーリングを用いて行われる、請求項６記載の方法。
  11. 第２アモルファスシリコン層及び第１アモルファスシリコン層の全体の厚さは、５５ｎｍ未満である、請求項６記載の方法。
  12. 基板上に窒化ケイ素を含む第１バッファ層を堆積させる工程と、
    第１バッファ層上に酸化ケイ素を含む第２バッファ層を堆積させる工程と、
    プラズマの存在下でチャンバの処理領域にシラン及び水素（Ｈ２）を含む第１堆積ガスを送出する工程を含む、第２バッファ層上に第１アモルファスシリコン層を堆積させる工程と、
    プラズマの存在下で処理領域にシラン及び不活性ガスを含む第２堆積ガスを送出する工程を含む、第１アモルファスシリコン層上に第２アモルファスシリコン層を堆積させる工程であって、第１アモルファスシリコン層と第２アモルファスシリコン層との間には界面が形成される工程と、
    第１アモルファスシリコン層及び第２アモルファスシリコン層を脱水素化する工程と、
    脱水素化後に多結晶シリコン層を形成するために、第２アモルファスシリコン層及び第１アモルファスシリコン層をアニーリングする工程とを含む方法。
  13. 不活性ガスは、アルゴンである、請求項１２記載の方法。
  14. アニーリングする工程は、エキシマレーザアニーリングを用いて行われる、請求項１２記載の方法。
  15. 第２アモルファスシリコン層及び第１アモルファスシリコン層の全体の厚さは、５５ｎｍ未満である、請求項１２記載の方法。
  16. 第２アモルファスシリコン層の厚さと、第１アモルファスシリコン層の厚さは、実質的に等しい、請求項１２記載の方法。
JP2016512911A 2013-05-09 2014-04-22 エキシマレーザアニーリング後にポリシリコン品質を向上させる方法 Expired - Fee Related JP6154547B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361821564P 2013-05-09 2013-05-09
US61/821,564 2013-05-09
US14/049,197 US9048099B2 (en) 2013-05-09 2013-10-08 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US14/049,197 2013-10-08
PCT/US2014/034938 WO2014182433A1 (en) 2013-05-09 2014-04-22 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal

Publications (2)

Publication Number Publication Date
JP2016526282A JP2016526282A (ja) 2016-09-01
JP6154547B2 true JP6154547B2 (ja) 2017-06-28

Family

ID=51865076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512911A Expired - Fee Related JP6154547B2 (ja) 2013-05-09 2014-04-22 エキシマレーザアニーリング後にポリシリコン品質を向上させる方法

Country Status (6)

Country Link
US (1) US9048099B2 (ja)
JP (1) JP6154547B2 (ja)
KR (2) KR20170010443A (ja)
CN (1) CN105189813A (ja)
TW (1) TWI541865B (ja)
WO (1) WO2014182433A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106847675B (zh) * 2017-04-21 2020-03-31 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化
JP7233639B2 (ja) * 2019-04-19 2023-03-07 日新電機株式会社 シリコン膜の成膜方法
CN111725297B (zh) * 2020-06-08 2023-06-02 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN113755816B (zh) * 2021-09-09 2023-12-19 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982637A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質半導体薄膜の製造方法
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
JP2001007024A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US7186663B2 (en) 2004-03-15 2007-03-06 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
TWI229386B (en) 2003-07-01 2005-03-11 Au Optronics Corp Method for manufacturing polysilicon film on substrate
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
US7138307B2 (en) 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
KR100732858B1 (ko) * 2005-05-13 2007-06-27 삼성에스디아이 주식회사 다결정질 박막의 현장 성장방법
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
JP2009299164A (ja) * 2008-06-16 2009-12-24 Furukawa Electric Co Ltd:The 連続薄膜の形成方法、形成装置、薄膜付きガラス基板及び半導体装置素子
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法

Also Published As

Publication number Publication date
TW201513173A (zh) 2015-04-01
JP2016526282A (ja) 2016-09-01
KR20170010443A (ko) 2017-01-31
KR20150145265A (ko) 2015-12-29
US20140335680A1 (en) 2014-11-13
US9048099B2 (en) 2015-06-02
TWI541865B (zh) 2016-07-11
WO2014182433A1 (en) 2014-11-13
CN105189813A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
JP6154547B2 (ja) エキシマレーザアニーリング後にポリシリコン品質を向上させる方法
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
TWI680496B (zh) 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
US9935183B2 (en) Multilayer passivation or etch stop TFT
US20120045904A1 (en) Methods for forming a hydrogen free silicon containing dielectric film
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
KR20220006663A (ko) 원자 층 증착 동안 막 특성들의 인-시츄 (in-situ) 제어
US9305796B2 (en) Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber
US7186663B2 (en) High density plasma process for silicon thin films
US20180148833A1 (en) Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
US8642376B2 (en) Methods for depositing a material atop a substrate
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
WO2011040279A1 (ja) 半導体装置およびその製造方法
JP3807127B2 (ja) シリコン系薄膜の形成方法
US11031241B2 (en) Method of growing doped group IV materials
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US20120282742A1 (en) Semiconductor device and method for manufacturing the same
KR101416069B1 (ko) 저온 박막 증착 방법
Won et al. Thin‐Film PECVD (AKT)
KR100571005B1 (ko) 반도체 장치의 제조 방법
US20130089972A1 (en) Method for forming nanocrystalline silicon film
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface
WO2012090819A1 (ja) 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170601

R150 Certificate of patent or registration of utility model

Ref document number: 6154547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees