JP6146382B2 - 単結晶基板の抵抗率保証方法 - Google Patents

単結晶基板の抵抗率保証方法 Download PDF

Info

Publication number
JP6146382B2
JP6146382B2 JP2014159582A JP2014159582A JP6146382B2 JP 6146382 B2 JP6146382 B2 JP 6146382B2 JP 2014159582 A JP2014159582 A JP 2014159582A JP 2014159582 A JP2014159582 A JP 2014159582A JP 6146382 B2 JP6146382 B2 JP 6146382B2
Authority
JP
Japan
Prior art keywords
resistivity
single crystal
guaranteeing
crystal substrate
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014159582A
Other languages
English (en)
Other versions
JP2016039169A (ja
Inventor
鈴木 聡
聡 鈴木
義博 児玉
義博 児玉
慶一 中澤
慶一 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2014159582A priority Critical patent/JP6146382B2/ja
Publication of JP2016039169A publication Critical patent/JP2016039169A/ja
Application granted granted Critical
Publication of JP6146382B2 publication Critical patent/JP6146382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、単結晶基板の抵抗率保証方法に関する。
単結晶基板としては、例えば、半導体素子製造材料として使用されるシリコン単結晶基板(以下シリコン基板という)が挙げられる。これはCZ法(チョクラルスキー法)やFZ法(フローティングゾーン法または浮遊帯溶融法)等の方法を用いて製造されるシリコン単結晶から切り出されるものである。
シリコン基板から製造される素子、例えば電力制御に用いるパワー半導体では、オン抵抗は小さい方が損失は小さくなるが、素子の破壊を防ぐためにある程度の耐圧も必要であり、抵抗率がある一定以上/以下であれば十分というわけではない。シリコン基板から半導体素子を製造する際には、シリコン基板の抵抗率を所定の範囲内にすることが求められており、且つ半導体素子設計においては安全を考慮してマージンを持たせるため、年々シリコン基板に求められる抵抗率範囲(抵抗率規格幅、ある狙い抵抗率値に対して±○○%、という数値で表すことが多い)は縮小されてきている。
このような事情から、シリコン基板の抵抗率が所定の範囲内であることを保証する必要がある。
シリコン基板の抵抗率測定には、四探針法などの方法を用いる。四探針法は、半導体シリコン基板の抵抗率測定方法として最も一般的に使用されている方法であり、ASTM(American Society for Testing and Materials)により標準化されている(ASTM F84−99)。図6は、四探針法の一例を示す模式図である。四探針法は、図6に示すように、シリコン単結晶基板5の被測定面4上に探針となる4本の電極を立て、定電流電源1から測定電流通電電極3を介して一定電流を流し、その状態で測定用電極2間の電位差を測定し、該電位差及び測定用電極間距離から抵抗率を算出する方法である。測定電流通電電極3と測定用電極2とを分離することにより、電極接触抵抗の影響を排除することができる。
従来、製造したシリコン単結晶インゴットの抵抗率評価の方法として、インゴットを所定の長さのブロックに切断した後、各ブロックの両端の部分を評価する方法がある。例えば、シリコン単結晶インゴットをブロックに切断する際、もしくは切断後に、インゴットの各切断位置=各ブロックの両端から抵抗率測定用のシリコン基板サンプルを採取し、そのシリコン基板サンプルの抵抗率を評価することによってブロックの合否判定を行う。この時に、シリコン単結晶ブロックに対し単結晶成長軸方向に沿った抵抗率も測定し、ブロック両端の抵抗率測定結果と合わせてその結果にも合否判定を行うことでブロック内部の抵抗率を保証することができる。CZシリコン単結晶の場合には、酸素ドナーの影響により、単結晶ブロックの状態で結晶成長軸方向に沿った抵抗率を適正に測定することが困難であるが、偏析係数等から計算によって各ブロック内部の抵抗率はかなり正確に予測することができるため、ブロック両端の抵抗率がわかればブロック内部の抵抗率を保証することができる。
シリコン単結晶ブロック成長軸方向での抵抗率測定値が、要求されている範囲内ではあるがその範囲の上限もしくは下限に極めて近い値であった場合には、単結晶断面内の抵抗率が均等ではなく分布を持っていると、要求される抵抗率範囲を超える部分が単結晶断面内で発生する可能性がある。このため、成長軸方向抵抗率測定値に対しては、要求される抵抗率範囲から更に内寄せして幅を狭めた抵抗率範囲を規格とし、該抵抗率規格に当てはめて合否判定を行うこともできる。
前記の様な方法により、取得したシリコン単結晶の抵抗率が要求される範囲内であることを保証することができる。すなわち、シリコン単結晶から採取され、半導体素子の材料として使用するシリコン基板は全て要求される抵抗率範囲内であることを保証することができる。
更に、半導体素子の材料として使用する単結晶基板が全て要求される抵抗率範囲内であることを保証するより確実な方法として、シリコン単結晶から切り出した全ての単結晶基板の断面内抵抗率測定を行い、合否判定する方法を採ることができる(全数測定・保証法とも呼ぶ)。この方法はシリコン単結晶ブロック両端面の抵抗率測定を行い保証する方法よりも生産性が劣るものではあるが、近年の半導体素子製造材料となる単結晶基板に対しての、抵抗率規格幅をより小さいものとするという要求に確実に対応するためには、全数測定・保証法が有効である。
シリコン基板を切り出すシリコン単結晶が、成長につれて、或いは結晶成長中に、結晶断面内の抵抗率分布形状が不規則に変化する様なシリコン単結晶の場合には、全数測定・保証法が特に有効である。この方法の適用により、単結晶基板から半導体素子を製造する際の生産性・歩留の向上、また、より高品質の半導体素子の製造が可能となる。
通常、シリコン基板はシリコン単結晶を、単結晶成長軸方向と交わる断面方向に切断して製造する。単結晶ブロックの両端面からシリコン基板サンプルを採取して抵抗率を測定する方法でも、全数測定・保証法でも、シリコン基板表面の所定の位置の抵抗率を測定する。この時、所定の位置は、シリコン基板の特性やユーザーの要求に基づいて決定し、例えばシリコン基板の中心、外周付近、或いは中心と外周の中央(r/2位置)等とする。
測定した抵抗率値が全て要求される抵抗率範囲内に収まるものであれば合格と判定される。シリコン基板を製品とする際には合格品のみで、不合格品は取り除き出荷しない。
特許文献1では、ウェーハ表面の面内における抵抗率のばらつきを評価することが開示されている。しかしながら、具体的に面内をどのように測定するのかについては開示されていない。
特許第5321460号公報
近年は、単結晶基板の抵抗率規格幅の縮小の他にも、単結晶基板に含有する不純物量を極めて少量とする、或いは一定の値にコントロールする、など、抵抗率以外の品質についても新たな要求が出てきている。
抵抗率規格幅縮小と同時に様々な要求品質を満たすために、単結晶製造条件を調整・変更することがある。この際に、他の品質には全く変化なしで、ある一つの品質項目だけを所定の値、或いは所定の狭い範囲にコントロールすることは困難であり、通常は程度の差はあるが目的の品質項目以外にも影響を及ぼしてしまう場合が多い。
すなわち、単結晶基板に要求される各々の品質は満たしており、更に抵抗率規格の要求も満たすことができているものの、結晶断面内の抵抗率分布形状が単結晶製造条件調整前と比べて変化する場合がある。
前記のような抵抗率分布形状変化が発生した時に、シリコン基板の面内の抵抗率測定点を変更することなく抵抗率測定、保証を行った場合、単結晶基板面内のどこかで、要求される抵抗率規格から外れる部分が発生する恐れがある。
例えば、全シリコン基板かつ基板面内全域の抵抗率測定を実施して合否判定を行えば、半導体素子材料として使用されるシリコン基板の全てが求められる抵抗率範囲内であることが保証できるが、その様な方法を採用すると抵抗率測定にかかる時間が膨大となり、大量生産する商業製品としては現実的ではない。
本発明は、上記問題点に鑑みてなされたものであって、効率よく単結晶基板の抵抗率が所定の範囲内であることを従来より高い確度で保証することができる単結晶基板の抵抗率保証方法を提供することを目的とする。
上記目的を達成するために、本発明では、一つの製造条件で製造された単結晶から得られた単結晶基板の抵抗率を保証する方法であって、
前記製造条件で単結晶を製造し、該単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得する工程と、
前記単結晶基板各々について抵抗率最大値、抵抗率最小値の現れる位置を求め、前記抵抗率を測定した全単結晶基板について前記抵抗率最大値及び前記抵抗率最小値の出現頻度が最大となる位置を求める工程と、
少なくとも前記抵抗率最大値の出現頻度が最大となる位置及び前記抵抗率最小値の出現頻度が最大となる位置を含むように前記単結晶基板の抵抗率を保証する測定点を決める工程と、
前記抵抗率を保証する測定点で、前記製造条件と同一の製造条件で製造された単結晶から得られた単結晶基板の抵抗率を測定し、該単結晶基板の抵抗率が所定の範囲内であることを保証する工程と
を有することを特徴とする単結晶基板の抵抗率保証方法を提供する。
このように定めた面内位置(抵抗率を保証する測定点)で抵抗率測定を行えば、各単結晶基板の抵抗率が面内全域で、所定の範囲内、例えば、要求される抵抗率規格に収まることを短時間で従来より高い確度で保証できる。
また、前記径方向抵抗率分布を取得する工程における単結晶と、前記保証する工程における単結晶を、同一の単結晶又は異なる単結晶、あるいはこれらの両方とすることができる。
本発明では、抵抗率を保証する測定点を決定するための単結晶と抵抗率を保証する単結晶を同一のものとすることもできるし、異なるものとすることもでき、両方とすることもできる。
また、前記径方向抵抗率分布を取得する工程において、前記製造条件で複数の単結晶を製造し、該複数の単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得することが好ましい。
このように同一の製造条件で製造された複数の単結晶から得られた複数の単結晶基板の抵抗率を測定することによって、径方向抵抗率分布の信頼性をより向上させることができる。
また、前記径方向抵抗率分布を取得する工程において、前記抵抗率を測定する所定の間隔を5mm以下の間隔とすることが好ましい。
このような間隔で抵抗率を測定することによって、径方向の抵抗率変動が大きい場合であっても、正確な径方向抵抗率分布を取得することができる。
また、前記保証する工程において、前記単結晶基板の全数について抵抗率を測定し、該測定値が要求される抵抗率規格を満たす場合を合格品、満たさない場合を不合格品と判定することで、前記合格品の抵抗率が前記抵抗率規格を満たすことを保証することが好ましい。
このように取得した単結晶基板全数の抵抗率を測定し、要求される抵抗率規格に対して合否判定を行うことで、特に各単結晶基板が抵抗率分布を有していても、その分布が同じであれば、各単結晶基板(合格品)の抵抗率が面内全域で、求められる範囲内(抵抗率規格)に収まることを従来より高い確度で保証できる。
また、前記測定点を決める工程の後かつ前記保証する工程の前に、前記単結晶基板について、前記抵抗率を保証する測定点で測定した抵抗率の最大値と、前記径方向抵抗率分布における抵抗率の最大値との差Δρmax、及び前記抵抗率を保証する測定点で測定した抵抗率の最小値と、前記径方向抵抗率分布における抵抗率の最小値との差Δρminを求め、要求される抵抗率規格から前記Δρmax及び前記Δρminにより決定される内寄せ幅を差し引いた内部判定規格を設定する工程を行い、
前記保証する工程において、前記単結晶基板の抵抗率の測定値が、前記内部判定規格を満たす場合を合格品、満たさない場合を不合格品と判定することで、前記合格品の抵抗率が前記抵抗率規格を満たすことを保証することが好ましい。
同一製造条件で製造した単結晶から製造した単結晶基板でも、各々の単結晶基板の抵抗率分布がある程度の範囲内で変化する場合がある。この場合、上記のように内部判定規格を設け、この内部判定規格に対して合否判定を行うことで、各単結晶基板(合格品)の抵抗率が面内全域で、要求される抵抗率規格を満たすことを従来より更に高い確度で保証できる。
また、前記単結晶基板を、FZ法で作製された直径150mm以上のシリコン基板とすることができる。
本発明であれば、一般にCZ法にくらべ抵抗率の面内バラツキが大きい直径150mm以上、特には直径200mm以上のFZ法で作製されたシリコン基板の抵抗率を保証することができる。
本発明の単結晶基板の抵抗率保証方法であれば、製造条件に応じて抵抗率を保証する測定点を決定することによって、単結晶基板の抵抗率が所定の範囲内であることを従来より高い確度で保証することができる。また、基板面内全域の抵抗率を測定する方法と比べて、単結晶基板の抵抗率測定にかかる時間を減らすことができる。これにより、単結晶基板を製造する際の生産性を向上させることができ、出荷製品に、要求される抵抗率規格を満たさないものが混入するのを効率よく防ぐことができる。
本発明の単結晶基板の抵抗率保証方法の一例を示すフロー図である。 1つのシリコン単結晶から採取されるシリコン基板の基板面内位置と平均抵抗率値からの偏差との関係を示す図である。 抵抗率を保証する測定点で測定した抵抗率の最大値及び最小値と、径方向抵抗率分布における抵抗率の最大値及び最小値との関係を示す図である。 抵抗率最大値及び最小値の出現位置とその割合との関係を示す図である。 Δρmax及びΔρminの値とその割合との関係を示す図である。 四探針法の一例を示す模式図である。
以下、本発明をより詳細に説明する。
上記のように、効率よく単結晶基板の抵抗率が所定の範囲内であることを従来より高い確度で保証することができる単結晶基板の抵抗率保証方法が求められている。
本発明者らは、上記目的を達成するために鋭意検討を行った結果、製造条件に応じて抵抗率を保証する測定点を決定する単結晶基板の抵抗率保証方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明の実施の形態について図面を参照して具体的に説明するが、本発明はこれらに限定されるものではない。なお、以下、単結晶基板がシリコン基板である場合を中心に説明するが、単結晶基板はこれに限定されない。
図1は、本発明の単結晶基板の抵抗率保証方法の一例を示すフロー図である。
まず、単結晶の製造条件を決定する(図1(a))。本発明では、一つの製造条件で製造された単結晶から得られた単結晶基板の抵抗率を保証することができる。例えば、FZ法における製造条件としては、ドーパント供給量、結晶回転数等を挙げることができる。本発明では、これらの製造条件が同一である単結晶から得られた単結晶基板の抵抗率を保証することができる。
次に、図1の(a)で決定した製造条件で単結晶を製造し、この単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得する(図1(b))。抵抗率を測定する方法は特に限定されないが、例えば、上述した図6に示す四探針法を挙げることができる。
本発明では、径方向抵抗率分布を取得する工程(図1(b))において抵抗率を測定する単結晶と、後述する保証する工程(図1(h))において抵抗率を測定して保証する単結晶を、同一の単結晶又は異なる単結晶、あるいはこれらの両方とすることができる。
例えば、1つの単結晶から得られた複数の単結晶基板を用いて抵抗率を保証する測定点を決定し、この測定点で、同一の単結晶から得られた単結晶基板の抵抗率を測定し、保証することができる。また、1つの単結晶から得られた複数の単結晶基板を用いて抵抗率を保証する測定点を決定し、この測定点で、同一の製造条件で製造された別の単結晶から得られた単結晶基板の抵抗率を測定し、保証することもできる。
すなわち、本発明では、1本以上の単結晶から得られた基板を用いて抵抗率を保証する測定点を決定し、1本以上の単結晶から得られた基板の抵抗率を保証することができ、この際、抵抗率を保証する測定点を決定するための単結晶と抵抗率を保証する単結晶を同一のものとすることもできるし、異なるものとすることもできるし、これらの両方とすることもできる。
本発明では、上記の単結晶基板として、FZ法で作製された直径150mm以上のシリコン基板を用いることができる。
シリコン基板は、半導体素子製造材料として汎用されている。半導体素子材料として求められる抵抗率規格幅は縮小傾向にあり、その要求に見合う品質を持つシリコン基板の製造及び抵抗率保証はより難しくなっている。そこで直径150mm以上、より好ましくは直径200mm以上のシリコン基板の抵抗率保証において本発明の方法を適用すれば、各々のシリコン基板の抵抗率が要求される範囲内に収まっていることを従来より高い確度で保証でき、有効である。特に本発明は、面内抵抗率分布が一般にCZ法より大きいFZ法で作製された直径150mm以上のシリコン基板の抵抗率を保証するのに好適である。
シリコン単結晶から製造されるシリコン基板の抵抗率保証を行うためには、シリコン単結晶の断面内の抵抗率分布を知る必要がある。この抵抗率分布の確認のため、所定の製造条件(図1の(a)で決定した製造条件)で製造したシリコン単結晶を切断し、多数のシリコン基板を製造する。各々のシリコン基板の断面内抵抗率を径方向に細かい間隔で測定し、シリコン基板の面内抵抗率分布を取得する。なお、抵抗率分布を確認するために用いる単結晶基板の枚数は、2枚以上であればよく、例えば、2〜1000枚の範囲内とすることができる。
シリコン単結晶の成長境界面は一様な平面ではなく、成長軸方向に対して凸形状や凹形状などになっているものである。このため、シリコン単結晶の成長軸方向と実質垂直方向で切断して製造するシリコン基板の表面は、全面が同時に凝固したものではなく、ある時間範囲で凝固した部分の集合体とみなせる。よって単結晶成長中の経時的な変化、変動が存在すると抵抗率変動が生ずる可能性があり、抵抗率分布を確認する際にはシリコン基板中心を含む直径方向を一直線に細かい間隔で測定するのが望ましい。この抵抗率を測定する間隔は、好ましくは5mm以下、より好ましくは3mm以下である。抵抗率を測定する間隔が5mm以下であれば、径方向の抵抗率変動が大きい場合であっても、正確な径方向抵抗率分布を取得することができる。
通常、CZ法やFZ法などでシリコン単結晶を製造する際には結晶を回転させながら成長させるため、取得されるシリコン単結晶は円柱形状となり、これを切断して円形のシリコン基板を製造する。通常、結晶回転中心は結晶中心であるため、シリコン単結晶及びシリコン基板の抵抗率分布は中心軸に対し対称形状となる。従って、シリコン基板の中心から外周に至る半径範囲を一か所測定するだけでも抵抗率分布形状がわかるものであるが、事前の抵抗率分布確認の際には、前記の様に軸対称形状であることも再確認するために、各々のシリコン基板の直径範囲を測定し、更には1枚のシリコン基板につき少なくとも2方向を測定して抵抗率分布を取得するのが望ましい。
図2は、1つのシリコン単結晶から採取されるシリコン基板の基板面内位置と平均抵抗率値からの偏差との関係を示す図である。上記のようにシリコン単結晶1本から取得できる多数枚のシリコン基板の抵抗率分布を確認した時に、各シリコン基板個別では抵抗率分布が異なる場合があるが、1つのシリコン単結晶から採取されるシリコン基板の抵抗率分布をまとめた場合、例えば図2に示すようにある程度の変動範囲に収まるものである。この抵抗率分布を、任意の所定製造条件により得られるシリコン単結晶の抵抗率分布とみなすことができる。
径方向抵抗率分布を取得する工程(図1(b))では、同一の製造条件で複数の単結晶を製造することが好ましい。この場合、これら複数の単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得することができる。すなわち、2つ以上の単結晶を製造し、各単結晶から単結晶基板を取得し、得られた複数の単結晶基板から径方向抵抗率分布を取得することができる。これにより、それぞれの単結晶で抵抗率分布に差が無いことを確認することができる。また、何らかの理由で、同一の条件で製造した単結晶間で径方向抵抗率分布にバラツキが生じる場合であっても、複数の単結晶の抵抗率を測定することによって、分布の修正等を行うことができ、分布の信頼性をより向上させることができる。
次に、単結晶基板各々について抵抗率最大値、抵抗率最小値の現れる位置を求める(図1(c))。更に、抵抗率を測定した全単結晶基板について抵抗率最大値及び抵抗率最小値の出現頻度が最大となる位置を求める(図1(d))。
図1の(c)では、前記の様に得られた抵抗率分布について、各々のシリコン基板の抵抗率の最大値及び最小値を確認し、更に前記抵抗率最大値及び最小値が各シリコン基板のどの位置(中心からの距離)に出現しているかを求める。図1の(d)では、抵抗率確認を行った全シリコン基板について、抵抗率最大値及び最小値の出現位置を集計し、これらの抵抗率最大値及び最小値の出現頻度が高いシリコン基板の面内位置を確認する。
次に、このようにして得られた情報から、少なくとも抵抗率最大値の出現頻度が最大となる位置及び抵抗率最小値の出現頻度が最大となる位置を含むように単結晶基板の抵抗率を保証する測定点を決める(図1(e))。
まず、抵抗率最大値及び最小値の出現頻度が最大となる面内位置を抵抗率測定点とする。このように図1の(e)で決定する面内抵抗率の測定点数は、少なくとも2点以上とする必要があるが、抵抗率最大値及び最小値の出現頻度が面内最大でないとしても比較的大きくなる点を、更に追加するのが望ましい。
この時、前述したようにシリコン単結晶及びシリコン単結晶から製造されるシリコン基板の抵抗率分布は軸対称形状となるため、測定点は任意の方向で、シリコン基板中心から外周までの半径範囲内で決定すると良い。すなわち、シリコン基板中心、中心から○○mm、・・・、の様に数点を選択し、抵抗率測定・保証点として決定する。抵抗率保証のために実際にシリコン基板の抵抗率を測定する際には、測定位置毎に測定方向を変えても構わないが、測定作業の利便性からある一つの方向と決めて測定するのが好ましい。
次に、抵抗率を保証する測定点で、図1の(a)で決定した製造条件と同一の製造条件で製造された単結晶から得られた単結晶基板の抵抗率を測定し、この単結晶基板の抵抗率が所定の範囲内であることを保証する(図1(h))。
本発明であれば、製造条件に応じて抵抗率を保証する測定点を決定することによって、基板面内全域の抵抗率測定を実施しなくとも、ある単結晶基板の抵抗率が所定の範囲内であることを短時間で従来より高い確度で保証することができる。なお、上述のように、図1の(h)で測定・保証される単結晶は、図1の(b)で抵抗率が測定された単結晶と、同一でも異なっていてもよい。
また、本発明では、単結晶基板が要求される抵抗率規格を満たすか否かを判定(合否判定)することができる。具体的には、保証する工程(図1(h))において、単結晶基板の全数について抵抗率を測定し、この測定値が要求される抵抗率規格を満たす場合を合格品、満たさない場合を不合格品と判定することで、合格品の抵抗率が要求される抵抗率規格を満たすことを保証することができる。
特に各シリコン基板の抵抗率分布が同じであれば、取得したシリコン基板全数について、前記の通り決定した面内位置での抵抗率測定を行い、求められる抵抗率規格に対して合否判定することで、各合格品シリコン基板の抵抗率が求められる抵抗率範囲内に収まっていることを従来より高い確度で保証することができる。
同一製造条件で製造した単結晶から製造した単結晶基板でも、各々の単結晶基板の抵抗率分布がある程度の範囲内で変化する場合は、シリコン基板が求められる抵抗率範囲内に収まることを保証するために、更なる要素を加えて合否判定を行うことが好ましい。
例えば、求められる抵抗率規格幅からある基準に沿って内寄せした規格幅(内部判定規格)を設け、新たに設定した規格幅で合否判定を行うことができる。特にFZ法で作製されたシリコン基板は、ウェーハ毎の抵抗率分布形状にバラツキが生じる場合があるため、このように合否判定を行うことが好ましい。
図3は、抵抗率を保証する測定点で測定した抵抗率の最大値及び最小値と、径方向抵抗率分布における抵抗率の最大値及び最小値との関係を示す図である。内寄せ幅は、図3に示すような方法で決定する。すなわち、前記の通り、所定の製造条件(図1の(a)で決定した製造条件)で製造した単結晶の抵抗率分布調査の段階で取得したシリコン基板について、各々のシリコン基板の面内抵抗率分布から面内抵抗率最大値及び最小値を求める。また、各々のシリコン基板から抵抗率保証時の測定点として定めた位置における抵抗率測定値の中で、抵抗率最大値及び最小値を求める。ここで、測定点を決める工程(図1(e))の後かつ保証する工程(図1(h))の前に、抵抗率保証測定点の中での抵抗率最大値と径方向抵抗率分布における抵抗率最大値との差(Δρmaxとする)、及び抵抗率保証測定点の中での抵抗率最小値と径方向抵抗率分布における抵抗率最小値との差(Δρminとする)を求める(図1(f))。抵抗率保証測定点の抵抗率測定値は、同時に面内抵抗率分布の中の抵抗率測定値に含まれるものであるから、抵抗率保証測定点と面内分布の抵抗率最大値もしくは最小値同士が一致している場合、ΔρmaxもしくはΔρminはゼロになる。
次に、各々のシリコン基板について前記の手順で求めたΔρmax及びΔρminを集計し、集計データから、抵抗率内寄せ幅(内寄せ幅)を決定する。集計データの中のΔρmax及びΔρminの最大値を採用してもよいし、片側工程能力指数(Cpk)を求め、それに基づき決めてもよい。
求められる抵抗率規格幅から前記の算出した抵抗率内寄せ幅の分だけ差し引いて、内寄せした値を内部判定規格として設定する(図1(g))。然る後に、保証する工程(図1(h))において、抵抗率保証を行うシリコン基板について、決定した各測定・保証点の抵抗率測定を行い、求められる正規の抵抗率規格ではなく、内部判定規格に基づいて抵抗率合否判定を行う。これにより、合格品の抵抗率が要求される抵抗率規格を満たすことを従来より更に高い確度で保証することができる。
このような合否判定方法であれば、仮に、予め定めた測定位置(抵抗率を保証する測定点)に単結晶基板面内の抵抗率最大値もしくは最小値が現れなかったとしても、要求される抵抗率規格を満たさない単結晶基板を合格品と判定することはない。すなわち、このような合否判定方法で、内部判定規格幅を超える抵抗率測定値が出たシリコン基板を除外して合格品として残ったシリコン基板については、求められる正規の抵抗率規格幅を超えるような抵抗率が出現することはなく、各合格品シリコン基板の抵抗率が、求められる抵抗率範囲(抵抗率規格)に収まっていることを従来より更に高い確度で保証することができる。
前記の様な方法を行う際に、測定・保証点を増やすほど抵抗率内寄せ幅は小さくできる。当然ながら内部判定規格幅は求められる正規の抵抗率規格幅よりも狭く、これに基づいて判定することで、実際の面内抵抗率分布では全面が求められる抵抗率規格内であるシリコン基板であっても、不合格と判定される可能性はあり、そのような事態は可能な限り防ぎたい。しかしながら、測定・保証点を増やすほどシリコン基板1枚当たりの測定時間が長くなり生産性が低下するので、抵抗率内寄せ幅と生産性のバランスを取りながら、測定点数を決めるとよい。
また、面内抵抗率最大値及び最小値の出現頻度から、一旦決定した抵抗率測定・保証点を、抵抗率内寄せ幅を小さくできるように、測定点位置の変更、或いは測定点を増減することもできる。このような調整により、本来合格判定であるべきシリコン基板が不合格判定となる事態を減少することができるため有効である。ただし、測定点調整を行う場合でも、面内抵抗率最大値及び最小値の出現頻度が最大となる位置については測定点とすることを変えるべきではない。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
(実施例)
FZ法により事前に同一製造条件で、結晶直径205mmのシリコン単結晶を3本取得し、取得結晶全てからスライスして直径200mmのシリコン基板を取得し、取得全シリコン基板について、直径方向に2.5mm間隔で抵抗率測定を行い、径方向抵抗率分布を取得した。各々のシリコン基板について、得られた径方向抵抗率分布(各抵抗率測定値)から面内抵抗率最大値及び最小値、及び該抵抗率最大値及び最小値の面内出現位置を確認した。
図4は、抵抗率最大値及び最小値の出現位置とその割合との関係を示す図である。図4のように抵抗率最大値及び最小値の出現位置を集計し、面内抵抗率最大値の発生頻度が最も高い位置(中心から85mm)、及び面内抵抗率最小値の発生頻度が最も高い位置(中心から95mm)を含む、シリコン基板中心から外周までの半径直線上の6点(中心、中心から5mm、10mm、20mm、85mm、95mm)を測定点として定めた。
この時、取得全シリコン基板について、測定点抵抗率最大値と面内抵抗率最大値との差(Δρmax)、測定点抵抗率最小値と面内抵抗率最小値との差(Δρmin)を求めた結果、Δρmax及びΔρminは図5の様な分布となったため、規格上下限からの内寄せ幅を4%と定め、抵抗率規格幅±15%に対し、内部判定規格幅を±11%とした。なお、図5は、Δρmax及びΔρminの値とその割合との関係を示す図である。
前記シリコン単結晶と同一製造条件で製造した単結晶インゴットから採取したシリコン基板200枚を上記測定点で合否判定した。最初に抵抗率規格(±15%)で合否判定した結果、不合格品が9枚発生し、191枚が合格となった。合格判定のシリコン基板191枚を直径方向に2.5mm間隔で抵抗率測定を行い、得られた各々のシリコン基板の抵抗率分布結果を抵抗率規格(±15%)で合否判定した場合、不合格品が3枚発生した。このような方法で抵抗率の合否判定を行い製品を出荷した場合、出荷したうちの1.6%が不良となるが、後述する比較例4.6%に比べて大幅に合格する確度が高くなった。次に、同じ200枚のシリコン基板を内部判定規格(±11%)で合否判定した結果、不合格品が16枚発生し、184枚が合格となった。合格判定のシリコン基板184枚を直径方向に2.5mm間隔で抵抗率測定を行い、得られた各々のシリコン基板の抵抗率分布結果を抵抗率規格(±15%)で合否判定した場合、不合格品は発生しなかった。
(比較例)
実施例と同じ200枚のシリコン基板表面を直径方向に中心1点、r/2(中心から50mm)を2点、外周(中心から95mm)を2点の面内計5点、均等に抵抗率測定を行い合否判定した。判定基準は、抵抗率規格幅の狙い抵抗率値±15%をそのまま用いた。
合否判定の結果、抵抗率規格範囲を超える不合格品が3枚発生し、197枚が合格となった。合格判定のシリコン基板197枚を直径方向に2.5mm間隔で抵抗率測定を行い、得られた各々のシリコン基板の抵抗率分布結果を抵抗率規格幅である狙い抵抗率値±15%で合否判定した場合、不合格品は更に9枚発生し、合格品は188枚であった。従って、比較例の判定方法でこのシリコン基板を製品として出荷した場合、抵抗率規格を超える部分を含んだシリコン基板が9枚出荷されることになる。(枚数換算で出荷したうちの4.6%が不良)
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…定電流電源、 2…測定用電極、 3…測定電流通電電極、
4…被測定面、 5…シリコン単結晶基板。

Claims (7)

  1. 一つの製造条件で製造された単結晶から得られた単結晶基板の抵抗率を保証する方法であって、
    前記製造条件で単結晶を製造し、該単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得する工程と、
    前記単結晶基板各々について抵抗率最大値、抵抗率最小値の現れる位置を求め、前記抵抗率を測定した全単結晶基板について前記抵抗率最大値及び前記抵抗率最小値の出現頻度が最大となる位置を求める工程と、
    少なくとも前記抵抗率最大値の出現頻度が最大となる位置及び前記抵抗率最小値の出現頻度が最大となる位置を含むように前記単結晶基板の抵抗率を保証する測定点を決める工程と、
    前記抵抗率を保証する測定点で、前記製造条件と同一の製造条件で製造された単結晶から得られた単結晶基板の抵抗率を測定し、該単結晶基板の抵抗率が所定の範囲内であることを保証する工程と
    を有することを特徴とする単結晶基板の抵抗率保証方法。
  2. 前記径方向抵抗率分布を取得する工程における単結晶と、前記保証する工程における単結晶を、同一の単結晶又は異なる単結晶、あるいはこれらの両方とすることを特徴とする請求項1に記載の単結晶基板の抵抗率保証方法。
  3. 前記径方向抵抗率分布を取得する工程において、前記製造条件で複数の単結晶を製造し、該複数の単結晶から得られた複数の単結晶基板について径方向に所定の間隔で抵抗率を測定し、径方向抵抗率分布を取得することを特徴とする請求項1又は請求項2に記載の単結晶基板の抵抗率保証方法。
  4. 前記径方向抵抗率分布を取得する工程において、前記抵抗率を測定する所定の間隔を5mm以下の間隔とすることを特徴とする請求項1から請求項3のいずれか1項に記載の単結晶基板の抵抗率保証方法。
  5. 前記保証する工程において、前記単結晶基板の全数について抵抗率を測定し、該測定値が要求される抵抗率規格を満たす場合を合格品、満たさない場合を不合格品と判定することで、前記合格品の抵抗率が前記抵抗率規格を満たすことを保証することを特徴とする請求項1から請求項4のいずれか1項に記載の単結晶基板の抵抗率保証方法。
  6. 前記測定点を決める工程の後かつ前記保証する工程の前に、前記単結晶基板について、前記抵抗率を保証する測定点で測定した抵抗率の最大値と、前記径方向抵抗率分布における抵抗率の最大値との差Δρmax、及び前記抵抗率を保証する測定点で測定した抵抗率の最小値と、前記径方向抵抗率分布における抵抗率の最小値との差Δρminを求め、要求される抵抗率規格から前記Δρmax及び前記Δρminにより決定される内寄せ幅を差し引いた内部判定規格を設定する工程を行い、
    前記保証する工程において、前記単結晶基板の抵抗率の測定値が、前記内部判定規格を満たす場合を合格品、満たさない場合を不合格品と判定することで、前記合格品の抵抗率が前記抵抗率規格を満たすことを保証することを特徴とする請求項1から請求項4のいずれか1項に記載の単結晶基板の抵抗率保証方法。
  7. 前記単結晶基板を、FZ法で作製された直径150mm以上のシリコン基板とすることを特徴とする請求項1から請求項6のいずれか1項に記載の単結晶基板の抵抗率保証方法。
JP2014159582A 2014-08-05 2014-08-05 単結晶基板の抵抗率保証方法 Active JP6146382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014159582A JP6146382B2 (ja) 2014-08-05 2014-08-05 単結晶基板の抵抗率保証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159582A JP6146382B2 (ja) 2014-08-05 2014-08-05 単結晶基板の抵抗率保証方法

Publications (2)

Publication Number Publication Date
JP2016039169A JP2016039169A (ja) 2016-03-22
JP6146382B2 true JP6146382B2 (ja) 2017-06-14

Family

ID=55530042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159582A Active JP6146382B2 (ja) 2014-08-05 2014-08-05 単結晶基板の抵抗率保証方法

Country Status (1)

Country Link
JP (1) JP6146382B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010243A (ja) * 2003-06-17 2005-01-13 Iwasaki Electric Co Ltd 光源ユニットの製造方法
JP5029637B2 (ja) * 2009-03-13 2012-09-19 信越半導体株式会社 半導体単結晶の製造方法

Also Published As

Publication number Publication date
JP2016039169A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
JP5946001B2 (ja) シリコン単結晶棒の製造方法
US10513798B2 (en) Method for determining defect region
KR20010105392A (ko) 실리콘 웨이퍼 및 실리콘 단결정 제조조건을 결정하는방법 및 실리콘 웨이퍼 제조방법
TWI839575B (zh) 半導體晶圓的評定方法、半導體晶圓的選別方法及元件的製造方法
JP2019504817A (ja) リンドープシリコン単結晶
CN110268106B (zh) SiC晶片及SiC晶片的制造方法
JP6146382B2 (ja) 単結晶基板の抵抗率保証方法
CN111033707B (zh) 硅晶圆的边缘形状的评价方法及评价装置、硅晶圆、及其筛选方法及制造方法
JP4792903B2 (ja) 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
US8978494B2 (en) Method for determining COP generation factors for single-crystal silicon wafer
US9500694B2 (en) Method for evaluating wafer defects
WO2014162657A1 (ja) 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
JP6773011B2 (ja) シリコン単結晶のbmd評価方法およびシリコン単結晶の製造方法
KR20020026575A (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법
CN104570849B (zh) 反熔丝现场可编程门阵列编程状况的预估方法
EP4309842A1 (en) Method for manufacturing gaas wafer, and gaas wafer group
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
TWI804906B (zh) 用於切割晶錠的評估方法
WO2020246138A1 (ja) 抵抗率測定装置の管理方法
JP6488993B2 (ja) シリコン単結晶の酸素濃度の評価方法およびシリコン単結晶
KR101528106B1 (ko) Cop 발생을 판정하는 방법 및 잉곳 성장 방법
JP2020077711A (ja) 半導体基板の評価方法
CN118107081A (zh) 提供断线警示的方法及装置
JP2019016661A (ja) シリコンウェーハの抵抗率評価方法
JP2021019107A (ja) 抵抗率測定装置の管理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250