JP6139575B2 - 高速スイッチングのためのｍａｃフィルタリングおよびその動作方法 - Google Patents

高速スイッチングのためのｍａｃフィルタリングおよびその動作方法 Download PDF

Info

Publication number
JP6139575B2
JP6139575B2 JP2015013065A JP2015013065A JP6139575B2 JP 6139575 B2 JP6139575 B2 JP 6139575B2 JP 2015013065 A JP2015013065 A JP 2015013065A JP 2015013065 A JP2015013065 A JP 2015013065A JP 6139575 B2 JP6139575 B2 JP 6139575B2
Authority
JP
Japan
Prior art keywords
data
mac
control logic
received
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015013065A
Other languages
English (en)
Other versions
JP2015142382A (ja
Inventor
ギュ ソン ペ
ギュ ソン ペ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Publication of JP2015142382A publication Critical patent/JP2015142382A/ja
Application granted granted Critical
Publication of JP6139575B2 publication Critical patent/JP6139575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/0227—Filtering policies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/02—Capturing of monitoring data
    • H04L43/028—Capturing of monitoring data by filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)

Description

本発明は、高速スイッチングのためのＭＡＣフィルタリング方法に関するものであり、より詳しくは、イーサネット（登録商標）（Ethernet（登録商標）)通信の際に、Ｒｅｃｅｉｖｅ Ｄａｔａ（受信データ）の再伝送の可否（を行うか否か）をハードウェア的に判断し、高速にスイッチングを行ってデータを伝送するための技術に関するものである。
一般に、トポロジ（topology）には、Ｂｕｓ（バス型）トポロジ、Ｔｒｅｅ（ツリー型）トポロジ、Ｓｔａｒ（スター型）トポロジ、Ｒｉｎｇ（リング型）トポロジおよびＭｅｓｈ（メッシュ型）トポロジなど多様な種類がある。
そのうち、Ｒｉｎｇトポロジは、Ｂｕｓとは異なって開始点および終了点が存在しない閉鎖循環型トポロジである。
そのため終結者を必要とせず、バスとは異なる方式でデータを伝送する。即ち、Ｒｉｎｇ背部を循環するトークン（Token）を有する地点のみデータを伝送する。
これは、Ｒｉｎｇトポロジ内の衝突を防ぐための手段である。
トークンを有する地点は、対象装備（機器）にデータと共にトークンを伝達する。
しかし、この形態は一方向にのみデータを伝達する形態であるため、開始点以前の地点への伝達に時間がかかる。
また、一つのノード障害は、全トポロジに影響を及ぼす。
このような短所を解決するための形態は、Ｄｕａｌ−Ｒｉｎｇ（二重リング）トポロジ、即ち、ノードを２重に構成するトポロジがＤｕａｌ−Ｒｉｎｇトポロジである。
即ち、一方向ではない両方向の伝送が可能な形態で冗長性（Redundancy）を提供する。
よって、一つのノードが障害を起こしても他のノードで伝送することができるため、Ｓｉｎｇｌｅ Ｒｉｎｇ（シングルリング）に比べて安定的である。このＤｕａｌ−Ｒｉｎｇトポロジにデータ伝送をより速くするための技術が提案されている。
このような従来技術がイーサネット上で受信したデータを他のノードに伝達するためには、図１に示したようにイーサネットの媒体接続制御（Media Access Control；ＭＡＣ）のＲＸ Ｓｔａｔｅ ｍａｃｈｉｎｅ（受信状態マシン）および受信バッファ２１、受信ＤＭＡ２２などを利用してデータをメモリに格納した後、ソフトウェアを利用してＤｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ（宛先アドレス），Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ（送信元アドレス）、イーサネットＴｙｐｅ（タイプ）などのフィールドを比較して伝送するフレームを決定する。
伝送するフレームがあれば、送信ＤＭＡ２４を介してメモリから送信バッファ２５にデータを伝達し、伝送状態メモリ２６にＴｘ Ｓｔａｒｔ（送信開始）命令を知らせるとフレームを伝送することができる。
このように、従来の伝送方法は、受信フレームを受信してソフトウェアで判断してから、更にフレームを伝送するため多くのリソースおよび時間を消耗している。
このような一般的なイーサネットの受信および送信は、図１に示したような動作を行う。
物理層１からデジタル信号の受信データを受けてＭＡＣ２の受信バッファ２１に格納した後、システムバスを介して上位メモリに格納する。格納されたデータを上位プログラムで処理し伝送するデータを生成してシステムバスを介して送信バッファ２５に格納した後、ＭＡＣの制御に応じて伝送データを物理層１に伝達して送信を完了する。
従来のイーサネットシステムがスイッチではなく一般の機器である場合、データ（フレーム）を受信して他のノードへ伝達するためには、イーサネット受信機能を全て動作させてフレームをメモリに格納してからソフトウェアを介してＭＡＣ Ｆｉｌｔｅｒｉｎｇ（フィルタリング）を行い、他のノードに伝達するためには、イーサネットの伝送動作機能および順序をそのまま行わなければデータを伝送することができない。
このような従来のイーサネットシステムの方式は、フレームを受信しソフトウェアでＭＡＣ Ｆｉｌｔｅｒｉｎｇを行って伝達するため、多くの時間および物理資源を消耗せざるを得ない。
本発明は、上記の問題点を解決するために提案されたものであり、イーサネット通信の際にデータを再伝送する場合、ＭＡＣ端でデータの伝送を行うか否かをハードウェア上で判断し、リレーバッファに格納されたデータを直ちに伝送することで高速データ伝送が可能な高速スイッチングのためのＭＡＣフィルタリング方法を提供する。
上記目的を達成しようとする本発明の一実施例による高速スイッチングのためのＭＡＣフィルタリング方法は、再伝送する対象フレームに対する条件の変数をリレーコントロールロジックに予め設定するステップと、物理層からデータを受信すると受信データをリレーバッファに格納するステップと、受信した受信データの再伝送を行うか否かを判断するステップと、判断ステップで受信したデータを再伝送する場合、データ衝突が発生するためＭＡＣ（Media Control）の伝送状態をモニタリングして使用しない時間にデータを伝送し、伝送中という情報をＭＡＣコントロールロジック内の伝送状態メモリ（Tx State）に記憶するステップと、を有することを特徴とする。
ここで、条件の変数は、宛先アドレス（Destination Address；ＤＡ）、送信元アドレス（Source Address；ＳＡ）、Ｔｙｐｅ（タイプ）／Ｌｅｎｇｔｈ（長さ）および伝送時間情報を有することが好ましい。
そして、受信されたデータの再伝送を行うか否かを判断するステップは、イーサネットフレームのデータを分析してＰｒｅａｍｂｌｅ（プリアンブル）、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ（宛先アドレス）、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ（送信元アドレス）、Ｔｙｐｅ（タイプ）などのフィールドと、ユーザが設定したＭＡＣ Ｆｉｌｔｅｒｉｎｇ（フィルタリング）条件と、を判断することが好ましい。
また、ネットワークおよびシステムの稼働速度のために伝送する時間を制御できるように変数を設定するステップを更に有することが好ましい。
上述したような構成を有する本発明の高速スイッチングのためのＭＡＣフィルタリング装置およびその方法は、高速データ伝送を必要とする場合に従来の方式のように伝送されたフレームをメモリに格納し、それをプログラムが解析し送るデータを加工して伝送するため多くの時間および資源を必要とするが、ＭＡＣ端でＣＡＭとＤＡ、ＳＡ、Ｔｙｐｅ／ＬｅｎｇｔｈのＦｉｌｔｅｒｉｎｇ Ｌｏｇｉｃ（フィルタロジック）を搭載して直ちに伝送することで高速のデータ伝送が可能になる効果がある。
従来のスイッチングシステムを示す機能ブロック図である。 本発明による高速スイッチングのためのＭＡＣフィルタリング装置を示す機能ブロック図である。 図２によるイーサネットフレームの構造を示す図である。 本発明による高速スイッチングのためのＭＡＣフィルタリング方法を示す流れ図である。
以下、本発明の一実施例による高速スイッチングのためのＭＡＣフィルタリング装置およびその方法を、添付した図面を参照して詳細に説明する。
図２は、本発明による高速スイッチングのためのＭＡＣフィルタリング装置を示す機能ブロック図である。
図２に示したように、本発明による高速スイッチングのためのＭＡＣフィルタリング装置は、ＭＡＣコントロールロジック１００と、リレーコントロールロジック２００と、を有して形成される。
ＭＡＣコントロールロジック１００は、受信した受信データの再伝送を行うか否かを判断する。このようなＭＡＣコントロールロジック１００は、物理層１０１からデジタル信号の受信データを受信して受信バッファに格納した後、連動するシステムバスを介して上位メモリに格納する。ＭＡＣコントロールロジック１００は、格納された受信データを上位プログラムを介して処理し、伝送する伝送データを生成してシステムバスを介して送信バッファに格納した後、制御に応じて伝送データを物理層１０１に伝達してデータの送信を完了する。
そして、リレーコントロールロジック２００は、再伝送する対象フレームに関する条件の変数を予め登録し、物理層１０１からデータを受信すると受信した受信データをコピーして格納するリレーバッファ２１０を具備し、ＭＡＣの伝送状態をモニタリングして使用されていない時間にデータを伝送する。
このようなリレーコントロールロジック２００は、受信したデータを伝送する場合には伝送中であるという情報をＭＡＣコントロールロジック１００内の伝送状態メモリに記憶することが好ましい。このように、ＭＡＣコントロールロジック１００内の伝送状態メモリに受信データがリレー伝送されることが記憶されることで、ＭＡＣコントロールロジック１００で受信データを更にリレーするために重複処理されることを防止する効果がある。
一方、条件の変数は、ＤＡ（Destination Address（宛先アドレス））、ＳＡ（Source Address（送信元アドレス））、Ｔｙｐｅ（タイプ）／Ｌｅｎｇｔｈ（長さ）および伝送時間情報を有することが好ましい。
この際、ＭＡＣコントロールロジック１００は、図３に示したようなイーサネットフレームの受信データを分析して、Ｐｒｅａｍｂｌｅ（プリアンブル）、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ（宛先アドレス）、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ（送信元アドレス）、Ｔｙｐｅ（タイプ）などのフィールドと、ユーザが設定したＭＡＣ Ｆｉｌｔｅｒｉｎｇ（フィルタリング）条件と、を判断して受信データの再伝送を行うか否かを判断する。
また、リレーコントロールロジック２００は、ネットワークおよびシステムの稼働および速度のために伝送する時間を制御できるように変数を設定することが好ましい。
図４は、本発明による高速スイッチングのためのＭＡＣフィルタリング方法を示す流れ図である。
まず、再伝送する対象フレームに関する条件の変数をリレーコントロールロジック２００に予め設定するＳ１００。
物理層からデータを受信すると、受信データをリレーバッファ２１０に格納するＳ２００。
次に、受信した受信データの再伝送を行うか否かを判断するＳ３００。ここで、受信した受信データの再伝送を行うか否かを判断するステップは、イーサネットフレームのデータを分析して、Ｐｒｅａｍｂｌｅ、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ、Ｔｙｐｅなどのフィールドとユーザが設定したＭＡＣ Ｆｉｌｔｅｒｉｎｇ条件とを判断することが好ましい。
上記判断ステップＳ３００で受信したデータを再伝送する場合（ＹＥＳ）、データ衝突が発生するためＭＡＣの伝送状態をモニタリングして、使用されてない時間に受信したデータをリレー伝送するＳ４００。
後に、受信したデータをリレー伝送中であるという情報を、ＭＡＣコントロールロジック１００内の伝送状態メモリに記憶するＳ５００。
上記判断ステップＳ３００で受信したデータをリレー再伝送しない場合（ＮＯ）、受信データをリレー再伝送するための処理を終了するＳ６００。
一方、条件の変数は、ＤＡ、ＳＡ、Ｔｙｐｅ／Ｌｅｎｇｔｈと伝送時間情報とを有する。
本発明の一実施例によると、ネットワークおよびシステムの稼働速度のために伝送する時間を制御できるように変数を設定する。このように、伝送する時間を制御できるように変数を設定することで、フレームを、最後まで受信してから伝送することもでき、受信中に直ちに伝送することもできる機能である。
１００：ＭＡＣコントロールロジック
２００：リレーコントロールロジック
２１０：リレーバッファ

Claims (13)

  1. 再伝送する対象フレームに関する条件の変数をリレーコントロールロジックに設定するステップと、
    前記リレーコントロールロジックが物理層からデータを受信して前記受信したデータをリレーバッファに格納するステップと、
    ＭＡＣコントロールロジックが前記物理層からデータを受信して前記受信したデータの再伝送を行うか否かを判断するステップと、
    前記判断の結果、前記受信したデータを再伝送する場合、前記リレーコントロールロジックがデータ衝突を防止するために前記ＭＡＣコントロールロジックの伝送状態をモニタリングして、前記ＭＡＣコントロールロジックが使用されていない間に前記リレーバッファに格納されたデータを伝送するステップと、
    前記リレーバッファに格納されたデータを伝送する場合、前記リレーコントロールロジックが前記リレーバッファに格納されたデータを伝送中であるという情報を前記ＭＡＣコントロールロジック内の伝送状態メモリに格納するステップと、を有する、高速スイッチングのためのＭＡＣフィルタリング方法。
  2. 前記条件の変数を設定するステップは、前記条件の変数にＤＡ、ＳＡ、Ｔｙｐｅ／Ｌｅｎｇｔｈを含んで設定するステップを有する、請求項１に記載の高速スイッチングのためのＭＡＣフィルタリング方法。
  3. 前記条件の変数を予め設定するステップは、前記条件の変数に伝送時間情報を更に含んで設定するステップを有する、請求項１または請求項２に記載の高速スイッチングのためのＭＡＣフィルタリング方法。
  4. 前記受信したデータの再伝送を行うか否かを判断するステップは、イーサネット（登録商標）フレームのデータを分析して、Ｐｒｅａｍｂｌｅ、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ、Ｔｙｐｅのフィールドに基づいて再伝送を行うか否かを判断するステップを有する、請求項１乃至請求項３のいずれか一項に記載の高速スイッチングのためのＭＡＣフィルタリング方法。
  5. 前記受信したデータの再伝送を行うか否かを判断するステップは、ユーザによって設定されたＭＡＣフィルタリング条件に更に基づいて判断するステップを有する、請求項１乃至請求項４のいずれか一項に記載の高速スイッチングのためのＭＡＣフィルタリング方法。
  6. 前記条件の変数を予め設定するステップは、ネットワークおよびシステムの前記受信したデータの伝送時間情報を使用して伝送速度を制御する変数を設定するステップを更に有する、請求項１乃至請求項５のいずれか一項に記載の高速スイッチングのためのＭＡＣフィルタリング方法。
  7. 物理層と、
    前記物理層からデータを受信し、前記受信したデータの再伝送を行うか否かを判断するＭＡＣコントロールロジックと、
    再伝送する対象フレームに対する条件の変数を予め設定し、
    前記物理層からデータを受信し、前記受信したデータをリレーバッファに格納し、
    前記ＭＡＣコントロールロジックの判断結果、前記受信したデータを再伝送する場合には前記ＭＡＣコントロールロジックの伝送状態をモニタリングして前記ＭＡＣコントロールロジックが使用されない間に前記リレーバッファに格納されたデータを伝送し、
    前記受信したデータを伝送する際、前記受信したデータを伝送中であるという情報を前記ＭＡＣコントロールロジック内の伝送状態メモリに格納するリレーコントロールロジックと、を有する、ＭＡＣフィルタリング装置。
  8. 前記条件の変数は、ＤＡ、ＳＡ、Ｔｙｐｅ／Ｌｅｎｇｔｈを有する、請求項７に記載のＭＡＣフィルタリング装置。
  9. 前記条件の変数は、伝送時間情報を更に有する、請求項７または請求項８に記載のＭＡＣフィルタリング装置。
  10. 前記ＭＡＣコントロールロジックは、前記受信したデータを分析して、Ｐｒｅａｍｂｌｅ、Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ、Ｔｙｐｅを有するフィールドに基づいて再伝送を行うか否かを判断する、請求項７乃至請求項９のいずれか一項に記載のＭＡＣフィルタリング装置。
  11. 前記ＭＡＣコントロールロジックは、ユーザによって設定されたＭＡＣフィルタリング条件に更に基づいて判断して再伝送を行うか否かを判断する、請求項７乃至請求項１０のいずれか一項に記載のＭＡＣフィルタリング装置。
  12. 前記リレーコントロールロジックは、ネットワークおよびシステムの前記受信したデータの伝送時間情報を使用して伝送速度を制御する変数を更に含んで設定する、請求項７乃至請求項１１のいずれか一項に記載のＭＡＣフィルタリング装置。
  13. 前記ＭＡＣコントロールロジックは、前記物理層からデジタル信号データを受信し、前記受信したデジタル信号データを受信バッファに格納し、前記受信バッファに格納された受信デジタル信号データをシステムバスを介して上位メモリに格納する、請求項７乃至請求項１２のいずれか一項に記載のＭＡＣフィルタリング装置。
JP2015013065A 2014-01-27 2015-01-27 高速スイッチングのためのｍａｃフィルタリングおよびその動作方法 Expired - Fee Related JP6139575B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0009344 2014-01-27
KR1020140009344A KR101562118B1 (ko) 2014-01-27 2014-01-27 고속 스위칭을 위한 mac 필터링 방법

Publications (2)

Publication Number Publication Date
JP2015142382A JP2015142382A (ja) 2015-08-03
JP6139575B2 true JP6139575B2 (ja) 2017-05-31

Family

ID=52577604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015013065A Expired - Fee Related JP6139575B2 (ja) 2014-01-27 2015-01-27 高速スイッチングのためのｍａｃフィルタリングおよびその動作方法

Country Status (6)

Country Link
US (1) US9948480B2 (ja)
EP (1) EP2922244B1 (ja)
JP (1) JP6139575B2 (ja)
KR (1) KR101562118B1 (ja)
CN (1) CN104811436B (ja)
ES (1) ES2622186T3 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045237A (zh) * 2015-07-22 2015-11-11 浙江大丰实业股份有限公司 一种智能分布式舞台数据挖掘***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0462349B1 (en) * 1990-06-21 1995-02-22 International Business Machines Corporation Broadband ring communication system and access control method
JP2884981B2 (ja) * 1993-03-12 1999-04-19 三菱電機株式会社 フロー制御方式
JPH09307581A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd ブリッジ装置
US6028837A (en) 1996-08-27 2000-02-22 National Semiconductor Corporation Ether ring architecture for local area networks
US6909717B1 (en) * 1998-10-21 2005-06-21 Peter Higgins Real time ethernet protocol
US20020075886A1 (en) 2000-10-04 2002-06-20 Tagore-Brage Jens P. Data communication network switching unit having a systolic ring structure
US7310664B1 (en) * 2004-02-06 2007-12-18 Extreme Networks Unified, configurable, adaptive, network architecture
KR100789444B1 (ko) * 2006-09-29 2007-12-28 엘에스산전 주식회사 패킷 무한 루프 방지가 가능한 링 토폴로지 이더넷네트워크의 통신 패킷 처리 장치 및 통신 패킷 처리 방법
CN104040528B (zh) * 2011-12-28 2016-12-28 富士通株式会社 计算机***、通信控制装置以及计算机***的控制方法
US9219693B2 (en) * 2012-02-22 2015-12-22 Marvell World Trade Ltd. Network devices with time aware medium access controller
KR20130134193A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 컨커런트 서비스를 제공하기 위한 전자 장치 및 방법

Also Published As

Publication number Publication date
US9948480B2 (en) 2018-04-17
EP2922244B1 (en) 2017-01-11
CN104811436B (zh) 2019-02-15
KR20150089128A (ko) 2015-08-05
CN104811436A (zh) 2015-07-29
ES2622186T3 (es) 2017-07-05
JP2015142382A (ja) 2015-08-03
KR101562118B1 (ko) 2015-10-20
US20150215188A1 (en) 2015-07-30
EP2922244A1 (en) 2015-09-23

Similar Documents

Publication Publication Date Title
JP6093031B2 (ja) プロトコル例外状態を利用したデータ伝送
CN105763359A (zh) 用于交织结构交换机集群的分布式双向转发检测协议(d-bfd)
EP3228054A1 (en) Inter-domain service function chaining
JP6265058B2 (ja) ネットワーク伝送システム、そのマスタノード、スレーブノード
TWI669934B (zh) 網路系統、通信裝置及通信方法
KR101658824B1 (ko) 소프트웨어 정의 네트워크에서 플로우 룰을 변경하는 방법, 장치 및 컴퓨터 프로그램
CN110959272B (zh) Ip/mpls网络隧道中的缺陷检测
JP6511921B2 (ja) マスタ装置、およびマスタ装置の設定方法
JP6139575B2 (ja) 高速スイッチングのためのｍａｃフィルタリングおよびその動作方法
CN113676493A (zh) 一种基于mobike协议的通信方法及电子设备
JP6369334B2 (ja) 車載ネットワーク
EP1901497A1 (en) Apparatus for low latency communications through an alternate path
JP6334272B2 (ja) 分散型制御装置
JP2009060419A (ja) 伝送路システム、フレーム伝送方法およびフレーム伝送装置
WO2016147513A1 (ja) 伝送システムおよび伝送局
JP6728981B2 (ja) ノード装置、および通信システム
CN108259289B (zh) 一种环网异常保护方法及装置
CN112737889A (zh) 流量处理方法、流量监控方法、装置、***及存储介质
KR101615252B1 (ko) 복수의 노드로 데이터를 전송하기 위한 방법, 이를 위한 장치 및 시스템
JP2017184072A (ja) フィールドネットワークの伝送方法
JP4653800B2 (ja) 伝送路システム、フレーム伝送装置、伝送路システムにおける伝送路切り替え方法およびプログラム
JP6478244B2 (ja) 通信インターフェース装置
CN105704257A (zh) 一种介质访问控制mac地址选举的方法和装置
CN111740891A (zh) 基于vxlan的bfd处理方法及装置
JP2010093551A (ja) メッセージ伝送装置及びメッセージ伝送方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170427

R150 Certificate of patent or registration of utility model

Ref document number: 6139575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees