JP6136709B2 - 回路基板モデル生成装置 - Google Patents
回路基板モデル生成装置 Download PDFInfo
- Publication number
- JP6136709B2 JP6136709B2 JP2013156573A JP2013156573A JP6136709B2 JP 6136709 B2 JP6136709 B2 JP 6136709B2 JP 2013156573 A JP2013156573 A JP 2013156573A JP 2013156573 A JP2013156573 A JP 2013156573A JP 6136709 B2 JP6136709 B2 JP 6136709B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit board
- component
- model
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 238000004088 simulation Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 230000005672 electromagnetic field Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 1
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RKWPMPQERYDCTB-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(4-nitrophenyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C(NC(=O)OCC)=CC=2NC(C=3C=CC(=CC=3)[N+]([O-])=O)=NC=2C=1N(CC=1C=CC=CC=1)CCC1=CC=CC=C1 RKWPMPQERYDCTB-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Images
Description
少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品種別データ、前記部品位置データをそれぞれ読み取る読取部(21)と、
選定候補となる複数の候補部品と、各候補部品の三次元情報及び特性値とをそれぞれ対応付けて記憶する記憶部(32)と、
前記読取部(21)によって読み取られた複数の前記部品種別データにそれぞれ対応する前記候補部品の前記三次元情報及び前記特性値を前記記憶部(32)から検索する検索部(21)と、
前記読取部(21)によって読み取られた前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報及び前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部(21)と、
を備え、
前記三次元情報は、前記特性値が反映された成分が存在するように扱われる設定ポートの位置と、前記候補部品の三次元形状が反映された固定図形と、を特定可能な情報であることを特徴とする。
この構成によれば、アートワークデータに含まれる各電子部品の具体的内容(三次元情報及び特性値)を、記憶部を参照して自動的に読み出すことができる。そして、アートワークデータの配線形状データで特定される配線構造において、部品種別データによって特定される各電子部品の位置に、各電子部品の具体的内容(三次元情報及び特性値)を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。よって、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ三次元的なデータとして生成することが可能となる。
以下、本発明を具現化した第1実施形態について、図面を参照して説明する。
(回路基板モデル生成装置の概要)
まず、図1、図2を参照し、回路基板モデル生成装置10の全体構成等について説明する。図2に示す回路基板モデル生成装置10は、回路基板のアートワークデータから読み取った情報に基づいて、回路基板モデルを生成する装置として構成されている。
この回路基板モデル生成装置10は、図2に示すように、例えばコンピュータとして構成され、後述するプログラム(図3参照)を実行して回路基板モデルを生成する本体部20と、「回路基板モデル」の一部をなす「部品モデル」を生成するための候補となる多数の電子部品(候補部品)のデータを格納する部品モデルライブラリ保管サーバ30とを備えている。なお、「部品モデル」は、「回路基板モデル」で表現される各部品の仮想的内容(各電子部品の構成、特性等を仮想的に定めて表現される各構成)である。具体的には、各部品モデルは、少なくとも、「部品を特定する固有情報(例えば型番)」、「回路基板での位置」、「大きさ情報(高さ等)」、「向き」などの情報によって特定される回路基板での各部品の具体的内容となっている。そして、このような「部品モデル」を定めるためのデータとして、部品モデルライブラリ保管サーバ30に格納される各候補部品のデータが利用されるようになっている。
次に、回路基板モデルの生成に利用する「回路基板のアートワークデータ」について説明する。回路基板のアートワークデータは、公知の基板設計ツール(基板配線ツール)で生成されたCADデータである。なお、コンピュータを基板設計ツールとして機能させるためのプログラムを記憶部22に記憶しておくこともできる。この場合、CPU21が当該プログラム(例えば、公知の手法でCADデータを生成するプログラム)を実行することで回路基板モデル生成装置10を基板設計ツールとして機能させることが可能である。この場合、「回路基板のアートワークデータ」も回路基板モデル生成装置10で生成されることになる。逆に、「回路基板のアートワークデータ」を、回路基板モデル生成装置10以外の装置で生成し、これを回路基板モデル生成装置10に受け渡すことも可能である。
次に、回路基板モデル生成装置10で行われる回路基板モデルの生成処理の流れについて、図3に示すフローチャート等を用いて説明する。図3の処理は、記憶部22に記憶されたプログラム(自動配置プログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
図3の生成処理で生成される「回路基板モデル」では、上述したように配線基板での各電子部品の位置及び向きを特定可能となっているが、より具体的には、各電子部品の仮想的な固定図形(ソリッドモデル)と各電子部品のLCRを設定するための設定ポートの位置とを特定可能となっている。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
「ヒートシンク形状データ」は、回路基板に対するヒートシンクの相対位置(例えば、上述のXYZ座標系におけるヒートシンクの中心位置及びヒートシンクの向き)及びヒートシンクの外形形状を特定するデータが含まれている。また、ヒートシンクの材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対するヒートシンク70のレイアウト(ヒートシンクの仮想的構造)が特定されるようになっている。即ち、「ヒートシンク形状データ」を読み取ることで、図10のようなヒートシンク70の図形を表現できるようになっている。
「ハーネス形状データ」は、回路基板に対するハーネスの相対位置(例えば、上述のXYZ座標系における各ハーネスの中心位置及び各ハーネスの向き)及び各ハーネスの外形形状を特定するデータが含まれている。また、ハーネスの材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各ハーネス80のレイアウト(ハーネスの仮想的構造)が特定されるようになっている。即ち、「ハーネス形状データ」を読み取ることで、図10のようなハーネス80の図形を表現できるようになっている。
「筐体形状データ」は、回路基板に対する筐体の相対位置(例えば、上述のXYZ座標系における筐体の中心位置及び筐体の向き)及び筐体の外形形状を特定するデータが含まれている。また、筐体の材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各筐体90のレイアウト(筐体の仮想的構造)が特定されるようになっている。即ち、「筐体形状データ」を読み取ることで、図10のような筐体90の図形を表現できるようになっている。
この例では、回路基板モデルを生成する際に、図3の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データによって特定される構造とを組み合わせた図10のような仮想的構造(構造モデル)を用いる点のみが第1実施形態と異なり、図3の処理(各電子部品の部品モデルを生成する処理)自体は第1実施形態と同様である。なお、この例では、読取部に相当するCPU21は、図3のS1においてアートワークデータを読み取る際に、配線形状データ、部品種別データ、部品位置データだけでなく、ヒートシンク形状データ、ハーネス形状データ、筐体形状データをも読み取ることになる。
また、生成部に相当するCPU21は、S3〜S8で回路基板モデルを生成する際に、S1で読み取られた配線形状データによって特定される配線構造と、ヒートシンク形状データ、ハーネス形状データ、及び筐体形状データによって特定される構造とを組み合わせた構造モデル(図10のような仮想的構造)に対し、第1実施形態と同様にS3〜S8の処理で各電子部品の部品モデルを生成する。これにより、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品種別データに対応するそれぞれの候補部品の構成を、部品ライブラリに登録された各候補部品の三次元情報と特性値とを反映して組み込むことで回路基板モデルのデータを生成することになる。
このように、ヒートシンクやハーネス或いは筐体などを組み込んだ回路基板モデルを生成することで、これらの影響を考慮したより高精度なシミュレーションが可能となる。
21…CPU(読取部、検索部、生成部)
32…記憶部
50…配線構造
Claims (2)
- 少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品種別データ、前記部品位置データをそれぞれ読み取る読取部(21)と、
選定候補となる複数の候補部品と、各候補部品の三次元情報及び特性値とをそれぞれ対応付けて記憶する記憶部(32)と、
前記読取部(21)によって読み取られた複数の前記部品種別データにそれぞれ対応する前記候補部品の前記三次元情報及び前記特性値を前記記憶部(32)から検索する検索部(21)と、
前記読取部(21)によって読み取られた前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報及び前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部(21)と、
を備え、
前記三次元情報は、前記特性値が反映された成分が存在するように扱われる設定ポートの位置と、前記候補部品の三次元形状が反映された固定図形と、を特定可能な情報であることを特徴とする回路基板モデル生成装置(10)。 - 前記アートワークデータには、前記回路基板に組み合わされるヒートシンクの形状及び当該ヒートシンクの前記回路基板に対する相対位置を特定するヒートシンク形状データ、又は前記回路基板に組み合わされるハーネスの形状及び当該ハーネスの前記回路基板に対する相対位置を特定するハーネス形状データ、若しくは前記回路基板に組み合わされる筐体の形状及び当該筐体の前記回路基板に対する相対位置を特定する筐体形状データ、の少なくともいずれかが含まれ、
前記読取部(21)は、前記ヒートシンク形状データ、前記ハーネス形状データ、及び前記筐体形状データの少なくともいずれかを読み取る構成となっており、
前記生成部は、前記読取部(21)によって読み取られた前記配線形状データによって特定される前記配線構造と、前記読取部(21)によって読み取られた前記ヒートシンク形状データ、前記ハーネス形状データの、及び前記筐体形状データの少なくともいずれかによって特定される構造とを組み合わせた構造モデルに対し、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報と前記特性値とを反映して組み込むことで前記回路基板モデルのデータを生成することを特徴とする請求項1に記載の回路基板モデル生成装置(10)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156573A JP6136709B2 (ja) | 2013-07-29 | 2013-07-29 | 回路基板モデル生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013156573A JP6136709B2 (ja) | 2013-07-29 | 2013-07-29 | 回路基板モデル生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026309A JP2015026309A (ja) | 2015-02-05 |
JP6136709B2 true JP6136709B2 (ja) | 2017-05-31 |
Family
ID=52490895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013156573A Active JP6136709B2 (ja) | 2013-07-29 | 2013-07-29 | 回路基板モデル生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6136709B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7276284B2 (ja) * | 2020-08-27 | 2023-05-18 | 株式会社村田製作所 | 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3954199B2 (ja) * | 1998-06-08 | 2007-08-08 | 富士通株式会社 | 三次元モデル作成装置およびそのプログラムを記憶した記憶媒体 |
JP4401135B2 (ja) * | 2003-09-30 | 2010-01-20 | 富士通株式会社 | 解析モデル作成装置 |
JP2005115859A (ja) * | 2003-10-10 | 2005-04-28 | Sharp Corp | 自動設計支援システムおよび自動解析評価方法 |
JP2006154983A (ja) * | 2004-11-26 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム |
JP5381796B2 (ja) * | 2010-02-22 | 2014-01-08 | 富士通株式会社 | 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム |
-
2013
- 2013-07-29 JP JP2013156573A patent/JP6136709B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015026309A (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8104003B2 (en) | Technique for creating analysis model and technique for creating circuit board model | |
KR100739407B1 (ko) | 유한 요소법을 이용한 구조 분석 방법 | |
US7114132B2 (en) | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device | |
US8250506B2 (en) | Bondwire design | |
US8645900B2 (en) | Tool for the type and form of a circuit production | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US8166447B1 (en) | Power delivery network calculator tool for printed circuit board capacitors | |
JP4401135B2 (ja) | 解析モデル作成装置 | |
JP6136709B2 (ja) | 回路基板モデル生成装置 | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
JP2009266219A (ja) | 回路基板の解析装置および解析方法 | |
JP6435706B2 (ja) | 回路基板モデル生成装置 | |
JP4444140B2 (ja) | 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 | |
JPWO2006109750A1 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
JP2009199338A (ja) | 電源回路の設計支援装置と設計支援方法 | |
JP2017010394A (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
JP7072136B1 (ja) | 設計支援装置、設計支援プログラムおよび設計支援方法 | |
JP4614094B2 (ja) | 共振周波数算出装置および共振周波数算出方法 | |
KR101536123B1 (ko) | 표면실장기의 작업데이터 생성 시스템 및 방법 | |
JP6349871B2 (ja) | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 | |
TW201319848A (zh) | 佈線自動化檢查系統及方法 | |
JP2012003426A (ja) | 設計支援装置および設計支援方法 | |
JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
JP2002171099A (ja) | 回路基板の実装品質チェック方法及びその装置 | |
JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170417 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6136709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |