JP6136709B2 - 回路基板モデル生成装置 - Google Patents

回路基板モデル生成装置 Download PDF

Info

Publication number
JP6136709B2
JP6136709B2 JP2013156573A JP2013156573A JP6136709B2 JP 6136709 B2 JP6136709 B2 JP 6136709B2 JP 2013156573 A JP2013156573 A JP 2013156573A JP 2013156573 A JP2013156573 A JP 2013156573A JP 6136709 B2 JP6136709 B2 JP 6136709B2
Authority
JP
Japan
Prior art keywords
data
circuit board
component
model
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013156573A
Other languages
English (en)
Other versions
JP2015026309A (ja
Inventor
哲久 小出
哲久 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013156573A priority Critical patent/JP6136709B2/ja
Publication of JP2015026309A publication Critical patent/JP2015026309A/ja
Application granted granted Critical
Publication of JP6136709B2 publication Critical patent/JP6136709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、回路基板モデル生成装置に関するものである。
回路基板を設計・評価する際には、設計された電子回路をシミュレーションによって評価する手法が広く用いられている。例えば特許文献1では、実施したい複数のシミュレーションの制約値及び優先度が入力されたときに、部品情報ライブラリ7から必要な情報を自動抽出してシミュレーションを実施し、最適な部品配置領域を求める技術が開示されている。
特開2002−230067号公報
ところで、回路基板における電磁気的な影響を評価するシミュレーションでは、電磁界の影響をより正確に評価するために、回路基板の具体的形状及び各電子部品の具体的位置を特定したモデルデータ(回路基板モデル)を生成する必要がある。但し、設計された回路図から、具体的形状の回路基板内に各電子部品を配置したモデルに落とし込むためには、回路基板の形状を特定するデータ(回路基板モデル)において、各電子部品の位置を特定し、更に各電子部品の具体的内容を特定するように組み合わせなければならない。従来は、この作業を正確に行うために、各電子部品の位置や特性を手作業で入力していたため、作業負荷が大きく、作業時間の長時間化が避けられなかった。また、特許文献1のように、一部工程を自動的に行うことも想定されるが、この方法では、三次元的な評価ができないという問題があった。
本発明は、上述した課題を解決するためになされたものであり、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ三次元的なデータとして生成可能な構成を提供することを目的とする。
上記目的を達成するため、請求項1の発明は、
少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品種別データ、前記部品位置データをそれぞれ読み取る読取部(21)と、
選定候補となる複数の候補部品と、各候補部品の三次元情報及び特性値とをそれぞれ対応付けて記憶する記憶部(32)と、
前記読取部(21)によって読み取られた複数の前記部品種別データにそれぞれ対応する前記候補部品の前記三次元情報及び前記特性値を前記記憶部(32)から検索する検索部(21)と、
前記読取部(21)によって読み取られた前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報及び前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部(21)と、
を備え
前記三次元情報は、前記特性値が反映された成分が存在するように扱われる設定ポートの位置と、前記候補部品の三次元形状が反映された固定図形と、を特定可能な情報であることを特徴とする。
請求項1の発明では、回路基板のアートワークデータから、配線形状データ、部品種別データ、部品位置データをそれぞれ読み取り、読み取られた複数の部品種別データにそれぞれ対応する候補部品の三次元情報及び特性値を記憶部から検索する構成となっている。そして、生成部では、配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品種別データに対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込むように回路基板モデルのデータを生成している。また、三次元情報は、特性値が反映された成分が存在するように扱われる設定ポートの位置と、候補部品の三次元形状が反映された固定図形と、を特定可能な情報である。
この構成によれば、アートワークデータに含まれる各電子部品の具体的内容(三次元情報及び特性値)を、記憶部を参照して自動的に読み出すことができる。そして、アートワークデータの配線形状データで特定される配線構造において、部品種別データによって特定される各電子部品の位置に、各電子部品の具体的内容(三次元情報及び特性値)を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。よって、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ三次元的なデータとして生成することが可能となる。
図1は、本発明の第1実施形態に係る回路基板モデル生成装置の機能を説明する説明図である。 図2は、本発明の第1実施形態に係る回路基板モデル生成装置の電気的構成を概略的に例示するブロック図である。 図3は、図2の回路基板モデル生成装置による回路基板モデルの生成処理の流れを例示するフローチャートである。 図4は、基板配線ツールで生成されたアートワークデータで特定される回路を例示する回路図である。 図5は、基板配線ツールで生成されたアートワークデータに含まれる各電子部品の品番、位置等のデータ例を概念的に説明する説明図である。 図6は、図2の回路基板モデル生成装置の記憶部に記憶される各候補部品のデータ例を概念的に説明する説明図である。 図7は、図2の回路基板モデル生成装置で生成された回路基板モデルの例を概念的に説明する説明図である。 図8は、回路基板モデルにおける一部の部品モデルを概念的に説明する説明図であり、図8(A)は、その部品モデルの概略構造を斜め上方側から見た概念図であり、図8(B)は、その部品モデルの概略構造を平面視した概念図であり、図8(C)は、その部品モデルの概略構造を側方から見た概念図である。 図9は、図2の回路基板モデル生成装置で生成された回路基板モデル内での図8の部品モデル付近の構造を概略的に示す概念図である。 図10は、本発明の他の実施形態に係る回路基板モデル生成装置で生成される回路基板モデルの例を概念的に説明する説明図である。
[第1実施形態]
以下、本発明を具現化した第1実施形態について、図面を参照して説明する。
(回路基板モデル生成装置の概要)
まず、図1、図2を参照し、回路基板モデル生成装置10の全体構成等について説明する。図2に示す回路基板モデル生成装置10は、回路基板のアートワークデータから読み取った情報に基づいて、回路基板モデルを生成する装置として構成されている。
回路基板モデル生成装置10で生成される「回路基板モデルのデータ」は、基板での配線構造及び複数の電子部品の各位置及び各構造を特定し、且つ各電子部品の具体的内容(特性等)を特定するデータである。そして、このようなデータで表現される回路基板の仮想的内容(回路基板の配線形状及び各電子部品の構成、特性等を仮想的に定めて表現される構成)が「回路基板モデル」である。この回路基板モデルは、例えば、回路基板において生じる電磁気的な影響を解析する電磁界シミュレーションなど、回路の動作や特性を評価する回路シミュレーションを行うためのモデルとなる。つまり、本構成の回路基板モデル生成装置10によって「回路基板モデルのデータ」が生成されれば、回路基板モデルの具体的内容(即ち、回路基板での配線パターンの形状、各電子部品の位置、各電子部品の構成(サイズや高さ等)、各電子部品の電気的特性(抵抗値や容量などの定数等)など)が特定でき、このような具体的内容を評価対象として、公知の電磁界シミュレーションなどを行うことができるのである。
ここで、回路基板モデル生成装置10の基本的機能について説明する。回路基板モデル生成装置10は、図1に示すように、基板配線ツールによって作成されたアートワークデータを取得する構成となっている。なお、基板配線ツールは、回路基板モデル生成装置10内に設けられていてもよく、回路基板モデル生成装置10とは異なる装置に設けられていてもよい。そして、回路基板モデル生成装置10は、その取得したアートワークデータから、回路基板の配線形状を特定する配線形状データと、回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとをそれぞれ読み取る構成となっている。更に、その読み取られた複数の部品種別データにそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ30の記憶部32から検索する。そして、その読み取られた配線形状データによって特定される配線構造において、複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品種別データに対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだデータ(回路基板モデルのデータ)を生成するようになっている。以下、このような基本的機能を実現するための各構成について詳述する。
(回路基板モデル生成装置のハードウェア構成)
この回路基板モデル生成装置10は、図2に示すように、例えばコンピュータとして構成され、後述するプログラム(図3参照)を実行して回路基板モデルを生成する本体部20と、「回路基板モデル」の一部をなす「部品モデル」を生成するための候補となる多数の電子部品(候補部品)のデータを格納する部品モデルライブラリ保管サーバ30とを備えている。なお、「部品モデル」は、「回路基板モデル」で表現される各部品の仮想的内容(各電子部品の構成、特性等を仮想的に定めて表現される各構成)である。具体的には、各部品モデルは、少なくとも、「部品を特定する固有情報(例えば型番)」、「回路基板での位置」、「大きさ情報(高さ等)」、「向き」などの情報によって特定される回路基板での各部品の具体的内容となっている。そして、このような「部品モデル」を定めるためのデータとして、部品モデルライブラリ保管サーバ30に格納される各候補部品のデータが利用されるようになっている。
図2に示すように、本体部20は、CPU21、記憶部22、表示部23、操作部24、及び通信部25を備えた構成となっている。また、部品モデルライブラリ保管サーバ30は、同様に、CPU、記憶部32、表示部、操作部、及び通信部を備えた構成となっている(図2では、記憶部32以外の構成を省略して示す)。以下、回路基板モデル生成装置10の各構成について具体的に説明する。
CPU21は、各種情報処理を行うように構成されており、主に当該回路基板モデル生成装置10全体の制御を行うように機能する。また、記憶部22に記憶された様々なプログラムを実行し、プログラムに従った処理を行うように機能する。
記憶部22は、ROM、RAM、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成され、CPU21が読み出して実行する各種プログラム、回路基板のアートワークデータ、検索したデータ、その他のデータなどを記憶するように構成されている。例えば、図3に示す処理を行うためのプログラムなどが記憶部22に記憶されており、CPU21は、このプログラムを記憶部22から読み出して実行するように構成されている。
表示部23は、液晶表示装置などの公知の表示装置によって構成されており、各プログラムによる処理結果などを表示可能に構成されている。具体的には、例えば回路基板モデルの生成に用いる回路図(基板配線ツールによって作成された回路図(図4参照))や、図3に示す処理によって生成された回路基板モデル(図7参照)などを表示可能となっている。
操作部24は、キーボードやマウス等の公知の入力装置によって構成されており、ユーザ(回路基板モデル生成装置10の使用者など)による外部操作が可能となるように構成されている。
通信部25は、外部装置と通信を行うための通信インターフェースとして構成されている。この通信部25は、CPU21からの指令に応じて、部品モデルライブラリ保管サーバ30から候補部品の三次元情報及び特性値等のデータを受信するように構成されている。また、通信部25は、CPU21からの指令に応じて、部品モデルライブラリ保管サーバ30に候補部品の三次元情報及び特性値等のデータ等を送信するように構成されている。
部品モデルライブラリ保管サーバ30の記憶部32は、ROM、RAM、不揮発性メモリ等の半導体メモリやハードディスク等の記憶装置により構成されている。この記憶部32には、図6に示すような、選定候補となる複数の候補部品と、各候補部品の各三次元情報及び各特性値とをそれぞれ対応付けたデータ(部品ライブラリ)が格納されている。この部品ライブラリでは、登録された各候補部品(選定候補となる電子部品)毎に、三次元情報と特性値とが対応付けられており、このような候補部品のデータが多数リスト化されている。
(アートワークデータ)
次に、回路基板モデルの生成に利用する「回路基板のアートワークデータ」について説明する。回路基板のアートワークデータは、公知の基板設計ツール(基板配線ツール)で生成されたCADデータである。なお、コンピュータを基板設計ツールとして機能させるためのプログラムを記憶部22に記憶しておくこともできる。この場合、CPU21が当該プログラム(例えば、公知の手法でCADデータを生成するプログラム)を実行することで回路基板モデル生成装置10を基板設計ツールとして機能させることが可能である。この場合、「回路基板のアートワークデータ」も回路基板モデル生成装置10で生成されることになる。逆に、「回路基板のアートワークデータ」を、回路基板モデル生成装置10以外の装置で生成し、これを回路基板モデル生成装置10に受け渡すことも可能である。
回路基板モデル生成装置10で利用される「回路基板のアートワークデータ」は、少なくとも、回路基板の配線形状を特定する配線形状データと、回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、回路基板の基板上における電子部品のそれぞれの位置を特定する複数の部品位置データとを含むデータとして構成されている。
具体的には、「回路基板のアートワークデータ」には、「配線形状データ」として、回路基板での配線パターンの位置及び形状を特定するデータが含まれており、これにより、図7に示すような配線パターンの配線構造50(図7の回路基板のレイアウトにおいて、電子部品のレイアウトを除いた配線部分の構造)が特定されるようになっている。即ち、「配線形状データ」を読み取ることで、図7のような配線構造50の図形を表現できるようになっている。具体的には、回路基板においてどの位置に配線パターンが配置されるかを特定し得るデータとなっている。本構成では、例えば、回路基板の基板上の所定位置を原点とし、基板表面に沿った所定方向をX方向、基板表面に沿った方向のうちX方向と直交する方向をY方向、X方向及びY方向と直交する方向をZ方向とした座標系を用いている。そして、「配線形状データ」は、このような座標空間における配線パターンの配置を特定できるデータとなっており、更に、配線パターンが配置される各位置での配線の幅や厚さなどを特定できるようになっている。なお、「配線形状データ」には、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれていてもよい。
また、「回路基板のアートワークデータ」には、回路基板に搭載される電子部品の部品種別を特定する「部品種別データ」が含まれている。電子部品の「部品種別」とは、電子部品としての機能や形状、その電子部品が有する抵抗値等の特性値等による電子部品の分類であり、具体的には、抵抗、コンデンサ、コイル等の機能や、製造するメーカ等の要素によって分類される構成である。各電子部品を特定する「部品種別データ」は、各電子部品を特定し得る固有データであればよく、本構成では、「部品種別データ」として型番(部品メーカ品番)が用いられている(図5参照:後述)
また、「回路基板のアートワークデータ」には、回路基板における各電子部品のそれぞれの位置を特定する「部品位置データ」が含まれている。この「部品位置データ」は、上述の「部品種別データ」によって特定される各電子部品の回路基板での位置を特定するデータとなっている。具体的には、上述したようにX方向、Y方向、Z方向が定められた座標空間において、「部品種別データ」によって特定される各電子部品の基板面上での位置(X座標及びY座標)及び各電子部品の向きを特定するデータとなっている(図5参照:後述)
なお、アートワークデータには、上記配線形状データ、部品種別データ、部品位置データ以外のデータ、例えば基板を貫通するビアの形状及び位置に関するデータ等が含まれる構成であってもよい。なお、本構成で用いる「回路基板のアートワークデータ」は、最終的に上述した「配線形状データ」「部品種別データ」「部品位置データ」などが含まれていれば、公知のどのような手法で生成されたものであってもよく、どのようなソフトウェアで生成されたものであってもよい。
このようなアートワークデータは、回路基板モデル生成装置10によって取得或いは生成された後、記憶部22に一時的に記憶され、後述する生成処理(図3)に利用される。なお、このアートワークデータは、実際の基板製造時に用いるデータ(例えば各電子部品の表面実装時に用いるチップマウント用のデータ)として構成されるものであってもよい。
(回路基板モデルの生成処理)
次に、回路基板モデル生成装置10で行われる回路基板モデルの生成処理の流れについて、図3に示すフローチャート等を用いて説明する。図3の処理は、記憶部22に記憶されたプログラム(自動配置プログラム)に基づき、所定条件の成立時(例えばユーザによる所定操作時)にCPU21によって実行される処理である。
以下では、例えば、図4に示す回路図のアートワークデータが記憶部22に記憶されている場合を代表例として説明する。図3の生成処理では、まず、CPU21が、記憶部22に記憶されている上述のアートワークデータを読み出す(ステップS1)。そして、この読み出したアートワークデータから部品情報を取得する(ステップS2)。このアートワークデータには、図4の回路図を構成する複数の電子部品の情報(各電子部品の部品種別データ及び部品位置データ)が含まれており、S2ではこのような各電子部品の部品情報を取得することになる。
例えば、図4の回路では、IC、MOSトランジスタ、抵抗、コンデンサ、コイルなどの電子部品が配線に組み合わされて配置される構成となっており、各電子部品に対し、IC、MOS1、MOS2、R01、R02、C01、C02、C11、C12、C13、C14、C21、L1といった部品Noが割り当てられている。そして、アートワークデータに含まれる各電子部品の部品情報(各電子部品の部品種別データ及び部品位置データ)として、各部品No.で特定される各部品の具体的情報が図5のように構成されている。このように、アートワークデータでは、各電子部品が回路内においてどのように接続され、どのように電源端子(+B)、出力端子(OUT)、グランド端子(GND)が設けられているか特定できるようになっている。
アートワークデータに含まれる各電子部品の部品情報は、図5のように、各部品の、部品No、部品メーカ品番、品名、メーカ、定数、中心座標、向き(角度)などを特定する情報として構成されている。「部品No」は、例えばアートワークデータによって特定される回路(図4参照)に含まれている各電子部品の通し番号となっており、この「部品No」により、当該回路(図4)内のどの部品であるかを特定できるようになっている。また、「部品メーカ品番」は、対応付けられた「部品No」の部品の部品種別を特定するデータであり、部品に割り当てられた品番(型番)を特定するデータとなっている。また、「品名」は、電子部品を機能で区別した種類の名称であり、例えばIC、MOS(MOSトランジスタ)、Resistor(抵抗)、Condensor(コンデンサ)、Coil(コイル)などである。また、「メーカ」は、電子部品を製造するメーカの名称である。また、「定数」は、電子部品が有する特性値であり、例えば「品名」がResistorであれば抵抗値であり、「品名」がCoilであればインダクタンス値であり、「品名」がCondensorであれば容量値である。また、「中心座標」は、取付対象となる基板で設定された上記座標系(XYZ座標系)におけるXY平面での各電子部品の中心位置である。なお、各電子部品の中心位置の座標としては、例えば、各電子部品の両端子を結ぶ線分の中点の位置を示す座標とすることができる。また、「向き(角度)」は、電子部品の回路図における配置角度である。なお、各電子部品には、それぞれ基準方向が定められており、この「向き(角度)」は、各電子部品に定められた基準方向と基板表面の所定方向(例えばY方向)とのなす角度となっている。例えば、図4、図7に示すIC(図5のAA1のIC)は、長手方向が基準方向となっており、図5の例では、このICの向きとして、この基準方向とY方向とのなす角度が0°となる向きが定められている。他の電子部品も同様に個別に基準方向が定められており、図5のデータでは、この基準方向とY方向とのなす角度を「向き(角度)」として定めている。
図3の生成処理では、ステップS2において、アートワークデータで特定される回路(図4参照)の全ての電子部品の部品種別データを取得する。例えばアートワークデータが図4のような回路を想定する場合、ステップS2では、「部品種別データ」として図5に示す各部品の部品メーカ品番(型番)を特定する。例えば図5の例では、「部品No.」がC13である電子部品の「部品メーカ品番」は、EE4であるため、ステップS2では、C13の部品種別データとしてEE4の型番(部品メーカ品番)を特定する。また、ステップS2では、図4に示す回路の他の部品の型番(部品メーカ品番)も同様に特定することになる。
なお、本構成では、S1、S2の処理を実行し得るCPU21が「読取部」の一例に相当し、上述の基板配線ツール(基板設計ツール)によって生成されたアートワークデータから、配線形状データ、部品種別データ、部品位置データをそれぞれ読み取るように機能する。
ステップS2の後には、取得した各電子部品の部品種別データに基づいて記憶部32に格納された部品ライブラリの検索を行う(S3)。具体的には、ステップS2で特定された電子部品の内、未検索のいずれかの電子部品の型番(部品メーカ品番)を部品ライブラリで検索する(S3)。そして、その検索対象の型番が部品ライブラリに存在するか否かを判断する(S4)。S3で検索対象となった型番がステップS4において存在しないと判断された場合には、ステップS4にてNoに進み、その型番の電子部品については部品モデルを配置しないように扱う(S5)。S3で検索対象となった型番がステップS4において存在すると判断された場合には、ステップS4にてYesに進み、その型番に紐づけられた情報を図6に示す部品ライブラリから読み出す。
なお、CPU21は、「検索部」の一例に相当し、読み取った複数の部品種別データにそれぞれ対応する候補部品の三次元情報及び特性値を部品モデルライブラリ保管サーバ30の記憶部32から検索するように機能する。
部品モデルライブラリ保管サーバ30の記憶部32には、図6に示すような部品ライブラリが格納されており、回路基板モデル生成時の選定候補となる候補部品ごとに各種情報が対応付けられてリスト化されている。部品ライブラリにデータが登録される「候補部品」は、回路基板モデルの生成処理の際に選定候補となりうる電子部品であり、本構成では、このような候補となる多数の電子部品(候補部品)のデータ(三次元形状や特性値を特定し得るデータ)が予めデータベース化されている。候補部品の「三次元情報」は、回路基板モデルの生成時に部品モデルに反映されるデータであって、例えば部品モデルの三次元形状、サイズ(例えば回路基板モデルの基板上を占める面積、或いはX方向及びY方向のそれぞれの長さ等)、高さ(例えば回路基板モデルの基板からの高さ)などを特定するデータである。また、候補部品の「特性値」とは、回路基板モデルの生成時に部品モデルに反映される特性データであり、例えば候補部品の種類が抵抗であれば、特性値は抵抗値や耐圧値などであり、候補部品の種類がコンデンサであれば、特性値は容量値や耐圧値であり、候補部品の種類がコイルであれば、特性値はインダクタンス値や耐圧値である。
具体的には、図6に示す部品ライブラリでは、候補となる電子部品(候補部品)ごとに、品番、部品メーカ、種類、実装方法、諸元(容量、耐圧、サイズ、高さ)、LCR設定ポートの値(容量、ESL、ESR)、model‐pathなどが記録されている。ここで、「品番」は、候補部品の部品種別を特定する部品種別データに相当し、上述の部品メーカ品番(型番)と同じ概念である。「部品メーカ」は、候補部品を製造するメーカの名称である。また、「種類」は、候補部品を機能で区別した種類の名称であり、例えば抵抗、コイル、積層セラミックコンデンサなどである。また、「実装方法」は、候補部品の配線形状への実装方法であり、例えば候補部品が表面実装部品(SMD:Surface Mount Device)である場合に、SMDと示される。また、「諸元」は、候補部品の有する特性値(例えば、容量値、耐圧値等)や三次元情報(例えば、サイズ、高さ等)であり、「LCR設定ポートの値」は、集中定数素子として有する特性値の設定値(例えば、容量値、ESL(等価直列インダクタンス)の値、ESR(等価直列抵抗)の値等)であり、「model‐path」は、記憶部32の記憶領域における候補部品のデータの所在を示す文字列である。なお、「諸元」の「サイズ」は、例えば候補部品を基板に搭載する場合における基板上での部品搭載に要する面積のデータであり、「高さ」は、例えば候補部品における底部(各候補部品毎に定められる所定の底部)からの高さのデータである。
図3の生成処理では、例えば、S3での検索対象の部品が部品No.「C13」の電子部品である場合、この「C13」の部品の部品メーカ品番(型番)である「EE4」を部品ライブラリから検索する。この場合、図6に示す部品ライブラリにおいて「EE4」の品番(型番)の電子部品(候補部品)が特定されるため、S4でYesに進み、S5では、まず、部品ライブラリから、「EE4」の品番(型番)の電子部品(候補部品)についての各部品情報を読み出す。具体的には、「EE4」の品番(型番)の三次元情報(サイズ及び高さ)と特性値(容量及び耐圧)を読み出す。そして、S1で読み出したアートワークデータの配線形状データで特定される配線構造50において、当該部品(S3で検索対象となった部品)をその読み出した三次元情報(サイズ及び高さ)を反映した形で配置した実装構造を特定するデータを生成する。即ち、ステップS5で生成されたデータにより、アートワークデータの配線形状データで特定される配線構造において、S3で検索対象となった部品がどの位置にどのような大きさ及び高さで配置されているかを特定できるようになる。
具体的には、C13の部品の三次元情報及び特性値を反映し、ステップS5にて部品モデルを組み込む場合、図7のように、アートワークデータ(S1で取得されたデータ)の配線形状データで特定される配線構造50において、C13の部品の位置(アートワークデータに含まれる部品位置データによって特定される位置であり、図5の例では、中心座標(X,Y)が(27.5,15.3)の位置)に、部品ライブラリで特定される当該C13の部品(品番「EE4」の部品)のサイズ及び高さの仮想的な構造体(「EE4」の部品の仮想的な三次元的図形)を配置する。また、このC13の部品(品番「EE4」の部品)は、高さがH5となっているため、当該部品のX方向、Y方向の中心座標だけでなく、Z方向の中心座標も特定できる。例えば、配線構造50の上面がZ方向の基準位置(零の位置)であれば、この部品のZ方向の中心位置の座標はH5/2となる。また、部品No.がC13である電子部品は、図5の部品位置データによって角度0°と特定されるため、当該電子部品において予め定められた基準方向と基板の所定方向(例えばY方向)とのなす角度が0°となるように配置する。なお、図7では、このC13の電子部品の配置位置を一点鎖線AR1として示している。
このように、配線形状データで特定される仮想的な配線構造50に、部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト(回路基板モデル)を特定し得るデータを生成すれば、このデータを利用して、回路基板での配線レイアウト及び部品のレイアウトを三次元的に特定できるようになる。特に、このように生成される回路基板モデルでは、回路基板での配線パターンの三次元構造(配線構造50)だけでなく、回路基板に実装される各部品の三次元構造(各部品のX方向、Y方向、Z方向の中心位置、高さ、サイズ)をも特定できるようになっている。なお、回路基板モデルを生成する際に配線構造50に対して組み込まれる部品モデルの図形(外形形状)は、例えば図6に示す部品ライブラリにおいて各候補部品毎に予め定められていればよい。
このように、ステップS5では、配線形状データで特定される仮想的な配線構造50に対してS3で検索対象となった部品についての部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウトを表現し得るデータを生成し、その組み込んだ部品については当該部品に対応付けられた特性値(部品ライブラリで対応付けられた特性値)を対応付けておく。そして、ステップS5又はS7の後のステップS6では、S1で取得したアートワークデータの部品種別データによって特定される全ての電子部品の点数分だけS3以降の処理を繰り返したか否か判定する。アートワークデータで特定される全電子部品の中で、S3以降の処理(検索処理等)を行っていない未処理の電子部品が存在する場合にはステップS6でNoに進み、その未処理の電子部品のいずれかに対してS3以降の処理を同様に行う。
例えば、上述したように部品No.がC13の電子部品に対してS3以降の処理を行った後のS6において、部品No.がL1、R01等の電子部品についてS3以降の処理が行われていないと判定された場合、未処理のL1の電子部品に対してS3〜S6の処理を行い、その後、未処理のR01の電子部品に対してS3〜S6の処理を行うといった具合に、各電子部品の部品モデルを生成する処理を行う。そして、S1で取得したアートワークデータの部品種別データによって特定される全ての電子部品の点数分だけS3以降の処理を繰り返した場合には、S6にてNoに進み、最終的に生成されたレイアウト(配線形状データで特定される仮想的な配線構造50に対して、全ての電子部品の部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト)を最終的な「回路基板モデル」とし、このようなレイアウトを特定し、表示し得るデータを「回路基板モデルのデータ」として扱う(S8)。
なお、このように生成されたレイアウト(配線形状データで特定される仮想的な配線構造50に部品モデル(電子部品を示す仮想的な構造体)を組み込んだレイアウト)は、例えば表示部23で表示できるようになっている。即ち、表示部23は、生成された「回路基板モデルのデータ」を基に、アートワークデータに含まれる配線形状データによって特定される配線構造50(回路基板での配線パターンの仮想的図形)の表示と、図3の生成処理で生成された複数の部品モデルの図形(配線基板に実装される各部品の仮想的な図形)の表示とを組み合わせて表示するように機能する。
本構成では、S4、S5等の処理を実行するCPU21が「生成部」の一例に相当し、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品種別データに対応するそれぞれの候補部品の構成を、検索されたそれぞれの候補部品の三次元情報及び特性値を反映して組み込んだ回路基板モデルのデータを生成するように機能する。
以下では、「回路基板モデル」の一部をなす「部品モデル」を更に詳しく説明する。
図3の生成処理で生成される「回路基板モデル」では、上述したように配線基板での各電子部品の位置及び向きを特定可能となっているが、より具体的には、各電子部品の仮想的な固定図形(ソリッドモデル)と各電子部品のLCRを設定するための設定ポートの位置とを特定可能となっている。
例えば、上述した部品No.「C13」の部品モデルとして、例えば図8に示すような部品モデル40が構成されるようになっている。この部品モデル40は、仮想的な設定ポート41と、仮想的な固定図形(ソリッドモデル)42とを備える構成となっている。また、固定図形42は、2つの内側部42A,42Aと、配線構造50と接続される電極部として構成される2つの外側部42B,42Bとによって構成される。なお、このような固定図形42(特に、内側部42A,42Aや外側部42B,42Bの形状及び当該部品内でのこれらの位置)は、部品ライブラリにおいて各部品毎に予め定められているとよい。そして、設定ポート41は、2つの内側部42A,42Aが向かい合う方向に延び、且つ部品モデル40の部品(ここでは、「C13」の部品)の中心位置(上述したように求められたX方向、Y方向、Z方向の中心位置)を通る線状の図形として配置される。
この例では、外側部42B,42Bが電極に相当するため、部品モデル40で特定される部品は、配線構造50においてこの外側部42B,42Bに重なる部分にそれぞれ接続されていることが特定される。また、設定ポート41は、配線構造50の表面よりも高い位置に設定されている場合、例えば図9のように、この設定ポート41と交差するように配線構造50の一部が延びていても、これらが上下に離間して配置されショートしていないことが特定される。このように本構成では、配線構造50の一部を跨ぐような部品モデル40を容易に実現することができる。従って、回路基板モデルで表現される仮想的な配線パターン及び電子部品において、意図しない相互干渉を回避することができ、実際に想定される構造(短絡が発生していない構造)に近いモデルを生成することができる。
例えば、図5に示す「部品No.」がC13である電子部品(品番EE4の電子部品)は、部品位置データである図5に示す座標(X,Y)=(27.5,15.3)及び図6のライブラリで特定される当該部品の高さ(H5)に基づいて、中心位置の座標(X,Y,Z)が(27.5,15.3,H5/2)と特定される。また、内側部42A,42Aが対向する方向が当該部品の基準方向である場合、部品位置データ(図5)により、この基準方向と基板の基準方向(例えばY方向)とのなす角度が0°となるように配置される。このような部品の部品モデルでは、設定ポート41は、Y方向に延び且つ中心位置の座標(27.5,15.3,H5/2)を通るように配置される。そして、設定ポート41では、例えばその中心位置の座標(27.5,15.3,H5/2)の位置に、部品ライブラリで特定される当該部品の特性値(例えば、L,C,R)が反映された成分が存在するように扱われる。例えば、C13の電子部品(品番EE4の電子部品)は、容量値(C)が2.2μFと設定されるため、(27.5,15.3,H5/2)の位置に2.2μFの容量成分が存在するものとして扱われる。なお、品番EE4の電子部品では、抵抗値やインダクタンスが特に定められていないため、抵抗値(R)やインダクタンス(L)は0と設定される。
以上のような本構成によれば、アートワークデータに含まれる各電子部品の具体的内容(三次元情報及び特性値)を、記憶部32を参照して自動的に読み出すことができる。そして、アートワークデータの配線形状データで特定される配線構造50において、部品種別データによって特定される各電子部品の位置に、各電子部品の具体的内容(三次元情報及び特性値)を自動的に且つ正確に組み込むように回路基板モデルのデータを生成することができる。よって、回路基板の電磁気的な影響を評価するシミュレーションを行うための回路基板モデルを、作業負担を抑えつつ三次元的なデータとして生成することが可能となる。特に、各電子部品の具体的位置及び各電子部品のポートを一つ一つ手作業で設定する必要がなく、各ポートでの特性値の入力を一つ一つ手作業で入力する必要がないため、作業効率を大幅に向上させることができる。
なお、このように生成された「回路基板モデルのデータ」は、様々な解析に用いることができる。例えば、上述の生成処理(図3)によって生成された「回路基板モデル」を評価対象として回路の動作や特性を計算するような公知の回路シミュレータ(例えば、回路基板において生じる電磁気的な影響を解析する公知の電磁界シミュレータ)のプログラムが記憶部22に記憶されている場合、CPU21がこのプログラムを実行することで、上記「回路基板モデル」を公知の手法で評価することができる。この場合、回路基板モデル生成装置10は回路シミュレータとしても機能することになる。例えば、図3の処理で得られた「回路基板モデル」に対して公知の方法で電磁界シミュレーションを行った場合、回路基板に発生する電磁界の強度分布を色のグラデーション等によって回路基板モデルと組み合わせて表示部23に表示することで、電磁界シミュレーションの結果を可視化することもできる。
[他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記実施形態では、「回路基板のアートワークデータ」として、配線形状データ、部品種別データ、及び部品位置データを含む構成を例示したが、これら以外のデータを含んでいてもよい。例えば、アートワークデータには、回路基板に組み合わされるヒートシンクの形状及び当該ヒートシンクの回路基板に対する相対位置を特定するヒートシンク形状データ、及び回路基板に組み合わされるハーネスの形状及び当該ハーネスの回路基板に対する相対位置を特定するハーネス形状データ、若しくは回路基板に組み合わされる筐体の形状及び当該筐体の回路基板に対する相対位置を特定する筐体形状データ、の少なくともいずれかを含む構成としてもよい。この場合、「回路基板モデル」は、基板、配線、各電子部品の仮想的な構造だけでなく、図10のように、ヒートシンクやハーネスの仮想的な構造をも表現した内容となる。例えば、アートワークデータにヒートシンク形状データ及びハーネス形状データが両方含まれる場合、「回路基板モデルのデータ」が生成されれば、回路基板での配線構造や、回路基板での各電子部品の位置、向き、構造、特性だけでなく、回路基板に対するヒートシンクの相対位置及び形状も特定でき、回路基板に対するハーネスの相対位置及び形状も特定できるようになる。
「ヒートシンク形状データ」は、回路基板に対するヒートシンクの相対位置(例えば、上述のXYZ座標系におけるヒートシンクの中心位置及びヒートシンクの向き)及びヒートシンクの外形形状を特定するデータが含まれている。また、ヒートシンクの材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対するヒートシンク70のレイアウト(ヒートシンクの仮想的構造)が特定されるようになっている。即ち、「ヒートシンク形状データ」を読み取ることで、図10のようなヒートシンク70の図形を表現できるようになっている。
「ハーネス形状データ」は、回路基板に対するハーネスの相対位置(例えば、上述のXYZ座標系における各ハーネスの中心位置及び各ハーネスの向き)及び各ハーネスの外形形状を特定するデータが含まれている。また、ハーネスの材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各ハーネス80のレイアウト(ハーネスの仮想的構造)が特定されるようになっている。即ち、「ハーネス形状データ」を読み取ることで、図10のようなハーネス80の図形を表現できるようになっている。
「筐体形状データ」は、回路基板に対する筐体の相対位置(例えば、上述のXYZ座標系における筐体の中心位置及び筐体の向き)及び筐体の外形形状を特定するデータが含まれている。また、筐体の材質を特定するデータなどが含まれていてもよい。このデータにより、図10に示すような回路基板モデルにおいて、回路基板60(回路基板の仮想的構造)に対する各筐体90のレイアウト(筐体の仮想的構造)が特定されるようになっている。即ち、「筐体形状データ」を読み取ることで、図10のような筐体90の図形を表現できるようになっている。
この例では、回路基板モデルを生成する際に、図3の処理で電子部品を組み込むベースとして、配線形状データによって特定される配線構造だけでなく、アートワークデータから読み取られるヒートシンク形状データ、ハーネス形状データ、筐体形状データによって特定される構造とを組み合わせた図10のような仮想的構造(構造モデル)を用いる点のみが第1実施形態と異なり、図3の処理(各電子部品の部品モデルを生成する処理)自体は第1実施形態と同様である。なお、この例では、読取部に相当するCPU21は、図3のS1においてアートワークデータを読み取る際に、配線形状データ、部品種別データ、部品位置データだけでなく、ヒートシンク形状データ、ハーネス形状データ、筐体形状データをも読み取ることになる。
また、生成部に相当するCPU21は、S3〜S8で回路基板モデルを生成する際に、S1で読み取られた配線形状データによって特定される配線構造と、ヒートシンク形状データ、ハーネス形状データ、及び筐体形状データによって特定される構造とを組み合わせた構造モデル(図10のような仮想的構造)に対し、第1実施形態と同様にS3〜S8の処理で各電子部品の部品モデルを生成する。これにより、アートワークデータに含まれる複数の部品位置データによって特定されるそれぞれの電子部品の位置に、各位置の電子部品の部品種別データに対応するそれぞれの候補部品の構成を、部品ライブラリに登録された各候補部品の三次元情報と特性値とを反映して組み込むことで回路基板モデルのデータを生成することになる。
このように、ヒートシンクやハーネス或いは筐体などを組み込んだ回路基板モデルを生成することで、これらの影響を考慮したより高精度なシミュレーションが可能となる。
また、上記実施形態では、基板設計ツール(基板配線ツール)として機能するプログラムが記憶部22に記憶され、回路基板モデル生成装置10内でアートワークデータが生成される構成を例示したが、この例に限られない。例えば、図3の処理に用いるアートワークデータが外部装置から通信部25を介して回路基板モデル生成装置10に入力されるような構成であってもよい。この場合、外部から取得したアートワークデータが図3の処理に用いられることになる。
また、上記実施形態では、部品モデルライブラリ保管サーバ30の記憶部32に図6のような部品ライブラリ(各候補部品と各候補部品の各三次元情報とを対応付けてリスト化したデータ)が記憶される構成を示したが、このような部品ライブラリが本体部20の記憶部22に記憶されていてもよい。
10…回路基板モデル生成装置
21…CPU(読取部、検索部、生成部)
32…記憶部
50…配線構造

Claims (2)

  1. 少なくとも、回路基板の配線形状を特定する配線形状データと、前記回路基板に搭載される複数の電子部品の部品種別をそれぞれ特定する複数の部品種別データと、前記回路基板における前記電子部品のそれぞれの位置を特定する複数の部品位置データと、を含んでなる前記回路基板のアートワークデータから、前記配線形状データ、前記部品種別データ、前記部品位置データをそれぞれ読み取る読取部(21)と、
    選定候補となる複数の候補部品と、各候補部品の三次元情報及び特性値とをそれぞれ対応付けて記憶する記憶部(32)と、
    前記読取部(21)によって読み取られた複数の前記部品種別データにそれぞれ対応する前記候補部品の前記三次元情報及び前記特性値を前記記憶部(32)から検索する検索部(21)と、
    前記読取部(21)によって読み取られた前記配線形状データによって特定される配線構造において、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報及び前記特性値を反映して組み込んだ回路基板モデルのデータを生成する生成部(21)と、
    を備え
    前記三次元情報は、前記特性値が反映された成分が存在するように扱われる設定ポートの位置と、前記候補部品の三次元形状が反映された固定図形と、を特定可能な情報であることを特徴とする回路基板モデル生成装置(10)。
  2. 前記アートワークデータには、前記回路基板に組み合わされるヒートシンクの形状及び当該ヒートシンクの前記回路基板に対する相対位置を特定するヒートシンク形状データ、又は前記回路基板に組み合わされるハーネスの形状及び当該ハーネスの前記回路基板に対する相対位置を特定するハーネス形状データ、若しくは前記回路基板に組み合わされる筐体の形状及び当該筐体の前記回路基板に対する相対位置を特定する筐体形状データ、の少なくともいずれかが含まれ、
    前記読取部(21)は、前記ヒートシンク形状データ、前記ハーネス形状データ、及び前記筐体形状データの少なくともいずれかを読み取る構成となっており、
    前記生成部は、前記読取部(21)によって読み取られた前記配線形状データによって特定される前記配線構造と、前記読取部(21)によって読み取られた前記ヒートシンク形状データ、前記ハーネス形状データの、及び前記筐体形状データの少なくともいずれかによって特定される構造とを組み合わせた構造モデルに対し、複数の前記部品位置データによって特定されるそれぞれの前記電子部品の位置に、各位置の前記電子部品の前記部品種別データに対応するそれぞれの前記候補部品の構成を、少なくとも前記検索部(21)によって検索されたそれぞれの前記候補部品の前記三次元情報と前記特性値とを反映して組み込むことで前記回路基板モデルのデータを生成することを特徴とする請求項1に記載の回路基板モデル生成装置(10)。
JP2013156573A 2013-07-29 2013-07-29 回路基板モデル生成装置 Active JP6136709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013156573A JP6136709B2 (ja) 2013-07-29 2013-07-29 回路基板モデル生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013156573A JP6136709B2 (ja) 2013-07-29 2013-07-29 回路基板モデル生成装置

Publications (2)

Publication Number Publication Date
JP2015026309A JP2015026309A (ja) 2015-02-05
JP6136709B2 true JP6136709B2 (ja) 2017-05-31

Family

ID=52490895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013156573A Active JP6136709B2 (ja) 2013-07-29 2013-07-29 回路基板モデル生成装置

Country Status (1)

Country Link
JP (1) JP6136709B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7276284B2 (ja) * 2020-08-27 2023-05-18 株式会社村田製作所 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954199B2 (ja) * 1998-06-08 2007-08-08 富士通株式会社 三次元モデル作成装置およびそのプログラムを記憶した記憶媒体
JP4401135B2 (ja) * 2003-09-30 2010-01-20 富士通株式会社 解析モデル作成装置
JP2005115859A (ja) * 2003-10-10 2005-04-28 Sharp Corp 自動設計支援システムおよび自動解析評価方法
JP2006154983A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム
JP5381796B2 (ja) * 2010-02-22 2014-01-08 富士通株式会社 接合モデル生成装置、接合モデル生成方法および接合モデル生成プログラム

Also Published As

Publication number Publication date
JP2015026309A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
US8104003B2 (en) Technique for creating analysis model and technique for creating circuit board model
KR100739407B1 (ko) 유한 요소법을 이용한 구조 분석 방법
US7114132B2 (en) Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device
US8250506B2 (en) Bondwire design
US8645900B2 (en) Tool for the type and form of a circuit production
US8479140B2 (en) Automatically creating vias in a circuit design
US8166447B1 (en) Power delivery network calculator tool for printed circuit board capacitors
JP4401135B2 (ja) 解析モデル作成装置
JP6136709B2 (ja) 回路基板モデル生成装置
JP6433159B2 (ja) 情報処理装置、方法及びプログラム
JP2009266219A (ja) 回路基板の解析装置および解析方法
JP6435706B2 (ja) 回路基板モデル生成装置
JP4444140B2 (ja) 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体
JPWO2006109750A1 (ja) 集積回路装置の評価装置、評価方法及び評価プログラム
JP2009199338A (ja) 電源回路の設計支援装置と設計支援方法
JP2017010394A (ja) 回路設計支援プログラム、回路設計支援方法、および情報処理装置
JP7072136B1 (ja) 設計支援装置、設計支援プログラムおよび設計支援方法
JP4614094B2 (ja) 共振周波数算出装置および共振周波数算出方法
KR101536123B1 (ko) 표면실장기의 작업데이터 생성 시스템 및 방법
JP6349871B2 (ja) 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置
TW201319848A (zh) 佈線自動化檢查系統及方法
JP2012003426A (ja) 設計支援装置および設計支援方法
JP2009099047A (ja) プリント回路基板設計システム、プリント回路基板設計方法及びプログラム
JP2002171099A (ja) 回路基板の実装品質チェック方法及びその装置
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R151 Written notification of patent or utility model registration

Ref document number: 6136709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250