JP6131783B2

JP6131783B2 - 半導体装置

Info

Publication number: JP6131783B2
Application number: JP2013177567A
Authority: JP
Inventors: 諭高田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2013-08-29
Filing date: 2013-08-29
Publication date: 2017-05-24
Anticipated expiration: 2033-08-29
Also published as: JP2015045596A

Description

本発明は、静電容量の変化に基づいて力学量を検出するセンサチップと、センサチップに対する信号処理を行う回路チップと、を備えた半導体装置に関する。

従来より、複数の半導体チップを備えた半導体装置の構成が、例えば特許文献１で提案されている。具体的に、特許文献１では、各半導体チップは信号のやりとりを行うためのパッドをそれぞれ有している。そして、一方の半導体チップに形成されたパッドと他方の半導体チップに形成されたパッドとがワイヤにより電気的に接続されている。

特開２０１０−２１２１０号公報

ここで、一方の半導体チップには静電容量の変化に基づいて力学量を検出するセンシング部が形成され、他方の半導体チップにはセンシング部に対する信号処理を行う回路が形成されている構成が考えられる。

このような構成では、一方の半導体チップから他方の半導体チップへセンシング部を駆動するための搬送波信号を出力するためのワイヤが１本設けられる。また、他方の半導体チップから一方の半導体チップへ検出信号を取り出すためのワイヤが２本設けられる構成が一般的である。なお、各半導体チップには他の信号をやりとりするためのワイヤも設けられている。

上記のようにワイヤによって信号のやりとりを行う構成では、ワイヤ間にも静電容量が発生する。特に、上記の構成では、搬送波信号を伝えるワイヤを第１ワイヤとし、検出信号を伝える２本のワイヤを第２ワイヤ及び第３ワイヤとすると、第１ワイヤを挟むように第２ワイヤと第３ワイヤとが配置される。これにより、第１ワイヤと第２ワイヤとで第１オフセット容量が形成され、第１ワイヤと第３ワイヤとで第２オフセット容量が形成される。

そして、第１オフセット容量と第２オフセット容量との差分が大きくなると、当該差分に基づくオフセット成分が検出信号に含まれてしまうため、第１オフセット容量及び第２オフセット容量の絶対値をそれぞれ小さくする必要がある。このため、第１ワイヤと第２ワイヤとで構成されるペアと、第１ワイヤと第３ワイヤとで構成されるペアと、のペア性を確保することが望まれている。ここで、「ペア性」とは、ワイヤの長さや形状、第１ワイヤとの距離等である。

一方、静電容量は距離に反比例して小さくなるので、第１ワイヤから第２ワイヤ及び第３ワイヤを離れた位置に配置することで第１オフセット容量及び第２オフセット容量を小さくすることができる。このため、検出信号に含まれるオフセット成分を無くすことができる。

しかしながら、第１ワイヤに対する第２ワイヤ及び第３ワイヤの距離を確保するためには各半導体チップのサイズを大きくしなければならないという問題がある。すなわち、各半導体チップを小型化するために第１ワイヤに対して第２ワイヤ及び第３ワイヤを近づけると検出信号にオフセット成分が含まれる可能性が高くなるため、各半導体チップを小型化することは困難だった。

本発明は上記点に鑑み、静電容量の変化に基づいて力学量を検出するように構成されたセンサチップと、センサチップに対して信号処理を行う回路チップと、が複数のワイヤを介して電気的に接続された構成において、各チップのサイズを小型化することができる半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、可動電極（１１ｃ）、第１固定電極（１２ｂ）、及び第２固定電極（１３ｂ）を有し、可動電極（１１ｃ）と第１固定電極（１２ｂ）との間に形成された第１容量を第１容量信号として出力すると共に、可動電極（１１ｃ）と第２固定電極（１３ｂ）との間に形成された第２容量を第２容量信号として出力するセンサチップ（１０）を備えている。

また、センサチップ（１０）に可動電極（１１ｃ）を駆動するための搬送波信号を出力する一方、センサチップ（１０）から第１容量信号及び第２容量信号を入力し、可動電極（１１ｃ）に力学量が印加されたときの当該可動電極（１１ｃ）の変位に伴う、第１容量と第２容量との差動容量変化に基づいて力学量を取得する回路チップ（２０）を備えている。

また、センサチップ（１０）と回路チップ（２０）とを電気的に接続すると共に、センサチップ（１０）から回路チップ（２０）に第１容量信号を伝える第１ワイヤ（３０）と、センサチップ（１０）と回路チップ（２０）とを電気的に接続すると共に、センサチップ（１０）から回路チップ（２０）に第２容量信号を伝える第２ワイヤ（３１）と、センサチップ（１０）と回路チップ（２０）とを電気的に接続すると共に第１ワイヤ（３０）と第２ワイヤ（３１）との間に配置されており、回路チップ（２０）から可動電極（１１ｃ）に搬送波信号を伝える第３ワイヤ（３２）と、を備えている。

さらに、回路チップ（２０）から第１ワイヤ（３０）及び第２ワイヤ（３１）よりも低い電位が与えられると共に、第１ワイヤ（３０）及び第２ワイヤ（３１）から発せられた電気力線の一部を受ける低電位手段（６０）を備え、低電位手段は、回路チップ（２０）の一面（２１）に設けられたパッド（６０）であることを特徴とする。

これによると、第１ワイヤ（３０）及び第２ワイヤ（３１）から発せられた電気力線が第３ワイヤ（３２）だけではなく低電位手段（３３、３４、４２、５０、６０、７０）にも分散される。特に、低電位手段（３３、３４、４２、５０、６０、７０）は第１ワイヤ（３０）及び第２ワイヤ（３１）よりも電位が低いので、第１ワイヤ（３０）及び第２ワイヤ（３１）から低電位手段（３３、３４、４２、５０、６０、７０）に電気力線を向かいやすくすることができる。これにより、第１ワイヤ（３０）と第３ワイヤ（３２）とで形成される静電容量、及び、第２ワイヤ（３１）と第３ワイヤ（３２）とで形成される静電容量の絶対値をそれぞれ小さくすることができる。したがって、第３ワイヤ（３２）に対して第１ワイヤ（３０）及び第２ワイヤ（３１）の距離を小さくすることができ、ひいてはセンサチップ（１０）及び回路チップ（２０）を小型化することができる。

なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る半導体装置の平面図である。センサチップに設けられたセンシング部の平面図である。ワイヤに基づく電気力線を示した模式図である。本発明の第２実施形態に係る半導体装置の断面図である。本発明の第３実施形態に係る半導体装置の断面図である。本発明の第４実施形態に係る半導体装置の断面図である。本発明の第５実施形態に係る半導体装置の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る半導体装置は、加速度等の力学量を検出する容量式のセンサデバイスである。図１に示されるように、半導体装置は、センサチップ１０、回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、第３ワイヤ３２、第４ワイヤ３３、及び第５ワイヤ３４を備えて構成されている。

センサチップ１０は、半導体装置に印加された加速度等の力学量を検出するように構成されている。センサチップ１０は板状であり、例えば支持基板と半導体層とにより犠牲層が挟み込まれたＳＯＩ基板として構成されたものである。支持基板及び半導体層は例えば単結晶シリコンで形成され、犠牲層は例えばＳｉＯ₂で形成されている。センサチップ１０は、支持基板側が回路チップ２０の一面２１に接着剤等で固定されている。

ＳＯＩ基板のうちの犠牲層は、支持基板と半導体層との間に一定の間隔を形成するためのものである。また、半導体層は、図２に示されるように、可動部１１、第１固定部１２、及び第２固定部１３を有している。これら可動部１１、第１固定部１２、及び第２固定部１３は、半導体層を貫通した図示しない開口部により画定され、分離されている。

可動部１１は、アンカー部１１ａ、錘部１１ｂ、可動電極１１ｃ、及び梁部１１ｄを備えて構成されている。このうちのアンカー部１１ａは、支持基板に対して錘部１１ｂを浮かせて支持するためのものである。このアンカー部１１ａはブロック状をなしており、犠牲層の上に２箇所設けられている。

錘部１１ｂは、半導体装置に加速度等の力学量が印加されたときに各アンカー部１１ａに対して可動電極１１ｃを移動させる錘として機能するものであり、細長状をなしている。この錘部１１ｂには、複数のエッチングホール１１ｅが形成されている。このエッチングホール１１ｅは、錘部１１ｂと支持基板との間の犠牲層を除去する際のエッチング媒体の導入孔として用いられる。

可動電極１１ｃは、錘部１１ｂを構成する細長状の部位から直角方向に延設され、複数本が設けられることで櫛歯状に配置されている。各可動電極１１ｃの間隔は、一定間隔とされており、各可動電極１１ｃの幅、長さも一定とされている。

梁部１１ｄは、アンカー部１１ａと錘部１１ｂとを連結するものである。この梁部１１ｄは、平行な２本の梁がその両端で連結された矩形枠状をなしており、２本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。このような梁部１１ｄにより、錘部１１ｂがアンカー部１１ａに一体に連結されて支持されている。本実施形態では、２つの梁部１１ｄがアンカー部１１ａと錘部１１ｂとをそれぞれ連結している。

そして、梁部１１ｄ、錘部１１ｂ、及び可動電極１１ｃの下部の犠牲層は部分的に除去され、梁部１１ｄ、錘部１１ｂ、及び可動電極１１ｃは支持基板の上に一定の間隔で浮遊した状態になっている。この一定の間隔とは、半導体層と支持基板との間の間隔であり、犠牲層の厚みに相当する。

一方、第１固定部１２及び第２固定部１３は、可動部１１を構成する細長状の錘部１１ｂの長辺と対向するように配置されている。したがって、第１固定部１２及び第２固定部１３が錘部１１ｂを挟むように配置されている。第１固定部１２は第１配線部１２ａ及び第１固定電極１２ｂを有し、第２固定部１３は第２配線部１３ａ及び第２固定電極１３ｂを有している。

各配線部１２ａ、１３ａは、各固定電極１２ｂ、１３ｂと外部とを電気的に接続するための配線として機能する部位である。各配線部１２ａ、１３ａの下方には犠牲層が残されており、各配線部１２ａ、１３ａが犠牲層を介して支持基板に固定されている。

各固定電極１２ｂ、１３ｂは、各配線部１２ａ、１３ａのうちの錘部１１ｂと対向する辺から直角方向に延設され、各配線部１２ａ、１３ａに複数本ずつ備えられることで櫛歯状に配置されている。第１固定電極１２ｂのそれぞれの間隔は一定間隔とされており、第１固定電極１２ｂのそれぞれの幅、長さも一定とされている。第２固定電極１３ｂについても同様である。

なお、各配線部１２ａ、１３ａは犠牲層の上に形成されており、当該犠牲層を介して支持基板に固定されている。一方、各固定電極１２ｂ、１３ｂと支持基板との間の犠牲層は除去されており、各固定電極１２ｂ、１３ｂは支持基板に対して浮いた状態になっている。

そして、各固定電極１２ｂ、１３ｂが可動電極１１ｃに対向配置され、各固定電極１２ｂ、１３ｂと可動電極１１ｃとの間にコンデンサが形成されている。つまり、可動部１１及び各固定部１２、１３は、可動電極１１ｃと各固定電極１２ｂ、１３ｂとの間に形成される容量に基づいて加速度等の力学量を検出するためのセンシング部１４を構成している。このため、支持基板の平面方向であって錘部１１ｂの長手方向に加速度等が印加されたときに、当該コンデンサの容量値の変化に基づいてその加速度等を検出することが可能になっている。

センサチップ１０は、可動電極１１ｃと第１固定電極１２ｂとの間に形成された第１容量を第１容量信号として第１固定部１２から出力する。また、センサチップ１０は、可動電極１１ｃと第２固定電極１３ｂとの間に形成された第２容量を第２容量信号として第２固定部１３から出力する。

半導体層は、上記の可動部１１及び各固定部１２、１３の他に図示しない構造を有している。さらに、センサチップ１０は、図１に示されるように、半導体層に形成された複数のパッド１５を有している。各パッド１５は、各ワイヤ３０〜３４に対応して設けられている。例えば、パッド１５は可動部１１のアンカー部１１ａや、各配線部１２ａ、１３ａに形成されている。

回路チップ２０は、センサチップ１０との間で信号のやりとりを行う機能や、センサチップ１０から取得した信号を演算・増幅処理して外部へ出力する等の機能を有する制御回路部等が形成されたものである。回路チップ２０は、例えばシリコン基板等に対してＣＭＯＳトランジスタ等が半導体プロセスで形成された半導体チップである。

また、回路チップ２０の一面２１はセンサチップ１０の平面サイズよりも大きなサイズで形成されている。さらに、回路チップ２０は、複数のパッド２２を有している。各パッド２２は、各ワイヤ３０〜３４に対応して設けられている。

回路チップ２０は、センサチップ１０の可動部１１に対して可動電極１１ｃを駆動するための搬送波信号を出力する機能を有する。これにより、可動部１１の錘部１１ｂが所定の周波数で振動する。また、回路チップ２０は、センサチップ１０から第１容量信号及び第２容量信号を入力する。これにより、回路チップ２０は、可動電極１１ｃに力学量が印加されたときの当該可動電極１１ｃの変位に伴う、第１容量と第２容量との差動容量変化に基づいて力学量を取得する。

具体的には、搬送波は１８０°の位相差を持っているので、第１容量（Ｃ１）と第２容量（Ｃ２）の共通電極である可動電極１１ｃにはＣ１−Ｃ２に比例すると共に搬送波の振幅に比例した電荷量が蓄積される。すなわち、Ｃ１−Ｃ２の差動変化は可動電極１１ｃの変位によるものであり、加速度等の力学量に比例している。したがって、この電荷量の変化を検出することにより、容量変化＝力学量の変化を検出することができる。

第１ワイヤ３０は、センサチップ１０の第１配線部１２ａと回路チップ２０とを電気的に接続する配線部品である。すなわち、第１ワイヤ３０は、センサチップ１０の第１配線部１２ａから回路チップ２０に第１容量信号を伝える役割を果たす。

第２ワイヤ３１は、センサチップ１０の第２配線部１３ａと回路チップ２０とを電気的に接続する配線部品である。すなわち、第２ワイヤ３１は、センサチップ１０の第２配線部１３ａから回路チップ２０に第２容量信号を伝える役割を果たす。

第３ワイヤ３２は、センサチップ１０の可動部１１と回路チップ２０とを電気的に接続する配線部品である。第３ワイヤ３２は、第１ワイヤ３０と第２ワイヤ３１との間に配置されており、回路チップ２０から可動電極１１ｃに搬送波信号を伝える役割を果たす。

第４ワイヤ３３は、センサチップ１０と回路チップ２０とを電気的に接続する配線部品である。第４ワイヤ３３は、第１ワイヤ３０において第３ワイヤ３２とは反対側に位置している。また、第５ワイヤ３４は、センサチップ１０と回路チップ２０とを電気的に接続する配線部品である。第５ワイヤ３４は、第２ワイヤ３１において第３ワイヤ３２とは反対側に位置している。

これら第４ワイヤ３３及び第５ワイヤ３４は、第１ワイヤ３０及び第２ワイヤ３１から発せられた電気力線の一部を受ける低電位手段として機能する。このため、第４ワイヤ３３及び第５ワイヤ３４は、回路チップ２０の制御回路部から第１ワイヤ３０及び第２ワイヤ３１よりも低い電位が与えられる。

さらに、５本のワイヤ３０〜３４は、長さや形状、隣との距離等のペア性が確保されるように、センサチップ１０及び回路チップ２０の各パッド１５、２２にワイヤボンディングされている。以上が、本実施形態に係る半導体装置の全体構成である。

次に、上記の半導体装置において、第４ワイヤ３３及び第５ワイヤ３４が設けられたことによる効果について説明する。上述のように、本実施形態では、センサチップ１０と回路チップ２０とは５本のワイヤ３０〜３４で電気的に接続されている。このため、図３（ａ）に示されるように、第１ワイヤ３０から発せられた電気力線は第３ワイヤ３２に接続される。つまり、第１ワイヤ３０は、第３ワイヤ３２との間で容量を形成する。同様に、第２ワイヤ３１は、第３ワイヤ３２との間で容量を形成する。

しかしながら、本実施形態では、第１ワイヤ３０の外側に第４ワイヤ３３が設けられていると共に、第２ワイヤ３１の外側に第５ワイヤ３４が設けられている。これによると、図３（ｂ）に示されるように、第１ワイヤ３０から発せられた電気力線が第３ワイヤ３２だけではなく第４ワイヤ３３にも分散される。同様に、第２ワイヤ３１から発せられた電気力線が第３ワイヤ３２だけではなく第５ワイヤ３４にも分散される。

また、第４ワイヤ３３及び第５ワイヤ３４は、回路チップ２０の制御回路部によって第１ワイヤ３０及び第２ワイヤ３１よりも低い電位となるように電圧が印加されている。このため、第１ワイヤ３０から第４ワイヤ３３に電気力線を向かいやすくすると共に、第２ワイヤ３１から第５ワイヤ３４に電気力線を向かいやすくすることができる。

このように電気力線が分散されるため、第１ワイヤ３０と第３ワイヤ３２とで形成される静電容量、及び、第２ワイヤ３１と第３ワイヤ３２とで形成される静電容量の絶対値をそれぞれ小さくすることができる。つまり、第１容量信号及び第２容量信号に含まれるオフセット成分を小さくすることができる。このため、第３ワイヤ３２に対して第１ワイヤ３０及び第２ワイヤ３１の距離を小さくすることができる。したがって、センサチップ１０及び回路チップ２０を小型化することができる。

また、本実施形態では、第１ワイヤ３０の外側に第４ワイヤ３３が位置し、第２ワイヤ３１の外側に第５ワイヤ３４が位置している。このため、第４ワイヤ３３及び第５ワイヤ３４によって異物等から第１ワイヤ３０及び第２ワイヤ３１を保護することができる。したがって、半導体装置において異物等に対するロバスト性を向上させることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第４ワイヤ３３及び第５ワイヤ３４が特許請求の範囲の「低電位手段」に対応する。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図４に示されるように、本実施形態では、半導体装置は、センサチップ１０、回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、第３ワイヤ３２、及びパッケージ部４０を備えて構成されている。回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、及び第３ワイヤ３２の構成は第１実施形態と同じである。なお、図４では、各パッド１５、２２を省略している。

パッケージ部４０は、センサチップ１０及び回路チップ２０を収容する収容部品である。パッケージ部４０は、例えば樹脂やセラミックス等で形成されたものである。また、パッケージ部４０は、当該パッケージ部４０のうちの内壁面４１に露出した導体部４２を有している。

導体部４２は、内壁面４１のうち第１ワイヤ３０及び第２ワイヤ３１に対向する部分に例えばパッド状に形成されており、図示しない配線によって回路チップ２０の制御回路部に電気的に接続されている。これにより、導体部４２は、回路チップ２０の制御回路部によって第１ワイヤ３０及び第２ワイヤ３１よりも低い電位が与えられる。

上記の構成によると、第１ワイヤ３０及び第２ワイヤ３１から発せられた電気力線が面状の導体部４２に向かうので、当該電気力線をより分散させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、導体部４２が特許請求の範囲の「低電位手段」に対応する。

（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。図５に示されるように、本実施形態では、半導体装置は、センサチップ１０、回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、第３ワイヤ３２、及び導電性接着剤５０を備えて構成されている。

センサチップ１０は、回路チップ２０の一面２１に導電性接着剤５０を介して実装されている。導電性接着剤５０は、例えば銀ペーストである。導電性接着剤５０は、図示しない配線によって回路チップ２０の制御回路部に電気的に接続されている。また、導電性接着剤５０は、回路チップ２０の制御回路部によって第１ワイヤ３０及び第２ワイヤ３１よりも低い電位が与えられる。

以上の構成により、第１ワイヤ３０及び第２ワイヤ３１から発せられた電気力線を導電性接着剤５０に分散させることができる。導電性接着剤５０が第１ワイヤ３０及び第２ワイヤ３１に対向する領域にまで形成されている場合は、電気力線をより分散させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、導電性接着剤５０が特許請求の範囲の「低電位手段」に対応する。

（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。図６に示されるように、本実施形態では、半導体装置は、センサチップ１０、回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、第３ワイヤ３２、及びパッド６０を備えて構成されている。

パッド６０は、回路チップ２０の一面２１のうち第１ワイヤ３０及び第２ワイヤ３１に対応する領域に設けられている。また、パッド６０は、図示しない配線によって回路チップ２０の制御回路部に電気的に接続されており、回路チップ２０の制御回路部によって第１ワイヤ３０及び第２ワイヤ３１よりも低い電位が与えられる。

以上の構成により、第１ワイヤ３０及び第２ワイヤ３１から発せられた電気力線をパッド６０に分散させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、パッド６０が特許請求の範囲の「低電位手段」に対応する。

（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。図７に示されるように、本実施形態では、半導体装置は、センサチップ１０、回路チップ２０、第１ワイヤ３０、第２ワイヤ３１、及び第３ワイヤ３２を備えて構成されている。

本実施形態では、センサチップ１０は、板状であると共に表面１６及び裏面１７に接続された側面１８を有している。さらに、センサチップ１０は、裏面１７側が回路チップ２０の一面２１に向けられて実装されている。

さらに、センサチップ１０は、側面１８に設けられた金属膜７０を有している。金属膜７０は、回路チップ２０の一面２１に設けられた図示しない配線等に電気的に接続されている。これにより、金属膜７０は、回路チップ２０の制御回路部に電気的に接続されると共に、回路チップ２０の制御回路部によって第１ワイヤ３０及び第２ワイヤ３１よりも低い電位が与えられる。

以上の構成により、第１ワイヤ３０及び第２ワイヤ３１から発せられた電気力線を金属膜７０に分散させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、金属膜７０が特許請求の範囲の「低電位手段」に対応する。

（他の実施形態）
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、センサチップ１０は力学量として加速度の他に角速度や圧力を検出するものでも良い。また、図２に示された可動部１１や各固定部１２、１３の構造は一例であり、他の構造でも良い。

第２実施形態では、センサチップ１０は回路チップ２０の上に固定されていたが、センサチップ１０と回路チップ２０とが横並びに配置されていても良い。また、パッケージ部４０は導体部４２を有する構成になっているが、パッケージ部４０の全体が導体部４２になっていても良い。このように、パッケージ部４０は少なくとも第１ワイヤ３０及び第２ワイヤ３１に対向する位置に電気力線を分散させるための導体部４２を有していれば良い。導体部４２の面積が大きいほど、第１ワイヤ３０及び第２ワイヤ３１から発せられる電気力線を分散させることができる。パッケージ部４０の構成としては例えばセラミック製の構造や、一部にメタルリッドを備えている構造等でも良い。もちろん、パッケージ部４０の内壁面４１の全体に導体部４２が設けられていても良い。

第５実施形態では、金属膜７０は回路チップ２０の図示しない配線に電気的に接続されていたが、例えばセンサチップ１０に設けられた図示しない配線等を介して回路チップ２０の制御回路部に電気的に接続されていても良い。

上記各実施形態では、センサチップ１０はＳＯＩ基板に基づいて構成されていたが、これは一例である。したがって、センサチップ１０はＳＯＩ基板ではなく、他の基板によって構成されていても良い。

１０センサチップ
１１ｃ可動電極
１２ｂ第１固定電極
１３ｂ第２固定電極
２０回路チップ
３０第１ワイヤ
３１第２ワイヤ
３２第３ワイヤ
３３第４ワイヤ（低電位手段）
３４第５ワイヤ（低電位手段）

Claims

可動電極（１１ｃ）、第１固定電極（１２ｂ）、及び第２固定電極（１３ｂ）を有し、前記可動電極（１１ｃ）と前記第１固定電極（１２ｂ）との間に形成された第１容量を第１容量信号として出力すると共に、前記可動電極（１１ｃ）と前記第２固定電極（１３ｂ）との間に形成された第２容量を第２容量信号として出力するセンサチップ（１０）と、
前記センサチップ（１０）に前記可動電極（１１ｃ）を駆動するための搬送波信号を出力する一方、前記センサチップ（１０）から前記第１容量信号及び前記第２容量信号を入力し、前記可動電極（１１ｃ）に力学量が印加されたときの当該可動電極（１１ｃ）の変位に伴う、前記第１容量と前記第２容量との差動容量変化に基づいて前記力学量を取得する回路チップ（２０）と、
前記センサチップ（１０）と前記回路チップ（２０）とを電気的に接続すると共に、前記センサチップ（１０）から前記回路チップ（２０）に前記第１容量信号を伝える第１ワイヤ（３０）と、
前記センサチップ（１０）と前記回路チップ（２０）とを電気的に接続すると共に、前記センサチップ（１０）から前記回路チップ（２０）に前記第２容量信号を伝える第２ワイヤ（３１）と、
前記センサチップ（１０）と前記回路チップ（２０）とを電気的に接続すると共に前記第１ワイヤ（３０）と前記第２ワイヤ（３１）との間に配置されており、前記回路チップ（２０）から前記可動電極（１１ｃ）に前記搬送波信号を伝える第３ワイヤ（３２）と、
前記回路チップ（２０）から前記第１ワイヤ（３０）及び前記第２ワイヤ（３１）よりも低い電位が与えられると共に、前記第１ワイヤ（３０）及び前記第２ワイヤ（３１）から発せられた電気力線の一部を受ける低電位手段（６０）と、
を備え、
前記低電位手段は、前記回路チップ（２０）の一面（２１）に設けられたパッド（６０）であることを特徴とする半導体装置。