JP6129240B2 - Power conversion device and power conversion method - Google Patents

Power conversion device and power conversion method Download PDF

Info

Publication number
JP6129240B2
JP6129240B2 JP2015112743A JP2015112743A JP6129240B2 JP 6129240 B2 JP6129240 B2 JP 6129240B2 JP 2015112743 A JP2015112743 A JP 2015112743A JP 2015112743 A JP2015112743 A JP 2015112743A JP 6129240 B2 JP6129240 B2 JP 6129240B2
Authority
JP
Japan
Prior art keywords
voltage
output
input
current
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015112743A
Other languages
Japanese (ja)
Other versions
JP2016226225A (en
Inventor
悠士朗 城戸
悠士朗 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015112743A priority Critical patent/JP6129240B2/en
Publication of JP2016226225A publication Critical patent/JP2016226225A/en
Application granted granted Critical
Publication of JP6129240B2 publication Critical patent/JP6129240B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は電力変換装置および電力変換方法に関し、特に、ＤＣ−ＤＣコンバータなどに代表される電力変換装置および電力変換方法に関する。   The present invention relates to a power conversion device and a power conversion method, and more particularly to a power conversion device and a power conversion method represented by a DC-DC converter and the like.

近年、電力変換装置の高信頼性化が急務となっている。出力電圧を制御する電力変換装置は、負荷変動により、定格電流以上の電流が必要になる場合がある。そのような場合に備えて、電力変換装置には、出力電圧を低下させる過電流保護機能が搭載される場合がある。過電流保護機能とは、出力電圧を低下させることで、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止するための機能である。以下、このような過電流保護機能を「出力制限機能」と呼ぶこととする。   In recent years, there is an urgent need to increase the reliability of power conversion devices. The power conversion device that controls the output voltage may require a current greater than the rated current due to load fluctuations. In order to prepare for such a case, the power converter may be equipped with an overcurrent protection function for reducing the output voltage. The overcurrent protection function is a function for preventing an excessive current from flowing through the power conversion device itself or an external device connected thereto by reducing the output voltage. Hereinafter, such an overcurrent protection function is referred to as an “output limiting function”.

絶縁型ＤＣ−ＤＣコンバータにおいて、出力制限機能をスイッチング周期ごとに実現するために、以下の方法が提案されている。当該方法とは、出力の平滑用のリアクトルに流れる電流またはそれに対応する１次側の電流を検出し、その値が「出力制限開始電流」になったことをコンパレータなどで検出した場合に、電流値が低減するようにスイッチングを制御する方法である。しかしながら、当該方法では、入力電圧が変化すると、それに伴って「出力制限開始電流」が変化してしまうという問題点がある。   In the isolated DC-DC converter, the following method has been proposed in order to realize the output limiting function for each switching period. In this method, the current flowing through the output smoothing reactor or the corresponding primary current is detected, and when the comparator detects that the value has reached the "output limit start current" This is a method of controlling switching so that the value is reduced. However, this method has a problem that when the input voltage changes, the “output limit start current” changes accordingly.

例えば特許文献１では、当該問題点に対して、デューティ比を検出して補正を行うことにより、当該問題点を解決することが提案されている。   For example, Patent Document 1 proposes to solve the problem by detecting the duty ratio and performing correction.

特許第４１０４８６８号公報Japanese Patent No. 4104868

しかしながら、特許文献１に開示されている従来の方法では、次のような課題が存在する。   However, the conventional method disclosed in Patent Document 1 has the following problems.

すなわち、特許文献１に開示されている従来の方法においては、出力制限の制御にデューティ比を用いているため、例えばコンパレータなどでスイッチングごとにＯＮ時間を決定している場合などのデューティ比の検出が困難な場合には、上記問題点を解決することはできないという課題があった。   That is, in the conventional method disclosed in Patent Document 1, since the duty ratio is used for output restriction control, for example, when the ON time is determined for each switching by a comparator or the like, the duty ratio is detected. However, there is a problem that the above problem cannot be solved.

本発明は、かかる課題を解決するためになされたものであり、入力電圧による出力制限開始電流の変動を抑制して、より信頼性の高い電力変換装置および電力変換方法を提供することを目的としている。   The present invention has been made to solve such a problem, and an object of the present invention is to provide a more reliable power conversion device and power conversion method by suppressing fluctuations in the output limit start current due to an input voltage. Yes.

本発明は、複数のスイッチング素子を有し、前記スイッチング素子のオン／オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路と、前記インバータ回路の入力側に設けられた入力側平滑コンデンサと、一次巻線と二次巻線とを有し、前記インバータ回路により前記一次巻線の両端に印加される電圧を異なる電圧に変換して前記二次巻線に出力するトランスと、前記トランスの前記二次巻線から出力される交流電圧を整流する整流回路と、前記整流回路からの出力を平滑する平滑リアクトルと、前記平滑リアクトルに流れる電流の電圧波形を平滑して出力電圧として出力する出力側平滑コンデンサとを備えた電力変換装置であって、前記入力側平滑コンデンサに対して前記インバータ回路側で前記インバータ回路に入力される入力電流を検出する入力電流検出部と、前記インバータ回路に印加される入力電圧を検出する入力電圧検出部と、前記入力電圧検出部で検出された前記入力電圧に基づくオフセット電圧を求め、前記入力電流検出部で検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加部と、前記オフセット付加部から出力される前記電圧値と閾値とを比較し、前記電圧値が前記閾値以上になったときに、前記入力電流が０になる組み合わせで前記インバータ回路の１以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流のピーク値を制限し、前記出力電圧を低下させる出力制限部とを備えた、電力変換装置である。 The present invention includes an inverter circuit that has a plurality of switching elements and generates an AC voltage from an input DC voltage by switching the switching elements on and off, and an input side provided on the input side of the inverter circuit A transformer having a smoothing capacitor, a primary winding and a secondary winding, converting a voltage applied to both ends of the primary winding by the inverter circuit into a different voltage and outputting the voltage to the secondary winding; A rectifier circuit that rectifies the AC voltage output from the secondary winding of the transformer, a smoothing reactor that smoothes the output from the rectifier circuit, and a voltage waveform of a current flowing through the smoothing reactor is smoothed as an output voltage. a power conversion device and an output-side smoothing capacitor to be output, the inverter in the inverter circuit side with respect to the input-side smoothing capacitor An input current detection unit for detecting an input current input to the path, an input voltage detection unit for detecting an input voltage applied to the inverter circuit, and an offset voltage based on the input voltage detected by the input voltage detection unit An offset adding unit that outputs a voltage value obtained by adding the offset voltage to the detected value voltage of the input current detected by the input current detecting unit, and the voltage value and threshold value output from the offset adding unit. And when the voltage value is equal to or higher than the threshold value, the current flowing in the smoothing reactor is turned off by turning off one or more switching elements of the inverter circuit in a combination in which the input current becomes 0. The power conversion device includes an output limiting unit that limits the peak value and reduces the output voltage.

本発明は、入力電圧検出部で検出された入力電圧に基づくオフセット電圧を求め、入力電流の検出値電圧にオフセット電圧を加算した電圧値と閾値とを比較し、当該電圧値が閾値以上になったときに、インバータ回路のすべてのスイッチング素子をオフにすることで、平滑リアクトルに流れる電流を低減させ、出力電圧を低下させる出力制限を行うようにしたので、出力制限を開始する出力制限開始電流の入力電圧による変動を抑制することができ、より信頼性の高い電力変換装置および電力変換方法を得ることができる。   The present invention obtains an offset voltage based on the input voltage detected by the input voltage detection unit, compares the voltage value obtained by adding the offset voltage to the detected value voltage of the input current and a threshold value, and the voltage value becomes equal to or greater than the threshold value. When all the switching elements of the inverter circuit are turned off, the current flowing through the smoothing reactor is reduced and the output is limited to reduce the output voltage. Therefore, a more reliable power conversion device and power conversion method can be obtained.

本発明の実施の形態１に係る電力変換装置の構成を示した回路図である。It is the circuit diagram which showed the structure of the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る電力変換装置の１次側のスイッチング動作と各部の電流値を示した概略図である。It is the schematic which showed the switching operation of the primary side of the power converter device which concerns on Embodiment 1 of this invention, and the electric current value of each part. 本発明の実施の形態１に係る電力変換装置における平滑リアクトルに流れる電流とその検出値である出力電流Ｉｏｕｔとの動作波形を示した説明図である。It is explanatory drawing which showed the operation waveform of the electric current which flows into the smoothing reactor in the power converter device which concerns on Embodiment 1 of this invention, and the output electric current Iout which is the detected value. 本発明の実施の形態１係る電力変換装置に設けられたオフセット付加回路の構成の一例を示したブロック図である。It is the block diagram which showed an example of the structure of the offset addition circuit provided in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る電力変換装置における出力制限機能の動作を示した説明図である。It is explanatory drawing which showed operation | movement of the output limiting function in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１の変形例に係る電力変換装置の１次側のスイッチング動作と各部の電流値を示した概略図である。It is the schematic which showed the switching operation of the primary side of the power converter device which concerns on the modification of Embodiment 1 of this invention, and the electric current value of each part.

実施の形態１．
以下、図面を参照して、本発明の実施の形態に係る電力変換装置について説明する。 Embodiment 1 FIG.
Hereinafter, a power converter according to an embodiment of the present invention will be described with reference to the drawings.

まず、図１の説明を行う。図１は、本実施の形態に係る電力変換装置の構成を示した回路図である。図１に示すように、本実施の形態に係る電力変換装置は、入力側のコンデンサＣ１と、インバータ回路１と、トランス２と、整流素子３，４から構成された整流回路と、平滑リアクトルＬ１と、平滑コンデンサＣ２と、オフセット付加回路９と、スイッチング制御部１０とを備えている。電力変換装置の出力には、負荷５が接続されている。   First, FIG. 1 will be described. FIG. 1 is a circuit diagram showing a configuration of the power conversion device according to the present embodiment. As shown in FIG. 1, the power converter according to the present embodiment includes an input side capacitor C1, an inverter circuit 1, a transformer 2, a rectifier circuit composed of rectifier elements 3 and 4, and a smoothing reactor L1. And a smoothing capacitor C2, an offset adding circuit 9, and a switching control unit 10. A load 5 is connected to the output of the power converter.

インバータ回路１は、入力される直流電圧から交流電圧を発生させるインバータ回路である。インバータ回路１は、上アームの半導体スイッチング素子Ｑ１と下アームの半導体スイッチング素子Ｑ２から構成されるブリッジ回路と、上アームの半導体スイッチング素子Ｑ３と下アームの半導体スイッチング素子Ｑ４から構成されるブリッジ回路との２つのブリッジ回路から構成されている。上アームの半導体スイッチング素子Ｑ１と下アームの半導体スイッチング素子Ｑ２とは直列に接続されており、半導体スイッチング素子Ｑ１のソース端子と半導体スイッチング素子Ｑ２のドレイン端子とが接続点１２において接続されている。また、半導体スイッチング素子Ｑ１のドレイン端子は、コンデンサＣ１の正極側に接続され、半導体スイッチング素子Ｑ２のソース端子は、コンデンサＣ１の負極側に接続されている。また、上アームの半導体スイッチング素子Ｑ３と下アームの半導体スイッチング素子Ｑ４とは直列に接続されており、半導体スイッチング素子Ｑ３のソース端子と半導体スイッチング素子Ｑ４のドレイン端子とが接続点１３において接続されている。また、半導体スイッチング素子Ｑ３のドレイン端子と、半導体スイッチング素子Ｑ１のドレイン端子とが接続されている。さらに、半導体スイッチング素子Ｑ４のソース端子と半導体スイッチング素子Ｑ２のソース端子とが接続されている。インバータ回路１には、インバータ回路１に電力を供給する直流電源１１が接続されている。   The inverter circuit 1 is an inverter circuit that generates an AC voltage from an input DC voltage. The inverter circuit 1 includes a bridge circuit composed of an upper arm semiconductor switching element Q1 and a lower arm semiconductor switching element Q2, and a bridge circuit composed of an upper arm semiconductor switching element Q3 and a lower arm semiconductor switching element Q4. It consists of two bridge circuits. The semiconductor switching element Q1 of the upper arm and the semiconductor switching element Q2 of the lower arm are connected in series, and the source terminal of the semiconductor switching element Q1 and the drain terminal of the semiconductor switching element Q2 are connected at the connection point 12. The drain terminal of the semiconductor switching element Q1 is connected to the positive side of the capacitor C1, and the source terminal of the semiconductor switching element Q2 is connected to the negative side of the capacitor C1. The upper arm semiconductor switching element Q3 and the lower arm semiconductor switching element Q4 are connected in series, and the source terminal of the semiconductor switching element Q3 and the drain terminal of the semiconductor switching element Q4 are connected at the connection point 13. Yes. Further, the drain terminal of the semiconductor switching element Q3 and the drain terminal of the semiconductor switching element Q1 are connected. Further, the source terminal of the semiconductor switching element Q4 and the source terminal of the semiconductor switching element Q2 are connected. A DC power supply 11 that supplies power to the inverter circuit 1 is connected to the inverter circuit 1.

トランス２は、変圧器であり、一次巻線と２次巻線とを備えている。以下では、一次側巻線側を「一次側」、二次巻線側を「二次側」と呼ぶこととする。なお、図１においては、一次側は入力側、二次側が出力側である。トランス２の一次側には、半導体スイッチング素子Ｑ１，Ｑ２の接続点１２と、半導体スイッチング素子Ｑ３，Ｑ４の接続点１３とが接続されている。また、トランス２の二次側には、整流素子３，４が接続されている。整流素子３，４は、トランス２の二次側に誘起される電圧を整流して負荷５へ出力するための整流回路を構成している。整流素子３，４の後段には、平滑リアクトルＬ１および平滑コンデンサＣ２が接続されている。平滑リアクトルＬ１は、整流素子３，４から構成される整流回路からの出力を平滑する。平滑コンデンサＣ２は、平滑リアクトルＬ１に流れる電流ＩＬのリップル電圧波形を平滑して出力電圧Ｖｏｕｔとして出力する。 The transformer 2 is a transformer and includes a primary winding and a secondary winding. Hereinafter, the primary winding side is referred to as “primary side”, and the secondary winding side is referred to as “secondary side”. In FIG. 1, the primary side is the input side, and the secondary side is the output side. On the primary side of the transformer 2, a connection point 12 of the semiconductor switching elements Q1, Q2 and a connection point 13 of the semiconductor switching elements Q3, Q4 are connected. Further, rectifying elements 3 and 4 are connected to the secondary side of the transformer 2. The rectifying elements 3 and 4 constitute a rectifying circuit for rectifying a voltage induced on the secondary side of the transformer 2 and outputting the rectified voltage to the load 5. A smoothing reactor L1 and a smoothing capacitor C2 are connected downstream of the rectifying elements 3 and 4. The smoothing reactor L1 smoothes the output from the rectifier circuit composed of the rectifier elements 3 and 4. Smoothing capacitor C2, and outputs a ripple voltage waveform of the current I L flowing through the smoothing reactor L1 as smoothing the output voltage Vout.

電力変換装置には、インバータ回路１に入力される入力電流Ｉｉｎを検出するための入力電流検出部６と、入力電圧Ｖｉｎを検出するための入力電圧検出部７とが設けられている。さらに、電力変換装置には、出力電圧Ｖｏｕｔを検出するための出力電圧検出部８が設けられている。なお、図１において、Ｉｏｕｔは出力電流である。   The power converter is provided with an input current detector 6 for detecting the input current Iin input to the inverter circuit 1 and an input voltage detector 7 for detecting the input voltage Vin. Further, the power converter is provided with an output voltage detection unit 8 for detecting the output voltage Vout. In FIG. 1, Iout is an output current.

オフセット付加回路９は、入力電流検出部６によって検出された入力電流Ｉｉｎの検出値電圧に対し、入力電圧検出部７によって検出された入力電圧Ｖｉｎに応じたオフセット電圧を付加する。   The offset addition circuit 9 adds an offset voltage corresponding to the input voltage Vin detected by the input voltage detection unit 7 to the detection value voltage of the input current Iin detected by the input current detection unit 6.

インバータ回路１は、上述の通り、４つの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４から構成されている。スイッチング制御部１０は、これらの半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオン／オフの切替を制御する。スイッチング制御部１０には、入力電流検出部６によって検出された入力電流Ｉｉｎ、入力電圧検出部７によって検出された入力電圧Ｖｉｎ、および、出力電圧検出部８によって検出された出力電圧Ｖｏｕｔが入力される。スイッチング制御部１０は、入力されるそれらの値に基づいて、半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４をオン／オフ制御するための制御信号を出力する。また、出力制限を行う際には、スイッチング制御部１０には、オフセット付加回路９からオフセット電圧が付加された電圧値が入力され、当該電圧値を用いた閾値判定により、出力制御を開始するタイミングを決定する。   As described above, the inverter circuit 1 includes four semiconductor switching elements Q1, Q2, Q3, and Q4. The switching control unit 10 controls on / off switching of these semiconductor switching elements Q1, Q2, Q3, and Q4. The switching controller 10 receives the input current Iin detected by the input current detector 6, the input voltage Vin detected by the input voltage detector 7, and the output voltage Vout detected by the output voltage detector 8. The The switching control unit 10 outputs a control signal for on / off control of the semiconductor switching elements Q1, Q2, Q3, and Q4 based on those input values. When the output is limited, the switching control unit 10 receives the voltage value to which the offset voltage is added from the offset adding circuit 9 and starts the output control by threshold determination using the voltage value. To decide.

図２に、半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のスイッチング波形を示す。図２において、スイッチング波形ＳＷ１が、半導体スイッチング素子Ｑ１とＱ４のスイッチング波形である。また、スイッチング波形ＳＷ２が、半導体スイッチング素子Ｑ２とＱ３のスイッチング波形である。図２においては、スイッチング波形ＳＷ１，ＳＷ２に対する、インバータ回路１に入力される入力電流Ｉｉｎと、平滑リアクトルＬ１に流れる電流ＩＬと、出力電流Ｉｏｕｔの各波形の関係性を概形にて示している。図２に示されるように、入力電流Ｉｉｎは、スイッチング波形ＳＷ１またはＳＷ２がＯＮの状態のときに、徐々に増加し、スイッチング波形ＳＷ１およびＳＷ２が共にＯＦＦの状態のときには、入力電流Ｉｉｎは０になる。また、電流ＩＬは、スイッチング波形ＳＷ１またはＳＷ２がＯＮの状態のときに、徐々に増加し、スイッチング波形ＳＷ１およびＳＷ２が共にＯＦＦの状態のときには、徐々に減少する。出力電流Ｉｏｕｔは、スイッチング波形ＳＷ１およびＳＷ２のＯＮ／ＯＦＦにかかわらず、常に一定である。このことを以下に詳細に説明する。 FIG. 2 shows switching waveforms of the semiconductor switching elements Q1, Q2, Q3, and Q4. In FIG. 2, a switching waveform SW1 is a switching waveform of the semiconductor switching elements Q1 and Q4. The switching waveform SW2 is a switching waveform of the semiconductor switching elements Q2 and Q3. In Figure 2, to the switching waveform SW1, SW2, shows an input current Iin input to the inverter circuit 1, a current I L flowing through the smoothing reactor L1, the relationship between the waveform of the output current Iout at envelope Yes. As shown in FIG. 2, the input current Iin gradually increases when the switching waveform SW1 or SW2 is ON, and when the switching waveforms SW1 and SW2 are both OFF, the input current Iin is zero. Become. Also, current I L, when the switching waveform SW1 or SW2 is in a state ON, the gradually increased, when the switching waveforms SW1 and SW2 are both OFF state gradually decreases. The output current Iout is always constant regardless of ON / OFF of the switching waveforms SW1 and SW2. This will be described in detail below.

まず、図１に示した電力変換装置の動作について、図１及び図２を用いて説明する。
まず、図２の時刻ｔ１において、スイッチング制御部１０が、スイッチング波形ＳＷ１で示すように、半導体スイッチング素子Ｑ１とＱ４をＯＮする。これにより、トランス２の１次側に電圧Ｖｉｎが印加される。 First, the operation of the power conversion device shown in FIG. 1 will be described with reference to FIGS. 1 and 2.
First, at time t1 in FIG. 2, the switching control unit 10 turns on the semiconductor switching elements Q1 and Q4 as indicated by the switching waveform SW1. As a result, the voltage Vin is applied to the primary side of the transformer 2.

ここで、トランス２の１次巻線の電圧をＶ１，巻数をＮ１，電流をＩ１とし、２次巻線の電圧をＶ２，巻数をＮ２，電流をＩ２としたとき、以下の関係が成り立つ。 Here, V 1 the voltage of the primary winding of the transformer 2, the N 1, the current number of turns and I 1, 2 winding voltage V 2 of, when N 2 turns, the current was I 2, The following relationship holds.

Ｎ１／Ｎ２ ＝ Ｖ１／Ｖ２ ＝ Ｉ２／Ｉ１ （１） N 1 / N 2 = V 1 / V 2 = I 2 / I 1 (1)

ここで、Ｎ１／Ｎ２は、トランス２の巻数比と呼ばれる。 Here, N 1 / N 2 is called a turns ratio of the transformer 2.

いま、トランス２の１次側には電圧Ｖｉｎが印加されているため、Ｖ１＝Ｖｉｎである。従って、上式（１）より、下記の式（２）が得られる。 Now, since the voltage Vin is applied to the primary side of the transformer 2, V 1 = Vin. Therefore, the following formula (2) is obtained from the above formula (1).

Ｎ１／Ｎ２ ＝ Ｖｉｎ／Ｖ２ （２） N 1 / N 2 = Vin / V 2 (2)

式（２）に示される通り、トランス２の２次側には、トランス２の１次側に印加された電圧Ｖｉｎの巻き数比分の１の電圧Ｖ２が発生する。すなわち、電圧Ｖ２＝（１／（Ｎ１／Ｎ２））×Ｖｉｎ＝（Ｎ２／Ｎ１）×Ｖｉｎである。このとき、平滑リアクトルＬ１の両端には、電圧Ｖ２と出力電圧Ｖｏｕｔとの差分の電圧（＝｜Ｖ２−Ｖｏｕｔ｜）が印加されるので、図２の時刻ｔ１〜ｔ２に示されるように、平滑リアクトルＬ１の電流ＩＬが増加する。またこの際、トランス２の１次側には、平滑リアクトルＬ１の電流ＩＬの巻き数比分の１の電流が流れる。すなわち、Ｉｉｎ＝（１／（Ｎ１／Ｎ２））×ＩＬ＝（Ｎ２／Ｎ１）×ＩＬとなる。 As shown in the equation (2), a voltage V 2 that is a fraction of the turn ratio of the voltage Vin applied to the primary side of the transformer 2 is generated on the secondary side of the transformer 2. That is, voltage V 2 = (1 / (N 1 / N 2 )) × Vin = (N 2 / N 1 ) × Vin. At this time, since the voltage (= | V 2 −Vout |) of the difference between the voltage V 2 and the output voltage Vout is applied to both ends of the smoothing reactor L1, as shown at times t1 to t2 in FIG. , current I L of the smoothing reactor L1 increases. Also at this time, the primary side of the transformer 2, 1 of the current in the turns ratio amount of current I L of the smoothing reactor L1 flows. That is, Iin = (1 / (N 1 / N 2 )) × I L = (N 2 / N 1 ) × I L.

次に、時刻ｔ２で、スイッチング制御部１０が、スイッチング波形ＳＷ１で示すように、半導体スイッチング素子Ｑ１とＱ４をＯＦＦする。これにより、トランス２の１次側には電圧が印加されなくなり、Ｖ１＝Ｖｉｎ＝０となる。また、トランス２の１次側には電流は流れず、Ｉｉｎ＝０となる。
また、この際、平滑リアクトルＬ１には、出力電圧Ｖｏｕｔが印加され、図２の時刻ｔ２〜ｔ３に示されるように、平滑リアクトルＬ１の電流ＩＬが減少する。また、トランス２の２次側は、センタータップより、平滑リアクトルＬ１に流れる電流ＩＬと同値の電流が流入し、Ｉ２＝ＩＬとなる。また、トランス２の２次側にも電圧は発生せず、Ｖ２＝０となる。 Next, at time t2, the switching control unit 10 turns off the semiconductor switching elements Q1 and Q4 as indicated by the switching waveform SW1. As a result, no voltage is applied to the primary side of the transformer 2 and V 1 = Vin = 0. Further, no current flows on the primary side of the transformer 2 and Iin = 0.
At this time, the smoothing reactor L1, the output voltage Vout is applied, as shown at time t2~t3 in FIG 2, the current I L of the smoothing reactor L1 is reduced. The secondary side of the transformer 2, from the center tap, the current I L and equivalence of the current flowing through the smoothing reactor L1 flows, and I 2 = I L. Further, no voltage is generated on the secondary side of the transformer 2 and V 2 = 0.

次に、時刻ｔ３で、スイッチング制御部１０が、スイッチング波形ＳＷ２で示されるように、半導体スイッチング素子Ｑ２とＱ３をＯＮする。これにより、トランス２の１次側に電圧Ｖｉｎが印加され、トランス２の２次側にはトランス２の１次側に印加された電圧の巻き数比分の１の電圧が発生する。すなわち、Ｖ１＝Ｖｉｎ、Ｖ２＝（１／（Ｎ１／Ｎ２））×Ｖｉｎ＝（Ｎ２／Ｎ１）×Ｖｉｎとなる。このとき、平滑リアクトルＬ１の両端には、電圧Ｖ２と出力電圧Ｖｏｕｔとの差分の電圧が印加され、図２の時刻ｔ３〜ｔ４に示されるように、電流値ＩＬが増加する。またこの際、トランス２の１次側には、平滑リアクトルＬ１の電流ＩＬの巻き数比分の１の電流Ｉｉｎが流れる。すなわち、Ｉｉｎ＝（１／（Ｎ１／Ｎ２））×ＩＬ＝（Ｎ２／Ｎ１）×ＩＬとなる。 Next, at time t3, the switching control unit 10 turns on the semiconductor switching elements Q2 and Q3 as indicated by the switching waveform SW2. As a result, the voltage Vin is applied to the primary side of the transformer 2, and a voltage corresponding to a turn ratio of the voltage applied to the primary side of the transformer 2 is generated on the secondary side of the transformer 2. That is, V 1 = Vin, V 2 = (1 / (N 1 / N 2 )) × Vin = (N 2 / N 1 ) × Vin. At this time, both ends of the smoothing reactor L1, is applied differential voltage between the output voltage Vout and the voltage V 2, as shown at time t3~t4 in FIG 2, the current value I L is increased. Also at this time, the primary side of the transformer 2 flows through the turns ratio amount of first current Iin of the current I L of the smoothing reactor L1. That is, Iin = (1 / (N 1 / N 2 )) × I L = (N 2 / N 1 ) × I L.

次に、時刻ｔ４で、スイッチング制御部１０が、スイッチング波形ＳＷ２で示されるように、半導体スイッチング素子Ｑ２とＱ３をＯＦＦする。これにより、トランス２の１次側には電圧が印加されなくなり、Ｖ１＝Ｖｉｎ＝０となる。また、トランス２の１次側には電流は流れず、Ｉｉｎ＝０となる。
また、この際、平滑リアクトルＬ１には、出力電圧Ｖｏｕｔが印加され、図２の時刻ｔ４〜ｔ５に示されるように、電流ＩＬが減少する。また、トランス２の２次側は、センタータップより、平滑リアクトルＬ１に流れる電流と同値の電流が流入し、Ｉ２＝ＩＬとなる。また、トランス２の２次側にも電圧は発生せず、Ｖ２＝０となる。 Next, at time t4, the switching control unit 10 turns off the semiconductor switching elements Q2 and Q3 as indicated by the switching waveform SW2. As a result, no voltage is applied to the primary side of the transformer 2 and V 1 = Vin = 0. Further, no current flows on the primary side of the transformer 2 and Iin = 0.
At this time, the smoothing reactor L1, the output voltage Vout is applied, as shown at time t4~t5 in FIG 2, the current I L decreases. The secondary side of the transformer 2, from the center tap, the current equivalent to the current flowing in the smoothing reactor L1 flows, and I 2 = I L. Further, no voltage is generated on the secondary side of the transformer 2 and V 2 = 0.

つまり、半導体スイッチング素子Ｑ１とＱ４とがＯＮ、あるいは、半導体スイッチング素子Ｑ２とＱ３とがＯＮしているときは、トランス２の１次側電流Ｉｉｎには、平滑リアクトルＬ１に流れる電流ＩＬの巻き数比分の１の電流が流れる。一方、半導体スイッチング素子Ｑ１〜Ｑ４のすべてがＯＦＦの場合は、トランス２の１次側電流Ｉｉｎには電流は流れない。
また、半導体スイッチング素子Ｑ１とＱ４とがＯＮ、あるいは、半導体スイッチング素子Ｑ２とＱ３とがＯＮしているときは、平滑リアクトルＬ１に流れる電流ＩＬは上昇する。一方、半導体スイッチング素子Ｑ１〜Ｑ４のすべてがＯＦＦの場合は、平滑リアクトルＬ１に流れる電流ＩＬは減少する。 That is, the semiconductor switching elements Q1 and Q4 and is ON or when the semiconductor switching elements Q2 and Q3 are ON, the primary side current Iin of the transformer 2, the winding of the current I L flowing through the smoothing reactor L1 A current of a fraction of a number flows. On the other hand, when all of the semiconductor switching elements Q1 to Q4 are OFF, no current flows in the primary side current Iin of the transformer 2.
The semiconductor switching elements Q1 and Q4 and is ON or when the semiconductor switching elements Q2 and Q3 are ON, the current I L flowing through the smoothing reactor L1 increases. On the other hand, all the semiconductor switching element Q1~Q4 is if OFF, the current I L flowing through the smoothing reactor L1 is reduced.

本実施の形態に係る電力変換装置に設けられたスイッチング制御部１０は、出力制限機能を備えている。出力制限機能とは、上述したように、負荷変動により、定格電流以上の電流が必要な場合に、出力電圧を低下させて、過電流保護を行う機能のことである。すなわち、簡単に言えば、定格電流以上の電流の場合に、出力制限を行う機能である。以下、図５を用いて、本実施の形態における出力制限機能について説明する。図５において、横軸は出力電流Ｉｏｕｔ、縦軸は出力電圧Ｖｏｕｔである。   The switching control unit 10 provided in the power conversion apparatus according to the present embodiment has an output limiting function. As described above, the output limiting function is a function that performs overcurrent protection by reducing the output voltage when a current greater than the rated current is required due to load fluctuation. That is, simply speaking, this is a function that limits the output when the current exceeds the rated current. Hereinafter, the output limiting function in the present embodiment will be described with reference to FIG. In FIG. 5, the horizontal axis represents the output current Iout, and the vertical axis represents the output voltage Vout.

図５に示すように、出力電流Ｉｏｕｔが定格電流値未満の場合は、スイッチング制御部１０は、出力電圧検出部８の検出値に基づいて、半導体スイッチング素子Ｑ１〜Ｑ４のＯＮ／ＯＦＦのスイッチングを制御することにより、出力電圧Ｖｏｕｔが、目標値Ｖｔになるように制御する。目標値Ｖｔは、予め設定された固定値である。従って、出力電流Ｉｏｕｔが定格電流値未満の領域においては、出力電圧Ｖｏｕｔが定電圧になるような「出力電圧安定化制御」が行われる。   As shown in FIG. 5, when the output current Iout is less than the rated current value, the switching control unit 10 performs ON / OFF switching of the semiconductor switching elements Q1 to Q4 based on the detection value of the output voltage detection unit 8. By controlling, the output voltage Vout is controlled to be the target value Vt. The target value Vt is a preset fixed value. Therefore, in the region where the output current Iout is less than the rated current value, “output voltage stabilization control” is performed such that the output voltage Vout becomes a constant voltage.

次に、出力制限を行う場合について説明する。図５に示すように、出力電流Ｉｏｕｔが定格電流値以上の場合に、スイッチング制御部１０は、出力制限を行う。以下に詳細に説明する。
スイッチング制御部１０は、図４に示すように、内部に、比較器１４と、閾値２００を発生させる閾値発生回路１５と、を備えている。閾値発生回路１５で発生された閾値２００は、比較器１４に入力される。また、スイッチング制御部１０の比較器１４には、オフセット付加回路９が出力する電圧値が入力される。この電圧値は、入力電流検出部６により検出されたトランス２の１次側の電流Ｉｉｎの検出値電圧２０１に、オフセット電圧２０２を加算した値である。オフセット電圧２０２については後述する。比較器１４は、オフセット付加回路９が出力する電圧値と閾値２００とを比較する。スイッチング制御部１０は、当該比較を一定周期で繰り返し行う。オフセット付加回路９が出力する電圧値が閾値２００未満の場合は、上述した「出力電圧安定化制御」を行う。一方、オフセット付加回路９が出力する電圧値が閾値２００と同値になった場合は、同値になったタイミングで、すべての半導体スイッチング素子Ｑ１〜Ｑ４をオフにする。半導体スイッチング素子Ｑ１〜Ｑ４をオフにすることで、図２を用いて上述したように、平滑リアクトルＬ１に流れる電流ＩＬが減少する。このようにして、平滑リアクトルＬ１に流れる電流ＩＬのピークを制限することにより、結果として、出力電圧Ｖｏｕｔが低下し、電力変換装置における出力制限機能を実現することができる。出力制限を行った結果の出力電圧Ｖｏｕｔの変化を図５に示す。図５に示すように、出力電流Ｉｏｕｔが定格電流を超えることをトリガとして、出力制限を開始し、当該出力制限により、出力電圧Ｖｏｕｔが低減されていることがわかる。但し、図５の例では、出力電流Ｉｏｕｔが定格電流を超えたタイミングですぐに出力制限を行わずに、ヒステリシス（応差）を持たせている例を示している。しかしながら、当該ヒステリシス（応差）は設けても設けなくてもよい。 Next, a case where output restriction is performed will be described. As shown in FIG. 5, when the output current Iout is equal to or higher than the rated current value, the switching control unit 10 performs output limitation. This will be described in detail below.
As shown in FIG. 4, the switching control unit 10 includes a comparator 14 and a threshold value generation circuit 15 that generates a threshold value 200 therein. The threshold value 200 generated by the threshold value generation circuit 15 is input to the comparator 14. The voltage value output from the offset addition circuit 9 is input to the comparator 14 of the switching control unit 10. This voltage value is a value obtained by adding the offset voltage 202 to the detected value voltage 201 of the current Iin on the primary side of the transformer 2 detected by the input current detector 6. The offset voltage 202 will be described later. The comparator 14 compares the voltage value output from the offset adding circuit 9 with the threshold value 200. The switching control unit 10 repeatedly performs the comparison at a constant period. When the voltage value output by the offset adding circuit 9 is less than the threshold value 200, the above-described “output voltage stabilization control” is performed. On the other hand, when the voltage value output from the offset addition circuit 9 becomes the same value as the threshold value 200, all the semiconductor switching elements Q1 to Q4 are turned off at the same timing. By turning off the semiconductor switching element Q1 to Q4, as described above with reference to FIG. 2, current I L flowing through the smoothing reactor L1 is reduced. In this way, by limiting the peak of the current I L flowing through the smoothing reactor L1, as a result, the output voltage Vout is lowered, it is possible to realize the output restriction function of the power converter. FIG. 5 shows a change in the output voltage Vout as a result of the output restriction. As shown in FIG. 5, it is understood that the output limit is started with the output current Iout exceeding the rated current as a trigger, and the output voltage Vout is reduced by the output limit. However, the example of FIG. 5 shows an example in which hysteresis (hysteresis) is provided without immediately limiting the output at the timing when the output current Iout exceeds the rated current. However, the hysteresis (hysteresis) may or may not be provided.

ここで、上述したオフセット電圧２０２について説明する。
比較器１４で用いられる閾値２００には、低周波数での発振（サブハーモニック発振）を防ぐための、スロープ補償が実装されている。そのため、閾値２００は、デューティ比によって変化する。閾値２００の変化の様子を図３（１），（２）に示す。図３（１）はオフセット付加回路９によるオフセットを行わない場合で、図３（２）はオフセット付加回路９によるオフセットを行う場合を示している。図３（１），（２）に示すように、閾値２００は、デューティ比によって変化し、その波形は鋸歯のような形状となっている。 Here, the offset voltage 202 described above will be described.
The threshold value 200 used in the comparator 14 is provided with slope compensation for preventing oscillation at a low frequency (subharmonic oscillation). Therefore, the threshold value 200 changes depending on the duty ratio. The changes in the threshold 200 are shown in FIGS. FIG. 3A shows a case where no offset is added by the offset addition circuit 9, and FIG. 3B shows a case where the offset addition circuit 9 performs an offset. As shown in FIGS. 3A and 3B, the threshold value 200 varies depending on the duty ratio, and the waveform thereof has a sawtooth shape.

ここで、図３の説明をする。
図３（１），（２）は、平滑リアクトルＬ１の電流ＩＬと、出力電流Ｉｏｕｔと、スロープ補償を考慮した出力制限のための電流検出値の閾値２００と、インバータ回路１に入力される電流Ｉｉｎの検出値電圧２０１と、検出値電圧２０１に対するオフセット電圧２０２と、閾値２００の基準電位２０３の波形の概形を示す。横軸はすべて時間である。 Here, FIG. 3 will be described.
3 (1), (2), the current I L of the smoothing reactor L1, the output current Iout, a threshold 200 of the current detection value for the output limit in consideration of the slope compensation, is input to the inverter circuit 1 An outline of the waveform of the detected value voltage 201 of the current Iin, the offset voltage 202 with respect to the detected value voltage 201, and the reference potential 203 of the threshold 200 is shown. The horizontal axis is all time.

このとき、図３（１）に示すように、閾値２００がデューティ比によって変化することで、結果として、平滑リアクトルＬ１の電流ＩＬを平滑コンデンサＣ２にて直流化した出力電流Ｉｏｕｔがデューティ比によって変化してしまう。その結果、図３（１）の（ａ）の入力電圧Ｖｉｎが低い場合と、（ｂ）の入力電圧Ｖｉｎが高い場合とでは、直流化した出力電流Ｉｏｕｔにばらつきが生じていることがわかる。 At this time, as shown in FIG. 3 (1), that the threshold value 200 is changed according to the duty ratio, as a result, an output current Iout that direct the current I L of the smoothing reactor L1 at smoothing capacitor C2 by the duty ratio It will change. As a result, it can be seen that the DC output current Iout varies between the case where the input voltage Vin of FIG. 3A is low and the case where the input voltage Vin of FIG. 3B is high.

いま、出力電圧Ｖｏｕｔを一定と仮定すると、デューティ比は、入力電圧Ｖｉｎが高い場合は小さく、低い場合は大きい。また、図３（２）に示すように、スロープ補償は、デューティ比が大きいほど大きく補償される。   Assuming that the output voltage Vout is constant, the duty ratio is small when the input voltage Vin is high and large when the input voltage Vin is low. Further, as shown in FIG. 3 (2), the slope compensation is compensated for as the duty ratio increases.

つまり、入力電圧Ｖｉｎが低いほどスロープ補償の補償量が大きく、入力電圧Ｖｉｎが高いほどスロープ補償の補償量が小さくなる。このように、入力電圧Ｖｉｎによってスロープ補償の補償量が変化する。そのため、本実施の形態では、入力電圧Ｖｉｎに応じて、スロープ補償分による差分を吸収するようにオフセット電圧２０２を求め、当該オフセット電圧２０２を１次側電流の検出値電圧２０１に加算するようにした。こうすることで、出力制限開始電流の入力電圧Ｖｉｎによる変化を抑制することができる。   That is, the lower the input voltage Vin, the larger the amount of slope compensation, and the higher the input voltage Vin, the smaller the amount of slope compensation. As described above, the compensation amount of the slope compensation changes depending on the input voltage Vin. Therefore, in the present embodiment, the offset voltage 202 is obtained so as to absorb the difference due to the slope compensation according to the input voltage Vin, and the offset voltage 202 is added to the detected value voltage 201 of the primary side current. did. By doing so, it is possible to suppress a change in the output limit start current due to the input voltage Vin.

このようなオフセットを簡便に実現する方法は、入力電圧Ｖｉｎの検出値をパラメータとする関数の１次式にてオフセット電圧２０２を算出し、オフセット電圧２０２の分だけ、検出値電圧２０１をオフセットすればよい。オフセット電圧２０２をＶoffsetとすると、上記一次式は、下記の（３）式で与えられる。なお、α，βは係数である。   A method for easily realizing such an offset is to calculate the offset voltage 202 by a linear expression of a function using the detected value of the input voltage Vin as a parameter, and offset the detected value voltage 201 by the offset voltage 202. That's fine. When the offset voltage 202 is Voffset, the linear expression is given by the following expression (3). Α and β are coefficients.

Ｖoffset ＝ α×Ｖｉｎ ＋ β （３）     Voffset = α x Vin + β (3)

従って、オフセット付加回路９は、入力電圧Ｖｉｎに応じたオフセット電圧２０２を算出し、当該オフセット電圧２０２を入力電流Ｉｉｎの検出値電圧２０１に加算した値を、スイッチング制御部１０の比較器１４に入力する。これにより、入力電圧Ｖｉｎに応じて、スロープ補償分による差分を吸収することができるので、入力電圧Ｖｉｎによる出力制限開始電流の変動を抑制することができる。   Accordingly, the offset adding circuit 9 calculates the offset voltage 202 corresponding to the input voltage Vin, and inputs the value obtained by adding the offset voltage 202 to the detected value voltage 201 of the input current Iin to the comparator 14 of the switching control unit 10. To do. Thereby, since the difference due to the slope compensation can be absorbed according to the input voltage Vin, the fluctuation of the output limit start current due to the input voltage Vin can be suppressed.

図３（２）に、オフセット付加回路９によるオフセットを行った場合を示す。図３（２）では、オフセットを行っているため、スロープ補償分による差分を吸収することができるので、図３（２）の（ｃ）の入力電圧Ｖｉｎが低い場合と、（ｄ）の入力電圧Ｖｉｎが高い場合とで、直流化した出力電流Ｉｏｕｔにばらつきが生じていないことがわかる。また、図３（２）の（ｃ）の入力電圧Ｖｉｎが低い場合と、（ｄ）の入力電圧Ｖｉｎが高い場合とを比較すると、入力電圧Ｖｉｎが低いほどオフセット電圧２０２の値が小さく、入力電圧Ｖｉｎが高いほどオフセット電圧２０２の値が大きくなっていることがわかる。このように、入力電圧Ｖｉに比例するオフセット電圧２０２を付加することで、スロープ補償分による差分を吸収することができる。その結果、入力電圧Ｖｉｎによる出力制限開始電流の変動を抑制することができ、出力電流Ｉｏｕｔにばらつきが生じることを防止することができ、電力変換装置の高信頼性を保障することができる。   FIG. 3B shows a case where the offset is added by the offset adding circuit 9. In FIG. 3 (2), since the offset is performed, the difference due to the slope compensation can be absorbed. Therefore, when the input voltage Vin in (c) of FIG. 3 (2) is low, the input of (d) It can be seen that there is no variation in the DC output current Iout when the voltage Vin is high. Further, when the input voltage Vin in (c) of FIG. 3 (2) is low and the input voltage Vin in (d) is high, the value of the offset voltage 202 decreases as the input voltage Vin decreases. It can be seen that the value of the offset voltage 202 increases as the voltage Vin increases. Thus, by adding the offset voltage 202 proportional to the input voltage Vi, the difference due to the slope compensation can be absorbed. As a result, fluctuations in the output limit start current due to the input voltage Vin can be suppressed, and variations in the output current Iout can be prevented, and high reliability of the power converter can be ensured.

図４に、オフセット付加回路９の具体的な実施例を示す。図４においては、オフセット付加回路９が、加算器１６から構成されている。加算器１６は、閾値２００の基準電位２０３となるグランドと、入力電流検出部６と、の間に接続されている。図４の例では、加算器１６が、閾値２００の基準電位２０３にオフセット電圧２０２を加算した値２０４を、入力電流検出部６に入力する。こうすることで、入力電流Ｉｉｎの検出値電圧２０１の基準電位が、閾値２００の基準電位２０３に対して、オフセット電圧２０２の分だけ上昇するので、入力電流検出部６から出力される入力電流Ｉｉｎの検出値電圧２０１は、図３（２）に示されるように、オフセット電圧２０２の分だけ、オフセットされていることがわかる。   FIG. 4 shows a specific embodiment of the offset adding circuit 9. In FIG. 4, the offset adding circuit 9 includes an adder 16. The adder 16 is connected between the ground serving as the reference potential 203 of the threshold 200 and the input current detection unit 6. In the example of FIG. 4, the adder 16 inputs a value 204 obtained by adding the offset voltage 202 to the reference potential 203 of the threshold 200 to the input current detection unit 6. By doing so, the reference potential of the detected value voltage 201 of the input current Iin is increased by the offset voltage 202 with respect to the reference potential 203 of the threshold value 200. Therefore, the input current Iin output from the input current detection unit 6 The detected value voltage 201 is offset by the offset voltage 202 as shown in FIG. 3B.

スイッチング制御部１０は、オフセット付加回路９から出力される電圧値と閾値２００とを比較し、電圧値が閾値２００と同じ値になったときに、現在、ＯＮの状態にある半導体スイッチング素子Ｑ１，Ｑ４またはＱ２，Ｑ３をオフにすることで、すべての半導体スイッチング素子Ｑ１〜Ｑ４をオフにする。これにより、平滑リアクトルＬ１に流れる電流ＩＬが低減し、出力電圧Ｖｏｕｔが低減する。このように、本実施の形態においては、入力電流Ｉｉｎの検出値電圧に対して、閾値２００で上限を設けることにより、出力制限を行う。これにより、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止することができる。また、閾値２００がデューティ比により変化すると、出力制限を開始する出力制限開始電流の値にばらつきが生じてしまうため、スイッチング制御部１０は、オフセット付加回路９によるオフセット電圧が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行う。これにより、オフセット電圧によって、入力電圧Ｖｉｎの変化分を補償できるので、出力制限開始電流が入力電圧Ｖｉｎの変化により変動することを防止することができる。 The switching control unit 10 compares the voltage value output from the offset adding circuit 9 with the threshold value 200, and when the voltage value becomes the same value as the threshold value 200, the semiconductor switching element Q1, which is currently in the ON state, All semiconductor switching elements Q1 to Q4 are turned off by turning off Q4 or Q2 and Q3. This reduces the current I L flowing through the smoothing reactor L1, the output voltage Vout is reduced. Thus, in the present embodiment, the output is limited by providing an upper limit with the threshold value 200 with respect to the detected value voltage of the input current Iin. Thereby, it can prevent that an excessive electric current flows into power converter itself and the external apparatus connected to it. In addition, when the threshold value 200 changes depending on the duty ratio, the value of the output limit start current for starting output limit varies, so the switching control unit 10 is a voltage value to which the offset voltage by the offset addition circuit 9 is added. A threshold determination is performed to determine the timing for starting output restriction. Thereby, since the change amount of the input voltage Vin can be compensated by the offset voltage, the output restriction start current can be prevented from fluctuating due to the change of the input voltage Vin.

なお、上記の説明においては、図２に示したスイッチング波形に従って、半導体スイッチング素子Ｑ１〜Ｑ４をすべてオフすることで、平滑リアクトルＬ１に流れる電流ＩＬを減少させると説明した。しかしながら、半導体スイッチング素子Ｑ１〜Ｑ４のすべてを必ずしもオフにする必要はない。要は、トランス２の１次側を流れる電流Ｉｉｎの値が０になるような半導体スイッチング素子Ｑ１〜Ｑ４の組み合わせを選んで、当該組み合わせで１以上の半導体スイッチング素子Ｑ１〜Ｑ４をオフすることができれば、必然的に、平滑リアクトルＬ１に流れる電流ＩＬを減少させることができる。従って、図２の代わりに、例えば、図６のスイッチング波形を用いても、本実施の形態は実現することができる。 In the above description, according to the switching waveforms shown in FIG. 2, all the semiconductor switching elements Q1~Q4 By off was described as decreasing the current I L flowing through the smoothing reactor L1. However, it is not always necessary to turn off all of the semiconductor switching elements Q1 to Q4. In short, it is possible to select a combination of the semiconductor switching elements Q1 to Q4 such that the value of the current Iin flowing through the primary side of the transformer 2 is 0, and to turn off one or more semiconductor switching elements Q1 to Q4 with the combination. if possible, inevitably, it is possible to reduce the current I L flowing through the smoothing reactor L1. Therefore, this embodiment can be realized by using, for example, the switching waveform of FIG. 6 instead of FIG.

図６は、本実施の形態１に係る、半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のスイッチング波形の別の例を示す。図６において、スイッチング波形ＳＷ３が、半導体スイッチング素子Ｑ１のスイッチング波形である。また、スイッチング波形ＳＷ４が、半導体スイッチング素子Ｑ２のスイッチング波形である。また、スイッチング波形ＳＷ５が、半導体スイッチング素子Ｑ３のスイッチング波形である。また、スイッチング波形ＳＷ６が、半導体スイッチング素子Ｑ４のスイッチング波形である。図６においては、スイッチング波形ＳＷ３〜Ｓ６に対する、インバータ回路１に入力される入力電流Ｉｉｎと、平滑リアクトルＬ１に流れる電流ＩＬと、出力電流Ｉｏｕｔの各波形の関係性を概形にて示している。
図６の例では、時刻ｔ１〜ｔ２では、電流Ｉｉｎが徐々に増加し、電流ＩＬも徐々に増加している。また、時刻ｔ２〜ｔ３では、電流Ｉｉｎが０になり、電流ＩＬが徐々に減少している。同様に、時刻ｔ３〜ｔ４では、電流Ｉｉｎが徐々に増加し、電流ＩＬも徐々に増加している。また、時刻ｔ４〜ｔ５では、電流Ｉｉｎが０になり、電流ＩＬが徐々に減少している。
すなわち、図６の例では、入力電流Ｉｉｎは、スイッチング波形ＳＷ３とＳＷ６が共にＯＮの状態のとき、または、スイッチング波形ＳＷ４とＳＷ５が共にＯＮの状態のときに、徐々に増加している。また、入力電流Ｉｉｎは、スイッチング波形ＳＷ３とＳＷ６のいずれか一方がＯＦＦの状態のとき、且つ、スイッチング波形ＳＷ４とＳＷ５のいずれか一方がＯＦＦの状態のときに、入力電流Ｉｉｎは０になる。
また、電流ＩＬは、スイッチング波形ＳＷ３とＳＷ６が共にＯＮの状態のとき、または、スイッチング波形ＳＷ４とＳＷ５が共にＯＮの状態のときに、徐々に増加している。また、電流ＩＬは、スイッチング波形ＳＷ３とＳＷ６のいずれか一方がＯＦＦの状態のとき、且つ、スイッチング波形ＳＷ４とＳＷ５のいずれか一方がＯＦＦの状態のときに、徐々に減少する。
出力電流Ｉｏｕｔは、スイッチング波形ＳＷ３〜ＳＷ６のＯＮ／ＯＦＦにかかわらず、常に一定である。
このように、図６の例では、時刻ｔ２〜ｔ３、および、時刻ｔ４〜ｔ５において、半導体スイッチング素子Ｑ１〜Ｑ４のすべてがＯＦＦでないにもかかわらず、入力電流Ｉｉｎが０になり、平滑リアクトルＬ１の電流ＩＬは減少している。このことは、上記の図２の場合と同様の効果が図６においても得られていることを示している。
従って、本実施の形態において、図２のスイッチング波形だけでなく、例えば、図６のスイッチング波形を用いてもよいことがわかる。さらには、別のスイッチング波形を用いてもよい。但し、いずれのスイッチング波形においても、オフセット付加回路９が出力する電圧値が閾値２００と同値になったタイミングで、トランス２の１次側を流れる電流Ｉｉｎの値が０になるような組み合わせで１以上の半導体スイッチング素子Ｑ１〜Ｑ４をオフすることができることが必要であり、そのようにすることができれば、平滑リアクトルＬ１に流れる電流ＩＬを低減させ、出力電圧Ｖｏｕｔを低減させることができる。 FIG. 6 shows another example of switching waveforms of the semiconductor switching elements Q1, Q2, Q3, and Q4 according to the first embodiment. In FIG. 6, a switching waveform SW3 is a switching waveform of the semiconductor switching element Q1. A switching waveform SW4 is a switching waveform of the semiconductor switching element Q2. A switching waveform SW5 is a switching waveform of the semiconductor switching element Q3. The switching waveform SW6 is a switching waveform of the semiconductor switching element Q4. In FIG. 6, for the switching waveform SW3～S6, shows an input current Iin input to the inverter circuit 1, a current I L flowing through the smoothing reactor L1, the relationship between the waveform of the output current Iout at envelope Yes.
In the example of FIG. 6, at time t1 to t2, it increased current Iin gradually have increased current I L gradually. In addition, at the time t2~t3, current Iin becomes zero, the current I L is decreased gradually. Similarly, at time t3 to t4, it increased current Iin gradually have increased current I L gradually. In addition, at the time t4~t5, current Iin becomes zero, the current I L is decreased gradually.
That is, in the example of FIG. 6, the input current Iin gradually increases when both the switching waveforms SW3 and SW6 are in the ON state, or when both the switching waveforms SW4 and SW5 are in the ON state. Further, the input current Iin becomes 0 when either one of the switching waveforms SW3 and SW6 is OFF and when either one of the switching waveforms SW4 and SW5 is OFF.
Also, current I L, when the switching waveform SW3 and SW6 are both ON state, or when switching waveform SW4 and SW5 are both ON state is gradually increased. Also, current I L, one of the switching waveform SW3 and SW6 are the state OFF, the and, one of the switching waveform SW4 and SW5 are in the state OFF, the gradually decreasing.
The output current Iout is always constant regardless of ON / OFF of the switching waveforms SW3 to SW6.
As described above, in the example of FIG. 6, at time t2 to t3 and time t4 to t5, the input current Iin becomes 0 even though all the semiconductor switching elements Q1 to Q4 are not OFF, and the smoothing reactor L1 Current IL is decreasing. This indicates that the same effect as in FIG. 2 is obtained in FIG.
Therefore, in this embodiment, it can be seen that not only the switching waveform of FIG. 2 but also the switching waveform of FIG. 6 may be used, for example. Furthermore, another switching waveform may be used. However, in any switching waveform, 1 is a combination in which the value of the current Iin flowing through the primary side of the transformer 2 becomes 0 at the timing when the voltage value output from the offset adding circuit 9 becomes equal to the threshold value 200. or more semiconductor switching devices Q1~Q4 it is necessary to be able to turn off, if doing so reduces the current I L flowing through the smoothing reactor L1, it is possible to reduce the output voltage Vout.

以上のように、本実施の形態においては、電力変換装置が、半導体スイッチング素子Ｑ１〜Ｑ４のオン／オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路１と、インバータ回路１により一次巻線の両端に印加される電圧Ｖｉｎを異なる電圧Ｖ２に変換して二次巻線に出力するトランス２と、トランス２の二次巻線から出力される交流電圧を整流する整流素子３，４から構成された整流回路と、整流回路からの出力を平滑する平滑リアクトルＬ１と、平滑リアクトルＬ１に流れる電流ＩＬの電圧波形を平滑して出力電圧Ｖｏｕｔとして出力する平滑コンデンサ２とを備えている。さらに、電力変換装置は、インバータ回路１に入力される入力電流Ｉｉｎを検出する入力電流検出部６と、インバータ回路１に印加される入力電圧Ｖｉｎを検出する入力電圧検出部７と、入力電圧検出部７で検出された入力電圧Ｖｉｎに基づくオフセット電圧２０２を求め、入力電流検出部６で検出された入力電流Ｉｉｎの検出値電圧２０１にオフセット電圧２０２を加算した電圧値を出力するオフセット付加回路９と、オフセット付加回路９から出力される電圧値と閾値２００とを比較し、当該電圧値が閾値２００以上になったときに、入力電流Ｉｉｎが０になる組み合わせでインバータ回路１の１以上の半導体スイッチング素子Ｑ１〜Ｑ４をオフにすることで、平滑リアクトルＬ１に流れる電流ＩＬを低減させ、出力電圧Ｖｏｕｔを低下させる出力制限部を有するスイッチング制御部１０とを備えている。このように、本実施の形態においては、入力電流Ｉｉｎの検出値電圧に対して、閾値２００で上限を設けることにより、出力制限を行う。これにより、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止することができる。また、閾値２００がデューティ比により変化すると、出力制限を開始する出力制限開始電流の値にばらつきが生じてしまうため、スイッチング制御部１０は、オフセット付加回路９によるオフセット電圧が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行う。これにより、デューティ比の検出が困難な場合においても、デューティ比を求めることなく、オフセット電圧によって、入力電圧Ｖｉｎの変化分を補償できるので、出力制限開始電流が入力電圧Ｖｉｎの変化により変動することもなく、信頼性の高い電力変換装置を得ることができる。 As described above, in the present embodiment, the power conversion device generates the AC voltage from the input DC voltage by switching on / off of the semiconductor switching elements Q1 to Q4, and the inverter circuit 1 Transformer 2 that converts voltage Vin applied to both ends of the primary winding into a different voltage V2 and outputs it to the secondary winding, and a rectifier that rectifies the AC voltage output from the secondary winding of transformer 2 a rectifier circuit consisting of 3,4, a smoothing reactor L1 for smoothing the output from the rectifier circuit, a smoothing capacitor 2 that outputs a voltage waveform of the current I L flowing through the smoothing reactor L1 as smoothing the output voltage Vout I have. Furthermore, the power converter includes an input current detection unit 6 that detects an input current Iin input to the inverter circuit 1, an input voltage detection unit 7 that detects an input voltage Vin applied to the inverter circuit 1, and an input voltage detection. An offset addition circuit 9 that obtains an offset voltage 202 based on the input voltage Vin detected by the unit 7 and outputs a voltage value obtained by adding the offset voltage 202 to the detected value voltage 201 of the input current Iin detected by the input current detection unit 6. Then, the voltage value output from the offset adding circuit 9 is compared with the threshold value 200, and when the voltage value becomes equal to or greater than the threshold value 200, one or more semiconductors of the inverter circuit 1 are combined with the input current Iin being 0. the switching element Q1~Q4 by turning off reduces the current I L flowing through the smoothing reactor L1, reduce the output voltage Vout And a switching control unit 10 having an output limiting unit. Thus, in the present embodiment, the output is limited by providing an upper limit with the threshold value 200 with respect to the detected value voltage of the input current Iin. Thereby, it can prevent that an excessive electric current flows into power converter itself and the external apparatus connected to it. In addition, when the threshold value 200 changes depending on the duty ratio, the value of the output limit start current for starting output limit varies, so the switching control unit 10 is a voltage value to which the offset voltage by the offset addition circuit 9 is added. A threshold determination is performed to determine the timing for starting output restriction. As a result, even when it is difficult to detect the duty ratio, the change in the input voltage Vin can be compensated by the offset voltage without obtaining the duty ratio, so that the output limit start current varies due to the change in the input voltage Vin. In addition, a highly reliable power conversion device can be obtained.

また、本実施の形態に係る電力変換方法は、トランス２の一次巻線の両端にインバータ回路１により印加される電圧を異なる電圧に変換してトランス２の二次巻線に出力させる変圧ステップと、トランス２の二次巻線から出力される交流電圧Ｖ２を整流素子３，４で整流する整流ステップと、整流ステップで整流された交流電圧を平滑リアクトルＬ１で平滑する第１の平滑ステップと、平滑リアクトルＬ１に流れる電流ＩＬの電圧波形を平滑コンデンサＣ２で平滑して出力電圧として出力する第２の平滑ステップと、出力電圧Ｖｏｕｔを検出する出力電圧検出ステップと、インバータ回路１に入力される入力電流Ｉｉｎを検出する入力電流検出ステップと、インバータ回路１に印加される入力電圧Ｖｉｎを検出する入力電圧検出ステップと、入力電圧検出ステップで検出された入力電圧Ｖｉｎに基づいてオフセット電圧２０２を求め、入力電流検出ステップで検出された入力電流Ｉｉｎの検出値電圧２０１にオフセット電圧２０２を加算した電圧値を出力するオフセット付加ステップと、オフセット付加ステップにより出力された前記電圧値と閾値２００とを比較する比較ステップと、比較ステップの比較の結果、オフセット付加ステップにより出力された前記電圧値が前記閾値２００未満の場合は、出力電圧検出ステップで検出された出力電圧Ｖｏｕｔに基づいて、インバータ回路１を構成する半導体スイッチング素子Ｑ１〜Ｑ４のオン／オフ制御を行って、出力電圧Ｖｏｕｔが定電圧の目標値Ｖｔになるように制御する出力電圧安定化制御ステップと、比較ステップの比較の結果、オフセット付加ステップにより出力された前記電圧値が閾値２００以上の場合は、入力電流Ｉｉｎが０になる組み合わせでインバータ回路１の１以上の半導体スイッチング素子Ｑ１〜Ｑ４をオフにすることで、平滑リアクトルＬ１に流れる電流ＩＬを低減させ、出力電圧Ｖｏｕｔを低下させる出力制限制御ステップとを備えている。このように、オフセット付加回路９によるオフセット電圧２０２が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行うようにしたので、デューティ比の検出が困難な場合においても、デューティ比を求めることなく、オフセット電圧によって入力電圧Ｖｉｎの変化分を補償できるので、出力制限開始電流が入力電圧Ｖｉｎの変化により変動することもなく、信頼性の高い電力変換方法を得ることができる。 In addition, the power conversion method according to the present embodiment converts the voltage applied by the inverter circuit 1 across the primary winding of the transformer 2 into a different voltage and outputs the voltage to the secondary winding of the transformer 2; a rectifier step of rectifying an alternating voltage V 2 output from the secondary winding of the transformer 2 by the rectifying element 3, 4, a first smoothing step for smoothing the rectified AC voltage in the rectifying step in the smoothing reactor L1 a second smoothing step for outputting a voltage waveform of the current I L flowing through the smoothing reactor L1 as smoothing the output voltage at the smoothing capacitor C2, and output voltage detection step for detecting the output voltage Vout, is inputted to the inverter circuit 1 An input current detecting step for detecting the input current Iin, and an input voltage detecting step for detecting the input voltage Vin applied to the inverter circuit 1; An offset addition is performed to obtain an offset voltage 202 based on the input voltage Vin detected in the input voltage detection step, and to output a voltage value obtained by adding the offset voltage 202 to the detection value voltage 201 of the input current Iin detected in the input current detection step. When the voltage value output by the offset addition step is less than the threshold value 200 as a result of the comparison between the step and the voltage value output by the offset addition step and the threshold value 200 and the comparison step, Based on the output voltage Vout detected in the output voltage detection step, the semiconductor switching elements Q1 to Q4 constituting the inverter circuit 1 are turned on / off so that the output voltage Vout becomes the target value Vt of the constant voltage. Comparison of output voltage stabilization control step to be controlled and comparison step As a result, when the voltage value output in the offset adding step is equal to or greater than the threshold value 200, the one or more semiconductor switching elements Q1 to Q4 of the inverter circuit 1 are turned off with a combination in which the input current Iin is 0, thereby smoothing. reduce the current I L flowing through the reactor L1, and an output restriction control step of lowering the output voltage Vout. As described above, the threshold value determination is performed with the voltage value to which the offset voltage 202 is added by the offset addition circuit 9 to determine the timing of the output restriction start, so even when it is difficult to detect the duty ratio, Since the change in the input voltage Vin can be compensated by the offset voltage without obtaining the duty ratio, the output limit start current does not fluctuate due to the change in the input voltage Vin, and a highly reliable power conversion method can be obtained. .

１ インバータ回路、２ 変圧器、３ 整流素子、４ 整流素子、５ 負荷、６ 入力電流検出部、７ 入力電圧検出部、８ 出力電圧検出部、９ オフセット付加回路、１０ スイッチング制御部、１１ 直流電源、１２，１３ 接続点、１４ 比較器、１５ 閾値発生回路、Ｃ１ コンデンサ、Ｃ２ 平滑コンデンサ、Ｌ１ 平滑リアクトル、Ｑ１，Ｑ２，Ｑ３，Ｑ４ 半導体スイッチング素子。   DESCRIPTION OF SYMBOLS 1 Inverter circuit, 2 Transformer, 3 Rectifier element, 4 Rectifier element, 5 Load, 6 Input current detection part, 7 Input voltage detection part, 8 Output voltage detection part, 9 Offset addition circuit, 10 Switching control part, 11 DC power supply , 12, 13 connection point, 14 comparator, 15 threshold generation circuit, C1 capacitor, C2 smoothing capacitor, L1 smoothing reactor, Q1, Q2, Q3, Q4 semiconductor switching element.

Claims (3)

複数のスイッチング素子を有し、前記スイッチング素子のオン／オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路と、
前記インバータ回路の入力側に設けられた入力側平滑コンデンサと、
一次巻線と二次巻線とを有し、前記インバータ回路により前記一次巻線の両端に印加される電圧を異なる電圧に変換して前記二次巻線に出力するトランスと、
前記トランスの前記二次巻線から出力される交流電圧を整流する整流回路と、
前記整流回路からの出力を平滑する平滑リアクトルと、
前記平滑リアクトルに流れる電流の電圧波形を平滑して出力電圧として出力する出力側平滑コンデンサと
を備えた電力変換装置であって、
前記入力側平滑コンデンサに対して前記インバータ回路側で前記インバータ回路に入力される入力電流を検出する入力電流検出部と、
前記インバータ回路に印加される入力電圧を検出する入力電圧検出部と、
前記入力電圧検出部で検出された前記入力電圧に基づくオフセット電圧を求め、前記入力電流検出部で検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加部と、
前記オフセット付加部から出力される前記電圧値と閾値とを比較し、前記電圧値が前記閾値以上になったときに、前記入力電流が０になる組み合わせで前記インバータ回路の１以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流のピーク値を制限し、前記出力電圧を低下させる出力制限部と
を備えた、電力変換装置。 An inverter circuit that has a plurality of switching elements and generates an AC voltage from an input DC voltage by switching on and off the switching elements;
An input-side smoothing capacitor provided on the input side of the inverter circuit;
A transformer having a primary winding and a secondary winding, converting a voltage applied to both ends of the primary winding by the inverter circuit into a different voltage and outputting the voltage to the secondary winding;
A rectifier circuit for rectifying an AC voltage output from the secondary winding of the transformer;
A smoothing reactor for smoothing the output from the rectifier circuit;
An output-side smoothing capacitor that smoothes the voltage waveform of the current flowing through the smoothing reactor and outputs it as an output voltage,
An input current detection unit that detects an input current input to the inverter circuit on the inverter circuit side with respect to the input-side smoothing capacitor ;
An input voltage detector for detecting an input voltage applied to the inverter circuit;
An offset addition unit that obtains an offset voltage based on the input voltage detected by the input voltage detection unit and outputs a voltage value obtained by adding the offset voltage to the detection value voltage of the input current detected by the input current detection unit When,
The voltage value output from the offset adding unit is compared with a threshold value, and when the voltage value is equal to or greater than the threshold value, the input current is 0 in combination and the one or more switching elements of the inverter circuit An output limiting unit that limits the peak value of the current flowing through the smoothing reactor by turning off the output voltage and reduces the output voltage. 前記オフセット付加部の前記オフセット電圧は、前記入力電圧検出部で検出された前記入力電圧の１次式で表される、
請求項１の電力変換装置。 The offset voltage of the offset adding unit is represented by a linear expression of the input voltage detected by the input voltage detecting unit.
The power conversion device according to claim 1. トランスの一次巻線の両端にインバータ回路により印加される電圧を異なる電圧に変換してトランスの二次巻線に出力させる変圧ステップと、
前記トランスの前記二次巻線から出力される交流電圧を整流する整流ステップと、
前記整流ステップで整流された前記交流電圧を平滑リアクトルで平滑する第１の平滑ステップと、
前記平滑リアクトルに流れる電流の電圧波形を出力側平滑コンデンサで平滑して出力電圧として出力する第２の平滑ステップと、
前記出力電圧を検出する出力電圧検出ステップと、
前記インバータ回路の入力側に設けられた入力用平滑コンデンサに対して前記インバータ回路側で、前記インバータ回路に入力される入力電流を検出する入力電流検出ステップと、
前記インバータ回路に印加される入力電圧を検出する入力電圧検出ステップと、
前記入力電圧検出ステップで検出された前記入力電圧に基づいてオフセット電圧を求め、前記入力電流検出ステップで検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加ステップと、
前記オフセット付加ステップにより出力された前記電圧値と閾値とを比較する比較ステップと、
前記比較ステップの比較の結果、前記オフセット付加ステップにより出力された前記電圧値が前記閾値未満の場合は、前記出力電圧検出ステップで検出された前記出力電圧に基づいて、前記インバータ回路を構成するスイッチング素子のオン／オフ制御を行って、前記出力電圧が定電圧になるように制御する出力電圧安定化制御ステップと、
前記比較ステップの比較の結果、前記オフセット付加ステップにより出力された前記電圧値が前記閾値以上の場合は、前記入力電流が０になる組み合わせで前記インバータ回路の１以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流のピーク値を制限し、前記出力電圧を低下させる出力制限制御ステップと
を備えた、電力変換方法。 Transformer step for converting the voltage applied by the inverter circuit across the primary winding of the transformer into a different voltage and outputting it to the secondary winding of the transformer;
A rectifying step of rectifying an AC voltage output from the secondary winding of the transformer;
A first smoothing step of smoothing the alternating voltage rectified in the rectifying step with a smoothing reactor;
A second smoothing step of smoothing the voltage waveform of the current flowing through the smoothing reactor with an output-side smoothing capacitor and outputting as an output voltage;
An output voltage detecting step for detecting the output voltage;
An input current detection step for detecting an input current input to the inverter circuit on the inverter circuit side with respect to an input smoothing capacitor provided on the input side of the inverter circuit;
An input voltage detecting step for detecting an input voltage applied to the inverter circuit;
Offset addition is performed to obtain an offset voltage based on the input voltage detected in the input voltage detection step, and to output a voltage value obtained by adding the offset voltage to the detection value voltage of the input current detected in the input current detection step. Steps,
A comparison step of comparing the voltage value output by the offset addition step with a threshold value;
As a result of the comparison in the comparison step, when the voltage value output in the offset addition step is less than the threshold value, switching that configures the inverter circuit based on the output voltage detected in the output voltage detection step An output voltage stabilization control step for performing on / off control of the element to control the output voltage to be a constant voltage;
As a result of the comparison in the comparison step, when the voltage value output in the offset adding step is equal to or greater than the threshold value, the one or more switching elements of the inverter circuit are turned off with a combination in which the input current is 0. An output restriction control step of restricting a peak value of the current flowing through the smoothing reactor and reducing the output voltage.
JP2015112743A 2015-06-03 2015-06-03 Power conversion device and power conversion method Active JP6129240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015112743A JP6129240B2 (en) 2015-06-03 2015-06-03 Power conversion device and power conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015112743A JP6129240B2 (en) 2015-06-03 2015-06-03 Power conversion device and power conversion method

Publications (2)

Publication Number Publication Date
JP2016226225A JP2016226225A (en) 2016-12-28
JP6129240B2 true JP6129240B2 (en) 2017-05-17

Family

ID=57748769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015112743A Active JP6129240B2 (en) 2015-06-03 2015-06-03 Power conversion device and power conversion method

Country Status (1)

Country Link
JP (1) JP6129240B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110447163B (en) 2017-04-03 2021-01-15 三菱电机株式会社 Power conversion device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217533A (en) * 1993-01-18 1994-08-05 Fuji Electric Co Ltd Output overcurrent detecting device for switching power unit
JP5738777B2 (en) * 2012-01-23 2015-06-24 株式会社日本自動車部品総合研究所 Power converter

Also Published As

Publication number Publication date
JP2016226225A (en) 2016-12-28

Similar Documents

Publication Publication Date Title
US8320144B2 (en) Power factor correction circuit for reducing distortion of input current
CN108512428B (en) Isolated voltage converter and control method thereof
US10079545B2 (en) Current resonant type DC voltage converter, control integrated circuit, and current resonant type DC voltage conversion method
US9318960B2 (en) High efficiency and low loss AC-DC power supply circuit and control method
JP6285235B2 (en) Control circuit for digital control power supply circuit, control method, digital control power supply circuit using the same, electronic device and base station
KR100806774B1 (en) Ac-to-dc converter and method for converting ac to dc using the same
JP6050127B2 (en) Power converter
US10312800B2 (en) AC-DC converter
JP2005110434A (en) Power factor improvement circuit
US9287803B2 (en) Inverter for converting direct current power into alternating current power and direct current bus voltage regulating method thereof and application using the same
JPWO2018043228A1 (en) Switching power supply device and semiconductor device
JP5213621B2 (en) Switching regulator control circuit, control method, switching regulator using them, and charging device
JP2017085820A (en) Power supply device, power supply circuit control method, and program
JP5310000B2 (en) Power converter
JP6911677B2 (en) AC-DC converter
JP6983289B1 (en) Power converter
JP6129240B2 (en) Power conversion device and power conversion method
US20230268839A1 (en) Digital nonlinear transformation for voltage-mode control of a power converter
JP2007228663A (en) Power supply device
JP6656341B1 (en) Power converter
JP2009171752A (en) Power supply circuit
JP2008187795A (en) Power conversion device
JP6154349B2 (en) Power conversion system
KR102356854B1 (en) Voltage converting apparatus and controlling method thereof
WO2023243115A1 (en) Power conversion device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R150 Certificate of patent or registration of utility model

Ref document number: 6129240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250