JP6126404B2 - Transmission / reception system and communication method - Google Patents
Transmission / reception system and communication method Download PDFInfo
- Publication number
- JP6126404B2 JP6126404B2 JP2013026083A JP2013026083A JP6126404B2 JP 6126404 B2 JP6126404 B2 JP 6126404B2 JP 2013026083 A JP2013026083 A JP 2013026083A JP 2013026083 A JP2013026083 A JP 2013026083A JP 6126404 B2 JP6126404 B2 JP 6126404B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- synchronization pattern
- synchronization
- circuit
- reception frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、光通信において送受信フレームの同期及び位相補償を行う送受信システム、及び通信方法に関する。 The present invention relates to a transmission / reception system and a communication method for performing synchronization and phase compensation of transmission / reception frames in optical communication.
近年、無線通信で発展してきたデジタル信号処理を用いたコヒーレント伝送方式が光通信においても盛んに研究されている。変調方式としては位相の情報を使用する位相変調(PSK: Phase shift keying)や直交振幅変調(QAM: Quadrature amplitude modulation)方式が採用されている。このような光通信においては、送受信フレームの同期を確立するために、送受信フレームに含まれる所定のパターンを検出することが行われている(特許文献1)。また、コヒーレント伝送においては位相の情報を用いるため、非線形光学効果や光ファイバの振動により生じる位相雑音が伝送特性を顕著に劣化させる。そのため、位相雑音を補償するために、送信部においてパイロットシンボルを時間軸上で送受信フレームに対して間欠的に挿入し、伝送後、受信したパイロットシンボルと参照用のパイロットシンボルの位相を比較することで位相雑音を推定し、それを用いて受信信号の位相を補償する方法が考えられる。 In recent years, a coherent transmission method using digital signal processing, which has been developed in wireless communication, has been actively studied in optical communication. As a modulation method, phase shift keying (PSK) using phase information or quadrature amplitude modulation (QAM) method is adopted. In such optical communication, detection of a predetermined pattern included in a transmission / reception frame is performed in order to establish synchronization of the transmission / reception frame (Patent Document 1). In addition, since phase information is used in coherent transmission, phase noise caused by nonlinear optical effects and vibration of the optical fiber significantly degrades transmission characteristics. Therefore, in order to compensate for phase noise, a pilot symbol is intermittently inserted into the transmission / reception frame on the time axis in the transmitter, and after transmission, the phase of the received pilot symbol and the reference pilot symbol are compared. A method of estimating the phase noise and compensating the phase of the received signal by using it is conceivable.
送受信フレーム内のパイロットシンボルを用いて位相補償を行うためには、受信端において送受信フレーム内のパイロットシンボルと参照シンボルとを比較して位相差情報を取得する必要がある。パイロットシンボルは送受信フレームに間欠的に挿入されているので、位相差を取得するためには、受信信号より得られた送受信フレーム内のパイロットシンボルの時間位置を特定する必要がある。受信信号より得られた送受信フレームとの同期を確立する方法として、伝送された送受信フレームと、予め定められた参照用のパイロットシンボルとの相関を取得する方法がある。誤りなくパイロットシンボルの時間位置を特定するためには、受信信号と参照用のパイロットシンボルとの一致を少なくとも10シンボル以上でチェックする必要がある。 In order to perform phase compensation using a pilot symbol in a transmission / reception frame, it is necessary to acquire phase difference information by comparing a pilot symbol in the transmission / reception frame with a reference symbol at a receiving end. Since the pilot symbols are intermittently inserted in the transmission / reception frame, it is necessary to specify the time positions of the pilot symbols in the transmission / reception frame obtained from the reception signal in order to obtain the phase difference. As a method of establishing synchronization with a transmission / reception frame obtained from a received signal, there is a method of acquiring a correlation between a transmitted / received frame and a predetermined reference pilot symbol. In order to specify the pilot symbol time position without error, it is necessary to check the match between the received signal and the reference pilot symbol with at least 10 symbols.
しかしながら、パイロットシンボルは送受信フレーム内に間欠的に挿入されている。送受信フレームにおけるパイロットシンボルの挿入割合が低い場合には送受信フレームの長い区間にわたって参照用のパイロットシンボルとの相関を取得する必要がある。そのため、パイロットシンボルの挿入割合が低ければ低いほど、同期を確立するための演算量や回路規模が著しく増加する。それに伴い演算遅延や回路遅延も増加してしまうという問題がある。また、送受信フレームには、位相雑音や周波数オフセットが残留していることがあり、これらの影響を低減させつつ処理を行うには、更に演算量や回路規模が増加してしまうという問題がある。 However, pilot symbols are inserted intermittently in transmission / reception frames. When the insertion ratio of pilot symbols in a transmission / reception frame is low, it is necessary to obtain a correlation with a reference pilot symbol over a long section of the transmission / reception frame. For this reason, the lower the pilot symbol insertion ratio, the greater the amount of computation and circuit scale for establishing synchronization. Along with this, there is a problem that arithmetic delay and circuit delay also increase. In addition, phase noise and frequency offset may remain in the transmission / reception frame. To perform processing while reducing these effects, there is a problem that the amount of calculation and the circuit scale further increase.
本発明は、上記問題を解決すべくなされたもので、その目的は、送受信フレームの同期に要する演算量や回路規模を削減できる送受信システム、及び通信方法を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a transmission / reception system and a communication method capable of reducing the amount of calculation and circuit scale required for synchronization of transmission / reception frames.
上記問題を解決するために、本発明は、光信号を送受信する送受信システムにおいて、連続するシンボルからなる同期パターンと送信するデータとを含む送受信フレームであって前記同期パターンが等間隔に配置されている送受信フレームを生成する送受信フレーム生成部と、前記送受信フレーム生成部が生成した送受信フレームを光信号に変換して送信する送信部と、前記送信部が送信した光信号を受信し、受信した光信号を電気信号に変換して一つの受信デジタル信号列を生成する受信部と、前記受信デジタル信号列に含まれる前記同期パターンを検出する同期パターン同期部と、前記同期パターン同期部により検出された前記同期パターンの位置に基づいて前記受信デジタル信号列を複数の並列展開レーンに分割し、分割された前記受信デジタル信号列それぞれに対して並列に信号処理を行う信号処理部とを具備し、前記送受信フレーム生成部は、前記同期パターンに対する変調において3値以上の振幅レベルが存在する場合、最大の振幅レベル及び最小の振幅レベル以外のシンボルを割り当て、前記複数の並列展開レーンの数を整数倍した長さのシンボル長の前記送受信フレームを生成することを特徴とする送受信システムである。 In order to solve the above-described problem, the present invention provides a transmission / reception system that transmits and receives an optical signal, which is a transmission / reception frame including a synchronization pattern composed of consecutive symbols and data to be transmitted, wherein the synchronization pattern is arranged at equal intervals. A transmission / reception frame generation unit that generates a transmission / reception frame, a transmission unit that converts the transmission / reception frame generated by the transmission / reception frame generation unit into an optical signal, and an optical signal transmitted by the transmission unit. A reception unit that converts a signal into an electrical signal to generate one received digital signal sequence ; a synchronization pattern synchronization unit that detects the synchronization pattern included in the received digital signal sequence; and a synchronization pattern synchronization unit that detects the synchronization pattern the received digital signal sequence based on the position of the synchronization pattern is divided into a plurality of parallel expansion lane, divided the receiving Comprising a signal processing unit for performing signal processing in parallel for each digital signal sequence, the reception frame generation unit, if there are three or more values of the amplitude level at modulation on the synchronization pattern, the maximum amplitude level and In the transmission / reception system, symbols other than the minimum amplitude level are allocated, and the transmission / reception frame having a symbol length which is an integral multiple of the number of the plurality of parallel development lanes is generated.
また、本発明は、上記に記載の発明において、前記送受信フレーム生成部は、前記同期パターンから予め定められたシンボル数の間隔でパイロットシンボルが配置された前記送受信フレームを生成し、前記信号処理部では、前記複数の並列展開レーンに分割された前記受信デジタル信号列ごとに、前記検出された前記同期パターンの位置に基づいて前記パイロットシンボルを検出し、検出した前記パイロットシンボルに基づいて、分割された前記受信デジタル信号列に対する位相補償を行うことを特徴とする。 Further, the present invention is the above-described invention, wherein the transmission / reception frame generation unit generates the transmission / reception frame in which pilot symbols are arranged at intervals of a predetermined number of symbols from the synchronization pattern, and the signal processing unit in, for each of said plurality of said received digital signal sequence is divided into parallel explosion lane, the detecting the pilot symbols based on the detected position of the synchronization pattern, based on said pilot symbols detected is divided Further, phase compensation is performed on the received digital signal sequence .
また、本発明は、上記に記載の発明において、前記送受信フレーム生成部は、前記パイロットシンボルを直交する2つの成分に分け、該2つの成分それぞれに前記同期パターンを配置し、前記同期パターン同期部は、前記2つの成分それぞれにおいて前記同期パターンを検出し、前記信号処理部は、前記同期パターン同期部が検出した前記2つの成分それぞれにおける前記同期パターンの位置に基づいて前記2つの成分を同期させることを特徴とする。 Further, the present invention is the above-described invention, wherein the transmission / reception frame generation unit divides the pilot symbol into two orthogonal components, and arranges the synchronization pattern in each of the two components, and the synchronization pattern synchronization unit Detects the synchronization pattern in each of the two components, and the signal processing unit synchronizes the two components based on the position of the synchronization pattern in each of the two components detected by the synchronization pattern synchronization unit. It is characterized by that.
また、本発明は、上記に記載の発明において、前記送受信フレーム生成部は、前記同期パターンとして疑似乱数ビット列を用いることを特徴とする。 In the invention described above, the transmission / reception frame generation unit uses a pseudo-random bit string as the synchronization pattern.
また、本発明は、上記に記載の発明において、前記送受信フレーム生成部は、位相が180°異なる2つのシンボルにマッピングする変調を前記同期パターンに対して用いる
ことを特徴とする。
Also, the present invention is characterized in that, in the above-described invention, the transmission / reception frame generation unit uses modulation for mapping the two symbols whose phases are different by 180 ° for the synchronization pattern.
また、本発明は、上記に記載の発明において、前記同期パターン同期部は、前記受信デジタル信号列に対して前記同期パターンとの差動検波を行うことにより得られる差動検波信号に対する硬判定結果に基づいて、前記受信デジタル信号列に含まれる前記同期パターンを検出することを特徴とする。 Further, the present invention is the invention described in the above, wherein the synchronization pattern synchronization unit performs a hard decision result on a differential detection signal obtained by performing differential detection on the received digital signal sequence with the synchronization pattern. And detecting the synchronization pattern included in the received digital signal sequence .
また、本発明は、光信号を送受信する送受信システムにおける通信方法であって、連続するシンボルからなる同期パターンと送信するデータとを含む送受信フレームであって前記同期パターンが等間隔に配置されている送受信フレームを生成する送受信フレーム生成ステップと、前記送受信フレーム生成ステップにおいて生成した送受信フレームを光信号に変換して送信する送信ステップと、前記送信ステップにおいて送信された光信号を受信し、受信した光信号を電気信号に変換して一つの受信デジタル信号列を生成する受信ステップと、前記受信デジタル信号列に含まれる前記同期パターンを検出する同期パターン同期ステップと、前記同期パターン同期ステップにおいて検出した前記同期パターンの位置に基づいて前記受信デジタル信号列を複数の並列展開レーンに分割し、分割された前記受信デジタル信号列それぞれに対して並列に信号処理を行う信号処理ステップとを有し、前記送受信フレーム生成ステップでは、前記同期パターンに対する変調において3値以上の振幅レベルが存在する場合、最大の振幅レベル及び最小の振幅レベル以外のシンボルを割り当て、前記複数の並列展開レーンの数を整数倍した長さのシンボル長の前記送受信フレームを生成することを特徴とする通信方法である。 The present invention is also a communication method in a transmission / reception system for transmitting / receiving an optical signal, which is a transmission / reception frame including a synchronization pattern composed of consecutive symbols and data to be transmitted, wherein the synchronization patterns are arranged at equal intervals. A transmission / reception frame generation step for generating a transmission / reception frame; a transmission step for converting the transmission / reception frame generated in the transmission / reception frame generation step into an optical signal; and an optical signal transmitted in the transmission step. A reception step of converting a signal into an electrical signal to generate one reception digital signal sequence ; a synchronization pattern synchronization step of detecting the synchronization pattern included in the reception digital signal sequence; and the detection of the synchronization pattern synchronization step the received digital signal based on the position of the synchronization pattern Dividing the column into a plurality of parallel expansion lane, and a signal processing step of performing signal processing in parallel to each divided the received digital signal sequence, in the transceiver frame generating step, the modulation for the synchronization pattern When there are three or more amplitude levels, symbols other than the maximum amplitude level and the minimum amplitude level are allocated, and the transmission / reception frame having a symbol length that is an integral multiple of the number of the plurality of parallel development lanes is generated. This is a communication method characterized by the above.
この発明によれば、光信号として送信される送受信フレームのフレーム長を、受信側における信号処理の並列展開レーン数の整数倍の長さにしている。これにより、一旦、受信側において同期パターンを検出すれば、検出した同期パターンの位置に基づいて受信デジタル信号を各並列展開レーンに割り当てたときに同期パターンの現れる位置を一定にすることができる。これにより、並列展開レーンのすべての箇所において同期パターンを検出せずとも、同期パターンによる送受信フレームの同期を維持することができる。また、同期パターンの現れる位置を一定にすることにより、同期パターンを検出するための演算や回路等を削減することができ、受信側の装置における演算量や回路規模を削減できる。 According to the present invention, the frame length of a transmission / reception frame transmitted as an optical signal is set to an integral multiple of the number of parallel development lanes for signal processing on the reception side. Thereby, once the synchronization pattern is detected on the receiving side, the position where the synchronization pattern appears can be made constant when the received digital signal is assigned to each parallel development lane based on the position of the detected synchronization pattern. Thereby, it is possible to maintain the synchronization of the transmission / reception frame by the synchronization pattern without detecting the synchronization pattern at all locations in the parallel development lane. Further, by making the position where the synchronization pattern appears constant, it is possible to reduce operations and circuits for detecting the synchronization pattern, and it is possible to reduce the amount of operation and circuit scale in the receiving apparatus.
以下、図面を参照して、本発明の実施形態における送受信システム、及び通信方法を説明する。 Hereinafter, a transmission / reception system and a communication method according to an embodiment of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1は、本発明に係る第1の実施形態における送受信システムの構成例を示すブロック図である。送受信システムは、送信装置1、伝送路2、及び、受信装置3を具備している。送信装置1は、受信装置3へ伝送すべきデータ信号に同期パターンやパイロットシンボルを挿入し、当該信号を電気信号から光信号に変換する。送信装置1は、変換により得られた光信号を、伝送路2を介して受信装置3に送信する。伝送路2は、例えば光ファイバである。受信装置3は、伝送路2を介して受信した光信号を電気信号に変換し、当該電気信号からデータ信号を取得する。
(First embodiment)
FIG. 1 is a block diagram showing a configuration example of a transmission / reception system according to the first embodiment of the present invention. The transmission / reception system includes a
データ信号の送受信に単一偏波信号が用いられる場合、受信装置3では、不図示の受信部が、受信した光信号を電気信号に変換し、当該電気信号に対してアナログ・デジタル変換を行うことにより受信デジタル信号を生成する。また、データ信号の送受信に直交関係になるように偏波多重された信号が用いられる場合、受信装置3では、受信した光信号が電気信号に変換され、当該電気信号に対してアナログ・デジタル変換が行われる。その後、デジタル化された信号に対して適応等化処理を行うことにより偏波分離を行い単一偏波に分離して受信デジタル信号が得られる。また、データ信号の送受信に直交関係になるように偏波多重された信号が用いられる場合、受信装置3では、偏波コントローラーを用いて単一偏波に分離して受信デジタル信号を得るようにしてもよい。 When a single polarization signal is used for transmission / reception of a data signal, in the receiving device 3, a receiving unit (not shown) converts the received optical signal into an electric signal and performs analog / digital conversion on the electric signal. Thus, a received digital signal is generated. In addition, when a signal that is polarization-multiplexed so as to be orthogonal to the transmission / reception of the data signal is used, the receiving device 3 converts the received optical signal into an electrical signal, and performs analog / digital conversion on the electrical signal. Is done. Thereafter, adaptive equalization processing is performed on the digitized signal to separate the polarization into a single polarization to obtain a received digital signal. In addition, when a polarization-multiplexed signal is used so as to be orthogonal to the transmission / reception of the data signal, the receiving device 3 uses a polarization controller to separate the signal into a single polarization to obtain a received digital signal. May be.
図2は、本実施形態の送信装置1に備えられている送受信フレーム生成回路の構成例を示すブロック図である。送受信フレーム生成回路は、パイロットシンボル挿入回路11、同期パターン挿入回路12、及び、シンボルマッピング回路13を備えている。パイロットシンボル挿入回路11には送信すべきデータ信号が入力される。パイロットシンボル挿入回路11は、データ信号に対してパイロットシンボルを挿入して、同期パターン挿入回路12に出力する。同期パターン挿入回路12は、パイロットシンボル挿入回路11が出力する信号に対して同期パターンを挿入して、シンボルマッピング回路13に出力する。シンボルマッピング回路13は、所定の変調方式を適用して、同期パターン挿入回路12が出力する信号をマッピングして送受信フレームを生成する。送受信フレーム生成回路が生成した送受信フレームは、不図示の送信部において電光変換され、光信号として送信される。
FIG. 2 is a block diagram illustrating a configuration example of a transmission / reception frame generation circuit provided in the
なお、データ信号に対して同期パターンを挿入した後に、パイロットシンボルを挿入するようにしてもよい。すなわち、パイロットシンボル挿入回路11と同期パターン挿入回路12との接続順序が逆であってもよい。
また、同期パターンとしては、受信装置3が受信デジタル信号における同期パターンを検出する際に相関のピークを検出することができればどのようなパターンを用いてもよい。同期パターンとして用いるパターンの例としては、遅延がゼロになったときのみに相関を有するPRBS(Pseudo Random Bit Sequence;疑似乱数ビット列)を使用することができる。PRBSは遅延がゼロになったときのみに鋭い相関を有する。なお、PRBSはPN系列、M系列と言い換えても同じである。
Note that pilot symbols may be inserted after the synchronization pattern is inserted into the data signal. That is, the connection order of pilot
As the synchronization pattern, any pattern may be used as long as the receiving apparatus 3 can detect the correlation peak when detecting the synchronization pattern in the received digital signal. As an example of the pattern used as the synchronization pattern, PRBS (Pseudo Random Bit Sequence) having a correlation only when the delay becomes zero can be used. PRBS has a sharp correlation only when the delay becomes zero. Note that PRBS is the same as PN sequence and M sequence.
以下、送受信フレーム生成回路が生成する送受信フレームの構成例を説明する。
図3は、本実施形態における送受信フレームの構成例を示す図である。送受信フレームの構成は、送信データに系列に対して決められたシンボル間隔で、長さNシンボルのパイロットシンボル(PS)が挿入されている。送受信フレームの決められた位置には、複数シンボルにわたり連続している同期パターンが挿入されている。図3(A)は、典型的な送受信フレームの構成例を示す図である。同図に示されている送受信フレームの構成においては、送受信フレームの先頭に同期パターンを設け、同期パターンの直後にデータ信号を挿入している。また、データ信号に対して一定間隔でパイロットシンボルが挿入されている。図3(B)には、同期パターンの直後からパイロットシンボルを配置する構成が示されている。送受信フレーム生成回路において生成された送受信フレームでは、同期パターンから予め定められたシンボル数の間隔を隔ててパイロットシンボルが配置される。
Hereinafter, a configuration example of the transmission / reception frame generated by the transmission / reception frame generation circuit will be described.
FIG. 3 is a diagram illustrating a configuration example of a transmission / reception frame in the present embodiment. In the transmission / reception frame configuration, pilot symbols (PS) having a length of N symbols are inserted into transmission data at symbol intervals determined for a sequence. A synchronization pattern continuous over a plurality of symbols is inserted at a predetermined position of the transmission / reception frame. FIG. 3A is a diagram illustrating a configuration example of a typical transmission / reception frame. In the configuration of the transmission / reception frame shown in the figure, a synchronization pattern is provided at the head of the transmission / reception frame, and a data signal is inserted immediately after the synchronization pattern. Also, pilot symbols are inserted at regular intervals with respect to the data signal. FIG. 3B shows a configuration in which pilot symbols are arranged immediately after the synchronization pattern. In the transmission / reception frame generated by the transmission / reception frame generation circuit, pilot symbols are arranged at intervals of a predetermined number of symbols from the synchronization pattern.
図4は、本実施形態における送受信フレームの他の構成例を示す図である。同図に示す送受信フレームでは、同期パターンの直後にM(1〜データフレーム長)シンボル分のデータ信号が挿入され、このデータ信号に続いてパイロットシンボルが挿入されている。このような構成にすることにより、送受信フレーム構成に柔軟性を持たせることができ、スタッフバイトを入れる必要がなくなる。これは、送受信フレーム中のシンボル数は変化しないので、スタッフバイトを入れる必要性は変化がないためである。このため、同期パターンの直後に挿入したデータ信号以降のパイロットシンボルの間隔を一定にする効果がある。 FIG. 4 is a diagram illustrating another configuration example of the transmission / reception frame in the present embodiment. In the transmission / reception frame shown in the figure, a data signal of M (1 to data frame length) symbols is inserted immediately after the synchronization pattern, and a pilot symbol is inserted following this data signal. With this configuration, it is possible to give flexibility to the transmission / reception frame configuration, and it is not necessary to insert stuff bytes. This is because the number of symbols in the transmission / reception frame does not change, and therefore the necessity for inserting stuff bytes does not change. For this reason, there is an effect that the interval between pilot symbols after the data signal inserted immediately after the synchronization pattern is made constant.
同期パターンの直後に挿入するデータ信号のシンボル数Mは、同期パターンの長さ、パイロットシンボルの挿入率、送受信フレーム長、受信装置3において送受信フレームを並列に処理する際の並列数である並列展開レーン数によって予め定められる。例えば、同期パターンの長さをNs、パイロットシンボルの挿入率をNp[%]、送受信フレームの長さをNf、並列展開レーン数をNlとすると、データ信号の長さは(Nf−Ns)と表される。パイロットシンボルは、((Nf−Ns)*Np/100)間隔でデータ信号に挿入される。データ信号に対して等間隔にパイロットシンボルを挿入できる場合、すなわち((Nf−Ns)*Np/100)が整数になる場合には、M=0となる。((Nf−Ns)*Np/100)に余りが出る場合には、mod((Nf−Ns)*Np,100))=Mとなる。なお、関数mod(x,y)は、xをyで除算したときの剰余を算出する関数である。また、kを任意の自然数としたとき、Nf=k×Nlである。 The number M of data signal symbols inserted immediately after the synchronization pattern is the length of the synchronization pattern, the insertion rate of pilot symbols, the transmission / reception frame length, and the parallel expansion when the reception apparatus 3 processes the transmission / reception frames in parallel. It is predetermined by the number of lanes. For example, when the length of the synchronization pattern is Ns, the insertion rate of pilot symbols is Np [%], the length of the transmission / reception frame is Nf, and the number of parallel development lanes is Nl, the length of the data signal is (Nf−Ns). expressed. Pilot symbols are inserted into the data signal at intervals of ((Nf−Ns) * Np / 100). When pilot symbols can be inserted at regular intervals with respect to the data signal, that is, when ((Nf−Ns) * Np / 100) is an integer, M = 0. When a remainder appears in ((Nf−Ns) * Np / 100), mod ((Nf−Ns) * Np, 100)) = M. The function mod (x, y) is a function for calculating a remainder when x is divided by y. Further, when k is an arbitrary natural number, Nf = k × Nl.
図5は、送受信フレームにおいてパイロットシンボルの挿入間隔が均一である構成例を示す図である。同図に示すように、パイロットシンボルがXシンボルごとに挿入されている。複数のパイロットシンボルから得られる位相情報を平均化して、伝送路2で受ける歪みによるパイロットシンボルの位相誤差を低減する仮定において、パイロットシンボルの挿入間隔が均一であれば、そこで用いるローパスフィルタ(LPF:Low Pass Filter)の構成を簡易にできるメリットがある。また、パイロットシンボルを用いて、パイロットシンボル以外のシンボル部分の補償位相を補完して生成する過程においても、当該過程を処理する回路を簡素化できるメリットがある。また、パイロットシンボルの抽出に固定のクロックを使用することができるため、回路規模を削減することが可能となるメリットもある。 FIG. 5 is a diagram illustrating a configuration example in which the pilot symbol insertion interval is uniform in the transmission / reception frame. As shown in the figure, a pilot symbol is inserted for each X symbol. Assuming that phase information obtained from a plurality of pilot symbols is averaged to reduce the phase error of the pilot symbols due to distortion received in the transmission path 2, if the pilot symbol insertion interval is uniform, a low-pass filter (LPF: There is an advantage that the configuration of the Low Pass Filter can be simplified. In addition, there is an advantage that a circuit for processing the process can be simplified in the process of generating a pilot symbol by complementing and generating a compensation phase of a symbol portion other than the pilot symbol. In addition, since a fixed clock can be used for pilot symbol extraction, there is an advantage that the circuit scale can be reduced.
これに対して、パイロットシンボル挿入間隔が不均一な場合を図6に示す。図6は、送受信フレームにおいてパイロットシンボルの挿入間隔が不均一である構成例を示す図である。後述するように、送受信フレーム長を受信装置3における並列展開レーン数のk倍(k:正の整数)に設定する際には、冗長度によってはパイロットシンボルの挿入間隔を均一にできない場合がある。この場合、上述のようなメリットが得られず、パイロットシンボル平均化の過程、補間の過程、パイロットシンボル抽出の過程において、回路規模が大きくなる可能性がある。 On the other hand, FIG. 6 shows a case where the pilot symbol insertion interval is not uniform. FIG. 6 is a diagram illustrating a configuration example in which pilot symbol insertion intervals are not uniform in a transmission / reception frame. As will be described later, when the transmission / reception frame length is set to k times (k: a positive integer) the number of parallel development lanes in the receiving apparatus 3, the pilot symbol insertion interval may not be uniform depending on the redundancy. . In this case, the above-mentioned merit cannot be obtained, and the circuit scale may be increased in the pilot symbol averaging process, the interpolation process, and the pilot symbol extraction process.
図7は、本実施形態の受信装置3において行われるデジタル信号処理の概要を説明する図である。受信装置3では、受信した光信号より得られる受信デジタル信号を並列展開して複数の並列展開レーンによって処理が行われる。光通信は数10Gbit/sから数100Gbit/s、更にはそれ以上の高速な信号処理を必要とするため、受信装置3では、受信デジタル信号を並列展開レーンに展開して並列に処理を行っている。同図に示すように、受信デジタル信号を並列展開レーン数分に展開して、並列に処理を行う。送受信フレームの長さ(シンボル長)を並列展開レーン数に比例させることで、送受信フレームに含まれる同期パターンを毎回、並列展開レーンの先頭に出現させることが可能となる。これにより、同期パターンを検出するための回路規模を削減することができる。 FIG. 7 is a diagram illustrating an outline of digital signal processing performed in the receiving device 3 of the present embodiment. In the receiving device 3, the received digital signal obtained from the received optical signal is developed in parallel and processed by a plurality of parallel development lanes. Since optical communication requires high-speed signal processing of several tens of Gbit / s to several hundred Gbit / s, and more, the receiving device 3 develops the received digital signal in parallel development lanes and performs processing in parallel. Yes. As shown in the figure, the received digital signal is expanded to the number of parallel expansion lanes and processed in parallel. By making the length of the transmission / reception frame (symbol length) proportional to the number of parallel development lanes, the synchronization pattern included in the transmission / reception frame can appear at the head of the parallel development lane each time. Thereby, the circuit scale for detecting the synchronization pattern can be reduced.
一方、並列展開レーン数と送受信フレームの長さとに比例関係がない場合には、受信した光信号から順次得られる送受信フレームを並列展開レーンに展開すると、送受信フレーム長を並列展開レーン数で除算したときの剰余分のシンボルだけ、同期パターンの位置がずれてしまう。このため、各並列展開レーンにおいて同期パターンを検出するための回路を備える必要があり、回路規模が膨大になってしまう。 On the other hand, when there is no proportional relationship between the number of parallel development lanes and the length of transmission / reception frames, when transmission / reception frames sequentially obtained from received optical signals are expanded to parallel expansion lanes, the transmission / reception frame length is divided by the number of parallel expansion lanes. The position of the synchronization pattern is shifted by the surplus symbols at that time. For this reason, it is necessary to provide a circuit for detecting a synchronization pattern in each parallel development lane, and the circuit scale becomes enormous.
並列展開レーン数が送受信フレーム長と比例関係にない場合、すなわち送受信フレーム長が並列展開レーン数で割り切れない場合には、送受信フレーム生成回路において、図4に示した送受信フレームのように同期パターンとパイロットシンボルとの間にMシンボルのデータ信号が挿入される。これにより、同期パターンが並列展開レーンの先頭に出現するようになる。なお、同期パターンの直後にMシンボルのデータ信号を挿入することに代えて、同期パターンの直前のパイロットシンボルと同期パターンとの間隔をMシンボルに設定するようにしてもよい。また、Mシンボルのデータ信号に代えて、スタッフ信号としてデータ信号以外の信号を挿入するようにしてもよい。 When the number of parallel development lanes is not proportional to the transmission / reception frame length, that is, when the transmission / reception frame length is not divisible by the number of parallel development lanes, the transmission / reception frame generation circuit uses the synchronization pattern as shown in FIG. An M symbol data signal is inserted between the pilot symbols. As a result, the synchronization pattern appears at the head of the parallel development lane. Instead of inserting the M symbol data signal immediately after the synchronization pattern, the interval between the pilot symbol immediately before the synchronization pattern and the synchronization pattern may be set to M symbols. Further, instead of the data signal of M symbols, a signal other than the data signal may be inserted as a stuff signal.
例えば、光通信において標準化されているOTU4フレーム送受信フレームとして用いる場合、受信装置3のデジタル信号処理を行う回路が周波数250MHzのクロック信号に同期して動作するとき、並列展開レーン数が128となる。この場合、送受信フレームのシンボル数は、128の倍数になる。また、クロック信号の周波数が500MHzであるとき、受信装置3における並列展開レーン数は64となるため、送受信フレームのシンボル数は64の倍数になる。また、送受信フレームを構成する同期パターン、パイロットシンボル、及び、データ信号のいずれのシンボル数も128又は64の倍数になる。OTU4Vフレームについても同様の関係が成り立つ。 For example, when used as an OTU4 frame transmission / reception frame standardized in optical communication, the number of parallel development lanes is 128 when a circuit that performs digital signal processing of the receiving device 3 operates in synchronization with a clock signal having a frequency of 250 MHz. In this case, the number of symbols in the transmission / reception frame is a multiple of 128. Further, when the frequency of the clock signal is 500 MHz, the number of parallel development lanes in the receiving device 3 is 64, and therefore the number of symbols in the transmission / reception frame is a multiple of 64. In addition, the number of symbols of the synchronization pattern, pilot symbol, and data signal constituting the transmission / reception frame is a multiple of 128 or 64. The same relationship holds for the OTU4V frame.
図8は、マッピングが同一複素平面上で行われたパイロットシンボルの送受信フレームの構成例を示す図である。受信装置3において、送受信フレームはI信号成分とQ信号成分との2本のレーンに並列展開される。その際、同一複素平面上にマッピングされるパイロットシンボルのI信号成分とQ信号成分とは同一時間位置である必要がある。これは、同図に示すように、I信号成分とQ信号成分とを合わせた複素信号を既知のパイロットシンボルとしているためであり、組み合わせるI信号成分とQ信号成分とがずれると既知のパイロットシンボルを検出できなくなる。また、同期をとることができず、位相補償を行うことができなくなるか、誤った位相補償を行ってしまうことになる。このため、受信装置3では、遅延調整等を行い、I信号成分とQ信号成分との遅延を合わせて同一時間位置とする。例えば、送受信フレーム生成回路においてI信号成分とQ信号成分とそれぞれに同期パターンを同一時間位置に挿入し、受信装置3においてI信号成分とQ信号成分とにおいて同期パターンを検出し、検出した同期パターンの時間位置を合わせる遅延調整を行う。 FIG. 8 is a diagram illustrating a configuration example of a transmission / reception frame of pilot symbols in which mapping is performed on the same complex plane. In the receiving device 3, the transmission / reception frame is developed in parallel in two lanes of an I signal component and a Q signal component. At that time, the I signal component and the Q signal component of the pilot symbols mapped on the same complex plane need to be at the same time position. This is because, as shown in the figure, a complex signal obtained by combining the I signal component and the Q signal component is used as a known pilot symbol. If the combined I signal component and Q signal component are shifted, the known pilot symbol is used. Cannot be detected. Further, synchronization cannot be achieved, and phase compensation cannot be performed, or erroneous phase compensation is performed. For this reason, the receiving apparatus 3 performs delay adjustment and the like so that the delays of the I signal component and the Q signal component are combined to the same time position. For example, in the transmission / reception frame generation circuit, a synchronization pattern is inserted into each of the I signal component and the Q signal component at the same time position, the synchronization pattern is detected in the I signal component and the Q signal component in the receiving device 3, and the detected synchronization pattern is detected. Adjust the delay to match the time position.
図9は、シンボルマッピング回路13におけるパイロットシンボルの複素平面上のマッピング例を示している。同図に示すシンボルは、変調方式として16QAMを採用した場合におけるものである。シンボルマッピング回路13は、パイロットシンボルをマッピングする際に、同図に示されている16個のシンボルのうち黒色で塗りつぶされたシンボル(●)にマッピングする。これは、伝送中の雑音や波形歪によってデータ信号に比べ過大な位相雑音をパイロットシンボルが受けることを避けるためである。伝送中に生じうる位相雑音の原因としては、非線形光学効果である自己位相変調(SPM:Self Phase Modulation)や相互位相変調(XPM:Cross Phase Modulation)、局発光(LO:Local Oscillator)の周波数が信号の搬送波周波数とずれることにより生じる周波数オフセットなどがある。
FIG. 9 shows a mapping example of pilot symbols on the complex plane in the
なお、図9に示したマッピング例に代えて、振幅レベルが3値以上存在する変調方式を用いる場合、パイロットシンボルのマッピングには最大振幅又は最小振幅以外のシンボルを用いることが好ましい。振幅が最小のシンボルでは雑音の影響によりエラーが生じやすく、振幅が最大のシンボルでは非線形光学効果の影響によりエラーが生じやすいためである。また、振幅値が2値である場合には、誤りが発生する可能性の低い振幅値のシンボルを用いることが好ましい。 Note that, in place of the mapping example shown in FIG. 9, when a modulation scheme having three or more amplitude levels is used, it is preferable to use symbols other than the maximum amplitude or the minimum amplitude for pilot symbol mapping. This is because an error is likely to occur in the symbol having the smallest amplitude due to the influence of noise, and an error is likely to occur in the symbol having the largest amplitude due to the influence of the nonlinear optical effect. Further, when the amplitude value is binary, it is preferable to use a symbol having an amplitude value that is less likely to cause an error.
図10は、マッピングが同一複素平面上で行われた同期パターンの送受信フレームの構成例を示す図である。同期パターンに対する変調方式としては、位相余裕が90°あり、誤りの生じにくいBPSKを使用している。
シンボルマッピング回路13は、パイロットシンボル挿入回路11が挿入するパイロットシンボルの位置と、同期パターン挿入回路12が挿入する同期パターンの位置とを把握し、マッピング対象がパイロットシンボル、同期パターン、データ信号のいずれであるかに応じて、マッピングするシンボルを選択する。例えば、変調方式に64QAMを用いている場合に同期パターンをマッピングする際に、シンボルマッピング回路13は、64のシンボルから2つのシンボルを選択し、選択したシンボルへのマッピング結果がPRBSのパターンになるようにする。また、PRBSとして得られるビットパターンを6倍して、64QAMを用いてマッピングするようにしてもよい。
FIG. 10 is a diagram illustrating a configuration example of a transmission / reception frame of a synchronization pattern in which mapping is performed on the same complex plane. As a modulation method for the synchronization pattern, BPSK having a phase margin of 90 ° and less prone to error is used.
The
図11は、本実施形態の受信装置3において用いられる送受信フレーム同期回路の構成例を示すブロック図である。送受信フレーム同期回路には、受信装置3において得られた受信デジタル信号が入力される。送受信フレーム同期回路は、受信デジタル信号に含まれる送受信フレームの同期を確立し、同期のタイミングを示す同期位置情報を取得する。送受信フレーム同期回路は、同期パターンを用いて送受信フレームの同期を行った後、パイロットシンボルを抽出する。送受信フレーム同期回路は、抽出したパイロットシンボルと、受信装置3において参照信号として予め記憶されているパイロットシンボルとの位相差を取得する。送受信フレーム同期回路は、取得した位相差分だけ送受信フレームに対して位相回転を行うことにより、パイロット位相補償を行う。なお、光通信では、数GHzの周波数オフセットが生じることもあるため、一般的なパイロットシンボルの挿入比率である10%以下では位相補償ができなくなる場合もある。このような場合、送受信フレーム同期回路の前段に別途周波数オフセットを補償する回路を設けるようにする。 FIG. 11 is a block diagram illustrating a configuration example of a transmission / reception frame synchronization circuit used in the reception device 3 of the present embodiment. The reception digital signal obtained in the reception device 3 is input to the transmission / reception frame synchronization circuit. The transmission / reception frame synchronization circuit establishes synchronization of the transmission / reception frame included in the reception digital signal, and acquires synchronization position information indicating the synchronization timing. The transmission / reception frame synchronization circuit extracts pilot symbols after synchronizing transmission / reception frames using a synchronization pattern. The transmission / reception frame synchronization circuit acquires a phase difference between the extracted pilot symbol and the pilot symbol stored in advance as a reference signal in the reception device 3. The transmission / reception frame synchronization circuit performs pilot phase compensation by performing phase rotation on the transmission / reception frame by the acquired phase difference. In optical communication, a frequency offset of several GHz may occur, so phase compensation may not be possible at a general pilot symbol insertion ratio of 10% or less. In such a case, a circuit for compensating for the frequency offset is separately provided before the transmission / reception frame synchronization circuit.
送受信フレーム同期回路は、同期パターン同期回路4、パイロットシンボル抽出回路5、参照信号記憶回路6、位相差取得回路7、及び、位相差補償回路8を備えている。同期パターン同期回路4は、入力される受信デジタル信号に対して同期パターンが挿入されている位置を検出する。同期パターン同期回路4は、検出した位置を示す同期位置情報をパイロットシンボル抽出回路5に出力する。パイロットシンボル抽出回路5は、同期パターン同期回路4が出力した同期位置情報に基づいて、受信デジタル信号に挿入されているパイロットシンボルを抽出する。
The transmission / reception frame synchronization circuit includes a synchronization pattern synchronization circuit 4, a pilot
パイロットシンボル抽出回路5は、抽出したパイロットシンボルを位相差取得回路に出力する。参照信号記憶回路6には、送信装置1に備えられたパイロットシンボル挿入回路11がデータ信号に挿入したパイロットシンボルが参照信号として予め記憶されている。位相差取得回路7は、パイロットシンボル抽出回路5が出力するパイロットシンボルと、参照信号記憶回路6に記憶されている参照信号(パイロットシンボル)との位相差を算出する。位相差取得回路7は、算出した位相差を位相差補償回路8に出力する。
The pilot
位相差補償回路8は、位相差取得回路7から出力される位相差に基づいて、受信デジタル信号に対する位相補償を行う。位相差補償回路8は、位相差補償を行った受信デジタル信号を後段のデジタル信号処理回路等に出力する。後段のデジタル信号処理回路は、例えば、デマッピングや、誤り訂正復号などを行う回路である。 The phase difference compensation circuit 8 performs phase compensation on the received digital signal based on the phase difference output from the phase difference acquisition circuit 7. The phase difference compensation circuit 8 outputs the received digital signal subjected to phase difference compensation to a subsequent digital signal processing circuit or the like. The latter stage digital signal processing circuit is, for example, a circuit that performs demapping, error correction decoding, and the like.
図7に示したように、受信装置3における受信デジタル信号に対する処理は、受信デジタル信号を各並列展開レーンに分割して並列に行われる。受信デジタル信号は、同期パターン同期回路4において検出された同期位置情報に基づいて、各並列展開レーンに分配される。例えば、パイロットシンボル抽出回路5においては並列展開レーンごとにシンボルを抽出することになる。
As shown in FIG. 7, the processing on the received digital signal in the receiving device 3 is performed in parallel by dividing the received digital signal into each parallel development lane. The received digital signal is distributed to each parallel development lane based on the synchronization position information detected by the synchronization pattern synchronization circuit 4. For example, the pilot
同期パターン同期回路4による同期パターンの位置の検出は、入力される受信デジタル信号と、予め定められている同期パターンとの相関を算出し、検出閾値以上の相関が得られる時間位置を検索することにより行われる。同期パターン同期回路4は、検出閾値以上の相関が得られた時間位置に同期パターンが配置されていると判定する。検出閾値は予め定められた値であり、同期パターン同期回路4に記憶されている。 The detection of the position of the synchronization pattern by the synchronization pattern synchronization circuit 4 calculates the correlation between the input received digital signal and a predetermined synchronization pattern, and searches for a time position where a correlation equal to or greater than the detection threshold is obtained. Is done. The synchronization pattern synchronization circuit 4 determines that the synchronization pattern is arranged at the time position where the correlation equal to or higher than the detection threshold is obtained. The detection threshold value is a predetermined value and is stored in the synchronization pattern synchronization circuit 4.
また、同期パターン同期回路4における相関の算出には、例えば、畳み込み演算を行う畳み込み回路を用いることができる。このとき、畳み込み回路への入力は、受信デジタル信号と同期パターンとである。また、受信デジタル信号をバイナリ識別し、そのデジタルパターンと同期パターンとがほぼ一致する時間位置を特定することで時間位置を検出するようにしてもよい。これにより、同期パターン同期回路4の回路規模を削減することができる。 In addition, for example, a convolution circuit that performs a convolution operation can be used to calculate the correlation in the synchronization pattern synchronization circuit 4. At this time, the input to the convolution circuit is a received digital signal and a synchronization pattern. Alternatively, the time position may be detected by binary identification of the received digital signal and specifying the time position where the digital pattern and the synchronization pattern substantially match. As a result, the circuit scale of the synchronization pattern synchronization circuit 4 can be reduced.
一度、受信デジタル信号において同期パターンの時間位置を検出することができると、同期パターンは送受信フレームのシンボル長の周期で繰り返し到来するため、再び同期パターンが到来する時間位置を予め予測できることが可能である。予測された時間位置に再び同期パターンが到来することを確認することにより、同期パターンの時間位置を検出する精度を向上させることができる。 Once the time position of the synchronization pattern can be detected in the received digital signal, the synchronization pattern repeatedly arrives at the period of the symbol length of the transmission / reception frame, so the time position where the synchronization pattern arrives can be predicted in advance. is there. By confirming that the synchronization pattern arrives again at the predicted time position, the accuracy of detecting the time position of the synchronization pattern can be improved.
また、受信デジタル信号に残留している周波数オフセットが大きい場合など搬送波位相の変化が大きい場合、I信号成分とQ信号成分と個別に同期をとることが難しい。この場合には、受信デジタル信号のI信号成分の並列展開レーンと、当該I信号成分に対応するQ信号成分の並列展開レーンとの信号を複素数の組み合わせとして扱い、受信デジタル信号と同期パターンとの相関を複素数領域で算出する。 Also, when the change in the carrier phase is large, such as when the frequency offset remaining in the received digital signal is large, it is difficult to individually synchronize the I signal component and the Q signal component. In this case, signals of the parallel development lane of the I signal component of the received digital signal and the parallel development lane of the Q signal component corresponding to the I signal component are treated as a combination of complex numbers, and the received digital signal and the synchronization pattern The correlation is calculated in the complex number domain.
また、受信デジタル信号に残留している周波数オフセットによる搬送波位相がπ/2回転するまでの時間が、パイロットシンボルの挿入時間間隔よりも十分に長い場合には、受信デジタル信号からパイロットシンボルの時間間隔でシンボルを抜き出し、抜き出したシンボルとパイロットシンボルとを差動検波したパイロットシンボル系列を同期パターンとして同期ととるようにしてもよい。 If the time until the carrier phase is rotated by π / 2 due to the frequency offset remaining in the received digital signal is sufficiently longer than the pilot symbol insertion time interval, the time interval between the received digital signal and the pilot symbol is The symbols may be extracted in step (b), and a pilot symbol sequence obtained by differential detection of the extracted symbols and pilot symbols may be synchronized as a synchronization pattern.
位相差補償回路8における補償方法としては、送受信フレーム中のパイロットシンボルと参照信号との位相差を取得して位相回転を行う方法の他に、電界情報の演算を行い電界ベクトルの乗算で位相差を補償する方法もある。後者の方法においては、データ信号E(jwt+Δφ)(Δφは位相雑音)に対して、パイロットシンボルにおいてE(Δφ)を得て、その複素共役成分conj(E(Δφ))をデータ信号に乗算することにより補償を行う。他の方法としては、補償を行う際にデータ信号に対して(−Δφ)の位相回転を行うようにしてもよい。 As a compensation method in the phase difference compensation circuit 8, in addition to a method of obtaining a phase difference between a pilot symbol and a reference signal in a transmission / reception frame and performing phase rotation, the phase difference is calculated by calculating electric field information and multiplying the electric field vector. There is also a way to compensate for this. In the latter method, E (Δφ) is obtained in a pilot symbol for the data signal E (jwt + Δφ) (Δφ is phase noise), and the data signal is multiplied by the complex conjugate component conj (E (Δφ)). To compensate. As another method, (−Δφ) phase rotation may be performed on the data signal when compensation is performed.
図12は、本実施形態におけるパイロットシンボル抽出回路5の構成を示すブロック図である。同図においては、送受信フレーム同期回路に入力される受信デジタル信号を、同相成分(Inphase)と直交成分(Quadrature)とに分けて示している。パイロットシンボル抽出回路5は、パイロットシンボル位置算出回路51、並びに、セレクタ52及び53を有している。パイロットシンボル位置算出回路51は、同期パターン同期回路4が取得した同期位置情報に基づいて、送受信フレームにおけるパイロットシンボルの位置を算出する。セレクタ52及び53は、パイロットシンボル位置算出回路51が検出したパイロットシンボルの位置に基づいて、受信デジタル信号を並列に処理するように展開された各並列展開レーンからパイロットシンボルを抽出する。
FIG. 12 is a block diagram showing a configuration of the pilot
パイロットシンボル位置算出回路51は、同期位置情報を用いて、パイロットシンボルの挿入時間位置と同期パターンの挿入時間位置との相対関係に基づいて、パイロットシンボルの時間位置を算出する。なお、パイロットシンボル位置算出回路51には、パイロットシンボルと同期パターンとの相対的な時間位置が予め記憶されている。送受信フレームにおけるパイロットシンボルの時間位置は、例えば、図3又は図4に示したように、同期パターンの時間位置が定まることにより、求めることができる。
The pilot symbol
受信デジタル信号は、受信装置3における信号処理に用いられるクロック信号の周波数に応じて複数の並列展開レーンに並列展開されている。例えば、32GHzのシンボルレートの受信デジタル信号を周波数500MHzのクロック信号に同期して動作する回路で処理する場合には、1クロックあたり64シンボルを処理する必要がある。そのため、受信装置3では、受信デジタル信号が64レーンの並列展開レーンに並列展開される。受信デジタル信号におけるパイロットシンボル及び同期パターンの時間位置は、並列展開レーンを一意に識別するレーン番号とクロックカウントとの組み合わせで表される。レーン番号とクロックカウントの組み合わせで表される時間位置を用いて、パイロットシンボル位置算出回路51がセレクタ52及び53を制御することにより、受信デジタル信号からパイロットシンボルを抽出することができる。
The received digital signal is developed in parallel in a plurality of parallel development lanes according to the frequency of the clock signal used for signal processing in the receiving device 3. For example, when a received digital signal having a symbol rate of 32 GHz is processed by a circuit that operates in synchronization with a clock signal having a frequency of 500 MHz, it is necessary to process 64 symbols per clock. Therefore, in the receiving device 3, the received digital signal is developed in parallel in 64 parallel lanes. The time position of the pilot symbol and the synchronization pattern in the received digital signal is represented by a combination of a lane number that uniquely identifies the parallel development lane and a clock count. The pilot symbol
以上の構成により、受信装置3は、並列展開レーン数の整数倍の長さを有する送受信フレームであって所定の位置に等間隔に同期パターンが配置されている送受信フレームを含む受信デジタル信号から、同期パターンを検出して同期を確立することができる。また、同期パターンの変調(マッピング)において、変調方式に3値以上の振幅レベルが存在する場合には同期パターンに対して最大振幅及び最小振幅以外のシンボルを割り当てるので、光通信特有の問題である非線形光学効果の影響を抑えて同期を確立することができる。 With the above configuration, the reception device 3 is a transmission / reception frame having a length that is an integral multiple of the number of parallel development lanes, and includes a transmission / reception frame in which synchronization patterns are arranged at equal intervals at predetermined positions. Synchronization can be established by detecting the synchronization pattern. Further, in the modulation (mapping) of the synchronization pattern, if there are three or more amplitude levels in the modulation method, symbols other than the maximum amplitude and the minimum amplitude are assigned to the synchronization pattern, which is a problem peculiar to optical communication. Synchronization can be established while suppressing the influence of the nonlinear optical effect.
また、送受信フレームの長さ(シンボル長)を並列展開レーン数の整数倍としているので、受信装置3において受信デジタル信号を各並列展開レーンに分散して並列処理する際に、同期パターンの現れる時間位置が固定される。これにより、一旦、同期パターンを検出してしまえば、同期パターンが現れる時間位置を固定することができる。その結果、各並列展開レーンにおいて、処理対象となるシンボル全体に対する同期パターンの検出や、パイロットシンボルの検出を行う必要がなくなり、同期パターン及びパイロットシンボルを検出するための演算量や回路を削減することができる。 Also, since the length of the transmission / reception frame (symbol length) is an integral multiple of the number of parallel development lanes, the time when the synchronization pattern appears when the received digital signal is distributed to each parallel development lane and processed in parallel in the receiver 3. The position is fixed. Thereby, once the synchronization pattern is detected, the time position at which the synchronization pattern appears can be fixed. As a result, in each parallel development lane, there is no need to detect a synchronization pattern for all the symbols to be processed or to detect a pilot symbol, and the amount of calculation and circuit for detecting the synchronization pattern and pilot symbol can be reduced. Can do.
また、受信装置3では、同期パターンの時間位置を検出する精度を向上させることにより、パイロットシンボルを検出する精度も向上できる。高い精度で検出したパイロットシンボルを用いることにより位相差の検出精度が改善され、受信デジタル信号に対する位相差補償の精度も向上させることができる。 In addition, the receiving apparatus 3 can improve the accuracy of detecting the pilot symbols by improving the accuracy of detecting the time position of the synchronization pattern. By using pilot symbols detected with high accuracy, the phase difference detection accuracy can be improved, and the accuracy of phase difference compensation for the received digital signal can also be improved.
(第2の実施形態)
第2の実施形態では、第1の実施形態における送受信フレーム同期回路(図11)の変形例として、第1の実施形態における同期パターン同期回路4と異なる構成の同期パターン同期回路について説明する。本実施形態における同期パターン同期回路では、相関を算出する際に、畳み込み演算に代えて、差動検波及び排他的論理和演算を用いる。なお、送受信フレームの構成は第1の実施形態と同じである。
(Second Embodiment)
In the second embodiment, as a modification of the transmission / reception frame synchronization circuit (FIG. 11) in the first embodiment, a synchronization pattern synchronization circuit having a configuration different from that of the synchronization pattern synchronization circuit 4 in the first embodiment will be described. In the synchronization pattern synchronization circuit according to the present embodiment, differential detection and exclusive OR operation are used instead of convolution when calculating the correlation. The transmission / reception frame configuration is the same as in the first embodiment.
差動検波を用いることにより、定常的な周波数オフセット成分を除去することができる。例えば、同期パターンの位相を{θ(1),θ(2),…,θ(N)}としたとき、差動検波成分Δθ(n)をΔθ(n)=θ(n+1)−θ(n),n=1,2,…,N−1とする。Δθの差動検波成分を使用して同期を行う際に周波数オフセットΔθN(n),n=1,2,…,Nが生じていると、同期パターンには位相回転が付加される。 By using differential detection, a steady frequency offset component can be removed. For example, when the phase of the synchronization pattern is {θ (1), θ (2),..., Θ (N)}, the differential detection component Δθ (n) is Δθ (n) = θ (n + 1) −θ ( n), n = 1, 2,..., N-1. If a frequency offset ΔθN (n), n = 1, 2,..., N occurs when synchronization is performed using the differential detection component of Δθ, phase rotation is added to the synchronization pattern.
周波数オフセットが生じているときの同期パターンの位相は、{(θ(1)+ΔθN(1)),(θ(2)+ΔθN(2)),…,(θ(N)+ΔθN(N))}と表せる。このときの差動検波成分Δθ(n)は、以下のようになる。
Δθ(n)=(θ(n+1)+ΔθN(n+1))−(θ(n)+ΔθN(n))
=Δθ(n)+(ΔθN(n+1)−ΔθN(n)),
(n=1,2,…,N−1)
The phase of the synchronization pattern when the frequency offset occurs is {(θ (1) + ΔθN (1)), (θ (2) + ΔθN (2)),..., (Θ (N) + ΔθN (N))} It can be expressed. The differential detection component Δθ (n) at this time is as follows.
Δθ (n) = (θ (n + 1) + ΔθN (n + 1)) − (θ (n) + ΔθN (n))
= Δθ (n) + (ΔθN (n + 1) −ΔθN (n)),
(N = 1, 2,..., N-1)
周波数オフセット成分が受信デジタル信号のサンプリング周波数に比べて十分に低速であるとき、ΔθN(i)=ΔθN(i+1),(i=1,2,…,N−1)と近似できる。よって、差動検波成分は周波数オフセットによる位相回転成分を持たず、Δθ(1),…,Δθ(N−1)成分のみが抽出できる。
これにより、周波数オフセットの影響を抑えて同期を確立することができる。
When the frequency offset component is sufficiently low compared to the sampling frequency of the received digital signal, it can be approximated as ΔθN (i) = ΔθN (i + 1), (i = 1, 2,..., N−1). Therefore, the differential detection component does not have the phase rotation component due to the frequency offset, and only the Δθ (1),..., Δθ (N−1) components can be extracted.
As a result, synchronization can be established while suppressing the influence of the frequency offset.
図13は、第2の実施形態における同期パターン同期回路4Aの構成例を示すブロック図である。ここでは、同期パターンとして位相の情報を使用し、1シンボルで2ビット以上の情報を持つ変調方式を用いた場合の構成を説明する。この場合の変調方式としては、例えば、QPSK変調などがある。同期パターン同期回路4Aは、差動検波回路41、識別回路42、参照信号記憶回路43、及び、パターン同期回路44を有している。
FIG. 13 is a block diagram illustrating a configuration example of the synchronization
差動検波回路41には、複素平面上における横軸(同相成分)と縦軸(直交成分)とに対応する信号であるI信号成分とQ信号成分とが入力される。差動検波回路41は、I信号成分とQ信号成分とを同期検波して差動検波信号を算出する。識別回路42は、差動検波回路41が算出した差動検波信号を複素平面上で判定を行いマッピングして復号化する。識別回路42は、符号化して得られる信号を順次出力する。参照信号記憶回路43には同期パターンに基づいて生成された参照信号が予め記憶されている。具体的には、同期パターンに対して差動検波して得られた信号が参照信号として記憶されている。パターン同期回路44は、識別回路42から順次出力される同期パターン符号系列と、参照信号記憶回路43に記憶されている参照信号との位置同期を行うことにより、同期位置情報を取得する。
The
図14は、本実施形態における差動検波回路41の構成例を示すブロック図である。差動検波回路41は、遅延回路411及び412、複素共役算出回路413、並びに、複素乗算回路414を有している。差動検波回路41に入力されるI信号成分は、遅延回路411と複素乗算回路414とに入力される。遅延回路411は、I信号成分に対して1ビットの遅延を与えたのちに複素共役算出回路413に出力する。差動検波回路41に入力されるQ信号成分は、遅延回路412と複素乗算回路414とに入力される。遅延回路412は、Q信号成分に対して1ビットの遅延を与えた後に複素共役算出回路413に出力する。
FIG. 14 is a block diagram illustrating a configuration example of the
複素共役算出回路413は、遅延回路411からの入力を同相成分とし、遅延回路412からの入力を直交成分として得られる複素信号に対する複素共役信号を算出する。複素共役算出回路413は、算出した複素共役信号を複素乗算回路414に出力する。複素乗算回路414は、I信号成分とQ信号成分とからなる複素信号と、複素共役算出回路413が算出した複素信号とを乗算し、乗算結果を差動検波信号として出力する。複素乗算回路414における乗算は、次式(1)で表される。
The complex
式(1)において、EI(t)は外部から複素乗算回路414に入力される複素信号に対応し、EI(t−1)*は複素共役算出回路413から複素乗算回路414に入力される複素信号に対応する。同期パターンとしてQPSKやBPSKを使用する場合、振幅値|EI(t)|は常に1であり、複素乗算回路414の出力は位相成分のみとなる。伝送により振幅雑音が生じて振幅値が1から外れるときには、複素乗算回路414の出力を、当該出力の振幅値で除算して規格化することで位相の情報のみを得ることができる。
In Expression (1), E I (t) corresponds to a complex signal input to the
パターン同期回路44における参照信号との位置同期は、識別回路42から出力される同期パターン符号系列に対する参照信号との排他的論理和演算により行われる。識別回路42から出力される同期パターン符号系列における参照信号との排他的論理和演算の対象が、参照信号とすべて一致するとき、排他的論理和演算の演算結果は0が同期パターン長だけ連続する。なお、同期パターン符号系列又は参照信号のいずれか一方に反転回路を設けることにより、参照信号との排他的論理和演算の対象と参照信号とが一致したときに1が同期パターン長だけ連続するようにもできる。また、排他的論理和演算の結果に対して反転回路を設けても同様にできる。
Position synchronization with the reference signal in the
パターン同期回路44において、排他的論理和演算を使用する場合、識別回路42における硬判定の結果(1ビット)の階調で同期をとることができるため、振幅の情報で畳み込み演算の結果に基づいて同期を取得するよりも演算量及び回路規模を削減することができる。
When the exclusive OR operation is used in the
図15は、第1の実施形態と第2の実施形態とにおける同期位置情報の取得に要する演算を表した図である。図15(A)は、第1の実施形態における同期位置情報の取得に要する演算(畳み込み演算)、振幅値による同期を表している。同期を取得する情報は、振幅値の分解能に応じて異なるが、数ビット必要となる。これに対して、図15(B)に示す第2の実施形態における位置情報の取得に要する演算では、差動検波をして硬判定をした後では1ビットで同期をとることができるため、回路規模を削減することができる。なお、図15(B)における「硬判定」には識別回路42が対応し、XORにはパターン同期回路が対応する。
FIG. 15 is a diagram illustrating a calculation required for acquisition of synchronization position information in the first embodiment and the second embodiment. FIG. 15A shows a calculation (convolution calculation) required for acquisition of synchronization position information and synchronization by an amplitude value in the first embodiment. The information for acquiring synchronization differs depending on the resolution of the amplitude value, but requires several bits. On the other hand, in the calculation required for acquiring the position information in the second embodiment shown in FIG. 15B, after performing a hard detection with differential detection, synchronization can be achieved with 1 bit. The circuit scale can be reduced. Note that the
図16は、第2の実施形態の変形例としての同期パターン同期回路4Bの構成例を示すブロック図である。図13に示した同期パターン同期回路4Aでは1シンボルで2ビット以上の情報を持つ変調方式を同期パターンに対して用いた場合の構成を説明した。同期パターン同期回路4Bは、1シンボルで1ビットの情報を持つ変調方式を同期パターンに対して用いた場合の構成である。この場合の変調方式としてはBPSKなどがある。
FIG. 16 is a block diagram illustrating a configuration example of a synchronization
同期パターン同期回路4Bは、差動検波回路41、識別回路42B、参照信号記憶回路43B、及び、パターン同期回路44Bを有している。差動検波回路41は、図13に示した差動検波回路41と同じ構成である。識別回路42Bには、差動検波回路41が算出した差動検波信号のI信号成分が入力される。識別回路42Bは、差動検波信号を複素平面上で判定を行いマッピングして復号する。参照信号記憶回路43Bには、同期パターンに基づいて生成された参照信号が予め記憶されている。パターン同期回路44Bは、識別回路42Bが順次出力される同期パターン符号系列と、参照信号記憶回路43Bに記憶されている参照信号との位置同期を行うことにより、同期位置情報を取得する。
The synchronization
なお、図16では、差動検波回路41が出力するI信号成分を識別回路42Bに入力しているが、複素平面上ではI信号成分とQ信号成分とは常に同値となるので、識別回路42Bへの出力としてはいずれでもよい。
同図に示す構成を用いるメリットとしては、識別回路42Bからパターン同期回路44Bへの出力が1ビットとなるため、パターン同期回路44B及び参照信号記憶回路43Bの回路規模を削減することができる。
In FIG. 16, the I signal component output from the
As an advantage of using the configuration shown in the figure, since the output from the
一方、図13に示した同期パターン同期回路4Aの構成を用いるメリットとしては、図16に示す同期パターン同期回路4Bに比べ周波数オフセット耐力が高い点が上げられる。例えば、受信デジタル信号に残留する周波数オフセットによる位相回転が大きく、1シンボルでπ/2回転する場合を考える。同期パターンとしてBPSKを用いると差動検波信号は1もしくは−1となるが、π/2の位相回転を受けると差動検波信号はiもしくは−iとなる。このとき、I信号成分のみに基づいた検出を行うと、差動検波信号としてはいずれも0が出力され正しい値を得ることができない。このように周波数オフセットによる位相回転が大きい場合には、同期パターン同期回路4Bの前段に別途GHzオーダの周波数オフセット補償部を設けることにより解決できる。
On the other hand, the merit of using the configuration of the synchronization
上記の各実施形態における説明では、同期パターンのマッピングとしてBPSKとQPSKとを例示した。しかし、データ信号の多値度によらず同期パターンとしてはBPSKやQPSKを選択することができる。ただし、データ信号がBPSKで変調されている場合には、同期パターンもBPSKで変調する。
図17は、データ信号を32QAM、64QAMで変調した場合における同期パターンのマッピング例を示す図である。同図において、同期パターンのマッピングに用いるシンボルが黒色で塗りつぶされている。同図では、同期パターンをQPSKとしてマッピングする例が示されている。同図に示すように、同期パターンには、誤りが生じにくいように最大の振幅値及び最小の振幅値のシンボル以外のシンボルを割り当てている。振幅値が最小のシンボルでは雑音の影響によりエラーが生じやすく、振幅値が最大のシンボルでは非線形光学効果の影響によりエラーが生じやすいためである。なお、図17に示すマッピングは一例であって、同図と異なるシンボルによるマッピングを行ってもよい。また、同期パターンをBPSKとしてマッピングする場合には、黒色で塗りつぶされているシンボル(●)のうち、位相が180°異なる2つのシンボルを選択する。
In the above description of each embodiment, BPSK and QPSK are exemplified as mapping of the synchronization pattern. However, BPSK or QPSK can be selected as the synchronization pattern regardless of the multilevel of the data signal. However, when the data signal is modulated by BPSK, the synchronization pattern is also modulated by BPSK.
FIG. 17 is a diagram illustrating a synchronization pattern mapping example when a data signal is modulated by 32QAM and 64QAM. In the drawing, symbols used for synchronization pattern mapping are painted black. In the figure, an example in which the synchronization pattern is mapped as QPSK is shown. As shown in the figure, symbols other than the symbol having the maximum amplitude value and the minimum amplitude value are assigned to the synchronization pattern so that errors are not easily generated. This is because an error is likely to occur in the symbol having the smallest amplitude value due to the influence of noise, and an error is likely to occur in the symbol having the largest amplitude value due to the influence of the nonlinear optical effect. Note that the mapping shown in FIG. 17 is an example, and mapping using symbols different from those in FIG. 17 may be performed. When mapping the synchronization pattern as BPSK, two symbols that are 180 ° out of phase are selected from the symbols (●) filled in black.
なお、上記の実施形態における送受信フレーム同期回路の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより送受信フレームの同期確立や位相補償を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。更に「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。 A program for realizing the function of the transmission / reception frame synchronization circuit in the above embodiment is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system and executed. Transmission / reception frame synchronization establishment and phase compensation may be performed. Here, the “computer system” includes an OS and hardware such as peripheral devices. The “computer system” includes a WWW system having a homepage providing environment (or display environment). The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Further, the “computer-readable recording medium” refers to a volatile memory (RAM) in a computer system that becomes a server or a client when a program is transmitted via a network such as the Internet or a communication line such as a telephone line. In addition, those holding programs for a certain period of time are also included.
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。更に、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。 The program may be transmitted from a computer system storing the program in a storage device or the like to another computer system via a transmission medium or by a transmission wave in the transmission medium. Here, the “transmission medium” for transmitting the program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line. The program may be for realizing a part of the functions described above. Furthermore, what can implement | achieve the function mentioned above in combination with the program already recorded on the computer system, and what is called a difference file (difference program) may be sufficient.
1…送信装置
2…伝送路
3…受信装置
4、4A、4B…同期パターン同期回路
5…パイロットシンボル抽出回路
6…参照信号記憶回路
7…位相差取得回路
8…位相差補償回路
11…パイロットシンボル挿入回路
12…同期パターン挿入回路
13…シンボルマッピング回路
41…差動検波回路
42、42B…識別回路
43、43B…参照信号記憶回路
44、44B…パターン同期回路
411、412…遅延回路
413…複素共役算出回路
414…複素乗算回路
51…パイロットシンボル位置算出回路
52、53…セレクタ
DESCRIPTION OF
Claims (7)
連続するシンボルからなる同期パターンと送信するデータとを含む送受信フレームであって前記同期パターンが等間隔に配置されている送受信フレームを生成する送受信フレーム生成部と、
前記送受信フレーム生成部が生成した送受信フレームを光信号に変換して送信する送信部と、
前記送信部が送信した光信号を受信し、受信した光信号を電気信号に変換して一つの受信デジタル信号列を生成する受信部と、
前記受信デジタル信号列に含まれる前記同期パターンを検出する同期パターン同期部と、
前記同期パターン同期部により検出された前記同期パターンの位置に基づいて前記受信デジタル信号列を複数の並列展開レーンに分割し、分割された前記受信デジタル信号列それぞれに対して並列に信号処理を行う信号処理部と
を具備し、
前記送受信フレーム生成部は、
前記同期パターンに対する変調において3値以上の振幅レベルが存在する場合、最大の振幅レベル及び最小の振幅レベル以外のシンボルを割り当て、
前記複数の並列展開レーンの数を整数倍した長さのシンボル長の前記送受信フレームを生成する
ことを特徴とする送受信システム。 In a transmission / reception system for transmitting / receiving optical signals,
A transmission / reception frame generation unit that generates a transmission / reception frame that includes a synchronization pattern composed of consecutive symbols and data to be transmitted and in which the synchronization pattern is arranged at equal intervals;
A transmission unit that converts the transmission / reception frame generated by the transmission / reception frame generation unit into an optical signal and transmits the optical signal;
A receiving unit that receives the optical signal transmitted by the transmitting unit, converts the received optical signal into an electrical signal, and generates one received digital signal sequence ;
A synchronization pattern synchronization unit for detecting the synchronization pattern included in the received digital signal sequence ;
The received digital signal sequence is divided into a plurality of parallel development lanes based on the position of the synchronization pattern detected by the synchronization pattern synchronization unit, and signal processing is performed in parallel on each of the divided received digital signal sequences. And a signal processing unit,
The transmission / reception frame generation unit includes:
If there are more than three amplitude levels in the modulation for the synchronization pattern, assign symbols other than the maximum amplitude level and the minimum amplitude level;
The transmission / reception system characterized by generating the transmission / reception frame having a symbol length which is an integral multiple of the number of the plurality of parallel development lanes.
前記送受信フレーム生成部は、前記同期パターンから予め定められたシンボル数の間隔でパイロットシンボルが配置された前記送受信フレームを生成し、
前記信号処理部では、
前記複数の並列展開レーンに分割された前記受信デジタル信号列ごとに、前記検出された前記同期パターンの位置に基づいて前記パイロットシンボルを検出し、検出した前記パイロットシンボルに基づいて、分割された前記受信デジタル信号列に対する位相補償を行う
ことを特徴とする送受信システム。 The transmission / reception system according to claim 1,
The transmission / reception frame generation unit generates the transmission / reception frame in which pilot symbols are arranged at intervals of a predetermined number of symbols from the synchronization pattern,
In the signal processing unit,
For each of the plurality of the received digital signal sequence is divided into parallel explosion lane, based on the position of the detected the synchronization pattern detecting said pilot symbols, based on the pilot symbols detected, divided the A transmission / reception system that performs phase compensation on a received digital signal sequence .
前記送受信フレーム生成部は、
前記パイロットシンボルを直交する2つの成分に分け、該2つの成分それぞれに前記同期パターンを配置し、
前記同期パターン同期部は、
前記2つの成分それぞれにおいて前記同期パターンを検出し、
前記信号処理部は、
前記同期パターン同期部が検出した前記2つの成分それぞれにおける前記同期パターンの位置に基づいて前記2つの成分を同期させる
ことを特徴する送受信システム。 The transmission / reception system according to claim 2,
The transmission / reception frame generation unit includes:
The pilot symbol is divided into two orthogonal components, and the synchronization pattern is arranged in each of the two components,
The synchronization pattern synchronization unit includes:
Detecting the synchronization pattern in each of the two components;
The signal processing unit
The transmission / reception system characterized by synchronizing the two components based on the position of the synchronization pattern in each of the two components detected by the synchronization pattern synchronization unit.
前記送受信フレーム生成部は、前記同期パターンとして疑似乱数ビット列を用いる
ことを特徴とする送受信システム。 In the transmission / reception system according to any one of claims 1 to 3,
The transmission / reception frame generation unit uses a pseudo random number bit string as the synchronization pattern.
前記送受信フレーム生成部は、
位相が180°異なる2つのシンボルにマッピングする変調を前記同期パターンに対して用いる
ことを特徴とする送受信システム。 In the transmission / reception system according to any one of claims 1 to 4,
The transmission / reception frame generation unit includes:
A transmission / reception system using modulation that maps two symbols having a phase difference of 180 ° for the synchronization pattern.
前記同期パターン同期部は、
前記受信デジタル信号列に対して前記同期パターンとの差動検波を行うことにより得られる差動検波信号に対する硬判定結果に基づいて、前記受信デジタル信号列に含まれる前記同期パターンを検出する
ことを特徴とする送受信システム。 The transmission / reception system according to any one of claims 1 to 5,
The synchronization pattern synchronization unit includes:
Based on the hard decision result for the differential detection signals obtained by performing the differential detection of the synchronization pattern with respect to the received digital signal sequence, detecting the synchronization pattern included in said received digital signal sequence A characteristic transmission / reception system.
連続するシンボルからなる同期パターンと送信するデータとを含む送受信フレームであって前記同期パターンが等間隔に配置されている送受信フレームを生成する送受信フレーム生成ステップと、
前記送受信フレーム生成ステップにおいて生成した送受信フレームを光信号に変換して送信する送信ステップと、
前記送信ステップにおいて送信された光信号を受信し、受信した光信号を電気信号に変換して一つの受信デジタル信号列を生成する受信ステップと、
前記受信デジタル信号列に含まれる前記同期パターンを検出する同期パターン同期ステップと、
前記同期パターン同期ステップにおいて検出した前記同期パターンの位置に基づいて前記受信デジタル信号列を複数の並列展開レーンに分割し、分割された前記受信デジタル信号列それぞれに対して並列に信号処理を行う信号処理ステップと
を有し、
前記送受信フレーム生成ステップでは、
前記同期パターンに対する変調において3値以上の振幅レベルが存在する場合、最大の振幅レベル及び最小の振幅レベル以外のシンボルを割り当て、
前記複数の並列展開レーンの数を整数倍した長さのシンボル長の前記送受信フレームを生成する
ことを特徴とする通信方法。 A communication method in a transmission / reception system for transmitting / receiving an optical signal,
A transmission / reception frame generation step of generating a transmission / reception frame including a synchronization pattern composed of consecutive symbols and data to be transmitted, wherein the synchronization pattern is arranged at equal intervals; and
A transmission step of converting the transmission / reception frame generated in the transmission / reception frame generation step into an optical signal and transmitting the optical signal;
Receiving the optical signal transmitted in the transmitting step, and converting the received optical signal into an electrical signal to generate one received digital signal sequence ;
A synchronization pattern synchronization step of detecting the synchronization pattern included in the received digital signal sequence ;
A signal that divides the received digital signal sequence into a plurality of parallel development lanes based on the position of the synchronization pattern detected in the synchronization pattern synchronization step, and performs signal processing in parallel on each of the divided received digital signal sequences Processing steps and
In the transmission / reception frame generation step,
If there are more than three amplitude levels in the modulation for the synchronization pattern, assign symbols other than the maximum amplitude level and the minimum amplitude level;
The transmission / reception frame having a symbol length that is an integer multiple of the number of the plurality of parallel development lanes is generated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026083A JP6126404B2 (en) | 2013-02-13 | 2013-02-13 | Transmission / reception system and communication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026083A JP6126404B2 (en) | 2013-02-13 | 2013-02-13 | Transmission / reception system and communication method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014155194A JP2014155194A (en) | 2014-08-25 |
JP6126404B2 true JP6126404B2 (en) | 2017-05-10 |
Family
ID=51576622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026083A Active JP6126404B2 (en) | 2013-02-13 | 2013-02-13 | Transmission / reception system and communication method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6126404B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014126132A1 (en) | 2013-02-13 | 2014-08-21 | 日本電信電話株式会社 | Optical transmission system, phase compensation method, and optical reception device |
JP6117857B2 (en) * | 2015-06-09 | 2017-04-19 | 日本電信電話株式会社 | Transmission / reception system |
JP6546467B2 (en) * | 2015-06-30 | 2019-07-17 | 日本放送協会 | Transmitter, receiver and chip |
CN107135174B (en) * | 2016-02-29 | 2020-05-08 | 富士通株式会社 | Signal transmission device, carrier phase recovery device and method |
JP6183503B1 (en) | 2016-06-17 | 2017-08-23 | Nttエレクトロニクス株式会社 | Phase compensation device, phase compensation method, and communication device |
JP6206545B1 (en) | 2016-06-17 | 2017-10-04 | Nttエレクトロニクス株式会社 | Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus |
CN107547094B (en) | 2016-06-29 | 2023-08-22 | 华为技术有限公司 | Signal transmission method and device |
JP6592558B1 (en) * | 2018-06-07 | 2019-10-16 | Nttエレクトロニクス株式会社 | Frame synchronization apparatus, optical communication apparatus, and frame synchronization method |
JP6627927B1 (en) | 2018-07-24 | 2020-01-08 | Nttエレクトロニクス株式会社 | Phase fluctuation compensation device, phase fluctuation compensation method, and communication device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139779A (en) * | 1994-11-08 | 1996-05-31 | Anritsu Corp | Digital signal demodulation device |
JPH1070526A (en) * | 1996-08-27 | 1998-03-10 | Nec Corp | Frame synchronization method, frame synchronizing signal generator, and frame synchronizing signal correlation processing unit |
JP3691936B2 (en) * | 1997-06-26 | 2005-09-07 | 株式会社東芝 | Multilevel quadrature amplitude modulation apparatus and multilevel quadrature amplitude modulation method |
JPH11178050A (en) * | 1997-12-10 | 1999-07-02 | Sony Corp | Control information transmission method, transmitter, and transmitter-receiver |
JP2008177644A (en) * | 2007-01-16 | 2008-07-31 | Japan Radio Co Ltd | Multi-valued quadrature amplitude modulation device |
JP2010050803A (en) * | 2008-08-22 | 2010-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Light transmission system |
JP5294327B2 (en) * | 2009-10-05 | 2013-09-18 | Kddi株式会社 | Orthogonal frequency division multiplex communication apparatus and symbol synchronization method in orthogonal frequency division multiplex communication |
CN102823164B (en) * | 2010-02-04 | 2015-07-01 | 日本电信电话株式会社 | Transmission method, reception method, transmitter apparatus, and receiver device |
-
2013
- 2013-02-13 JP JP2013026083A patent/JP6126404B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014155194A (en) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6126404B2 (en) | Transmission / reception system and communication method | |
CN111095883B (en) | Synchronization in orthogonal time-frequency space signal receivers | |
JP6075902B2 (en) | Optical transmission system, phase compensation method, and optical receiver | |
US9667350B2 (en) | Optical receiving device and phase cycle reduction method | |
US8542716B2 (en) | Continuous time chaos dithering | |
CN109314572A (en) | Transmission characteristic compensation device, transmission characteristic compensation method and communication device | |
JP5234228B2 (en) | Phase compensation receiver | |
KR20150143645A (en) | Cpfsk receiver with frequency offset correction and matched filter bank decoding | |
CN104272692A (en) | Carrier wave reproduction device and carrier wave reproduction method | |
US8406352B2 (en) | Symbol estimation for chaotic spread spectrum signal | |
KR20160013794A (en) | Method and apparatus for performing sequence synchronization in mobile communication system | |
JP2010200319A (en) | Method for estimating carrier frequency shift in communication signal receiver, particularly of mobile device | |
CN1813438B (en) | Pattern sequence synchronization | |
EP3197115B1 (en) | Method, apparatus and system for sending and receiving preamble sequence | |
JP6291990B2 (en) | COMMUNICATION SYSTEM, RECEPTION DEVICE, AND SEMICONDUCTOR DEVICE | |
US10142150B2 (en) | Pilot signal generating apparatus, method thereof, and transmitting apparatus | |
JP6592558B1 (en) | Frame synchronization apparatus, optical communication apparatus, and frame synchronization method | |
CN112425099B (en) | Phase fluctuation compensation device, phase fluctuation compensation method, and communication device | |
JP3973332B2 (en) | Digital modulation / demodulation synchronization system | |
JP2019213218A (en) | Frame synchronizer, optical communication device and frame synchronization method | |
JP5207956B2 (en) | Synchronization detection circuit, synchronization detection method, and receiving apparatus | |
JPWO2017026040A1 (en) | Transmitter | |
JP2003218969A (en) | Demodulator | |
EP3866425B1 (en) | Reception device, reception method, and program | |
JP2000270036A (en) | Afc circuit, carrier regenerating circuit, and receiving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6126404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |