JP6117635B2 - 受発光素子、および受発光素子の製造方法 - Google Patents
受発光素子、および受発光素子の製造方法 Download PDFInfo
- Publication number
- JP6117635B2 JP6117635B2 JP2013136021A JP2013136021A JP6117635B2 JP 6117635 B2 JP6117635 B2 JP 6117635B2 JP 2013136021 A JP2013136021 A JP 2013136021A JP 2013136021 A JP2013136021 A JP 2013136021A JP 6117635 B2 JP6117635 B2 JP 6117635B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- main surface
- semiconductor substrate
- light emitting
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
前記第2凹部に対して、前記第2主面と同一面となるように絶縁材料を充填する充填工程と、前記半導体基板の前記第1主面に第1凹部を形成する第1凹部形成工程と、前記半導体基板の前記第1主面に垂直な方向から透視したときに、前記第1凹部および前記第2凹部が形成された凹部形成領域の外側において、前記半導体基板の前記第1主面に第1不純物を拡散させて第2導電型を呈する第2導電型半導体部を形成してフォトダイオードを形成する受光部形成工程と、前記半導体基板の前記第1主面に垂直な方向から透視したときに、前記フォトダイオードが形成された領域に対して前記凹部形成領域を挟んだ反対側において、前記半導体基板の前記第1主面に、第2不純物を含むバッファ層を介して半導体層を積層させてなる積層体からなる発光ダイオードを形成する発光部形成工程と、を含むものである。
半導体基板1は、第1導電型の半導体材料からなる。第1導電型の不純物濃度に限定はないが、例えば10Ω以下、より好ましくは1〜5Ωの電気抵抗を有することが好ましい。この例では、n型のシリコン基板を用いている。以下の説明では、n型を第1導電型,p型を第2導電型とする。そしてこのシリコン基板は、第1導電型の不純物としてP(リン)を含んでおり、その濃度は1×1014〜2×1017atoms/ccとしている。
次に、半導体基板1に設けられたフォトダイオード2について説明する。フォトダイオード2は、半導体基板1の第1主面1aに第1不純物がドーピングされて形成された第2導電型半導体部21を設けることにより、第1導電型の半導体基板1とでpn接合を形成してなる。具体的には、第2導電型半導体部21は、n型の半導体基板1に、第2導電型、すなわちp型の第1不純物を高濃度に拡散させて形成される。このため、第1主面1aと第2導電型半導体部21の露出面とは同一面となっている。このような第1不純物としては、例えばZn,Mg,C,B,Al,Ga,およびIn等の少なくともいずれか1つが挙げられる。本実施形態では、第1不純物としてBを0.5〜3μmの厚さとなるように拡散させ、第2導電型半導体部21のドーピング濃度を1×1018〜1×1022atoms/ccとしている。
次に、半導体基板1に設けられた発光ダイオード3について説明する。発光ダイオード3は半導体基板1の第1主面1a上にバッファ層4を介して複数の半導体層を積層して形成される積層体で構成される。
り、0.8〜1μmの厚さを有している。n型の不純物としては、例えばSiが挙げられ、ドーピング濃度を1×1018〜2×1018atoms/ccとしている。図1に示すように、第1導電型コンタクト層の上面の一部分は、第1導電型クラッド層,活性層,第2導電型クラッド層,第2導電型コンタクト層から露出しており、この露出した部分に後述する第3電極31が接続されている。
半導体基板1上にエピタキシャル成長させることによって形成される。
次に、半導体基板1に設けられる、第1凹部1x,第2凹部1yについて説明する。
換えると、フォトダイオード2および発光ダイオード3は、第1凹部1xおよび第2凹部1yが形成された凹部形成領域11の外側に、凹部形成領域11を挟むように形成されている。
上述の構成を有する受発光素子10によれば、以下のような優れた効果を奏するものとなる。
流の要因は、発光ダイオード3の下部に発生した正孔が半導体基板2中を拡散することであることを見出した。すなわち、正孔が、発光ダイオード3の下部を中心として3次元的に同心円状に拡散して漏れ電流となることを見出した。これは、バッファ層4が第2不純物を有し、かつバッファ層4に電圧が印加される場合に初めて生じるものである。この例では、フォトダイオード2を駆動させるために半導体基板1が設定される電位と、発光ダイオード3の駆動(発光)により変化する第1導電型コンタクト層の電位(第3電極31が接続される電位)との差分で、バッファ層4に電圧が印加された状態となり、正孔が発生する。
第1凹部1xおよび第2凹部1yの形状、相対位置関係等は上述の例に限定されない。図3(a),(b)に変形例を示す。図3(a),(b)は受発光素子10のうち、凹部形成領域11近傍を示す要部拡大断面図である。
第2凹部1yに絶縁材料5が充填されているため、第2凹部1yの存在による半導体基板1の強度低下を抑制することができる。一方で、絶縁材料5により、正孔の拡散経路を遮断することができるので漏れ電流の低減効果は維持することができる。
次に、以上のように構成された受発光素子10の製造方法の一例を図4(a)〜図4(c),図5(a)〜図5(c)を用いて説明する。図4は、受発光素子10の製造方法の各工程を示す平面図および断面図であり、図5は、図4に続く各工程を示す断面図である。
まず、第1主面1Aaと第2主面1Abとを有する第1導電型の半導体ウェハ1A(後の半導体基板1)を準備する。この例では、半導体ウェハ1Aとしてシリコンウェハを準備する。
次に、図4(b)に示すように、半導体ウェハ1Aの第2凹部1yに絶縁材料5を充填する。具体的には、硬化前の絶縁性樹脂を半導体ウェハ1Aの第2主面1Abに塗布またはポッティングし、第2凹部1yに絶縁性樹脂を充填させた後に、スキージ等で余剰分を取り除き、第2主面1Abを平坦化する。これにより、絶縁性樹脂の露出面と第2主面1Abとを段差のない同一面とすることができる。その後、絶縁性樹脂を硬化させ第2凹部1yに充填された絶縁材料5を形成する。なお、第2凹部1yに絶縁材料5を充填させるには、ディスペンサーにより個別注入することもできる。また、絶縁性樹脂を硬化後に、余剰の絶縁性樹脂を取り除き平坦化を行なうことで、第2主面1Abと絶縁材料5の露出面とを同一面とするようにしてもよい。
次に、図4(c)に示すように、半導体ウェハ1Aの第1主面1Aaに第1凹部1xを形成する。この例では、上面視で直線状の第1凹部1xを複数個並列配置して形成している。第1凹部1xは、ダイシング等による切削加工により形成してもよいし、レーザー照射により形成してもよいし、フォトマスク等を用いてエッチングすることにより形成してもよい。この例では、ダイシング加工により刃先を半導体ウェハ1Aの厚みの約1/3まで切り込むように位置調整を行なって第1凹部1xを形成している。
との組み合わせを少なくとも1つ有する領域を凹部形成領域11とする。凹部形成領域11は、1つの第1凹部1xと1つの第2凹部1yとの組み合わせであってもよいし、第1凹部1xと第2凹部1yとの組み合わせが複数組あってもよい。
次に、図5(a)に示すように、半導体ウェハ1Aの第1主面1Aaに垂直な方向から透視したときに、第1凹部1xおよび第2凹部1yが形成された凹部形成領域11の外側において、半導体ウェハ1Aの第1主面1Aaに第1不純物を拡散させて第2導電型を呈する第2導電型半導体部21を形成してフォトダイオード2を形成する。
次に、図5(b)に示すように、半導体ウェハ1Aの第1主面1Aaにバッファ層4を介して発光ダイオード3を形成する。
次に、図5(c)に示すように、上述の各工程を経た半導体ウェハ1Aを少なくとも1つの凹部形成領域11,これを挟んで配置された少なくとも一対の、フォトダイオード2および発光ダイオード3の組み合わせを含む個片に分断する。個片に分断する手法として
は、通常のダイシングを採用することができる。
イオード3が作り込まれた受発光素子10となる。
2 フォトダイオード
21 第2導電型半導体領域
3 発光ダイオード
4 バッファ層
5 絶縁材料
10 受発光素子
Claims (6)
- 第1主面と第2主面とを有する第1導電型の半導体基板と、
前記半導体基板の前記第1主面に第1不純物がドーピングされて形成された第2導電型半導体部を含むフォトダイオードと、
前記半導体基板の前記第1主面に第2不純物を含むバッファ層を介して積層された半導体層の積層体からなる発光ダイオードと、を備え、
前記半導体基板は、前記第1主面に垂直な方向から透視したときに、前記フォトダイオードと前記発光ダイオードとの間に、前記第1主面に設けられた第1凹部と、前記第2主面に設けられた第2凹部とを有し、
前記第1凹部の深さと前記第2凹部の深さとの合計が前記半導体基板の厚みよりも大きく、
前記第1凹部と前記第2凹部とは平面方向に離れている、受発光素子。 - 前記第1凹部は、前記第1主面に垂直な方向から透視したときに、前記第2凹部よりも前記発光ダイオード側に位置する、請求項1記載の受発光素子。
- 前記第1凹部および前記第2凹部の少なくとも一方に充填された絶縁部材を有する、請求項1または2に記載の受発光素子。
- 前記バッファ層は、第1導電型である、請求項1乃至3のいずれかに記載の受発光素子。
- 前記絶縁部材は、前記第2凹部のみに充填させている、請求項3に記載の受発光素子。
- 第1主面と第2主面とを有する第1導電型の半導体基板の前記第2主面に第2凹部を形成する第2凹部形成工程と、
前記第2凹部に対して、前記第2主面と同一面となるように絶縁材料を充填する充填工程と、
前記半導体基板の前記第1主面に第1凹部を形成する第1凹部形成工程と、
前記半導体基板の前記第1主面に垂直な方向から透視したときに、前記第1凹部および前記第2凹部が形成された凹部形成領域の外側において、前記半導体基板の前記第1主面に第1不純物を拡散させて第2導電型を呈する第2導電型半導体部を形成してフォトダイオードを形成する受光部形成工程と、
前記半導体基板の前記第1主面に垂直な方向から透視したときに、前記フォトダイオードが形成された領域に対して前記凹部形成領域を挟んだ反対側において、前記半導体基板の
前記第1主面に、第2不純物を含むバッファ層を介して半導体層を積層させてなる積層体からなる発光ダイオードを形成する発光部形成工程と、を含む受発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136021A JP6117635B2 (ja) | 2013-06-28 | 2013-06-28 | 受発光素子、および受発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136021A JP6117635B2 (ja) | 2013-06-28 | 2013-06-28 | 受発光素子、および受発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012118A JP2015012118A (ja) | 2015-01-19 |
JP6117635B2 true JP6117635B2 (ja) | 2017-04-19 |
Family
ID=52305038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013136021A Active JP6117635B2 (ja) | 2013-06-28 | 2013-06-28 | 受発光素子、および受発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6117635B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019098257A1 (ja) | 2017-11-16 | 2019-05-23 | 日揮触媒化成株式会社 | シリカ粒子の分散液及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02198177A (ja) * | 1989-01-27 | 1990-08-06 | Fujitsu Ltd | 光半導体集積装置 |
JP5404026B2 (ja) * | 2008-02-29 | 2014-01-29 | 京セラ株式会社 | 受発光一体型素子アレイおよびセンサ装置 |
JP5294745B2 (ja) * | 2008-07-30 | 2013-09-18 | 京セラ株式会社 | 受発光素子アレイ及びこれを備えたセンサ装置 |
-
2013
- 2013-06-28 JP JP2013136021A patent/JP6117635B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015012118A (ja) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381548B (zh) | 光電半導體主體及製造該光電半導體主體之方法 | |
KR102672299B1 (ko) | 자체(in situ) 실시간 강도 모니터링을 위한 일체형으로 통합된 광감지기들을 구비한 발광 다이오드(LED) | |
JP5404026B2 (ja) | 受発光一体型素子アレイおよびセンサ装置 | |
TWI514631B (zh) | Semiconductor light emitting device and manufacturing method thereof | |
KR100885933B1 (ko) | 반도체 발광 소자, 그 형성 방법 및 화합물 반도체 소자 | |
JP6345261B2 (ja) | オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品 | |
CN110676367B (zh) | 发光二极管 | |
JP6256235B2 (ja) | 半導体発光素子の製造方法 | |
JP6149878B2 (ja) | 発光素子 | |
JP5744204B2 (ja) | 受発光素子およびそれを備えたセンサ装置 | |
TW201434180A (zh) | 半導體發光裝置及其製造方法 | |
JP2006216846A (ja) | 面発光型装置及びその製造方法 | |
US9590144B2 (en) | Light emitting device having wide beam angle and method of fabricating the same | |
JP2019531606A (ja) | オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 | |
JP6117635B2 (ja) | 受発光素子、および受発光素子の製造方法 | |
JP4019284B2 (ja) | 面発光型装置及びその製造方法 | |
TWI594455B (zh) | Photoelectric semiconductor chip and its manufacturing method | |
JP6105428B2 (ja) | 受発光素子 | |
KR101863129B1 (ko) | 광전자 반도체 소자의 제조 방법, 및 광전자 반도체 소자 | |
JP5822688B2 (ja) | 受発光素子 | |
JP6329287B2 (ja) | 受発光素子 | |
JP6654219B2 (ja) | 発光素子および発光素子パッケージ | |
KR20120088129A (ko) | 발광 다이오드 및 그의 제조 방법 | |
US20240146032A1 (en) | Quantum cascade element | |
KR20080069593A (ko) | 광전 반도체 칩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6117635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |