JP6117022B2 - 半導体装置 - Google Patents

Description

本発明は、酸化物半導体を用いる半導体装置の駆動方法、および半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献１参照）。

特開２００６−１６５５２８号公報

酸化物半導体を用いたトランジスタは比較的電界効果移動度が高く、オフ電流が極めて小さいなどのシリコン材料とは異なる特徴を有する。例えば、液晶ディスプレイ、ＥＬディスプレイ、電子ペーパー、記憶装置、演算装置などに酸化物半導体を用いたトランジスタを用いることにより、高付加価値の半導体装置を作製することができる。

上記のような半導体装置に用いられるトランジスタの電気特性には高い信頼性が望まれる。例えば、トランジスタのしきい値電圧の変動は、半導体装置の動作不良や消費電力の増加などを伴うため、しきい値電圧は極力安定化することが好ましい。

ｎチャネル型トランジスタにおいて、しきい値電圧の絶対値が大きい方向に変動した場合には、駆動電圧が低い状態ではスイッチング機能を果たすことができなくなる場合がある。また、しきい値電圧がマイナスの値になるまで変動した場合には、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンの状態となる場合がある。

したがって、本発明の一態様では、トランジスタを長期間安定して動作させることのできる回路の構成を提供することを目的の一つとする。または、当該回路を有する半導体装置を提供することを目的の一つとする。

本発明の一態様は、直列に接続された複数のトランジスタを有し、選択された一部のトランジスタは常時オン動作を維持し、その他のトランジスタは制御信号によってスイッチング動作をする回路、および該回路を有する半導体装置に関する。

本発明の一態様は、直列に接続されたｎ個（ｎは２以上の自然数）のトランジスタを有するトランジスタ群と、トランジスタ群の一端のソースまたはドレインと電気的に接続され、信号が入力される素子と、を有し、トランジスタ群の少なくとも一つのトランジスタをオン状態を維持したまま動作させ、トランジスタ群の中でオン状態を維持したまま動作するトランジスタ以外のトランジスタをスイッチング動作させる駆動手段と、トランジスタ群の中で、オン状態を維持したまま動作するトランジスタと、スイッチング動作をするトランジスタとを順次切り替える選択手段と、を有することを特徴とする半導体装置である。

上記素子には、容量素子を用いることができる。

また、上記素子には容量素子およびゲートが電気的に接続されるトランジスタを用いることができる。

また、上記素子には、容量素子および液晶素子を用いることができる。

また、上記素子には、一方の電極が電気的に接続される容量素子およびゲートが電気的に接続されるトランジスタを用いることができ、当該トランジスタのソースまたはドレインの一方に容量素子の他方の電極が電気的に接続され、当該トランジスタのソースまたはドレインの他方に発光素子が電気的に接続されていてもよい。

また、上記ｎ個のトランジスタには、チャネル形成領域に酸化物半導体が用いられていることが好ましい。

本発明の一態様を用いることにより、トランジスタを長期間安定して動作させることのできる回路を提供することができる。または、当該回路を有する半導体装置を提供することができる。

半導体装置の回路図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の回路図。 半導体装置の回路図。 ＢＴ試験前後のトランジスタのＩ−Ｖ特性を示す図。 トランジスタの平面図および断面図。 電子機器を示す図。 電子機器を示す図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。

（実施の形態１）
本実施の形態では、本発明の一態様における回路の構成および当該回路の駆動方法について説明する。

本発明の一態様の回路には、酸化物半導体をチャネル形成領域に有するトランジスタを用いる。酸化物半導体を用いたトランジスタは、シリコン材料と同じく、長期の電気的なストレスによって、その電気特性が変動することがある。図７（Ａ）、（Ｂ）は、酸化物半導体を用いたｎチャネル型トランジスタのゲートＢＴ試験前後のＩ−Ｖ特性である。試験に用いたトランジスタのサイズは、Ｌ／Ｗ＝６μｍ／５０μｍ、ゲート絶縁膜の厚さおよびその比誘電率は、Ｔｏｘ＝１００ｎｍ、Ｅｒ＝４．１である。

図７（Ａ）は、暗状態、室温でゲートに＋３０Ｖ、２０００秒間のストレス（＋ＢＴ試験）を与えたトランジスタのＩ−Ｖ特性である。＋ＢＴ試験では、ストレス印加後に、しきい値電圧（Ｖｔｈ）がプラス方向に変動していることがわかる。また、図７（Ｂ）は、暗状態、室温でゲートに−３０Ｖ、２０００秒間のストレス（−ＢＴ試験）を与えたトランジスタのＩ−Ｖ特性である。−ＢＴ試験では、ストレス印加後に、しきい値電圧がマイナス方向に変動していることがわかる。

このような加速試験の結果から、トランジスタの長時間動作における電気特性の変動の可能性が示唆される。初期がノーマリーオフのｎチャネル型トランジスタにおいて、しきい値電圧がプラス方向に変動した場合には、駆動電圧が低い状態ではスイッチング機能を果たすことができなくなる場合がある。また、しきい値電圧がマイナスの値になるまで変動した場合には、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンの状態となる場合がある。

特に記憶装置または表示装置などの半導体装置においては、通常の使用ではデータを保持する期間が最も長い。つまり、容量素子に電気的に接続されたトランジスタは、オンしている時間よりもオフしている時間のほうが長くなる。したがって、前述したトランジスタのＢＴ試験におけるしきい値電圧の変動現象を考慮すると、長時間の動作においては、−ＢＴ試験における変動現象が優勢となり、しきい値電圧はマイナス方向に変動しやすい。

このような、しきい値電圧の変動は、半導体装置の動作不良や消費電力の増加などを伴う。したがって、トランジスタのしきい値電圧は長時間の動作ストレスにおいても、極力変動を少なくすることが望ましい。

本発明の一態様は、＋ＢＴ試験と−ＢＴ試験では、トランジスタのしきい値電圧の変動方向が異なることに着目し、長時間の動作においても初期のしきい値電圧からの変動量を少なくすることのできる回路構成および当該回路の駆動方法を提供するものである。

図１は、本発明の一態様における回路構成の一例であり、第１の配線１１１、１１２、第２の配線１２０、第３の配線１３０、トランジスタ群１４０（第１のトランジスタ１４１、第２のトランジスタ１４２）、容量素子１５０を含む。

トランジスタ群１４０は、第１のトランジスタ１４１および第２のトランジスタ１４２のそれぞれのソースまたはドレインの一方が直列に電気的に接続された構成を有している。トランジスタ群１４０の一端（第１のトランジスタ１４１のソースまたはドレインの一方）は第２の配線１２０に電気的に接続され、トランジスタ群１４０の他端（第２のトランジスタ１４２のソースまたはドレインの一方）は容量素子１５０の一方の電極に電気的に接続され、容量素子１５０の他方の電極は第３の配線１３０に電気的に接続されている。また、第１のトランジスタ１４１および第２のトランジスタ１４２のゲートは、第１の配線１１１、１１２にそれぞれ電気的に接続されている。

第１の配線１１１，１１２は、トランジスタ群１４０のそれぞれのトランジスタをスイッチングさせるための電位を供給する信号線である。また、第２の配線１２０は、容量素子１５０に信号電荷を分配するための信号線、または容量素子１５０から信号電荷が再分配される信号線である。また、第３の配線１３０は、基準電位線であり、例えば接地電位などが供給される。なお、第３の配線１３０には接地電位に限らず、必要に応じた電位が供給されることもある。

なお、図１の回路は、記憶回路として用いられることができるほか、トランジスタ群１４０の他端に液晶素子を電気的に接続すれば、液晶表示装置として用いることができる。また、トランジスタ群１４０の他端にトランジスタのゲートを電気的に接続し、該トランジスタのソースまたはドレインの一方に発光素子を電気的に接続すれば、発光表示装置として用いることができる。

ここで、図１に示す二つの第１の配線１１１、１１２の一方には、トランジスタをオンすることのできる電位が常時供給され、第１の配線１１１、１１２の他方には、トランジスタをスイッチング動作させるための電位が供給される。すなわち、本発明の一態様は、トランジスタ群１４０の一方のトランジスタを常時オン状態で維持し、トランジスタ群１４０の他方のトランジスタをスイッチング動作を行うための制御用トランジスタとして機能させる駆動手段を有する。

トランジスタ群１４０の一方のトランジスタを常時オン状態とし、他方のトランジスタを制御用トランジスタとして機能させることで、第２の配線１２０から容量素子１５０への信号電荷の分配、容量素子における信号電荷の保持、第２の配線１２０への信号電荷の再分配を行うことができる。

なお、トランジスタ群１４０の一方のトランジスタは常時オン状態とすることが好ましいが、容量素子において信号電荷が保持されている期間に限ってはオフする期間を設けても良い。

前述したＢＴ試験の結果によると、常時オン状態のトランジスタのしきい値電圧はプラス方向に変動し、制御用トランジスタのしきい値電圧はマイナス方向に変動することになるが、本発明の一態様では、常時オン状態のトランジスタと制御用トランジスタの役割を順次切り替える選択手段を有し、しきい値電圧の変動方向を反転させて、元のしきい値電圧に近づくように制御する。

なお、常時オン動作を行うトランジスタとスイッチング動作を行う制御用トランジスタを順次切り替える選択手段としては、タイマーやトランジスタのしきい値電圧の変動量を検出する手段を用いて、トランジスタの役割を切り替えるタイミングを決定する手段と、二つの第１の配線１１１、１１２に供給する電位を入れ替える手段などを用いることができる。

このように、常時オンのトランジスタと制御用トランジスタの役割を適宜繰り返して切り替えることにより、トランジスタのしきい値電圧の変動を極力抑えることができる。

なお、トランジスタ群１４０は、図２に示すように、第１のトランジスタ１１４１、第ｎ−１のトランジスタ１１４２、第ｎのトランジスタ１１４３を含む複数のトランジスタが直列に電気的に接続された構成であってもよい。図１の構成も含め、トランジスタの数は、ｎ個（ｎは２以上の自然数）以下とすることができる。これに伴い、第１の配線１１１１、１１１２、１１１３を含む構成となり、第１の配線はｎ本となる。また、選択される制御用トランジスタは（１個以上ｎ−１個以下）とすることができる。

また、第１の配線１１１、第１の配線１１２に供給する電位を入れ替えは、例えば、図３に示すような回路を用いればよい。図３に示す回路は、図１の回路における第１の配線１１１と第１の配線１１２に対して、供給する電位を入れ替える回路であり、高電位電源２１０、ローデコーダ２２０、アナログスイッチ２３０を有する。信号配線２４０より選択信号を入力し、アナログスイッチ２３０でパスを切り替えることにより、第１の配線１１１と第１の配線１１２に供給される電位を入れ替えることができる。高電位電源２１０からは、トランジスタを常時オンする電位を供給することができ、ローデコーダ２２０からは、トランジスタをスイッチングする制御電位を供給することができる。

次に、図１の回路構成を記憶装置として用いる例について説明する。当該記憶装置は、酸化物半導体を用いたトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置である。なお、図１の構成に替えて、図２の構成を用いても良い。

本実施の形態で説明する記憶装置において、図１に示す第２の配線１２０はビット線、第１の配線１１１、１１２はワード線として作用する。

まず、記憶装置に、情報の書き込みおよび保持を行う場合について説明する。

まず、本発明の一態様の駆動手段を用いて、第１のトランジスタ１４１を制御用トランジスタとして選択し、第１のトランジスタ１４１および第２のトランジスタ１４２がオン状態となる電位を第１の配線１１１、１１２に供給する。なお、制御用トランジスタの選択は、上記トランジスタをオンした後に行ってもよい。

この動作により、第２の配線１２０の電位が、容量素子１５０の一方の端子に与えられる（書き込み）。その後、第１の配線１１１の電位を第１のトランジスタ１４１がオフ状態となる電位として、第１のトランジスタ１４１をオフ状態とすることにより、容量素子１５０の一方の端子の電位が保持される（保持）。ここで、第２のトランジスタ１４２はオン状態を維持したままである。

酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。このため、第１のトランジスタ１４１をオフ状態とすることで、容量素子１５０の第１の端子の電位（あるいは、容量素子１５０に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、情報の読み出しについて説明する。第１のトランジスタ１４１をオン状態とすると、浮遊状態である第２の配線１２０と容量素子１５０とが導通し、第２の配線１２０と容量素子１５０の間で電荷が再分配される。その結果、第２の配線１２０の電位が変化する。第２の配線１２０の電位の変化量は、容量素子１５０の第１の端子の電位（あるいは容量素子１５０に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子１５０の第１の端子の電位をＶ、容量素子１５０の容量をＣ、第２の配線１２０が有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の第２の配線１２０の電位をＶＢ０とすると、電荷が再分配された後の第２の配線１２０の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、容量素子１５０の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第２の配線１２０の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第２の配線１２０の電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第２の配線１２０の電位を所定の電位と比較することで、情報を読み出すことができる。

このように、記憶装置が有する容量素子１５０に蓄積された電荷は、長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

上述したような情報の書き込み、保持、読み出しを長期に渡って繰り返して行うことにより、第１のトランジスタ１４１のしきい値電圧はマイナス方向に変動し、第２のトランジスタ１４２はプラス方向に変動する。

次に、本発明の一態様の選択手段を用いて、第１のトランジスタ１４１と第２のトランジスタ１４２の役割を切り替える。そして、上述した情報の書き込み、保持、読み出しを長期に渡って繰り返して行うにより、第１のトランジスタ１４１のしきい値電圧はプラス方向に変動し、第２のトランジスタ１４２はマイナス方向に変動する。

このように、第１のトランジスタ１４１と第２のトランジスタ１４２の役割の切り替えを繰り返して行うことにより、しきい値電圧の一方向への大きな変動を抑えることができ、元のしきい値電圧に近づくように制御することができる。

以上のように、本発明の一態様の回路構成およびその駆動方法は、記憶装置に適用することができ、当該回路に用いられるトランジスタのしきい値電圧の変動を極力抑えることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、実施の形態１で説明した回路構成を有し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置の他の例について説明する。

図４に示す記憶装置は、第１の半導体材料を用いた第１のトランジスタ１４１および第２のトランジスタ１４２、第２の半導体材料を用いた第３のトランジスタ１６０、容量素子１５０を有している。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体とし、第２の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いたトランジスタを用いる他は、記憶装置に用いられる材料や構造など、記憶装置の具体的な構成をここで示すものに限定する必要はない。

図４における第３のトランジスタ１６０は、半導体材料（例えば、結晶性シリコンなど）を含む基板に設けられたチャネル形成領域を有する。例えば、結晶性シリコン基板を用いた第３のトランジスタ１６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。

第１のトランジスタ１４１および第２のトランジスタ１４２は、酸化物半導体層にチャネルが形成されるトランジスタである。第１のトランジスタ１４１および第２のトランジスタ１４２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

第３のトランジスタ１６０と第１のトランジスタ１４１および第２のトランジスタ１４２は重畳するように形成することができるため、その占有面積を低減することができる。したがって、記憶装置の集積度を高めることができる。

図４においては、第１のトランジスタ１４１、第２のトランジスタ１４２、容量素子１５０、第２の配線１２０、第１の配線１１１、１１２、第３の配線１３０は実施の形態１で説明した図１の構成と同じであり、トランジスタ群の他端のソースまたはドレインに第３のトランジスタ１６０のゲートが電気的に接続されている点が図１の構成とは異なる。なお、図１の構成に替えて、図２の構成を用いても良い。

図４に示す記憶装置では、第３のトランジスタ１６０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、実施の形態１で説明した本発明の一態様の駆動手段を用いて、第１のトランジスタ１４１を制御用トランジスタとして選択し、第１のトランジスタ１４１および第２のトランジスタ１４２がオン状態となる電位を第１の配線１１１、１１２に供給する。なお、制御用トランジスタの選択は、上記トランジスタをオンした後に行ってもよい。

この動作より、第２の配線１２０の電位が、第３のトランジスタ１６０のゲート電極層、および容量素子１５０の一方の端子に与えられる。すなわち、第３のトランジスタ１６０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第１の配線１１１の電位を第１のトランジスタ１４１がオフ状態となる電位として、第１のトランジスタ１４１をオフ状態とすることにより、第３のトランジスタ１６０のゲート電極層、および容量素子１５０の一方の端子の電位が保持される（保持）。ここで、第２のトランジスタ１４２はオン状態を維持したままである。

第１のトランジスタ１４１のオフ電流は極めて小さいため、第３のトランジスタ１６０のゲート電極層の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第４の配線１７０に所定の電位（定電位）を与えた状態で、第３の配線１３０に適切な電位（読み出し電位）を与えると、第３のトランジスタ１６０のゲート電極層に保持された電荷量に応じて、第５の配線１８０は異なる電位をとる。一般に、第３のトランジスタ１６０をｎチャネル型とすると、第３のトランジスタ１６０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、第３のトランジスタ１６０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、第３のトランジスタ１６０を「オン状態」とするために必要な第３の配線１３０の電位をいうものとする。したがって、第３の配線１３０の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの中間の電位Ｖ_０とすることにより、第３のトランジスタ１６０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第１の配線１１１の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、第３のトランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第３の配線１３０の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、第３のトランジスタ１６０は「オフ状態」のままである。このため、第５の配線１８０の電位を判別することで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらず第３のトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第１の配線１１１に与えればよい。または、ゲート電極層の状態にかかわらず第３のトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第１の配線１１１に与えればよい。

本実施の形態に示す記憶装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

上述したような情報の書き込み、保持、読み出しを長期に渡って繰り返して行うことにより、第１のトランジスタ１４１のしきい値電圧はマイナス方向に変動し、第２のトランジスタ１４２はプラス方向に変動する。

次に、実施の形態１で説明した本発明の一態様の選択手段を用いて、第１のトランジスタ１４１と第２のトランジスタ１４２の役割を切り替える。そして、上述した情報の書き込み、保持、読み出しを長期に渡って繰り返して行うにより、第１のトランジスタ１４１のしきい値電圧はプラス方向に変動し、第２のトランジスタ１４２はマイナス方向に変動する。

このように、第１のトランジスタ１４１と第２のトランジスタ１４２の役割の切り替えを繰り返して行うことにより、しきい値電圧の一方向への大きな変動を抑えることができ、元のしきい値電圧に近づくように制御することができる。

また、本実施の形態に示す記憶装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る記憶装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、本発明の一態様の回路構成およびその駆動方法は、記憶装置に適用することができ、当該回路に用いられるトランジスタのしきい値電圧の変動を極力抑えることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、実施の形態１で説明した回路構成を有する表示装置の例について説明する。

図５は、図１に示す回路構成を液晶表示装置の画素に用いる例を示した回路構成である。図５においては、第１のトランジスタ１４１、第２のトランジスタ１４２、容量素子１５０、第１の配線１１１、１１２、第２の配線１２０、第３の配線１３０は実施の形態１で説明した図１の構成と同じであり、トランジスタ群の他端のソースまたはドレインに液晶素子３１０の一方の電極が電気的に接続されている点が図１の構成とは異なる。なお、図１の構成に替えて、図２の構成を用いても良い。なお、液晶素子３１０の他方の電極は、第３の配線１３０と電気的に接続されていてもよい。

図５に示す液晶表示装置では、少なくとも容量素子１５０の電位が保持可能という特徴を生かすことで、次のように、画像情報の書き込み、保持が可能である。

まず、実施の形態１で説明した本発明の一態様の駆動手段を用いて、第１のトランジスタ１４１を制御用トランジスタとして選択し、第１のトランジスタ１４１および第２のトランジスタ１４２がオン状態となる電位を第１の配線１１１、１１２に供給する。なお、制御用トランジスタの選択は、上記トランジスタをオンした後に行ってもよい。

この動作により、第２の配線１２０の電位が、容量素子１５０の一方の端子、および液晶素子３１０の一方の端子に与えられる。すなわち、容量素子１５０には、所定の電荷が与えられる（書き込み）。ここで、液晶素子３１０は、供給される画像情報（電位）に応じて、光の透過率が制御される。

その後、第１の配線１１１の電位を第１のトランジスタ１４１がオフ状態となる電位として、第１のトランジスタ１４１をオフ状態とすることにより、容量素子１５０の一方の端子、および液晶素子３１０の一方の端子の電位が保持される（保持）。ここで、第２のトランジスタ１４２はオン状態を維持したままである。

本実施の形態に示す液晶表示装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり画像情報を保持することが可能である。つまり、画像を書き換える間隔を極端に長くすることができ、消費電力を低減することができる。

上述したような画像情報の書き込み、保持を長期に渡って繰り返して行うことにより、第１のトランジスタ１４１のしきい値電圧はマイナス方向に変動し、第２のトランジスタ１４２はプラス方向に変動する。

次に、実施の形態１で説明した本発明の一態様の選択手段を用いて、第１のトランジスタ１４１と第２のトランジスタ１４２の役割を切り替える。そして、上述した画像情報の書き込み、保持を長期に渡って繰り返して行うにより、第１のトランジスタ１４１のしきい値電圧はプラス方向に変動し、第２のトランジスタ１４２はマイナス方向に変動する。

このように、第１のトランジスタ１４１と第２のトランジスタ１４２の役割の切り替えを繰り返して行うことにより、しきい値電圧の一方向への大きな変動を抑えることができ、元のしきい値電圧に近づくように制御することができる。

図６は、図１に示す回路構成を発光表示装置の画素に用いる例を示した回路構成である。図６においては、第１のトランジスタ１４１、第２のトランジスタ１４２、容量素子１５０、第１の配線１１１、１１２、第２の配線１２０、第３の配線１３０は実施の形態１で説明した図１の構成と同じであり、トランジスタ群の他端のソースまたはドレインに第４のトランジスタ１９０のゲートが電気的に接続され、当該トランジスタのソースまたはドレインの一方に容量素子１５０の他方の電極が電気的に接続され、当該トランジスタのソースまたはドレインの他方に発光素子３２０の一方の電極が電気的に接続されている点が図１とは異なる。なお、図１の構成に替えて、図２の構成を用いても良い。

図６に示す発光表示装置では、少なくとも容量素子１５０の電位が保持可能という特徴を生かすことで、次のように、画像情報の書き込み、保持が可能である。

まず、実施の形態１で説明した本発明の一態様の駆動手段を用いて、第１のトランジスタ１４１を制御用トランジスタとして選択し、第１のトランジスタ１４１および第２のトランジスタ１４２がオン状態となる電位を第１の配線１１１、１１２に供給する。なお、制御用トランジスタの選択は、上記トランジスタをオンした後に行ってもよい。

この動作により、第２の配線１２０の電位が、容量素子１５０の一方の端子、および第４のトランジスタ１９０のゲート電極に与えられる。すなわち、容量素子１５０および第４のトランジスタ１９０のゲートを含むノードには、所定の電荷が与えられる（書き込み）。ここで、第４のトランジスタ１９０は、当該ノードに供給された画像情報（電位）に応じた電流を発光素子３２０に流し、発光強度を制御する。なお、第３の配線１３０と発光素子３２０の他方の電極との電位差は、第４のトランジスタ１９０のしきい値電圧と、発光素子３２０のしきい値電圧の合計電圧よりも大きくなるように設定する。

その後、第１の配線１１１の電位を第１のトランジスタ１４１がオフ状態となる電位として、第１のトランジスタ１４１をオフ状態とすることにより、容量素子１５０および第４のトランジスタ１９０のゲートを含むノードの電位が保持される（保持）。ここで、第２のトランジスタ１４２はオン状態を維持したままである。

本実施の形態に示す発光表示装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり画像情報を保持することが可能である。つまり、画像を書き換える間隔を極端に長くすることができ、消費電力を低減することができる。

上述したような画像情報の書き込み、保持を長期に渡って繰り返して行うことにより、第１のトランジスタ１４１のしきい値電圧はマイナス方向に変動し、第２のトランジスタ１４２はプラス方向に変動する。

次に、実施の形態１で説明した本発明の一態様の選択手段を用いて、第１のトランジスタ１４１と第２のトランジスタ１４２の役割を切り替える。そして、上述した画像情報の書き込み、保持を長期に渡って繰り返して行うことにより、第１のトランジスタ１４１のしきい値電圧はプラス方向に変動し、第２のトランジスタ１４２はマイナス方向に変動する。

このように、第１のトランジスタ１４１と第２のトランジスタ１４２の役割の切り替えを繰り返して行うことにより、しきい値電圧の一方向への大きな変動を抑えることができ、元のしきい値電圧に近づくように制御することができる。

以上のように、本発明の一態様の回路構成およびその駆動方法は、表示装置に適用することができ、当該回路に用いられるトランジスタのしきい値電圧の変動を極力抑えることができる。なお、本実施の形態に示した表示装置の画素回路は一例であり、本実施の形態の回路を含むことにより構成される他の画素回路も本発明の一態様に含まれる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、実施の形態１、２および３で説明した記憶装置または表示装置に用いることのできる、オフ電流の著しく小さいトランジスタおよび該トランジスタを構成する材料について説明する。

図８（Ａ）は、トランジスタの上面図であり、図８（Ｂ）は、図１（Ａ）に示す線分Ａ１−Ａ２における断面図である。なお、図８（Ａ）では明瞭化のため、一部の構成要素を省いて図示してある。

図８（Ａ）、（Ｂ）に示すトランジスタ２１９１は、基板２１００上に形成された下地絶縁膜２１１０と、該下地絶縁膜上に形成された半導体層２１２０と、該半導体層上に形成されたソース電極２１５０ａおよびドレイン電極２１５０ｂと、半導体層２１２０、ソース電極２１５０ａ、ドレイン電極２１５０上に形成されたゲート絶縁膜２１３０と、半導体層２１２０、ソース電極２１５０ａ、ドレイン電極２１５０ｂと重畳するようにゲート絶縁膜２１３０上に形成されたゲート電極２１４０と、ゲート絶縁膜２１３０およびゲート電極２１４０上に形成された保護膜２１６０と、該保護膜上に形成された平坦化膜２１７０を有する。なお、保護膜２１６０および平坦化膜２１７０は必要に応じて設ければよい。

なお、図８では一例としてノンセルフアラインのトップゲート型のトランジスタを示したが、セルフアラインのトップゲート型やボトムゲート型であってもよい。

オフ電流の著しく小さいトランジスタを形成するには、図８（Ａ）、（Ｂ）に示す半導体層２１２０に酸化物半導体などのバンドギャップの広い半導体を用いることが好ましい。

シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料の一例としては、酸化物半導体の他に、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体などがあるが、酸化物半導体は、炭化珪素や窒化ガリウムと異なり、スパッタリング法や湿式法により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンまたは窒化ガリウムとは異なり、酸化物半導体は室温でも成膜が可能なため、ガラス基板上への成膜、或いはシリコンを用いた集積回路上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。

また、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）の導電型は、ｉ型またはｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。

具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。

なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる半導体材料としては好適である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、これらに限られず、必要とする電気的特性（移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタリング法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、結晶が形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上、好ましくは９５％以上である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。

また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。

そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を施す。

酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。

なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素欠損が形成される場合がある。そこで、上記加熱処理の後に、酸化物半導体膜に酸素を供給する処理を行い、酸素欠損を低減させることが望ましい。

例えば、酸素を含むガス雰囲気下において加熱処理を行うことで、酸化物半導体膜に酸素を供給することができる。酸素を供給するための加熱処理は、上述した、水分または水素の濃度を低減するための加熱処理と同様の条件で行えば良い。ただし、酸素を供給するための加熱処理は、酸素ガス、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）などの酸素を含むガス雰囲気下において行う。

上記酸素を含むガスには、水、水素などの濃度が低いことが好ましい。具体的には、酸素を含むガス内に含まれる不純物濃度を、１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。

或いは、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いて、酸化物半導体膜に酸素を供給することができる。上記方法を用いて酸素を酸化物半導体膜に供給した後、酸化物半導体膜に含まれる結晶部が損傷を受けた場合は、加熱処理を行い、損傷を受けた結晶部を修復するようにしても良い。

また、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用い、上記絶縁膜から酸化物半導体膜に酸素を供給するようにしても良い。酸素を含む絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素を半導体膜に添加することをいう。また、酸素ドープには、プラズマ化した酸素を半導体膜に添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領域を有する絶縁膜を形成することができる。そして、酸素を含む絶縁膜を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体の、化学量論的組成を満たすことができる。その結果、酸化物半導体膜をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。

酸素を絶縁膜から酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。

以下では、酸化物半導体膜の構造について説明する。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のモル数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のモル数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するモル数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態においては、電子機器の例について説明する。

図９（Ａ）乃至図９（Ｈ）、図１０（Ａ）乃至図１０（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図９（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図９（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図９（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図９（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図９（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図９（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図９（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図１０（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図１０（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１０（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図１０（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。

図９（Ａ）乃至図９（Ｈ）、図１０（Ａ）乃至図１０（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図９（Ａ）乃至図９（Ｈ）、図１０（Ａ）乃至図１０（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示装置、または何らかの情報を記憶する記憶装置を有することを特徴とする。なお、これらの表示装置、記憶装置には、他の実施の形態で説明した本発明の一態様の表示装置、記憶装置を用いることができる。

次に、半導体装置の応用例を説明する。

図１０（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図１０（Ｅ）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

図１０（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は表示パネル５０２６の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

次に、半導体装置を、移動体と一体にして設けた例について示す。

図１０（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

図１０（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図１０（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作することで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１１１ 第１の配線
１１２ 第１の配線
１２０ 第２の配線
１３０ 第３の配線
１４０ トランジスタ群
１４１ 第１のトランジスタ
１４２ 第２のトランジスタ
１５０ 容量素子
１６０ 第３のトランジスタ
１７０ 第４の配線
１８０ 第５の配線
１９０ 第４のトランジスタ
２１０ 高電位電源
２２０ ローデコーダ
２３０ アナログスイッチ
２４０ 信号配線
３１０ 液晶素子
３２０ 発光素子
１１１１ 第１の配線
１１１２ 第１の配線
１１１３ 第１の配線
１１４１ 第１のトランジスタ
１１４２ 第ｎ−１のトランジスタ
１１４３ 第ｎのトランジスタ
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部

Claims (5)

1. 直列に接続されたｎ個（ｎは２以上の自然数）のトランジスタを有するトランジスタ群と、
   前記トランジスタ群の一端のソースまたはドレインと電気的に接続され、信号が入力される素子と、を有し、
   前記トランジスタ群の少なくとも一つのトランジスタをオン状態を維持したまま動作させ、前記トランジスタ群の中でオン状態を維持したまま動作するトランジスタ以外のトランジスタをスイッチング動作させる駆動手段と、
   前記トランジスタ群の中で、オン状態を維持したまま動作するトランジスタと、スイッチング動作をするトランジスタとを順次切り替える選択手段と、を有し、
   前記ｎ個のトランジスタはチャネル形成領域に酸化物半導体が用いられていることを特徴とする半導体装置。
2. 請求項１において、前記素子は容量素子であることを特徴とする半導体装置。
3. 請求項１において、前記素子は容量素子およびゲートが電気的に接続されるトランジスタであることを特徴とする半導体装置。
4. 請求項１において、前記素子は容量素子および液晶素子であることを特徴とする半導体装置。
5. 請求項１において、前記素子は、一方の電極が電気的に接続される容量素子およびゲートが電気的に接続されるトランジスタであり、当該トランジスタのソースまたはドレインの一方に前記容量素子の他方の電極が電気的に接続され、当該トランジスタのソースまたはドレインの他方に発光素子が電気的に接続されていることを特徴とする半導体装置。

Images