JP6116728B2 - 半導体光検出素子 - Google Patents

Description

本発明は、光検出装置に関する。

ガイガーモードで動作する複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されたクエンチング抵抗と、を備えているフォトダイオードアレイ（半導体光検出素子）が知られている（たとえば、特許文献１参照）。このフォトダイオードアレイでは、画素を構成するアバランシェフォトダイオードがフォトンを検出してガイガー放電したとき、アバランシェフォトダイオードに接続されたクエンチング抵抗の働きにより、パルス状の信号を得る。それぞれのアバランシェフォトダイオードが、各々フォトンをカウントする。このため、同じタイミングで複数個のフォトンが入射した時においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。

特開２０１１−００３７３９号公報

光検出装置では、大面積化の要求に応えるため、上述したフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有する半導体光検出素子が用いられることがある。複数のチャンネルを有する半導体光検出素子では、各チャンネルから出力される信号を導くための配線の距離（以下、「配線距離）と称する）が、チャンネル間で異なることがある。配線距離がチャンネル間で異なると、配線が有する抵抗及び容量の影響を受けて、時間分解能がチャンネル間で異なってしまう。

チャンネル間で時間分解能を同じとするためには、配線距離が長いチャンネルに合わせて各チャンネルの配線距離を設定する必要がある。しかしながら、この場合、各チャンネルの配線距離が、比較的長くなってしまい、時間分解能の向上には限界がある。

本発明は、大面積化を図りつつ、時間分解能をより一層向上することが可能な光検出装置を提供することを目的とする。

本発明に係る光検出装置は、互いに対向する第一及び第二主面を含む半導体基板を有する半導体光検出素子と、半導体光検出素子に対向配置されると共に、半導体基板の第二主面と対向する第三主面と該第三主面と対向する第四主面とを有する搭載基板と、を備え、半導体光検出素子は、ガイガーモードで動作すると共に半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されると共に半導体基板の第一主面側に配置されたクエンチング抵抗と、クエンチング抵抗が並列に接続されると共に半導体基板の第一主面側に配置された信号線と、を含むフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有し、搭載基板は、チャンネル毎に対応した複数の第一電極が第三主面側に配置されると共に、複数の第一電極と電気的に接続され且つ各チャンネルからの出力信号を処理する信号処理部が第四主面側に配置されており、半導体基板には、チャンネル毎に、信号線と電気的に接続され且つ第一主面側から第二主面側まで貫通した貫通電極が形成され、貫通電極と、該貫通電極に対応する第一電極と、がバンプ電極を介して電気的に接続されていることを特徴とする。

本発明に係る光検出装置では、半導体光検出素子が、上述したフォトダイオードアレイを一つのチャンネルとして、複数のチャンネルを有しているので、大面積化が図られた光検出装置を実現することができる。

本発明では、半導体光検出素子の半導体基板に、信号線と電気的に接続され且つ第一主面側から第二主面側まで貫通した貫通電極がチャンネル毎に形成され、半導体光検出素子の貫通電極と、搭載基板の第一電極と、がバンプ電極を介して電気的に接続されているので、各チャンネルの配線距離を極めて短くできると共に、その値をばらつきなく揃えることができる。したがって、配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能が向上する。

半導体基板の第一主面側に配置され、半導体基板の第一主面と対向する第五主面と該第五主面と対向する第六主面とを有するガラス基板を更に備え、半導体基板の側面とガラス基板の側面とは面一とされていてもよい。この場合、ガラス基板により、半導体基板の機械的強度を高めることができる。また、半導体基板の側面とガラス基板の側面とが面一であるため、デッドスペースを低減できる。

ガラス基板の第六主面が平坦であってもよい。この場合、ガラス基板へのシンチレータの設置を極めて容易に行うことができる。

貫通電極が、チャンネルの中央領域に位置していてもよい。この場合、各チャンネルにおいて、アバランシェフォトダイオードから貫通電極までの配線距離を短くすることができる。

貫通電極が、各チャンネル間の領域に位置していてもよい。この場合、各チャンネルでの開口率の低下を防ぐことができる。

半導体光検出素子は、半導体基板の第一主面側に配置され、信号線と貫通電極とを接続する第二電極を更に含んでいてもよい。この場合、信号線と貫通電極とを確実に電気的に接続することができる。

本発明によれば、大面積化を図りつつ、時間分解能をより一層向上することが可能な光検出装置を提供することができる。

本実施形態に係る光検出装置を示す概略斜視図である。 本実施形態に係る光検出装置の断面構成を説明するための図である。 半導体光検出素子の概略平面図である。 半導体光検出素子の概略平面図である。 フォトダイオードアレイの概略平面図である。 光検出装置の回路図である。 搭載基板の概略平面図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 本実施形態に係る光検出装置の製造過程を説明するための図である。 半導体光検出素子の概略平面図である。 フォトダイオードアレイの概略平面図である。 本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。 半導体光検出素子の概略平面図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１〜図７を参照して、本実施形態に係る光検出装置１の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、本実施形態に係る光検出装置の断面構成を説明するための図である。図３及び図４は、半導体光検出素子の概略平面図である。図５は、フォトダイオードアレイの概略平面図である。図６は、光検出装置の回路図である。図７は、搭載基板の概略平面図である。

光検出装置１は、図１及び図２に示されるように、半導体光検出素子１０、搭載基板２０、及びガラス基板３０を備えている。搭載基板２０は、半導体光検出素子１０に対向配置されている。ガラス基板３０は、半導体光検出素子１０に対向配置されている。半導体光検出素子１０は、搭載基板２０とガラス基板３０との間に配置されている。

半導体光検出素子１０は、図３にも示されるように、一つのフォトダイオードアレイＰＤＡを一つのチャンネルとして、複数のチャンネル、すなわち複数のフォトダイオードアレイＰＤＡを有している。半導体光検出素子１０は、平面視で矩形形状を呈する半導体基板１Ｎを有している。半導体基板１Ｎは、互いに対向する主面１Ｎａと主面１Ｎｂとを含んでいる。半導体基板１Ｎは、Ｓｉからなる、Ｎ型（第一導電型）の半導体基板である。

各フォトダイオードアレイＰＤＡは、半導体基板１Ｎに形成された複数のアバランシェフォトダイオードＡＰＤを含んでいる。それぞれのアバランシェフォトダイオードＡＰＤには、図５にも示されるように、クエンチング抵抗Ｒ１が直列に接続されている。一つのアバランシェフォトダイオードＡＰＤは、各フォトダイオードアレイＰＤＡにおける一つの画素を構成している。各アバランシェフォトダイオードＡＰＤは、それぞれクエンチング抵抗Ｒ１と直列に接続された形で、全て並列に接続されており、電源から逆バイアス電圧が印加される。アバランシェフォトダイオードＡＰＤからの出力電流は、後述する信号処理部ＳＰによって検出される。

個々のアバランシェフォトダイオードＡＰＤは、Ｐ型（第二導電型）の第一半導体領域１ＰＡと、Ｐ型（第二導電型）の第二半導体領域１ＰＢと、を有している。第一半導体領域１ＰＡは、半導体基板１Ｎの主面１Ｎａ側に形成されている。第二半導体領域１ＰＢは、第一半導体領域１ＰＡ内に形成され且つ第一半導体領域１ＰＡよりも不純物濃度が高い。第二半導体領域１ＰＢの平面形状は、たとえば多角形（本実施形態では、四角形）である。第一半導体領域１ＰＡの深さは、第二半導体領域１ＰＢよりも深い。

半導体基板１Ｎは、Ｎ型（第一導電型）の半導体領域１ＰＣを有している。半導体領域１ＰＣは、半導体基板１Ｎの主面１Ｎａ側に形成されている。半導体領域１ＰＣは、後述する貫通電極ＴＥが配置される貫通孔ＴＨに、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に形成されるＰＮ接合が露出するのを防ぐ。半導体領域１ＰＣは、貫通孔ＴＨ（貫通電極ＴＥ）に対応する位置に形成されている。

アバランシェフォトダイオードＡＰＤは、図５に示されるように、半導体基板１Ｎの主面１Ｎａ側にそれぞれ配置された、電極Ｅ１を有している。電極Ｅ１は、第二半導体領域１ＰＢに電気的に接続されている。アバランシェフォトダイオードＡＰＤは、半導体基板１Ｎの主面１Ｎｂ側に配置された、半導体基板１Ｎに電気的に接続された電極（図示省略）を有している。第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して電極Ｅ１に電気的に接続されている。

フォトダイオードアレイＰＤＡは、図５に示されるように、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ１を介して形成された信号線ＴＬと電極Ｅ３とを有している。信号線ＴＬと電極Ｅ３とは、半導体基板１Ｎの主面１Ｎａ側に配置されている。電極Ｅ３は、各チャンネル（フォトダイオードアレイＰＤＡ）の中央領域に位置している。

信号線ＴＬは、複数の信号線ＴＬ１と複数の信号線ＴＬ２とを含んでいる。各信号線ＴＬ１は、平面視で、隣接するアバランシェフォトダイオードＡＰＤ間をＹ軸方向に延びている。各信号線ＴＬ２は、隣接するアバランシェフォトダイオードＡＰＤ間をＸ軸方向に延びて、複数の信号線ＴＬ１同士を電気的に接続する。信号線ＴＬ２は、電極Ｅ３に接続されている。信号線ＴＬ１は、電極Ｅ３に直接接続されるものを除いて、信号線ＴＬ２を介して電極Ｅ３に電気的に接続されている。

フォトダイオードアレイＰＤＡは、個々のアバランシェフォトダイオードＡＰＤ毎に、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ１を介して形成されたクエンチング抵抗Ｒ１を有している。すなわち、クエンチング抵抗Ｒ１は、半導体基板１Ｎの主面１Ｎａ側に配置されている。クエンチング抵抗Ｒ１は、その一方端が電極Ｅ１に接続され、その他方端が信号線ＴＬ１接続されている。図３及び図５では、構造の明確化のため、図２に示した絶縁層Ｌ１，Ｌ３の記載を省略している。

アバランシェフォトダイオードＡＰＤ（第一半導体領域１ＰＡの直下の領域）それぞれは、クエンチング抵抗Ｒ１を介して、信号線ＴＬ１に接続されている。１つの信号線ＴＬ１には、複数のアバランシェフォトダイオードＡＰＤが、それぞれクエンチング抵抗Ｒ１を介して接続されている。

半導体基板１Ｎの主面１Ｎａ側には、絶縁層Ｌ３が配置されている。絶縁層Ｌ３は、電極Ｅ１，Ｅ３、クエンチング抵抗Ｒ１、及び信号線ＴＬを覆うように形成されている。

各フォトダイオードアレイＰＤＡは、貫通電極ＴＥを含んでいる。貫通電極ＴＥは、個々のフォトダイオードアレイＰＤＡ毎、すなわち個々のチャンネル毎に設けられている。貫通電極ＴＥは、半導体基板１Ｎを、主面１Ｎａ側から主面１Ｎｂ側まで貫通して形成されている。すなわち、貫通電極ＴＥは、半導体基板１Ｎを貫通する貫通孔ＴＨ内に配置されている。絶縁層Ｌ２は、貫通孔ＴＨ内にも形成されている。したがって、貫通電極ＴＥは、絶縁層Ｌ２を介して、貫通孔ＴＨ内に配置される。

貫通電極ＴＥは、その一方端が電極Ｅ３に接続されている。すなわち、電極Ｅ３は、信号線ＴＬと貫通電極ＴＥとを接続している。クエンチング抵抗Ｒ１は、信号線ＴＬ及び電極Ｅ３を介して、貫通電極ＴＥに電気的に接続されている。

クエンチング抵抗Ｒ１は、これが接続される電極Ｅ１よりも抵抗率が高い。クエンチング抵抗Ｒ１は、たとえばポリシリコンからなる。クエンチング抵抗Ｒ１の形成方法としては、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。

電極Ｅ１，Ｅ３及び貫通電極ＴＥはアルミニウムなどの金属からなる。半導体基板がＳｉからなる場合には、電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどもよく用いられる。電極Ｅ１，Ｅ３及び貫通電極ＴＥの形成方法としては、スパッタ法を用いることができる。

Ｓｉを用いた場合におけるＰ型不純物としてはＢなどの３族元素が用いられ、Ｎ型不純物としては、Ｎ、Ｐ又はＡｓなどの５族元素が用いられる。半導体の導電型であるＮ型とＰ型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法としては、拡散法やイオン注入法を用いることができる。

絶縁層Ｌ１，Ｌ２，Ｌ３の材料としては、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層Ｌ１，Ｌ２，Ｌ３の形成方法としては、絶縁層Ｌ１，Ｌ２，Ｌ３がＳｉＯ２からなる場合には、熱酸化法又はスパッタ法を用いることができる。

上述の構造の場合、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、アバランシェフォトダイオードＡＰＤが形成されている。半導体基板１Ｎは、基板１Ｎの裏面に形成された電極（図示省略）に電気的に接続され、第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して、電極Ｅ１に接続されている。クエンチング抵抗Ｒ１はアバランシェフォトダイオードＡＰＤに対して直列に接続されている（図６参照）。

フォトダイオードアレイＰＤＡにおいては、個々のアバランシェフォトダイオードＡＰＤをガイガーモードで動作させる。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）をアバランシェフォトダイオードＡＰＤのアノード／カソード間に印加する。すなわち、アノードには（−）電位Ｖ１を、カソードには（＋）電位Ｖ２を印加する。これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。

アノードはＰ型の第一半導体領域１ＰＡであり、カソードはＮ型の半導体基板１Ｎである。アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、基板内部で光電変換が行われて光電子が発生する。第一半導体領域１ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は半導体基板１Ｎの裏面に形成された電極に向けて流れる。すなわち、フォトダイオードアレイＰＤＡのいずれかの画素（アバランシェフォトダイオードＡＰＤ）に光（フォトン）が入射すると、増倍されて、信号として電極Ｅ３（貫通電極ＴＥ）から取り出される。

個々のアバランシェフォトダイオードＡＰＤに接続されたクエンチング抵抗Ｒ１の他方端は、半導体基板１Ｎの表面に沿って共通の信号線ＴＬに電気的に接続されている。複数のアバランシェフォトダイオードＡＰＤは、ガイガーモードで動作しており、各アバランシェフォトダイオードＡＰＤは、共通の信号線ＴＬに接続されている。このため、複数のアバランシェフォトダイオードＡＰＤに同時にフォトンが入射した場合、複数のアバランシェフォトダイオードＡＰＤの出力は全て共通の信号線ＴＬに入力され、全体としては入射フォトン数に応じた高強度の信号として計測される。そして、半導体光検出素子１０では、チャンネル（フォトダイオードアレイＰＤＡ）毎に、対応する貫通電極ＴＥを通して信号が出力される。

搭載基板２０は、図２にも示されるように、互いに対向する主面２０ａと主面２０ｂとを有している。搭載基板２０は、平面視で矩形形状を呈している。主面２０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。搭載基板２０は、主面２０ａ側に配置された複数の電極Ｅ９を含んでいる。電極Ｅ９は、図２及び図７に示されるように、貫通電極ＴＥに対応して配置されている。すなわち、電極Ｅ９は、主面２０ａにおける、貫通電極ＴＥに対向する各領域上に形成されている。電極Ｅ９は、チャンネル（フォトダイオードアレイＰＤＡ）毎に対応して設けられている。図２では、搭載基板２０の主面２０ｂ側に記載されたバンプ電極の図示が省略されている。

貫通電極ＴＥと電極Ｅ９とは、バンプ電極ＢＥにより接続されている。これにより、電極Ｅ３は、貫通電極ＴＥ及びバンプ電極ＢＥを介して、電極Ｅ９に電気的に接続されている。そして、クエンチング抵抗Ｒ１は、信号線ＴＬ、電極Ｅ３、貫通電極ＴＥ、及びバンプ電極ＢＥを介して、電極Ｅ９に電気的に接続されている。電極Ｅ９も、電極Ｅ１，Ｅ３及び貫通電極ＴＥと同じくアルミニウムなどの金属からなる。電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどを用いてもよい。バンプ電極ＢＥは、たとえば、はんだからなる。バンプ電極ＢＥは、ＵＢＭ（Under Bump Metal）ＢＭを介して、貫通電極ＴＥに形成される。

搭載基板２０は、信号処理部ＳＰを有している。信号処理部ＳＰは、搭載基板２０の主面２０ｂ側に配置されている。信号処理部ＳＰは、ＡＳＩＣ（Application Specific Integrated Circuit）を構成している。各電極Ｅ９は、搭載基板２０内に形成された配線（図示省略）及びボンデングワイヤなどを介して信号処理部ＳＰと電気的に接続されている。信号処理部ＳＰには、各チャンネル（フォトダイオードアレイＰＤＡ）からの出力信号が入力され、信号処理部ＳＰは、各チャンネルからの出力信号を処理する。信号処理部ＳＰは、各チャンネルからの出力信号をデジタルパルスに変換するＣＭＯＳ回路を含んでいる。

半導体基板１Ｎの主面１Ｎｂ側及び搭載基板２０の主面２０ａ側には、バンプ電極ＢＥに対応する位置に開口が形成されたパッシベーション膜ＰＦが配置されている。パッシベーション膜ＰＦは、たとえばＳｉＮからなる。パッシベーション膜ＰＦの形成方法としては、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。

ガラス基板３０は、互いに対向する主面３０ａと主面３０ｂとを有している。ガラス基板３０は、平面視で矩形形状を呈している。主面３０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。主面３０ｂは、平坦である。本実施形態では、主面３０ａも平坦である。ガラス基板３０と半導体光検出素子１０とは、光学接着剤（図示省略）により光学的に接続されている。ガラス基板３０は、半導体光検出素子１０上に直接形成されていてもよい。

図示を省略するが、ガラス基板３０の主面３０ｂには光学接着剤によりシンチレータが光学的に接続される。シンチレータからのシンチレーション光は、ガラス基板３０を通り、半導体光検出素子１０に入射する。

半導体基板１Ｎの側面１Ｎｃとガラス基板３０の側面３０ｃとは、図１にも示されているように、面一とされている。すなわち、平面視で、半導体基板１Ｎの外縁と、ガラス基板３０の外縁とは、一致している。

次に、図８〜図１７を参照して、上述した光検出装置１の製造方法を説明する。図８〜図１７は、本実施形態に係る光検出装置の製造過程を説明するための図である。

まず、半導体光検出素子１０に対応する部分、すなわち各チャンネル（フォトダイオードアレイＰＤＡ）に対応する部分（第一半導体領域１ＰＡ、第二半導体領域１ＰＢ、絶縁層Ｌ１、クエンチング抵抗Ｒ１、電極Ｅ１，Ｅ３、及び信号線ＴＬ）が形成された半導体基板１Ｎを用意する（図８参照）。半導体基板１Ｎは、半導体光検出素子１０に対応する部分が複数形成された半導体ウエハの態様で用意される。

次に、用意した半導体基板１Ｎの主面１Ｎａ側に、絶縁層Ｌ３を形成し、その後、半導体基板１Ｎを主面１Ｎｂ側から薄化する（図９参照）。絶縁層Ｌ３は、ＳｉＯ２からなる。絶縁層Ｌ３の形成方法は、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。半導体基板１Ｎの薄化方法は、機械研磨法又は化学研磨法を用いることができる。

次に、用意した半導体基板１Ｎの主面１Ｎｂ側に、絶縁層Ｌ２を形成する（図１０参照）。絶縁層Ｌ２は、ＳｉＯ２からなる。絶縁層Ｌ２の形成方法は、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。

次に、絶縁層Ｌ２における、貫通孔ＴＨを形成する領域を除去する（図１１参照）。絶縁層Ｌ２の除去方法は、ドライエッチング法を用いることができる。

次に、半導体基板１Ｎに貫通電極ＴＥを配置するための貫通孔ＴＨを形成する（図１２参照）。貫通孔ＴＨの形成方法には、ドライエッチング法とウエットエッチング法とを適宜選択して適用できる。ウエットエッチング法としてアルカリエッチング法が用いられた場合には、絶縁層Ｌ１がエッチングストップ層として機能する。

次に、用意した半導体基板１Ｎの主面１Ｎｂ側に、絶縁層Ｌ２を再度形成した後、電極Ｅ３を露出させるために絶縁層Ｌ１と絶縁層Ｌ２との一部を除去する（図１３参照）。絶縁層Ｌ１と絶縁層Ｌ２との除去方法は、ドライエッチング法を用いることができる。

次に、貫通電極ＴＥを形成する（図１４参照）。貫通電極ＴＥの形成方法は、上述したように、スパッタ法を用いることができる。

次に、半導体基板１Ｎの主面１Ｎｂ側に、バンプ電極ＢＥに対応する位置に開口が形成されたパッシベーション膜ＰＦを形成し、その後、バンプ電極ＢＥを形成する（図１５参照）。これにより、半導体光検出素子１０が得られる。バンプ電極ＢＥの形成に先立って、貫通電極ＴＥにおけるパッシベーション膜ＰＦから露出する領域に、ＵＢＭ（Under Bump Metal）を形成する。ＵＢＭは、バンプ電極ＢＥと電気的及び物理的に接続が優れた材料からなる。ＵＢＭの形成方法は、無電解めっき法を用いることができる。バンプ電極ＢＥの形成方法は、ハンダボールを搭載する手法又は印刷法を用いることができる。

次に、半導体光検出素子１０に光学接着剤を介してガラス基板３０を接着する（図１６参照）。これにより、ガラス基板３０と半導体光検出素子１０とが光学的に接続される。ガラス基板３０も、半導体基板１Ｎと同様に、複数のガラス基板３０を含むガラス基板母材の態様で用意される。ガラス基板３０と半導体光検出素子１０とを接着する工程は、半導体基板１Ｎに絶縁層Ｌ３を形成した後に実施されていてもよい。

次に、ガラス基板３０（ガラス基板母材）及び半導体光検出素子１０（半導体ウエハ）からなる積層体をダイシングにより切断する。これにより、半導体基板１Ｎの側面１Ｎｃとガラス基板３０の側面３０ｃとが面一とされる。

次に、ガラス基板３０が対向配置された半導体光検出素子１０と、別途用意した搭載基板２０とバンプ接続する（図１７参照）。これらの過程により、光検出装置１が得られる。搭載基板２０には、主面２０ａ側に、電極Ｅ９に対応する位置にバンプ電極ＢＥが形成されている。

以上のように、本実施形態では、半導体光検出素子１０が、フォトダイオードアレイＰＤＡを一つのチャンネルとして、複数のチャンネルを有しているので、大面積化が図られた光検出装置１を実現することができる。

光検出装置１では、半導体光検出素子１０の半導体基板１Ｎに、信号線ＴＬと電気的に接続され且つ主面１Ｎａ側から主面１Ｎｂ側まで貫通した貫通電極ＴＥがチャンネル毎に形成され、半導体光検出素子１０の貫通電極ＴＥと、搭載基板２０の電極Ｅ９と、がバンプ電極ＢＥを介して電気的に接続されている。これにより、各チャンネルから信号を導くための配線の距離を極めて短くできると共に、その値をばらつきなく揃えることができる。したがって、配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能が向上する。

光検出装置１は、半導体基板１Ｎの主面１Ｎａ側に配置されたガラス基板３０を備えている。これにより、ガラス基板３０により、半導体基板１Ｎの機械的強度を高めることができる。半導体基板１Ｎの側面１Ｎｃとガラス基板３０の側面３０ｃとは、面一とされている。これにより、デッドスペースを低減できる。

ガラス基板３０の主面３０ｂが平坦である。これにより、ガラス基板３０へのシンチレータの設置を極めて容易に行うことができる。

貫通電極ＴＥが、各チャンネルの中央領域に位置している。これにより、各チャンネルにおいて、各アバランシェフォトダイオードＡＰＤから貫通電極ＴＥまでの配線距離を短くすることができる。

半導体光検出素子１０は、半導体基板１Ｎの主面１Ｎａ側に配置され、信号線ＴＬと貫通電極ＴＥとを接続する電極Ｅ３を含んでいる。これにより、信号線ＴＬと貫通電極ＴＥとを確実に電気的に接続することができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

貫通電極ＴＥは、図１８及び図１９に示されるように、各チャンネル（フォトダイオードアレイＰＤＡ）間の領域に位置していてもよい。この場合には、各チャンネルでの開口率の低下を防ぐことができる。図１８及び図１９では、構造の明確化のため、図２に示した絶縁層Ｌ１の記載を省略している。

バンプ電極ＢＥは、図２０及び図２１に示されるように、貫通孔ＴＨの外側に配置されていてもよい。図２０及び図２１に示された例では、一つの貫通電極ＴＥに対して、複数のバンプ電極（本例では、４つのバンプ電極）ＢＥが形成されている。バンプ電極ＢＥは、貫通電極ＴＥに連続し且つ半導体基板１Ｎの主面１Ｎｂ側に配置された電極部分上に配置されている。図２１では、構造の明確化のため、図２に示したパッシベーション膜ＰＦの記載を省略している。

第一及び第二半導体領域１ＰＢ，１ＰＢの形状は、上述した形状に限られることなく、他の形状（たとえば、円形状など）であってもよい。また、アバランシェフォトダイオードＡＰＤ（第二半導体領域１ＰＢ）の数（行数及び列数）及び配列は、上述したものに限られない。また、チャンネル（フォトダイオードアレイＰＤＡ）の数や配列も、上述したものに限られない。

本発明は、微弱光を検出する光検出装置に利用することができる。

１…光検出装置、１Ｎ…半導体基板、１Ｎａ，１Ｎｂ…主面、１Ｎｃ…側面、１ＰＡ…第一半導体領域、１ＰＢ…第二半導体領域、１０…半導体光検出素子、２０…搭載基板、２０ａ，２０ｂ…主面、３０…ガラス基板、３０ａ，３０ｂ…主面、３０ｃ…側面、ＡＰＤ…アバランシェフォトダイオード、ＢＥ…バンプ電極、Ｅ１，Ｅ３，Ｅ９…電極、ＰＤＡ…フォトダイオードアレイ、Ｒ１…クエンチング抵抗、ＳＰ…信号処理部、ＴＥ…貫通電極、ＴＬ…信号線。

Claims (1)

1. 一つのフォトダイオードアレイを一つのチャンネルとして複数のチャンネルを有し、各前記チャンネルからの出力信号が信号処理部で処理される半導体光検出素子であって、
   前記フォトダイオードアレイは、ガイガーモードで動作すると共に半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれの前記アバランシェフォトダイオードに対して直列に接続されると共に前記半導体基板の第一主面側に配置されたクエンチング抵抗と、前記クエンチング抵抗が並列に接続されると共に前記半導体基板の前記第一主面側に配置された信号線と、前記信号線に接続されると共に前記半導体基板の前記第一主面側に配置された電極と、を含み、
   前記半導体基板には、前記フォトダイオードアレイが複数配置されていると共に、前記フォトダイオードアレイ毎に、前記第一主面側から前記第一主面に対向する第二主面側まで貫通する貫通孔が形成されており、
   各前記貫通孔には、対応する前記フォトダイオードアレイに含まれる前記電極と接続される貫通電極が絶縁層を介して配置されている、半導体光検出素子。

Images