JP6115784B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP6115784B2 JP6115784B2 JP2014007739A JP2014007739A JP6115784B2 JP 6115784 B2 JP6115784 B2 JP 6115784B2 JP 2014007739 A JP2014007739 A JP 2014007739A JP 2014007739 A JP2014007739 A JP 2014007739A JP 6115784 B2 JP6115784 B2 JP 6115784B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- path
- signal
- csh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
本発明は、電子装置に関するものである。 The present invention relates to an electronic device.
従来より、各種のサンプルホールド回路が提供されている。例えば、特許文献1には、外部からの制御信号によって作動し、入力信号aをオンまたはオフするスイッチ素子1と、スイッチ素子1のオン時に入力信号aをサンプリングし、オフ時にサンプリングした信号をホールドするキャパシタ4とを有するサンプルホールド回路が開示されている。このサンプルホールド回路では、スイッチ素子1とキャパシタ4との間に抵抗器2が接続され、抵抗器2とキャパシタ4により入力信号に重畳するACノイズを除去するためのローパスフィルタを構成している。
Conventionally, various sample and hold circuits have been provided. For example, in
ところで、増幅器を用いたサンプルホールド回路では、増幅器の電源ラインから入り込むノイズによってキャパシタでのホールド電位を変動させてしまい、正確なホールド動作を阻害してしまうという問題がある。 By the way, in the sample hold circuit using the amplifier, there is a problem that the hold potential in the capacitor is fluctuated due to noise entering from the power supply line of the amplifier, and the accurate hold operation is hindered.
例えば、図11に示すサンプルホールド回路80は、抵抗82とキャパシタ83からなるRCフィルタ87がオペアンプ85の非反転入力端子に接続され、スイッチ81のオンオフによってサンプルモードとホールドモードの切り替えが行われるようになっている。そして、RCフィルタ87のキャパシタ83がホールド用のキャパシタとして機能しており、オペアンプ85の反転入力端子が出力端子に接続され、ボルテージフォロア形式のバッファ部が構成されている。この種のサンプルホールド回路80では、オペアンプ85に対して電源電圧を印加するための電源ラインにノイズ抑制用のフィルタを設けることで、電源ラインから入り込む高周波ノイズを低減することができるが、単に電源ラインにフィルタを設けただけでは、フィルタが十分に機能しない周波数のノイズが入り込んだ場合が問題となる。例えば、図11の例では、リードフレーム91やボンディングワイヤ92の寄生コイル成分とバイパスコンデンサ95とによってLCフィルタが構成され、高周波ノイズの抑制が図られているが、このLCフィルタの共振周波数となる外来ノイズが入り込んだ場合、LCフィルタでは十分にノイズを除去できないため、高周波ノイズがオペアンプ85内に入り込んでしまうことになる。そして、このような高周波ノイズが入り込むと、ノイズ電流が、図11の破線Nのように非反転端子を介してホールド用のキャパシタ83に入り込み、キャパシタ83のホールド電位を大きく変動させてしまうことになる。
For example, in the sample and
本発明は、上述した課題を解決するためになされたものであり、増幅器の電源ラインから入り込むノイズに起因するホールド電位の変動を効果的に抑制し得る構成を提供することを目的とする。 The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a configuration that can effectively suppress a variation in hold potential caused by noise entering from a power supply line of an amplifier.
上記目的を達成するため、本発明は、図1等に例示されるように、
信号入力経路(7)と、
前記信号入力経路(7)を導通状態と非導通状態とに切り替えるスイッチ(SW)と、
第1抵抗部(R1)とキャパシタ(Csh)とを備え、前記第1抵抗部(R1)の一端部が前記スイッチ(SW)側に接続され、前記キャパシタ(Csh)の第1電極が前記第1抵抗部(R1)の他端部側に接続され、前記キャパシタ(Csh)の第2電極がグランド経路(GND)側に接続されてなるフィルタ部(3,203,403)と、
前記フィルタ部(3,203,403)側からの信号が入力される入力端子(5a)と、出力端子(5c)とを備え、電源部(60)からの電力が供給される高電位側の第1電源経路(21)と低電位側の第2電源経路(22)とにそれぞれ接続されて外部からの電源供給を受けて動作し、前記入力端子(5a)に入力される信号に応じた信号を前記出力端子(5c)から出力する増幅器(5)と、
前記入力端子(5a)と前記グランド経路(GND)との間において前記キャパシタ(Csh)と直列に接続される1又は複数の第2抵抗部(R2)と、
を有し、
少なくとも前記第2抵抗部(R2)の一部が、前記フィルタ部(203,403)において前記第1抵抗部(R1)の前記他端部と前記グランド経路(GND)との間に介在するフィルタ抵抗部(Rsh2)として構成され、
前記第1抵抗部(R1)の抵抗値が、前記フィルタ抵抗部(Rsh2)の抵抗値よりも大きいことを特徴とする。
In order to achieve the above object, the present invention, as illustrated in FIG.
A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
I have a,
A filter in which at least a part of the second resistance part (R2) is interposed between the other end part of the first resistance part (R1) and the ground path (GND) in the filter part (203, 403). It is configured as a resistance part (Rsh2),
The resistance value of the first resistor part (R1) is larger than the resistance value of the filter resistor part (Rsh2) .
本発明では、増幅器(5)の入力端子(5a)とグランド経路(GND)との間において、キャパシタ(Csh)と直列に1又は複数の第2抵抗部(R2)が接続されている。このように構成されているため、入力端子(5a)とグランド経路(GND)との間のインピーダンスを相対的に高めることができる。このため、仮に第1電源経路(21)から増幅器(5)の内部にノイズ信号が入り込んだとしても、入力端子(5a)を介してキャパシタ(Csh)に流れ込むノイズ電流を低減することができる。よって、ノイズ電流に起因するキャパシタ(Csh)での電位変動を抑えることができ、信号入力経路の信号をより正確に反映した精度の高い出力が可能となる。 In the present invention, one or a plurality of second resistance units (R2) are connected in series with the capacitor (Csh) between the input terminal (5a) of the amplifier (5) and the ground path (GND). Due to such a configuration, the impedance between the input terminal (5a) and the ground path (GND) can be relatively increased. For this reason, even if a noise signal enters the amplifier (5) from the first power supply path (21), the noise current flowing into the capacitor (Csh) through the input terminal (5a) can be reduced. Therefore, the potential fluctuation in the capacitor (Csh) due to the noise current can be suppressed, and a highly accurate output that more accurately reflects the signal in the signal input path is possible.
[第1実施形態]
以下、本発明を具現化した第1実施形態について、図面を参照して説明する。
(基本構成)
まず、図1〜図3等を参照し、電子装置1の基本構成を説明する。なお、図2の等価回路では、図1の電子装置1におけるワイヤボンディング部(リードフレーム31、ボンディングワイヤ33、電源端子35)付近に存在するコイル成分を符号L3で示している。また、第1電源経路21に存在する抵抗成分をR3で示している。
[First embodiment]
Hereinafter, a first embodiment embodying the present invention will be described with reference to the drawings.
(Basic configuration)
First, the basic configuration of the
電子装置1は、サンプルホールド回路を備えた集積回路として構成されており、サンプリング信号の信号入力線となる信号入力経路7と、この信号入力経路7を導通状態と非導通状態とに切り替えるスイッチSWと、フィルタ部3とを備えている。
The
電子装置1内に構成されるサンプルホールド回路は、入力端子等として構成される入力部8に信号入力経路7が接続され、この入力部8に印加される電圧によって充電されるホールド用のキャパシタCshが設けられている。なお、入力部8の前段には、例えば、初段アンプが接続されており、アナログ電圧が初段アンプによって増幅された電圧信号(サンプリング信号)が入力部8に印加されるようになっている。つまり、サンプリングの元となるアナログ電圧を初段アンプによって増幅した信号(電圧)が入力部8を介して信号入力経路7に入力されるようになっている。
The sample and hold circuit configured in the
そして、入力部8とキャパシタCshとの間に介在するスイッチSWと、このキャパシタCshに蓄えられた電荷による電圧を電圧フォロア回路で受けてホールド信号の出力信号電圧Voutとして出力するホールド用の増幅器5(オペアンプ)とを備えている。この電圧フォロア回路は、増幅器5(オペアンプ)の出力を自己の反転入力にそのまま帰還させるように出力端子5cと反転入力端子5bとを直接接続して構成されるものある。この電圧フォロア回路は、増幅率1で高入力インピーダンスかつ低出力インピーダンスであることから、簡易なインピーダンス変換回路として使用される。
Then, a switch SW interposed between the
スイッチSWは、信号入力経路7をオンオフ可能な公知の半導体スイッチ(例えば、MOSFET等)によって構成されており、図示しない制御回路によってオン状態(導通状態)とオフ状態(非導通状態)とに切り替えられるようになっている。この構成では、スイッチSWがオン状態の時に、入力部8と増幅器5の非反転入力端子との間が導通状態となり、且つ入力部8とキャパシタCshとの間が導通状態となる。
The switch SW is configured by a known semiconductor switch (for example, a MOSFET or the like) that can turn on and off the
フィルタ部3は、RCローパスフィルタとして構成されており、信号入力経路7に入力された入力信号の低周波成分を通過させ、高周波成分を遮断する回路として機能する。このフィルタ部3は、スイッチSWと増幅器5との間においてスイッチSWに直列に接続される接続される第1抵抗部R1と、信号入力経路7とグランドGNDとの間に接続されるキャパシタCshとを備えている。第1抵抗部R1は、抵抗素子Rshによって構成されており、この抵抗素子Rshの一端部はスイッチSW側に接続され、抵抗素子Rshの他端部は、キャパシタCshの第1電極及び後述する第2抵抗部R2に接続されている。キャパシタCshは、一方の電極(第1電極)が抵抗素子Rsh(第1抵抗部R1)の他端部側に接続され、他方の電極(第2電極)がグランドGND(グランド経路)側に接続されてグランド電位に保たれている。
The
図2、図3に示すように、増幅器5は、公知のオペアンプとして構成されている。この増幅器5は、装置外の電源部60(図2)で生成された電源電圧(定電圧)がリードフレーム31を介して印加される高電位側の第1電源経路21(電源ライン)と、グランドに接続される低電位側の第2電源経路22(グランドライン)とを有する。そして、この増幅器5は、第1電源経路21(電源ライン)によって電源電圧(定電圧)が印加され、第2電源経路22(グランドライン)がグランド電位に保たれることで、外部から電源供給を受ける構成となっている。増幅器5の非反転入力端子5a(正側入力端子)は、上述のフィルタ部3と導通しており、フィルタ部3からの信号が入力される構成となっている。また、上述したように、反転入力端子5bは、出力端子5cと接続され、ボルテージフォロアとして構成されており、非反転入力端子5aに入力される信号(入力電位)と同電位の信号を出力端子5cから出力する構成となっている。
As shown in FIGS. 2 and 3, the
増幅器5の内部は、例えば図3のように構成されており、所定のバイアス電位(定電圧)を印加するバイアス電位経路23に、P型MOSFET41,42のそれぞれのゲートが接続されている。そして、MOSFET41,42のそれぞれのソースは、高電位側の第1電源経路21に接続されている。MOSFET41のドレインは、P型MOSFET43,44の各ソースにそれぞれ接続されている。そして、MOSFET43のゲートは、非反転入力端子5aとして機能し、MOSFET44のゲートは反転入力端子5bとして機能している。また、MOSFET42のドレインは、MOSFET44のゲート、N型MOSFET47のドレイン、及び出力端子5cに接続されている。なお、MOSFET44のゲートとMOSFET42のドレインとに接続される導電路が出力端子5cとして機能している。また、MOSFET43のドレインは、N型MOSFET45のドレイン及びMOSFET47のゲートに接続され、MOSFET44のドレインは、N型MOSFET46のドレイン及びMOSFET45,46のゲートに接続されている。そして、MOSFET45,46,47のソースが第2電源経路22を介してグランドに接続されている。この構成では、バイアス電位経路23によってゲートに定電圧が印加される各MOSFET41,42が定電流源として機能しており、MOSFET45,46によってカレントミラー回路が構成されている。
The inside of the
図2、図3に示すように、増幅器5の外部において、増幅器5の非反転入力端子5aとグランド経路GNDとの間には、キャパシタCshと直列に接続される第2抵抗部R2が設けられている。この第2抵抗部R2は、抵抗素子Rtによって構成されており、抵抗素子Rtの一端が増幅器5の非反転入力端子5a(正側端子)に接続され、抵抗素子Rtの他端は、抵抗素子Rshの他端部及びキャパシタCshの第1電極にそれぞれ接続されている。
As shown in FIGS. 2 and 3, the second resistor R2 connected in series with the capacitor Csh is provided outside the
また、本構成では、上述した、入力部8、信号入力経路7、スイッチSW、フィルタ部3、抵抗素子Rt、増幅器5などが破線で囲まれたICチップ2に搭載されており、ICチップ2に設けられた電源端子35と、リードフレーム31がボンディングワイヤ33によって接続されている。そして、ICとして構成される電子装置1の外部には、リードフレーム31に接続される公知の電源回路等からなる電源部60(図2)が設けられており、第1電源経路21には、電源部60によって所定電位の電源電圧Vが印加されている。
Further, in this configuration, the
更に、この構成では、図2に示すように、電源部60と増幅器5との間に、第2フィルタ部30が構成されている。この第2フィルタ部30は、例えば、電源部60と増幅器5との間に介在するボンディングワイヤ33による寄生コイル成分L3と、抵抗成分R3とが直列に設けられたモデルで表すことができる。更に、第1電源経路21とグランド(低電位経路)との間にはバイパスコンデンサ37が設けられており、バイパスコンデンサ37の一方の電極は、第1電源経路21と導通して接続され、他方の電極は、グランド(低電位経路)に導通して接続されている。この第2フィルタ部30は、RLCローパスフィルタとして機能しており、第1電源経路21に入力された入力信号の低周波成分を通過させ、高周波成分を遮断する回路として機能する。従って、電源部60から入力される定電圧は第2フィルタ部30を通過して増幅器5に印加される。一方で、第1電源経路21に高周波ノイズが入り込んだ際には、第2フィルタ部30によって高周波ノイズが抑制されるようになっている。
Furthermore, in this configuration, as shown in FIG. 2, the
(基本動作)
ここで、電子装置1の基本動作について説明する。
図1〜図3に示す電子装置1では、第1電源経路21に高周波ノイズが印加されていない通常状態のときには、図2に示す電源部60によって生成された電源電圧Vが第1電源経路21に印加され、この電源電圧Vが増幅器5へ供給される。また、増幅器5の第2電源経路22は、グランドに接続されているため、グランド電位に保たれる。
(basic action)
Here, the basic operation of the
In the
一方、入力部8には、サンプリング信号(入力信号電圧Vin)が入力され、スイッチSWがオン状態の場合には、入力信号電圧Vinから抵抗素子Rshでの電圧降下分を差し引いた電圧VcがキャパシタCshに充電される(サンプリング状態)。そして、図示しない制御回路によってスイッチSWがオン状態からオフ状態に切り替えられた場合には、入力部8がキャパシタCshから電気的に切り離され、その切り離された時点(スイッチSWがオフ状態に切り替わった時点)でキャパシタCshに蓄えられていた電荷による電圧(ホールド電圧)Vchが非反転入力端子5aに入力され、そのホールド電圧Vchが増幅器5(オペアンプ)による電圧フォロア回路に入力され続ける(ホールド状態)。このため、キャパシタCshに保持された電圧Vchを、増幅器5の出力電圧Voutとして取り出すことが可能となる。
On the other hand, when the sampling signal (input signal voltage Vin) is input to the
(ノイズ抑制動作)
次に、電子装置1におけるノイズ抑制動作について説明する。
本構成では、増幅器5の非反転入力端子5aとグランド経路GNDとの間において、キャパシタCshと直列に第2抵抗部R2が接続されている。このように構成されているため、非反転入力端子5aとグランド経路GNDとの間のインピーダンスを相対的に高めることができる。このため、図2のように、仮に第1電源経路21から増幅器5の内部に高周波ノイズが入り込んだとしても、非反転入力端子5aを介してキャパシタCshに流れ込むノイズ電流を低減することができる。よって、ノイズ電流に起因するキャパシタCshでの電位変動を抑えることができ、信号入力経路の信号をより正確に反映した精度の高い出力が可能となる。
(Noise suppression operation)
Next, the noise suppression operation in the
In this configuration, the second resistor portion R2 is connected in series with the capacitor Csh between the
具体的には、増幅器5が図3のように構成されているため、第1電源経路21から増幅器5の内部にノイズ信号が入り込む場合、このノイズ電流のうち、MOSFET41及びMOSFET43のソースゲート間に存在する寄生キャパシタCa1を通る電流成分(即ち、図3において、位置P1から位置P2を通り、寄生キャパシタCa1を介してMOSFET43のゲートに流れ込む電流成分)が問題となる。例えば、スイッチSWがオフ状態のとき(即ち、ホールド時)には、この電流成分のうち、一部がキャパシタCshに流れ込み、それ以外は、MOSFET43のゲートドレイン間の寄生キャパシタCa2を介してグランドに流れ込むことになるため、できるだけキャパシタCshに流れ込む電流を抑える必要がある。なお、図4は、増幅器5内の回路構成のうち、MOSFET41及び寄生キャパシタCa1を通る電流の電流経路を抽出して簡略的に示したものである。図4において、符号Ra1は、MOSFET41がオン状態のときのMOSFET41での抵抗成分である。また、図1では、MOSFET43のゲートに流れ込むノイズ電流をノイズ通過パスとして符号Pa1、Pa2で示しており、このうち、符号Pa1は、ホールド用のキャパシタCshに流れ込むノイズ電流の経路を示している。また、符号Pa2は、増幅器5内を通り、第2電源経路22を介してグランドに流れ込むノイズ電流の経路を示している。
Specifically, since the
本構成では、キャパシタCshへのノイズ電流の流れ込みを抑えるため、サンプルホールド用のRCフィルタ(フィルタ部3)のキャパシタCshと、アンプの入力段のMOSFET43との間に、直列に抵抗素子Rt介在させることで上述のノイズ電流の流れ込みを抑えている。また、ノイズ電流の影響をより小さくするため、第2フィルタ部30でのノイズ通過率が大きくなる特定周波数のときの、非反転入力端子5aから抵抗素子Rt及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスを大きくしている。
In this configuration, in order to suppress the flow of noise current into the capacitor Csh, a resistor element Rt is interposed in series between the capacitor Csh of the RC filter (filter unit 3) for sample and hold and the
具体的には、第2フィルタ部30は、RLCローパスフィルタとして構成され、高周波ノイズを抑制できる構成となっているが、共振周波数f(特定周波数)のときには信号の通過率が最も大きくなり、同一条件下での他の周波数と比較してノイズ電流が最大となる。例えば、図2、図4のようにモデル化できる第2フィルタ部30において、抵抗成分R3の抵抗値をrとし、コイル成分L3のインダクタンスをLとし、コンデンサ37の容量(容量値)をCとした場合、第2フィルタ部30での共振周波数fは以下の数1となる。
このような第2フィルタ部30を用いる場合、上記共振周波数f及びその付近の周波数のノイズ電圧が電源部60側から入り込むときにノイズ抑制効果が弱いため、このような共振周波数f付近の高周波ノイズの対策として、第2抵抗部R2を設けている。具体的には、第2フィルタ部30の上記共振周波数f(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5a(正側端子)と第2電源経路22との間のインピーダンスZampよりも、共振周波数f(特定周波数)の信号が伝達される場合での非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスZRCのほうが大きくなっている。
When such a
共振周波数f(特定周波数)の信号が伝達される場合での非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスZRCは、以下の数2の式で表される。なお、Rtは、抵抗素子Rtの抵抗値であり、Cshは、キャパシタCshでの容量(容量値)である。また、数2、数3において、ωは、交流の角周波数であり、共振周波数がfのときのωは、ω=2πfである。また、jは虚数単位である。
また、上記共振周波数fの信号が伝達される場合での増幅器5における非反転入力端子5a(正側端子)と第2電源経路22との間のインピーダンスZampは、以下の数3の式で表される。なお、Rampは、非反転入力端子5a(MOSFET43のゲート)と第2電源経路22に存在する抵抗成分(図4では、Rampとして図示)の抵抗値である。即ち、非反転入力端子5a(正側端子)から第2電源経路22へ流れる電流の経路に介在する抵抗成分の合成抵抗である。Campは、非反転入力端子5a(MOSFET43のゲート)と第2電源経路22に存在する容量成分(図4では、Campとして図示)の容量(容量値)である。なお、この容量成分Campは、増幅器5内の寄生キャパシタCa2(MOSFET43のゲートドレイン間の寄生容量)、Cb1(MOSFET45のゲートドレイン間の寄生容量)、Cb2(MOSFET45のゲートソース間の寄生容量)、Cc1(MOSFET47のゲートソース間の寄生容量)の合成容量である。
そして、このインピーダンスZRCと、上記インピーダンスZampとの関係は、以下の数4のようにするとよい。
これにより、共振周波数fで入り込むノイズ電流は、より増幅器5内に流れ込みやすくなり、よりキャパシタCsh(電荷保持部)に流れ込み難くなる。このようにキャパシタCsh(電荷保持部)へ侵入しようとする交流ノイズを低減することができるため、交流ノイズに対する耐性が強化される。特に、共振周波数(特定周波数)付近の外来ノイズに起因する回路誤動作(キャパシタCshでの保持電荷の変動に起因する出力変動)をより確実に回避することができ、このような対策を、回路構成を大きく変化させることなく実現可能となる。
As a result, the noise current that enters at the resonance frequency f is more likely to flow into the
なお、図5では、伝送信号の周波数とインピーダンスとの関係を示しており、増幅器5における非反転入力端子5a(正側端子)と第2電源経路22との間のインピーダンスを右下がりの太線で示している。また、図1〜図4の構成から抵抗素子Rtを除いた場合のキャパシタCshのインピーダンスを右下がりの一点鎖線で示している。また、抵抗素子Rtのインピーダンスを横方向の二点鎖線にて示している。また、図1〜図4の構成における非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスを太線の破線にて示している。図5の例では、所定周波数(図5の細線で示す周波数)を超える周波数帯域で、非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンス(太線の破線)が、増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンス(太線)よりも大きくなる。従って、第2フィルタ部30は、共振周波数がこのような周波数帯域に収まるように設計することが望ましい。
FIG. 5 shows the relationship between the frequency and impedance of the transmission signal, and the impedance between the
[第2実施形態]
次に、第2実施形態について説明する。
図6に示すように、第2実施形態に係る電子装置201は、第2抵抗部R2として、抵抗素子Rtに加え、抵抗素子Rsh2を設けた点のみが第1実施形態と異なり、それ以外は第1実施形態と同一である。従って、抵抗素子Rsh2以外は第1実施形態の特徴を全て含んでいる。なお、図6において、第1実施形態で示した図1〜図4の構成と同一の構成については図1〜図4と同一の符号を付し、詳細な説明は省略する。特に、電子装置201において、電源部60、フィルタ部30、増幅器5、抵抗素子Rt、スイッチSW、入力部8、出力部9、第1電源経路21、第2電源経路22の構成は、図1等に示す電子装置1と同一である。また、この電子装置201でも、図1と同様の、リードフレーム31、ボンディングワイヤ33、電源端子35が設けられている。また、電子装置201において第1抵抗部R1に相当する抵抗素子Rsh1は、電子装置1の抵抗素子Rsh(図1)と同一の構成である。
[Second Embodiment]
Next, a second embodiment will be described.
As shown in FIG. 6, the
この構成でも、サンプリング信号の伝送ラインとなる信号入力経路7と、信号入力経路7を導通状態と非導通状態とに切り替えるスイッチSWと、RCフィルタとして構成されるフィルタ部203と、ボルテージフォロアとして構成される増幅器5とによってサンプルホールド回路が構成されている。また、増幅器5は、電源部60からの電力が供給される高電位側の第1電源経路21と低電位側の第2電源経路22とにそれぞれ接続されて外部からの電源供給を受ける構成となっている。そして、フィルタ部203側からの信号が入力される非反転入力端子5aと、反転入力端子5bと、反転入力端子5bに直結される出力端子5cとを備えており、非反転入力端子5aに入力される電圧信号と同一の電圧信号を出力端子5cから出力する構成となっている。そして、増幅器5の外部において、非反転入力端子5aとグランド経路GNDとの間には、キャパシタCshと直列に接続される複数の第2抵抗部R2が設けられている。
Even in this configuration, the
この構成では、第2抵抗部R2の一部である抵抗素子Rtの一端が、第1抵抗部R1(抵抗素子Rsh1)の他端部(スイッチSWとは反対側の端部)に接続されると共に抵抗素子Rsh2を介してキャパシタ(Csh)の第1電極と導通している。そして、抵抗素子Rtの他端は、非反転入力端子5aに接続されており、抵抗素子Rsh1と非反転入力端子5aとの間に抵抗素子Rtが介在した構成となっている。
In this configuration, one end of the resistance element Rt, which is a part of the second resistance unit R2, is connected to the other end (the end opposite to the switch SW) of the first resistance unit R1 (resistance element Rsh1). In addition, it is electrically connected to the first electrode of the capacitor (Csh) via the resistance element Rsh2. The other end of the resistance element Rt is connected to the
また、第2抵抗部R2の他の一部である抵抗素子Rsh2は、フィルタ部203の一部として機能している。このフィルタ部203は、第1抵抗部R1に相当する抵抗素子Rsh1と、第2抵抗部R2の一部である抵抗素子Rsh2と、キャパシタCshとを備えたRCフィルタとして機能している。このフィルタ部203でも、第1抵抗部R1(抵抗素子Rsh1)の一端部がスイッチSW側に接続され、キャパシタCshの第1電極は第1抵抗部R1(抵抗素子Rsh1)の他端部側に接続されている。具体的には、キャパシタCshの第1電極は、抵抗素子Rsh2を介して抵抗素子Rsh1と導通しており、キャパシタCshの第2電極はグランドGND(グランド経路)に接続されている。
In addition, the resistance element Rsh2 which is another part of the second resistance unit R2 functions as a part of the
このように、第2抵抗部R2の一部である抵抗素子Rsh2が、フィルタ部203において第1抵抗部R1(抵抗素子Rsh1)の他端部とグランド経路GNDとの間に介在し、フィルタ抵抗部として機能している。また、第1抵抗部R1を構成する抵抗素子Rsh1の抵抗値は、抵抗素子Rsh2の抵抗値よりも相当大きくなっており、入力部8側から信号入力経路7に入り込む高周波ノイズを除去しやすい構成となっている。
As described above, the resistance element Rsh2 that is a part of the second resistance portion R2 is interposed between the other end portion of the first resistance portion R1 (resistance element Rsh1) and the ground path GND in the
この構成では、図7のように、抵抗素子Rsh2が存在しない場合の特性(基本LPF特性)と比べ、フィルタ部203でのフィルタゲインが高周波帯域で高くなるが、高周波帯域でのフィルタゲインは、抵抗素子Rsh2の抵抗値をRsh2、抵抗素子Rsh1の抵抗値をRsh1とした場合、Rsh2/Rsh1に収束する。このため、抵抗素子Rsh1の抵抗値Rsh1を相当大きくすれば、高周波ノイズを十分除去できる。
In this configuration, as shown in FIG. 7, the filter gain in the
この構成でも、ICとして構成される電子装置201の外部に設けられた電源部60と増幅器5との間の第1電源経路21に介在するように第2フィルタ部30が構成されている。そして、第1実施形態と同様、第2フィルタ部は、一方が第1電源経路21に接続されると共に他方が低電位経路(グランドGND)に接続されたバイパスコンデンサ37と、電源部60と増幅器5との間に介在するコイル成分L3と、抵抗成分R3とを備えたローパスフィルタとして構成されており、共振周波数(特定周波数)のときに最も信号の通過率が大きくなる構成となっている。そして、この構成でも、この共振周波数(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンス(第1実施形態と同様のインピーダンスZamp)よりも、この共振周波数(特定周波数)の信号が伝達される場合での非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが大きくなっている。
Even in this configuration, the
また、本構成では、第1実施形態のような構成において、抵抗素子Rtの抵抗値が不足する場合に、Rsh1>Rsh2の条件でフィルタ部203の抵抗を分割して用いることで、抵抗素子Rtの抵抗値を抑えつつ当該経路の抵抗値(第2抵抗部R2の抵抗値)を高めることができ、これにより、非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスを高めることができる。
In this configuration, when the resistance value of the resistance element Rt is insufficient in the configuration as in the first embodiment, the resistance of the
[第3実施形態]
次に、第3実施形態について説明する。
図8に示すように、第3実施形態に係る電子装置301は、抵抗素子Rtを省略し、抵抗素子Rsh2を設けた点のみが第1実施形態と異なり、それ以外は第1実施形態と同一である。従って、抵抗素子Rsh2以外は第1実施形態の特徴を全て含んでいる。なお、図8において、第1実施形態で示した図1〜図4の構成と同一の構成については図1〜図4と同一の符号を付し、詳細な説明は省略する。特に、電子装置301において、電源部60、フィルタ部30、増幅器5、スイッチSW、入力部8、出力部9、第1電源経路21、第2電源経路22の構成は、図1等に示す電子装置1と同一である。また、この電子装置301でも、図1と同様の、リードフレーム31、ボンディングワイヤ33、電源端子35が設けられている。また、電子装置301において第1抵抗部R1に相当する抵抗素子Rsh1は、電子装置1の抵抗素子Rsh(図1)と同一の構成である。また、図8に示す電子装置301は、第2実施形態の電子装置201(図6)から、抵抗素子Rtを省略した構成となっており、それ以外は第2実施形態の電子装置201と同一である。例えば、フィルタ部については、第2実施形態と同一のフィルタ部203が設けられている。
[Third Embodiment]
Next, a third embodiment will be described.
As shown in FIG. 8, the
この構成でも、増幅器5の非反転入力端子5aとグランド経路GNDとの間において、キャパシタCshと直列に第2抵抗部R2が接続されている。このように構成されているため、非反転入力端子5aとグランド経路GNDとの間のインピーダンス(抵抗素子Rsh2とキャパシタCshの直列の合成インピーダンス)を相対的に高めることができ、非反転入力端子5aを介してキャパシタCshに流れ込むノイズ電流を低減することができる。この構成でも、第2フィルタ部30は、共振周波数(特定周波数)のときに最も信号の通過率が大きくなる構成であり、この共振周波数(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンスよりも、この共振周波数(特定周波数)の信号が伝達される場合での入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが大きくなっている。
Even in this configuration, the second resistor R2 is connected in series with the capacitor Csh between the
[第4実施形態]
次に、第4実施形態について説明する。
図9に示すように、第4実施形態に係る電子装置401は、抵抗素子Rtを省略し、抵抗素子Rsh2を設けた点のみが第1実施形態と異なり、それ以外は第1実施形態と同一である。従って、抵抗素子Rsh2以外は第1実施形態の特徴を全て含んでいる。なお、図9において、第1実施形態で示した図1〜図4の構成と同一の構成については図1〜図4と同一の符号を付し、詳細な説明は省略する。特に、電子装置401において、電源部60、フィルタ部30、増幅器5、スイッチSW、入力部8、出力部9、第1電源経路21、第2電源経路22の構成は、図1等に示す電子装置1と同一である。また、この電子装置401でも、図1と同様の、リードフレーム31、ボンディングワイヤ33、電源端子35が設けられている。また、電子装置401において第1抵抗部R1に相当する抵抗素子Rsh1は、電子装置1の抵抗素子Rsh(図1)と同一の構成である。また、図9に示す電子装置401は、第2実施形態の電子装置201(図6)から、抵抗素子Rtを省略し、キャパシタCshと抵抗素子Rsh2の位置を逆にした構成となっており、それ以外は第2実施形態の電子装置201と同一である。
[Fourth Embodiment]
Next, a fourth embodiment will be described.
As shown in FIG. 9, the
この構成でも、増幅器5の非反転入力端子5aとグランド経路GNDとの間において、キャパシタCshと直列に第2抵抗部R2が接続されている。このように構成されているため、非反転入力端子5aとグランド経路GNDとの間のインピーダンス(抵抗素子Rsh2とキャパシタCshの直列の合成インピーダンス)を相対的に高めることができ、非反転入力端子5aを介してキャパシタCshに流れ込むノイズ電流を低減することができる。この構成でも、第2フィルタ部30は、共振周波数(特定周波数)のときに最も信号の通過率が大きくなる構成であり、この共振周波数(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンスよりも、この共振周波数(特定周波数)の信号が伝達される場合での入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが大きくなっている。
Even in this configuration, the second resistor R2 is connected in series with the capacitor Csh between the
[第5実施形態]
次に、第5実施形態について説明する。
図10に示すように、第5実施形態に係る電子装置501は、図1等に示す抵抗素子Rtの代わりにMOSFET509を設けた点のみが第1実施形態と異なり、それ以外は第1実施形態と同一である。従って、MOSFET509以外は第1実施形態の特徴を全て含んでいる。なお、図10において、第1実施形態で示した図1〜図4の構成と同一の構成については図1〜図4と同一の符号を付し、詳細な説明は省略する。特に、電子装置501において、電源部60、フィルタ部30、増幅器5、スイッチSW、入力部8、出力部9、第1電源経路21、第2電源経路22、フィルタ部3の構成は、図1等に示す電子装置1と同一である。また、この電子装置501でも、図1と同様の、リードフレーム31、ボンディングワイヤ33、電源端子35が設けられている。
[Fifth Embodiment]
Next, a fifth embodiment will be described.
As shown in FIG. 10, the
この電子装置501で用いられるMOSFET509は、N型であっても良く、P型であってもよい。いずれの場合でも、ゲートに所定のオン電圧を印加し続けることで、MOSFET509をオン状態にし続けることができる。そして、MOSFET509のオン動作を継続することにより、抵抗素子Rsh及びキャパシタCshと、非反転入力端子5aとの間の導通状態を維持できる。そして、このようにMOSFET509がオン動作しているときのMOSFET509の抵抗成分Rtが第2抵抗部R2となる。
The
この構成でも、増幅器5の非反転入力端子5aとグランド経路GNDとの間において、キャパシタCshと直列に第2抵抗部R2が接続されている。このように構成されているため、非反転入力端子5aとグランド経路GNDとの間のインピーダンス(MOSFET509のオン動作時の抵抗成分RtとキャパシタCshの直列の合成インピーダンス)を相対的に高めることができ、非反転入力端子5aを介してキャパシタCshに流れ込むノイズ電流を低減することができる。この構成でも、第2フィルタ部30は、共振周波数(特定周波数)のときに最も信号の通過率が大きくなる構成であり、この共振周波数(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンスよりも、この共振周波数(特定周波数)の信号が伝達される場合での入力端子5aから第2抵抗部R2(MOSFET509のオン動作時の抵抗成分Rt)及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが大きくなっている。
Even in this configuration, the second resistor R2 is connected in series with the capacitor Csh between the
[他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
[Other Embodiments]
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
上述した各実施形態では、特定周波数として第2フィルタ部30での共振周波数を例示したが、いずれの実施形態でも、特定周波数は、共振周波数の一点に限定されるわけではなく、第2フィルタ部30で信号を完全に抑制し難い周波数であれば良い。例えば、第2フィルタ部30での共振周波数に近い所定周波数などであってもよい。
In each embodiment described above, the resonance frequency in the
上述した各実施形態では、第1電源経路に介在する第2フィルタ部の一例として、図2、図4等に示す第2フィルタ部30を例示し、「特定周波数」として、「第2フィルタ部30において最も信号の通過率が大きくなる周波数」を例示したが、この例に限られない。いずれの実施形態でも、例えば、第2フィルタ部30に代えて公知の他のフィルタを設けた場合には、「0よりも大きい周波数帯域において、そのフィルタにおいて最も信号の通過率が大きくなる周波数」を「特定周波数」とすればよい。この場合も、その「特定周波数」の場合において非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが、増幅器5内において非反転入力端子5aから第2電源経路22に至るまでのインピーダンスよりも大きくなるように構成すればよい。
In each of the above-described embodiments, the
上述した各実施形態では、第2フィルタ部30は、共振周波数(特定周波数)のときに最も信号の通過率が大きくなる構成であり、共振周波数(特定周波数)の信号が伝達される場合での増幅器5における入力端子5aと第2電源経路22との間のインピーダンスよりも、共振周波数(特定周波数)の信号が伝達される場合での入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスのほうが大きくなっていたが、この例に限られない。例えば、いずれの実施形態でも、第2フィルタ部30での共振周波数(特定周波数)の信号が伝達される場合での増幅器5における非反転入力端子5aと第2電源経路22との間のインピーダンスと、その共振周波数(特定周波数)の信号が伝達される場合での非反転入力端子5aから第2抵抗部R2及びキャパシタCshを介してグランド経路GNDに至るまでのインピーダンスとが同一又は同程度であってもよい。このようにすると、第2抵抗部R2の抵抗値を小さくすることができ、第2抵抗部R2での電圧降下を抑えることができる。
In each of the above-described embodiments, the
1,201,301,401,501…電子装置
3,203,403…フィルタ
5…増幅器
7…信号入力経路
21…第1電源経路
22…第2電源経路
R1…第1抵抗部
R2…第2抵抗部
Csh…キャパシタ
SW…スイッチ
1, 201, 301, 401, 501 ... electronic device 3,203,403 ...
Claims (6)
前記信号入力経路(7)を導通状態と非導通状態とに切り替えるスイッチ(SW)と、
第1抵抗部(R1)とキャパシタ(Csh)とを備え、前記第1抵抗部(R1)の一端部が前記スイッチ(SW)側に接続され、前記キャパシタ(Csh)の第1電極が前記第1抵抗部(R1)の他端部側に接続され、前記キャパシタ(Csh)の第2電極がグランド経路(GND)側に接続されてなるフィルタ部(3,203,403)と、
前記フィルタ部(3,203,403)側からの信号が入力される入力端子(5a)と、出力端子(5c)とを備え、電源部(60)からの電力が供給される高電位側の第1電源経路(21)と低電位側の第2電源経路(22)とにそれぞれ接続されて外部からの電源供給を受けて動作し、前記入力端子(5a)に入力される信号に応じた信号を前記出力端子(5c)から出力する増幅器(5)と、
前記入力端子(5a)と前記グランド経路(GND)との間において前記キャパシタ(Csh)と直列に接続される1又は複数の第2抵抗部(R2)と、
を有し、
少なくとも前記第2抵抗部(R2)の一部が、前記フィルタ部(203,403)において前記第1抵抗部(R1)の前記他端部と前記グランド経路(GND)との間に介在するフィルタ抵抗部(Rsh2)として構成され、
前記第1抵抗部(R1)の抵抗値が、前記フィルタ抵抗部(Rsh2)の抵抗値よりも大きいことを特徴とする電子装置(201,301,401,501)。 A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
I have a,
A filter in which at least a part of the second resistance part (R2) is interposed between the other end part of the first resistance part (R1) and the ground path (GND) in the filter part (203, 403). It is configured as a resistance part (Rsh2),
The first resistor section resistance of (R1) is an electronic device being larger than the resistance value of the filter resistor section (Rsh2) (2 01,301,401,501).
前記信号入力経路(7)を導通状態と非導通状態とに切り替えるスイッチ(SW)と、
第1抵抗部(R1)とキャパシタ(Csh)とを備え、前記第1抵抗部(R1)の一端部が前記スイッチ(SW)側に接続され、前記キャパシタ(Csh)の第1電極が前記第1抵抗部(R1)の他端部側に接続され、前記キャパシタ(Csh)の第2電極がグランド経路(GND)側に接続されてなるフィルタ部(3,203,403)と、
前記フィルタ部(3,203,403)側からの信号が入力される入力端子(5a)と、出力端子(5c)とを備え、電源部(60)からの電力が供給される高電位側の第1電源経路(21)と低電位側の第2電源経路(22)とにそれぞれ接続されて外部からの電源供給を受けて動作し、前記入力端子(5a)に入力される信号に応じた信号を前記出力端子(5c)から出力する増幅器(5)と、
前記入力端子(5a)と前記グランド経路(GND)との間において前記キャパシタ(Csh)と直列に接続される1又は複数の第2抵抗部(R2)と、
を有し、
前記電源部(60)と前記増幅器(5)との間には、第2フィルタ部(30)が設けられ、
前記第2フィルタ部(30)は、特定周波数のときに最も信号の通過率が大きくなる構成であり、
前記特定周波数の信号が伝達される場合での前記増幅器(5)における前記入力端子(5a)と前記第2電源経路(22)との間のインピーダンスよりも、前記特定周波数の信号が伝達される場合での前記入力端子(5a)から前記第2抵抗部(R2)及び前記キャパシタ(Csh)を介して前記グランド経路(GND)に至るまでのインピーダンスのほうが大きくなっていることを特徴とする電子装置(1,201,301,401,501)。 A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
Have
Between the power supply unit (60) and the amplifier (5), a second filter unit (30) is provided,
The second filter unit (30) is configured to have the largest signal passing rate at a specific frequency,
The signal of the specific frequency is transmitted rather than the impedance between the input terminal (5a) and the second power supply path (22) in the amplifier (5) when the signal of the specific frequency is transmitted. it shall be the said to prefer from said input terminal (5a) in the case of the impedance up to the ground path (GND) through said second resistor unit (R2) and the capacitor (Csh) is larger Electronic device (1, 201, 301, 401, 501).
前記信号入力経路(7)を導通状態と非導通状態とに切り替えるスイッチ(SW)と、
第1抵抗部(R1)とキャパシタ(Csh)とを備え、前記第1抵抗部(R1)の一端部が前記スイッチ(SW)側に接続され、前記キャパシタ(Csh)の第1電極が前記第1抵抗部(R1)の他端部側に接続され、前記キャパシタ(Csh)の第2電極がグランド経路(GND)側に接続されてなるフィルタ部(3,203,403)と、
前記フィルタ部(3,203,403)側からの信号が入力される入力端子(5a)と、出力端子(5c)とを備え、電源部(60)からの電力が供給される高電位側の第1電源経路(21)と低電位側の第2電源経路(22)とにそれぞれ接続されて外部からの電源供給を受けて動作し、前記入力端子(5a)に入力される信号に応じた信号を前記出力端子(5c)から出力する増幅器(5)と、
前記入力端子(5a)と前記グランド経路(GND)との間において前記キャパシタ(Csh)と直列に接続される1又は複数の第2抵抗部(R2)と、
を有し、
一方が前記第1電源経路(21)に接続されると共に他方が低電位経路(GND)に接続されたバイパスコンデンサ(37)と、前記電源部(60)と増幅器(5)との間に介在するコイル成分とを備えた第2フィルタ部(30)を有し、
前記第2フィルタ部(30)の共振周波数で信号が伝達される場合での前記増幅器(5)における前記入力端子(5a)と前記第2電源経路(22)との間のインピーダンスよりも、前記共振周波数で信号が伝達される場合での前記入力端子(5a)から前記第2抵抗部(R2)及び前記キャパシタ(Csh)を介して前記グランド経路(GND)に至るまでのインピーダンスのほうが大きくなっていることを特徴とする電子装置(1,201,301,401,501)。 A signal input path (7);
A switch (SW) for switching the signal input path (7) between a conductive state and a non-conductive state;
A first resistor part (R1) and a capacitor (Csh), one end of the first resistor part (R1) is connected to the switch (SW) side, and a first electrode of the capacitor (Csh) is connected to the first electrode; A filter unit (3, 203, 403) connected to the other end side of one resistor unit (R1) and having the second electrode of the capacitor (Csh) connected to the ground path (GND) side;
An input terminal (5a) to which a signal from the filter section (3, 203, 403) side is input and an output terminal (5c) are provided on the high potential side to which power from the power supply section (60) is supplied. It is connected to the first power supply path (21) and the second power supply path (22) on the low potential side, respectively, operates by receiving external power supply, and corresponds to the signal input to the input terminal (5a) An amplifier (5) for outputting a signal from the output terminal (5c);
One or a plurality of second resistance parts (R2) connected in series with the capacitor (Csh) between the input terminal (5a) and the ground path (GND);
Have
A bypass capacitor (37), one connected to the first power supply path (21) and the other connected to the low potential path (GND), is interposed between the power supply unit (60) and the amplifier (5). A second filter part (30) with a coil component to
More than the impedance between the input terminal (5a) and the second power supply path (22) in the amplifier (5) when a signal is transmitted at the resonance frequency of the second filter unit (30). The impedance from the input terminal (5a) to the ground path (GND) through the second resistor (R2) and the capacitor (Csh) when a signal is transmitted at a resonance frequency is larger. and electronics you wherein a has (1,201,301,401,501).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014007739A JP6115784B2 (en) | 2014-01-20 | 2014-01-20 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014007739A JP6115784B2 (en) | 2014-01-20 | 2014-01-20 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015138560A JP2015138560A (en) | 2015-07-30 |
JP6115784B2 true JP6115784B2 (en) | 2017-04-19 |
Family
ID=53769457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014007739A Expired - Fee Related JP6115784B2 (en) | 2014-01-20 | 2014-01-20 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6115784B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10992265B2 (en) * | 2019-03-29 | 2021-04-27 | Eta Wireless, Inc. | Multi-stage pulse shaping network |
JP7199330B2 (en) * | 2019-09-19 | 2023-01-05 | 株式会社東芝 | regulator circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047678B2 (en) * | 1980-12-08 | 1985-10-23 | 沖電気工業株式会社 | sample hold circuit |
JP2880422B2 (en) * | 1994-04-14 | 1999-04-12 | 松下電器産業株式会社 | Sample hold circuit |
JP3392561B2 (en) * | 1995-02-01 | 2003-03-31 | 東芝マイクロエレクトロニクス株式会社 | Semiconductor device |
-
2014
- 2014-01-20 JP JP2014007739A patent/JP6115784B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015138560A (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3693665B2 (en) | Capacitance detection circuit and capacitance detection method | |
US10270437B2 (en) | RF switch having reduced signal distortion | |
KR102629644B1 (en) | Class-D amplifier with multiple independent output stages | |
JP7061110B2 (en) | High voltage bootstrap sampling circuit | |
CN104038228B (en) | Amplifier, residue amplifier and the AD converter including residue amplifier | |
US7795959B2 (en) | Switched-capacitor circuit having switch-less feedback path | |
US9706312B2 (en) | Sensing circuit and method of detecting an electrical signal generated by a microphone | |
JP6115784B2 (en) | Electronic equipment | |
CN109756212B (en) | Drive control circuit and circuit having drive control circuit and transistor device | |
CN110176791B (en) | Power supply control device | |
US7868688B2 (en) | Leakage independent very low bandwith current filter | |
CN111431377B (en) | Voltage differential sampling circuit and control circuit of switching converter | |
JP5210448B1 (en) | Load device | |
JP6032243B2 (en) | Current-voltage conversion circuit and self-excited oscillation circuit | |
CN202197398U (en) | Capacitive microphone device | |
US9954494B1 (en) | Method and circuit for suppressing pop noise in an audio operation amplifier | |
CN105955395B (en) | Automatic power control system, method and bias current control circuit | |
CN111342818B (en) | Filter and method of operation thereof | |
TWI537703B (en) | Switching current source circuit and control method thereof | |
TWI514799B (en) | Cable equivalent circuir and test system | |
US8531192B2 (en) | High-impedance MEMS switch | |
CN115280671B (en) | Amplifier bias control using tunneling current | |
JP6852719B2 (en) | Signal output circuit | |
JP2005072815A (en) | Signal input circuit for electric measurement apparatus | |
CN107959911B (en) | Amplifier device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170308 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6115784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |