JP6110141B2 - 分数分周pllシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにgnss受信器 - Google Patents
分数分周pllシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにgnss受信器 Download PDFInfo
- Publication number
- JP6110141B2 JP6110141B2 JP2013000066A JP2013000066A JP6110141B2 JP 6110141 B2 JP6110141 B2 JP 6110141B2 JP 2013000066 A JP2013000066 A JP 2013000066A JP 2013000066 A JP2013000066 A JP 2013000066A JP 6110141 B2 JP6110141 B2 JP 6110141B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synthesizer
- frequency
- phase
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000000737 periodic effect Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims 1
- 230000036962 time dependent Effects 0.000 claims 1
- 230000010363 phase shift Effects 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 10
- 230000008030 elimination Effects 0.000 description 6
- 238000003379 elimination reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
- G01S19/29—Acquisition or tracking or demodulation of signals transmitted by the system carrier including Doppler, related
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(1) ffd = fs/Nf
(2) fs = Nf・fr
(3) D = Cfd−Cr
(4) d = Nf・Dr
(5) δ = mod(ψ/2,2π)
(6) d´ = mod(d/2,1)
(7) δ = 2πd´
(8) S(t) = M(t)cos2πfct
(11) fi = fc−fd
(13) Sb I(t) = M(t)
(14) Sb III(t) = M(t)eiδ
(15) Sb I´(t) = Sb I(t) = M(t)
(16) Sb III´(t) = e-iδSb III(t) = M(t)
2 無線周波数部
3 バンドパスフィルタ
4 TCXO
5 ベースバンド部
6、6´ フロントエンドシンセサイザ
7 低雑音増幅器
8 制御可能RF増幅器
9a、9b アナログミキサ
10a、10b ハイパスフィルタ
11a、11b ローパスフィルタ
12a、12b 可変利得増幅器
13 ベースバンドシンセサイザ
14 分周器
15a、15b A/D変換器
16 デジタル複素ミキサ
17a、17b 周波数アナライザ
18 制御ユニット
19a、19b デシメーションフィルタ
20a、20b ダウンサンプラー
21 帯域消去ユニット
22 デジメータ
23 周波数アナライザ
24a、24b ダウンサンプラー
25 取得ユニット
26 トラッキングユニット
27 分周器
28 分周器
29 NCO
30 オフセット計算ユニット
31 位相検出器
32 ループフィルタ
33 VCO
34 位相シフタ
35a、35b 分周器
36a、36b サイクルカウンタ
37 フィードバックスイッチ
38 出力スイッチ
Claims (12)
- ロック喪失期間(II)の前の第1ロック状態期間(I)の間のシンセサイザ信号の位相に対する前記ロック喪失期間(II)の後の第2ロック状態期間(III)の間の分数分周PLLシンセサイザ信号(b)のオフセット時間を決定する方法において、前記ロック状態期間(I及びIII)の間では、前記シンセサイザ信号(b)は、フィードバックパスによって基準信号(a)にロックされて、前記基準信号(a)の周波数が、分数分周比で分周された後の周波数と等しくなるように前記基準信号(a)と分周信号(d)との間の位相関係が一定に保たれる方法であって、
前記ロック喪失期間(II)の間の前記基準信号のサイクル数と前記フィードバックパスの前記分周信号のサイクル数との間のサイクル差が評価され、前記フィードバックパスのシンセサイザ信号(b)のオフセット時間は、前記分周比と前記サイクル差とによる生成物に比例する数値として決定される、ことを特徴とする方法。 - 前記第2ロック状態期間(III)の位相補正デジタル信号の部分が前記第1ロック状態期間(I)の位相補正デジタル信号の部分と位相が一致するように、前記位相補正デジタル信号は、アナログ入力信号から生成され、
前記アナログ入力信号は、前記シンセサイザ信号(b)から抽出されたダウンコンバート信号とミックスされることによりダウンコンバートされ、
前記ダウンコンバートされたアナログ信号は、デジタル信号に変換され、
前記位相補正デジタル信号は、前記デジタル信号から抽出され、前記抽出は、前記ロック喪失期間(II)の後に、補正時間が前記オフセット時間から抽出され、前記第2ロック状態期間(III)のデジタル信号の位相が前記補正時間に応じて補正されることを含む、請求項1に記載の方法。 - 前記デジタル信号は、複素デジタル中間信号であり、前記位相補正デジタル信号は、複素デジタル指数関数信号と前記複素デジタル中間信号とをミックスすることにより、前記複素デジタル中間信号から抽出され、前記位相の前記補正によって、前記複素デジタル指数関数信号が前記補正時間に比例する位相補正に従うようになる、請求項2に記載の方法。
- 前記複素デジタル指数関数信号は、非回転信号であり、前記位相補正デジタル信号は位相補正ベースバンド信号である、請求項3に記載の方法。
- 2つ以上のフィードバックパスを交互に使用して、前記分周信号は、それぞれの場合の特定の分周比で抽出され、フィードバックパスはそれぞれ、交互にフィードバックパスのロック状態期間を有するロック喪失期間を有し、オフセット時間はフィードバックパスのロック喪失期間の後にフィードバックパスのそれぞれについて決定される、請求項1〜4の何れか一項に記載の方法。
- 周期的な基準信号(a)を受信する第1入力を有する位相検出器(31)と、
前記位相検出器により制御され、シンセサイザ信号(b)を生成する発振器と、
前記発振器の出力に接続される入力を備える分周器(35)であって、周波数が分数分周比で分周されたシンセサイザ信号(b)の周波数に等しい分周信号を出力で生成する分周器(35)を有し、前記分周器(35)の出力は、前記フィードバックパスを閉じるために前記位相検出器(31)の第2入力に接続され、又は接続可能にされるフィードバックパスと、を有する分数分周PLLシンセサイザであって、
前記位相検出器(31)の第1入力と、前記分周器(35)の出力とに接続され、前記基準信号(a)及び前記分周信号(d)のサイクルに応じて、前記分数分周PLLシンセサイザのサイクルカウント出力にサイクルカウント信号を提供するサイクル検出器を有する、請求項1〜5の何れか一項に記載の方法を実行する分数分周PLLシンセサイザ。 - 前記サイクル検出器は、前記分周信号(d)のサイクルを検出してカウントアップし、且つ前記基準信号(a)のサイクルを検出してカウントダウンするか又はその逆であるアップダウンカウンタ(36)を有する、請求項6に記載の分数分周PLLシンセサイザ。
- 前記シンセサイザ信号(b)から第1ダウンコンバート信号と、前記第1ダウンコンバート信号に対してπ/2シフトした第2ダウンコンバート信号とを抽出する位相シフタ(34)を更に有する、請求項6又は7に記載の分数分周PLLシンセサイザ。
- 前記発振器の出力に接続される入力を有する分周器(35a、35b)であって、周波数がフィードバックパス特有の非整数分周比(Nfa、Nfb)で分周された前記シンセサイザ信号の周波数に関連する分周信号を出力に生成する分周器をそれぞれ有する2つ以上のフィードバックパスと、
個々のフィードバックパスを閉じるために、前記位相検出器(31)の第2入力に前記分周器(35a、35b)の出力のそれぞれを交互に接続可能なフィードバックスイッチ(37)と、
フィードバックパスそれぞれにおいて、前記位相検出器(31)の第1入力と、前記分周器(35a、35b)の出力とに接続され、前記基準信号(a)と前記分周信号(d)とに応答するサイクル検出器と、
前記分数分周PLLシンセサイザのサイクルカウント出力に前記サイクル検出器の出力を交互に接続可能な出力スイッチ(38)と、を有する、請求項6〜8の何れか一項に記載の分数分周PLLシンセサイザ。 - 請求項8又は8及び9に記載の分数分周PLLシンセサイザをフロントエンドシンセサイザ(6、6´)として有する信号処理装置であって、
複素ダウンコンバートアナログ信号をアナログ入力信号から抽出するために、前記第1ダウンコンバート信号を受信する第1アナログミキサ(9a)及び前記第2ダウンコンバート信号を受信する第2アナログミキサ(9b)と、
複素デジタル中間信号を前記複素ダウンコンバートアナログ信号から抽出するA/D変換器(15a、15b)と、
前記サイクルカウント信号に依存する補正時間に従って位相補正がされる複素デジタル指数を提供するように構成されるNCO(29)によって制御される複素ミキサ(16)と、を更に有する、信号処理装置。 - 前記フロントエンドシンセサイザ(6、6´)のサイクルカウント出力と、前記NCO(29)との間に接続され、前記分周比、及び前記サイクルカウント信号から抽出されるサイクル差の生成物から補正期間を抽出するように構成される、オフセット計算部(30)を更に有する、請求項10に記載の信号処理装置。
- 請求項10又は11に記載の信号処理装置を有するGNSS受信器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12405002.2 | 2012-01-06 | ||
EP20120405002 EP2613442B1 (en) | 2012-01-06 | 2012-01-06 | A method for determining an offset term for a fractional-N PLL synthesizer signal, a synthesizer for carrying out the method, a signal processing device and a GNSS receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013143773A JP2013143773A (ja) | 2013-07-22 |
JP6110141B2 true JP6110141B2 (ja) | 2017-04-05 |
Family
ID=45562928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013000066A Active JP6110141B2 (ja) | 2012-01-06 | 2013-01-04 | 分数分周pllシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにgnss受信器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8644783B2 (ja) |
EP (1) | EP2613442B1 (ja) |
JP (1) | JP6110141B2 (ja) |
CN (1) | CN103199858B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8692594B2 (en) * | 2011-12-19 | 2014-04-08 | Ati Technologies Ulc | Phase-locked loop frequency stepping |
US9360557B1 (en) | 2012-07-06 | 2016-06-07 | Apple Inc. | Systems, methods, devices and subassemblies for rapid-acquisition access to high-precision positioning, navigation and/or timing solutions |
US9618625B2 (en) | 2012-07-06 | 2017-04-11 | Apple Inc. | System and method for continuous carrier wave reconstruction |
WO2015153335A1 (en) * | 2014-04-03 | 2015-10-08 | Coherent Navigation, Inc. | System and method for continuous carrier wave reconstruction |
CN105915216B (zh) * | 2016-04-06 | 2019-01-25 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
US11217890B2 (en) | 2017-09-20 | 2022-01-04 | Kymeta Corporation | DC offset correction in an antenna aperture |
EP3695512A4 (en) | 2017-10-12 | 2021-07-14 | Synaptics Incorporated | PHASE LOCKING LOOP SAMPLE-RESTORER |
EP3900284B1 (en) | 2018-12-17 | 2023-11-08 | U-blox AG | Estimating one or more characteristics of a communications channel |
CN114070308B (zh) * | 2022-01-17 | 2022-11-22 | 中国电子科技集团公司第二十九研究所 | 一种宽带低相噪频率合成电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774626A (ja) * | 1993-09-01 | 1995-03-17 | Fujitsu Ltd | Pll回路 |
FR2763196B1 (fr) | 1997-05-07 | 1999-07-30 | Thomson Csf | Synthetiseur de frequence coherent a boucle de phase et pas fractionnaires |
WO1999013582A1 (en) * | 1997-09-09 | 1999-03-18 | Advanced Fibre Communications, Inc. | Perturbation tolerant digital phase-locked loop employing phase-frequency detector |
JPH11225072A (ja) * | 1998-02-05 | 1999-08-17 | Fujitsu Ltd | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルnシンセサイザ |
US6914935B2 (en) * | 2001-02-21 | 2005-07-05 | Freescale Semiconductor, Inc. | Fractional N synthesizer with reduced fractionalization spurs |
US6456164B1 (en) * | 2001-03-05 | 2002-09-24 | Koninklijke Philips Electronics N.V. | Sigma delta fractional-N frequency divider with improved noise and spur performance |
US7003065B2 (en) * | 2001-03-09 | 2006-02-21 | Ericsson Inc. | PLL cycle slip detection |
US6553089B2 (en) * | 2001-03-20 | 2003-04-22 | Gct Semiconductor, Inc. | Fractional-N frequency synthesizer with fractional compensation method |
US6556086B2 (en) * | 2001-05-31 | 2003-04-29 | Analog Devices, Inc. | Fractional-N synthesizer and method of synchronization of the output phase |
US6556082B1 (en) | 2001-10-12 | 2003-04-29 | Eic Corporation | Temperature compensated current mirror |
US6823033B2 (en) * | 2002-03-12 | 2004-11-23 | Qualcomm Inc. | ΣΔdelta modulator controlled phase locked loop with a noise shaped dither |
KR100475091B1 (ko) * | 2002-08-30 | 2005-03-10 | 삼성전자주식회사 | 광디스크 시스템에서의 데이터 슬라이서 및 그 방법 |
US7463710B2 (en) | 2003-06-27 | 2008-12-09 | Analog Devices, Inc. | Fractional-N synthesizer and method of programming the output phase |
KR100990484B1 (ko) * | 2004-03-29 | 2010-10-29 | 삼성전자주식회사 | 직렬 버스 통신을 위한 송신 클럭 신호 발생기 |
US8004324B2 (en) * | 2006-02-07 | 2011-08-23 | Mitsubishi Electric Corporation | Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function |
JP4649362B2 (ja) * | 2006-04-19 | 2011-03-09 | 株式会社東芝 | 発振器制御装置 |
US20090224974A1 (en) | 2008-03-04 | 2009-09-10 | Navasic Corporation | Power efficient global positioning system receiver |
US8368480B2 (en) * | 2009-06-24 | 2013-02-05 | Mediatek Inc. | Phase locked loop circuits and gain calibration methods thereof |
CN101741380B (zh) * | 2009-12-22 | 2014-07-30 | 北京中星微电子有限公司 | 用于锁相环锁定检测的方法、***和锁相环电路 |
-
2012
- 2012-01-06 EP EP20120405002 patent/EP2613442B1/en active Active
- 2012-03-19 US US13/424,245 patent/US8644783B2/en active Active
- 2012-12-26 CN CN201210575334.2A patent/CN103199858B/zh active Active
-
2013
- 2013-01-04 JP JP2013000066A patent/JP6110141B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013143773A (ja) | 2013-07-22 |
US8644783B2 (en) | 2014-02-04 |
CN103199858B (zh) | 2017-05-31 |
US20130176059A1 (en) | 2013-07-11 |
EP2613442B1 (en) | 2015-05-13 |
EP2613442A1 (en) | 2013-07-10 |
CN103199858A (zh) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110141B2 (ja) | 分数分周pllシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにgnss受信器 | |
US10236923B2 (en) | Method of processing a digital signal derived from an analog input signal of a GNSS receiver, a GNSS receiver base band circuit for carrying out the method and a GNSS receiver | |
JP4955769B2 (ja) | 複数の通信システムのための基準信号生成 | |
US8229460B2 (en) | Demodulation apparatus and receiving apparatus | |
EP3701631B1 (en) | Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit | |
US20120069884A1 (en) | Digital phase detector and digital phase-locked loop | |
WO2017052876A1 (en) | Calibration of dynamic error in high resolution digital-to-time converters | |
US8280330B2 (en) | Crystal-less clock generation for radio frequency receivers | |
US7573348B2 (en) | Arrangement and method for determining a gradient factor for a digitally controlled oscillator, and phase locked loop | |
US9791574B2 (en) | Method and system for repurposing of a global navigation satellite system receiver for receiving low-earth orbit communication satellite signals | |
KR100895886B1 (ko) | 이중 대역 gps/galileo 위성 신호 수신기 | |
US20160025861A1 (en) | Method and system for indoor global navigation satellite system detection utilizing low-earth orbit satellite signals | |
US20110292290A1 (en) | Frequency conversion circuit, frequency conversion method, and electronic apparatus | |
JP2010166252A (ja) | 受信機 | |
US8489053B2 (en) | Compensation of local oscillator phase jitter | |
US20060279365A1 (en) | Digital phase locked loop and method for correcting interference components in a phase locked loop | |
Dey et al. | Performance evaluation of tracking loop under RF interference using NavIC software-receiver | |
US9194956B2 (en) | Amelioration of frequency errors and/or their effects | |
US20130187810A1 (en) | Method And System For An Embedded And Hosted Architecture For A Medium Earth Orbit Satellite And Low Earth Orbit Satellite Positioning Engine | |
CN118054784A (zh) | 一种锁相环、噪声消除方法、芯片及电子设备 | |
JP2013026969A (ja) | 無線受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6110141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |