JP6093376B2 - System and method for maintaining DC offset correction of frequency down-converted data signal - Google Patents

Description

本発明は、無線装置を試験するためのシステム及び方法、特に、信号が、適切に試験するために補正を必要とするＤＣオフセットを呈する、このようなシステム及び方法に関する。   The present invention relates to systems and methods for testing wireless devices, and more particularly to such systems and methods in which a signal exhibits a DC offset that requires correction to properly test.

数多くの現行装置が、データ送受信のために無線信号を利用している。特に携帯式装置は、無線接続を利用して、電話、デジタルデータ伝送、及び地理的位置情報測定を含む機能を提供している。異なる多様な無線接続機能（例えば、ＷｉＦｉ、ＷｉＭＡＸ、及びＢｌｕｅｔｏｏｔｈ（登録商標））が利用されているが、一般にこれらはそれぞれ、業界認定標準（例えば、それぞれについてＩＥＥＥ ８０２．１１、ＩＥＥＥ ８０２．１６、及びＩＥＥＥ ８０２．１５）によって定義されている。これらの無線接続機能を用いて通信を行うためには、関連する標準で規定されているパラメータ及び制限に各装置が準拠していなければならない。   Many current devices use wireless signals for data transmission and reception. In particular, portable devices provide functionality including telephone, digital data transmission, and geographic location measurement using a wireless connection. A variety of different wireless connection functions (eg, WiFi, WiMAX, and Bluetooth®) are utilized, but generally these are industry recognized standards (eg, IEEE 802.11, IEEE 802.16, And IEEE 802.15). In order to communicate using these wireless connection functions, each device must comply with the parameters and restrictions defined in the relevant standards.

無線通信仕様間には違いが存在するけれども（例えば、信号の送受信に使用される周波数スペクトル、変調方法、及びスペクトルパワー密度）、無線接続標準のほぼ全てにおいて、データ送受信のための同期データパケットの使用が特定されている。更に、これらの無線通信標準に準拠している多くの装置は、通信のためにトランシーバを採用して、すなわち、無線周波（ＲＦ）信号の送受信を行っている。   Although there are differences between wireless communication specifications (eg, frequency spectrum, modulation method, and spectral power density used for signal transmission / reception), in almost all wireless connection standards, the synchronization data packet for data transmission / reception Use is specified. In addition, many devices that comply with these wireless communication standards employ transceivers for communication, that is, transmit and receive radio frequency (RF) signals.

連続する装置開発に沿ったどの時点においても、様々な通信機能に付随する標準にその装置の動作が準拠していることを試験し確認する必要が生じ得る。そのような装置を試験するために設計された専用システムは、典型的に、試験中に無線通信装置と通信するよう動作するサブシステムを含む。このサブシステムは、装置が、適切な標準に準拠して信号の送受信両方を行っていることを試験するよう設計されている。このサブシステムは、装置から送信された信号を受信して解析し、かつ業界認定標準に該当する装置に信号を送信する必要がある。   At any point along successive device developments, it may be necessary to test and verify that the operation of the device complies with the standards associated with various communication functions. Dedicated systems designed to test such devices typically include a subsystem that operates to communicate with a wireless communication device during testing. This subsystem is designed to test that the device is both transmitting and receiving signals according to the appropriate standard. This subsystem needs to receive and analyze the signal transmitted from the device, and transmit the signal to the device corresponding to the industry recognized standard.

この試験環境は、概ね、被試験デバイス（ＤＵＴ）、テスタ、及びコンピュータからなる。テスタは一般に、特定の無線通信標準を使用してＤＵＴとの通信を担う。コンピュータとテスタとは協働して、ＤＵＴから送信された信号を捕捉し、ＤＵＴの送信機能を試験するための基礎となる標準によって定められている仕様に照らして解析を行う。   This test environment generally consists of a device under test (DUT), a tester, and a computer. The tester is typically responsible for communicating with the DUT using a specific wireless communication standard. The computer and tester work together to capture the signal transmitted from the DUT and analyze it against the specifications defined by the underlying standards for testing the DUT's transmission capabilities.

当該技術分野において周知であるように、デバイスを試験するために必要とされる時間は、試験の遂行に関連するコストと直線関係を有する。したがって、テストによって要求される時間量を減らすこと、それによって各テストシステムのスループットを増加させ、及び全体の製造コストを下げることは有利である。いくつかの要因が、デバイスを試験するために必要とされる合計時間に関与する。これらの要因としては、デバイスの操作、試験のセットアップ、テスタからデバイスへの制御信号の送信、デバイスによって送られる信号の捕捉、及びそれらの捕捉信号の解析に費やされる時間が挙げられる。   As is well known in the art, the time required to test a device has a linear relationship with the costs associated with performing the test. Therefore, it is advantageous to reduce the amount of time required by testing, thereby increasing the throughput of each test system and reducing the overall manufacturing cost. Several factors contribute to the total time required to test the device. These factors include the time spent operating the device, setting up the test, sending control signals from the tester to the device, capturing signals sent by the device, and analyzing those captured signals.

試験精度は、信号周波数の決定及び様々な信号成分の生成を司る試験システムが高い精度で実行されることを必要とするが、これは、ＤＵＴ動作性能が判定される際の基準をもたらすためである。ＤＣオフセットを生じるミキサ又は準備段階におけるいずれかの不完全性が、このようなＤＣオフセットを低減又は相殺することによって確実に補正されるように、このようなコンポーネント及びそのサブシステムの較正を十分な頻度で行うことが当該技術分野において一般的である。ＤＣオフセットは通常、周波数に依存するため、いくつかの場合において、試験周波数が変更するたびに、再較正を行うようにプログラミングされている。しかし、多くの場合において、このような再較正は保証されておらず、これはＤＣオフセットが、特定の基準の限界内の試験精度を維持するために十分に低いためである。   Test accuracy requires that the test system responsible for determining the signal frequency and generating various signal components be performed with high accuracy, as this provides a basis for determining DUT performance. is there. The calibration of such components and their subsystems should be sufficient to ensure that any imperfections in the mixer or preparatory stage that produce DC offsets are corrected by reducing or canceling such DC offsets. It is common in the art to do it at a frequency. Since the DC offset is typically frequency dependent, in some cases it is programmed to recalibrate whenever the test frequency changes. However, in many cases such recalibration is not guaranteed because the DC offset is low enough to maintain test accuracy within the limits of a particular reference.

全体的な試験時間を低減することによって得られる利点にもかかわらず、試験の精度及び信頼性を低下させることはできない。少なくとも、そうすることによって、デバイスを評価する再テストの必要性の割合が増加し、よって試験に必要な合計時間が増加する。それゆえ、必要な工程を削除することなく、又は試験の完全性を損なうことなく、試験を実施するために必要な時間を減少させる方法が望まれる。   Despite the benefits gained by reducing the overall test time, the accuracy and reliability of the test cannot be reduced. At least by doing so, the percentage of retesting needs to evaluate the device is increased, thus increasing the total time required for testing. Therefore, it is desirable to have a method that reduces the time required to perform a test without eliminating the necessary steps or without compromising the integrity of the test.

本発明により、無線信号システムの試験時間を低減するのをたすけるための、回路及び方法が提供される。本発明の実施形態は、データ信号において生じるＤＣオフセットの動的な適応性補正をもたらす。パケットデータ信号がないとき（例えば、パケットの間）及びデバイスの電力増幅器がオンにされていないか、又はオフにされたときに、下流処理のためにデータ信号がサンプリングされ、これによって器具により生じるＤＣオフセットのみが測定されることを確実にする。パケットギャップの間、前、又は後にサンプリングされる信号が、そのＤＣ成分を測定される。器具により生じるＤＣレベルが、所定のレベルを超えると、ＤＣオフセット補正が信号に適用される。請求される本発明の実施形態において、ＤＣオフセット補償値が保存されて、同様のゲイン、周波数、及び／又は温度を使用して送信される後続の信号を補償するために取り出される。請求される本発明の実施形態において、器具により生じるＤＣレベルが第２の所定のレベルを超えるときに、較正される。あるいは、適応性動的ＤＣオフセット補償の使用によって較正の必要性が低減又は排除される。   In accordance with the present invention, a circuit and method are provided to help reduce the test time of a wireless signal system. Embodiments of the present invention provide dynamic adaptive correction of DC offsets that occur in the data signal. When there is no packet data signal (eg during a packet) and when the device's power amplifier is not turned on or turned off, the data signal is sampled for downstream processing, thereby causing the instrument Ensure that only the DC offset is measured. A signal sampled before or after the packet gap is measured for its DC component. When the DC level produced by the instrument exceeds a predetermined level, DC offset correction is applied to the signal. In the claimed embodiment of the invention, the DC offset compensation value is saved and retrieved to compensate for subsequent signals transmitted using similar gain, frequency, and / or temperature. In the claimed embodiment of the invention, calibration is performed when the DC level produced by the instrument exceeds a second predetermined level. Alternatively, the use of adaptive dynamic DC offset compensation reduces or eliminates the need for calibration.

図１は、無線データパケット信号送受信機のための従来の試験環境の機能的ブロック図である。FIG. 1 is a functional block diagram of a conventional test environment for a wireless data packet signal transceiver. 図２は、無線データパケット信号送受信機のための従来のテスタの機能的ブロック図である。FIG. 2 is a functional block diagram of a conventional tester for a wireless data packet signal transceiver. 図３は、下流処理及び分析のための、データパケット信号の周波数ダウン変換及びサンプリングの従来技術の機能的ブロック図である。FIG. 3 is a prior art functional block diagram of frequency down-conversion and sampling of a data packet signal for downstream processing and analysis. 図４は、下流処理及び分析のための、データパケット信号の周波数ダウン変換及びサンプリングの別の従来技術の機能的ブロック図である。FIG. 4 is another prior art functional block diagram of frequency down-conversion and sampling of a data packet signal for downstream processing and analysis. 図５は、図４の回路におけるＤＣオフセットを例示する信号図のセットである。FIG. 5 is a set of signal diagrams illustrating DC offset in the circuit of FIG. 図６は、図４の回路のためのＤＣオフセットを例示する信号図のセットである。FIG. 6 is a set of signal diagrams illustrating DC offsets for the circuit of FIG. 図７は、送受信前のギャップの、データパケット送受信の間の信号（左）、及び器具のＤＣオフセットの拡大（右）を示す。FIG. 7 shows the signal during transmission and reception of data packets (left) and the expansion of the instrument DC offset (right) in the gap before transmission and reception. 図８は、器具により生じるＤＣ漏れによる、周波数ダウン変換データ信号において生じるＤＣオフセットの補正を維持するための本発明の一実施形態による回路の機能的ブロック図である。FIG. 8 is a functional block diagram of a circuit in accordance with one embodiment of the present invention for maintaining correction of DC offset caused in a frequency down-converted data signal due to DC leakage caused by the instrument. 図９は、ＤＣオフセットの補償、又は較正が必要であることの判定に含まれる工程を示すフローチャートである。FIG. 9 is a flowchart illustrating the steps involved in determining whether DC offset compensation or calibration is required.

以下の「発明を実施するための形態」は、特許請求される本発明の、添付図面を参照とする、例示的実施形態のものである。そのような説明は、例示的なものであって、本発明の範囲に関して限定するものではない。そのような実施形態は、主題となる発明を当業者が実践することを可能にするために、十分詳細に説明されるものであり、主題となる発明の趣旨又は範囲から逸脱することなく、何らかの変型を使用して、他の実施形態を実践することができる点が理解されるであろう。   The following Detailed Description is of an exemplary embodiment of the claimed invention with reference to the accompanying drawings. Such description is exemplary and not limiting with respect to the scope of the present invention. Such embodiments are described in sufficient detail to enable those skilled in the art to practice the subject invention and do not depart from the spirit or scope of the subject invention. It will be appreciated that variations may be used to practice other embodiments.

本発明の開示を通じて、内容から反対であるという明確な指示がなければ、説明するような個々の回路要素は、数において単数の場合もあれば複数の場合もあることが理解されるであろう。例えば、「回路」及び「回路機構」という用語は、説明される機能を提供するための、単一の構成要素、あるいは、能動的及び／又は受動的のいずれかであって、一体的に接続されるか若しくは他の方法で結合される（例えば、１つ以上の集積回路チップとして）複数個の構成要素のいずれかを含み得る。更には、「信号」という用語は、１つ以上の電流、１つ以上の電圧、又はデータ信号を指す場合がある。図面内では、同様又は関連する要素は、同様又は関連する英字、数字、若しくは英数字の指示子を有する。更には、本発明は、個別の電子回路機構（好ましくは、１つ以上の集積回路チップの形態）を使用する実装に関連して論じられているが、そのような回路機構のいかなる部分の機能も、処理される信号周波数又はデータ転送速度に応じて、適切にプログラムされた１つ以上のプロセッサを使用して、代替的に実装することができる。   Throughout this disclosure, it will be understood that the individual circuit elements as described may be singular or plural in number, unless there is a clear indication that the contents are contrary. . For example, the terms “circuit” and “circuit arrangement” are either a single component, or active and / or passive, connected together to provide the functions described. Or any other combination (eg, as one or more integrated circuit chips). Further, the term “signal” may refer to one or more currents, one or more voltages, or a data signal. In the drawings, similar or related elements have similar or related alphabetic, numeric or alphanumeric indicators. Further, although the present invention is discussed in connection with implementations using discrete electronic circuitry (preferably in the form of one or more integrated circuit chips), the function of any portion of such circuitry Can alternatively be implemented using one or more appropriately programmed processors, depending on the signal frequency or data rate being processed.

請求される本発明の代表的な実施形態により、器具により生じるＤＣオフセットの適応性及び動的補償が実現される。例えば、プレテストパケット信号の僅かな部分の迅速なサンプリングが得られ、その後、補償が必要であるかどうかを判定するために、サンプルの迅速な分析が行われる。ＤＣオフセット補償はその後、信号に適用され得る。結果として、典型的な較正と同じだけの時間消費を必要とせずに、ＤＣオフセットを補正することができる。同様に、試験中、又は試験後のパケット信号の一部が使用され得る。更なる利点として、時間集約的な器具の較正の必要が低減（又は排除）される。例えば、請求される本発明の実施形態において、較正は、測定されるＤＣオフセットが設定された閾値を超える場合にのみ行われる。結果として、全体的な試験時間が低減し、試験精度を損なうことなく、試験工程をより効率的なものとする。   Exemplary embodiments of the claimed invention provide for adaptive and dynamic compensation of DC offset caused by the instrument. For example, a quick sampling of a small portion of the pretest packet signal is obtained, and then a quick analysis of the sample is performed to determine if compensation is necessary. DC offset compensation can then be applied to the signal. As a result, the DC offset can be corrected without requiring as much time as typical calibration. Similarly, a portion of the packet signal during or after the test can be used. As a further advantage, the need for time intensive instrument calibration is reduced (or eliminated). For example, in the claimed embodiment of the invention, calibration is performed only when the measured DC offset exceeds a set threshold. As a result, the overall test time is reduced, making the test process more efficient without compromising test accuracy.

更なる実施形態において、必要な較正の数は、保存された補償値を使用して、器具により発生するＤＣオフセットを補償することによって更に低減される。補償値は最初に、パケット間、パケット前、又はパケット後ギャップから得られる、サンプルを使用して上記のように、計算される。これらの値は、信号（例えば、ゲイン、周波数、及び温度）を送信するために使用される設定によって、保存される。同様の設定を使用して送信される、後続のサンプリングされたパケットは次に、器具により生じるＤＣオフセットを排除又は低減するために、これらの保存された補償値によって調節される。加えて、これらの後続の信号におけるＤＣオフセットは、保存された値が正確なままであることを確実にするために測定されてもよい。必要により、保存された値は更新されてもよく、更なる補償が適用されてもよい。あるいは試験器具は、ＤＣオフセットが設定された閾値を超えると、較正され得る。   In further embodiments, the number of calibrations required is further reduced by using stored compensation values to compensate for DC offsets generated by the instrument. The compensation value is first calculated as described above using samples obtained from inter-packet, pre-packet, or post-packet gaps. These values are stored by the settings used to transmit the signal (eg, gain, frequency, and temperature). Subsequent sampled packets transmitted using similar settings are then adjusted by these stored compensation values to eliminate or reduce the DC offset caused by the instrument. In addition, the DC offset in these subsequent signals may be measured to ensure that the stored value remains accurate. If necessary, the stored value may be updated and further compensation may be applied. Alternatively, the test instrument can be calibrated when the DC offset exceeds a set threshold.

図１に示されているように、無線規格に照らし合わせて試験する従来の試験システム１００は、被試験デバイス（ＤＵＴ）１０１、テスタ１０２、並びに試験プログラムを実行して、ＤＵＴ１０１及びテスタ１０２の動作を調整するコンピュータ（ＰＣ）コントローラ１０３を含む。それらは、任意の形態の通信リンク（例えば、イーサネット（登録商標）、ユニバーサルシリアルバス（ＵＳＢ）、シリアルペリフェラルインターフェース（ＳＰＩ）、無線インターフェースなど）であり得る双方向通信経路（インターフェイス）１０４、１０５、１０６によってリンクされる。これらのインターフェース１０４、１０５、１０６は、１つ以上のデータチャネルから構成することができる。例えば、インターフェース１０４は、多重入出力（ＭＩＭＯ）タイプのリンク（例えば、ＩＥＥＥ ８０２．１１ｎ無線規格などで）、又は単入力単出力（ＳＩＳＯ）タイプのリンク（例えば、ＩＥＥＥ ８０２．１１ａ無線規格などで）とすることが可能である。他の可能な通信リンクは、当業者には明らかであろう。そのようなシステムでは、テスタ１０２は、双方向インターフェース１０４を介して、ＤＵＴ１０１に試験信号を送る。ＤＵＴ１０１もまた、同じ双方向インターフェース１０４を使用して、テスタ１０２に信号を送信する。制御コンピュータ１０３は、試験プログラムを実行し、インターフェース１０５及びインターフェース１０６を介して、ＤＵＴ１０１及びテスタ１０２の動作を調整する。   As shown in FIG. 1, a conventional test system 100 that tests against a wireless standard executes a device under test (DUT) 101, a tester 102, and a test program to operate the DUT 101 and the tester 102. A computer (PC) controller 103 is included. They can be any form of communication link (e.g., Ethernet, Universal Serial Bus (USB), Serial Peripheral Interface (SPI), wireless interface, etc.) bi-directional communication paths (interfaces) 104, 105, Linked by 106. These interfaces 104, 105, 106 can be composed of one or more data channels. For example, the interface 104 may be a multiple input / output (MIMO) type link (eg, in the IEEE 802.11n wireless standard) or a single input single output (SISO) type link (eg, in the IEEE 802.11a wireless standard). ). Other possible communication links will be apparent to those skilled in the art. In such a system, the tester 102 sends a test signal to the DUT 101 via the bidirectional interface 104. DUT 101 also sends signals to tester 102 using the same bi-directional interface 104. The control computer 103 executes a test program and adjusts the operations of the DUT 101 and the tester 102 via the interface 105 and the interface 106.

当業者には容易に理解されるように、ＤＵＴ１０１とテスタとの間の信号インターフェース１０４は、ｏｖｅｒ−ｔｈｅ−ａｉｒ（無線）接続、又はアンテナに接続するための回路インターフェースを使用する有線接続（例えば、ケーブル）とすることができる。多くの場合、試験目的のために、そのような有線接続を使用して、信号の一貫性を確保する。   As will be readily appreciated by those skilled in the art, the signal interface 104 between the DUT 101 and the tester is an over-the-air (wireless) connection, or a wired connection using a circuit interface to connect to the antenna (eg, Cable). In many cases, such wired connections are used for testing purposes to ensure signal consistency.

典型的な試験においてＤＵＴ１０１は、その通信経路１０４を介して、テスタ１０２に信号を送信する。テスタ１０２は、その信号を受信し、その特性を測定し、特定の無線規格（例えば、ＩＥＥＥの８０２．１１ｇ）に特有の仕様のセットに照らして、その測定された特性を解析する。ＤＵＴ１０１は、コントローラ１０３の制御のもとで、該当する規格によって規定される多くの又は全ての異なる特性を有する様々な信号を送信し続ける。テスタ１０２は、適用可能な無線規格によって規定される試験仕様と適合する、測定及び分析を行う。したがって、試験システム１００は、ＤＵＴ１０１によって送信される信号に関する、必要な規定の試験を実行する。これらの試験は、ＤＵＴ送信機が該当する規格に従って動作していることを確認する。ＤＵＴ受信機を試験するため、テスタ１０２は、コントローラ１０３によって実行される試験プログラムに従って、経路１０４を介して信号を送信する。コントローラ１０３は、ＤＵＴ１０１が該当する基準によって規定されている、信号周波数、電力、変調、及び他の信号特性に関して、テスタ１０２に命令する。ＤＵＴ受信機はこれらの信号を受信し、その反応は、これが規格の仕様に従って適切に動作していたかどうかを判定する。   In a typical test, the DUT 101 sends a signal to the tester 102 via its communication path 104. Tester 102 receives the signal, measures its characteristics, and analyzes the measured characteristics against a set of specifications specific to a particular wireless standard (eg, IEEE 802.11g). Under the control of the controller 103, the DUT 101 continues to transmit various signals having many or all different characteristics defined by the relevant standards. The tester 102 performs measurement and analysis that conforms to test specifications defined by applicable wireless standards. Thus, the test system 100 performs the necessary prescribed tests on the signals transmitted by the DUT 101. These tests confirm that the DUT transmitter is operating according to the applicable standard. To test the DUT receiver, the tester 102 transmits a signal via path 104 according to a test program executed by the controller 103. The controller 103 commands the tester 102 regarding the signal frequency, power, modulation, and other signal characteristics that the DUT 101 defines as per applicable standards. The DUT receiver receives these signals and its response determines whether it was operating properly according to the specifications of the standard.

図２に示されているように、テスタ１０２は典型的には、ＤＵＴ１０１に送信される（例えば、信号ルーター又はスイッチ１１６を介して）、送信された試験信号１１３をもたらすための、ベクトル信号発生装置ＶＳＧ １１２と、これに加えて、分析のためにＤＵＴ信号１１５を捕捉する（例えば、信号ルーター又はスイッチ１１６を介して）ベクトル信号分析装置ＶＳＡ １１４とを含む。送信された信号１１３の特性と、ＤＵＴ１０１から受信される信号１１５を正確に捕捉及び分析するテスタ１０２の能力の両方が、ＶＳＧ １１２及びＶＳＡ １１４の動作及び継続的な較正の精度によってそれぞれ判定される。周知のように、ＶＳＧ １１２及びＶＳＡ １１４は、直交変調特性（例えば、同一位相Ｉ及び直交位相Ｑ信号成分）を有する無線周波数（ＲＦ）信号の送信及び受信をそれぞれ支援する回路を含む。   As shown in FIG. 2, the tester 102 typically generates a vector signal to provide a transmitted test signal 113 that is transmitted to the DUT 101 (eg, via a signal router or switch 116). A device VSG 112 and in addition a vector signal analyzer VSA 114 that captures the DUT signal 115 for analysis (eg, via a signal router or switch 116). Both the characteristics of the transmitted signal 113 and the ability of the tester 102 to accurately capture and analyze the signal 115 received from the DUT 101 are determined by the operation of the VSG 112 and VSA 114 and the accuracy of the continuous calibration, respectively. . As is well known, VSG 112 and VSA 114 include circuitry that supports transmission and reception of radio frequency (RF) signals having quadrature modulation characteristics (eg, same phase I and quadrature phase Q signal components), respectively.

図３に示されているように、従来的な技術は、入力データ信号１１５の周波数を、局所発振器（ＬＯ）信号１２１で、これらの信号１１５、１２１をミキサ１２２内で混合することによって、ダウン変換する。周波数をダウン変換した信号１２３は、その後、既知の技術に従って、アナログ−デジタル変換器（ＡＤＣ）１２４により、対応するデジタル信号１２５へと変換されることによってサンプリングされる。しかしながら、当該技術分野において既知のように、より速いデータ速度は、より大きな信号帯域幅を生じる。したがって、このような信号の測定は、データ信号を受信及び捕捉するための、より広い帯域幅を有する試験機器を必要とする。帯域幅が更に増加すると、単一ＡＤＣ １２４を使用して、より広い帯域幅に対応するのがより困難になる。   As shown in FIG. 3, the conventional technique reduces the frequency of the input data signal 115 with a local oscillator (LO) signal 121 and mixes these signals 115, 121 in a mixer 122. Convert. The frequency downconverted signal 123 is then sampled by being converted to a corresponding digital signal 125 by an analog-to-digital converter (ADC) 124 according to known techniques. However, as is known in the art, higher data rates result in greater signal bandwidth. Thus, measurement of such signals requires test equipment with a wider bandwidth for receiving and acquiring data signals. As bandwidth further increases, it becomes more difficult to accommodate a wider bandwidth using a single ADC 124.

図４に示されているように、サンプリング回路の帯域幅については、サンプリングの前に直交位相周波数ダウン変換を使用して、効率的に倍増することができる。入力データ信号１１５は、直交位相周波数ダウン変換回路１２２ａ（その様々な設計が当該技術分野において既知である）における、直交位相ＬＯ信号１２１ｉ、１２１ｑを使用して周波数がダウン変換されている。生じる同一位相１２３ｉ及び直交位相１２３ｑ周波数ダウン変換信号は、フィルタリングされ（図示されない）、その後前のように、各ＡＤＣ回路１２４ｉ、１２４ｑを使用して前と同じようにサンプリングされ、下流処理及び分析（図示されない）のために、直交位相のサンプリングされた信号１２５ｉ、１２５ｑを生じる。   As shown in FIG. 4, the bandwidth of the sampling circuit can be effectively doubled using a quadrature phase frequency down-conversion prior to sampling. Input data signal 115 is down-converted using quadrature phase LO signals 121i, 121q in quadrature phase frequency down-conversion circuit 122a (of which various designs are known in the art). The resulting in-phase 123i and quadrature 123q frequency down-converted signals are filtered (not shown) and then sampled as before using each ADC circuit 124i, 124q as before, for downstream processing and analysis ( (Not shown) produces quadrature sampled signals 125i, 125q.

しかしながら、このような周波数ダウン変換技術は、特に直交位相周波数ダウン変換により、ＬＯ信号漏れを生じる。既知のように、このようなＬＯ信号１２１ｉ、１２１ｑ漏れは、周波数ダウン変換信号１２３ｉ、１２３ｑにおいて、ゼロでないＤＣ電圧オフセットとして生じ、更に混合積信号として、ダウン変換された信号１２３ｉ、１２３ｑの公称周波数の２倍の周波数の混合積信号を生じる。混合積信号は通常、試験機器の帯域幅外となり、したがって一般的には重要性が（あったとしても）少ない。   However, such frequency down conversion techniques cause LO signal leakage, especially due to quadrature phase frequency down conversion. As is known, such LO signals 121i, 121q leakage occur as non-zero DC voltage offsets in the frequency down-converted signals 123i, 123q, and as a mixed product signal, the nominal frequency of the down-converted signals 123i, 123q. Produces a mixed product signal with a frequency twice that of. Mixed product signals are usually outside the bandwidth of the test equipment and are therefore generally less important (if any).

しかしながら、ＤＣオフセット電圧には補正が必要であり、これは当該技術分野において既知の様々な技術を使用して行われ得る。従来的に、測定装置内における、ＤＣオフセットを排除する方法は、中間的な周波数（ＩＦ）においてダウン変換した信号をサンプリングすることである。これは、ダウン変換ミキサにより生成される、生じたＤＣオフセットが、関心の信号の周波数外となり、よって容易にフィルタリングできる、という望ましい特性を有する。しかしながら、ＩＱ（直交位相サンプリングされた）ダウン変換と比較すると、ＩＦサンプリングされたシステムは、所与の信号帯域幅（ＢＷ）を維持するためにより高いサンプリング率を必要とする。更に、ＩＦサンプリングされたシステムにおいて必要とされるフィルタリングは、より複雑であり、ＢＷ利益をもたらさない。しかしながら、ＩＱサンプリングの欠点の１つとして、ダウン変換から生じたＤＣ信号は、今度は信号の一部として存在する。結果として、器具により生成されたＤＣ信号は、受信された信号に加わり、器具ＤＣ成分が受信された信号のＤＣ成分より遥かに小さい場合を除き、真の信号表現に影響を及ぼす。   However, the DC offset voltage requires correction, and this can be done using various techniques known in the art. Traditionally, a method of eliminating DC offset within a measurement device is to sample a down-converted signal at an intermediate frequency (IF). This has the desirable property that the resulting DC offset generated by the down-conversion mixer is outside the frequency of the signal of interest and can therefore be easily filtered. However, compared to IQ (Quadrature Sampled) downconversion, IF sampled systems require higher sampling rates to maintain a given signal bandwidth (BW). Furthermore, the filtering required in IF sampled systems is more complex and does not provide BW benefits. However, as one of the disadvantages of IQ sampling, the DC signal resulting from down conversion is now present as part of the signal. As a result, the DC signal generated by the instrument adds to the received signal and affects the true signal representation unless the instrument DC component is much smaller than the DC component of the received signal.

ＤＣ漏れを自動的に低減させるためのフィードバック方式は、ＩＱダウン変換ミキサによって生成されるＤＣ漏れに対処するために、集積回路内において一般的に使用された。例えば、フィードバック方式は、受信機のベースバンド部分に典型的に組み込まれるゲインによってＤＣ成分が確実に増幅されないように、ＩＱダウン変換ミキサの出力において注入される補償ＤＣ電圧のレベルを制御するために、使用され得る。しかしながら、このようなフィードバック方式は典型的に、ＤＣ漏れを完全に補償するために、実質的な時間を必要とする。   Feedback schemes for automatically reducing DC leakage have been commonly used in integrated circuits to address DC leakage generated by IQ down conversion mixers. For example, a feedback scheme may be used to control the level of the compensated DC voltage injected at the output of the IQ downconversion mixer to ensure that the DC component is not amplified by the gain typically built into the baseband portion of the receiver. Can be used. However, such feedback schemes typically require substantial time to fully compensate for DC leakage.

測定システムにおいて、動的な範囲、及び信号雑音比（ＳＮＲ）を最大化することが望ましい場合が多い。したがって、分析される信号は一般的に、ベースバンド信号の信号範囲全てを利用する。これは通常、ＩＱダウン変換ミキサの出力のフルスケールに近い。したがって、生じるＤＣ漏れは、典型的にはＩＱダウン変換ミキサの出力を超えて更に増幅されないため、測定システムはＤＣ漏れに対して感応性がより低い。しかしながら、測定装置は受信した信号を正確に測定及び分析しなければならないため、器具のＤＣ漏れが、測定される信号よりも遥かに低いことが重要である（一般的に、少なくとも１０ｄＢ低い）。結果として、器具は、所望の試験性能を確保するために、生成されたＤＣ漏れを補償しなければならない。   In measurement systems, it is often desirable to maximize dynamic range and signal-to-noise ratio (SNR). Therefore, the signal to be analyzed typically utilizes the entire signal range of the baseband signal. This is usually close to the full scale of the output of the IQ down conversion mixer. Thus, the resulting DC leakage is typically not further amplified beyond the output of the IQ downconversion mixer, so the measurement system is less sensitive to DC leakage. However, since the measurement device must accurately measure and analyze the received signal, it is important that the DC leakage of the instrument is much lower than the signal being measured (typically at least 10 dB lower). As a result, the instrument must compensate for the generated DC leakage to ensure the desired test performance.

集積ソリューション（例えば、集積回路）において、受信機が典型的にはフィードバック時定数に対して長い時間信号を受信するため、フィードバック方式が使用され得る。しかしながら、測定器具、特に製造試験シナリオにおいて使用されるものにおいて、動作条件が変更される前に、１つ又はわずかなパケットのみが受信される。このような場合、器具は、器具により生じるＤＣ漏れを補償する従来的なフィードバック方式のための時間を有さない。   In integrated solutions (eg, integrated circuits), a feedback scheme may be used because the receiver typically receives a long time signal relative to the feedback time constant. However, in measuring instruments, particularly those used in manufacturing test scenarios, only one or a few packets are received before the operating conditions are changed. In such cases, the instrument does not have time for a conventional feedback scheme to compensate for DC leakage caused by the instrument.

したがって、所望の試験測定精度を得るために、分析のために信号を捕捉する前に真のＤＣ漏れの較正が行われる場合が多い。しかしながら、各測定の前に完全な器具較正を行うのは、較正にかかる時間のために好ましくない。試験精度を損なわずに、時間が余分にかかるのを避けるため、所望の性能を確保するが、不必要に時間を消費しない適応性の較正方法が本明細書において提供される。加えて、器具により生じるＤＣオフセットを補償する方法が提供され、これにより必要な較正の頻度を低減するか、又は試験器具較正の必要性を完全に排除する。   Thus, in order to obtain the desired test measurement accuracy, true DC leakage calibration is often performed before acquiring the signal for analysis. However, performing a complete instrument calibration before each measurement is not preferred due to the time taken for calibration. Provided herein is an adaptive calibration method that ensures the desired performance, but does not unnecessarily consume time, in order to avoid excessive time without sacrificing test accuracy. In addition, a method is provided to compensate for DC offset caused by the instrument, thereby reducing the frequency of calibration required or completely eliminating the need for test instrument calibration.

図５に示されているように、典型的な所望の試験条件において、公称ＬＯ信号漏れは、直交位相データ信号Ｉ，Ｑが、およそゼロのＤＣオフセット電圧を有するようなものである。   As shown in FIG. 5, in typical desired test conditions, the nominal LO signal leakage is such that the quadrature data signals I, Q have a DC offset voltage of approximately zero.

図６に示されているように、悪化した試験条件において、信号により多くのＤＣオフセットが生じる。ＤＣオフセットは、ダウン変換、及び続くベースバンド回路の非最適な動作によって生じる場合がある。信号からオフセットを減じることによって、信号をゼロ周辺に合わせることができることは、当業者には既知である。アナログ−デジタル変換器において予測される信号レベルと比較したＤＣレベルの両方を知ることにより、ＤＣ漏れの直接的な指標が与えられることもまた、既知である。これらのレベルに基づき、特定の測定のために、較正が必要であるか、又は現在のＤＣレベルが許容可能であるかを判定することができる。   As shown in FIG. 6, there is more DC offset in the signal under degraded test conditions. The DC offset may be caused by down conversion and subsequent non-optimal operation of the baseband circuit. It is known to those skilled in the art that by subtracting the offset from the signal, the signal can be adjusted around zero. It is also known that knowing both the DC level compared to the expected signal level in an analog-to-digital converter gives a direct indication of DC leakage. Based on these levels, it can be determined for a particular measurement whether calibration is necessary or the current DC level is acceptable.

典型的なＤＣオフセット補正技術は、ＬＯ信号が変換された信号１２３ｉ、１２３ｑに最小の影響力を有するように、十分に小さくなるように、周波数ダウン変換操作に影響するか、又はこれを制御する。加えて、許容可能なＬＯ信号漏れを維持するように、このような方法でこの補正を行うために、定期的な較正が重要となる。しかしながら、ＬＯ信号漏れは典型的には信号周波数、受信機における信号レベル（ゲイン）、及び動作温度に依存する。したがって、このようなＤＣ電圧オフセット較正システムは、周波数又はゲインを変更するたびに、この較正を行わなければならない。加えて、周波数又はゲインを変更しなくても、例えば、機器の動作温度の変動によるＬＯ信号漏れの変化を考慮して、規則的な所定の時間間隔で較正を行わなければならない。このような所定の時間間隔は、性能試験機器が最悪の場合でも十分に低いＬＯ信号漏れレベルを維持するように、選択されなければならない。   Typical DC offset correction techniques affect or control the frequency down-conversion operation so that the LO signal is sufficiently small so that it has minimal impact on the transformed signals 123i, 123q. . In addition, periodic calibration is important in order to make this correction in this way so as to maintain an acceptable LO signal leakage. However, LO signal leakage typically depends on signal frequency, signal level (gain) at the receiver, and operating temperature. Therefore, such a DC voltage offset calibration system must perform this calibration every time the frequency or gain is changed. In addition, calibration must be performed at regular, predetermined time intervals without changing the frequency or gain, taking into account, for example, changes in LO signal leakage due to variations in equipment operating temperature. Such a predetermined time interval must be selected so that the performance test equipment maintains a sufficiently low LO signal leakage level even in the worst case.

したがって、較正時間間隔は最悪の場合の試験機器性能によって規定されるため、典型的な試験機器の実施は必要以上に頻繁にこのような較正を行い、よって不必要に全体的な試験時間を増加させ、試験効率を低減させる。図７に示されているように、試験パケットの前のギャップを含む、試験信号の一部が示される。分析のために受信される信号は、その独自のレベルのＤＣオフセットを有し得るため、パケットの送信中に器具により生じるＤＣオフセットを判定することはできない。その代わり、測定器具は、入力信号が存在しない場合にＤＣオフセットを判定しなければならない。したがって、器具は、器具により生じるＤＣ漏れが受信された信号より有利である時間を判定することができなければならない。加えて、器具により分析されるシステムは、電力増幅器（ＰＡ）が入力信号なしに有効化されるために、実際のパケットが送信される前後においてＩＱダウン変換ミキサシステムにおいてＤＣオフセットを呈することが多い。これは、例えば、送信されるパケット全体にわたってＰＡが正確に機能していることを確実にするために行われる。   Thus, since the calibration time interval is dictated by worst-case test instrument performance, typical test instrument implementations perform such calibrations more often than necessary, thereby unnecessarily increasing overall test time. Reduce test efficiency. As shown in FIG. 7, a portion of the test signal is shown, including the gap before the test packet. Since the signal received for analysis may have its own level of DC offset, it is not possible to determine the DC offset caused by the instrument during transmission of the packet. Instead, the measuring instrument must determine the DC offset when no input signal is present. Thus, the instrument must be able to determine a time when the DC leakage caused by the instrument is more favorable than the received signal. In addition, the system analyzed by the instrument often exhibits a DC offset in the IQ downconversion mixer system before and after the actual packet is transmitted because the power amplifier (PA) is enabled without an input signal. . This is done, for example, to ensure that the PA is functioning correctly over the entire transmitted packet.

最適なＤＣオフセット補償を確実にするため、請求される本発明の実施形態は、入力信号が存在せず、ＰＡが非アクティブである期間中の、器具により生じるＤＣオフセットを合理的に測定する。例えば、本発明の実施形態は、パケットの間のギャップの間、ＰＡが有効化される前後において、器具により生じたＤＣオフセットの測定をもたらす。一実施形態において、入力信号は、ＰＡが無効化されていなければ、ＤＣオフセットの正確な測定を可能にするために、パケットの間のギャップの間で抑圧され得る。   In order to ensure optimal DC offset compensation, the claimed embodiments of the present invention reasonably measure the DC offset caused by the instrument during periods when there is no input signal and the PA is inactive. For example, embodiments of the present invention provide a measure of the DC offset caused by the instrument during the gap between packets before and after the PA is enabled. In one embodiment, the input signal can be suppressed between gaps between packets to allow accurate measurement of the DC offset if the PA is not disabled.

パケットの開始は、正方向トリガによって容易に特定することができ、したがって、器具ＤＣオフセットを測定するために、送信前の時点を決定するように所望のプリトリガ時間が使用され得る。例えば、プリトリガ時間は、パケットが送信されておらず、ＰＡが有効化されていないことを確実にするために選択され得る。あるいは、器具は、ＰＡの効果を打ち消すために入力の減衰を増加させることができる。あるいは、測定点は負方向のトリガ事象（パケットの終了を示す）を検出し、遅延を加えてＰＡを止める、及び／又は器具の減衰を増加させることによって決定され得る。   The start of the packet can be easily identified by a forward trigger, and thus a desired pre-trigger time can be used to determine a point in time before transmission to measure the instrument DC offset. For example, the pre-trigger time can be selected to ensure that no packets are being transmitted and PA is not enabled. Alternatively, the instrument can increase the attenuation of the input to counteract the effects of PA. Alternatively, the measurement point can be determined by detecting a negative trigger event (indicating the end of the packet), adding a delay to stop the PA, and / or increasing the attenuation of the instrument.

したがって、パケットの間のギャップの間に捕捉される信号は、Ｉ及びＱ経路の両方の個別のＤＣオフセットを判定するために使用され得る。これらのオフセットは、ほぼ最適な性能を確保すべく、後に捕捉されるパケットのための補正係数を決定するために使用され得る。当業者は、安定的かつ予測可能なＤＣオフセット補償を確実にするために、導出されたＤＣオフセット補償パラメータの平均を出し、フィルタリングしてもよいことを、理解するであろう。   Thus, signals captured during gaps between packets can be used to determine individual DC offsets for both the I and Q paths. These offsets can be used to determine correction factors for later captured packets to ensure near optimal performance. One skilled in the art will appreciate that the derived DC offset compensation parameters may be averaged and filtered to ensure stable and predictable DC offset compensation.

ＤＣオフセットは一般的に器具の周波数及びゲインに依存し、いくつかの場合においてはシステム温度に依存し得るため、各周波数／ゲイン／温度のセットに割り当てられた個別のＤＣオフセット補償を保存するため、本実施形態の一実施形態において、リスト／ルックアップ表（ＬＵＴ）（例えば、値、又は値の範囲）が使用される。この手法は特に、試験時間が非常に重要であり、試験される全ての装置が同じ試験シーケンスに供される、製造において特に有益である。このような場合において、周波数／ゲイン／温度に基づいて予め規定され、制限された数の補償値が、器具によって使用される。   To preserve the individual DC offset compensation assigned to each frequency / gain / temperature set, as the DC offset is typically dependent on the frequency and gain of the instrument and in some cases can depend on the system temperature. In one embodiment of the present embodiment, a list / lookup table (LUT) (eg, a value or range of values) is used. This approach is particularly beneficial in manufacturing, where test time is very important and all the devices being tested are subjected to the same test sequence. In such cases, a predefined and limited number of compensation values based on frequency / gain / temperature are used by the instrument.

図８を参照し、ＤＣ補償回路の概念的実施が示される。ダウン変換ＩＱミキサ（２２２ａ）は、直交位相ＬＯ信号（１２１ｉ及び１２１ｑ）を使用して、ＲＦ信号１１５をダウン変換する。フィルタリングされたベースバンド信号（１２３ｉ及び１２３ｑ）は、ダウン変換段階２２２ａ、又は各ＤＣオフセット補正回路２２２ｂｉ、２２２ｂｑ（以下でより詳細に記載される）においてＤＣオフセットを補正される。生じるオフセットを補正されたベースバンド信号（２２３ｉ及び２２３ｑ）は、アナログ−デジタル変換器（２２４ｉ及び２２４ｑ）を使用して、デジタルドメインへと変換される。ダウン変換された信号（２２５ｉ及び２２５ｑ）のデジタル表現は、更なる処理下流へと伝達される。   With reference to FIG. 8, a conceptual implementation of a DC compensation circuit is shown. The down conversion IQ mixer (222a) down converts the RF signal 115 using the quadrature phase LO signals (121i and 121q). The filtered baseband signals (123i and 123q) are corrected for DC offset in the down conversion stage 222a, or in each DC offset correction circuit 222bi, 222bq (described in more detail below). The resulting offset corrected baseband signals (223i and 223q) are converted to the digital domain using analog-to-digital converters (224i and 224q). The digital representation of the downconverted signals (225i and 225q) is communicated further downstream.

制御ユニット３０２（例えば、ホストシステムのメインプロセッサ、若しくはコントローラ、又は専用マイクロコントローラ）は、ＲＦ信号１１５の周波数を適切にダウン変換するために、局所発振器回路３０６によって与えられるＬＯ信号１２１ｉ、１２１ｑの周波数を制御するための必要な制御信号３０３ｆと、ダウン変換段階２２２ａのゲインを制御するための制御信号３０３ｇとを与える。ＤＣ分析ブロック２０２との通信のため、ＤＣ分析ブロック２０２との通信インターフェース３０３ｔもまた提供されて、ダウン変換段階２２２ａのゲインと対応するゲインデータ３０４ｇと、ＬＯ信号１２１ｉ、１２１ｑの周波数（及びしたがってＲＦ信号１１５の周波数）に対応する周波数データ３０４ｆと、温度データ３０４ｔ（例えば、ホストシステム内の温度感知回路（図示されない）を使用して得られる）を与える。   The control unit 302 (eg, the main processor or controller of the host system, or a dedicated microcontroller) is responsible for the frequency of the LO signals 121i, 121q provided by the local oscillator circuit 306 in order to properly downconvert the frequency of the RF signal 115. The control signal 303f necessary for controlling the signal and the control signal 303g for controlling the gain of the down conversion stage 222a are provided. For communication with the DC analysis block 202, a communication interface 303t with the DC analysis block 202 is also provided to provide the gain data 304g corresponding to the gain of the down conversion stage 222a and the frequency (and thus RF) of the LO signals 121i, 121q. Frequency data 304f corresponding to the frequency of signal 115) and temperature data 304t (e.g., obtained using a temperature sensing circuit (not shown) in the host system).

この処理は、図５及び図６について記載されるパケットの間のギャップ内に存在するＤＣ漏れを測定することによって、器具のＤＣ漏れが判定され得る限りにおいて、信号から実際に器具により生成されるＤＣオフセットを排除できる。デジタル表示は、更に、ＤＣ分析ブロック２０２へと更に伝達される。このブロックは、同じ周波数、温度（範囲）及びゲイン設定で次に捕捉するために使用するために、前回のゲイン設定からの補償値が保存される（例えば、ＬＵＴにおいて）メモリ２０４を含む。ブロック２０２は、Ｉチャネル２２５ｉ及びＱチャネル２２５ｑにおいて器具のＤＣ漏れを決定することによって、器具のＤＣ漏れを判定する。ブロック２０２は、２つのチャネルにおける器具のＤＣオフセットが、捕捉中にどこで測定され得るかを決定し、ＤＣ値を処理して保存される補償値が更新される必要があるか、又はこれらが許容可能であるかどうかを判定する。任意であるが、ブロック２０２は、例えば、設定された閾値を超えるＤＣオフセットが測定されたために、較正が必要であるかどうかを判定することができる。インターフェース２０５を通じて接続されたＤＣ測定ブロック２０２に取り付けられたメモリブロック２０４は、温度、ダウン変換ミキサ２２２のダウン変換ゲイン、及びＬＯ信号１２１ｉ、１２１ｑの周波数に基づいて、別個の補正値を可能にする。多数の補正係数を保存することができ、必要とみなされれば含まれる全ての点において、平均を算出することを可能にする。任意に、保存された値の分析が行われて、経時的な器具の性能を評価し、例えば、較正が必要なとき、又は器具の他のメンテナンスが必要とされるときを判断することができる。   This process is actually generated by the instrument from the signal as long as the instrument's DC leakage can be determined by measuring the DC leakage present in the gap between the packets described for FIGS. DC offset can be eliminated. The digital representation is further communicated to the DC analysis block 202. This block includes a memory 204 in which compensation values from previous gain settings are stored (eg, in a LUT) for subsequent capture at the same frequency, temperature (range) and gain settings. Block 202 determines instrument DC leakage by determining instrument DC leakage in I channel 225i and Q channel 225q. Block 202 determines where the DC offset of the instrument in the two channels can be measured during acquisition, and the compensation value stored by processing the DC value needs to be updated or they are acceptable. Determine if it is possible. Optionally, block 202 can determine whether calibration is necessary because, for example, a DC offset exceeding a set threshold has been measured. A memory block 204 attached to the DC measurement block 202 connected through the interface 205 allows for separate correction values based on the temperature, the down conversion gain of the down conversion mixer 222, and the frequency of the LO signals 121i, 121q. . A large number of correction factors can be stored, allowing the average to be calculated at all points involved if deemed necessary. Optionally, an analysis of the stored values can be performed to evaluate the performance of the instrument over time and determine, for example, when calibration is required or when other maintenance of the instrument is required .

当業者によって認識されるように、本発明の実施形態を実施するために、他の概念的な構成も使用され得る。例えば、コントローラは、図８に示される要素のいくつか又は全てに接続され得る。同様に、メモリ２０４は、ＤＣオフセット補正回路２２２又はコントローラに直接連結され得る。ＤＣオフセット補正は、試験信号がＡＤＣ２２４によってサンプリングされた後に同様に行われ得る。   As will be appreciated by those skilled in the art, other conceptual configurations may be used to implement embodiments of the present invention. For example, the controller may be connected to some or all of the elements shown in FIG. Similarly, the memory 204 can be directly coupled to the DC offset correction circuit 222 or controller. The DC offset correction can be similarly performed after the test signal is sampled by the ADC 224.

図９を参照し、本発明の代表的な実施形態の可能な操作を示すフローチャートが示されている。捕捉が予定されると、試験の操作環境の所与のパラメータ（例えば、現在のパケットデータ信号周波数、信号ゲイン、及びシステム動作温度）に対する補償値が存在するかどうかを決定するために工程９００において点検が行われる。好適な補償パラメータが既に存在する場合、これらはメモリ２０４から取り出される（９０２）好適な値がメモリ２０４に存在していない場合、捕捉を行う前又は後に補償値を計算する決定９０１が行われる。値が前もって計算されない場合、方法は続いて試験信号の少なくとも一部を捕捉する（９０７）。あるいは、較正が行われ（９０３）、新しい補償値が計算されて（９０４）、メモリ２０４内に保存される（９０５）。補償値が存在する場合（工程９０４において計算されるか、又は工程９０２において取り出される）、好適な補償が、例えば、既知の技術によって実施されるＤＣオフセット補正回路２２２ｂｉ、２２２ｂｑに、インターフェース２０３ｉ、２０３ｑを介して適用される（９０６）、又は、ダウン変換段階２２２ａ内でインターフェース（図示されない）を介してダウン変換ミキサ１２２（図３）のＤＣオフセット補正入力に適用される。その後、試験信号が捕捉される（９０７）。捕捉は、ＤＣオフセット分析ブロック２０２が、上記のように器具のＤＣオフセットを判定し得るギャップを含む（すなわち、パケットの間のギャップにおいて、又は１つ異常のパケットが送信された前若しくは後）。任意に、得られるＤＣオフセットの正確な測定を可能にするために、入力値が抑制され得る（例えば、ＰＡがアクティブである場合）。ＤＣ補償ブロック２０２はその後、器具のＤＣオフセット９０８を判定する。有意なＤＣオフセットが見出された場合（９０９）、新しい補償値が計算される（９１０）。これは多くの方法で行うことができる。１つの方法は、例えば、現在測定されたＤＣ値を使用して、ダウン変換ミキサのＤＣ補償制御入力の外挿した特性に基づいて、好適なＤＣオフセットを得るために必要な補正係数を決定することである。当然、より進んだ方法は、前の測定値の履歴を使用して補正値を決定し、Ｉ及びＱチャネルのそれぞれにおいて測定されたＤＣ漏れの適応性及びより正確な補償を可能にし得る。これらの値はその後、同じ（又は同様の）ゲイン、周波数、及び／又は温度パラメータを使用して、以降の捕捉を補償するために、メモリ２０４内に保存される（９１１）。ＤＣオフセットの値を任意により使用して現在捕捉される試験信号９１２を補償し、その後所望の信号の分析が行われる（９１４）。フロー９０９の同じ点において、観察された器具ＤＣオフセットに基づいて、例えば、１つ以上のＤＣ値が規定の閾値を超えた場合など、ＤＣ較正が必要であるかどうかを判定することができる。この場合、較正が行われて（９１３）、生じる補償値が決定され（９１０）、メモリ２０４に保存され（９１１）、これにより器具が同じ（又は同様の）周波数、ゲイン、及び温度範囲のパラメータで次回動作するときに、新しい値が選択される。捕捉された信号に対して任意に分析を行う（９１４）ことによって方法は終了する。あるいは、捕捉された信号は、後の分析のために保存することができる。   Referring to FIG. 9, a flowchart illustrating possible operations of an exemplary embodiment of the present invention is shown. Once acquisition is scheduled, in step 900 to determine if there are compensation values for the given parameters of the test operating environment (eg, current packet data signal frequency, signal gain, and system operating temperature). Inspection is performed. If suitable compensation parameters already exist, they are retrieved from the memory 204 (902) If no preferred value exists in the memory 204, a decision 901 is made to calculate compensation values before or after acquisition. If the value is not calculated in advance, the method then captures (907) at least a portion of the test signal. Alternatively, calibration is performed (903) and a new compensation value is calculated (904) and stored in memory 204 (905). If a compensation value is present (calculated at step 904 or retrieved at step 902), suitable compensation is provided to the DC offset correction circuits 222bi, 222bq implemented by known techniques, for example, to the interfaces 203i, 203q. Applied to the DC offset correction input of the down conversion mixer 122 (FIG. 3) via an interface (not shown) within the down conversion stage 222a. Thereafter, a test signal is captured (907). Acquisition includes gaps where DC offset analysis block 202 may determine the DC offset of the instrument as described above (ie, in the gap between packets or before or after one abnormal packet is transmitted). Optionally, input values can be suppressed (eg, when PA is active) to allow accurate measurement of the resulting DC offset. The DC compensation block 202 then determines the DC offset 908 of the instrument. If a significant DC offset is found (909), a new compensation value is calculated (910). This can be done in many ways. One method uses, for example, the currently measured DC value to determine the correction factor needed to obtain a suitable DC offset based on the extrapolated characteristics of the DC compensation control input of the down conversion mixer. That is. Of course, more advanced methods may use the history of previous measurements to determine the correction value and allow for more adaptive and more accurate compensation of measured DC leakage in each of the I and Q channels. These values are then stored 911 in memory 204 to compensate for subsequent capture using the same (or similar) gain, frequency, and / or temperature parameters. The value of the DC offset is optionally used to compensate the currently acquired test signal 912 and then analysis of the desired signal is performed (914). At the same point in flow 909, based on the observed instrument DC offset, it can be determined whether DC calibration is required, for example, if one or more DC values exceed a specified threshold. In this case, calibration is performed (913) and the resulting compensation value is determined (910) and stored in memory 204 (911) so that the instrument has the same (or similar) frequency, gain, and temperature range parameters. The next time it operates, the new value is selected. The method ends by performing an arbitrary analysis (914) on the captured signal. Alternatively, the captured signal can be saved for later analysis.

ＤＣ分析ブロック２０２は、例えば、ダウン変換したデータ信号をＤＣ補償データと組み合わせるための、合算回路又は高速フーリエ交換を行う回路などを含む、既知の技術に従って実施され得ることが容易に理解される。   It will be readily appreciated that the DC analysis block 202 may be implemented according to known techniques including, for example, a summing circuit or a circuit that performs a fast Fourier exchange to combine the down-converted data signal with DC compensation data.

他の操作が可能であることが当業者には明らかである。例えば、より高度な操作が含まれてもよく、所定の時間において、器具がゲイン／周波数／温度セットを使用していない場合、捕捉が行われる場合に較正が強制的に行われる。同様に、前の補償からの結果が使用されて、新しい補償値を決定する場合、ダウン変換ミキサのＤＣ補償制御入力性能が特徴付けられる際に、ほぼ理想的な動作を確保するために、適応性補正アルゴリズムが実行され得る。当然、当業者に既知であるように、他のアルゴリズムが利用されてもよい。しかしながら、これらのアルゴリズム全てに共通の特徴は、捕捉の一部として器具の固有のＤＣオフセットを判定し、その後この情報を現在及び以降の補償値のために使用する能力である。   It will be apparent to those skilled in the art that other operations are possible. For example, more sophisticated operations may be included, and if the instrument is not using a gain / frequency / temperature set at a given time, calibration is forced when capture is performed. Similarly, if the results from the previous compensation are used to determine a new compensation value, adaptive to ensure near ideal operation when the DC compensation control input performance of the down conversion mixer is characterized. A sex correction algorithm may be performed. Of course, other algorithms may be utilized as is known to those skilled in the art. However, a feature common to all these algorithms is the ability to determine the instrument's inherent DC offset as part of acquisition and then use this information for current and subsequent compensation values.

本発明の範囲及び趣旨から逸脱することなく、本発明の構造及び動作方法の様々な他の修正及び変更を行えることが当業者に明らかであろう。本発明は、特定の好ましい実施形態に関連して説明したが、特許請求の範囲に示す本発明は、このような特定的な実施形態に不当に限定されるべきではないことを理解すべきである。以下の「特許請求の範囲」が本発明の範囲を規定し、かつこれらの請求項及びその均等物の範囲内の構造及び方法がそれによって包含されることを意図している。   It will be apparent to those skilled in the art that various other modifications and variations can be made in the structure and method of operation of the present invention without departing from the scope or spirit of the invention. Although the invention has been described in connection with specific preferred embodiments, it should be understood that the invention as claimed should not be unduly limited to such specific embodiments. is there. The following “claims” define the scope of the present invention and are intended to encompass structures and methods within the scope of these claims and their equivalents.

Claims (12)

データパケット信号受信機によって受信されるデータパケット信号における前記データパケット信号受信機により生ずるＤＣオフセットを補正するための方法であって、
信号周波数、信号ゲイン、及び動作温度の１つ以上を含む、複数の動作環境パラメータを有するパケットデータ信号を、データパケット信号受信機で受信する工程と、
前記複数の動作環境パラメータに対応する補償データが利用可能である場合に、
前記受信したパケットデータ信号を前記補償データで補償する補償工程と、
前記受信したパケットデータ信号の、隣接するデータパケットの間のギャップの間のＤＣ信号電圧を測定して、測定したＤＣ電圧信号を与える測定工程と、ここで、前記パケットデータ信号は増幅されず、
前記複数の動作環境パラメータと対応する前記補償データが利用可能でない場合に、
前記データパケット信号受信機を較正して前記補償データを与える較正工程と、
前記受信したパケットデータ信号を前記補償データで補償する補償工程と、
前記受信したパケットデータ信号の、隣接するデータパケットの間のギャップの間のＤＣ信号電圧を測定して、測定したＤＣ電圧信号を与える測定工程と、ここで、前記パケットデータ信号は増幅されない、
を含む、方法。 A method for correcting a DC offset caused by a data packet signal receiver in a data packet signal received by a data packet signal receiver, comprising :
Receiving, at a data packet signal receiver, a packet data signal having a plurality of operating environment parameters, including one or more of signal frequency, signal gain, and operating temperature;
When compensation data corresponding to the plurality of operating environment parameters is available,
A compensation step of compensating the received packet data signal with the compensation data;
A measuring step of measuring a DC signal voltage between gaps between adjacent data packets of the received packet data signal to provide a measured DC voltage signal , wherein the packet data signal is not amplified;
When the compensation data corresponding to the plurality of operating environment parameters is not available;
A calibration step of calibrating the data packet signal receiver to provide the compensation data;
A compensation step of compensating the received packet data signal with the compensation data;
A measuring step of measuring a DC signal voltage between gaps between adjacent data packets of the received packet data signal to provide a measured DC voltage signal , wherein the packet data signal is not amplified;
Including the method. 前記測定されたＤＣ電圧信号は第１の値を有し、
前記方法は、前記補償、測定、及び較正工程を反復する工程を含み、
前記補償、測定及び較正工程を反復する工程の、前記測定されたＤＣ電圧信号は、第２の値を含み、
前記第２の値が前記第１の値よりも小さい、請求項１に記載の方法。 The measured DC voltage signal has a first value;
The method includes repeating the compensation, measurement, and calibration steps;
The measured DC voltage signal of the step of repeating the compensation, measurement and calibration steps includes a second value;
The method of claim 1, wherein the second value is less than the first value. 前記測定されたＤＣ電圧信号は第１の値を有し、
前記方法は、少なくとも前記補償及び測定工程を反復する工程を含み、
少なくとも前記補償及び測定工程を反復する工程の、前記測定されたＤＣ電圧信号は、第２の値を有し、
前記第２の値が前記第１の値よりも小さい、請求項１に記載の方法。 The measured DC voltage signal has a first value;
The method includes repeating at least the compensation and measurement steps;
The measured DC voltage signal of at least the step of repeating the compensation and measurement step has a second value;
The method of claim 1, wherein the second value is less than the first value. 前記受信したパケットデータ信号の、隣接するデータパケットの間のギャップの間のＤＣ信号電圧を測定し、測定されたＤＣ電圧信号を与える測定工程は、
複数のデータパケット、及び前記複数のデータパケットのギャップの各１つの、少なくとも対応する部分を含む、前記パケットデータ信号の一部を捕捉して、捕捉されたパケットデータ信号部分、及び捕捉されたパケットデータ信号ギャップを与える捕捉工程と、
前記捕捉されたパケットデータ信号ギャップのＤＣ電圧を検出して、前記測定されたＤＣ電圧信号を与える捕捉工程とを含む、請求項１に記載の方法。 A measuring step of measuring a DC signal voltage between gaps between adjacent data packets of the received packet data signal and providing a measured DC voltage signal comprises:
Capturing a portion of the packet data signal including at least a corresponding portion of each of a plurality of data packets and a gap of each of the plurality of data packets, and the captured packet data signal portion, and the captured packet A capture process that provides a data signal gap;
2. The method of claim 1, comprising: detecting a DC voltage of the acquired packet data signal gap to provide the measured DC voltage signal. 前記受信したパケットデータ信号の、隣接するデータパケットの間のギャップの間のＤＣ信号電圧を測定し、測定されたＤＣ電圧信号を与える測定工程は、
隣接するデータパケットの間の少なくとも前記ギャップを含む、前記パケットデータ信号の一部を捕捉し、捕捉されたパケットデータ信号ギャップを与える捕捉工程と、
前記捕捉されたパケットデータ信号ギャップのＤＣ電圧を検出して、前記測定されたＤＣ電圧信号を与える検出工程とを含む、請求項１に記載の方法。 A measuring step of measuring a DC signal voltage between gaps between adjacent data packets of the received packet data signal and providing a measured DC voltage signal comprises:
Capturing a portion of the packet data signal, including at least the gap between adjacent data packets, to provide a captured packet data signal gap;
And detecting a DC voltage of the captured packet data signal gap to provide the measured DC voltage signal. 前記データパケット信号受信機を較正し、前記補償データを与える較正工程は、前記複数の動作環境パラメータの１つ以上の変化を検出する工程を含む、請求項１に記載の方法。   The method of claim 1, wherein calibrating the data packet signal receiver and providing the compensation data includes detecting one or more changes in the plurality of operating environment parameters. 前記データパケット信号受信機を較正し、前記補償データを与える較正工程は、前記複数の動作環境パラメータの１つ以上と対応する前記補償データを更新する工程を含む、請求項１に記載の方法。   The method of claim 1, wherein calibrating the data packet signal receiver and providing the compensation data includes updating the compensation data corresponding to one or more of the plurality of operating environment parameters. 前記データパケット信号受信機を較正して、前記補償データを与える較正工程は、前記補償データをメモリ内に保存する工程を含む、請求項１に記載の方法。   The method of claim 1, wherein calibrating the data packet signal receiver to provide the compensation data includes storing the compensation data in a memory. 前記データパケット信号受信機を較正して、更新した補償データを与え、さらに
前記受信したパケットデータ信号を前記更新した補償データで補償することにより、
較正及び補償する工程と、
新しい補償データを計算し、さらに
前記受信したパケットデータ信号を前記新しい補償データで補償することにより、
補償する工程と、
の一方を更に含む、請求項１に記載の方法。 Calibrating the data packet signal receiver to provide updated compensation data, and further compensating the received packet data signal with the updated compensation data,
Calibrating and compensating, and
By calculating new compensation data and further compensating the received packet data signal with the new compensation data,
A process of compensating;
The method of claim 1, further comprising one of: 前記更新した補償データ、及び前記新しい補償データの少なくとも一方をメモリに保存する工程を更に含む、請求項９に記載の方法。   The method of claim 9, further comprising storing at least one of the updated compensation data and the new compensation data in a memory. 複数のデータパケット、及び前記複数のデータパケットのギャップの各１つの少なくとも対応する部分を含む、前記パケットデータ信号の一部を捕捉して、捕捉されたパケットデータ信号部分、及び捕捉されたパケットデータ信号ギャップを与える工程と、
前記捕捉されたパケットデータ信号ギャップのＤＣ電圧を検出して、前記測定されたＤＣ電圧信号を与える工程とを更に含む、請求項９に記載の方法。 Capturing a portion of the packet data signal including a plurality of data packets and at least a corresponding portion of each one of the plurality of data packet gaps, and the captured packet data signal portion, and the captured packet data Providing a signal gap;
10. The method of claim 9, further comprising: detecting a DC voltage of the captured packet data signal gap to provide the measured DC voltage signal. 隣接するデータパケットの間の少なくとも前記ギャップを含む、前記パケットデータ信号の一部を捕捉し、捕捉されたパケットデータ信号ギャップをもたらす工程と、
前記捕捉されたパケットデータ信号ギャップのＤＣ電圧を検出して、前記測定されたＤＣ電圧信号をもたらす工程とを含む、請求項９に記載の方法。 Capturing a portion of the packet data signal, including at least the gap between adjacent data packets, resulting in a captured packet data signal gap;
Detecting the DC voltage of the captured packet data signal gap to provide the measured DC voltage signal.

Images