JP6083300B2 - プログラム、並列演算方法および情報処理装置 - Google Patents
プログラム、並列演算方法および情報処理装置 Download PDFInfo
- Publication number
- JP6083300B2 JP6083300B2 JP2013074443A JP2013074443A JP6083300B2 JP 6083300 B2 JP6083300 B2 JP 6083300B2 JP 2013074443 A JP2013074443 A JP 2013074443A JP 2013074443 A JP2013074443 A JP 2013074443A JP 6083300 B2 JP6083300 B2 JP 6083300B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- thread
- submatrix
- vector
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Complex Calculations (AREA)
Description
[第1の実施の形態]
図1は、第1の実施の形態の情報処理装置を示す図である。
図2は、情報処理装置のハードウェア例を示すブロック図である。
第2の実施の形態の情報処理装置100は、大規模行列演算が可能なコンピュータであり、例えば、ユーザからの要求に応じて行列演算を行うサーバコンピュータである。
図3は、スパース行列とベクトルの積の例を示す図である。
情報処理装置100は、行列と入力ベクトルとの積を反復的に計算する。行列は、例えば、連立方程式の係数を表した係数行列である。情報処理装置100は、1回目に、行列と初期の入力ベクトルとの積を計算する。情報処理装置100は、1回目の積である結果ベクトルを所定のアルゴリズムに従って加工し、次の入力ベクトルとして使用する。情報処理装置100は、2回目に、1回目と同じ行列と1回目の結果ベクトルを加工して得られた入力ベクトルとの積を計算する。以上の行列演算が、所定の終了条件(例えば、反復回数や結果ベクトルに含まれる値の精度などの条件)を満たすまで繰り返される。
第2の実施の形態では、対称スパース行列の下三角の領域が圧縮列格納法によって表現される。対称スパース行列の上三角の領域(対角要素を除く)は、下三角の領域に基づいて再現することができるため行列データに含めず省略することができる。
情報処理装置100は、対称スパース行列を複数の部分行列に分割して複数のスレッドに割り振り、複数のコアを用いてそれらスレッドを並列に実行する。第2の実施の形態では、情報処理装置100は、対称スパース行列の下三角の領域について、各スレッドに連続する1または2以上の列を割り当てる。また、情報処理装置100は、対称スパース行列の上三角の領域(対角要素を除く)について、各スレッドに連続する1または2以上の行を割り当てる。このとき、対称の位置にある下三角の領域のj列目と上三角の領域(対角要素を除く)のj行目とを、同じスレッドに割り当てるようにする。
RAM120には、要素配列121、行番号配列122、列ポインタ配列123およびスレッドポインタ配列124が記憶される。更に、RAM120には、作業領域127(Work)、入力ベクトル128(X)および結果ベクトル129(Y)が記憶される。
情報処理装置100は、対称スパース行列を分析して、確保する作業ベクトルの数とスレッドへの作業ベクトルの割り当てを決定する。対称スパース行列の分析において、情報処理装置100は、対称スパース行列の行を複数の区間に分割する。好ましくは、区間1つ当たりの行数をできる限り均等にする。情報処理装置100は、区間の数(分割数)を予め固定で決めておいてもよいし、対称スパース行列の次数に応じて分割数を変えてもよい。例えば、数万次元程度の対称スパース行列に対して分割数を100とする。
ここでは、2534行×2534列の対称スパース行列を8スレッドで並列処理する場合を考える。行の分割数を8とすると、1区間当たりの行数は317行(2534/8の小数点以下を繰り上げた値)になる。ただし、端数処理の影響で末尾の区間の行数は315行になる。情報処理装置100は、8行×8列の非零要素マップ125を生成し、各ブロックに少なくとも1つの非零要素が含まれるか確認する。大規模な対称スパース行列では、非零要素が対角線付近に集中することがある。その場合、図8に示すように、非零要素マップ125の対角要素および対角要素に隣接する一部の要素がフラグ=1になり、非零要素マップ125の他の多くの要素がフラグ=0になり得る。
上記の通り、情報処理装置100は、非零要素マップ125に基づいて、共通の作業ベクトルを割り当て可能なスレッドの組み合わせを探索する。具体的には、情報処理装置100は、非零要素マップ125から、フラグ=1が同じ行で衝突していない列の組み合わせを探索する。図7の非零要素マップ125の例の場合、1列目と4列目との組み合わせはフラグ=1が衝突せず、2列目と3列目との組み合わせはフラグ=1が衝突しない。
ここでは、対称スパース行列を8スレッドで並列処理し、対称スパース行列の行を8区間に分割した場合を考える。スレッド#1の区間1,2、スレッド#2の区間2,3、スレッド#3の区間3,4、スレッド#4の区間4,5、スレッド#5の区間5,6、スレッド#6の区間6,7、スレッド#7の区間7,8およびスレッド#8の区間8に非零要素が存在する。他の区間には非零要素は存在しない。
ここでは、図10と同様に、対称スパース行列を8スレッドで並列処理し、対称スパース行列の行を8区間に分割した場合を考える。スレッド#1の区間1,2,4、スレッド#2の区間2,3,6、スレッド#3の区間3,4,8、スレッド#4の区間4,5、スレッド#5の区間5,6、スレッド#6の区間6,7、スレッド#7の区間7,8およびスレッド#8の区間8に非零要素が存在する。他の区間には非零要素は存在しない。
ここでは、図10と同様に、対称スパース行列を8スレッドで並列処理し、対称スパース行列の行を8区間に分割した場合を考える。スレッド#1の区間1,3,7、スレッド#2の区間2,6、スレッド#3の区間3,5、スレッド#4の区間4,8、スレッド#5の区間5,7、スレッド#6の区間6、スレッド#7の区間7およびスレッド#8の区間8に非零要素が存在する。他の区間には非零要素は存在しない。
図13は、作業ベクトルの他の割り当て例を示す第4の図である。
図14は、情報処理装置の機能例を示すブロック図である。
情報処理装置100は、データ記憶部150、行列演算要求部161、並列化制御部162、並列処理部165およびOS168を有する。データ記憶部150は、RAM120に確保した記憶領域として実現される。行列演算要求部161、並列化制御部162および並列処理部165は、ソフトウェアのモジュールとして実現される。特に、並列化制御部162および並列処理部165は、数値計算ライブラリであってもよい。
行列解析部163は、行列演算要求部161から最初に対称スパース行列が指定されたとき(反復演算の1回目のとき)、対称スパース行列を分析して並列化方法を決定する。行列解析部163は、対称スパース行列を分割して複数のスレッドに割り振る。行列演算を行うスレッドの数は、例えば、情報処理装置100が備えるハードウェア資源の量、情報処理装置100の現在の負荷、ユーザの契約内容などの条件に基づいて決定される。また、行列解析部163は、作業領域127に確保する作業ベクトルの数を決定し、複数のスレッドそれぞれに何れかの作業ベクトルを割り当てる。
非零要素チェック部166は、行列解析部163からの要求に応じて、自スレッドに割り当てられた部分行列における非零要素の分布を確認し、非零要素マップ125の自スレッドに対応する列のフラグを更新していく。非零要素マップ125の生成は、複数のスレッドを用いて並列化されることになる。なお、各スレッドは、スレッドポインタ配列124を参照して、割り当てられた対称スパース行列の列を特定できる。
(S1)行列演算要求部161は、対称スパース行列を表す要素配列121、行番号配列122および列ポインタ配列123を行列記憶部151に格納する。行列解析部163は、行列記憶部151から行番号配列122および列ポインタ配列123を読み込む。
(S30)行列解析部163は、対称スパース行列の行を複数の区間に分割する。例えば、区間の数(分割数)が予め決まっているとすると、行列解析部163は、幅(区間1つ当たりの行数)を、幅w=(対称スパース行列の行数+分割数−1)/分割数と計算する。なお、以下の説明では除算は小数点以下を切り捨てるものとする。
(S40)行列解析部163は、作業ベクトルを1つ用意すると決定し、用意した作業ベクトルをスレッド#1に割り当てる。具体的には、行列解析部163は、変数としてベクトル数nを1に設定すると共に、Up(1)=1に設定する。
(S42)行列解析部163は、現在までに用意した作業ベクトルのうちの先頭を選択する。具体的には、行列解析部163は、変数としてベクトル番号vを1に設定する。
(S46)行列解析部163は、現在までに用意した作業ベクトルを全て選択したか判断する。具体的には、行列解析部163は、ベクトル番号vがベクトル数nに一致するか判断する。全ての作業ベクトルを選択した場合はステップS48に処理を進め、未選択の作業ベクトルがある場合はステップS47に処理を進める。
(S49)行列解析部163は、ステップS41またはステップS52で選択したスレッドに、ステップS48で新たに追加した作業ベクトルを割り当てる。具体的には、行列解析部163は、Up(t)=nに設定する。
(S51)行列解析部163は、スレッドを全て選択したか判断する。具体的には、行列解析部163は、スレッド番号tがスレッド数に一致するか判断する。全てのスレッドを選択した場合、行列解析部163は、作業ベクトル割り当てを終了する。これにより、作業領域127に確保する作業ベクトルの数と、作業ポインタ配列126の内容が確定する。未選択のスレッドがある場合、ステップS52に処理を進める。
(S70)ベクトル入出力部164は、作業領域127に含まれる作業ベクトルの要素と結果ベクトル129の要素を全て零に初期化する。そして、ベクトル入出力部164は、スレッド毎に行列演算部167を呼び出す。以下のステップS71〜S79の処理が、複数のスレッドで並列に実行される。以下では、スレッド番号=tのスレッド(スレッド#t)がステップS71〜S79の処理を行う場合を説明する。
(S78)行列演算部167は、スレッドポインタ配列124を参照して、スレッド#tに割り当てられた列を全て選択したか判断する。具体的には、行列演算部167は、列番号cがBp(t+1)−1に一致するか判断する。全て選択した場合、行列演算部167は、部分行列と入力ベクトル128との積の計算を終了してベクトル入出力部164に完了を通知する。そして、ステップS80に処理を進める。未選択の列がある場合、ステップS79に処理を進める。
(S80)ベクトル入出力部164は、作業領域127に含まれる全ての作業ベクトルを結果ベクトル129に足し合わせる。具体的には、ベクトル入出力部164は、作業領域127のi行j列の値をY(i)に加算する。そして、ベクトル入出力部164は、行列演算要求部161に、行列演算の完了を通知する。
11,12,13 プロセッサ
14 メモリ
21,22 スレッド
23 行列
24,25 部分行列
26,27 記憶領域
Claims (4)
- 複数のスレッドを並列に実行可能なコンピュータに、
零要素および非零要素を含む行列の中の2以上の行および1以上の列によって特定される第1の部分行列を、第1のスレッドに割り当て、前記第1の部分行列と少なくとも一部が重複する2以上の行および前記第1の部分行列と重複しない1以上の列によって特定される前記行列の中の第2の部分行列を、第2のスレッドに割り当て、
前記第1の部分行列および前記第2の部分行列それぞれについて非零要素が存在する行を検出し、前記第1の部分行列と前記第2の部分行列との間で非零要素が同じ行に存在しないことを示す所定条件を満たすか判定し、
前記行列の行数に応じた大きさの第1の記憶領域を前記第1のスレッドに割り当てることで、前記第1の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、
前記所定条件を満たす場合には、前記第1の記憶領域を更に前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、前記所定条件を満たさない場合には、前記行列の行数に応じた大きさの第2の記憶領域を前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第2の記憶領域内の位置に書き込ませる、
処理を実行させるプログラム。 - 前記所定条件の判定では、前記行列の行を複数の区間に分割し、前記第1の部分行列の各区間内に非零要素が存在するか否かを示す第1のビットマップを生成し、前記第2の部分行列の各区間内に非零要素が存在するか否かを示す第2のビットマップを生成し、前記第1のビットマップと前記第2のビットマップとを比較する、
請求項1記載のプログラム。 - 複数のスレッドを並列に実行可能なコンピュータが行う並列演算方法であって、
零要素および非零要素を含む行列の中の2以上の行および1以上の列によって特定される第1の部分行列を、第1のスレッドに割り当て、前記第1の部分行列と少なくとも一部が重複する2以上の行および前記第1の部分行列と重複しない1以上の列によって特定される前記行列の中の第2の部分行列を、第2のスレッドに割り当て、
前記第1の部分行列および前記第2の部分行列それぞれについて非零要素が存在する行を検出し、前記第1の部分行列と前記第2の部分行列との間で非零要素が同じ行に存在しないことを示す所定条件を満たすか判定し、
前記行列の行数に応じた大きさの第1の記憶領域を前記第1のスレッドに割り当てることで、前記第1の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、
前記所定条件を満たす場合には、前記第1の記憶領域を更に前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、前記所定条件を満たさない場合には、前記行列の行数に応じた大きさの第2の記憶領域を前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第2の記憶領域内の位置に書き込ませる、
並列演算方法。 - 互いに並列にスレッドを実行可能な複数のプロセッサと、
メモリと、
を有し、前記複数のプロセッサの1つは、
零要素および非零要素を含む行列の中の2以上の行および1以上の列によって特定される第1の部分行列を、第1のスレッドに割り当て、前記第1の部分行列と少なくとも一部が重複する2以上の行および前記第1の部分行列と重複しない1以上の列によって特定される前記行列の中の第2の部分行列を、第2のスレッドに割り当て、
前記第1の部分行列および前記第2の部分行列それぞれについて非零要素が存在する行を検出し、前記第1の部分行列と前記第2の部分行列との間で非零要素が同じ行に存在しないことを示す所定条件を満たすか判定し、
前記行列の行数に応じた大きさの前記メモリ内の第1の記憶領域を前記第1のスレッドに割り当てることで、前記第1の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、
前記所定条件を満たす場合には、前記第1の記憶領域を更に前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第1の記憶領域内の位置に書き込ませ、前記所定条件を満たさない場合には、前記行列の行数に応じた大きさの前記メモリ内の第2の記憶領域を前記第2のスレッドに割り当てることで、前記第2の部分行列の非零要素に基づいて算出される値を当該非零要素が存在する行に対応する前記第2の記憶領域内の位置に書き込ませる、
情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013074443A JP6083300B2 (ja) | 2013-03-29 | 2013-03-29 | プログラム、並列演算方法および情報処理装置 |
US14/190,623 US9418048B2 (en) | 2013-03-29 | 2014-02-26 | Apparatus and method for allocating shared storage areas to parallel processors for multiplication of sparse matrix and vector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013074443A JP6083300B2 (ja) | 2013-03-29 | 2013-03-29 | プログラム、並列演算方法および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014199545A JP2014199545A (ja) | 2014-10-23 |
JP6083300B2 true JP6083300B2 (ja) | 2017-02-22 |
Family
ID=51622180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013074443A Active JP6083300B2 (ja) | 2013-03-29 | 2013-03-29 | プログラム、並列演算方法および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9418048B2 (ja) |
JP (1) | JP6083300B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9367519B2 (en) * | 2013-08-30 | 2016-06-14 | Microsoft Technology Licensing, Llc | Sparse matrix data structure |
US10373057B2 (en) * | 2015-04-09 | 2019-08-06 | International Business Machines Corporation | Concept analysis operations utilizing accelerators |
US9720851B2 (en) * | 2015-08-20 | 2017-08-01 | National Technologies & Engineering Solutions of Sandia, LLC | Method and apparatus for managing access to a memory |
US9858144B2 (en) | 2015-08-20 | 2018-01-02 | National Technology & Engineering Solutions Of Sandia, Llc | Processor-in-memory-and-storage architecture |
JP6601222B2 (ja) * | 2016-01-04 | 2019-11-06 | 富士通株式会社 | 行列演算プログラム、行列分割方法、及び並列処理装置 |
US10269360B2 (en) | 2016-02-03 | 2019-04-23 | Dolby International Ab | Efficient format conversion in audio coding |
US9898441B2 (en) * | 2016-02-05 | 2018-02-20 | Google Llc | Matrix processing apparatus |
US9805001B2 (en) * | 2016-02-05 | 2017-10-31 | Google Inc. | Matrix processing apparatus |
US12019603B2 (en) | 2016-10-11 | 2024-06-25 | Nec Corporation | Area allocation device, area allocation method, and non-volatile recording medium |
US10031806B2 (en) * | 2016-11-01 | 2018-07-24 | Cisco Technology, Inc. | Efficient repair of erasure coded data based on coefficient matrix decomposition |
DE102016223079B4 (de) * | 2016-11-23 | 2024-03-28 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Ermittlung einer Zuordnung zwischen einem Matrixelement einer Matrix und einem Vergleichsmatrixelement einer Vergleichsmatrix mittels Korrespondenztabelle |
US10146738B2 (en) * | 2016-12-31 | 2018-12-04 | Intel Corporation | Hardware accelerator architecture for processing very-sparse and hyper-sparse matrix data |
US11508821B2 (en) | 2017-05-12 | 2022-11-22 | Analog Devices, Inc. | Gallium nitride device for high frequency and high power applications |
JP6907700B2 (ja) * | 2017-05-23 | 2021-07-21 | 富士通株式会社 | 情報処理装置、マルチスレッド行列演算方法、およびマルチスレッド行列演算プログラム |
KR20190041388A (ko) * | 2017-10-12 | 2019-04-22 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
US11010688B2 (en) * | 2017-11-30 | 2021-05-18 | Microsoft Technology Licensing, Llc | Negative sampling |
US11429915B2 (en) | 2017-11-30 | 2022-08-30 | Microsoft Technology Licensing, Llc | Predicting feature values in a matrix |
WO2020010253A1 (en) | 2018-07-06 | 2020-01-09 | Analog Devices, Inc. | Compound device with back-side field plate |
US10726096B2 (en) * | 2018-10-12 | 2020-07-28 | Hewlett Packard Enterprise Development Lp | Sparse matrix vector multiplication with a matrix vector multiplication unit |
US11132423B2 (en) * | 2018-10-31 | 2021-09-28 | Hewlett Packard Enterprise Development Lp | Partition matrices into sub-matrices that include nonzero elements |
US11127167B2 (en) * | 2019-04-29 | 2021-09-21 | Nvidia Corporation | Efficient matrix format suitable for neural networks |
US11562248B2 (en) * | 2019-04-29 | 2023-01-24 | Advanced Micro Devices, Inc. | Data sparsity monitoring during neural network training |
US11010202B2 (en) * | 2019-08-06 | 2021-05-18 | Facebook, Inc. | Distributed physical processing of matrix sum operation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3697992B2 (ja) * | 2000-01-25 | 2005-09-21 | 日本電気株式会社 | 行列ベクトル積演算システム及びそれに用いる行列格納システム並びにそれらの方法 |
US8775495B2 (en) * | 2006-02-13 | 2014-07-08 | Indiana University Research And Technology | Compression system and method for accelerating sparse matrix computations |
JP4778558B2 (ja) | 2006-08-30 | 2011-09-21 | 富士通株式会社 | 有限要素法と境界要素法による結合方程式の高速演算処理方法 |
JP4942095B2 (ja) * | 2007-01-25 | 2012-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチコア・プロセッサにより演算を行う技術 |
JP5262177B2 (ja) | 2008-02-22 | 2013-08-14 | 富士通株式会社 | ベクトル積の並列処理方法 |
JP5458621B2 (ja) | 2009-03-19 | 2014-04-02 | 富士通株式会社 | スパースな正値対称行列の連立1次方程式の計算方法、装置、プログラム |
CA2691851A1 (en) * | 2010-02-04 | 2011-08-04 | Ibm Canada Limited - Ibm Canada Limitee | Control flow analysis using deductive reaching definitions |
US8751556B2 (en) * | 2010-06-11 | 2014-06-10 | Massachusetts Institute Of Technology | Processor for large graph algorithm computations and matrix operations |
JP5672902B2 (ja) | 2010-09-27 | 2015-02-18 | 富士通株式会社 | ordering生成方法、プログラム及び共有メモリ型スカラ並列計算機 |
-
2013
- 2013-03-29 JP JP2013074443A patent/JP6083300B2/ja active Active
-
2014
- 2014-02-26 US US14/190,623 patent/US9418048B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140298351A1 (en) | 2014-10-02 |
US9418048B2 (en) | 2016-08-16 |
JP2014199545A (ja) | 2014-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6083300B2 (ja) | プログラム、並列演算方法および情報処理装置 | |
JP2019148969A (ja) | 行列演算装置、行列演算方法および行列演算プログラム | |
US20170206089A1 (en) | Information processing apparatus and computational method | |
CN111340201A (zh) | 卷积神经网络加速器及其执行卷积运算操作的方法 | |
US9910714B2 (en) | Scriptable dynamic load balancing in computer systems | |
US20190004728A1 (en) | Method and device for managing storage system | |
US20200090051A1 (en) | Optimization problem operation method and apparatus | |
US10831604B2 (en) | Storage system management method, electronic device, storage system and computer program product | |
JP6659724B2 (ja) | 並列プロセッサカーネルのディスパッチサイズのコンカレンシーファクタを決定するシステム及び方法 | |
JP2015149038A (ja) | 演算制御装置及び演算制御方法並びにプログラム、OpenCLデバイス | |
US11048600B2 (en) | Method and apparatus for managing storage system | |
JP2016103132A (ja) | 有限要素演算プログラム、有限要素演算装置および有限要素演算方法 | |
CN109308191A (zh) | 分支预测方法及装置 | |
CN112948279A (zh) | 管理存储***中的访问请求的方法、设备和程序产品 | |
JP5109799B2 (ja) | 情報処理システム、負荷制御方法、および負荷制御プログラム | |
US20200285510A1 (en) | High precision load distribution among processors | |
JP7219402B2 (ja) | 最適化装置、最適化装置の制御方法及び最適化装置の制御プログラム | |
KR102574449B1 (ko) | 데이터 처리 방법 및 장치 | |
JP2020080048A (ja) | 並列処理装置およびプログラム | |
JP2024516514A (ja) | 畳み込みニューラル・ネットワーク実行のための活性化のメモリ・マッピング | |
US20150106570A1 (en) | Cache method and cache apparatus | |
US11615106B2 (en) | Non-transitory computer-readable storage medium storing program for performing time-series analysis by calculating approximation calculation application degree, time-series analysis method for performing time-series analysis by calculating approximation calculation application degree, and information processing apparatus for performing time-series analysis by calculating approximation calculation application degree | |
KR102689397B1 (ko) | 쿠버네티스 환경에서 하이퍼파라미터 최적화를 위한 할당량없는 네임스페이스 자원 관리 방법 및 시스템 | |
JP2023047899A (ja) | データ解析プログラム、データ解析方法および情報処理装置 | |
US20220414184A1 (en) | Data processing apparatus and data processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |