JP6082969B2 - Switched capacitor converter capable of PWM control - Google Patents

Switched capacitor converter capable of PWM control Download PDF

Info

Publication number
JP6082969B2
JP6082969B2 JP2013088746A JP2013088746A JP6082969B2 JP 6082969 B2 JP6082969 B2 JP 6082969B2 JP 2013088746 A JP2013088746 A JP 2013088746A JP 2013088746 A JP2013088746 A JP 2013088746A JP 6082969 B2 JP6082969 B2 JP 6082969B2
Authority
JP
Japan
Prior art keywords
capacitor
pulse width
width modulation
terminal
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013088746A
Other languages
Japanese (ja)
Other versions
JP2014212654A (en
Inventor
将年 鵜野
将年 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aerospace Exploration Agency JAXA
Original Assignee
Japan Aerospace Exploration Agency JAXA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aerospace Exploration Agency JAXA filed Critical Japan Aerospace Exploration Agency JAXA
Priority to JP2013088746A priority Critical patent/JP6082969B2/en
Publication of JP2014212654A publication Critical patent/JP2014212654A/en
Application granted granted Critical
Publication of JP6082969B2 publication Critical patent/JP6082969B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Description

本発明は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御により制御可能で従来よりも高い電圧降圧比を実現する（従来よりも大きく降圧される）、コンバータに関する。   The present invention relates to a converter that can be controlled by PWM (Pulse Width Modulation) control and realizes a higher voltage step-down ratio than that of the prior art (a step-down that is larger than that of the prior art).

電力変換に用いられるコンバータは、一般的にＰＷＭ制御を用いて負荷電圧の制御を行う。図１に示す降圧型コンバータにおいて、負荷電圧Ｖｏｕｔと入力電圧Ｖｉｎの関係は、スイッチＱの時比率（スイッチングの１周期全体に対して、スイッチQがオンとなっている期間の割合）をＤとすれば、Ｖout／Ｖin＝Ｄとなる。 Converters used for power conversion generally control load voltage using PWM control. In the step-down converter shown in FIG. 1, the relationship between the load voltage Vout and the input voltage Vin is such that the time ratio of the switch Q (the ratio of the period in which the switch Q is on with respect to the entire switching period) is D. Then, V out / V in = D.

図１に示す降圧型コンバータを、高い電圧降圧比が要求される用途、すなわち入力電圧に比べて大幅に低い出力電圧が要求される用途に用いる場合、Ｄの値を極端に小さくする必要がある。これに関し、Ｄの低下に伴い、スイッチの電圧電流ストレスの増加や制御性の低下など、各種の問題が引き起こされることが知られている。これらの問題を回避するために、高い降圧比が要求される非絶縁の降圧型コンバータにおいては２段階で電圧変換が行われることが多い。例えば、電圧レギュレーション機能を有さない中間バスコンバータ等を初段に用いて電圧を４８Ｖから１２Ｖ程度に降圧しておき、電圧レギュレーション機能を有するＰＷＭコンバータを２段目に用いて１２Ｖから任意の電圧への降圧を行う、という構成がとられている。   When the step-down converter shown in FIG. 1 is used for an application that requires a high voltage step-down ratio, that is, an application that requires a significantly lower output voltage than the input voltage, the value of D needs to be extremely small. . In this regard, it is known that various problems such as an increase in switch voltage current stress and a decrease in controllability are caused as D decreases. In order to avoid these problems, voltage conversion is often performed in two stages in a non-isolated step-down converter that requires a high step-down ratio. For example, an intermediate bus converter or the like that does not have a voltage regulation function is used in the first stage to step down the voltage from about 48 V to about 12 V, and a PWM converter that has a voltage regulation function is used in the second stage to change the voltage from 12 V to an arbitrary voltage. It is configured to perform step-down voltage reduction.

スイッチトキャパシタコンバータ（ＳＣＣ：Ｓｗｉｔｃｈｅｄ Ｃａｐａｃｉｔｏｒ Ｃｏｎｖｅｒｔｅｒ）は磁性素子を必要としない方式で動作する電力変換器であるため、回路の小型化ならびに高電力密度化に適している。その反面、入出力の電圧変換比が回路構成によって決定される固定値となってしまうため、電圧レギュレーションが必要とされる用途には不向きであり、主に電圧レギュレーションが不要な中間バスコンバータ等の非安定の変換器として利用されている。   Since a switched capacitor converter (SCC) is a power converter that operates in a manner that does not require a magnetic element, it is suitable for circuit miniaturization and high power density. On the other hand, since the input / output voltage conversion ratio is a fixed value determined by the circuit configuration, it is not suitable for applications that require voltage regulation, such as intermediate bus converters that do not require voltage regulation. It is used as an unstable converter.

M. Xu, J. Sun and F. C. Lee: “Voltage Divider and its Application in the Two-Stage Power Architecture”, in Proc. IEEE APEC’06, pp.499-505, 2006.M. Xu, J. Sun and F. C. Lee: “Voltage Divider and its Application in the Two-Stage Power Architecture”, in Proc. IEEE APEC’06, pp. 499-505, 2006. J. Sun, M. Xu, F. C. Lee and Y. Ying: “High Power Density Voltage Divider and its Application in Two-Stage Server VR”, in Proc. IEEE PESC’07, pp.1872-1877, 2007-.J. Sun, M. Xu, F. C. Lee and Y. Ying: “High Power Density Voltage Divider and its Application in Two-Stage Server VR”, in Proc. IEEE PESC’07, pp.1872-1877, 2007-. R. Guo, Z. Liang, and A. Q. Huang, “A family of multimodes charge pump based dc-dc converter with high efficiency over wide input and output range,” IEEE Trans. Power Electron., vol. 27, no. 11, pp.4788-4798, 2012.R. Guo, Z. Liang, and AQ Huang, “A family of multimodes charge pump based dc-dc converter with high efficiency over wide input and output range,” IEEE Trans. Power Electron., Vol. 27, no. 11, pp.4788-4798, 2012. F. Z. Peng, F. Zhang and Z. Qian: “A Magnetic-Less DC-DC Converter for Dual-Voltage Automotive Systems”, IEEE Trans. on Industry Applications, Vol.39, No.2, pp.511-518, 2003.FZ Peng, F. Zhang and Z. Qian: “A Magnetic-Less DC-DC Converter for Dual-Voltage Automotive Systems”, IEEE Trans. On Industry Applications, Vol.39, No.2, pp.511-518, 2003 . B. Oraw and R. Ayyanar: “Load Adaptive, High Efficiency, Switched Capacitor Intermediate Bus Converter”, in Proc. IEEE INTELEC'07, pp.628-635, 2007.B. Oraw and R. Ayyanar: “Load Adaptive, High Efficiency, Switched Capacitor Intermediate Bus Converter”, in Proc. IEEE INTELEC'07, pp.628-635, 2007.

従来のＳＣＣの代表的な構成を図２に示す。入力電圧源Ｖｉｎは直列接続された２つのキャパシタＣ１，Ｃ２と接続されており、負荷ＲＬはＣ２と並列に接続されている。スイッチＱ１〜Ｑ４のスイッチングによってキャパシタＣ１，Ｃ２が中間キャパシタＣ３を介して相互充放電することにより、各キャパシタの電圧が等しくなる。   A typical configuration of a conventional SCC is shown in FIG. The input voltage source Vin is connected to two capacitors C1 and C2 connected in series, and the load RL is connected in parallel to C2. When the switches Q1 to Q4 are switched, the capacitors C1 and C2 are mutually charged and discharged via the intermediate capacitor C3, so that the voltages of the capacitors become equal.

具体的には、奇数番号のスイッチＱ１，Ｑ３がオンである時には、キャパシタＣ１，Ｃ３が並列接続されるため、並列接続されたキャパシタ間に電圧のばらつきが発生している場合には相互充放電が行われ、電圧ばらつきが解消される方向へと向かう（図３ａ）。また一方で、偶数番号のスイッチＱ２，Ｑ４がオンである時には、キャパシタＣ２，Ｃ３が並列接続されるため、並列接続されたキャパシタ間に電圧のばらつきが発生している場合には相互充放電が行われ、電圧ばらつきが解消される方向へと向かう（図３ｂ）。   Specifically, when the odd-numbered switches Q1 and Q3 are on, the capacitors C1 and C3 are connected in parallel. Therefore, when there is a voltage variation between the capacitors connected in parallel, mutual charge and discharge is performed. To the direction in which the voltage variation is eliminated (FIG. 3a). On the other hand, since the capacitors C2 and C3 are connected in parallel when the even-numbered switches Q2 and Q4 are on, mutual charge / discharge is caused when voltage variation occurs between the capacitors connected in parallel. This is done, and the direction of voltage variation is eliminated (FIG. 3b).

奇数番号のスイッチを全てオンとする状態と偶数番号のスイッチを全てオンとする状態との間でスイッチングを繰り返すことにより（スイッチングの１周期全体に対して、奇数番号のスイッチがオンとなっている期間の割合と、偶数番号のスイッチがオンとなっている期間の割合とは互いに等しいとする。）、キャパシタＣ１，Ｃ２，Ｃ３は直接的、又は間接的に（他のキャパシタを介して）相互充放電を行い、キャパシタＣ１，Ｃ２，Ｃ３の電圧が均等化される。よって、キャパシタＣ１，Ｃ２，Ｃ３の電圧をそれぞれＶC1，ＶC2，ＶC3とし、入力電圧源Ｖｉｎにより印加される入力電圧の大きさもＶinによって表わせば、Ｖin＝ＶC1＋ＶC2，ＶC1＝ＶC2＝ＶC3が成り立つため、負荷ＲＬの電圧Ｖoutは入力電圧の半分の電圧、即ち０．５Ｖinの固定値となる（降圧比は１／２の固定値）。なお、各スイッチに並列接続されたダイオードはＭＯＳＦＥＴスイッチのボディダイオードを意味したものである（スイッチとしてＭＯＳＦＥＴを用いることは必須ではなく、任意の片方向、又は双方向スイッチを用いてよい。）。 By repeating switching between the state where all the odd numbered switches are turned on and the state where all the even numbered switches are turned on (the odd numbered switches are turned on for the entire switching cycle). The ratio of the period and the ratio of the period in which the even-numbered switch is turned on are equal to each other.) The capacitors C1, C2, and C3 are directly or indirectly (via other capacitors). Charging / discharging is performed, and the voltages of the capacitors C1, C2, and C3 are equalized. Accordingly, the capacitors C1, C2, C3 of the voltage and V C1, V C2, V C3, respectively, Expressed by also V in magnitude of the input voltage applied by the input voltage source Vin, V in = V C1 + V C2, V Since C1 = V C2 = V C3 holds, the voltage V out of the load RL becomes a half voltage of the input voltage, that is, a fixed value of 0.5 V in (the step-down ratio is a fixed value of 1/2). A diode connected in parallel to each switch means a body diode of a MOSFET switch (use of a MOSFET as a switch is not essential, and an arbitrary unidirectional or bidirectional switch may be used).

なお、図２に示すＳＣＣは２つのキャパシタＣ１とＣ２が直列接続された構成をとっており、その降圧比は０．５であるが、キャパシタの直列接続数を変更することで異なる降圧比を実現することも可能である。しかし、高い降圧比を得るためには多数のキャパシタの直列接続からなるＳＣＣを構成する必要があるため、高い降圧比が要求される用途においてはスイッチ数やキャパシタ数の増加から回路が複雑化する傾向がある。例として、降圧比が１／３となるＳＣＣの構成例を図４に示す。直列に接続された３つのキャパシタＣ１〜Ｃ３が入力電圧源Ｖｉｎと接続されており、負荷ＲＬはＣ３と並列に接続されている。図２に示すＳＣＣと同様に、奇数番号のスイッチを全てオンとする状態と偶数番号のスイッチを全てオンとする状態との間でスイッチングを繰り返すことにより、キャパシタＣ１〜Ｃ５は直接的、又は間接的に（他のキャパシタを介して）相互充放電を行い、キャパシタＣ１〜Ｃ５の電圧が均等化される。この場合、Ｖin＝ＶC1＋ＶC2＋ＶC3，ＶC1＝ＶC2＝ＶC3＝ＶC4＝ＶC5が成り立つため、負荷ＲＬの電圧Ｖoutは入力電圧の３分の１の固定値となる（降圧比は１／３の固定値）。このように、直列に接続されるキャパシタの数を増やすことで更に高い降圧比を得ることができる。 Note that the SCC shown in FIG. 2 has a configuration in which two capacitors C1 and C2 are connected in series, and the step-down ratio is 0.5, but different step-down ratios can be obtained by changing the number of capacitors connected in series. It can also be realized. However, in order to obtain a high step-down ratio, it is necessary to configure an SCC consisting of a large number of capacitors connected in series. In applications that require a high step-down ratio, the circuit becomes complicated due to an increase in the number of switches and capacitors. Tend. As an example, a configuration example of an SCC in which the step-down ratio is 1/3 is shown in FIG. Three capacitors C1 to C3 connected in series are connected to the input voltage source Vin, and the load RL is connected in parallel to C3. Similarly to the SCC shown in FIG. 2, the capacitors C1 to C5 are directly or indirectly switched by repeating switching between a state where all odd numbered switches are turned on and a state where all even numbered switches are turned on. Thus, mutual charging / discharging is performed (through other capacitors), and the voltages of the capacitors C1 to C5 are equalized. In this case, since V in = V C1 + V C2 + V C3 and V C1 = V C2 = V C3 = V C4 = V C5 , the voltage V out of the load RL becomes a fixed value of one third of the input voltage. (Step-down ratio is a fixed value of 1/3). Thus, a higher step-down ratio can be obtained by increasing the number of capacitors connected in series.

ＳＣＣではいずれの構成においても降圧比が任意の固定値となってしまうため、電圧レギュレーションが必要となる用途においては非特許文献１〜３に記載されているような電圧レギュレーション機能を有するＰＷＭコンバータを併用する必要がある。例として、ＳＣＣを初段の非安定中間コンバータに、ＰＷＭ同期整流降圧型コンバータを２段目として用いた構成を図５に示す。この構成における後段のＰＷＭコンバータは、ＳＣＣにおいて１／２に降圧された電圧を受けて動作するため、極端な時比率低下を起こすことなく動作可能である。しかし、この構成では２段階で電力変換が行われるため、それぞれの変換時に発生する損失が積み重なるため全体としての損失が増加する傾向があり、また、素子数も多くなってしまう。   In SCC, since the step-down ratio becomes an arbitrary fixed value in any configuration, a PWM converter having a voltage regulation function as described in Non-Patent Documents 1 to 3 is used in applications that require voltage regulation. Must be used together. As an example, FIG. 5 shows a configuration in which SCC is used as the first stage astable intermediate converter and PWM synchronous rectification step-down converter is used as the second stage. Since the latter stage PWM converter in this configuration operates by receiving a voltage stepped down by half in the SCC, it can operate without causing a drastic reduction in the time ratio. However, in this configuration, since power conversion is performed in two stages, losses generated at the time of each conversion are accumulated, so that the overall loss tends to increase, and the number of elements increases.

以上に鑑み、本発明は、ＰＷＭ制御による電圧レギュレーションを可能としつつ、従来の多段階構成を用いずに高い降圧比を達成することが可能なコンバータを提供することを課題とする。   In view of the above, an object of the present invention is to provide a converter capable of achieving a high step-down ratio without using a conventional multi-stage configuration while enabling voltage regulation by PWM control.

上記課題を解決するため、本発明は、第１から第ｎ（ｎは２以上の整数）のキャパシタを直列接続してなるキャパシタ列と、第１から第ｎ−１の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる各々の中間キャパシタのうちｍ（ｍは１以上、ｎ−１以下の整数）個の中間キャパシタが、第１から第ｍのパルス幅変調用回路によって置換されているコンバータを提供する。第ｋ（ｋは１以上ｍ以下の整数）のパルス幅変調用回路においては、第１から第ｌk（ｌkは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌk−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第ｋのパルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌkのパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第ｌk−１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第ｋのパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌkのパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている。 In order to solve the above-described problems, the present invention is configured by connecting a capacitor array formed by connecting first to nth (n is an integer of 2 or more) capacitors in series and first to n−1 intermediate capacitors. An intermediate capacitor row connected to the capacitor row via a switch group, and a connection state between each capacitor included in the capacitor row and each intermediate capacitor included in the intermediate capacitor row, The voltage output to each capacitor from the power supply connected to the capacitor row is adjusted by repeatedly changing the switch group by switching the switch group, thereby causing each capacitor to perform mutual charge / discharge through each intermediate capacitor. In the switched capacitor converter configured as described above, m (m 1 or more, n-1 an integer) pieces of the intermediate capacitor, provides a converter which is substituted from the first by a pulse width modulation circuit of the m. In the k-th pulse width modulation circuit (k is an integer of 1 to m), the first to l k ( k is an integer of 2 or more) pulse width modulation capacitors, and the first to l k −1 inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power source. is the is connected to a first terminal of the pulse width modulation circuit of the k, high-potential-side terminal of the pulse width modulation capacitor of the l k from the second is relative to the first terminal Are connected to each other through diodes arranged in such a direction as not to cut off the current from the high potential side terminal to the first terminal, and are connected to the low potential side of the first to ( k ) th pulse width modulation capacitors. A terminal connected to the low potential terminal side of the power supply, To the second terminal of the pulse width modulation circuit, the second terminal through the diodes arranged in a direction that does not cut off the current flowing to the low potential side terminal are respectively connected, the pulse of the l k The low potential side terminal of the width modulation capacitor is connected to the second terminal.

上記記載は、図６，図１２，図１５ａ，図１５ｂ，図２２に示すタイプ（以下、第１のタイプ）の、本発明の実施例であるコンバータの回路配置を、より一般的に表現したものである。上記記載のとおり、キャパシタの直列数ｎやパルス幅変調用回路の数ｍ、個々のパルス幅変調用回路の段数ｌk等は任意であり、本発明のコンバータの技術的範囲は各図面に記載された構成に限られない。上述のとおり、スイッチトキャパシタの中間キャパシタのうち１以上をパルス幅変調用回路で置き換えたコンバータを用いれば、各々のキャパシタと各々の中間キャパシタとの間の接続状態を切り替えるための上記スイッチ切り替えにより、パルス幅変調用回路のモード切り替えが行われることとなるため、このスイッチ切り替えの時比率を制御することで出力電圧を調整することが可能となる。図５に示す従来例のようにＳＣＣ部のスイッチ切り替えとＰＷＭ同期整流降圧型コンバータ部のスイッチ切り替えとを別個のスイッチ群で行う必要がないため、従来に比べ回路内の素子数を削減することができる。 The above description more generally expresses the circuit arrangement of the converter according to the embodiment of the present invention of the type shown in FIGS. 6, 12, 15a, 15b, and 22 (hereinafter referred to as the first type). Is. As described above, the number n of capacitors in series, the number m of pulse width modulation circuits, the number of stages l k of individual pulse width modulation circuits, etc. are arbitrary, and the technical scope of the converter of the present invention is described in each drawing. The configuration is not limited. As described above, if a converter in which one or more of the intermediate capacitors of the switched capacitor are replaced with a pulse width modulation circuit is used, the switch switching for switching the connection state between each capacitor and each intermediate capacitor, Since the mode switching of the pulse width modulation circuit is performed, the output voltage can be adjusted by controlling the time ratio of the switch switching. Unlike the conventional example shown in FIG. 5, since it is not necessary to perform switch switching of the SCC unit and switch switching of the PWM synchronous rectification step-down converter unit by separate switch groups, the number of elements in the circuit is reduced as compared with the conventional example Can do.

上記一般的表現に基づけば、図６に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図６のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝２とすることにより表現されるコンバータである。 Based on the above general expression, the converter of the present invention shown in FIG. 6 is connected to a capacitor string formed by connecting first and second capacitors in series, and the capacitor string is connected to the capacitor string via a switch group. And connecting the first and second capacitors included in the capacitor row to the intermediate capacitor by repeatedly switching the switch group to switch the first and second capacitors to the intermediate capacitor. In the switched capacitor converter configured to adjust the voltage output from the power source connected to the capacitor array to the first and second capacitors by performing mutual charging / discharging via the intermediate capacitor, the intermediate capacitor has a pulse width A first pulse width modulation capacitor and a second pulse width modulation capacitor in the pulse width modulation circuit. The inductor is arranged so that the pulse width modulation capacitor and the inductor are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power source. The high potential side terminal of the second pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit, and the first terminal is connected to the first terminal with respect to the first terminal. For pulse width modulation, the low potential side terminal of the first pulse width modulation capacitor is connected to the low potential terminal side of the power source. The low potential of the second pulse width modulation capacitor is connected to the second terminal of the circuit via a diode arranged in a direction not interrupting the current from the second terminal to the low potential side terminal. Side terminal is second Converter, characterized in that it is connected to the child, and can be expressed. The converter of FIG. 6 is a converter expressed by setting n = 2, m = 1, and l 1 = 2 in the general expression of the first type.

同様に、上記一般的表現に基づけば、図１２に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図１２のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝３とすることにより表現されるコンバータである。 Similarly, based on the above general expression, the converter of the present invention shown in FIG. 12 is connected to a capacitor string in which the first and second capacitors are connected in series and to the capacitor string via a switch group. An intermediate capacitor, and the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row is repeatedly changed by switching the switch group to thereby change the first and second capacitors. In the switched capacitor converter configured to adjust the voltage output from the power source connected to the capacitor array to the first and second capacitors by performing mutual charge and discharge through the intermediate capacitor, the intermediate capacitor includes: , Replaced by a pulse width modulation circuit, in the pulse width modulation circuit, the first to third pulse width modulation circuits The capacitor and the first and second inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the power supply. Connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side, the high potential side terminals of the second and third pulse width modulation capacitors are connected to the first terminal. On the other hand, the low-potential side terminals of the first and second pulse width modulation capacitors are connected to each other via diodes arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Is connected to the low-potential terminal side of the power supply via a diode arranged in a direction that does not block the current flowing from the second terminal to the low-potential side terminal with respect to the second terminal of the pulse width modulation circuit. Each connected Ri can be a low potential side terminal of the third pulse width modulation capacitor converter which is characterized in that it is connected to the second terminal, and expressed. The converter of FIG. 12 is a converter expressed by setting n = 2, m = 1, and l 1 = 3 in the general expression of the first type.

同様に、上記一般的表現に基づけば、図１５ａ，図１５ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図１５ａ，図１５ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とすることにより表現されるコンバータである。 Similarly, based on the above general expression, the converter of the present invention shown in FIGS. 15a and 15b is connected to a capacitor string in which the first and second capacitors are connected in series, and the capacitor string via a switch group. An intermediate capacitor is provided, and the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row is repeatedly changed by switching the switch group, whereby the first and first capacitors are connected. In the switched capacitor converter configured to adjust the voltage output to the first and second capacitors from the power source connected to the capacitor row by causing the two capacitors to perform mutual charge and discharge through the intermediate capacitor, The intermediate capacitor is replaced by a pulse width modulation circuit. In the pulse width modulation circuit, the first to fourth capacitors are used. The width modulation capacitor and the first to third inductors are arranged so that the pulse width modulation capacitor and the inductor are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor Is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power supply, and the high potential side terminals of the second to fourth pulse width modulation capacitors are connected to the first terminal of the pulse width modulation circuit. Are connected to the first terminal via diodes arranged in a direction that does not cut off the current from the high potential side terminal to the first terminal, and the first to third pulse width modulation capacitors are connected to each other. The low potential side terminal is arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal with respect to the second terminal of the pulse width modulation circuit connected to the low potential terminal side of the power source. Through the diode Respectively are connected, it can be a low potential side terminal of the fourth pulse width modulation capacitor converter which is characterized in that it is connected to the second terminal, and expressed. The converters of FIGS. 15a and 15b are converters expressed by n = 2, m = 1, and l 1 = 4 in the general expression of the first type.

同様に、上記一般的表現に基づけば、図２２に示される本発明のコンバータを、第１から第３のキャパシタを直列接続してなるキャパシタ列と、第１，第２の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる各々の中間キャパシタのうち１個の中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図２２のコンバータは、上記第１のタイプの一般的表現においてｎ＝３，ｍ＝１，ｌ1＝２とすることにより表現されるコンバータである。 Similarly, based on the above general expression, the converter of the present invention shown in FIG. 22 is connected in series with a capacitor string formed by connecting first to third capacitors in series and first and second intermediate capacitors. An intermediate capacitor row connected to the capacitor row via a switch group, and a connection state between each capacitor included in the capacitor row and each intermediate capacitor included in the intermediate capacitor row is The voltage output to each capacitor from the power supply connected to the capacitor row is adjusted by repeatedly changing each switch by switching the switch group, thereby causing each capacitor to charge and discharge through each intermediate capacitor. Each of the intermediate capacitors included in the intermediate capacitor row in the switched capacitor converter configured to One of the intermediate capacitors is replaced by a pulse width modulation circuit. In the pulse width modulation circuit, the first and second pulse width modulation capacitors and the inductor, the pulse width modulation capacitor and the inductor, Are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power supply, with respect to the first terminal of the pulse width modulation circuit. Are connected in such a manner that the high-potential side terminal of the second pulse width modulation capacitor is arranged in a direction that does not block the current from the high-potential side terminal to the first terminal with respect to the first terminal. The low potential side terminal of the first pulse width modulation capacitor is connected to the low potential terminal side of the power supply with respect to the second terminal of the pulse width modulation circuit. From the terminal It is connected via a diode arranged in a direction that does not cut off the current toward the potential side terminal, and the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. It can be expressed as a characteristic converter. The converter of FIG. 22 is a converter expressed by setting n = 3, m = 1, and l 1 = 2 in the general expression of the first type.

また、第１又は第２のタイプのコンバータであって、第１から第ｍのパルス幅変調用回路のうち、いずれか１以上の回路が２以上のインダクタを含む、コンバータにおいては、２以上のインダクタを含むパルス幅変調用回路のうち少なくとも１つの回路において、含まれるインダクタのうち１以上であって含まれるインダクタの数よりも少ない数のインダクタをダイオードで置換し、且つ、置換されたダイオードの各々を、ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置しても、同様の原理で動作可能である。   Further, in the converter of the first or second type, any one or more of the first to mth pulse width modulation circuits includes two or more inductors. In at least one of the pulse width modulation circuits including the inductor, one or more of the included inductors and a smaller number of inductors than the included inductors are replaced with diodes, and the replaced diodes Each may be arranged between two pulse width modulation capacitors connected to both ends of the diode in such a direction that does not cut off the current from the low potential side terminal of one capacitor to the high potential side terminal of the other capacitor. It is possible to operate on the same principle.

上記記載は、図１６，図１９ａ，図１９ｂ，図２１ａ，図２１ｂ，図２４に示すように、パルス幅変調用回路内のインダクタがダイオードで置換された構成の回路配置を、より一般的に表現したものである。後述のとおり、パルス幅変調用回路内のインダクタが少なくとも１つ存在すれば、パルス幅変調による出力電圧の調整は可能である。パルス幅変調用回路内でインダクタに代わって配置されるダイオードは、置換前と同様の電流経路を遮断しないよう配置される。   In the above description, as shown in FIG. 16, FIG. 19a, FIG. 19b, FIG. 21a, FIG. 21b, and FIG. It is a representation. As will be described later, if there is at least one inductor in the pulse width modulation circuit, the output voltage can be adjusted by pulse width modulation. The diode disposed in place of the inductor in the pulse width modulation circuit is disposed so as not to interrupt the current path similar to that before the replacement.

上記一般的表現に基づけば、図１６に示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図１６のコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝３とし、更にインダクタの１つをダイオードで置換したものとして表現されるコンバータである。 Based on the above general expression, the converter of the present invention shown in FIG. 16 is connected to a capacitor string formed by connecting first and second capacitors in series, and the capacitor string is connected to the capacitor string via a switch group. And connecting the first and second capacitors included in the capacitor row to the intermediate capacitor by repeatedly switching the switch group to switch the first and second capacitors to the intermediate capacitor. In the switched capacitor converter configured to adjust the voltage output from the power source connected to the capacitor array to the first and second capacitors by performing mutual charging / discharging via the intermediate capacitor, the intermediate capacitor has a pulse width The first to third pulse width modulation capacitors in the pulse width modulation circuit. And the first and second inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor Connected to the first terminal of the pulse width modulation circuit connected to the potential terminal side, and the high potential side terminals of the second and third pulse width modulation capacitors are connected to the first terminal. Are connected to each other through diodes arranged so as not to cut off current flowing from the high potential side terminal to the first terminal, and the low potential side terminals of the first and second pulse width modulation capacitors are connected to each other. , Connected to the low potential terminal side of the power supply, via a diode arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal with respect to the second terminal of the pulse width modulation circuit , Each connected and second In the converter in which the low potential side terminal of the pulse width modulation capacitor is connected to the second terminal, and in the pulse width modulation circuit, the second inductor is replaced with a diode, and The replaced diode has a third pulse width modulation capacitor from the low potential side terminal of the second pulse width modulation capacitor between the second and third pulse width modulation capacitors connected to both ends of the diode. It can be expressed as a converter characterized in that it is arranged in a direction that does not cut off the current going to the high potential side terminal. The converter of FIG. 16 is a converter expressed as n = 2, m = 1, l 1 = 3 in the general expression of the first type, and further replaced with one of the inductors by a diode.

同様に、上記一般的表現に基づけば、図１９ａ，図１９ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図１９ａ，図１９ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とし、更にインダクタの１つをダイオードで置換したものとして表現されるコンバータである。 Similarly, based on the above general expression, the converter of the present invention shown in FIGS. 19a and 19b is connected to a capacitor string formed by connecting first and second capacitors in series, and a switch group connected to the capacitor string. An intermediate capacitor is provided, and the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row is repeatedly changed by switching the switch group, whereby the first and first capacitors are connected. In the switched capacitor converter configured to adjust the voltage output to the first and second capacitors from the power source connected to the capacitor row by causing the two capacitors to perform mutual charge and discharge through the intermediate capacitor, The intermediate capacitor is replaced by a pulse width modulation circuit. In the pulse width modulation circuit, the first to fourth capacitors are used. The width modulation capacitor and the first to third inductors are arranged so that the pulse width modulation capacitor and the inductor are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor Is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power supply, and the high potential side terminals of the second to fourth pulse width modulation capacitors are connected to the first terminal of the pulse width modulation circuit. Are connected to the first terminal via diodes arranged in a direction that does not cut off the current from the high potential side terminal to the first terminal, and the first to third pulse width modulation capacitors are connected to each other. The low potential side terminal is arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal with respect to the second terminal of the pulse width modulation circuit connected to the low potential terminal side of the power source. Through the diode In the converter in which the low potential side terminal of the fourth pulse width modulation capacitor is connected to the second terminal, and in the pulse width modulation circuit, the second inductor is connected. Is replaced by a diode, and the replaced diode is a low potential side of the second pulse width modulation capacitor between the second and third pulse width modulation capacitors connected to both ends of the diode. It can be expressed as a converter characterized in that it is arranged in a direction that does not cut off the current from the terminal toward the high potential side terminal of the third pulse width modulation capacitor. The converters of FIGS. 19a and 19b are converters expressed as n = 2, m = 1, and l 1 = 4 in the general expression of the first type, and further replaced with one of the inductors by a diode. is there.

同様に、上記一般的表現に基づけば、図２１ａ，図２１ｂに示される本発明のコンバータを、第１，第２のキャパシタを直列接続してなるキャパシタ列と、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタとを備え、キャパシタ列に含まれる第１，第２のキャパシタと中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、第１，第２のキャパシタに中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第３のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されている、コンバータにおいて、さらに、パルス幅変調用回路において、第２，第３のインダクタがダイオードで置換されており、且つ、第２のインダクタが置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されており、第３のインダクタが置換されたダイオードは、ダイオードの両端に接続された、第３，第４のパルス幅変調用キャパシタ間で、第３のパルス幅変調用キャパシタの低電位側端子から第４のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図２１ａ，図２１ｂのコンバータは、上記第１のタイプの一般的表現においてｎ＝２，ｍ＝１，ｌ1＝４とし、更にインダクタのうち２つをダイオードで置換したものとして表現されるコンバータである。 Similarly, based on the above general expression, the converter of the present invention shown in FIGS. 21a and 21b is connected to a capacitor string formed by connecting first and second capacitors in series, and a switch group is connected to the capacitor string. An intermediate capacitor is provided, and the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row is repeatedly changed by switching the switch group, whereby the first and first capacitors are connected. In the switched capacitor converter configured to adjust the voltage output to the first and second capacitors from the power source connected to the capacitor row by causing the two capacitors to perform mutual charge and discharge through the intermediate capacitor, The intermediate capacitor is replaced by a pulse width modulation circuit. In the pulse width modulation circuit, the first to fourth capacitors are used. The width modulation capacitor and the first to third inductors are arranged so that the pulse width modulation capacitor and the inductor are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor Is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power supply, and the high potential side terminals of the second to fourth pulse width modulation capacitors are connected to the first terminal of the pulse width modulation circuit. Are connected to the first terminal via diodes arranged in a direction that does not cut off the current from the high potential side terminal to the first terminal, and the first to third pulse width modulation capacitors are connected to each other. The low potential side terminal is arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal with respect to the second terminal of the pulse width modulation circuit connected to the low potential terminal side of the power source. Through the diode In the converter in which the low potential side terminal of the fourth pulse width modulation capacitor is connected to the second terminal, and in the pulse width modulation circuit, the second and second terminals are connected. The third inductor is replaced by a diode, and the diode in which the second inductor is replaced is a second pulse between the second and third pulse width modulation capacitors connected to both ends of the diode. The diode in which the current directed from the low-potential side terminal of the width modulation capacitor to the high-potential side terminal of the third pulse width modulation capacitor is not cut off and the third inductor is replaced by the diode Between the third and fourth pulse width modulation capacitors connected at both ends, the high potential of the fourth pulse width modulation capacitor from the low potential side terminal of the third pulse width modulation capacitor. It can be expressed as a converter characterized in that it is arranged in a direction that does not cut off the current going to the potential side terminal. The converters of FIGS. 21a and 21b are converters expressed as n = 2, m = 1, l 1 = 4 in the general expression of the first type, and two inductors replaced with diodes. It is.

同様に、上記一般的表現に基づけば、図２４に示される本発明のコンバータを、第１から第３のキャパシタを直列接続してなるキャパシタ列と、第１，第２の中間キャパシタを直列接続してなり、キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列とを備え、キャパシタ列に含まれる各々のキャパシタと中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、スイッチ群のスイッチ切り替えにより繰り返し変更することで、各々のキャパシタに各々の中間キャパシタを介した相互充放電をさせることにより、キャパシタ列に接続された電源から各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタ列に含まれる、第１，第２の中間キャパシタが、第１，第２のパルス幅変調用回路によって置換されており、第１のパルス幅変調用回路において、第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第１のパルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１，第２のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第１のパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されており、第２のパルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、第２のパルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、第２のパルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されているコンバータにおいて、さらに、第１のパルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、置換されたダイオードは、ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されていることを特徴とするコンバータ、と表現することができる。図２４のコンバータは、上記第１のタイプの一般的表現においてｎ＝３，ｍ＝２，ｌ1＝３，ｌ2＝２とし、更に第１のパルス幅変調用回路に含まれるインダクタのうち１つをダイオードで置換したものとして表現されるコンバータである。なお、図２４のようにパルス幅変調用回路を２以上用いる場合には、いずれか１つのパルス幅変調用回路に１以上インダクタが配置されていれば電圧レギュレーションが可能であるため、図２４のコンバータにおいて、更にインダクタＬ１，Ｌ２のいずれか一方をダイオードで置換しても構わない。 Similarly, based on the above general expression, the converter of the present invention shown in FIG. 24 includes a capacitor string formed by connecting first to third capacitors in series and first and second intermediate capacitors connected in series. An intermediate capacitor row connected to the capacitor row via a switch group, and a connection state between each capacitor included in the capacitor row and each intermediate capacitor included in the intermediate capacitor row is The voltage output to each capacitor from the power supply connected to the capacitor row is adjusted by repeatedly changing each switch by switching the switch group, thereby causing each capacitor to charge and discharge through each intermediate capacitor. In the switched capacitor converter, the first and second intermediate keys included in the intermediate capacitor row are configured to The capacitor is replaced by first and second pulse width modulation circuits. In the first pulse width modulation circuit, the first to third pulse width modulation capacitors and the first and second inductors are used. Are arranged such that the capacitor for pulse width modulation and the inductor are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power source. 1 is connected to the first terminal of the first pulse width modulation circuit, and the high potential side terminal of the second and third pulse width modulation capacitors is connected to the high potential side terminal with respect to the first terminal. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the first terminal to the first terminal, and the low potential side terminals of the first and second pulse width modulation capacitors are connected to the low potential terminal of the power source. The first pal connected to the side The second pulse width modulation circuit is connected to the second terminal of the width modulation circuit via a diode arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal. The low-potential side terminal of the capacitor is connected to the second terminal. In the second pulse width modulation circuit, the first and second pulse width modulation capacitors and the inductor are for pulse width modulation. A second pulse width modulation circuit in which capacitors and inductors are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power supply The high potential side terminal of the second capacitor for pulse width modulation cuts off the current from the high potential side terminal to the first terminal with respect to the first terminal. Dies placed in an unoriented direction Connected to the low potential side terminal of the first pulse width modulation capacitor with respect to the second terminal of the second pulse width modulation circuit connected to the low potential terminal side of the power source. And the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal through a diode arranged in a direction not interrupting the current from the second terminal to the low potential side terminal. In the converter connected thereto, in the first pulse width modulation circuit, the second inductor is replaced with a diode, and the replaced diode is connected to both ends of the diode. The direction between the second and third pulse width modulation capacitors that does not cut off the current from the low potential side terminal of the second pulse width modulation capacitor to the high potential side terminal of the third pulse width modulation capacitor Converter, characterized in that it is arranged, and can be expressed. In the converter of FIG. 24, n = 3, m = 2, l 1 = 3, l 2 = 2 in the general expression of the first type, and among the inductors included in the first pulse width modulation circuit It is a converter expressed as one replaced with a diode. When two or more pulse width modulation circuits are used as shown in FIG. 24, voltage regulation is possible if at least one inductor is arranged in any one pulse width modulation circuit. In the converter, either one of the inductors L1 and L2 may be replaced with a diode.

また、上記第１のタイプのコンバータにおいては、第１から第ｍのパルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換することが可能である。置換前のコンバータにおける各モードでの電流経路と同様の電流経路が実現されるよう、スイッチのオンオフを切り替えることにより、置換後のコンバータは同様に動作可能である。   In the first type converter, one or more of the diodes included in the first to mth pulse width modulation circuits can be replaced with a switch. By switching on / off of the switch, the converter after replacement can operate in the same manner so that a current path similar to the current path in each mode in the converter before replacement is realized.

また、本発明は、図２８に示すタイプ（以下、第２のタイプ）のコンバータとして、電源と負荷とを、中間キャパシタを介して接続し、さらに、電源と中間キャパシタとが並列接続される第１のモードと、中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、スイッチ群の切り替えにより第１のモードと第２のモードとの間での切り替えを繰り返すことで、電源から負荷に対して中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタがパルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１から第ｌ（ｌは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌ−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌのパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第１から第ｌ−１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌのパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、を提供する。   In the present invention, as a converter of the type shown in FIG. 28 (hereinafter referred to as a second type), a power source and a load are connected via an intermediate capacitor, and further, the power source and the intermediate capacitor are connected in parallel. A switch group for switching between the first mode and the second mode in which the intermediate capacitor and the load are connected in parallel, and switching between the first mode and the second mode is repeated by switching the switch group Thus, in the switched capacitor converter configured to output the voltage from the power source to the load via the intermediate capacitor, the intermediate capacitor is replaced by the pulse width modulation circuit. In the pulse width modulation circuit, The 1st to l-th (1 is an integer greater than or equal to 2) pulse width modulation capacitors and the 1st to (l-1) th inductors are used for pulse width modulation. The first of the pulse width modulation circuits is arranged such that the capacitors and the inductors are alternately arranged, and the high potential side terminal of the first pulse width modulation capacitor is connected to the high potential terminal side of the power source. The high-potential side terminals of the second to l-th pulse width modulation capacitors cut off the current from the high-potential side terminal to the first terminal with respect to the first terminal. The pulse width is connected through the diodes arranged in the direction not to be connected, and the low potential side terminals of the first to (1-1) th pulse width modulation capacitors are connected to the low potential terminal side of the power source. The first terminal is connected to the second terminal of the modulation circuit via a diode arranged in a direction that does not cut off the current from the second terminal to the low potential side terminal. Low potential terminal of the capacitor Converter, characterized in that it is connected to the second terminal, provides.

上記第２のタイプのコンバータにおいても、上記記載のとおり、パルス幅変調用回路の段数ｌ等は任意であり、本発明のコンバータの技術的範囲は各図面に記載された構成に限られない。上述のとおり、スイッチトキャパシタの中間キャパシタをパルス幅変調用回路で置き換えたコンバータを用いれば、スイッチトキャパシタの接続状態を切り替えるために用いていた上記スイッチ切り替えにより、パルス幅変調用回路のモード切り替えも行われることとなるため、このスイッチ切り替えの時比率を制御することで出力電圧を調整することが可能となる。なお、本発明の全てのコンバータにおいて行われるスイッチ切り替えは、モード間にデッドタイム等の中間状態が発生するような切り替えも含むものとする。   Also in the second type converter, as described above, the number of stages 1 of the pulse width modulation circuit is arbitrary, and the technical scope of the converter of the present invention is not limited to the configuration described in each drawing. As described above, if the converter in which the intermediate capacitor of the switched capacitor is replaced with a pulse width modulation circuit is used, the mode of the pulse width modulation circuit is also switched by the switch switching used to switch the connection state of the switched capacitor. Therefore, the output voltage can be adjusted by controlling the time ratio of switching the switch. Note that the switch switching performed in all converters of the present invention includes switching that causes an intermediate state such as a dead time between modes.

上記第２のタイプの一般的表現に基づけば、図２８に示される本発明のコンバータを、電源と負荷とを、中間キャパシタを介して接続し、さらに、電源と中間キャパシタとが並列接続される第１のモードと、中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、スイッチ群の切り替えにより第１のモードと第２のモードとの間での切り替えを繰り返すことで、電源から負荷に対して中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、中間キャパシタが、パルス幅変調用回路によって置換されており、パルス幅変調用回路において、第１，第２のパルス幅変調用キャパシタと、インダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、第１のパルス幅変調用キャパシタの高電位側端子が、電源の高電位端子側に接続される、パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、第１の端子に対して、高電位側端子から第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第１のパルス幅変調用キャパシタの低電位側端子が、電源の低電位端子側に接続される、パルス幅変調用回路の第２の端子に対して、第２の端子から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第２のパルス幅変調用キャパシタの低電位側端子が第２の端子に対して接続されていることを特徴とするコンバータ、と表現することができる。図２８のコンバータは、上記第２のタイプの一般的表現においてｍ＝１，ｌ＝２とすることにより表現されるコンバータである。   Based on the general expression of the second type, the converter of the present invention shown in FIG. 28 is connected to a power source and a load via an intermediate capacitor, and further, the power source and the intermediate capacitor are connected in parallel. A switch group for switching between the first mode and the second mode in which the intermediate capacitor and the load are connected in parallel is provided, and switching between the first mode and the second mode is performed by switching the switch group. By repeating, in the switched capacitor converter configured to output the voltage from the power source to the load via the intermediate capacitor, the intermediate capacitor is replaced by the pulse width modulation circuit. In the pulse width modulation circuit, The first and second pulse width modulation capacitors and the inductors are alternately arranged with the pulse width modulation capacitors and the inductors. The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power supply. The high-potential side terminal of the second pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. The low potential side terminal of the first pulse width modulation capacitor is low from the second terminal with respect to the second terminal of the pulse width modulation circuit connected to the low potential terminal side of the power source. It is connected via a diode arranged in such a direction that does not cut off the current going to the potential side terminal, and the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. It is expressed as a converter characterized by Door can be. The converter of FIG. 28 is a converter expressed by setting m = 1 and l = 2 in the general expression of the second type.

また、第２のタイプのコンバータであっても、パルス幅変調用回路が２以上のインダクタを含む、コンバータにおいては、パルス幅変調用回路において、含まれるインダクタのうち１以上であって含まれるインダクタの数よりも少ない数のインダクタをダイオードで置換し、且つ、置換されたダイオードの各々を、ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置しても、同様の原理で動作可能である。   Further, even in the second type converter, the pulse width modulation circuit includes two or more inductors. In the converter, the pulse width modulation circuit includes one or more of the included inductors. Less than the number of inductors are replaced with diodes, and each of the replaced diodes is connected between two pulse width modulation capacitors connected to both ends of the diode from the low potential side terminal of one capacitor. Even if the current is directed to the high potential side terminal of the other capacitor so that the current is not cut off, the same principle can be used.

上記記載は、図１６，図１９ａ，図１９ｂ，図２１ａ，図２１ｂ，図２４に示すようなＰＷＭセルを第２のタイプのコンバータに用いた場合に、パルス幅変調用回路内のインダクタがダイオードで置換されている構成の回路配置を、より一般的に表現したものである。後述のとおり、パルス幅変調用回路内のインダクタが少なくとも１つ存在すれば、パルス幅変調による出力電圧の調整は可能である。パルス幅変調用回路内でインダクタに代わって配置されるダイオードは、置換前と同様の電流経路を遮断しないよう配置される。   In the above description, when the PWM cell as shown in FIGS. 16, 19a, 19b, 21a, 21b, and 24 is used in the second type converter, the inductor in the pulse width modulation circuit is a diode. This is a more general representation of the circuit arrangement of the configuration replaced by. As will be described later, if there is at least one inductor in the pulse width modulation circuit, the output voltage can be adjusted by pulse width modulation. The diode disposed in place of the inductor in the pulse width modulation circuit is disposed so as not to interrupt the current path similar to that before the replacement.

また、上記第２タイプのコンバータにおいても、パルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換することが可能である。置換前のコンバータにおける各モードでの電流経路と同様の電流経路が実現されるよう、スイッチのオンオフを切り替えることにより、置換後のコンバータは同様に動作可能である。   Also in the second type converter, it is possible to replace one or more of the diodes included in the pulse width modulation circuit with a switch. By switching on / off of the switch, the converter after replacement can operate in the same manner so that a current path similar to the current path in each mode in the converter before replacement is realized.

本発明の概念を、特にパルス幅変調用回路の機能に着目すれば、電源から１以上の中間キャパシタを介して接続される出力素子に、スイッチ切り替えによる１以上の中間キャパシタの充放電によって出力電圧を印加するよう構成された、スイッチトキャパシタコンバータにおいて、１以上の中間キャパシタのうち少なくとも１つを、パルス幅変調用回路によって置換してなる、コンバータであって、パルス幅変調用回路は、ダイオード及びスイッチの少なくとも一方を用いた電流の制御により、電源の高電位端子側に接続された第１の端子から電源の低電位端子側に接続された第２の端子へと電流が流れる第１のモードにおいて、少なくとも１つのインダクタにパルス幅変調用キャパシタを介して電磁気的エネルギーを蓄え、第２の端子から第１の端子へと電流が流れる第２のモードにおいて、少なくとも１つのインダクタに蓄えられた電磁気的エネルギーをパルス幅変調用キャパシタへと放出するよう構成されており、スイッチ切り替えにより第１のモードと第２のモードとの間で切り替えを行い、第１のモードが実現される期間と第２のモードが実現される期間との比率に応じた比率で電源電圧を変換して出力素子に出力するよう構成されたことを特徴とするコンバータ、と一般的に表現できる。   Focusing on the concept of the present invention, particularly the function of the pulse width modulation circuit, an output element connected to the output element connected to the power source via one or more intermediate capacitors is charged and discharged by switching one or more intermediate capacitors. A switched capacitor converter configured to apply at least one of the one or more intermediate capacitors with a pulse width modulation circuit, wherein the pulse width modulation circuit includes a diode and First mode in which current flows from a first terminal connected to the high potential terminal side of the power source to a second terminal connected to the low potential terminal side of the power source by controlling the current using at least one of the switches , Electromagnetic energy is stored in at least one inductor via a pulse width modulation capacitor, and the second terminal In the second mode in which current flows to one terminal, the electromagnetic energy stored in at least one inductor is discharged to the pulse width modulation capacitor. Switching between the two modes, the power supply voltage is converted at a ratio corresponding to the ratio between the period in which the first mode is realized and the period in which the second mode is realized, and is output to the output element. It can be generally expressed as a converter characterized by being configured.

本発明は、上記のとおりＳＣＣに含まれる中間キャパシタをパルス幅変調用回路によって置換し、ＳＣＣで行っていたスイッチ切り替えによりパルス幅変調用回路のモード切り替えも行うことにより、少ない素子数で電圧レギュレーション可能なコンバータを提供する。   The present invention replaces the intermediate capacitor included in the SCC with the pulse width modulation circuit as described above, and also performs the mode switching of the pulse width modulation circuit by the switch switching performed in the SCC, thereby enabling voltage regulation with a small number of elements. Provide a possible converter.

本発明のコンバータは、従来のＳＣＣの一部をインダクタ、キャパシタ、ダイオード又はスイッチからなるパルス幅変調用回路（ＰＷＭセル）に置き換えることでＳＣＣの出力電圧のＰＷＭ制御を可能とするものである。ＰＷＭ制御ができない従来のＳＣＣに比べて複数個の素子が新たに必要となるが、従来の降圧型ＰＷＭコンバータと比較して同じ時比率あたり高い降圧比を実現可能であり、且つ、Ｌを小型化可能であるため、回路の小型化が可能である。また、２段階で電圧変換を行わずとも高い電圧降圧比を実現可能なため、全体の構成を簡素化することができる。   The converter of the present invention enables PWM control of the output voltage of the SCC by replacing a part of the conventional SCC with a pulse width modulation circuit (PWM cell) comprising an inductor, a capacitor, a diode or a switch. Compared to the conventional SCC that cannot perform PWM control, a plurality of elements are newly required. However, compared with the conventional step-down PWM converter, it is possible to realize a higher step-down ratio for the same time ratio and to reduce L. Therefore, the circuit can be reduced in size. In addition, since a high voltage step-down ratio can be realized without performing voltage conversion in two stages, the entire configuration can be simplified.

従来のＰＷＭ降圧型コンバータの回路図である。It is a circuit diagram of a conventional PWM step-down converter. 降圧比が１／２の、従来のＳＣＣの回路図である。It is a circuit diagram of a conventional SCC with a step-down ratio of 1/2. 図２に示した従来のＳＣＣの動作時における、奇数番号のスイッチがオンとなっている時点での電流経路を表わす図である。FIG. 3 is a diagram showing a current path at the time when an odd-numbered switch is turned on during the operation of the conventional SCC shown in FIG. 2. 図２に示した従来のＳＣＣの動作時における、偶数番号のスイッチがオンとなっている時点での電流経路を表わす図である。FIG. 3 is a diagram showing a current path when an even-numbered switch is turned on during operation of the conventional SCC shown in FIG. 2. 降圧比が１／３の、従来のＳＣＣの回路図である。It is a circuit diagram of a conventional SCC with a step-down ratio of 1/3. ＳＣＣとＰＷＭ同期整流降圧型コンバータを併用した、従来の２段階電力変換システムの回路図である。It is a circuit diagram of a conventional two-stage power conversion system using both SCC and a PWM synchronous rectification step-down converter. 本発明の一実施形態であるコンバータの回路図である。It is a circuit diagram of a converter which is one embodiment of the present invention. 図６のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 7 is a diagram illustrating a current path in a first mode during operation of the converter of FIG. 6. 図６のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 7 is a diagram showing a current path in a second mode when the converter of FIG. 6 is operating. 図６のコンバータの動作時において、各素子を流れる電流の波形を定性的に表わしたグラフである。7 is a graph qualitatively representing the waveform of current flowing through each element during the operation of the converter of FIG. 6. 従来のＰＷＭ降圧型コンバータと本発明のコンバータ（ＰＷＭ−ＳＣＣ）とにおける、時比率と電圧変換比との関係を表わすグラフである。It is a graph showing the relationship between the time ratio and voltage conversion ratio in the conventional PWM step-down converter and the converter (PWM-SCC) of the present invention. 従来のＰＷＭ降圧型コンバータと本発明のコンバータ（ＰＷＭ−ＳＣＣ）とにおける、電圧変換比と正規化リプル電流との関係を表わすグラフである。It is a graph showing the relationship between the voltage conversion ratio and the normalized ripple current in the conventional PWM step-down converter and the converter of the present invention (PWM-SCC). 図６の回路図で表わされる本発明のコンバータの動作実験により得られた、出力電力と効率及び時比率との関係を表わすグラフである。It is a graph showing the relationship between output electric power, efficiency, and a time ratio obtained by the operation experiment of the converter of this invention represented with the circuit diagram of FIG. 本発明の一実施形態であるコンバータの回路図である。It is a circuit diagram of a converter which is one embodiment of the present invention. 図１２のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 13 is a diagram illustrating a current path in a first mode when the converter of FIG. 12 is operating. 図１２のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 13 is a diagram showing a current path in a second mode when the converter of FIG. 12 is operating. 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。It is a circuit diagram showing an example of a PWM cell that can be used as a circuit for pulse width modulation in the converter of the present invention. 図１４のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。FIG. 15 is a diagram showing a current path in a first mode during operation of a converter according to an embodiment of the present invention obtained by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG. . 図１４のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。FIG. 15 is a diagram showing a current path in a second mode during operation of the converter according to an embodiment of the present invention, obtained by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG. . 本発明の一実施形態であるコンバータの回路図である。It is a circuit diagram of a converter which is one embodiment of the present invention. 図１６のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 17 is a diagram showing a current path in a first mode when the converter of FIG. 16 is operating. 図１６のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 17 is a diagram illustrating a current path in a second mode during operation of the converter of FIG. 16. 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。It is a circuit diagram showing an example of a PWM cell that can be used as a circuit for pulse width modulation in the converter of the present invention. 図１８のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。FIG. 19 is a diagram showing a current path in a first mode during operation of a converter according to an embodiment of the present invention obtained by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG. . 図１８のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。FIG. 19 is a diagram showing a current path in a second mode during operation of a converter according to an embodiment of the present invention obtained by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG. . 本発明のコンバータにおいてパルス幅変調用回路として用いることができる、ＰＷＭセルの一例を表わす回路図である。It is a circuit diagram showing an example of a PWM cell that can be used as a circuit for pulse width modulation in the converter of the present invention. 図２０のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第１のモードでの電流経路を表わす図である。FIG. 21 is a diagram showing a current path in a first mode during operation of a converter according to an embodiment of the present invention obtained by replacing intermediate capacitor C3 in SCC of FIG. 2 with the PWM cell of FIG. . 図２０のＰＷＭセルで図２のＳＣＣ中の中間キャパシタＣ３を置換することにより得られる、本発明の一実施形態であるコンバータの、動作時における第２のモードでの電流経路を表わす図である。FIG. 21 is a diagram showing a current path in a second mode during operation of the converter according to an embodiment of the present invention obtained by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG. . 本発明の一実施形態であるコンバータの回路図である。It is a circuit diagram of a converter which is one embodiment of the present invention. 図２２のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 23 is a diagram illustrating a current path in a first mode during operation of the converter of FIG. 22. 図２２のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 23 is a diagram illustrating a current path in a second mode when the converter of FIG. 22 is operating. 本発明の一実施形態であるコンバータの回路図である。It is a circuit diagram of a converter which is one embodiment of the present invention. 図２４のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 25 is a diagram illustrating a current path in a first mode when the converter of FIG. 24 is operating. 図２４のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 25 is a diagram illustrating a current path in a second mode when the converter of FIG. 24 is operating. 図２，図４のＳＣＣとは異なる、従来のＳＣＣの回路図である。FIG. 5 is a circuit diagram of a conventional SCC that is different from the SCC of FIGS. 2 and 4. 図２６に示した従来のＳＣＣの動作時における、第１のモードでの電流経路を表わす図である。FIG. 27 is a diagram showing a current path in a first mode during operation of the conventional SCC shown in FIG. 26. 図２６に示した従来のＳＣＣの動作時における、第２のモードでの電流経路を表わす図である。FIG. 27 is a diagram showing a current path in a second mode during operation of the conventional SCC shown in FIG. 26. 図２６のＳＣＣにおいて中間キャパシタＣ１をＰＷＭセルで置換することにより得られる、本発明の一実施形態であるコンバータの回路図である。FIG. 27 is a circuit diagram of a converter according to an embodiment of the present invention, obtained by replacing the intermediate capacitor C1 with a PWM cell in the SCC of FIG. 図２８のコンバータの動作時における、第１のモードでの電流経路を表わす図である。FIG. 29 is a diagram illustrating a current path in a first mode during operation of the converter of FIG. 28. 図２８のコンバータの動作時における、第２のモードでの電流経路を表わす図である。FIG. 29 is a diagram illustrating a current path in a second mode during operation of the converter of FIG. 28. ＰＷＭセルに含まれるダイオードが全てスイッチで置換されている、本発明の一実施形態であるコンバータの回路図である。FIG. 5 is a circuit diagram of a converter according to an embodiment of the present invention in which all diodes included in the PWM cell are replaced with switches. ＰＷＭセルに含まれるダイオードが一部スイッチで置換されている、本発明の一実施形態であるコンバータの回路図である。FIG. 3 is a circuit diagram of a converter according to an embodiment of the present invention in which a diode included in a PWM cell is partially replaced with a switch.

これより図面を用いて、本発明に係るコンバータの構成、動作を説明する。但し、本発明に係るコンバータの構成、動作は、以下に説明する具体的態様へと限定されるわけではなく、本発明の範囲内で適宜変更可能である。例えば、以下の実施例では、第１のタイプのコンバータとしてはキャパシタ列の直列接続数ｎが２又は３の場合を例にとって説明するが、上述のとおりｎは２以上の任意の整数であってよいし、パルス幅変調用回路の数ｍ，その段数ｌ，ｌkも、上述のとおり特定の値には限られない。また、以下において各キャパシタは主に単独の蓄電素子であるとして説明するが、これらは充放電可能な任意の素子、複数の素子からなるモジュール、あるいはそれらモジュールを用いて構成される任意の装置であってもよい。各蓄電素子の容量も、それぞれ異なっていてよい。各スイッチについても、以下においてはＭＯＳＦＥＴなどの半導体スイッチであるとして説明するが、任意の電子スイッチを用いることも可能である。 The configuration and operation of the converter according to the present invention will now be described with reference to the drawings. However, the configuration and operation of the converter according to the present invention are not limited to the specific modes described below, and can be appropriately changed within the scope of the present invention. For example, in the following embodiments, the case where the number n of series connection of capacitor arrays is 2 or 3 will be described as an example of the first type converter. However, as described above, n is an arbitrary integer of 2 or more. The number m of pulse width modulation circuits and the number of stages l and l k are not limited to specific values as described above. Further, in the following description, each capacitor is mainly described as a single storage element, but these are any elements that can be charged / discharged, modules composed of a plurality of elements, or any apparatus configured using these modules. There may be. The capacity of each power storage element may also be different. Each switch will be described below as a semiconductor switch such as a MOSFET, but any electronic switch may be used.

コンバータの回路構成
本発明のコンバータ（ＰＷＭ−ＳＣＣ）の、一実施形態の回路構成を図６に示す。図６のコンバータは、図２に示される従来のＳＣＣ中、中間キャパシタＣ３を、キャパシタＣａ，Ｃｂ，ダイオードＤａ，Ｄｂ，インダクタＬから構成されるパルス幅変調用回路（ＰＷＭセル）へと置換してなるコンバータである。第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２のＰＷＭ制御用キャパシタＣｂの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂを介して接続されており、第１のＰＷＭセルキャパシタＣａの低電位側端子が、電源の低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａを介して接続されており、第２のＰＷＭ制御用キャパシタＣｂの低電位側端子が端子２に対して接続されている。 Circuit Configuration of Converter FIG. 6 shows a circuit configuration of an embodiment of the converter (PWM-SCC) of the present invention. The converter of FIG. 6 replaces the intermediate capacitor C3 in the conventional SCC shown in FIG. 2 with a pulse width modulation circuit (PWM cell) composed of capacitors Ca and Cb, diodes Da and Db, and an inductor L. This is a converter. The high-potential side terminal of the first PWM control capacitor Ca is connected to the terminal 1 of the PWM cell, which is connected to the high-potential terminal side of the power source Vin, and the second PWM control capacitor Cb is high. The potential-side terminal is connected to the terminal 1 via a diode Db arranged in a direction that does not cut off the current from the high-potential-side terminal to the terminal 1, and the low-potential side of the first PWM cell capacitor Ca The terminal is connected to the terminal 2 of the PWM cell, which is connected to the low potential terminal side of the power supply, via a diode Da arranged in a direction that does not cut off the current from the terminal 2 toward the low potential side terminal. The low potential side terminal of the second PWM control capacitor Cb is connected to the terminal 2.

コンバータの動作
以下、図６のコンバータによる電圧変換を、図７ａ〜図８を用いて詳しく説明する。なお、説明を簡単にするため、以下においては各キャパシタの容量が十分に大きく、各キャパシタの電圧が動作中一定であるとして降圧比の理論式等を導出するが、キャパシタの容量が有限であっても定性的には同じ式で特性を説明可能である。 The following operation of the converter, a voltage conversion by converter 6, will be described in detail with reference to FIG 7a~ 8. For the sake of simplicity, in the following, the theoretical formula of the step-down ratio is derived on the assumption that the capacitance of each capacitor is sufficiently large and the voltage of each capacitor is constant during operation. However, the capacitance of the capacitor is finite. However, the characteristics can be qualitatively explained by the same equation.

図２のＳＣＣと同様に、図６のコンバータは、奇数番号のスイッチＱ１，Ｑ３がオンとなる状態（モード１）と偶数番号のスイッチＱ２，Ｑ４がオンになる状態（モード２）とを、任意のスイッチドライバ（不図示）等を用いて繰り返し切り替えることにより、電源電圧Ｖinを変換して負荷ＲＬに出力する。モード１とモード２の間には、通常はスイッチ切り替えに伴うデッドタイム期間が発生するが、説明を簡単にする目的でこれを無視する。 Similar to the SCC of FIG. 2, the converter of FIG. 6 has a state in which the odd numbered switches Q1, Q3 are turned on (mode 1) and a state in which the even numbered switches Q2, Q4 are turned on (mode 2). by repeatedly switching using any switch driver (not shown) or the like, and outputs to a load RL to convert the power supply voltage V in. Between mode 1 and mode 2, there is usually a dead time period associated with switching, but this is ignored for the sake of simplicity.

モード１において回路内を流れる電流の経路を、図７ａに示す。モード１においては、電源ＶｉｎによりキャパシタＣ１，Ｃ２が充電される一方、ＰＷＭセルに対しては、スイッチＱ１，ＰＷＭ制御用キャパシタＣａ，インダクタＬ，ＰＷＭ制御用キャパシタＣｂ，スイッチＱ３，キャパシタＣ２を通って電流が流れ、インダクタＬに電磁気的エネルギーが蓄えられる。電源電圧をＶinとし，ＰＷＭセル内キャパシタＣａ，Ｃｂ，キャパシタＣ１，Ｃ２の電圧を、それぞれＶCa，ＶCb，ＶC1，ＶC2とし、インダクタＬを流れる電流をｉL（図７ａ中、インダクタＬを通る矢印の向きに流れる電流の向きを正とする。）とすれば、電源Ｖｉｎ，スイッチＱ１，ＰＷＭ制御用キャパシタＣａ，インダクタＬ，ＰＷＭ制御用キャパシタＣｂ，スイッチＱ３，及びキャパシタＣ２を通って電源Ｖｉｎに至る経路にキルヒホッフの第二法則を適用して（オン状態のスイッチによる電圧降下、ダイオードの順方向による電圧降下は無視する。またインダクタＬのインダクタンスをＬで表わす。以下の実施例においても同様。）、以下の式（１）が得られる。

Figure 0006082969
The path of the current flowing in the circuit in mode 1 is shown in FIG. In mode 1, the capacitors C1 and C2 are charged by the power source Vin, while the PWM cell passes through the switch Q1, the PWM control capacitor Ca, the inductor L, the PWM control capacitor Cb, the switch Q3, and the capacitor C2. Current flows, and electromagnetic energy is stored in the inductor L. The power supply voltage is V in , the voltages of the capacitors Ca and Cb in the PWM cell and the voltages of the capacitors C 1 and C 2 are V Ca , V Cb , V C1 and V C2 , respectively, and the current flowing through the inductor L is i L ( If the direction of the current flowing in the direction of the arrow passing through the inductor L is positive), the power source Vin, the switch Q1, the PWM control capacitor Ca, the inductor L, the PWM control capacitor Cb, the switch Q3, and the capacitor C2 Kirchhoff's second law is applied to the path through to the power source Vin (the voltage drop due to the switch in the on state and the voltage drop due to the forward direction of the diode are ignored. The inductance of the inductor L is represented by L. The same applies to the example), and the following formula (1) is obtained.
Figure 0006082969

各キャパシタの容量が十分に大きく、各キャパシタの電圧が動作中一定であるとすれば、電流ｉLは時間と共に直線的に増加する。スイッチＱ１，Ｑ３に流れる電流をｉQ1，ｉQ3とし、ＰＷＭ制御用キャパシタＣａ，Ｃｂに流れる電流をｉCa，ｉCbとすれば（図７ａ中、インダクタＬを通る矢印の向きに流れる電流の向きを正とする。）、これらは全てｉLに等しく、時間と共に直線的に増加する。スイッチＱ２，Ｑ４に流れる電流をｉQ2，ｉQ4とし（便宜上、後述の図７ｂでスイッチＱ２，Ｑ４に流れている電流の向きを正とする。）、ダイオードＤａ，Ｄｂに流れる順方向電流をｉDa，ｉDbとすれば、モード１においてこれらはゼロである。これら電流の定性的性質が、図８中、モード１期間のグラフに描かれている。 If the capacitance of each capacitor is sufficiently large and the voltage of each capacitor is constant during operation, the current i L increases linearly with time. If the currents flowing through the switches Q1 and Q3 are i Q1 and i Q3 and the currents flowing through the PWM control capacitors Ca and Cb are i Ca and i Cb (in FIG. 7a, the current flowing in the direction of the arrow passing through the inductor L These are all equal to i L and increase linearly with time. The currents flowing through the switches Q2 and Q4 are i Q2 and i Q4 (for the sake of convenience, the direction of the current flowing through the switches Q2 and Q4 is positive in FIG. 7b to be described later), and the forward currents flowing through the diodes Da and Db are If i Da and i Db , they are zero in mode 1. The qualitative properties of these currents are depicted in the graph of the mode 1 period in FIG.

モード２において回路内を流れる電流の経路を、図７ｂに示す。モード２においては、電源ＶｉｎによりキャパシタＣ１，Ｃ２が充電される一方、ＰＷＭセルに対しては、スイッチＱ４，ダイオードＤａ，ＰＷＭ制御用キャパシタＣａ，スイッチＱ２を通る経路で、及び、スイッチＱ４，ＰＷＭ制御用キャパシタＣｂ，ダイオードＤｂ，スイッチＱ２を通る経路で電流が流れる。また、インダクタＬからキャパシタＣａ，Ｃｂに、それぞれダイオードＤｂ，Ｄａを通って電流が流れて、インダクタＬに蓄えられた電磁気的エネルギーが放出される。インダクタＬからダイオードＤｂ，ＰＷＭ内キャパシタＣａを通ってインダクタＬに至る経路と、インダクタＬからＰＷＭ内キャパシタＣｂ，ダイオードＤａを通ってインダクタＬに至る経路とに、それぞれキルヒホッフの第二法則を適用すれば、以下の式（２）が得られる。

Figure 0006082969
The path of the current flowing in the circuit in mode 2 is shown in FIG. In mode 2, the capacitors C1 and C2 are charged by the power source Vin, while for the PWM cell, the path through the switch Q4, the diode Da, the PWM control capacitor Ca, the switch Q2, and the switches Q4 and PWM A current flows through a path that passes through the control capacitor Cb, the diode Db, and the switch Q2. In addition, current flows from the inductor L to the capacitors Ca and Cb through the diodes Db and Da, respectively, and the electromagnetic energy stored in the inductor L is released. Kirchhoff's second law is applied to the path from the inductor L through the diode Db and the PWM capacitor Ca to the inductor L and the path from the inductor L to the PWM capacitor Cb and the diode Da to the inductor L, respectively. For example, the following formula (2) is obtained.
Figure 0006082969

上記式（２）に示されるとおり、電流ｉLは時間と共に直線的に減少する。一方、ＰＷＭ制御用キャパシタＣａ，ＣｂはインダクタＬを介さずにキャパシタＣ２と負荷ＲＬとに対して放電するため、モード２の初期には比較的大きなラッシュ電流が各素子に流れる。ＶCa＝ＶCbであるため、ＰＷＭ制御用キャパシタＣａ，Ｃｂの容量が等しければｉCa＝ｉCbが成り立つ。放電が進むに従いキャパシタＣ２が充電されて、ｉCa，ｉCbは減衰する。キルヒホッフの第一法則からｉDa＝ｉL−ｉCa，ｉDb＝ｉL−ｉCb，ｉQ2＝ｉDb−ｉCa，ｉQ4＝ｉDa−ｉCbが成り立つ。以上から、これら電流の定性的性質を、図８中、モード２期間のグラフのとおり描くことができる。 As shown in the above equation (2), the current i L decreases linearly with time. On the other hand, since the PWM control capacitors Ca and Cb are discharged to the capacitor C2 and the load RL without passing through the inductor L, a relatively large rush current flows to each element in the initial stage of mode 2. Since V Ca = V Cb , i Ca = i Cb is established if the capacitances of the PWM control capacitors Ca and Cb are equal. As discharge progresses, capacitor C2 is charged and iCa and iCb decay. From Kirchhoff's first law, i Da = i L −i Ca , i Db = i L −i Cb , i Q2 = i Db −i Ca , and i Q4 = i Da −i Cb hold. From the above, the qualitative properties of these currents can be drawn as shown in the graph of the mode 2 period in FIG.

また、モード２の各電流経路についてキルヒホッフの第二法則を適用すれば、以下の式（３）〜（５）が得られる。

Figure 0006082969
Further, if Kirchhoff's second law is applied to each current path in mode 2, the following equations (3) to (5) are obtained.
Figure 0006082969

さらに、スイッチングの１周期全体に対する、モード１が実現されている期間の割合（モード１の時比率）をＤとすると、インダクタＬに対する電圧・時間積の関係から、以下の式（６）が得られる。

Figure 0006082969
Furthermore, when the ratio of the period in which mode 1 is realized to the entire switching period (time ratio in mode 1) is D, the following equation (6) is obtained from the relationship between the voltage and time product for inductor L: It is done.
Figure 0006082969

上記式（３）〜（６）より、以下の式（７）が得られる。

Figure 0006082969
From the above formulas (3) to (6), the following formula (7) is obtained.
Figure 0006082969

上記式（７）式によると電圧変換比はＤに依存するため、図６のコンバータにおいて出力電圧ＶoutのＰＷＭ制御が可能であることが分かる。奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングさせることで電圧変換を行う点は、図６のコンバータにおいても図２〜図４で示した従来のＳＣＣと同じである。従来のＳＣＣはキャパシタとスイッチのみにより構成可能である一方、図６のコンバータではダイオードとインダクタが新たに必要となるが、奇数番号のスイッチの時比率を制御することにより所望の降圧比を得ることができる。 According to the above equation (7), the voltage conversion ratio depends on D. Therefore, it can be seen that PWM control of the output voltage Vout is possible in the converter of FIG. The voltage conversion is performed by alternately switching the odd-numbered switches Q1 and Q3 and the even-numbered switches Q2 and Q4 in the converter of FIG. 6 as well as the conventional SCC shown in FIGS. is there. While the conventional SCC can be configured only with a capacitor and a switch, the converter of FIG. 6 requires a diode and an inductor, but a desired step-down ratio can be obtained by controlling the duty ratio of odd-numbered switches. Can do.

従来の降圧型ＰＷＭコンバータ（図１）と、本発明のコンバータであるＰＷＭ−ＳＣＣ（図６）との電圧変換比の時比率依存性を図９に示す。従来の降圧型コンバータの電圧変換比は時比率と比例関係にあるため、高い降圧比を得るため（低い出力電圧Ｖoutを得る）には時比率が極端に低下する傾向がある。それに伴い、スイッチの電流ストレス増加、制御性の低下、等の問題が生じる。それに対してＰＷＭ−ＳＣＣでは、ある任意の降圧比を得るのに必要な時比率を従来の降圧型コンバータよりも大きく設定可能なため、上記問題の影響を低減可能である。 FIG. 9 shows the time ratio dependence of the voltage conversion ratio between the conventional step-down PWM converter (FIG. 1) and the PWM-SCC (FIG. 6) which is the converter of the present invention. Since the voltage conversion ratio of the conventional step-down converter is proportional to the time ratio, the time ratio tends to extremely decrease in order to obtain a high step-down ratio (to obtain a low output voltage Vout ). Along with this, problems such as an increase in current stress of the switch and a decrease in controllability occur. On the other hand, in PWM-SCC, the time ratio necessary for obtaining a certain arbitrary step-down ratio can be set larger than that of the conventional step-down converter, so that the influence of the above problem can be reduced.

従来の降圧型ＰＷＭコンバータ（図１）と本発明のコンバータであるＰＷＭ−ＳＣＣ（図６）とにおける、インダクタＬのリプル電流ΔＩLについての正規化リプル電流（Ｌ×ΔＩL）／（Ｖout×ＴS）を図１０に示す（ＴSはスイッチング周期）。ある任意の降圧比において、ＰＷＭ−ＳＣＣでは従来の降圧型ＰＷＭコンバータと比較してリプル電流を低減可能であることが示されている。これは即ち、同じリプル電流あたりのインダクタンスを低減可能であることを意味しており、ＰＷＭ−ＳＣＣでは従来の降圧型コンバータよりもインダクタンスを低減、すなわちＬのサイズを小型化することが可能である。 Normalized ripple current (L × ΔI L ) / (V out ) for the ripple current ΔI L of the inductor L in the conventional step-down PWM converter (FIG. 1) and the PWM-SCC (FIG. 6) which is the converter of the present invention. XT S ) is shown in FIG. 10 (T S is the switching period). It has been shown that at any given step-down ratio, PWM-SCC can reduce the ripple current as compared with a conventional step-down PWM converter. This means that the inductance per the same ripple current can be reduced. In PWM-SCC, the inductance can be reduced as compared with the conventional step-down converter, that is, the size of L can be reduced. .

キャパシタＣ１，Ｃ２として容量２２μＦ、定格電流２．０ＡRMSのキャパシタを、ＰＷＭ制御用キャパシタＣａ，Ｃｂとして容量４４μＦ、定格電流４．０ＡRMSのキャパシタを用い、インダクタＬとしてインダクタンス１０μＨのインダクタ素子を用いて、図６に示す回路構成で最大出力が３０Ｗの回路を試作した。なお、スイッチＱ１，Ｑ２としてはオン抵抗９．２ｍΩのＮ−ｃｈＭＯＳＦＥＴを、スイッチＱ３，Ｑ４としてはオン抵抗１．８ｍΩのＮ−ｃｈＭＯＳＦＥＴを用い、ダイオードＤａ，Ｄｂとしては、順方向電圧降下０．４５Ｖのショットキーダイオードを用いた。この回路を用いて、Ｖin＝２８Ｖ、Ｖout＝６Ｖ（降圧比０．２１）の条件の下、スイッチング周波数１００ｋＨｚにて電力変換効率の測定を行った結果を図１１に示す。グラフからわかるとおり、１０Ｗ以上の出力領域にて８６％以上の効率が得られた。実験における時比率の変動範囲は０．４〜０．４６であり、本発明のＰＷＭ−ＳＣＣでは降圧比が高い場合においても比較的大きな時比率で動作可能であることが確認された。 Capacitors having a capacitance of 22 μF and a rated current of 2.0 A RMS are used as the capacitors C 1 and C 2, capacitors having a capacitance of 44 μF and a rated current of 4.0 A RMS are used as the capacitors for PWM control Ca and Cb, and an inductor element having an inductance of 10 μH is used as the inductor L. A circuit having a maximum output of 30 W with the circuit configuration shown in FIG. The switches Q1 and Q2 are N-ch MOSFETs having an on-resistance of 9.2 mΩ, the switches Q3 and Q4 are N-ch MOSFETs having an on-resistance of 1.8 mΩ, and the diodes Da and Db have a forward voltage drop of 0. A 45V Schottky diode was used. FIG. 11 shows the result of measuring the power conversion efficiency at a switching frequency of 100 kHz using this circuit under the conditions of V in = 28 V and V out = 6 V (step-down ratio 0.21). As can be seen from the graph, an efficiency of 86% or more was obtained in an output region of 10 W or more. The fluctuation range of the time ratio in the experiment is 0.4 to 0.46, and it was confirmed that the PWM-SCC of the present invention can operate at a relatively large time ratio even when the step-down ratio is high.

なお、図６において、負荷ＲＬにはキャパシタＣ２の電圧ＶC2と同じ値の電圧Ｖoutが出力されていたが、負荷ＲＬをキャパシタＣ１に接続すれば、出力電圧ＶoutはＶC1に等しくなる。このとき、モード２の各電流経路、及びインダクタＬに対する電圧・時間積の関係から、以下の式（８）〜（１１）が得られ、それらを解けば以下の式（１２）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
In FIG. 6, the voltage V out having the same value as the voltage V C2 of the capacitor C2 is output to the load RL. However, if the load RL is connected to the capacitor C1, the output voltage V out becomes equal to V C1. . At this time, the following formulas (8) to (11) are obtained from the relationship between the current paths in mode 2 and the voltage / time product with respect to the inductor L, and the following formula (12) is obtained by solving them.
Figure 0006082969
Figure 0006082969

Figure 0006082969

上記式（１２）が示すとおり、負荷ＲＬをキャパシタＣ１に接続する場合であっても、図６のコンバータは降圧コンバータとして動作可能である。   As shown in the above equation (12), even when the load RL is connected to the capacitor C1, the converter of FIG. 6 can operate as a step-down converter.

以上のような実施態様の変更は、後述の実施例においても同様に可能である。   The above-described embodiment changes can be similarly made in the examples described later.

コンバータの回路構成
図６のコンバータにおいて、同図中のＰＷＭセルを異なるＰＷＭセルへと置き換えてなる、本発明の別の実施形態であるコンバータの回路構成を図１２に示す。図６において、ＰＷＭセルは２つのＰＷＭ制御用キャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されていたが、図１２の回路構成においては、このＰＷＭセルが、３つのＰＷＭ制御用キャパシタＣａ，Ｃｂ，Ｃｃと４つのダイオードＤａ，Ｄｂ１，Ｄｂ２，Ｄｃと２つのインダクタＬａｂ，ＬａｃとからなるＰＷＭセルへと置き換えられている。図１２中のＰＷＭセルにおいては、第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２，第３のＰＷＭ制御用キャパシタＣｂ，Ｃｃの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂ１，Ｄｃを介して、それぞれ接続されており、第１，第２のＰＷＭセルキャパシタＣａ，Ｃｂの低電位側端子が、電源の低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａ，Ｄｂ２を介して、それぞれ接続されており、第３のＰＷＭ制御用キャパシタＣｃの低電位側端子が端子２に対して接続されている。 Circuit Configuration of Converter FIG. 12 shows a circuit configuration of a converter according to another embodiment of the present invention in which the PWM cell in FIG. 6 is replaced with a different PWM cell. In FIG. 6, the PWM cell is composed of two PWM control capacitors Ca and Cb, two diodes Da and Db, and one inductor L. However, in the circuit configuration of FIG. The PWM cell is replaced with a PWM cell composed of two PWM control capacitors Ca, Cb, Cc, four diodes Da, Db1, Db2, Dc and two inductors Lab, Lac. In the PWM cell in FIG. 12, the high potential side terminal of the first PWM control capacitor Ca is connected to the terminal 1 of the PWM cell connected to the high potential terminal side of the power source Vin. 2, via the diodes Db1 and Dc, in which the high potential side terminals of the third PWM control capacitors Cb and Cc are arranged so as not to cut off the current from the high potential side terminal to the terminal 1 with respect to the terminal 1 The low potential side terminals of the first and second PWM cell capacitors Ca and Cb are respectively connected to the low potential terminal side of the power source, and are connected to the low potential terminal side of the power source. The diodes Da and Db2 are arranged so as not to cut off the current directed to the potential side terminal, and the low potential side terminal of the third PWM control capacitor Cc is connected to the terminal 2. There.

コンバータの動作
図１２のコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。動作時におけるモード１，モード２それぞれの電流経路を図１３ａ，図１３ｂに示す。このとき、モード２の各電流経路、及び２つのインダクタＬａｂ，Ｌｂｃに対する電圧・時間積の関係から、以下の式（１３）〜（１６）が得られ、それらを解けば以下の式（１７）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Converter Operation The converter of FIG. 12 can also perform voltage conversion by alternately switching the odd-numbered switches Q1 and Q3 and the even-numbered switches Q2 and Q4. The current paths of mode 1 and mode 2 during operation are shown in FIGS. 13a and 13b. At this time, the following equations (13) to (16) are obtained from the relationship between the current paths in mode 2 and the voltage / time product relationship with respect to the two inductors Lab and Lbc. Is obtained.
Figure 0006082969
Figure 0006082969

Figure 0006082969

図１２の構成では図６の構成よりも多くの素子が必要となる一方、（１７）式のとおり、図６の構成（（７）式）よりも高い電圧降圧比を実現することが可能である。   While the configuration of FIG. 12 requires more elements than the configuration of FIG. 6, it is possible to realize a higher voltage step-down ratio than the configuration of FIG. 6 (Equation (7)) as shown in Equation (17). is there.

コンバータの回路構成
図６と図１２の実施形態におけるＰＷＭセルの構成を踏まえると、更に多くの素子を用いることで更に高い降圧比を得ることが可能であることが予想できる。図１４に、４つのＰＷＭ制御用キャパシタＣａ，Ｃｂ，Ｃｃ，Ｃｄと、６つのダイオードＤａ，Ｄｂ１，Ｄｂ２，Ｄｃ１，Ｄｃ２，Ｄｄと、３つのインダクタＬａｂ，Ｌｂｃ，Ｌｃｄとから構成されるＰＷＭセルを示す。図１４中のＰＷＭセルにおいては、第１のＰＷＭ制御用キャパシタＣａの高電位側端子が、電源Ｖｉｎの高電位端子側に接続される、ＰＷＭセルの端子１に対して接続されており、第２から第４のＰＷＭ制御用キャパシタＣｂ，Ｃｃ，Ｃｄの高電位側端子が、端子１に対して、高電位側端子から端子１に向かう電流を遮断しない向きで配置されたダイオードＤｂ１，Ｄｃ１，Ｄｄを介して、それぞれ接続されており、第１から第３のＰＷＭセルキャパシタＣａ，Ｃｂ，Ｃｃの低電位側端子が、電源Ｖｉｎの低電位端子側に接続される、ＰＷＭセルの端子２に対して、端子２から低電位側端子に向かう電流を遮断しない向きで配置されたダイオードＤａ，Ｄｂ２，Ｄｃ２を介して、それぞれ接続されており、第４のＰＷＭ制御用キャパシタＣｄの低電位側端子が端子２に対して接続されている。図１４のＰＷＭセルにより図２のＳＣＣ中の中間キャパシタＣ３を置き換えることによっても、本発明のコンバータを構成することができる。 Circuit Configuration of Converter Based on the configuration of the PWM cell in the embodiments of FIGS. 6 and 12, it can be expected that a higher step-down ratio can be obtained by using more elements. FIG. 14 shows a PWM cell comprising four PWM control capacitors Ca, Cb, Cc, Cd, six diodes Da, Db1, Db2, Dc1, Dc2, Dd, and three inductors Lab, Lbc, Lcd. Indicates. In the PWM cell in FIG. 14, the high potential side terminal of the first PWM control capacitor Ca is connected to the terminal 1 of the PWM cell connected to the high potential terminal side of the power source Vin. Diodes Db1, Dc1, and Dc1, Dc1, which are arranged in such a manner that the high potential side terminals of the second to fourth PWM control capacitors Cb, Cc, Cd are not cut off from the terminal 1 from the high potential side terminal to the terminal 1 The low-potential side terminals of the first to third PWM cell capacitors Ca, Cb, Cc are connected to the low-potential terminal side of the power source Vin. On the other hand, the fourth PWM control capacitor Cd is connected via diodes Da, Db2, and Dc2 that are arranged in a direction that does not cut off the current from the terminal 2 to the low potential side terminal. The low potential side terminal connected to the terminal 2. The converter of the present invention can also be configured by replacing the intermediate capacitor C3 in the SCC of FIG. 2 with the PWM cell of FIG.

コンバータの動作
図１４のＰＷＭセルを用いるコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。動作時におけるモード１，モード２それぞれの電流経路を図１５ａ，図１５ｂに示す。このとき、モード２の各電流経路、及び３つのインダクタＬａｂ，Ｌｂｃ，Ｌｃｄに対する電圧・時間積の関係から、以下の式（１８）〜（２１）が得られ、それらを解けば以下の式（２２）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Converter Operation The converter using the PWM cell of FIG. 14 can also perform voltage conversion by alternately switching the odd-numbered switches Q1, Q3 and the even-numbered switches Q2, Q4. The current paths in mode 1 and mode 2 during operation are shown in FIGS. 15a and 15b. At this time, the following equations (18) to (21) are obtained from the relationship between the current paths in mode 2 and the voltage / time product relationship with respect to the three inductors Lab, Lbc, and Lcd. 22) is obtained.
Figure 0006082969
Figure 0006082969

Figure 0006082969

なお、上記式（２１）の右辺（モード２の期間中にインダクタＬａｂ，Ｌｂｃ，Ｌｃｄが失う磁束）を計算するにあたっては、図１５ｂ中で、インダクタＬａｂ、ＰＷＭ制御用キャパシタＣｂ、インダクタＬｂｃ、ＰＷＭ制御用キャパシタＣｃ、インダクタＬｃｄ、ＰＷＭ制御用キャパシタＣｄ、インダクタＬａｂを通る電流経路を用いた。   In calculating the right side of the above equation (21) (the magnetic flux lost by the inductors Lab, Lbc, Lcd during the mode 2 period), the inductor Lab, the PWM control capacitor Cb, the inductor Lbc, PWM in FIG. A current path passing through the control capacitor Cc, the inductor Lcd, the PWM control capacitor Cd, and the inductor Lab was used.

上記（２２）式で表される電圧降圧比は（７）式や（１７）式のそれよりも高い降圧比である。このように、ＰＷＭセルを構成する素子数を増やし回路を拡張すれば、更に高い降圧比を実現することが可能である。   The voltage step-down ratio expressed by the above equation (22) is a step-down ratio higher than that of the equations (7) and (17). Thus, if the number of elements constituting the PWM cell is increased and the circuit is expanded, a higher step-down ratio can be realized.

コンバータの回路構成
図１２，図１４のＰＷＭセルはインダクタを複数有しているが、ＰＷＭセルには少なくとも１つのインダクタが含まれていれば、本発明のコンバータを動作させることが可能である。一例として、図１２のコンバータにおいてインダクタＬｂｃをダイオードＤｂｃで置き換えてなる、本発明の一実施形態であるコンバータの回路構成を図１６に示す。ダイオードＤｂｃは、ＰＷＭ制御用キャパシタＣｂ，Ｃｃ間で、ＰＷＭ制御用キャパシタＣｂの低電位側端子からＰＷＭ制御用キャパシタＣｃの高電位側端子へと向かう電流を遮断しない向きで配置されている。 Circuit Configuration of Converter The PWM cell in FIGS. 12 and 14 has a plurality of inductors. However, if the PWM cell includes at least one inductor, the converter of the present invention can be operated. As an example, FIG. 16 shows a circuit configuration of a converter according to an embodiment of the present invention in which an inductor Lbc is replaced with a diode Dbc in the converter of FIG. The diode Dbc is arranged between the PWM control capacitors Cb and Cc in such a direction as not to cut off the current from the low potential side terminal of the PWM control capacitor Cb to the high potential side terminal of the PWM control capacitor Cc.

コンバータの動作
図１６のコンバータも、奇数番号のスイッチＱ１，Ｑ３と偶数番号のスイッチＱ２，Ｑ４とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンの期間（モード１）には、電流がＰＷＭ制御用キャパシタＣａ，Ｃｂ，ＣｃとインダクタＬａｂに、ダイオードＤｂｃを介して直列に流れる。偶数番号のスイッチがオンとなる期間（モード２）において、ＰＷＭセル内ではＤｂｃ以外のダイオードが導通し、インダクタＬａｂはＰＷＭ制御用キャパシタＣａに向かって電流を供給する。動作時におけるモード１，モード２それぞれの電流経路を図１７ａ，図１７ｂに示す。このとき、モード２の各電流経路、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（２３）〜（２６）が得られ、それらを解けば以下の式（２７）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Converter Operation The converter of FIG. 16 can also perform voltage conversion by alternately switching odd-numbered switches Q1, Q3 and even-numbered switches Q2, Q4. During the period when the odd-numbered switch is on (mode 1), current flows in series with the PWM control capacitors Ca, Cb, Cc and the inductor Lab via the diode Dbc. During the period when the even-numbered switch is turned on (mode 2), diodes other than Dbc conduct in the PWM cell, and the inductor Lab supplies current toward the PWM control capacitor Ca. The current paths in mode 1 and mode 2 during operation are shown in FIGS. 17a and 17b. At this time, the following equations (23) to (26) are obtained from the relationship between the current paths in mode 2 and the voltage / time product with respect to the inductor Lab, and the following equation (27) is obtained by solving them.
Figure 0006082969
Figure 0006082969

Figure 0006082969

同様に、図１４で示したＰＷＭセルにおけるインダクタＬａｂ，Ｌｂｃ，Ｌｃｄのうち１つのインダクタＬｂｃをダイオードＤｂｃへと置き換えた構成を図１８に示す。図１８のＰＷＭセルによって図２のＳＣＣ内の中間キャパシタＣ３を置換したコンバータにおいて、モード１，２の電流経路は、それぞれ図１９ａ，図１９ｂに示すとおりである。モード２の各電流経路、インダクタＬａｂ，Ｌｃｄに対する電圧・時間積の関係から、以下の式（２８）〜（３１）が得られ、それらを解けば以下の式（３２）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Similarly, FIG. 18 shows a configuration in which one of the inductors Lab, Lbc, and Lcd in the PWM cell shown in FIG. 14 is replaced with a diode Dbc. In the converter in which the intermediate capacitor C3 in the SCC of FIG. 2 is replaced by the PWM cell of FIG. 18, the current paths of modes 1 and 2 are as shown in FIGS. 19a and 19b, respectively. The following equations (28) to (31) are obtained from the relationship between the voltage / time products for each current path of mode 2 and the inductors Lab and Lcd, and the following equation (32) is obtained by solving them.
Figure 0006082969
Figure 0006082969

Figure 0006082969

図１８は、図１４におけるインダクタＬｂｃをダイオードＤｂｃへと置き換えた構成に相当するが、他のインダクタをダイオードに置き換えても同様の降圧比が得られる。   FIG. 18 corresponds to a configuration in which the inductor Lbc in FIG. 14 is replaced with a diode Dbc, but a similar step-down ratio can be obtained even if another inductor is replaced with a diode.

同様に、図１４で示したＰＷＭセルにおけるインダクタＬａｂ，Ｌｂｃ，Ｌｃｄのうち２つのインダクタＬｂｃ，ＬｃｄをダイオードＤｂｃ，Ｄｃｄへと置き換えた構成を図２０に示す。図２０のＰＷＭセルによって図２のＳＣＣ内の中間キャパシタＣ３を置換したコンバータにおいて、モード１，２の電流経路は、それぞれ図２１ａ，図２１ｂに示すとおりである。モード２の各電流経路、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（３３）〜（３６）が得られ、それらを解けば以下の式（３７）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Similarly, FIG. 20 shows a configuration in which two inductors Lbc and Lcd of the inductors Lab, Lbc and Lcd in the PWM cell shown in FIG. 14 are replaced with diodes Dbc and Dcd. In the converter in which the intermediate capacitor C3 in the SCC of FIG. 2 is replaced by the PWM cell of FIG. 20, the current paths of modes 1 and 2 are as shown in FIGS. 21a and 21b, respectively. The following equations (33) to (36) are obtained from the relationship between the current paths in mode 2 and the voltage / time product with respect to the inductor Lab, and the following equation (37) is obtained by solving them.
Figure 0006082969
Figure 0006082969

Figure 0006082969

図２０は、図１４におけるインダクタＬｂｃ，ＬｃｄをダイオードＤｂｃ，Ｄｃｄへと置き換えた構成に相当するが、他のインダクタをダイオードに置き換えても同様の降圧比が得られる。   FIG. 20 corresponds to a configuration in which the inductors Lbc and Lcd in FIG. 14 are replaced with diodes Dbc and Dcd, but a similar step-down ratio can be obtained even if other inductors are replaced with diodes.

以上のように、本実施例４においても、ＰＷＭセルを構成する素子数を増やし回路を拡張すれば、更に高い降圧比を実現することができる。   As described above, also in the fourth embodiment, if the number of elements constituting the PWM cell is increased and the circuit is expanded, a higher step-down ratio can be realized.

コンバータの回路構成
本発明のコンバータは、図２に示されるようなキャパシタ直列数が２のＳＣＣだけではなく、任意の直列数のＳＣＣにおいて中間キャパシタをＰＷＭセルで置換することにより構成することができる。一例として、直列数が３である図４のＳＣＣにおいて中間キャパシタＣ５をＰＷＭセルで置換することにより得られる、本発明の一実施形態であるコンバータの回路構成を図２２に示す。 Circuit Configuration of Converter The converter of the present invention can be configured by replacing an intermediate capacitor with a PWM cell in an SCC having an arbitrary series number, as well as an SCC having a capacitor series number 2 as shown in FIG. . As an example, FIG. 22 shows a circuit configuration of a converter according to an embodiment of the present invention obtained by replacing the intermediate capacitor C5 with a PWM cell in the SCC of FIG.

コンバータの動作
図２２のコンバータも、奇数番号のスイッチＱ１，Ｑ３，Ｑ５と偶数番号のスイッチＱ２，Ｑ４，Ｑ６とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンとなる期間（モード１）には、電流がＰＷＭ制御用キャパシタＣａ，ＣｂとインダクタＬに直列に流れる。偶数番号のスイッチがオンとなる期間（モード２）において、ＰＷＭセル内ではダイオードＤａ，Ｄｂが導通し、インダクタＬはＰＷＭ制御用キャパシタＣａ，Ｃｂに向かって電流を供給する。動作時におけるモード１，モード２それぞれの電流経路を図２３ａ，図２３ｂに示す。このとき、モード１の電流経路から以下の式（３８）が、モード２の各電流経路から以下の式（３９）〜（４１）が、インダクタＬａｂに対する電圧・時間積の関係から、以下の式（４２）が得られ、それらを解けば、電圧降圧比を示す式（４３）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Converter Operation The converter of FIG. 22 can also perform voltage conversion by alternately switching the odd-numbered switches Q1, Q3, Q5 and the even-numbered switches Q2, Q4, Q6. During the period when the odd numbered switch is turned on (mode 1), a current flows in series with the PWM control capacitors Ca and Cb and the inductor L. In the period (mode 2) in which the even-numbered switch is turned on (mode 2), the diodes Da and Db conduct in the PWM cell, and the inductor L supplies current toward the PWM control capacitors Ca and Cb. The current paths in mode 1 and mode 2 during operation are shown in FIGS. 23a and 23b. At this time, the following equation (38) from the current path of mode 1 and the following equations (39) to (41) from each current path of mode 2 are expressed by the following equations from the relationship between the voltage and time product with respect to the inductor Lab. (42) is obtained, and by solving these, Equation (43) showing the voltage step-down ratio is obtained.
Figure 0006082969
Figure 0006082969

Figure 0006082969

上記式（４３）式が示すとおり、図２２に示したコンバータにおいてはＳＣＣを構成する直列接続キャパシタの数（Ｃ１，Ｃ２，Ｃ３の３つ）が図６に示したコンバータにおける直列キャパシタの数（Ｃ１，Ｃ２の２つ）よりも多いため、高い降圧比を達成することが可能である。   As shown in the above equation (43), in the converter shown in FIG. 22, the number of series-connected capacitors (three C1, C2, and C3) constituting the SCC is the number of series capacitors in the converter shown in FIG. Therefore, it is possible to achieve a high step-down ratio.

図２２のコンバータにおいては、２つのＰＷＭ制御用キャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されるＰＷＭセルを用いたが、その他の、素子数がより多いＰＷＭセルを用いることも可能である。その場合、上記（４３）式で示される降圧比よりも更に高い降圧比を達成することが可能となる。   In the converter shown in FIG. 22, a PWM cell including two PWM control capacitors Ca and Cb, two diodes Da and Db, and one inductor L is used. However, other PWM cells having a larger number of elements are used. It is also possible to use. In that case, it is possible to achieve a higher step-down ratio than the step-down ratio expressed by the above equation (43).

コンバータの回路構成
中間キャパシタを２以上備えたＳＣＣにおいては、２以上のＰＷＭセルを用いてそれら中間キャパシタを置換しても、本発明のコンバータを構成できる。一例として、直列数が３である図４のＳＣＣにおいて、中間キャパシタＣ４，Ｃ５を、それぞれ異なるＰＷＭセル１，２で置換することにより得られる、本発明の一実施形態であるコンバータの回路構成を図２７に示す。 In the SCC provided with two or more intermediate capacitors of the circuit configuration of the converter, the converter of the present invention can be configured even if these intermediate capacitors are replaced using two or more PWM cells. As an example, in the SCC of FIG. 4 in which the number of series is 3, the circuit configuration of the converter according to an embodiment of the present invention obtained by replacing the intermediate capacitors C4 and C5 with different PWM cells 1 and 2, respectively. It shows in FIG.

コンバータの動作
図２４のコンバータも、奇数番号のスイッチＱ１，Ｑ３，Ｑ５と偶数番号のスイッチＱ２，Ｑ４，Ｑ６とを交互にスイッチングすることで電圧変換を行うことができる。奇数番号のスイッチがオンとなる期間（モード１）において回路内に流れる電流の経路と、偶数番号のスイッチがオンとなる期間（モード２）において回路内に流れる電流の経路とを、それぞれ図２５ａ，図２５ｂに示す。このとき、モード２の各電流経路から以下の式（４４）〜（４７）が、インダクタＬ１に対する電圧・時間積の関係から以下の式（４８）が、インダクタＬ２に対する電圧・時間積の関係から以下の式（４９）が得られ、それらを解けば、電圧降圧比を示す式（５０）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Converter Operation The converter of FIG. 24 can also perform voltage conversion by alternately switching the odd numbered switches Q1, Q3, Q5 and the even numbered switches Q2, Q4, Q6. The path of the current flowing in the circuit during the period when the odd-numbered switch is turned on (mode 1) and the path of current flowing in the circuit during the period when the even-numbered switch is turned on (mode 2) are shown in FIG. 25b. At this time, the following formulas (44) to (47) are derived from the relationship between the voltage and time product for the inductor L1 from the current path of mode 2, and The following equation (49) is obtained, and by solving these, equation (50) indicating the voltage step-down ratio is obtained.
Figure 0006082969
Figure 0006082969

Figure 0006082969

上記式（５０）に示されるとおり、ＰＷＭセルを複数用いることによっても、高い降圧比を達成することができる。   As shown in the above formula (50), a high step-down ratio can also be achieved by using a plurality of PWM cells.

実施例１〜６においては、図２や図４に示した従来のＳＣＣにおいて１以上の中間キャパシタをＰＷＭセルに置き換えた構成について説明したが、他の構成のＳＣＣに対しても、同様にＰＷＭセルを適用することが可能である。図２６に、サンプルホールド回路等に用いられる、別の従来構成のＳＣＣを示す。図２６のＳＣＣにおいては、電源Ｖｉｎと負荷ＲＬとが、中間キャパシタＣ１を介して接続されている。スイッチＱ１，Ｑ５の切り替えにより、電源Ｖｉｎと中間キャパシタＣ１とが並列接続されるモード１（電流経路について、図２７ａ参照）と、中間キャパシタＣ１と負荷ＲＬとが並列接続されるモード２（電流経路について、図２７ｂ参照）とが切り替えられ、スイッチＱ１，Ｑ５の切り替えによりモード１とモード２との間での切り替えを繰り返すことで、電源Ｖｉｎから負荷ＲＬに対して中間キャパシタＣ１を介して電圧を出力するよう構成されている。   In the first to sixth embodiments, the configuration in which one or more intermediate capacitors are replaced with PWM cells in the conventional SCC shown in FIG. 2 or FIG. 4 is described. It is possible to apply cells. FIG. 26 shows another conventional SCC structure used for a sample hold circuit or the like. In the SCC of FIG. 26, a power source Vin and a load RL are connected via an intermediate capacitor C1. By switching the switches Q1 and Q5, mode 1 in which the power source Vin and the intermediate capacitor C1 are connected in parallel (see FIG. 27a for the current path) and mode 2 in which the intermediate capacitor C1 and the load RL are connected in parallel (current path) 27b), and switching between the mode 1 and the mode 2 is repeated by switching the switches Q1 and Q5, so that the voltage from the power source Vin to the load RL is changed via the intermediate capacitor C1. It is configured to output.

コンバータの回路構成
図２６のタイプのＳＣＣにおいて中間キャパシタＣ１を任意のＰＷＭセルで置換することによっても、本発明のコンバータを構成することができる。一例として、図６に示すＰＷＭセルと同様のＰＷＭセルで中間キャパシタＣ１を置換してなるコンバータの回路構成を、図２８に示す。図２８のコンバータにおいても、スイッチＱ１がオンとなる状態（モード１）とスイッチＱ５がオンとなる状態（モード２）とを繰り返し切り替えることにより、出力電圧Ｖinを降圧することが可能であり、且つモード１の時比率Ｄによって降圧比を調整することが可能である。
コンバータの動作
モード１における電流経路を図２９ａに、モード２における電流経路を図２９ｂに、それぞれ示す。モード２の電流経路から式（５１）が、電圧・時間積の関係から式（５２）が、それぞれ成り立ち、これらから、電圧降圧比を表わす式（５３）が得られる。

Figure 0006082969

Figure 0006082969

Figure 0006082969
Circuit Configuration of Converter The converter of the present invention can also be configured by replacing the intermediate capacitor C1 with an arbitrary PWM cell in the SCC of the type shown in FIG. As an example, FIG. 28 shows a circuit configuration of a converter in which the intermediate capacitor C1 is replaced with a PWM cell similar to the PWM cell shown in FIG. Also in the converter of Figure 28, by repeatedly switching between a state in which the switch Q5 and the state (mode 1) in which the switch Q1 is turned on is turned on (mode 2), it is possible to step down the output voltage V in, The step-down ratio can be adjusted by the time ratio D in mode 1.
The current path in converter operation mode 1 is shown in FIG. 29a, and the current path in mode 2 is shown in FIG. 29b. Equation (51) is established from the current path of mode 2 and Equation (52) is established from the relationship between the voltage and time product, and from these, Equation (53) representing the voltage step-down ratio is obtained.
Figure 0006082969
Figure 0006082969

Figure 0006082969

図２８のコンバータでは、図６のコンバータと同様に、２つのキャパシタＣａ，Ｃｂと２つのダイオードＤａ，Ｄｂと１つのインダクタＬとから構成されるＰＷＭセルを用いたが、実施例２〜６で用いたＰＷＭセルや、それ以外のＰＷＭセルを用いることも可能である。その場合、（５３）式で示される降圧比よりも更に高い降圧比を達成することが可能となる。   In the converter of FIG. 28, as in the converter of FIG. 6, a PWM cell including two capacitors Ca and Cb, two diodes Da and Db, and one inductor L is used. It is also possible to use the used PWM cell or other PWM cells. In that case, it is possible to achieve a higher step-down ratio than the step-down ratio represented by the equation (53).

以上のように、本発明によれば従来のＳＣＣにおける中間キャパシタを、キャパシタとダイオードとインダクタとからなるＰＷＭセルに置き換えることで、ＳＣＣにＰＷＭ制御機能を持たせつつ、且つ、高い電圧降圧比を達成可能なＰＷＭ−ＳＣＣへと変形することが可能となる。本発明におけるＰＷＭセルの適用については以上の例に限定されるものではなく、その他のＳＣＣ方式に対しても同様に適用可能である。   As described above, according to the present invention, the intermediate capacitor in the conventional SCC is replaced with a PWM cell composed of a capacitor, a diode, and an inductor, so that the SCC has a PWM control function and a high voltage step-down ratio. It becomes possible to transform into an achievable PWM-SCC. The application of the PWM cell in the present invention is not limited to the above example, and can be similarly applied to other SCC systems.

以上では、ＰＷＭセル内にダイオードを用いた構成について示してきたが、ＰＷＭセル内のダイオードをスイッチに置き換えることで同期整流型のＰＷＭセルとして、本発明の全てのコンバータに用いることも可能である。例として、図６に示した一実施形態におけるＰＷＭセルを同期整流型ＰＷＭセルに置き換えた構成を図３０に示す。ダイオードＤａ，ＤｂがスイッチＱａ，Ｑｂに置き換えられている。ここでは説明を簡単にするため、スイッチＱａ，Ｑｂのボディダイオードは省略してある。偶数番号のスイッチ（Ｑ２，Ｑ４）がオンとなるタイミングでスイッチＱａ，Ｑｂがオンとなるよう、スイッチＱａ，ＱｂをスイッチＱ２，Ｑ４に同期させて駆動すれば、図７ａ，図７ｂで示した電流経路と同様の経路で電流が流れる。電圧降圧比も、図６のコンバータと同様に式（７）によって表わされる。図３０の同期整流の構成では、ダイオードにおける順方向電圧降下に起因した損失が低減されるため、電力変換効率を向上させることができる。なお、ＰＷＭセル内でスイッチとダイオードとを併用してもよく、この場合はスイッチＱａをスイッチＱ２，Ｑ４に同期させて駆動すれば、図６のコンバータと同様に動作可能である（図３１）。   In the above, the configuration using the diode in the PWM cell has been described. However, the diode in the PWM cell can be used for all the converters of the present invention as a synchronous rectification type PWM cell by replacing the diode in the PWM cell. . As an example, FIG. 30 shows a configuration in which the PWM cell in the embodiment shown in FIG. 6 is replaced with a synchronous rectification type PWM cell. Diodes Da and Db are replaced with switches Qa and Qb. Here, for simplicity of explanation, the body diodes of the switches Qa and Qb are omitted. If the switches Qa and Qb are driven in synchronism with the switches Q2 and Q4 so that the switches Qa and Qb are turned on at the timing when the even-numbered switches (Q2 and Q4) are turned on, they are shown in FIGS. 7a and 7b. Current flows through a path similar to the current path. The voltage step-down ratio is also expressed by Expression (7) as in the converter of FIG. In the configuration of synchronous rectification in FIG. 30, power conversion efficiency can be improved because loss due to a forward voltage drop in the diode is reduced. In the PWM cell, a switch and a diode may be used together. In this case, if the switch Qa is driven in synchronization with the switches Q2 and Q4, it can operate in the same manner as the converter of FIG. 6 (FIG. 31). .

図３０，図３１のコンバータにおいては図６に示した一実施形態に同期整流のＰＷＭセルを用いた構成について示したが、その他のＰＷＭセルに対しても同様にダイオードの全て、又は一部をスイッチに置き換えることで同期整流のＰＷＭセルとして用いることが可能である。   In the converter of FIGS. 30 and 31, the configuration using the synchronous rectification PWM cell is shown in the embodiment shown in FIG. 6, but all or a part of the diodes are similarly applied to the other PWM cells. It can be used as a synchronous rectification PWM cell by replacing it with a switch.

本発明のコンバータは、高い電圧降圧比が必要とされる電力変換の用途や、素子数が少ないシンプルな回路構成が必要とされる電力変換の用途に幅広く応用可能である。   The converter of the present invention can be widely applied to power conversion applications that require a high voltage step-down ratio and power conversion applications that require a simple circuit configuration with a small number of elements.

Ｃ１〜Ｃ４ キャパシタ又は中間キャパシタ
Ｄ１〜Ｄ６ ボディダイオード
Ｑ１〜Ｑ６，Ｑａ，Ｑｂ スイッチ
Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ ＰＷＭ制御用キャパシタ
Ｌ，Ｌ１，Ｌ２，Ｌａｂ，Ｌｂｃ，Ｌｃｄ インダクタ
Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ ダイオード
ＲＬ 負荷
Ｖｉｎ 電源 C1-C4 capacitors or intermediate capacitors D1-D6 Body diodes Q1-Q6, Qa, Qb Switches Ca, Cb, Cc, Cd PWM control capacitors L, L1, L2, Lab, Lbc, Lcd Inductors Da, Db, Dc, Dd Diode RL Load Vin Power supply

Claims (16)

第１から第ｎ（ｎは２以上の整数）のキャパシタを直列接続してなるキャパシタ列と、
第１から第ｎ−１の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
を備え、
前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタ列に含まれる各々の中間キャパシタのうちｍ（ｍは１以上、ｎ−１以下の整数）個の中間キャパシタが、第１から第ｍのパルス幅変調用回路によって置換されており、
第ｋ（ｋは１以上ｍ以下の整数）のパルス幅変調用回路において、
第１から第ｌk（ｌkは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌk−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第ｋのパルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌkのパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１から第ｌk−１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第ｋのパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌkのパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first to n-th (n is an integer of 2 or more) capacitors in series;
An intermediate capacitor array comprising first to n-1 intermediate capacitors connected in series, and connected to the capacitor array via a switch group;
By repeatedly changing the connection state between each capacitor included in the capacitor string and each intermediate capacitor included in the intermediate capacitor string by switching the switch group, each capacitor is changed to each of the capacitors. In a switched capacitor converter configured to adjust a voltage output to each capacitor from a power source connected to the capacitor row by causing mutual charge and discharge through an intermediate capacitor,
Of the intermediate capacitors included in the intermediate capacitor row, m (m is an integer not less than 1 and not more than n−1) intermediate capacitors are replaced by first to m-th pulse width modulation circuits,
In the k-th pulse width modulation circuit (k is an integer from 1 to m),
First to l k (1 k is an integer of 2 or more) pulse width modulation capacitors, first to l k -1 inductors, and pulse width modulation capacitors and inductors are alternately arranged. Arranged so that
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the kth pulse width modulation circuit connected to the high potential terminal side of the power source. the high potential side terminal from second pulse width modulation capacitor of the l k is relative to the first terminal, disposed from the high potential side terminal in a direction that does not cut off the current flowing to the first terminal diode Are connected to each other through
With respect to the second terminal of the k-th pulse width modulation circuit, the low-potential side terminals of the first to ( k ) th pulse width modulation capacitors are connected to the low-potential terminal side of the power source. , through the arranged diode in a direction that does not cut off the current flowing from the second terminal to the low potential side terminal are respectively connected, the low potential side terminal of the pulse width modulation capacitor of the l k is the A converter connected to the second terminal. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first and second pulse width modulation capacitors and the inductor are arranged so that the pulse width modulation capacitors and the inductor are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source, and the second The high-potential side terminal of the pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. And
The low potential side terminal of the first pulse width modulation capacitor is connected to the low potential terminal side of the power supply, and the second terminal of the pulse width modulation circuit is connected to the second terminal from the second terminal. It is connected via a diode arranged in such a direction as not to cut off the current directed to the low potential side terminal, and the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. A converter, characterized by 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
前記第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、前記第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to third pulse width modulation capacitors and the first and second inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source, The high-potential side terminal of the third pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Each connected,
The second terminal of the pulse width modulation circuit is connected to the low potential terminal of the first and second pulse width modulation capacitors with respect to the second terminal of the pulse width modulation circuit connected to the low potential terminal of the power source. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the terminal to the low potential side terminal, and the low potential side terminal of the third pulse width modulation capacitor is connected to the second terminal. A converter, characterized by being connected to each other. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
前記第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、前記第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to fourth pulse width modulation capacitors and the first to third inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source. The high-potential side terminal of the fourth pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Each connected,
The second potential terminal of the first to third pulse width modulation capacitors is connected to the low potential terminal side of the power source, and the second terminal of the pulse width modulation circuit is connected to the second terminal. Are connected via diodes arranged in such a direction that does not cut off the current from the terminal to the low potential side terminal, and the low potential side terminal of the fourth pulse width modulation capacitor is connected to the second terminal. A converter, characterized by being connected to each other. 第１から第３のキャパシタを直列接続してなるキャパシタ列と、
第１，第２の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
を備え、
前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタ列に含まれる各々の中間キャパシタのうち１個の中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first to third capacitors in series;
An intermediate capacitor row comprising first and second intermediate capacitors connected in series and connected to the capacitor row via a switch group;
By repeatedly changing the connection state between each capacitor included in the capacitor string and each intermediate capacitor included in the intermediate capacitor string by switching the switch group, each capacitor is changed to each of the capacitors. In a switched capacitor converter configured to adjust a voltage output to each capacitor from a power source connected to the capacitor row by causing mutual charge and discharge through an intermediate capacitor,
One of the intermediate capacitors included in the intermediate capacitor row is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first and second pulse width modulation capacitors and the inductor are arranged so that the pulse width modulation capacitors and the inductor are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source, and the second The high-potential side terminal of the pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. And
The low potential side terminal of the first pulse width modulation capacitor is connected to the low potential terminal side of the power supply, and the second terminal of the pulse width modulation circuit is connected to the second terminal from the second terminal. It is connected via a diode arranged in such a direction as not to cut off the current directed to the low potential side terminal, and the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. A converter, characterized by 請求項１に記載のコンバータであって、前記第１から第ｍのパルス幅変調用回路のうち、いずれか１以上の回路が２以上のインダクタを含む、コンバータにおいて、
前記２以上のインダクタを含むパルス幅変調用回路のうち少なくとも１つの回路において、含まれるインダクタのうち１以上であって該含まれるインダクタの数よりも少ない数のインダクタがダイオードで置換されており、且つ、該置換されたダイオードの各々は、該ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 The converter according to claim 1, wherein any one or more of the first to mth pulse width modulation circuits includes two or more inductors.
In at least one of the pulse width modulation circuits including the two or more inductors, one or more of the included inductors and a smaller number of inductors than the included inductors are replaced with diodes, Each of the replaced diodes has a current flowing from the low potential side terminal of one capacitor to the high potential side terminal of the other capacitor between two pulse width modulation capacitors connected to both ends of the diode. The converter is characterized in that it is arranged in a direction that does not block. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
さらに、前記パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to third pulse width modulation capacitors and the first and second inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source, The high-potential side terminal of the third pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Each connected,
The second terminal of the first and second pulse width modulation capacitors is connected to the low potential terminal side of the power source, and the second terminal of the pulse width modulation circuit is connected to the second terminal. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the low potential side terminal to the low potential side terminal, and the low potential side terminal of the third pulse width modulation capacitor is connected to the second terminal. In the connected converter,
Further, in the pulse width modulation circuit, the second inductor is replaced with a diode, and the replaced diode is connected to both ends of the diode, for second and third pulse width modulation. Between the capacitors, it is arranged in such a direction as not to cut off current flowing from the low potential side terminal of the second pulse width modulation capacitor to the high potential side terminal of the third pulse width modulation capacitor. converter. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
さらに、前記パルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to fourth pulse width modulation capacitors and the first to third inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source. The high-potential side terminal of the fourth pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Each connected,
The second terminal of the first to third pulse width modulation capacitors is connected to the low potential terminal side of the power supply, and the second terminal of the pulse width modulation circuit is connected to the second terminal. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the low potential side terminal to the low potential side terminal, and the low potential side terminal of the fourth pulse width modulation capacitor is connected to the second terminal. In the connected converter,
Further, in the pulse width modulation circuit, the second inductor is replaced with a diode, and the replaced diode is connected to both ends of the diode, for second and third pulse width modulation. Between the capacitors, it is arranged in such a direction as not to cut off current flowing from the low potential side terminal of the second pulse width modulation capacitor to the high potential side terminal of the third pulse width modulation capacitor. converter. 第１，第２のキャパシタを直列接続してなるキャパシタ列と、
前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタと
を備え、
前記キャパシタ列に含まれる前記第１，第２のキャパシタと前記中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該第１，第２のキャパシタに該中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該第１，第２のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第４のパルス幅変調用キャパシタと、第１から第３のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第４のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１から第３のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第４のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている、コンバータにおいて、
さらに、前記パルス幅変調用回路において、第２，第３のインダクタがダイオードで置換されており、且つ、該第２のインダクタが置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されており、該第３のインダクタが置換されたダイオードは、該ダイオードの両端に接続された、第３，第４のパルス幅変調用キャパシタ間で、第３のパルス幅変調用キャパシタの低電位側端子から第４のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first and second capacitors in series;
An intermediate capacitor connected to the capacitor row via a switch group;
By repeatedly changing the connection state between the first and second capacitors and the intermediate capacitor included in the capacitor row by switching the switch group, the first and second capacitors have the intermediate state. In a switched capacitor converter configured to adjust a voltage output to the first and second capacitors from a power source connected to the capacitor row by causing mutual charge and discharge through the capacitor,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to fourth pulse width modulation capacitors and the first to third inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source. The high-potential side terminal of the fourth pulse width modulation capacitor is connected to the first terminal via a diode arranged in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Each connected,
The second terminal of the first to third pulse width modulation capacitors is connected to the low potential terminal side of the power supply, and the second terminal of the pulse width modulation circuit is connected to the second terminal. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the low potential side terminal to the low potential side terminal, and the low potential side terminal of the fourth pulse width modulation capacitor is connected to the second terminal. In the connected converter,
Furthermore, in the pulse width modulation circuit, the second and third inductors are replaced with diodes, and the diodes with the second inductors replaced are connected to both ends of the diodes. , Between the third pulse width modulation capacitors so as not to cut off the current from the low potential side terminal of the second pulse width modulation capacitor to the high potential side terminal of the third pulse width modulation capacitor. The diode in which the third inductor is replaced is a low potential side of the third pulse width modulation capacitor between the third and fourth pulse width modulation capacitors connected to both ends of the diode. A converter characterized in that it is arranged in such a direction as not to cut off a current from the terminal toward the high potential side terminal of the fourth pulse width modulation capacitor. 第１から第３のキャパシタを直列接続してなるキャパシタ列と、
第１，第２の中間キャパシタを直列接続してなり、前記キャパシタ列にスイッチ群を介して接続されている、中間キャパシタ列と
を備え、
前記キャパシタ列に含まれる各々のキャパシタと前記中間キャパシタ列に含まれる各々の中間キャパシタとの間の接続状態を、前記スイッチ群のスイッチ切り替えにより繰り返し変更することで、該各々のキャパシタに該各々の中間キャパシタを介した相互充放電をさせることにより、該キャパシタ列に接続された電源から該各々のキャパシタに出力される電圧を調整するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタ列に含まれる、第１，第２の中間キャパシタが、第１，第２のパルス幅変調用回路によって置換されており、
前記第１のパルス幅変調用回路において、
第１から第３のパルス幅変調用キャパシタと、第１，第２のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第１のパルス幅変調用回路の第１の端子に対して接続されており、第２，第３のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１，第２のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第１のパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第３のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されており、
前記第２のパルス幅変調用回路において、
第１，第２のパルス幅変調用キャパシタとインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
前記第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記第２のパルス幅変調用回路の第１の端子に対して接続されており、前記第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、
前記第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記第２のパルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して接続されており、前記第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
コンバータにおいて、
さらに、前記第１のパルス幅変調用回路において、第２のインダクタがダイオードで置換されており、且つ、該置換されたダイオードは、該ダイオードの両端に接続された、第２，第３のパルス幅変調用キャパシタ間で、第２のパルス幅変調用キャパシタの低電位側端子から第３のパルス幅変調用キャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 A capacitor string formed by connecting first to third capacitors in series;
An intermediate capacitor row comprising first and second intermediate capacitors connected in series and connected to the capacitor row via a switch group;
By repeatedly changing the connection state between each capacitor included in the capacitor string and each intermediate capacitor included in the intermediate capacitor string by switching the switch group, each capacitor is changed to each of the capacitors. In a switched capacitor converter configured to adjust a voltage output to each capacitor from a power source connected to the capacitor row by causing mutual charge and discharge through an intermediate capacitor,
The first and second intermediate capacitors included in the intermediate capacitor row are replaced by first and second pulse width modulation circuits;
In the first pulse width modulation circuit,
The first to third pulse width modulation capacitors and the first and second inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
A high potential side terminal of the first pulse width modulation capacitor is connected to a first terminal of the first pulse width modulation circuit connected to the high potential terminal side of the power source; A diode in which the high-potential side terminals of the second and third pulse width modulation capacitors are arranged in a direction that does not block the current flowing from the high-potential side terminal to the first terminal with respect to the first terminal Are connected to each other through
A low potential side terminal of the first and second pulse width modulation capacitors is connected to the low potential terminal side of the power source, and the second terminal of the first pulse width modulation circuit is connected to the second terminal. 2 are connected to each other via diodes arranged in such a direction that does not cut off the current from the second terminal to the low potential side terminal, and the low potential side terminal of the third pulse width modulation capacitor is connected to the second terminal. Connected to
In the second pulse width modulation circuit,
The first and second pulse width modulation capacitors and the inductor are arranged so that the pulse width modulation capacitors and the inductor are alternately arranged,
A high potential side terminal of the first pulse width modulation capacitor is connected to a first terminal of the second pulse width modulation circuit connected to the high potential terminal side of the power source; The high-potential side terminal of the second pulse width modulation capacitor is connected to the first terminal via a diode disposed in a direction that does not cut off the current from the high-potential side terminal to the first terminal. Connected,
The second terminal of the second pulse width modulation circuit is connected to the low potential side terminal of the first pulse width modulation capacitor with respect to the second terminal of the second pulse width modulation circuit. And a low-potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. In the connected converter,
Further, in the first pulse width modulation circuit, the second inductor is replaced with a diode, and the replaced diode is connected to both ends of the diode. Between the width modulation capacitors, they are arranged in such a direction as not to cut off current flowing from the low potential side terminal of the second pulse width modulation capacitor to the high potential side terminal of the third pulse width modulation capacitor. And a converter. 前記第１から第ｍのパルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換したことを特徴とする、請求項１又は６に記載のコンバータ。   7. The converter according to claim 1, wherein one or more diodes among the diodes included in the first to mth pulse width modulation circuits are replaced with a switch. 電源と負荷とを、中間キャパシタを介して接続し、
さらに、電源と該中間キャパシタとが並列接続される第１のモードと、該中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、
前記スイッチ群の切り替えにより前記第１のモードと前記第２のモードとの間での切り替えを繰り返すことで、前記電源から前記負荷に対して前記中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１から第ｌ（ｌは２以上の整数）のパルス幅変調用キャパシタと、第１から第ｌ−１のインダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２から第ｌのパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、
第１から第ｌ−１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、それぞれ接続されており、第ｌのパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 Connect the power supply and the load via an intermediate capacitor,
And a switch group for switching between a first mode in which the power source and the intermediate capacitor are connected in parallel and a second mode in which the intermediate capacitor and the load are connected in parallel.
By switching between the first mode and the second mode by switching the switch group, a voltage is output from the power source to the load via the intermediate capacitor. In a switched capacitor converter,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first to l-th (1 is an integer of 2 or more) pulse width modulation capacitors and the first to (1-1) th inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged. And
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source. Through a diode arranged such that the high potential side terminal of the pulse width modulation capacitor of l is not cut off the current from the high potential side terminal to the first terminal with respect to the first terminal, Each connected,
The second terminal of the pulse width modulation circuit connected to the low potential terminal side of the power source is connected to the low potential side terminal of the first to (1-1) pulse width modulation capacitors. Are connected to each other through diodes arranged in such a direction that does not cut off the current from the terminal to the low potential side terminal, and the low potential side terminal of the first pulse width modulation capacitor is connected to the second terminal. A converter, characterized by being connected to each other. 電源と負荷とを、中間キャパシタを介して接続し、
さらに、電源と該中間キャパシタとが並列接続される第１のモードと、該中間キャパシタと負荷とが並列接続される第２のモードと、を切り替えるスイッチ群を備え、
前記スイッチ群の切り替えにより前記第１のモードと前記第２のモードとの間での切り替えを繰り返すことで、前記電源から前記負荷に対して前記中間キャパシタを介して電圧を出力するよう構成された、スイッチトキャパシタコンバータにおいて、
前記中間キャパシタが、パルス幅変調用回路によって置換されており、
前記パルス幅変調用回路において、
第１，第２のパルス幅変調用キャパシタと、インダクタとが、パルス幅変調用キャパシタとインダクタとが交互に配置されるよう配置されており、
第１のパルス幅変調用キャパシタの高電位側端子が、前記電源の高電位端子側に接続される、前記パルス幅変調用回路の第１の端子に対して接続されており、第２のパルス幅変調用キャパシタの高電位側端子が、該第１の端子に対して、該高電位側端子から該第１の端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、
第１のパルス幅変調用キャパシタの低電位側端子が、前記電源の低電位端子側に接続される、前記パルス幅変調用回路の第２の端子に対して、該第２の端子から該低電位側端子に向かう電流を遮断しない向きで配置されたダイオードを介して、接続されており、第２のパルス幅変調用キャパシタの低電位側端子が該第２の端子に対して接続されている
ことを特徴とする、コンバータ。 Connect the power supply and the load via an intermediate capacitor,
And a switch group for switching between a first mode in which the power source and the intermediate capacitor are connected in parallel and a second mode in which the intermediate capacitor and the load are connected in parallel.
By switching between the first mode and the second mode by switching the switch group, a voltage is output from the power source to the load via the intermediate capacitor. In a switched capacitor converter,
The intermediate capacitor is replaced by a pulse width modulation circuit;
In the pulse width modulation circuit,
The first and second pulse width modulation capacitors and the inductors are arranged so that the pulse width modulation capacitors and the inductors are alternately arranged,
The high potential side terminal of the first pulse width modulation capacitor is connected to the first terminal of the pulse width modulation circuit connected to the high potential terminal side of the power source, and the second pulse The high-potential side terminal of the capacitor for width modulation is connected to the first terminal via a diode disposed in a direction that does not cut off the current from the high-potential side terminal to the first terminal. And
The low potential side terminal of the first pulse width modulation capacitor is connected to the low potential terminal side of the power supply, and the second terminal of the pulse width modulation circuit is connected to the low potential side from the second terminal. It is connected via a diode arranged in such a direction as not to cut off the current directed to the potential side terminal, and the low potential side terminal of the second pulse width modulation capacitor is connected to the second terminal. A converter characterized by that. 請求項１２に記載のコンバータであって、前記パルス幅変調用回路が２以上のインダクタを含む、コンバータにおいて、
前記パルス幅変調用回路において、含まれるインダクタのうち１以上であって該含まれるインダクタの数よりも少ない数のインダクタがダイオードで置換されており、且つ、該置換されたダイオードの各々は、該ダイオードの両端に接続された２つのパルス幅変調用キャパシタ間で、一方のキャパシタの低電位側端子から他方のキャパシタの高電位側端子へと向かう電流を遮断しない向きで配置されている
ことを特徴とする、コンバータ。 The converter according to claim 12, wherein the pulse width modulation circuit includes two or more inductors.
In the pulse width modulation circuit, one or more of the included inductors and a smaller number of inductors than the included inductors are replaced with diodes, and each of the replaced diodes includes Between the two pulse width modulation capacitors connected to both ends of the diode, it is arranged in such a direction as not to cut off the current from the low potential side terminal of one capacitor to the high potential side terminal of the other capacitor. And a converter. 前記パルス幅変調用回路に含まれるダイオードのうち、１以上のダイオードをスイッチで置換したことを特徴とする、請求項１２又は１４に記載のコンバータ。   15. The converter according to claim 12, wherein one or more diodes among the diodes included in the pulse width modulation circuit are replaced with a switch. 電源から１以上の中間キャパシタを介して接続される出力素子に、スイッチ切り替えによる該１以上の中間キャパシタの充放電によって出力電圧を印加するよう構成された、スイッチトキャパシタコンバータにおいて、該１以上の中間キャパシタのうち少なくとも１つを、パルス幅変調用回路によって置換してなる、コンバータであって、
前記パルス幅変調用回路は、ダイオード及びスイッチの少なくとも一方を用いた電流の制御により、
前記電源の高電位端子側に接続された第１の端子から該電源の低電位端子側に接続された第２の端子へと電流が流れる第１のモードにおいて、少なくとも１つのインダクタにパルス幅変調用キャパシタを介して電磁気的エネルギーを蓄え、
前記第２の端子から前記第１の端子へと電流が流れる第２のモードにおいて、前記少なくとも１つのインダクタに蓄えられた電磁気的エネルギーを前記パルス幅変調用キャパシタへと放出する
よう構成されており、
前記スイッチ切り替えにより前記第１のモードと前記第２のモードとの間で切り替えを行い、該第１のモードが実現される期間と該第２のモードが実現される期間との比率に応じた比率で電源電圧を変換して前記出力素子に出力するよう構成されたことを特徴とする、コンバータ。 In a switched capacitor converter configured to apply an output voltage by charging / discharging of the one or more intermediate capacitors by switching a switch to an output element connected from the power source via the one or more intermediate capacitors, A converter in which at least one of the capacitors is replaced by a pulse width modulation circuit,
The pulse width modulation circuit has a current control using at least one of a diode and a switch,
In a first mode in which a current flows from a first terminal connected to the high potential terminal side of the power source to a second terminal connected to the low potential terminal side of the power source, pulse width modulation is performed on at least one inductor To store electromagnetic energy through the capacitor
In a second mode in which current flows from the second terminal to the first terminal, the electromagnetic energy stored in the at least one inductor is discharged to the pulse width modulation capacitor. ,
Switching between the first mode and the second mode by switching the switch according to the ratio between the period in which the first mode is realized and the period in which the second mode is realized A converter configured to convert a power supply voltage by a ratio and output the power supply voltage to the output element.
JP2013088746A 2013-04-19 2013-04-19 Switched capacitor converter capable of PWM control Expired - Fee Related JP6082969B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013088746A JP6082969B2 (en) 2013-04-19 2013-04-19 Switched capacitor converter capable of PWM control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013088746A JP6082969B2 (en) 2013-04-19 2013-04-19 Switched capacitor converter capable of PWM control

Publications (2)

Publication Number Publication Date
JP2014212654A JP2014212654A (en) 2014-11-13
JP6082969B2 true JP6082969B2 (en) 2017-02-22

Family

ID=51932009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013088746A Expired - Fee Related JP6082969B2 (en) 2013-04-19 2013-04-19 Switched capacitor converter capable of PWM control

Country Status (1)

Country Link
JP (1) JP6082969B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
JP6511686B2 (en) * 2015-02-23 2019-05-15 日本蓄電器工業株式会社 Converter, converter system for solar cell module, and converter system for storage module
WO2016134527A1 (en) * 2015-02-27 2016-09-01 The University Of Hong Kong Power converter and power conversion method
JP6526507B2 (en) * 2015-07-15 2019-06-05 シチズン時計株式会社 Step-down circuit and step-down charging circuit using the same
US20200295587A1 (en) * 2016-03-11 2020-09-17 Psemi Corporation Battery management system with adiabatic switched-capacitor circuit
CN106602867B (en) * 2017-03-08 2019-03-15 广东工业大学 A kind of high-gain switching capacity power inverter
WO2019050907A1 (en) * 2017-09-05 2019-03-14 Lion Semiconductor Inc. Circuits for a hybrid switched capacitor converter
CN111343768A (en) 2018-12-19 2020-06-26 台达电子企业管理（上海）有限公司 LED driving device and LED driving method
CN110277909B (en) 2019-07-09 2022-09-20 南京矽力微电子技术有限公司 Switched capacitor converter, current control circuit and current control method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224744B2 (en) * 1996-07-08 2001-11-05 富士通株式会社 Step-down DC-DC regulator
JP2002159170A (en) * 2000-11-15 2002-05-31 Cosel Co Ltd Switching power source
US7612603B1 (en) * 2007-01-24 2009-11-03 Intersil Americas Inc. Switching frequency control of switched capacitor circuit using output voltage droop
US8427113B2 (en) * 2007-08-01 2013-04-23 Intersil Americas LLC Voltage converter with combined buck converter and capacitive voltage divider
JP4885155B2 (en) * 2008-01-31 2012-02-29 三菱電機株式会社 DC / DC power converter
JP4696212B2 (en) * 2008-03-04 2011-06-08 独立行政法人 宇宙航空研究開発機構 Capacitor power system

Also Published As

Publication number Publication date
JP2014212654A (en) 2014-11-13

Similar Documents

Publication Publication Date Title
JP6082969B2 (en) Switched capacitor converter capable of PWM control
Alzahrani et al. A family of scalable non-isolated interleaved DC-DC boost converters with voltage multiplier cells
CN105683854B (en) The boost converter of switching loss with reduction
US20060087295A1 (en) Non-isolated power conversion system having multiple switching power converters
US11043899B2 (en) Zero inductor voltage converter topology with improved switch utilization
US9966842B1 (en) Parallel voltage regulator with switched capacitor or capacitor-inductor blocks
US20220190712A1 (en) Alternating current to direct current conversion circuit
US20090085548A1 (en) Converter circuit and method for operating such a converter circuit
US11831240B2 (en) Parallel output converters connected to a split midpoint node on an input converter
KR20090044137A (en) Transformer-less boost converter
CN111245236B (en) Step-down DC-DC converter topological structure
WO2018024052A1 (en) Direct current-direct current converter, boosting unit, electric car, and battery-backup system
Chen et al. A new bidirectional DC-DC converter with a high step-up/down conversion ratio for renewable energy applications
Khan et al. A single switch high gain DC-DC converter with reduced voltage stress
Alcazar et al. High voltage gain boost converter based on three-state switching cell and voltage multipliers
CN114421761A (en) Three-level converter with flying capacitor and control method
Barbi A high step-up gain DC-DC converter based on the stacking of three conventional buck boost DC-DC converters
Axelrod et al. A family of modified zeta-converters with high voltage ratio for solar-pv systems
Lei et al. Switched-coupled-inductor inverter
TW201322611A (en) Non-isolated single-phase multi-level inverter system for renewable energy applications
JP6365877B2 (en) DC-DC converter
Dalla Vecchia et al. A hybrid switched capacitor dc-dc buck converter
TWI411210B (en) Freewheel charge-pump controlled single-inductor multiple-output dc-dc converter
He Multilevel DC-DC power conversion system with multiple bridge modular switched-capacitor converter
KR101798879B1 (en) Two-stage differential buck converter and control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6082969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees