JP6080933B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6080933B2 JP6080933B2 JP2015212300A JP2015212300A JP6080933B2 JP 6080933 B2 JP6080933 B2 JP 6080933B2 JP 2015212300 A JP2015212300 A JP 2015212300A JP 2015212300 A JP2015212300 A JP 2015212300A JP 6080933 B2 JP6080933 B2 JP 6080933B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- address signal
- gates
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 239000002184 metal Substances 0.000 claims description 335
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 190
- 229910052710 silicon Inorganic materials 0.000 claims description 190
- 239000010703 silicon Substances 0.000 claims description 190
- 239000000758 substrate Substances 0.000 claims description 76
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 claims description 35
- 102100025314 Deleted in esophageal cancer 1 Human genes 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 32
- 208000024891 symptom Diseases 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 162
- 229910021332 silicide Inorganic materials 0.000 description 88
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 86
- 238000010586 diagram Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 15
- 238000002513 implantation Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 101150080074 TP53 gene Proteins 0.000 description 4
- 101150071739 Tp63 gene Proteins 0.000 description 4
- 101000680096 Homo sapiens Transmembrane emp24 domain-containing protein 1 Proteins 0.000 description 3
- 102100022243 Transmembrane emp24 domain-containing protein 1 Human genes 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 101100314364 Caenorhabditis elegans tpk-1 gene Proteins 0.000 description 2
- 101150052413 TNK2 gene Proteins 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 101100510617 Caenorhabditis elegans sel-8 gene Proteins 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
図21は、インバータの回路図であり、QpはPチャネルMOSトランジスタ(以下PMOSトランジスタと称す)、QnはNチャネルMOSトランジスタ(以下NMOSトランジスタと称す)、INは入力信号、OUTは出力信号、Vccは電源、Vssは基準電源である。
図22、図23において、基板上に形成された埋め込み酸化膜層(BOX)1などの絶縁膜上に平面状シリコン層2p、2nが形成され、前記平面状シリコン層2p、2nは不純物注入等により、それぞれp+拡散層、n+拡散層から構成される。3は、平面状シリコン層(2p、2n)の表面に形成されるシリサイド層であり、前記平面状シリコン層2p、2nを接続する。4nはn型シリコン柱、4pはp型シリコン柱、5は、シリコン柱4n、4pを取り囲むゲート絶縁膜、6はゲート電極、6aはゲート配線である。シリコン柱4n、4pの最上部には、それぞれp+拡散層7p、n+拡散層7nが不純物注入等により形成される。8はゲート絶縁膜5等を保護するためのシリコン窒化膜、9p、9nはp+拡散層7p、n+拡散層7nに接続されるシリサイド層、10p、10nは、シリサイド層9p、9nとメタル配線13a、13bとをそれぞれ接続するコンタクト、11は、ゲート配線6aとメタル配線13cを接続するコンタクトである。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置され、互いにシリサイド領域を介して接続されて出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と下部拡散層およびシリサイド層を介して接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ及び前記第3のPチャネルMOSトランジスタのソース領域は、コンタクトを介して電源線に接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、コンタクトを介して基準電源線に接続されており、
前記デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第2のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いにシリサイド領域を介して接続されて出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と下部拡散層およびシリサイド層を介して接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、コンタクトを介して電源線に接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、コンタクトを介して基準電源線に接続されており、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダと、
を有し、
前記a×b×c個のNAND型デコーダの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、
前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、前記第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いにコンタクトを介して接続されて出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、下部拡散層およびシリサイド領域を介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と下部拡散層およびシリサイド領域を介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、前記第3のNチャネルMOSトランジスタのソース領域は下部拡散層およびシリサイド領域を介して基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いにコンタクトを介して接続されて出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、下部拡散層およびシリサイド層を介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と下部拡散層およびシリサイド層を介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、コンタクトを介して前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、前記第3のNチャネルMOSトランジスタのソース領域は下部拡散層およびシリサイド層を介して基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダと、
を有し、
前記a×b×c個のNAND型デコーダの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、
前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、前記第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いにシリサイド層を介して接続されて第1の出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、コンタクトを介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域とシリサイド層を介して接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、コンタクトを介して基準電源線に接続されており、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記デコーダは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いにシリサイド層を介して接続されて第1の出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、コンタクトを介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域とシリサイド層を介して接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、コンタクトを介して基準電源線に接続されており、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダとインバータと、
を有し、
前記a×b×c個のNAND型デコーダとインバータの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、
前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第3のPチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いにコンタクトを介して接続されて第1の出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、シリサイド領域を介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とシリサイド層を介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、シリサイド層を介して基準電源に接続され、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタ、前記第4のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置される。
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いにコンタクトを介して接続されて第1の出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、シリサイド領域を介して電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域とシリサイド層を介して接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域とコンタクトを介して接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、シリサイド層を介して基準電源に接続され、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダとインバータと、
を有し、
前記a×b×c個のNAND型デコーダとインバータの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、
互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、
前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする。
前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタ、前記第4のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置される。
(本発明の実施例に適用する等価回路)
図1に本発明に適用する3入力NAND回路により構成された3入力NAND型デコーダを構成するトランジスタを、実施例の配置に対応させて配置した回路図を示す。Tp11、Tp12およびTp13は、SGTで構成されたPMOSトランジスタ、Tn11、Tn12およびTn13は、同じくSGTで構成されたNMOSトランジスタである。前記PMOSトランジスタTp11、Tp12およびTp13のソースは電源Vccに接続され、ドレインは共通に出力端子DEC1に接続される。NMOSトランジスタTn11のドレインは前記出力端子DEC1に接続され、ソースはNMOSトランジスタTn12のドレインに接続され、さらに、NMOSトランジスタTn12のソースは、NMOSトランジスタTn13のドレインに接続され、NMOSトランジスタTn13のソースは基準電源Vssに接続される。また、PMOSトランジスタTp11、NMOSトランジスタTn11のゲートにはアドレス信号線A1が接続され、PMOSトランジスタTp12、NMOSトランジスタTn12のゲートにはアドレス信号線A2が接続され、PMOSトランジスタTp13、NMOSトランジスタTn13のゲートにはアドレス信号線A3が接続される。
なお、図2a、図2b、図3a〜図3hにおいて、図21、図22および図23と同じ構造の箇所については、100番台の同等の記号で示してある。
また、図の縦方向(これを第1の方向と垂直の第2の方向と定義する)に、後述する第2メタル配線層の配線115a、115b、115d、115e、115g、115hおよび115jが、縦方向(第2の方向)に延在配置され、それぞれ電源線Vcc、電源線Vcc、電源線Vcc、アドレス信号線A1、アドレス信号線A2、アドレス信号線A3、基準電源線Vssを構成する。本実施例の特徴は、3入力のNAND型デコーダを構成する6個のトランジスタを1列に配置して、且つ、配置面積が最小になるように、効率よく回路の結線を行うことである。図2a、図2bにて明らかなように、PMOSトランジスタTp11およびNMOSトランジスタTn11のゲート電極106をゲート配線106aで直接接続し、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極106をゲート配線106bで直接接続し(図の上側に配置)、PMOSトランジスタTp13およびNMOSトランジスタTn13のゲート電極106をゲート配線106cで直接接続(図の下側に配置)することで、3入力のNAND型デコーダを1列に配置可能にしている。さらに、アドレス信号線を、上下(第2の方向)に延在配置された第2メタル配線層の配線を用いて、ゲート配線に供給している。すなわち、コンタクト111k、第1メタル配線層の配線113k,コンタクト114kからなるA1コンタクト箇所により、第2メタル配線層の配線115eに供給されるアドレス信号A1をゲート配線106aに接続し、コンタクト111m、第1メタル配線層の配線113m,コンタクト114mからなるA2コンタクト箇所により、第2メタル配線層の配線115gに供給されるアドレス信号A2をゲート配線106bに接続し、コンタクト111n、第1メタル配線層の配線113n,コンタクト114nからなるA3コンタクト箇所により、第2メタル配線層の配線115hに供給されるアドレス信号A3をゲート配線106cに接続する。
シリコン柱104n11、104n12、104n13の最上部には、それぞれp+拡散層107p11、107p12および107p13が不純物注入等により形成され、シリコン柱104p11、104p12、104p13の最上部には、それぞれn+拡散層107n11、107n12および107n13が不純物注入等により形成される。108はゲート絶縁膜105を保護するためのシリコン窒化膜、109p11、109p12、109p13、109n11、109n12および109n13はそれぞれp+拡散層107p11、107p12および107p13、n+拡散層107n11、107n12および107n13に接続されるシリサイド層である。
シリコン柱104n12、下部拡散層102pa、上部拡散層107p12、ゲート絶縁膜105、ゲート電極106により、PMOSトランジスタTp12を構成し、
シリコン柱104n13、下部拡散層102pa、上部拡散層107p13、ゲート絶縁膜105、ゲート電極106により、PMOSトランジスタTp13を構成し、
シリコン柱104p11、下部拡散層102na、上部拡散層107n11、ゲート絶縁膜105、ゲート電極106により、NMOSトランジスタTn11を構成し、
シリコン柱104p12、下部拡散層102nb、上部拡散層107n12、ゲート絶縁膜105、ゲート電極106により、NMOSトランジスタTn12を構成し、
シリコン柱104p13、下部拡散層102nb、上部拡散層107n13、ゲート絶縁膜105、ゲート電極106により、NMOSトランジスタTn13を構成する。
また、PMOSトランジスタTp11およびNMOSトランジスタTn11のゲート電極106にはゲート配線106aが接続され、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極106にはゲート配線106bが接続され、PMOSトランジスタTp13とNMOSトランジスタTn13のゲート電極106にはゲート配線106cが接続される。
PMOSトランジスタTp12のソースである上部拡散層107p12はシリサイド109p12、コンタクト110p12を介して第1メタル配線層の配線113bに接続され、第1メタル配線層の配線113bはコンタクト114p12を介して第2メタル配線層の配線115bに接続され、第2メタル配線層の配線115bには電源Vccが供給される。
PMOSトランジスタTp13のソースである上部拡散層107p13はシリサイド109p13、コンタクト110p13を介して第1メタル配線層の配線113aに接続され、第1メタル配線層の配線113aはコンタクト114p13を介して第2メタル配線層の配線115aに接続され、第2メタル配線層の配線115aには電源Vccが供給される。
NMOSトランジスタTn11のソースである上部拡散層107n11はシリサイド109n11、コンタクト110n11を介して第1メタル配線層の配線113dに接続され、NMOSトランジスタTn12のドレインである上部拡散層107n12はシリサイド109n12、コンタクト110n12を介して第1メタル配線層の配線113dに接続される。ここで、NMOSトランジスタTn11のソースとNMOSトランジスタTn12のドレインは、第1メタル配線層の配線113dを介して接続される。また、シリサイド層103に覆われた下部拡散層102nbはNMOSトランジスタTn12のソース領域およびNMOSトランジスタTn13のドレイン領域となり、NMOSトランジスタTn12のソースとNMOSトランジスタTn13のドレインが接続される。NMOSトランジスタTn13のソース領域107n13は、コンタクト110n13、第1メタル配線層の配線113eおよびコンタクト114n13を介して第2メタル配線層の配線115jに接続され、第2メタル配線層の配線115jには基準電源Vssが供給される。
第2メタル配線層の配線115gには、アドレス信号A2が供給され、コンタクト114m、第1メタル配線層の配線113mおよびコンタクト111mを介してゲート配線106bに接続され、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極に供給される。
第2メタル配線層の配線115hには、アドレス信号A3が供給され、コンタクト114n、第1メタル配線層の配線113nおよびコンタクト111nを介してゲート配線106cに接続され、PMOSトランジスタTp13およびNMOSトランジスタTn13のゲート電極に供給される。
なお、図2aにおいて、縦方向(第2の方向)の寸法は、SGTの寸法、SGTと下部拡散層との余裕および拡散層間隔で決まる最小加工寸法となり、Lyと定義する。すなわち、本実施例の3入力NAND型デコーダ101は、上下方向に、最小ピッチ(最小間隔)Lyにて、複数個を隣接して配置できる。
(本発明の実施例に適用する等価回路)
図4に、本発明に適用する3入力NAND型デコーダおよびインバータを構成するデコーダを、実施例の配置に対応させて配置した回路図を示す。
図4において、3入力NAND型デコーダ101は、図1と同一である。図1に対して、PMOSトランジスタTp14およびNMOSトランジスタTn14により構成されるインバータ102を追加して、デコーダ100を構成する。PMOSトランジスタTp14とNMOSトランジスタTn14のゲートは、3入力NAND型デコーダ101の出力DEC1に共通接続され、PMOSトランジスタTp14とNMOSトランジスタTn14のドレインは共通接続されて、デコーダ出力SEL1となり、また、PMOSトランジスタTp14のソースおよびNMOSトランジスタTn14のソースはそれぞれ、電源Vcc、基準電源Vssに接続される。
前述したように、負論理出力のNAND型デコーダ101にインバータ102を追加することにより、デコーダ100の出力SEL1は、正論理出力(選択されたデコーダの出力が論理“1”)となる。ここで、インバータ102は、論理反転機能およびバッファ機能(NAND型デコーダ101の駆動能力を増幅する)を兼ねている。
なお、図5および図6において、図2aおよび図3bと同じ構造の箇所については、100番台の同等の記号で示してある。
図5において、インバータ102を構成するNMOSトランジスタTn14、PMOSトランジスタTp14、3入力NAND型デコーダ101を構成する6個のSGTである、PMOSトランジスタTp13、Tp12、Tp11、NMOSトランジスタTn11、Tn12およびTn13が、図の右側より横方向(第1の方向)に1列に配置されている。
図5の3入力NAND型デコーダ101は、図2aと同一であり、図2aに記載されないインバータ102について詳細に説明する。
シリコン柱104n14の最上部にはp+拡散層107p14が不純物注入等により形成され、シリコン柱104p14の最上部には、n+拡散層107n14が不純物注入等により形成される。108はゲート絶縁膜105を保護するためのシリコン窒化膜、109p14、109n14はそれぞれp+拡散層107p14、n+拡散層107n14に接続されるシリサイド層である。
110p14および110n14は、シリサイド層109p14、109n14と第1メタル配線層の配線113g、113fをそれぞれ接続するコンタクトである。111aはゲート配線106dと第1メタル配線層の配線113hを接続するコンタクト、112aは3入力NAND型デコーダの出力DEC1であるシリサイド層103と第メタル配線層の配線113hを接続するコンタクトである。114p14は第1メタル配線層の配線113gと第2メタル配線層の配線115lを接続するコンタクト、114n14は第1メタル配線層の配線113fと第2メタル配線層の配線115kを接続するコンタクトである。
シリコン柱104p14、下部拡散層102nc、上部拡散層107n14、ゲート絶縁膜105、ゲート電極106により、NMOSトランジスタTn14を構成する。
また、PMOSトランジスタTp14およびNMOSトランジスタTn14のゲート電極106は共通接続されてゲート配線106dが接続される。
下部拡散層102pbおよび102ncはシリサイド層103により接続されてPMOSトランジスタTp14およびNMOSトランジスタTn14の共通ドレインとなり、出力SEL1に接続される。
PMOSトランジスタTp14のソース領域である上部拡散層107p14はシリサイド層109p14、コンタクト110p14を介して第1メタル配線層の配線113gに接続され、第1メタル配線層の配線113gはコンタクト114p14を介して第2メタル配線層の配線115lに接続され、第2メタル配線層の配線115lには電源Vccが供給される。
NMOSトランジスタTn14のソース領域である上部拡散層107n14はシリサイド層109n14、コンタクト110n14を介して第1メタル配線層の配線113fに接続され、第1メタル配線層の配線113fはコンタクト114n14を介して第2メタル配線層の配線115kに接続され、第2メタル配線層の配線115kには基準電源Vssが供給される。
第2メタル配線層の配線115gには、アドレス信号A2が供給され、コンタクト114m、第1メタル配線層の配線113mおよびコンタクト111mを介してゲート配線106bに接続され、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極に供給される。
第2メタル配線層の配線115hには、アドレス信号A3が供給され、コンタクト114n、第1メタル配線層の配線113nおよびコンタクト111nを介してゲート配線106cに接続され、PMOSトランジスタTp13およびNMOSトランジスタTn13のゲート電極に供給される。
なお、図5aにおいて、図2aと同様に、縦方向(第2の方向)の寸法は、SGTの寸法、SGTと下部拡散層との余裕および拡散層間隔で決まる最小加工寸法となり、Lyと定義する。すなわち、本実施例のデコーダ100(3入力NAND型デコーダ101およびインバータ102)は、上下方向に、最小ピッチ(最小間隔)Lyにて、複数個を隣接して配置できる。
(本発明の実施例に適用する等価回路)
図7に、本発明に適用する3入力NAND型デコーダおよびインバータを複数個配置して、デコーダを構成する等価回路図を示す。
アドレス信号線は、A1、A2、A3、A4、A5、A6の6本設けられ、A1およびA2は、PMOSトランジスタTpk1(kは自然数)とNMOSトランジスタTnk1のゲートに選択的に接続され、A3およびA4は、PMOSトランジスタTpk2とNMOSトランジスタTnk2のゲートに選択的に接続され、A5およびA6は、PMOSトランジスタTpk3とNMOSトランジスタTnk3のゲートに選択的に接続される。アドレス信号A1〜A6の6本によりデコーダ100−1〜100−8の8個が構成される。
デコーダ100−1には、アドレス信号線A1、A3およびA5が接続され、
デコーダ100−2には、アドレス信号線A2、A3およびA5が接続され、
デコーダ100−3には、アドレス信号線A1、A4およびA5が接続され、
デコーダ100−4には、アドレス信号線A2、A4およびA5が接続され、
デコーダ100−5には、アドレス信号線A1、A3およびA6が接続され、
デコーダ100−6には、アドレス信号線A2、A3およびA6が接続され、
デコーダ100−7には、アドレス信号線A1、A4およびA6が接続され、
デコーダ100−8には、アドレス信号線A2、A4およびA6が接続される。
アドレス信号線が接続される箇所は、破線の丸印で示してある。
後述のとおり、アドレス信号線A3はデコーダ100−1と100−2に共通に接続され、また、デコーダ100−5とデコーダ100−6と共通に接続される。アドレス信号線A4はデコーダ100−3と100−4に共通に接続され、また、デコーダ100−7と100−8に共通に接続される。アドレス信号線A5はデコーダ100−1〜100−4に共通に接続され、アドレス信号線A6はデコーダ100−5〜100−8に共通に接続される。
図10aは図9aにおけるカットラインA−A’に沿った断面図、図10bは図9aにおけるカットラインB−B’に沿った断面図、図10cは図9aにおけるカットラインC−C’に沿った断面図、図10dは図9aにおけるカットラインD−D’に沿った断面図、図10eは図9bにおけるカットラインE−E’に沿った断面図、図10fは図9aにおけるカットラインF−F’に沿った断面図、図10gは図9aにおけるカットラインG−G’に沿った断面図、図10hは図9aにおけるカットラインH−H’に沿った断面図、図10iは図9aにおけるカットラインI−I’に沿った断面図、図10jは図9aにおけるカットラインJ−J’に沿った断面図、図10kは図9aにおけるカットラインK−K’に沿った断面図、図10lは図9aにおけるカットラインL−L’に沿った断面図、図10mは図9aにおけるカットラインM−M’に沿った断面図を示す。
なお、図9aは、図7におけるデコーダブロック110aに対応し、図9bは、図7におけるデコーダブロック110bに対応する。図9aと図9bは連続した図面であるが、図面を拡大表示するために、便宜上図9aと図9bに分けて示す。
デコーダ100−2を構成するNMOSトランジスタTn24、PMOSトランジスタTp24、Tp23、Tp22、Tp21、NMOSトランジスタTn21、Tn22およびTn23が、図の右より横方向(第1の方向)に1列に、図の上から2列目に配置されている。同様にして、デコーダ100−3、デコーダ100−4が、順次図9aの上から配置される。
PMOSトランジスタTp12、Tp22、NMOSトランジスタTn12およびTn22のゲート電極106は、ゲート配線106cにより共通に接続される。ゲート配線106cは、デコーダ100−1とデコーダ100−2の下部拡散層の隙間(デッドスペース)に配置されるので、縦方向(第2の方向)の寸法を最小にできるとともに、ゲート配線を共通にすることにより、配線の寄生容量を削減することができ、高速動作が可能となる。
同様に、PMOSトランジスタTp32、Tp42、NMOSトランジスタTn32およびTn42のゲート電極106は、ゲート配線106cにより共通に接続される。ゲート配線106cは、デコーダ100−3とデコーダ100−4の下部拡散層の隙間(デッドスペース)に配置される。
また、PMOSトランジスタTp13、Tp23、Tp33、Tp43、NMOSトランジスタTn13、Tn23、Tn33およびTn34のゲート電極106は、ゲート配線106d、106d1、106d2、106d3、106d4により共通に接続される。ゲート配線106dは、デコーダ100−2とデコーダ100−3の下部拡散層の隙間(デッドスペース)に配置されるので、縦方向(第2の方向)の寸法を最小にできるとともに、ゲート配線を共通にすることにより、配線の寄生容量を削減することができ、高速動作が可能となる。
デコーダ100−6を構成するNMOSトランジスタTn64、PMOSトランジスタTp64、Tp63、Tp62、Tp61、NMOSトランジスタTn61、Tn62およびTn63が、図の右より横方向(第1の方向)に1列に、図の上から2列目に配置されている。同様にして、デコーダ100−7、デコーダ100−8が、順次図9bの上から配置される。
PMOSトランジスタTp52、Tp62、NMOSトランジスタTn52およびTn62のゲート電極106は、ゲート配線106cにより共通に接続される。ゲート配線106cは、デコーダ100−5とデコーダ100−6の下部拡散層の隙間(デッドスペース)に配置されるので、縦方向(第2の方向)の寸法を最小にできるとともに、ゲート配線を共通にすることにより、配線の寄生容量を削減することができ、高速動作が可能となる。
同様に、PMOSトランジスタTp72、Tp82、NMOSトランジスタTn72およびTn82のゲート電極106は、ゲート配線106cにより共通に接続される。ゲート配線106cは、デコーダ100−7とデコーダ100−8の下部拡散層の隙間(デッドスペース)に配置される。
また、PMOSトランジスタTp53、Tp63、Tp73、Tp83、NMOSトランジスタTn53、Tn63、Tn73およびTn83のゲート電極106は、ゲート配線106d、106d1、106d2、106d3、106d4により共通に接続される。ゲート配線106dは、デコーダ100−6とデコーダ100−7の下部拡散層の隙間(デッドスペース)に配置されるので、縦方向(第2の方向)の寸法を最小にできるとともに、ゲート配線を共通にすることにより、配線の寄生容量を削減することができ、高速動作が可能となる。
なお、図9a〜図9d、図10a〜図10mにおいて、図2a、図2b、図3a〜図3hと同じ構造の箇所については、100番台の同等の記号で示してある。
基準電源Vssを供給する第2メタル配線層の配線115kは第2の方向に延在配置され、NMOSトランジスタTn14、Tn24〜Tn84のソースに接続される。
電源Vccを供給する第2メタル配線層の配線115lは第2の方向に延在配置され、PMOSトランジスタTp14、Tp24〜Tp84のソースに接続される。
電源Vccを供給する第2メタル配線層の配線115aは第2の方向に延在配置され、PMOSトランジスタTp13、Tp23〜Tp83のソースに接続される。
電源Vccを供給する第2メタル配線層の配線115bは第2の方向に延在配置され、PMOSトランジスタTp12、Tp22〜Tp82のソースに接続される。
電源Vccを供給する第2メタル配線層の配線115dは第2の方向に延在配置され、PMOSトランジスタTp11、Tp21〜Tp81のソースに接続される。
アドレス信号A2を供給する第2メタル配線層の配線115eは第2の方向に延在配置され、コンタクト114k2、第1メタル配線層の配線113k2、コンタクト111k2を介してゲート配線106aに接続され、それぞれPMOSトランジスタTp21とNMOSトランジスタTn21のゲート電極、PMOSトランジスタTp41とNMOSトランジスタTn41のゲート電極、PMOSトランジスタTp61とNMOSトランジスタTn61のゲート電極、PMOSトランジスタTp81とNMOSトランジスタTn81のゲート電極に接続される。
アドレス信号A4を供給する第2メタル配線層の配線115gは第2の方向に延在配置され、コンタクト114m2、第1メタル配線層の配線113m2、コンタクト111m2を介してゲート配線106cに接続され、PMOSトランジスタTp32、Tp42、NMOSトランジスタTn32、Tn42のゲート電極106に接続されるとともに、同じくコンタクト114m2、第1メタル配線層の配線113m2、コンタクト111m2を介してゲート配線106cに接続され、PMOSトランジスタTp72、Tp82、NMOSトランジスタTn72、Tn82のゲート電極106に接続される。
アドレス信号A6を供給する第2メタル配線層の配線115iは第2の方向に延在配置され、コンタクト114n2、第1メタル配線層の配線113n2、コンタクト111n2を介してゲート配線106dに接続され、PMOSトランジスタTp63、Tp73、NMOSトランジスタTn63、Tn73のゲート電極に接続されるとともに、ゲート配線106d1〜106d4をそれぞれ介して、PMOSトランジスタTp53,Tp83、NMOSトランジスタTn53、Tn83のゲート電極に接続される。
基準電源Vssを供給する第2メタル配線層の配線115jは第2の方向に延在配置され、NMOSトランジスタTn13、Tn23〜Tn83のソースに接続される。
なお、本実施例では、アドレス信号をA1〜A6に設定して、8個のデコーダを設けたが、アドレス信号を増やして、デコーダの数を増加させることは本発明の範疇に含まれる。
(本発明の実施例に適用する等価回路)
図11に本発明に適用する3入力NAND型デコーダ201の等価回路図を示す。図11は、後述する実施例に対応したトランジスタの配置と回路の接続方法を示す。本実施例において、上述した実施例1と異なるところは、PMOSトランジスタTp11、Tp12、Tp13、NMOSトランジスタTn11、Tn12およびTn13のソースとドレインの向きを上下逆に配置したことである。そのことにより、各トランジスタのドレイン、ソースおよびゲートを接続する配線が異なる。配線手段を明確にするために、図11に配線の種類を記載する。
また、PMOSトランジスタTp11、NMOSトランジスタTn11のゲートには第2メタル配線層の配線、第1メタル配線層の配線およびゲート配線を介してアドレス信号線A1が接続され、PMOSトランジスタTp12、NMOSトランジスタTn12のゲートには、第2メタル配線層の配線、第1メタル配線層の配線およびゲート配線を介してアドレス信号線A2が接続され、PMOSトランジスタTp13、NMOSトランジスタTn13のゲートには、第2メタル配線層の配線、第1メタル配線層の配線およびゲート配線を介してアドレス信号線A3が接続される。
図13aは、図12aにおけるカットラインA−A’に沿った断面図、図13bは、図12aにおけるカットラインB−B’に沿った断面図、図13cは、図12aにおけるカットラインC−C’に沿った断面図、図3dは、図12aにおけるカットラインD−D’に沿った断面図、図13eは、図12aにおけるカットラインE−E’に沿った断面図、図13fは、図12aにおけるカットラインF−F’に沿った断面図、図13gは、図12aにおけるカットラインG−G’に沿った断面図、図13hは、図12aにおけるカットラインH−H’に沿った断面図、図13iは、図12aにおけるカットラインI−I’に沿った断面図、図13jは、図12aにおけるカットラインJ−J’に沿った断面図を示す。
なお、図12a、図12b、図13a〜図13jにおいて、図2、図3a〜図3h同じ構造の箇所については、200番台の同等の記号で示してある。
また、図の縦方向(第1の方向と垂直の第2の方向)に、後述する第2メタル配線層の配線215a、215c、215e、215gおよび215jが延在配置され、それぞれ電源線Vcc、アドレス信号線A3、A2、A1、基準電源線Vssを構成する。
本実施例の特徴は、第2メタル配線層の配線215gに供給されたアドレス信号A1を、コンタクト214kを介して一旦第1メタル配線層の配線213kに置き換えて延在配線させ、コンタクト211kを介してゲート配線206bに接続することである。この理由は、本実施例を複数個配置する場合に、後述する他の実施例で示すように、複数のアドレス信号線を、面積を増加させることなく、容易に配置させるために必要な事項である。
シリコン柱204n11、204n12、204n13の最上部には、それぞれp+拡散層207p11、207p12および207p13が不純物注入等により形成され、シリコン柱204p11、204p12、204p13の最上部には、それぞれn+拡散層207n11、207n12および207n13が不純物注入等により形成される。208はゲート絶縁膜205を保護するためのシリコン窒化膜、209p11、209p12、209p13、209n11、209n12および209n13はそれぞれp+拡散層207p11、207p12および207p13、n+拡散層207n11、207n12および207n13に接続されるシリサイド層である。
214aは第1メタル配線層の配線213aと第2メタル配線層の配線215aを接続するコンタクト、214bは第1メタル配線層の配線213dと第2メタル配線層の配線215jを接続するコンタクト、214kは第1メタル配線層の配線213kと第2メタル配線層の配線215gを接続するコンタクト、214mは第1メタル配線層の配線213mと第2メタル配線層の配線215eを接続するコンタクト、214nは第1メタル配線層の配線213nと第2メタル配線層の配線215cを接続するコンタクトである。
シリコン柱204n12、下部拡散層202pa、上部拡散層207p12、ゲート絶縁膜205、ゲート電極206により、PMOSトランジスタTp12を構成し、
シリコン柱204n13、下部拡散層202pa、上部拡散層207p13、ゲート絶縁膜205、ゲート電極206により、PMOSトランジスタTp13を構成し、
シリコン柱204p11、下部拡散層202na、上部拡散層207n11、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn11を構成し、
シリコン柱204p12、下部拡散層202na、上部拡散層207n12、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn12を構成し、
シリコン柱204p13、下部拡散層202nb、上部拡散層207n13、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn13を構成する。
また、PMOSトランジスタTp11およびNMOSトランジスタTn11のゲート電極206にはゲート配線206aが接続されるとともにNMOSトランジスタTn11のゲート電極206にはゲート配線206bが接続される。PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極206にはゲート配線206cが接続され、PMOSトランジスタTp13とNMOSトランジスタTn13のゲート電極206にはゲート配線206dが共通接続される。
第2メタル配線層の配線215eにはアドレス信号A2が供給され、コンタクト214m、第1メタル配線層の配線213mおよびコンタクト211mを介してゲート配線206cに接続され、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極206に供給される。
第2メタル配線層の配線215cにはアドレス信号A3が供給され、コンタクト214n、第1メタル配線層の配線213nおよびコンタクト211nを介してゲート配線206dに接続され、PMOSトランジスタTp13およびNMOSトランジスタTn13のゲート電極206に供給される。
なお、図13aにおいて、縦方向(第2の方向)の寸法は、SGTの寸法、SGTと下部拡散層との余裕および拡散層間隔で決まる最小加工寸法となり、Lyと定義する。すなわち、本実施例における3入力NAND型デコーダ201は、上下方向に、反転配置することで、ゲート配線206cあるいは206dを隣接した3入力NAND型デコーダ201と共有することができるため、最小ピッチ(最小間隔)Lyにて、複数個を隣接して配置できる。
アドレス信号A1は、第2メタル配線層の配線215gから第1メタル配線層の配線213kに置き換えて、ゲート配線206bに接続しているので、第2メタル配線層の配線215gの配置位置は、図12aにおいて、第2メタル配線層の配線215eと第2メタル配線層の配線215jの間の適当な位置に移動させることができる。この場合は、第1メタル配線層の配線213kは、横方向(第1の方向)に延在させることで可能となる。
また、本実施例では、アドレス信号A1の接続において、第1メタル配線層の配線213kを延在配置させたが、アドレス信号A2あるいはA3に適用しても良い。
(本発明の実施例に適用する等価回路)
図14に、本発明に適用する3入力NAND型デコーダおよびインバータを構成するデコーダを、実施例の配置に対応させて配置した回路図を示す。
図14において、3入力NAND型デコーダ201は、図11と同一である。図11に対して、PMOSトランジスタTp14およびNMOSトランジスタTn14により構成されるインバータ202を追加して、デコーダ200を構成する。PMOSトランジスタTp14とNMOSトランジスタTn14のゲートは、3入力NAND型デコーダ201の出力DEC1に共通接続され、PMOSトランジスタTp14とNMOSトランジスタTn14のドレインは共通接続されて、デコーダ出力SEL1となり、また、PMOSトランジスタTp14のソースおよびNMOSトランジスタTn14のソースはそれぞれ、電源Vcc、基準電源Vssに接続される。
ここで、PMOSトランジスタTp14のソースは、下部シリサイド層により、PMOSトランジスタTp11,Tp12,Tp13と共通に配置接続される。
前述したように、負論理出力のNAND型デコーダ101にインバータ102を追加することにより、デコーダ100の出力SEL1は、正論理出力(選択されたデコーダの出力が論理“1”)となる。ここで、インバータ102は、論理反転機能およびバッファ機能(NAND型デコーダ101の駆動能力を増幅する)を兼ねている。
また、図15bは、図15aの平面図において、下部拡散層、各トランジスタおよびゲート配線を示して、アドレス信号とゲート配線の接続をわかり易く示した図である。
図16aは、図15aにおけるカットラインA−A’に沿った断面図、図16bは、図15aにおけるカットラインB−B’に沿った断面図、図16cは、図15aにおけるカットラインC−C’に沿った断面図である。
なお、図15a、図15b、図16a、図16b、図16cにおいて、図12aおよび図13a〜図13jと同じ構造の箇所については、200番台の同等の記号で示してある。
また、第2メタル配線層の配線215k、215p、215a、215e、215gおよび215jが、縦方向(第1の方向と垂直の第2の方向)に延在配置され、それぞれ基準電源線Vss、アドレス信号線A3、電源線Vcc、アドレス信号線A2、A1、基準電源線Vssを構成する。
本実施例の特徴は、図12aと同様に、第2メタル配線層の配線215gに供給されたアドレス信号A1を、コンタクト214kを介して一旦第1メタル配線層の配線213kに置き換えて延在配線させ、コンタクト211kを介してゲート配線206bに接続することに加えて、第2メタル配線層の配線215pに供給されたアドレス信号A3を、コンタクト214nを介して一旦第1メタル配線層の配線213nに置き換えて延在配線させ、コンタクト211aを介してゲート配線206dに接続するである。この理由は、本実施例を複数個配置する場合に、後述する他の実施例で示すように、複数のアドレス信号線を面積を増加させることなく、容易に配置させるために必要な事項である。さらに、本実施例の特徴は、インパータ202を構成するPMOSトランジスタTp14のソース領域である下部拡散層(202pa)を、3入力NAND型デコーダ201のPMOSトランジスタTp11、Tp12、Tp13のソース領域である下部拡散層(202pa)と共通にすることにより、電源Vccを供給する第2メタル配線層の配線(215a)を共通にすることにより、第2メタル配線層の配線の本数を削減できることにある。
以下に、構成を詳細に説明する。
シリコン柱204n11、204n12、204n13、204n14の最上部には、それぞれp+拡散層207p11、207p12、207p13、207p14が不純物注入等により形成され、シリコン柱204p11、204p12、204p13、204p14の最上部には、それぞれn+拡散層207n11、207n12、207n13、207n14が不純物注入等により形成される。208はゲート絶縁膜205を保護するためのシリコン窒化膜、209p11、209p12、209p13、209p14、209n11、209n12、209n13、209n14はそれぞれp+拡散層207p11、207p12、207p13および207p14、n+拡散層207n11、207n12、207n13および207n14に接続されるシリサイド層である。
214aは第1メタル配線層の配線213aと第2メタル配線層の配線215aを接続するコンタクト、214bは第1メタル配線層の配線213dと第2メタル配線層の配線215jを接続するコンタクト、214cは第1メタル配線層の配線213eと第2メタル配線層の配線215kを接続するコンタクトである。また、214kは第1メタル配線層の配線213kと第2メタル配線層の配線215gを接続するコンタクト、214mは第1メタル配線層の配線213mと第2メタル配線層の配線215eを接続するコンタクト、214nは第1メタル配線層の配線213nと第2メタル配線層の配線215pを接続するコンタクトである。
シリコン柱204n12、下部拡散層202pa、上部拡散層207p12、ゲート絶縁膜205、ゲート電極206により、PMOSトランジスタTp12を構成し、
シリコン柱204n13、下部拡散層202pa、上部拡散層207p13、ゲート絶縁膜205、ゲート電極206により、PMOSトランジスタTp13を構成し、
シリコン柱204n14、下部拡散層202pa、上部拡散層207p14、ゲート絶縁膜205、ゲート電極206により、PMOSトランジスタTp14を構成し、
シリコン柱204p11、下部拡散層202na、上部拡散層207n11、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn11を構成し、
シリコン柱204p12、下部拡散層202na、上部拡散層207n12、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn12を構成し、
シリコン柱204p13、下部拡散層202nb、上部拡散層207n13、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn13を構成し、
シリコン柱204p14、下部拡散層202nc、上部拡散層207n14、ゲート絶縁膜205、ゲート電極206により、NMOSトランジスタTn14を構成する。
また、PMOSトランジスタTp11およびNMOSトランジスタTn11のゲート電極206にはゲート配線206aが接続されるとともにNMOSトランジスタTn11のゲート電極206にはゲート配線206bが接続される。PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極206にはゲート配線206cが接続される。PMOSトランジスタTp13のゲート電極にはゲート配線206eが接続され、NMOSトランジスタTn13のゲート電極206にはゲート配線206dが接続される。PMOSトランジスタTp14およびNMOSトランジスタTn14のゲート電極206にはゲート配線206fが接続されるとともにPMOSトランジスタTp14のゲート電極206にはゲート配線206gが接続される。
第2メタル配線層の配線215eにはアドレス信号A2が供給され、コンタクト214m、第1メタル配線層の配線213mおよびコンタクト211mを介してゲート配線206cに接続され、PMOSトランジスタTp12およびNMOSトランジスタTn12のゲート電極206に供給される。
第2メタル配線層の配線215pにはアドレス信号A3が供給され、コンタクト214n、第1メタル配線層の配線213nおよびコンタクト211nを介してゲート配線206eに接続され、PMOSトランジスタTp13のゲート電極206に接続されるとともに、第1メタル配線層の配線213nは左側に延在配置されてコンタクト211aを介してゲート配線206dに接続され、ゲート配線206dはNMOSトランジスタTn13のゲート電極206に接続される。
なお、図15aにおいて、縦方向(第2の方向)の寸法は、SGTの寸法、SGTと下部拡散層との余裕および拡散層間隔で決まる最小加工寸法となり、Lyと定義する。すなわち、本実施例における3入力NAND型デコーダ201およびインバータ202より構成されるデコーダ200は、上下方向に反転配置することで、ゲート配線206c、206dおよび206eを隣接したデコーダ200と共有することができるため、最小ピッチ(最小間隔)Lyにて、複数個を隣接して配置できる。
さらにアドレス信号A3は、第2メタル配線層の配線215pから第1メタル配線層の配線213nに置き換えて、ゲート配線206eあるいはゲート配線206dに接続しているので、第2メタル配線層の配線215pの配置位置は、図15aにおいて、第2メタル配線層の配線215kと第2メタル配線層の配線215aの間の適当な位置に移動させることができる。
また、本実施例では、アドレス信号A2については、第1メタル配線層の配線213mは、特に延在配置させていないが、A1あるいはA3と同様に、延在配置させても良い。
(本発明の実施例に適用する等価回路)
図17aおよび図17bに、本発明に適用する3入力NAND型デコーダおよびインバータを複数個配置して、デコーダを構成する等価回路図を示す。実施例の配置および接続方法に対応して記載してある。図14と同様に、シリサイド層による配線、ゲート配線、第1メタル配線層の配線および第2メタル配線層の配線を区別して表示している。
アドレス信号線は、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、およびA12の12本が設けられ、A1〜A4は、PMOSトランジスタTpk1(kは自然数)とNMOSトランジスタTnk1のゲートに選択的に接続され、A5〜A8は、PMOSトランジスタTpk2とNMOSトランジスタTnk2のゲートに選択的に接続され、A9〜A12は、PMOSトランジスタTpk3とNMOSトランジスタTnk3のゲートに選択的に接続される。アドレス信号A1〜A12の12本によりデコーダ200−1〜200−64の64個が構成される。
ただし、64個のデコーダを全て図面上に記載するのは困難なため、代表として、図17aには、デコーダ200−1〜200−8の8個を表示し、図17bには、デコーダ200−57〜200−64の8個を記載する。
図17aにおいて、
デコーダ200−1には、アドレス信号線A1、A5およびA9が接続され、
デコーダ200−2には、アドレス信号線A2、A5およびA9が接続され、
デコーダ200−3には、アドレス信号線A3、A5およびA9が接続され、
デコーダ200−4には、アドレス信号線A4、A5およびA9が接続され、
デコーダ200−5には、アドレス信号線A1、A6およびA9が接続され、
デコーダ200−6には、アドレス信号線A2、A6およびA9が接続され、
デコーダ200−7には、アドレス信号線A3、A6およびA9が接続され、
デコーダ200−8には、アドレス信号線A4、A6およびA9が接続される。
また、図17bにおいて、
デコーダ200−57には、アドレス信号線A1、A7およびA12が接続され、
デコーダ200−58には、アドレス信号線A2、A7およびA12が接続され、
デコーダ200−59には、アドレス信号線A3、A7およびA12が接続され、
デコーダ200−60には、アドレス信号線A4、A7およびA12が接続され、
デコーダ200−61には、アドレス信号線A1、A8およびA12が接続され、
デコーダ200−62には、アドレス信号線A2、A8およびA12が接続され、
デコーダ200−63には、アドレス信号線A3、A8およびA12が接続され、
デコーダ200−64には、アドレス信号線A4、A8およびA12が接続される。
アドレス信号線が接続される箇所は、破線の丸印で示してある。
図17aおよび図17bにおいて、詳細は後述するが、アドレス信号線A1〜A4は縦方向(第2の方向)に延在配置された第2メタル配線層の配線から、一旦第1メタル配線層の配線に接続されて、ゲート配線に接続される。また、図17bにおいて、アドレス信号A12も、同様に、縦方向(第2の方向)に延在配置された第2メタル配線層の配線から、一旦第1メタル配線層の配線に接続されて、ゲート配線に接続される。
なお、図19aは、図17aにおけるデコーダブロック210aに対応し、図19bは、図17aにおけるデコーダブロック210bに対応し、図19cは、図17bにおけるデコーダブロック210cに対応し、図19dは、図17bにおけるデコーダブロック210dに対応する。図19aと図19bおよび図19cと図19dは連続した図面であるが、図面を拡大表示するために、便宜上、図19a〜図19dに分けて示す。
デコーダ200−2を構成するNMOSトランジスタTn24、PMOSトランジスタTp24、Tp23、Tp22、Tp21、NMOSトランジスタTn21、Tn22およびTn23が、図の右より横方向に1列に図の上から2列目に配置されている。同様にして、デコーダ200−3、デコーダ200−4が、順次図19aの上方から配置される。
デコーダ200−1および200−3は図15aのデコーダをベースに正配置され、デコーダ200−2および200−4は、上下に反転配置される。
これにより、PMOSトランジスタTp12、Tp22、NMOSトランジスタTn12およびTn22を接続するゲート配線206cは共通に設けられ、デコーダ200−1とデコーダ200−2の下部拡散層の隙間(デッドスペース)に配置されるので、縦方向(第2の方向)の寸法を最小にできるとともに、ゲート配線を共通にすることにより、配線の寄生容量を削減することができ、高速動作が可能となる。同様に、PMOSトランジスタTp32、Tp42、NMOSトランジスタTn32およびTn42を接続するゲート配線206cは共通に設けられる。
図19b、図19c、図19dにおいても同様な方式で、それぞれデコーダ200−5〜200−8、デコーダ200−57〜200−60およびデコーダ200−61〜200−64が配置される。
なお、図19a〜図19e、図20a〜図20sにおいて、図15a、図15b、図16a〜図16cと同じ構造の箇所については、200番台の同等の記号で示してある。
また、図19dにおいて、コンタクト214n4、横方向(第1の方向)に延在配置された第1メタル配線層の配線213n1、コンタクト211n1を介してゲート配線206eに接続され、PMOSトランジスタTp613、Tp623、Tp633、Tp643のゲート電極206に接続されるとともに、コンタクト211aを介してゲート配線206dに接続され、NMOSトランジスタTn613、Tn623、Tn633、Tn643のゲート電極206に接続される。
なお、図示しないが、アドレスマップ図18bによれば、上記と同様にコンタクト214n4、第1メタル配線層の配線213n4、コンタクト211n4によりデコーダ200−49〜200−64までの16個に、アドレス信号A12を供給する。
また、図19bにおいて、コンタクト214n1、横方向(第1の方向)に延在配置された第1メタル配線層の配線213n1、コンタクト211n1を介してゲート配線206eに接続され、PMOSトランジスタTp53、Tp63、Tp73、Tp83のゲート電極206に接続されるとともに、コンタクト211aを介してゲート配線206dに接続され、NMOSトランジスタTn53、Tn63、Tn73、Tn83のゲート電極206に接続される。
同様にして、図19bに示すように、コンタクト214k4、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k4、コンタクト211k4を介してゲート配線206bに接続され、NMOSトランジスタTn81のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp81のゲート電極に接続される。
また、図19cに示すように、コンタクト214k4、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k4、コンタクト211k4を介してゲート配線206bに接続され、NMOSトランジスタTn601のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp601のゲート電極に接続される。
さらに、図19dに示すように、コンタクト214k4、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k4、コンタクト211k4を介してゲート配線206bに接続され、NMOSトランジスタTn641のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp641のゲート電極に接続される。
同様にして、図19bに示すように、コンタクト214k3、縦方向(第2の方向)に延在配置された第1メタル配線層の配線213k3、コンタクト211k3を介してゲート配線206bに接続され、NMOSトランジスタTn71のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp71のゲート電極に接続される。
また、図19cに示すように、コンタクト214k3、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k3、コンタクト211k3を介してゲート配線206bに接続され、NMOSトランジスタTn591のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp591のゲート電極に接続される。
さらに、図19dに示すように、コンタクト214k3、縦方向(第2の方向)に延在配置された第1メタル配線層の配線213k3、コンタクト211k3を介してゲート配線206bに接続され、NMOSトランジスタTn631のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp631のゲート電極に接続される。
同様にして、図19bに示すように、コンタクト214k2、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k2、コンタクト211k2を介してゲート配線206bに接続され、NMOSトランジスタTn61のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp61のゲート電極に接続される。
また、図19cに示すように、コンタクト214k2、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k2、コンタクト211k2を介してゲート配線206bに接続され、NMOSトランジスタTn581のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp581のゲート電極に接続される。
さらに、図19dに示すように、コンタクト214k2、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k2、コンタクト211k2を介してゲート配線206bに接続され、NMOSトランジスタTn621のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp621のゲート電極に接続される。
同様にして、図19bに示すように、コンタクト214k1、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k1、コンタクト211k1を介してゲート配線206bに接続され、NMOSトランジスタTn51のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp51のゲート電極に接続される。
また、図19cに示すように、コンタクト214k1、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k1、コンタクト211k1を介してゲート配線206bに接続され、NMOSトランジスタTn571のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp571のゲート電極に接続される。
さらに、図19dに示すように、コンタクト214k1、横方向(第1の方向)に延在配置された第1メタル配線層の配線213k1、コンタクト211k1を介してゲート配線206bに接続され、NMOSトランジスタTn611のゲート電極に接続されるとともに、ゲート配線206aを介してPMOSトランジスタTp611のゲート電極に接続される。
本実施例では、アドレス信号をA1〜A12に設定して、64個のデコーダを設けたが、アドレス信号を増やして、デコーダの数を増加させることは容易である。増加させるアドレス信号は、アドレス信号A1〜A12と同様に、第2メタル配線層の配線を縦方向(第2の方向)に延在配置させ、横方向(第1の方向)に延在配置された第1メタル配線層の配線によりゲート配線206b、206cあるいは206dないしは206eと接続させるようにすれば、追加した第2メタル配線層の配線も、加工によって決まる最小ピッチにより配置できるので、最小面積にて、大規模のデコーダが提供できる。
なお、実施例3(図9a)においては、アドレス信号がA1〜A6に設定したため6本と少なく、特に、縦方向に延在する第2メタル配線層の配線からゲート配線へ接続する際に、横方向に延在する第1メタル配線層の配線は必要としないが、実施例6(図19a)のように、アドレス信号を12本、あるいはそれ以上に設定する場合には、実施例6と同様に、縦方向に延在する第2メタル配線層の配線から、少なくとも横方向に延在する第1メタル配線層の配線に置き換えてゲート配線へ接続すれば、容易にアドレス信号を増加することができる。
Tn11、Tn12、Tn13、Tp14〜Tn641、Tn642,Tn643、Tn644:NMOSトランジスタ
101、201:埋め込み酸化膜層
102pa、102pb、102na、102nb、102nc、202pa、202na、202nb、202nc:平面状シリコン層
103、203:シリサイド層
104p、204p:p型シリコン柱
104n、204n:n型シリコン柱
105、205:ゲート絶縁膜
106、206:ゲート電極
106a、106b、106c、106d、206a、206b、206c、206d、206e、206f、206g:ゲート配線
107p、207p:p+拡散層
107n、207n:n+拡散層
108、208:シリコン窒化膜
109p、109n、209p、209n:シリサイド層
110p、110n、210p、210n:コンタクト
111、211:コンタクト
112、212:コンタクト
113、213:第1メタル配線層の配線
114、214:コンタクト
115、215:第2メタル配線層の配線
Claims (28)
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される6つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型のデコーダを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置され、互いに接続されて出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ及び前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、前記第3のNチャネルMOSトランジスタのソース領域は、基準電源線に接続されており、
前記デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記6つのトランジスタは、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項1に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項1あるいは請求項2に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される6つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いに接続されて出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域はシリコン柱より基板側に配置されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、基準電源線に接続されており、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダと、
を有し、
前記a×b×c個のNAND型デコーダの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、前記第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記6つのトランジスタは、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタおよび前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項4に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項4あるいは請求項5に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される6つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いに接続されて出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、前記第3のNチャネルMOSトランジスタのソース領域は基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記6つのトランジスタは、前記第3のPチャネルMOSトランジスタ、第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタおよび前記第3のNチャネルMOSトランジスタの順番に、1列に配置されていることを特徴とする請求項7に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項7あるいは請求項8に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される6つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記6つのトランジスタは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いに接続されて出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、前記第3のNチャネルMOSトランジスタのソース領域は基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダと、
を有し、
前記a×b×c個のNAND型デコーダの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、前記第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記6つのトランジスタは、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタおよび前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項10に記載の半導体装置。
- 前記a×b×c個のNAND型デコーダを構成する前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、共通接続されることを特徴とする請求項10あるいは11に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項10〜請求項12のいずれか1項に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される8つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダおよびインバータを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いに接続されて第1の出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、基準電源線に接続されており、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの一方、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの他方、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項14に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項14あるいは請求項15に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される8つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダおよびインバータを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記デコーダは、少なくとも、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ及び前記第1のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置され、互いに接続されて第1の出力端子(DEC1)となり、
前記第2のNチャネルMOSトランジスタのソース領域および前記第3のNチャネルMOSトランジスタのドレイン領域は、シリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、基準電源線に接続されており、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダとインバータと、
を有し、
前記a×b×c個のNAND型デコーダとインバータの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの一方、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの他方、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項17に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項17あるいは請求項18に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される8つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダおよびインバータを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いに接続されて第1の出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、基準電源に接続され、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記NAND型デコーダは、
第1のアドレス信号線と、
第2のアドレス信号線と、
第3のアドレス信号線と、
を有し、
互いに接続された、前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは、前記第1のアドレス信号線に接続され、
互いに接続された、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは、前記第2のアドレス信号線に接続され、
互いに接続された、前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは、前記第3のアドレス信号線に接続され、
前記電源線、前記基準電源線、前記第1のアドレス信号線、前記第2のアドレス信号線および前記第3のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの一方、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの他方、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項20に記載の半導体装置。
- 前記第4のPチャネルMOSトランジスタおよび第4のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置され、
前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタ、前記第4のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項20あるいは請求項21に記載の半導体装置。 - 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項20〜請求項22のいずれか1項に記載の半導体装置。
- ソース、ドレインおよびゲートが、基板と垂直な方向に階層的に配置される8つのトランジスタを、基板上に第1の方向に1列に配列することによりNAND型デコーダおよびインバータを構成する半導体装置であって、
前記各トランジスタは、
シリコン柱と、
前記シリコン柱の側面を取り囲む絶縁体と、
前記絶縁体を囲むゲートと、
前記シリコン柱の上部又は下部に配置されるソース領域と、
前記シリコン柱の上部又は下部に配置されるドレイン領域であって、前記シリコン柱に対して前記ソース領域と反対側に配置されるドレイン領域とを備え、
前記8つのトランジスタは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第4のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記NAND型デコーダは、
第1のPチャネルMOSトランジスタと、
第2のPチャネルMOSトランジスタと、
第3のPチャネルMOSトランジスタと、
第1のNチャネルMOSトランジスタと、
第2のNチャネルMOSトランジスタと、
第3のNチャネルMOSトランジスタと、
で構成され、
前記インバータは、
第4のPチャネルMOSトランジスタと、
第4のNチャネルMOSトランジスタと、
で構成され、
前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは互いに接続されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのソース領域は、シリコン柱より基板側に配置されており、
前記第2のNチャネルMOSトランジスタのドレイン領域および前記第3のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置されており、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第1のNチャネルMOSトランジスタのドレイン領域は、互いに接続されて第1の出力端子(DEC1)となり、
前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソース領域は、電源線に接続されており、
前記第1のNチャネルMOSトランジスタのソース領域は、前記第2のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第2のNチャネルMOSトランジスタのソース領域は、前記第3のNチャネルMOSトランジスタのドレイン領域と接続されており、
前記第3のNチャネルMOSトランジスタのソース領域は、基準電源に接続され、
前記第4のPチャネルMOSトランジスタと前記第4のNチャネルMOSトランジスタのゲートは互いに接続されて前記第1の出力端子(DEC1)と接続され、
前記第4のPチャネルMOSトランジスタのドレイン領域と前記第4のNチャネルMOSトランジスタのドレイン領域は互いに接続されて第2の出力端子(SEL1)となり、
前記第4のPチャネルMOSトランジスタのソース領域および前記第4のNチャネルMOSトランジスタのソース領域は、それぞれ電源線および基準電源線に接続され、
前記半導体装置は、
第1のa本のアドレス信号線と、
第2のb本のアドレス信号線と、
第3のc本のアドレス信号線と、
a×b×c個の前記NAND型デコーダとインバータと、
を有し、
前記a×b×c個のNAND型デコーダとインバータの各々において、
互いに接続された前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲートは前記第1のa本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲートは前記第2のb本のアドレス信号線のいずれか1つに接続され、互いに接続された前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートは前記第3のc本のアドレス信号線のいずれか1つに接続され、前記電源線、前記基準電源線、前記第1のa本のアドレス信号線、第2のb本のアドレス信号線および前記第3のc本のアドレス信号線は、前記第1の方向と垂直方向の第2の方向に延在配置されることを特徴とする半導体装置。 - 前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの一方、前記第4のNチャネルMOSトランジスタあるいは前記第4のPチャネルMOSトランジスタの他方、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項24に記載の半導体装置。
- 前記第4のPチャネルMOSトランジスタおよび第4のNチャネルMOSトランジスタのソース領域はシリコン柱より基板側に配置され、
前記8つのトランジスタは、前記第4のNチャネルMOSトランジスタ、前記第4のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第1のPチャネルMOSトランジスタ、前記第1のNチャネルMOSトランジスタ、前記第2のNチャネルMOSトランジスタ、前記第3のNチャネルMOSトランジスタの順番に、1列に配置されることを特徴とする請求項25に記載の半導体装置。 - 前記a×b×c個のNANDデコーダおよびインバータを構成する前記第1のPチャネルMOSトランジスタ、前記第2のPチャネルMOSトランジスタ、前記第3のPチャネルMOSトランジスタおよび前記第4のPチャネルMOSトランジスタのソース領域は、共通接続されることを特徴とする請求項26に記載の半導体装置。
- 前記第1のPチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタのゲート、あるいは、前記第2のPチャネルMOSトランジスタと前記第2のNチャネルMOSトランジスタのゲート、あるいは前記第3のPチャネルMOSトランジスタと前記第3のNチャネルMOSトランジスタのゲートのうち少なくとも1つは、少なくとも前記第1の方向に延在配置された第1メタル配線層の配線を介して前記第2の方向に延在配置された第2メタル配線層の配線により構成された前記第1ないし前記第3のアドレス信号線の対応するアドレス信号線に接続されることを特徴とする請求項20〜請求項22のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212300A JP6080933B2 (ja) | 2015-10-28 | 2015-10-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015212300A JP6080933B2 (ja) | 2015-10-28 | 2015-10-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015518108A Division JP5833279B1 (ja) | 2014-04-10 | 2014-04-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040840A JP2016040840A (ja) | 2016-03-24 |
JP6080933B2 true JP6080933B2 (ja) | 2017-02-15 |
Family
ID=55541079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015212300A Active JP6080933B2 (ja) | 2015-10-28 | 2015-10-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6080933B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4881105A (en) * | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
JP4529493B2 (ja) * | 2004-03-12 | 2010-08-25 | 株式会社日立製作所 | 半導体装置 |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP4487221B1 (ja) * | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
WO2011043402A1 (ja) * | 2009-10-06 | 2011-04-14 | 国立大学法人東北大学 | 半導体装置 |
JP2013135130A (ja) * | 2011-12-27 | 2013-07-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2015
- 2015-10-28 JP JP2015212300A patent/JP6080933B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016040840A (ja) | 2016-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5833279B1 (ja) | 半導体装置 | |
JP5688189B1 (ja) | 半導体装置 | |
JP5688190B1 (ja) | 半導体装置 | |
JP5686932B1 (ja) | 半導体装置 | |
JP5770406B1 (ja) | 半導体装置 | |
US9601510B2 (en) | Semiconductor device with six transistors forming a NAND circuit | |
JP5838488B1 (ja) | 半導体装置 | |
JP5804230B1 (ja) | 半導体装置 | |
JP6080933B2 (ja) | 半導体装置 | |
JP5677643B1 (ja) | 半導体装置 | |
JP5686931B1 (ja) | 半導体装置 | |
JP5688191B1 (ja) | 半導体装置 | |
JPH0562469B2 (ja) | ||
US20240079410A1 (en) | Semiconductor device | |
US9997496B2 (en) | Semiconductor integrated circuit | |
WO2015071998A1 (ja) | 半導体装置 | |
WO2015087413A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6080933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |