JP6079775B2 - スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム - Google Patents
スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム Download PDFInfo
- Publication number
- JP6079775B2 JP6079775B2 JP2014518762A JP2014518762A JP6079775B2 JP 6079775 B2 JP6079775 B2 JP 6079775B2 JP 2014518762 A JP2014518762 A JP 2014518762A JP 2014518762 A JP2014518762 A JP 2014518762A JP 6079775 B2 JP6079775 B2 JP 6079775B2
- Authority
- JP
- Japan
- Prior art keywords
- fdb
- learning
- fdb learning
- card
- learning information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/02—Knowledge representation; Symbolic representation
- G06N5/027—Frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/54—Organization of routing tables
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Computational Linguistics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Description
[関連出願についての記載]
本発明は、日本国特許出願:特願2012−126233号(2012年6月1日出願)に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、スイッチングシステム、ラインカード、スイッチカード、FDB学習方法、FDB学習調停方法及びプログラムに関し、特に、転送データベース(以下、「FDB」)を複数備えるスイッチングシステム、ラインカード、スイッチカード、FDB学習方法、FDB学習調停方法及びプログラムに関する。
本発明は、日本国特許出願:特願2012−126233号(2012年6月1日出願)に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、スイッチングシステム、ラインカード、スイッチカード、FDB学習方法、FDB学習調停方法及びプログラムに関し、特に、転送データベース(以下、「FDB」)を複数備えるスイッチングシステム、ラインカード、スイッチカード、FDB学習方法、FDB学習調停方法及びプログラムに関する。
特許文献1に、FDBを備えた複数のラインカード(同文献のカードA、カードC)と、これらラインカードからのFDB情報(FDB学習情報)を収集し、各ラインカードに送信する管理部を備える第2のカードとを備えるスイッチ装置が開示されている。
特許文献1のスイッチ装置の方式では、装置内部の帯域制限機能によってFDB情報(FDB学習情報)を格納したフレームが破棄される場合がある。そこで、特許文献2には、各ラインカードに送信レート制御回路を搭載し、FDB間の同期が確実に行われるようにした構成が開示されている。
以下の分析は、本発明によって与えられたものである。特許文献2の送信レート制御回路は、カウンタに設定した時間だけ強制的に学習用フレームを送信しない時間(レート制限区間)を設けることにより、学習用フレームの送信レートの制御を行っている(図7、段落0054参照)。フレーム破棄が発生しないことを前提とすると、例えば、N枚のラインカードが接続されている場合、送信レートは(1/(N−1))×100%となり、カウンタに設定する時間も相応に増大することになる(段落0068参照)。このため、中継経路の帯域に余裕がある状態でも、最悪値の数しかFDB学習ができないという問題点がある。前述の式によれば、10個のラインカードのスロットを有しているスイッチに10枚のラインカードが接続されている場合、送信レートは約11.1%となり、単位時間あたりのFDB学習速度が著しく遅くなってしまう。
本発明は、FDB学習フレームを取りこぼすことなく、高速にFDB学習を行うことのできるスイッチングシステム、ラインカード、スイッチカード、FDB学習方法、FDB学習調停方法及びプログラムを提供することを目的とする。
第1の視点によれば、転送データベース(以下、「FDB」)と、FDBから受信フレームに適合するエントリを検索してFDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと、前記複数のラインカードから受信したFDB学習情報を蓄積する学習情報バッファと、前記各ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記学習情報バッファに蓄積したFDB学習情報を選択して送信するFDB学習調停部とを備えるスイッチカードと、を含むこと、を特徴とするスイッチングシステムが提供される。
第2の視点によれば、ラインカードから受信したFDB学習情報を蓄積する学習情報バッファと、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと、接続され、FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードからしたFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知するラインカードが提供される。
第3の視点によれば、ラインカードから受信したFDB学習情報を蓄積する学習情報バッファと、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードが提供される。
第4の視点によれば、ラインカードから受信したFDB学習情報を蓄積する学習情報バッファと、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと接続されたラインカードが、FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定するステップと、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するステップと、すべてのラインカードがFDB学習可能な状態であるときに、前記スイッチカードから送信されるFDB学習情報を前記FDBに登録するステップと、FDB学習方法が提供される。本方法は、FDB学習を行うラインカードという、特定の機械に結びつけられている。
第5の視点によれば、FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと接続されたスイッチカードが、ラインカードから受信したFDB学習情報を蓄積するステップと、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するステップと、を含むFDB学習調停方法が提供される。本方法は、ラインカードにFDB学習情報を送信するスイッチカードという、特定の機械に結びつけられている。
第6の視点によれば、上記したラインカード又はスイッチカードに搭載されたコンピュータに実行させるコンピュータプログラムが提供される。なお、このプログラムは、コンピュータが読み取り可能な(非トランジエントな)記憶媒体に記録することができる。即ち、本発明は、コンピュータプログラム製品として具現することも可能である。
本発明によれば、FDB学習フレームを取りこぼすことなく、高速にFDB学習を行うことが可能となる。
はじめに本発明の一実施形態の概要について図面を参照して説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではない。
本発明は、その一実施形態において図1に示すように、スイッチカード200に、複数のラインカード100、110が接続された構成にて実現できる。より具体的には、ラインカード100(110)は、FDB101(111)と、FDB101(111)から受信フレームに適合するエントリを検索してFDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカード200に対してFDB学習情報を送信するFDB検索部103(113)と、スイッチカード200から受信したFDB学習情報をFDB101(111)に登録するFDB学習部102(112)とを備える。さらに、各ラインカード100、110は、スイッチカード200に対し、自装置がFDB学習可能な状態にあるか否かを通知する動作を行う。
スイッチカード200は、ラインカード100、110から受信したFDB学習情報を蓄積する学習情報バッファ201と、各ラインカード100、110からの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、各ラインカード100、110に対して学習情報バッファ201に蓄積したFDB学習情報を選択して送信するFDB学習調停部202とを備える。
上記構成により、すべてのラインカードがFDB学習可能な状態であるときに、各ラインカードに対するFDB学習情報の送信が行われるため、各ラインカードの負荷が少ない期間において積極的にFDB学習が行われる。また、学習情報は、学習情報バッファ201に蓄積されるためFDB学習フレームを取りこぼしも防止される。
[第1の実施形態]
続いて、本発明の第1の実施形態について図面を参照して詳細に説明する。図1は、本発明の第1の実施形態のスイッチングシステムの構成を示す図である。図1を参照すると、スイッチカード200に、複数のラインカード100、110を接続した構成が示されている。以下の説明では、1つのスイッチカードに4枚のラインカードが接続されているものとし、1つのラインカードに1つのイーサネット(登録商標)ポートがあるものとする。また、本実施形態では、FDB101(111)を用いたフレームの転送処理については省略する。
続いて、本発明の第1の実施形態について図面を参照して詳細に説明する。図1は、本発明の第1の実施形態のスイッチングシステムの構成を示す図である。図1を参照すると、スイッチカード200に、複数のラインカード100、110を接続した構成が示されている。以下の説明では、1つのスイッチカードに4枚のラインカードが接続されているものとし、1つのラインカードに1つのイーサネット(登録商標)ポートがあるものとする。また、本実施形態では、FDB101(111)を用いたフレームの転送処理については省略する。
ラインカード100(110)は、FDB101(111)と、FDB検索部103(113)と、FDB学習部102(112)とを含んで構成されている。
FDB101(111)は、イーサネットフレームを転送するために必要な情報を格納するデータベースである。例えば、FDB101(111)は、図2に示すように、MACアドレスとライン番号を1セットとして0セットまたは複数セット格納しているテーブル等によって実現することもできる。なお、ラインカード100(110)に複数のポートが備えられている場合、FDB101(111)の各エントリには、ポート番号が対応付けられる。
FDB101(111)は、FDB検索部103(113)からの問い合わせを受けるとMACアドレス等をキーとして該当するエントリを検索し、FDB検索部103(113)に対し検索した結果を送信する。また、FDB101(111)は、FDB学習部102(112)から、FDB学習情報の登録を受け付ける。
FDB学習部102(112)は、FDB101(111)とスイッチカード200のFDB学習調停部202とに接続されている。FDB学習部102(112)は、スイッチカード200のFDB学習調停部202からFDB学習情報を受信すると、FDB101(111)に登録する。
また、FDB学習部102(112)は、スイッチカード200のFDB学習調停部202に対して、FDB学習が可能な状態にあるか否かを示す情報として、バックプレッシャー(例えば、FDB101(111)へのアクセスインタフェースが使用中の場合、第1の値(High)、アクセスインタフェースが未使用の場合、第2の値(low)とする)を送信する。FDB学習が可能な状態にあるか否かを示す情報としては、バックプレッシャーのほか、スイッチカード200のFDB学習調停部202に現在の負荷状態等を伝えるようにしてもよい。例えば、CPU使用率が90%を超えると、CPU輻輳状態発生を表すパケットを送信し、90%未満に下がるとCPU輻輳状態解除を表すパケットを送信する態様を採ることができる。
FDB検索部103(113)は、外部とFDB101(111)とスイッチカード200のFDB学習調停部202とに接続されている。FDB検索部103(113)は、外部からフレームを受信すると、受信フレームと受信ラインからFDB学習情報(受信フレームの送信元MACアドレスとライン番号)と、検索用情報(受信フレームのMACアドレス)を作成し、FDB101(111)に対して検索用情報に対応するエントリを問い合わせる。
前記問い合わせの結果、FDB101(111)に該当するエントリが存在しない、又は、該当エントリとFDB学習情報が不一致の場合、FDB検索部103(113)は、FDBの学習が必要であると判定し、スイッチカード200のFDB学習調停部202に対して、FDB学習情報を送信する。一方、前記問い合わせの結果、FDB101(111)に該当するエントリが存在し、FDB学習情報と一致するという結果が得られた場合、FDB検索部103(113)は、FDBの学習は不要であると判定し、なにもしない。
スイッチカードは、学習情報バッファ201と、FDB学習調停部202とを含んで構成されている。
FDB学習調停部202は、学習情報バッファ201と、ラインカード100(110)のFDB検索部103(113)と、FDB学習部102(112)とに接続されている。FDB学習調停部202は、FDB検索部103(113)からFDB学習情報を受信すると、学習情報バッファ201に格納する。また、FDB学習調停部202は、すべてのFDB学習部102、112からバックプレッシャーを受信していない場合、すべてのラインカード100、110に対して、学習情報バッファ201から取り出したFDB学習情報を送信する。なお、学習情報バッファ201に複数のFDB学習情報が格納されている場合における、取り出すFDB学習情報の選択基準は任意に設定できる。一方、いずれかのFDB学習部102、112からバックプレッシャーを受信している場合、FDB学習調停部202は、FDB学習情報の送信を休止する。
前記FDB学習調停部202における、すべてのFDB学習部102、112からバックプレッシャーを受信しているか否かの判定は、各ラインカード100、110から送信される信号(例えば、Highならば学習可能状態、Lowならば学習不可能状態)の論理和乃至論理積を用いて、すべてのラインカードの状態を把握させる構成にて実現可能である。
学習情報バッファ201は、FDB学習調停部202から送信されたFDB学習情報を蓄積する。FDB学習調停部202は、学習情報バッファ201から読み出したFDB学習情報を削除する。
なお、図1に示したラインカードやスイッチカードの各部(処理手段)は、これらの装置に搭載されたコンピュータに、そのハードウェアを用いて、上記した各処理を実行させるコンピュータプログラムにより実現することもできる。
続いて、本実施形態の動作について図面を参照して詳細に説明する。本実施形態に係るスイッチングシステムでは、4つの処理が並列で動作している。以下、それぞれの処理のフローチャートを用いて動作を説明する。
(1)FDB検索処理
図3は、本発明の第1の実施形態のラインカード100(110)のフレーム受信時に行われるFDB検索処理の流れを表したフローチャートである。
図3は、本発明の第1の実施形態のラインカード100(110)のフレーム受信時に行われるFDB検索処理の流れを表したフローチャートである。
図3を参照すると、まず、ラインカード100(110)は、FDB検索部103(113)にて、外部からフレームを受信すると、受信フレームと受信ラインからFDB学習情報と、検索用情報を作成する。そして、FDB検索部103(113)は、FDB101(111)に対して、検索用情報をキーに該当エントリの有無を問い合わせる。FDB101(111)は、図2に例示したテーブル等を検索し、FDB検索部103(113)に対して、検索結果を応答する(ステップS201)。
前記検索の結果、FDB101(111)に、該当MACアドレスに対応するエントリが登録されていない場合(ステップS202のNo)、FDB検索部103(113)は、スイッチカード200のFDB学習調停部202に対して、FDB学習情報を送信し(ステップS204)、処理を終了する。
FDB101(111)に、該当MACアドレスに対応するエントリが登録されている場合(ステップS202のYes)、FDB検索部103(113)は、FDB101(111)から応答されたエントリと、FDB学習情報(受信フレームの送信元MACアドレスとライン番号)とを比較する(ステップS203)。
前記比較の結果、両者が一致していた場合(ステップS203のYes)、FDB検索部103(113)は、何もせず、処理を終了する。
前記比較の結果、両者が不一致である場合(ステップS203のNo)、FDB検索部103(113)は、スイッチカード200のFDB学習調停部202に対して、FDB学習情報を送信し(ステップS204)、処理を終了する。
以上のようにして、ラインカードにフレームが入力される度、FDB学習の要否が判断され、必要であれば、スイッチカード200のFDB学習調停部202にFDB学習情報を送信する動作が行われる。
(2)FDB学習情報の格納処理
図4は、本発明の第1の実施形態のスイッチカード200のFDB学習情報の受信時に行われる格納処理の流れを表したフローチャートである。
図4は、本発明の第1の実施形態のスイッチカード200のFDB学習情報の受信時に行われる格納処理の流れを表したフローチャートである。
図4を参照すると、スイッチカード200のFDB学習調停部202は、ラインカード100(110)のFDB検索部103(113)からFDB学習情報を受信すると、学習情報バッファ201にFDB学習情報を格納し(ステップS301)、処理を終了する。なお、学習情報バッファ201へのFDB学習情報の格納位置は、予め定められた規則に従って決定される。本実施形態では、学習情報バッファ201の最後尾に新しいFDB学習情報を格納するものとする。
(3)FDB学習の調停処理
図5は、本実施形態のスイッチカード200のFDB学習情報送信処理(調停処理)の流れを表したフローチャートである。ここで、「調停処理」は、確実にFDB学習を実施可能なタイミングで、FDB学習部102(112)に対して、FDB学習情報を送信する処理を指している。
図5は、本実施形態のスイッチカード200のFDB学習情報送信処理(調停処理)の流れを表したフローチャートである。ここで、「調停処理」は、確実にFDB学習を実施可能なタイミングで、FDB学習部102(112)に対して、FDB学習情報を送信する処理を指している。
図5の調停処理フローは、学習情報バッファ201に1つ以上のFDB学習情報が格納されている場合に開始され、その後、学習情報バッファ201が空になるまで行われる。
図5を参照すると、スイッチカード200のFDB学習調停部202は、学習情報バッファ201にFDB学習情報が1つ以上格納されていることを確認すると、各ラインカードのFDB学習部102(112)から、バックプレッシャーを受信しているか否かを判断する(ステップS401)。ここで、少なくとも1つ以上のラインカードから、バックプレッシャーを受信している場合、FDB学習調停部202は、以降のFDB学習情報の送信処理を延期する(ステップS401に戻る)。
一方、すべてのラインカードからバックプレッシャーを受信していない場合、FDB学習調停部202は、学習情報バッファ201から、最前列のFDB学習情報を取り出す(ステップS402)。
そして、FDB学習調停部202は、接続しているすべてのラインカード100(110)のFDB学習部102(112)に対して、前記取り出したFDB学習情報を送信し(ステップS403)、処理を終了する。なお、前記ステップS402またはS403の終了後、前記送信が済んだFDB学習情報は、学習情報バッファ201から削除される。
(4)FDB学習処理
図6は、本実施形態のラインカード100(110)のFDB学習情報受信時の動作を表したフローチャートである。図6を参照すると、ラインカード100(110)のFDB学習部102(112)は、スイッチカード200のFDB学習調停部202からFDB学習情報を受信すると、スイッチカード200のFDB学習調停部202に対して、バックプレッシャーの送信を開始する(ステップS501)。なお、バックプレッシャーは、FDB101(111)への登録が完了するまで、継続して送信される。
図6は、本実施形態のラインカード100(110)のFDB学習情報受信時の動作を表したフローチャートである。図6を参照すると、ラインカード100(110)のFDB学習部102(112)は、スイッチカード200のFDB学習調停部202からFDB学習情報を受信すると、スイッチカード200のFDB学習調停部202に対して、バックプレッシャーの送信を開始する(ステップS501)。なお、バックプレッシャーは、FDB101(111)への登録が完了するまで、継続して送信される。
FDB学習部102(112)は、同一ラインカード(自装置)内のFDB101(111)にFDB学習情報を登録する(ステップS502)。
前記FDB学習情報の登録が完了すると、FDB学習部102(112)は、FDB学習調停部202へのバックプレッシャーの送信を停止する(ステップS503)。
以上のように、本実施形態によれば、FDB学習部102(112)が送信するバックプレッシャーに基づいて、すべてのラインカードがFDB学習可能な状態であるか否かの判断が行われる。このため、すべてのラインカードがFDB学習可能な状態にあるときには、積極的に学習処理を行うことができる。このため、リソースを十分に活用でき、高速なFDB学習が実現される。
[第2の実施形態]
続いて、ラインカードとスイッチカード間のFDB学習情報等の授受をフレームと同一ルートで行うようにした本発明の第2の実施形態について説明する。図7は、本発明の第2の実施形態のスイッチングシステムの構成を示す図である。
続いて、ラインカードとスイッチカード間のFDB学習情報等の授受をフレームと同一ルートで行うようにした本発明の第2の実施形態について説明する。図7は、本発明の第2の実施形態のスイッチングシステムの構成を示す図である。
第1の実施形態との相違点は、ラインカード120(130)側に、スイッチカード210と独自形式のフレーム(図8参照。以下、「専用フレーム」という。)を授受するフレームを処理するフレーム処理部124(134)が設けられている点と、スイッチカード210側に、フレーム処理部124(134)から送られた専用フレームに含まれるフラグを処理するフラグ処理部213と、ラインカード120(130)側に専用フレームを転送するフレーム転送処理部214とが設けられている点である。以下の説明では、第1の実施形態と同様に、1つのスイッチカードに4枚のラインカードが接続されているものとし、1つのラインカードに1つのイーサネットポートがあるものとする。以下、第1の実施形態との相違点を中心に説明する。
本実施形態のラインカード120(130)のFDB検索部123(133)は、フレーム処理部に対して、外部から受信したフレームとFDB学習情報とフラグの3つを送信する。フラグは、FDB学習の要否を示す値が設定されるものとし、FDB学習が必要であると判定した場合に“1”が設定され、それ以外の場合は、“0”が設定されるものとする。また、本実施形態のラインカード120(130)のFDB検索部123(133)は、外部へのフレームの送信は行わず、受信のみを行う。
フレーム処理部124(134)は、FDB検索部123(133)から、FDB学習情報とフレームとフラグを受信すると、イーサネットフレームにFDB学習情報(ライン番号)とフラグとを格納した追加ヘッダを付加した専用フレーム(図8参照)を作成し、スイッチカード210のフラグ処理部213に対して、作成した専用フレームを送信する。また、フレーム処理部124(134)は、スイッチカード210のフレーム転送処理部214から専用フレームを受信すると、この専用フレームからFDB学習情報とフラグを削除し、外部へ送信する。
その他、ラインカード120(130)のFDB121(131)及びFDB学習部122(132)は、第1の実施形態のFDB101(111)及びFDB学習部102(112)と同等であるので、説明を省略する。
本実施形態のスイッチカード210のFDB学習調停部212は、ラインカード120(130)から直接FDB学習情報を受信するのではなく、フラグ処理部213からFDB学習情報を受信する。その他、FDB学習情報を受信した際の動作は同一である。
フラグ処理部213は、ラインカード120(130)のフレーム処理部124(134)から専用フレームを受信すると、専用フレーム内のフラグを確認し、その後の処理を判断する。フラグが1(学習要)である場合、フラグ処理部213は、専用フレームからFDB学習情報(送信元MAアドレスとライン番号)を抽出し、FDB学習調停部212に対してFDB学習情報を送信するとともに、フレーム転送処理部214に対して専用フレームを送信する。一方、フラグが0(学習不要)である場合、フラグ処理部213は、フレーム転送処理部214に対して専用フレームを送信する処理を行う。
フレーム転送処理部214は、フラグ処理部213から専用フレームを受信すると、専用フレーム内のフラグを確認し、その後の処理を判断する。フラグが1(学習要)である場合、フレーム転送処理部214は、専用フレーム内のラインカード番号に対応するラインカードのフレーム処理部に対して、専用フレームを送信する処理を行う。一方、フラグが0(学習不要)である場合、フレーム転送処理部214は、すべてのラインカードのフレーム処理部124(134)に対して専用フレームを送信する。
その他、学習情報バッファ211は、第1の実施形態の学習情報バッファ201と同等であるので、説明を省略する。
続いて、本実施形態の動作について図面を参照して詳細に説明する。本実施形態に係るスイッチングシステムでは、5つの処理が並列で動作している。以下、それぞれの処理のフローチャートを用いて動作を説明する。
(1A)FDB検索処理
図9は、本発明の第2の実施形態のラインカード120(130)のフレーム受信時に行われるFDB検索処理の流れを表したフローチャートである。
図9は、本発明の第2の実施形態のラインカード120(130)のフレーム受信時に行われるFDB検索処理の流れを表したフローチャートである。
図9を参照すると、まず、ラインカード120(130)は、FDB検索部123(133)にて、外部からフレームを受信すると、受信フレームと受信ラインからFDB学習情報と、検索用情報を作成する。そして、FDB検索部123(133)は、FDB121(131)に対して、検索用情報をキーに該当エントリの有無を問い合わせる。FDB121(131)は、図2に例示したテーブル等を検索し、FDB検索部123(133)に対して、検索結果を応答する(ステップS701)。
前記検索の結果、FDB121(131)に、該当MACアドレスに対応するエントリが登録されていない場合(ステップS702のNo)、FDB検索部123(133)は、フレーム処理部124(134)に対して、フラグ(1=学習要)とFDB学習情報と受信したフレームとを送信する(ステップS704)。
一方、FDB121(131)に、該当MACアドレスに対応するエントリが登録されている場合(ステップS702のYes)、FDB検索部123(133)は、FDB121(131)から応答されたエントリと、FDB学習情報(受信フレームの送信元MACアドレスとライン番号)とを比較する(ステップS703)。
前記比較の結果、両者が一致していた場合(ステップS703のYes)、FDB検索部123(133)は、フレーム処理部124(134)に対して、フラグ(0=学習不要)とFDB学習情報と受信したフレームとを送信する(ステップS705)。
一方、前記比較の結果、両者が不一致である場合(ステップS703のNo)、FDB検索部123(133)は、フレーム処理部124(134)に対して、フラグ(1=学習要)とFDB学習情報と受信したフレームとを送信する(ステップS704)。
最後に、フレーム処理部124(134)が、FDB検索部123(133)から受信したフラグとFDB学習情報と受信したフレームとを用いて、図8に示す追加ヘッダを付加した専用フレームを作成し、スイッチカード210のフラグ処理部213に送信する。
以上のようにして、ラインカードにフレームが入力される度、FDB学習の要否が判断される。そして、スイッチカード210に対して、その結果を示すフラグとライン情報とを格納した専用フレームを送信する動作が行われる。
(2A)FDB学習情報の格納処理
図10は、本発明の第2の実施形態のスイッチカード210において専用フレームの受信時に行われる処理の流れを表したフローチャートである。
図10は、本発明の第2の実施形態のスイッチカード210において専用フレームの受信時に行われる処理の流れを表したフローチャートである。
図10を参照すると、スイッチカード210のフラグ処理部213は、専用フレームを受信すると、専用フレーム内のフラグを確認する(ステップS801)。
フラグの値が“1”(学習要)である場合、フラグ処理部213は、専用フレームからFDB学習情報(送信元MACアドレス、ライン番号)を抽出し、FDB学習調停部212に対して、FDB学習情報を送信する(ステップS803)。
FDB学習調停部212は、FDB学習情報を受信すると、学習情報バッファ211に受信したFDB学習情報を格納する(ステップS804)。
また、スイッチカード210のフラグ処理部213は、フレーム転送処理部214に対して、専用フレームを送信し、すべてのラインカードに対して、専用フレームを転送させる(ステップS805)。
一方、ステップS802でフラグの値が“0”(学習不要)であった場合、フラグ処理部213は、専用フレーム内のライン番号を参照して、該当するラインカードに対して、専用フレームを送信する(ステップS806)。
(3A)FDB学習の調停処理
(4A)FDB学習処理
本実施形態における(3A)FDB学習の調停処理及び(4A)FDB学習処理は、第1の実施形態と同様であるので説明を省略する(図5、図6参照)。
(4A)FDB学習処理
本実施形態における(3A)FDB学習の調停処理及び(4A)FDB学習処理は、第1の実施形態と同様であるので説明を省略する(図5、図6参照)。
(5A)フレーム処理
図11は、本発明の第2の実施形態のラインカード120(130)の専用フレーム受信時に行われる処理の流れを表したフローチャートである。
図11は、本発明の第2の実施形態のラインカード120(130)の専用フレーム受信時に行われる処理の流れを表したフローチャートである。
図10のステップS805、S806で送信された専用フレームがラインカード120(130)のフレーム処理部124(134)に入力されると、フレーム処理部124(134)は、図11に示すように、受信した専用フレームからフラグとライン番号の情報を格納した追加ヘッダを削除し、通常のイーサネットフレームに戻し、外部へフレームを転送する(ステップS1101)。
本実施形態は、上記した第1の実施形態と同様の効果のほか、以下の効果も奏する。ラインカードが複数枚搭載可能なスイッチングシステムでは、一般的にラインカードを交換可能とするために、ラインカードとスイッチカードとをコネクタで接続している。このコネクタのピン数は有限であるため、コネクタの許容ピン数を超える信号をラインカードとスイッチカード間に配線するためには、コネクタを増設せざるを得ない。
しかしながら、前記コネクタの増設は、基盤の実装面積の増大や、コネクタの部品代を増加させる原因ともなる。そのため、設計者は、少ないコネクタ(信号数)で、多くの情報をやり取りする設計を行うことに多くの時間を割いている。
前述した第1の実施形態では、フレームと学習情報を別ルートで処理を行っており、FDB学習情報のためにフレーム疎通ルートとは別に物理的信号線を設けることを前提としている。しかしながら、第2の実施形態では、専用フレームを用いて、フレームの疎通ルートと同一のルートでFDB学習情報を送信することが可能となっている。この結果、別途物理的配線を設ける必要がないため、信号線数が減少し、設計が容易になるという効果を奏する。
以上、本発明の実施形態を説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で、更なる変形・置換・調整を加えることができる。例えば、上記した実施形態で用いたラインカードの数や、ポートの数に制約は無い。
また、上記した実施形態では、バックプレッシャーを用いて、ラインカードが、スイッチカードに対して、FDB学習が可能な状態であるか否かを通知するものとして説明したが、その他の信号を用いて、FDB学習が可能な状態であるか否かを通知するものとしてもよい。もちろん、FDB学習部ではなく、別の処理手段が、FDB学習が可能な状態であるか否かを通知するものとしてもよい。
最後に、本発明の好ましい形態を要約する。
[第1の形態]
(上記第1の視点によるスイッチングシステム参照)
[第2の形態]
第1の形態のスイッチングシステムにおいて、
前記ラインカードは、前記FDBに前記FDB学習情報を書き込んでいる期間は、前記スイッチカードに対してFDB学習が可能な状態でないことを通知するスイッチングシステム。
[第3の形態]
第1又は第2の形態のスイッチングシステムにおいて、
前記ラインカードは、自装置の負荷状態を表す数値が所定のしきい値を超えたか否かにより、FDB学習が可能な状態にあるかを通知するスイッチングシステム。
[第4の形態]
第1から第3いずれか一の形態のスイッチングシステムにおいて、
前記ラインカードは、さらに、前記スイッチカードに対して送信する情報を所定のフレームに格納するフレーム処理部を備え、
前記スイッチカードは、前記フレームに含まれるフラグに基づいてフレームからFDB学習情報を取り出して前記学習情報蓄積部に登録するスイッチングシステム。
[第5の形態]
第4の形態のスイッチングシステムにおいて、
前記所定のフレームを用いて、前記受信フレームと前記FDB学習情報とが同一の物理的配線で送信されるスイッチングシステム。
[第6の形態]
第1から第5いずれか一の形態のスイッチングシステムにおいて、
前記スイッチカードは、前記各ラインカードから受信したFDB学習が可能な状態にあるか否かを示す信号の論理和又は論理積に基づいて、前記スイッチカードに対するFDB学習情報を送信を開始するスイッチングシステム。
[第7の形態]
(上記第2の視点によるラインカード参照)
[第8の形態]
(上記第3の視点によるスイッチカード参照)
[第9の形態]
(上記第4の視点によるFDB学習方法参照)
[第10の形態]
(上記第5の視点によるFDB学習調停方法参照)
[第11の形態]
ラインカードから受信した転送データベース(以下、「FDB」)学習情報を蓄積する学習情報蓄積部と、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと接続されたラインカードに搭載されたコンピュータに、
FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定する処理と、
FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信する処理と、
すべてのラインカードがFDB学習可能な状態であるときに、前記スイッチカードから送信されるFDB学習情報を前記FDBに登録する処理と、を実行させるプログラム。
[第12の形態]
転送データベース(以下、「FDB」)から受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと接続されたスイッチカードに搭載されたコンピュータに、
ラインカードから受信したFDB学習情報を蓄積する処理と、
前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信する処理と、
を実行させるプログラム。
[第1の形態]
(上記第1の視点によるスイッチングシステム参照)
[第2の形態]
第1の形態のスイッチングシステムにおいて、
前記ラインカードは、前記FDBに前記FDB学習情報を書き込んでいる期間は、前記スイッチカードに対してFDB学習が可能な状態でないことを通知するスイッチングシステム。
[第3の形態]
第1又は第2の形態のスイッチングシステムにおいて、
前記ラインカードは、自装置の負荷状態を表す数値が所定のしきい値を超えたか否かにより、FDB学習が可能な状態にあるかを通知するスイッチングシステム。
[第4の形態]
第1から第3いずれか一の形態のスイッチングシステムにおいて、
前記ラインカードは、さらに、前記スイッチカードに対して送信する情報を所定のフレームに格納するフレーム処理部を備え、
前記スイッチカードは、前記フレームに含まれるフラグに基づいてフレームからFDB学習情報を取り出して前記学習情報蓄積部に登録するスイッチングシステム。
[第5の形態]
第4の形態のスイッチングシステムにおいて、
前記所定のフレームを用いて、前記受信フレームと前記FDB学習情報とが同一の物理的配線で送信されるスイッチングシステム。
[第6の形態]
第1から第5いずれか一の形態のスイッチングシステムにおいて、
前記スイッチカードは、前記各ラインカードから受信したFDB学習が可能な状態にあるか否かを示す信号の論理和又は論理積に基づいて、前記スイッチカードに対するFDB学習情報を送信を開始するスイッチングシステム。
[第7の形態]
(上記第2の視点によるラインカード参照)
[第8の形態]
(上記第3の視点によるスイッチカード参照)
[第9の形態]
(上記第4の視点によるFDB学習方法参照)
[第10の形態]
(上記第5の視点によるFDB学習調停方法参照)
[第11の形態]
ラインカードから受信した転送データベース(以下、「FDB」)学習情報を蓄積する学習情報蓄積部と、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと接続されたラインカードに搭載されたコンピュータに、
FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定する処理と、
FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信する処理と、
すべてのラインカードがFDB学習可能な状態であるときに、前記スイッチカードから送信されるFDB学習情報を前記FDBに登録する処理と、を実行させるプログラム。
[第12の形態]
転送データベース(以下、「FDB」)から受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと接続されたスイッチカードに搭載されたコンピュータに、
ラインカードから受信したFDB学習情報を蓄積する処理と、
前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信する処理と、
を実行させるプログラム。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ、ないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
100、110、120、130 ラインカード
101、111、121、131 FDB
102、112、122、132 FDB学習部
103、113、123、133 FDB検索部
124、134 フレーム処理部
200、210 スイッチカード
201、211 学習情報バッファ
202、212 FDB学習調停部
213 フラグ処理部
214 フレーム転送処理部
101、111、121、131 FDB
102、112、122、132 FDB学習部
103、113、123、133 FDB検索部
124、134 フレーム処理部
200、210 スイッチカード
201、211 学習情報バッファ
202、212 FDB学習調停部
213 フラグ処理部
214 フレーム転送処理部
Claims (10)
- 転送データベース(以下、「FDB」)と、FDBから受信フレームに適合するエントリを検索してFDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと、
前記複数のラインカードから受信したFDB学習情報を蓄積する学習情報蓄積部と、前記各ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記学習情報蓄積部に蓄積したFDB学習情報を選択して送信するFDB学習調停部とを備えるスイッチカードと、を含むこと、
を特徴とするスイッチングシステム。 - 前記ラインカードは、前記FDBに前記FDB学習情報を書き込んでいる期間は、前記スイッチカードに対してFDB学習が可能な状態でないことを通知する請求項1のスイッチングシステム。
- 前記ラインカードは、自装置の負荷状態を表す数値が所定のしきい値を超えたか否かにより、FDB学習が可能な状態にあるかを通知する請求項1又は2のスイッチングシステム。
- 前記ラインカードは、さらに、前記スイッチカードに対して送信する情報を所定のフレームに格納するフレーム処理部を備え、
前記スイッチカードは、前記フレームに含まれるフラグに基づいてフレームからFDB学習情報を取り出して前記学習情報蓄積部に登録する請求項1から3いずれか一のスイッチングシステム。 - 前記所定のフレームを用いて、前記受信フレームと前記FDB学習情報とが同一の物理的配線で送信される請求項4のスイッチングシステム。
- 前記スイッチカードは、前記各ラインカードから受信したFDB学習が可能な状態にあるか否かを示す信号の論理和又は論理積に基づいて、前記スイッチカードに対するFDB学習情報を送信を開始する請求項1から5いずれか一のスイッチングシステム。
- ラインカードから受信した転送データベース(以下、「FDB」)学習情報を蓄積する学習情報蓄積部と、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと、接続され、
前記FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知するラインカード。 - ラインカードから受信した転送データベース(以下、「FDB」)学習情報を蓄積する学習情報蓄積部と、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカード。
- ラインカードから受信した転送データベース(以下、「FDB」)学習情報を蓄積する学習情報蓄積部と、前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するFDB学習調停部とを備えるスイッチカードと接続されたラインカードが、
FDBから受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定するステップと、
FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するステップと、
すべてのラインカードがFDB学習可能な状態であるときに、前記スイッチカードから送信されるFDB学習情報を前記FDBに登録するステップと、を含むFDB学習方法。 - 転送データベース(以下、「FDB」)から受信フレームに適合するエントリを検索して、FDBの学習が必要か否かを判定し、FDBの学習が必要と判定した場合、スイッチカードに対してFDB学習情報を送信するFDB検索部と、前記スイッチカードから受信したFDB学習情報を前記FDBに登録するFDB学習部とを備え、前記スイッチカードに対し、FDB学習が可能な状態にあるか否かを通知する複数のラインカードと接続されたスイッチカードが、
ラインカードから受信したFDB学習情報を蓄積するステップと、
前記ラインカードからの通知に基づいて、すべてのラインカードがFDB学習可能な状態であるときに、前記各ラインカードに対して前記蓄積したFDB学習情報を送信するステップと、
を含むFDB学習調停方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014518762A JP6079775B2 (ja) | 2012-06-01 | 2013-05-31 | スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012126233 | 2012-06-01 | ||
JP2012126233 | 2012-06-01 | ||
PCT/JP2013/065245 WO2013180287A1 (ja) | 2012-06-01 | 2013-05-31 | スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム |
JP2014518762A JP6079775B2 (ja) | 2012-06-01 | 2013-05-31 | スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013180287A1 JPWO2013180287A1 (ja) | 2016-01-21 |
JP6079775B2 true JP6079775B2 (ja) | 2017-02-15 |
Family
ID=49673470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014518762A Expired - Fee Related JP6079775B2 (ja) | 2012-06-01 | 2013-05-31 | スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9792559B2 (ja) |
JP (1) | JP6079775B2 (ja) |
CN (1) | CN104350709B (ja) |
WO (1) | WO2013180287A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY192522A (en) | 2014-04-10 | 2022-08-25 | Seattle Childrens Hospital Dba Seattle Childrens Res Inst | Defined composition gene modified t-cell products |
CN108174604B (zh) | 2015-08-07 | 2023-06-23 | 西雅图儿童医院(Dba西雅图儿童研究所) | 用于实体瘤靶向的双特异性car t细胞 |
CN107872340B (zh) * | 2016-09-27 | 2021-09-07 | 华为技术有限公司 | 一种单板注册的方法、单板及转发设备 |
CA3045665A1 (en) | 2016-12-12 | 2018-06-21 | Seattle Children's Hospital (dba Seattle Children's Research Institute) | Chimeric transcription factor variants with augmented sensitivity to drug ligand induction of transgene expression in mammalian cells |
CN110661733B (zh) * | 2018-06-29 | 2021-07-30 | 智邦科技股份有限公司 | 网络接口卡、交换卡及线路卡 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100592873B1 (ko) * | 2002-12-20 | 2006-06-23 | 한국전자통신연구원 | 복수개의 프로세서 및 다중/역다중화기를 갖는 라인카드에서 주소학습에 따른 네트워크 프로세서의 포워딩 테이블 관리방법 |
JP2006237801A (ja) | 2005-02-23 | 2006-09-07 | Fujitsu Access Ltd | Adslサービスシステム及びadslサービス速度切替方法 |
US7593400B2 (en) * | 2006-05-19 | 2009-09-22 | Corrigent Systems Ltd. | MAC address learning in a distributed bridge |
US7660303B2 (en) * | 2006-08-22 | 2010-02-09 | Corrigent Systems Ltd. | Point-to-multipoint functionality in a bridged network |
JP2010177722A (ja) * | 2009-01-27 | 2010-08-12 | Nec Corp | スイッチ装置、カード、fdb情報の管理方法及びプログラム |
CN101488862B (zh) * | 2009-02-23 | 2012-02-08 | 中兴通讯股份有限公司 | 分布式以太网交换机及其内部的mac地址维护方法 |
CN101547147B (zh) * | 2009-04-30 | 2012-01-25 | 北京星网锐捷网络技术有限公司 | 一种报文处理方法、装置、线卡和管理板 |
JP5267420B2 (ja) | 2009-10-20 | 2013-08-21 | 日立電線株式会社 | スイッチングハブ及びfdbの同期方法 |
CN102045200A (zh) * | 2010-12-24 | 2011-05-04 | 武汉烽火网络有限责任公司 | 分布式交换机mac地址表项有条件同步的方法 |
-
2013
- 2013-05-31 CN CN201380028892.XA patent/CN104350709B/zh not_active Expired - Fee Related
- 2013-05-31 JP JP2014518762A patent/JP6079775B2/ja not_active Expired - Fee Related
- 2013-05-31 WO PCT/JP2013/065245 patent/WO2013180287A1/ja active Application Filing
- 2013-05-31 US US14/404,642 patent/US9792559B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9792559B2 (en) | 2017-10-17 |
JPWO2013180287A1 (ja) | 2016-01-21 |
WO2013180287A1 (ja) | 2013-12-05 |
CN104350709A (zh) | 2015-02-11 |
US20150120622A1 (en) | 2015-04-30 |
CN104350709B (zh) | 2018-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079775B2 (ja) | スイッチングシステム、ラインカード、スイッチカード、fdb学習方法、fdb学習調停方法及びプログラム | |
US8358658B2 (en) | Implementing ordered and reliable transfer of packets while spraying packets over multiple links | |
US8543754B2 (en) | Low latency precedence ordering in a PCI express multiple root I/O virtualization environment | |
CN101150527B (zh) | 一种pcie数据传输的方法、***及设备 | |
US11228488B2 (en) | Software implementation of network switch/router | |
EP2696537A1 (en) | Network system, switch, and connection terminal detection method | |
JP5104465B2 (ja) | 転送装置及びパケット伝送装置 | |
US9455916B2 (en) | Method and system for changing path and controller thereof | |
US8340112B2 (en) | Implementing enhanced link bandwidth in a headless interconnect chip | |
JP2008079056A (ja) | 通信装置及びそれに用いる検索テーブル管理方法 | |
JP5787061B2 (ja) | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム | |
US10178018B2 (en) | Transmission and reception devices | |
JP7046983B2 (ja) | パケット伝送方法及び装置 | |
US7564860B2 (en) | Apparatus and method for workflow-based routing in a distributed architecture router | |
US20140304450A1 (en) | Switching device, packet control method, and data communication system | |
US10728178B2 (en) | Apparatus and method for distribution of congestion information in a switch | |
US10609188B2 (en) | Information processing apparatus, information processing system and method of controlling information processing system | |
CN100587680C (zh) | 管理分离总线上总线代理之间的数据流的方法和*** | |
JP4655733B2 (ja) | リング型二重化ネットワークにおける受信方法及び装置 | |
JP5949312B2 (ja) | 並列計算機システム、データ転送装置及び並列計算機システムの制御方法 | |
US9384139B2 (en) | Maintaining a system state cache | |
US10855609B2 (en) | Interconnect and method of operation of such an interconnect | |
US11038800B2 (en) | Techniques for reducing the overhead of providing responses in a computing network | |
JP2005045681A (ja) | スイッチネットワーク装置及びその転送制御方法 | |
JP5206477B2 (ja) | スケルチテーブル更新処理制御方法及び伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6079775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |