JP6075470B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6075470B2 JP6075470B2 JP2016004029A JP2016004029A JP6075470B2 JP 6075470 B2 JP6075470 B2 JP 6075470B2 JP 2016004029 A JP2016004029 A JP 2016004029A JP 2016004029 A JP2016004029 A JP 2016004029A JP 6075470 B2 JP6075470 B2 JP 6075470B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- case
- semiconductor device
- external connection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 239000011347 resin Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000001816 cooling Methods 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Inverter Devices (AREA)
Description
半導体装置は、矩形のケース1内を例えば6つに区分して配置された、二点鎖線で示す回路形成領域A〜Fを有し、それぞれの回路形成領域A〜Fには、例えばIGBTなどの半導体素子によって構成されるインバータ回路が配置されている。ケース1内の回路形成領域AとD、BとE、およびCとFには、それぞれ互いに対をなすインバータ回路が形成されている。
図2は、図1の半導体装置のII−II断面に沿って示す断面図であり、図3は、図1の半導体装置のIII−III断面に沿って示す断面図である。
ステップST1では、絶縁基板24の導電層24b等に半導体チップ22を半田付けすることにより、インバータ回路となる複数の回路形成領域A〜Fを構成する。このとき、絶縁基板24を冷却ベース板7上に配置し、半田付けしてもよい。
ステップST5では、ケース1の上面に蓋5を被せる。これにより、ケース1内の回路形成領域A〜Fが覆われるとともに、蓋5に一体に形成されている外部接続用端子板5a,5b,5cによって、ケース1の外周部に分散して配置された外部端子部6a,6b,6cと、端子集合部31〜33に配置された配線用端子板4a〜4cとが接触する。
ステップST7では、レーザ溶接を行った端子集合部31〜33内の接続部をモールド樹脂によって絶縁封止する(第2の封止工程)。
2 制御端子
4a,4b,4c 配線用端子板
5 蓋
5a,5b,5c 外部接続用端子板
6a,6b,6c 外部端子部
7 冷却ベース板
8 第1のモールド樹脂部
9 第2のモールド樹脂部
11,13 前後の側壁
12,14 左右の側壁
15 ***部
22 半導体チップ
23a,23b はんだ
24 絶縁基板
24a,24b,24c 導電層
25 アルミワイヤ
31〜33 端子集合部
A〜F 回路形成領域
Lb レーザ溶接部
Claims (9)
- ケース内に半導体素子を含む回路形成領域を有する半導体装置において、
それぞれ前記回路形成領域から引き出され、前記半導体素子と電気的に接続された第1,第2配線用端子板と、
前記ケースの底面から***した***部の上面側に形成され、前記第1,第2配線用端子板が配置された端子集合部と、
それぞれ一端及び他端を備え、前記他端が前記ケースに配置される外部端子部まで延長された第1,第2外部接続用端子板と、
を備え、
前記端子集合部において、前記第1配線用端子板と前記第1外部接続用端子板の一端とが接続された第1接続部と、前記第2配線用端子板と前記第2外部接続用端子板の一端とが接続された第2接続部とが、前記端子集合部に充填された樹脂によって絶縁保護されていることを特徴とする半導体装置。 - 前記ケースには、前記外部端子部がその外周部に分散して配置されていることを特徴とする請求項1記載の半導体装置。
- 前記外部端子部は、前記ケースと一体のものとして構成されていることを特徴とする請求項1記載の半導体装置。
- 前記端子集合部は、前記ケースの表面側に形成され、その開口面が前記回路形成領域の上方に位置していることを特徴とする請求項1記載の半導体装置。
- 前記回路形成領域が隣接する2つの領域に区分されており、
前記端子集合部は、2つの前記領域から等距離の位置に形成されていることを特徴とする請求項1記載の半導体装置。 - 前記第1,第2外部接続用端子板は、前記回路形成領域を覆う蓋部と一体のものとして構成されていることを特徴とする請求項1記載の半導体装置。
- 前記第1,第2外部接続用端子板は、前記端子集合部において前記第1,第2配線用端子板とそれぞれレーザ溶接によって接続されていることを特徴とする請求項1記載の半導体装置。
- 前記ケースは、当該ケースの底板として、前記回路形成領域に配置された半導体素子の発熱を外部に放出するための放熱用の金属板を有していることを特徴とする請求項1記載の半導体装置。
- ケース内に半導体素子を含む回路形成領域を有する半導体装置の製造方法において、
前記回路形成領域を構成する絶縁基板に半導体素子を半田付けする工程と、
第1,第2配線用端子板、前記ケースの底面から***した***部の上面側に形成された端子集合部、および外周部の所定位置に外部端子部が一体に構成された前記ケースを前記絶縁基板に対して装着する工程と、
前記半導体素子と前記第1,第2配線用端子板との間を電気的に接続するワイヤボンディング工程と、
前記回路形成領域内のワイヤ配線および半導体素子をモールド樹脂によって絶縁封止する第1の封止工程と、
前記外部端子部まで延長形成された第1,第2外部接続用端子板が一体に形成された蓋体により、前記ケース内の前記回路形成領域を覆う工程と、
前記端子集合部内で、前記第1外部接続用端子板と前記第1配線用端子板とを第1接続部で接続し、前記第2外部接続用端子板と前記第2配線用端子板とを第2接続部で接続するとともに、前記第1,第2接続部を前記モールド樹脂によって絶縁封止する第2の封止工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004029A JP6075470B2 (ja) | 2016-01-13 | 2016-01-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016004029A JP6075470B2 (ja) | 2016-01-13 | 2016-01-13 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012053329A Division JP5870777B2 (ja) | 2012-03-09 | 2012-03-09 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016054330A JP2016054330A (ja) | 2016-04-14 |
JP6075470B2 true JP6075470B2 (ja) | 2017-02-08 |
Family
ID=55745357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016004029A Active JP6075470B2 (ja) | 2016-01-13 | 2016-01-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6075470B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7038645B2 (ja) * | 2018-12-06 | 2022-03-18 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3769228B2 (ja) * | 2001-12-25 | 2006-04-19 | 三菱電機株式会社 | 電力半導体装置 |
JP4218243B2 (ja) * | 2002-01-30 | 2009-02-04 | 株式会社豊田自動織機 | 半導体装置 |
JP3958156B2 (ja) * | 2002-08-30 | 2007-08-15 | 三菱電機株式会社 | 電力用半導体装置 |
JP4803068B2 (ja) * | 2007-02-22 | 2011-10-26 | トヨタ自動車株式会社 | 半導体モジュール |
JP5176507B2 (ja) * | 2007-12-04 | 2013-04-03 | 富士電機株式会社 | 半導体装置 |
JP4935735B2 (ja) * | 2008-03-26 | 2012-05-23 | トヨタ自動車株式会社 | バスバー及びその製造方法 |
-
2016
- 2016-01-13 JP JP2016004029A patent/JP6075470B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016054330A (ja) | 2016-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3547333B2 (ja) | 電力変換装置 | |
US6184580B1 (en) | Ball grid array package with conductive leads | |
US6972479B2 (en) | Package with stacked substrates | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
JP5090063B2 (ja) | パワー半導体モジュール | |
JPWO2007026944A1 (ja) | 回路装置およびその製造方法 | |
JPH09172116A (ja) | 半導体装置 | |
EP3649671B1 (en) | Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method | |
JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
US9922906B2 (en) | Electronic device and manufacturing method of electronic device | |
JP5285347B2 (ja) | 回路装置 | |
JP6093093B2 (ja) | 半導体モジュール | |
JP6948855B2 (ja) | パワー半導体装置及びそれを用いた電力変換装置 | |
KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5870777B2 (ja) | 半導体装置およびその製造方法 | |
JP6075470B2 (ja) | 半導体装置およびその製造方法 | |
JP3169578B2 (ja) | 電子部品用基板 | |
JP2010109255A (ja) | 半導体装置 | |
JP2004088022A (ja) | 大電力用半導体装置 | |
WO2015052880A1 (ja) | 半導体装置及びその製造方法 | |
JP6769556B2 (ja) | 半導体装置及び半導体モジュール | |
JP2004048084A (ja) | 半導体パワーモジュール | |
JPH09246433A (ja) | モジュールの放熱構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6075470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |