JP6070100B2 - 回路設計方法、回路設計プログラムおよび回路設計装置 - Google Patents
回路設計方法、回路設計プログラムおよび回路設計装置 Download PDFInfo
- Publication number
- JP6070100B2 JP6070100B2 JP2012253541A JP2012253541A JP6070100B2 JP 6070100 B2 JP6070100 B2 JP 6070100B2 JP 2012253541 A JP2012253541 A JP 2012253541A JP 2012253541 A JP2012253541 A JP 2012253541A JP 6070100 B2 JP6070100 B2 JP 6070100B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- groups
- group
- flop
- circuit design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Locked Loop)等の発振器39は、クロックを出力する。FF34は、第1FF31に高周波数クロック信号CKHを供給するFFである。FF34のクロック端子CKにクロックが入力する。FF34の出力端子Qから出力された信号はインバータ37を介しFF34のデータ端子Dに入力する。これにより、FF34は、発振器39の出力信号を1回分周して出力する。FF34の出力は、各第1FF31のクロック端子CKに入力する。FF35は、第1FF32に低周波数クロック信号CKLを供給するFFである。FF35のクロック端子CKにFF34の出力が入力する。FF35の出力端子Qから出力された信号はインバータ37を介しFF35のデータ端子Dに入力する。これにより、FF35は、FF34の出力信号を1回分周して出力する。FF35の出力は、各第1FF32のクロック端子CKに入力する。バッファ38は、クロック信号の駆動能力を向上させる。
Processing Unit)11、表示装置12、入力装置13および出力装置14を備えている。さらに、コンピュータ10は、主記憶装置15、ハードディスクドライブ(HDD)16、記憶媒体用ドライブ17、通信インターフェース18および内部バス19を備えている。表示装置12は、例えば液晶パネル等の表示パネルを含み、処理結果等を表示する。入力装置13は、例えばキーボード、マウスおよびタッチパネル等であり、処理データ等を入力する。出力装置14は、例えばプリンタであり、処理結果等を出力する。主記憶装置15は、例えばDRAM(Dynamic
Random Access Memory)等の揮発性メモリであり、処理中のデータを記憶する。HDD16は、例えば処理中または処理後のデータを記憶する。記憶媒体用ドライブ17は、記憶媒体21に格納されたプログラムをインストールする際に用いる。または、処理後のデータを記憶媒体21に記憶させる。通信インターフェース18は、他のコンピュータ20と接続し、他のコンピュータ20とデータの送受信を行なう。内部バス19は、コンピュータ10内の各装置を接続する。コンピュータ10は、ソフトウエアと協働し、第1ユニットおよび第2ユニットとして機能する。
Disc Read Only Memory)ディスク、DVD(Digital Video Disc)ディスク、ブルーレイディスクまたはUSB(Universal
Serial Bus)メモリ等を用いることができる。記憶媒体21として、フラッシュメモリまたはHDD等を用いてもよい。
Design Constraints)等を用い初期のFF配置を行なう(ステップS10)。例えば、フロアプランを用い、ハードマクロの位置を検証し、ネットリスト上の全てのセルの配置をフレーム上に実施する。次に、CTS(Clock
Tree Synthesys)前のFF配置の最適化を行なう(ステップS12)。例えば、クロックが同期したレジスタおよびハードマクロにクロック信号のスキューが0として、DRC(Design
Rule Check)のエラー修正、タイミングの最適化、面積の削減および消費電力ー削減を行なう。次に、クロックツリーを作成する(ステップS14)。例えば、クロック信号用のバッファ等を配置する。
(付記1):コンピュータが実行する回路設計方法であって、複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けするステップと、前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置するステップと、を含むことを特徴とする回路設計方法。
(付記2):前記第2フリップフロップを配置するステップは、前記複数の第1グループのうち少なくとも一つの第1グループに含まれる前記複数の第1フリップフロップの座標に基づき、前記少なくとも一つの第1グループに対応する前記第2フリップフロップを配置するステップを含むことを特徴とする付記1記載の回路設計方法。
(付記3):前記第2フリップフロップを配置するステップは、前記少なくとも一つの第1グループに含まれる前記複数の第1フリップフロップの平均座標に、前記少なくとも一つの第1グループに対応する前記第2フリップフロップを配置するステップを含むことを特徴とする付記2記載の回路設計方法。
(付記4):前記第2フリップフロップに前記リセット信号を供給する第3フリップフロップから前記第2フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記第2フリップフロップの配置位置を前記第3フリップフロップに近づけるステップを含むことを特徴とする付記2または3記載の回路設計方法。
(付記5):前記第2フロップフリップから対応する第1グループに含まれる前記複数の第1フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記対応する第1グループを複数の第2グループにグループ分けするステップと、前記複数の第2グループごとに、前記第2フリップフロップを配置するステップと、を含むことを特徴とする付記1から4のいずれか一項記載の回路設計方法。
(付記6):前記対応する第1グループを複数の第2グループにグループ分けするステップは、前記対応する第1グループに含まれる前記複数の第1フリップフロップの座標に基づき、前記複数の第2グループにグループ分けするステップを含むことを特徴とする付記5記載の回路設計方法。
(付記7):前記複数の第2グループごとに、前記第2フリップフロップを配置するステップは、前記複数の第2グループのうち少なくとも一つの第2グループに含まれる前記複数の第1フリップフロップの座標に基づき、前記少なくとも一つの第2グループに対応する前記第2フリップフロップを配置するステップを含むことを特徴とする付記5または6記載の回路設計方法。
(付記8):コンピュータに、複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けさせ、前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置させることを特徴とする回路設計プログラム。
(付記9):複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けする第1ユニットと、前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置する第2ユニットと、を具備することを特徴とする回路設計装置。
31、32 第1FF
33 第2FF
41、42 第1グループ
43、44 第2グループ
50 第3FF
Claims (6)
- コンピュータが実行する回路設計方法であって、
複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けするステップと、
前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置するステップと、
前記第2フロップフリップから対応する第1グループに含まれる前記複数の第1フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記対応する第1グループを複数の第2グループにグループ分けするステップと、
前記複数の第2グループごとに、前記第2フリップフロップを配置するステップと、
を含むことを特徴とする回路設計方法。 - 前記第2フリップフロップを配置するステップは、前記複数の第1グループのうち少なくとも一つの第1グループに含まれる前記複数の第1フリップフロップの座標に基づき、前記少なくとも一つの第1グループに対応する前記第2フリップフロップを配置するステップを含むことを特徴とする請求項1記載の回路設計方法。
- 前記第2フリップフロップを配置するステップは、前記少なくとも一つの第1グループに含まれる前記複数の第1フリップフロップの平均座標に、前記少なくとも一つの第1グループに対応する前記第2フリップフロップを配置するステップを含むことを特徴とする請求項2記載の回路設計方法。
- 前記第2フリップフロップに前記リセット信号を供給する第3フリップフロップから前記第2フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記第2フリップフロップの配置位置を前記第3フリップフロップに近づけるステップを含むことを特徴とする請求項2または3記載の回路設計方法。
- コンピュータに、
複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けさせ、
前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置させ、
前記第2フロップフリップから対応する第1グループに含まれる前記複数の第1フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記対応する第1グループを複数の第2グループにグループ分けさせ、
前記複数の第2グループごとに、前記第2フリップフロップを配置させることを特徴とする回路設計プログラム。 - 複数の第1フリップフロップを、クロック周波数ごとに複数の第1グループにグループ分けする第1ユニットと、
前記複数の第1グループごとに、前記複数の第1フリップフロップにリセット信号を供給する第2フリップフロップを配置する第2ユニットと、
前記第2フロップフリップから対応する第1グループに含まれる前記複数の第1フリップフロップへの前記リセット信号の遅延時間が所望値を満足しない場合、前記対応する第1グループを複数の第2グループにグループ分けする第3ユニットと、
前記複数の第2グループごとに、前記第2フリップフロップを配置する第4ユニットと、
を具備することを特徴とする回路設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012253541A JP6070100B2 (ja) | 2012-11-19 | 2012-11-19 | 回路設計方法、回路設計プログラムおよび回路設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012253541A JP6070100B2 (ja) | 2012-11-19 | 2012-11-19 | 回路設計方法、回路設計プログラムおよび回路設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014102640A JP2014102640A (ja) | 2014-06-05 |
JP6070100B2 true JP6070100B2 (ja) | 2017-02-01 |
Family
ID=51025106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012253541A Expired - Fee Related JP6070100B2 (ja) | 2012-11-19 | 2012-11-19 | 回路設計方法、回路設計プログラムおよび回路設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6070100B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3851782B2 (ja) * | 2001-03-07 | 2006-11-29 | 株式会社東芝 | 半導体集積回路及びそのテスト方法 |
JP4131119B2 (ja) * | 2002-04-19 | 2008-08-13 | 富士通株式会社 | 半導体集積回路設計方法及び半導体集積回路設計プログラム |
JP4437741B2 (ja) * | 2004-11-26 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路の設計装置、半導体集積回路および半導体集積回路の設計プログラム |
JP4314233B2 (ja) * | 2005-11-07 | 2009-08-12 | 富士通株式会社 | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 |
JP2007300067A (ja) * | 2006-04-07 | 2007-11-15 | Toshiba Corp | 半導体集積回路装置およびその設計方法 |
US7676768B1 (en) * | 2006-05-19 | 2010-03-09 | Altera Corporation | Automatic asynchronous signal pipelining |
US7549137B2 (en) * | 2006-12-14 | 2009-06-16 | International Business Machines Corporation | Latch placement for high performance and low power circuits |
JP2009188093A (ja) * | 2008-02-05 | 2009-08-20 | Nec Corp | 半導体集積回路の設計装置、方法、及び、プログラム |
JP2012174226A (ja) * | 2011-02-24 | 2012-09-10 | Renesas Electronics Corp | 半導体集積回路のレイアウト設計方法 |
-
2012
- 2012-11-19 JP JP2012253541A patent/JP6070100B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014102640A (ja) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8566767B1 (en) | System and method for parametric intercoupling of static and dynamic analyses for synergistic integration in electronic design automation | |
US9659123B2 (en) | Systems and methods for flexibly optimizing processing circuit efficiency | |
JP4554509B2 (ja) | タイミング解析装置及びタイミング解析手法 | |
US9298869B2 (en) | Method for showing hierarchical structure for a given power intent described in a power intent description language with a design described in a hardware design description language, and associated apparatus and associated computer program product | |
US11263379B2 (en) | Hierarchical clock tree implementation | |
CN112906338B (zh) | 对物理分区结构进行时钟设计的方法、***和介质 | |
US10684642B2 (en) | Adaptive clock mesh wiring | |
KR102611888B1 (ko) | 스위칭 액티비티에 기초한 반도체 장치의 배치 방법 및 이에 의해 제조된 반도체 장치 | |
JP6070100B2 (ja) | 回路設計方法、回路設計プログラムおよび回路設計装置 | |
US10339241B1 (en) | Methods for incremental circuit design legalization during physical synthesis | |
JP2007142094A (ja) | フリップフロップ機能素子、半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計装置 | |
US8555231B2 (en) | Automatic wiring device, automatic wiring method, and automatic wiring program | |
US10289775B1 (en) | Systems and methods for assigning clock taps based on timing | |
JP2008204199A (ja) | 検証装置、検証方法及びプログラム | |
JP4992468B2 (ja) | 検証方法、検証装置及びプログラム | |
US11023646B2 (en) | Hierarchical clock tree construction based on constraints | |
JP5338919B2 (ja) | 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置 | |
TWI783773B (zh) | 用來建立關於電路特性之製程飄移模型以供進行電路模擬之方法及電路模擬系統 | |
US10885952B1 (en) | Memory data transfer and switching sequence | |
JP2011210053A (ja) | 半導体集積回路の設計方法、設計装置およびプログラム | |
JP4845400B2 (ja) | 半導体装置の設計方法および半導体装置 | |
JP2010211550A (ja) | 回路設計プログラム、回路設計方法および回路設計装置 | |
JP6428207B2 (ja) | 設計方法、設計装置及びプログラム | |
JP2014006564A (ja) | 半導体集積回路の設計方法及び設計プログラム | |
JP2014130513A (ja) | 電流モデル作成方法及びcad装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150729 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6070100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |