JP6066831B2 - 計算機システム及びキャッシュ制御方法 - Google Patents
計算機システム及びキャッシュ制御方法 Download PDFInfo
- Publication number
- JP6066831B2 JP6066831B2 JP2013111690A JP2013111690A JP6066831B2 JP 6066831 B2 JP6066831 B2 JP 6066831B2 JP 2013111690 A JP2013111690 A JP 2013111690A JP 2013111690 A JP2013111690 A JP 2013111690A JP 6066831 B2 JP6066831 B2 JP 6066831B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage
- cache
- server
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/311—In host system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
101 プロセッサ
102 メモリ
103 キャッシュデバイス
104 接続インタフェース
110 OS
111 キャッシュドライバ
120 アプリケーション
200 ストレージシステム
201 コントローラ
202 プロセッサ
203 メモリ
204 接続インタフェース
205 ストレージインタフェース
206 記憶媒体
210 ストレージ制御部
220 ストレージキャッシュ
230 ポリシ情報
400 スイッチ
Claims (16)
- アプリケーションが稼働するサーバ、及び、前記アプリケーションが使用するデータを格納するストレージシステムを備える計算機システムであって、
前記サーバは、第1のプロセッサ、第1のメモリ、一時的にデータを格納するサーバキャッシュが設定されるキャッシュデバイス、及び他の装置と接続するための第1のインタフェースを有し、
前記ストレージシステムは、第2のプロセッサ、第2のメモリ、及び他の装置と接続するための第2のインタフェースを含むコントローラ、並びに複数の記憶装置を有し、
前記サーバは、前記サーバを制御するオペレーティングシステムを有し、
前記ストレージシステムは、一時的にデータを格納するストレージキャッシュ、及び前記ストレージシステムを制御するストレージ制御部を有し、
前記オペレーティングシステムは、前記サーバキャッシュを制御するキャッシュドライバを含み、
前記ストレージ制御部は、データが格納されている記憶領域の識別情報及びデータサイズの閾値を含むポリシ情報を保持し、
前記オペレーティングシステムは、前記アプリケーションから前記サーバキャッシュに格納されていない第1のデータの読出要求を受信した場合、前記ストレージシステムに前記第1のデータの読出要求を送信し、
前記ストレージ制御部は、
前記サーバから前記第1のデータの読出要求を受信した場合、前記第1のデータが前記ストレージキャッシュに格納されているか否かを判定し、
前記第1のデータが前記ストレージキャッシュに格納されていないと判定された場合、前記記憶装置から前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信し、
前記第1のデータが前記ストレージキャッシュに格納されていると判定された場合、前記ストレージキャッシュから前記第1のデータを読み出し、
前記第1のデータが格納されている第1の記憶領域の識別情報に基づいて前記ポリシ情報を参照して、前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいか否かを判定し、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいと判定された場合、前記第1のデータ及び前記サーバキャッシュへの前記第1のデータの格納を指示する判定結果を前記サーバに送信し、前記ストレージキャッシュに格納されている前記第1のデータを無効化し、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値以下であると判定された場合、前記第1のデータ及び前記サーバキャッシュへの前記第1のデータの格納を禁止する判定結果を前記サーバに送信し、
前記オペレーティングシステムは、
前記ストレージシステムから前記第1のデータを受信した場合、前記第1のデータとともに受信した前記判定結果に基づいて、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納するか否かを判定し、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納すると判定された場合、前記第1のデータを前記アプリケーションに送信し、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納し、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納しないと判定された場合、前記第1のデータを前記アプリケーションに送信することを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記オペレーティングシステムは、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する場合に、前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定し、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択し、
前記ストレージシステムに、前記第2のデータが置き換えられる旨を通知する置き換え通知を送信し、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納し、
前記ストレージ制御部は、
前記置き換え通知を受信した場合、前記記憶装置から前記第2のデータを読み出し、
読み出された前記第2のデータを前記ストレージキャッシュに格納することを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記オペレーティングシステムは、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する場合に、前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定し、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択し、
前記ストレージシステムに、前記第2のデータを含む置き換え通知を送信し、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納し、
前記ストレージ制御部は、前記置き換え通知を受信した場合、前記置き換え通知に含まれる前記第2のデータを前記ストレージキャッシュに格納することを特徴とする計算機システム。 - 請求項2又は請求項3に記載の計算機システムであって、
前記ストレージシステムに、複数の前記サーバが接続され、
二つ以上の前記サーバの前記サーバキャッシュに同一の第3のデータが格納され、
前記ストレージ制御部は、
前記二つ以上のサーバのうちの一つの前記サーバから前記第3のデータの書込要求を受信した場合、前記ストレージキャッシュに格納されている前記第3のデータを更新し、
前記二つ以上のサーバに前記第3のデータを無効化する旨の指示を送信することを特徴とする計算機システム。 - アプリケーションが稼働するサーバ、及び、前記アプリケーションが使用するデータを格納するストレージシステムを備える計算機システムにおけるキャッシュ制御方法であって、
前記サーバは、第1のプロセッサ、第1のメモリ、一時的にデータを格納するサーバキャッシュが設定されるキャッシュデバイス、及び他の装置と接続するための第1のインタフェースを有し、
前記ストレージシステムは、第2のプロセッサ、第2のメモリ、及び他の装置と接続するための第2のインタフェースを含むコントローラ、並びに複数の記憶装置を有し、
前記サーバは、前記サーバを制御するオペレーティングシステムを有し、
前記ストレージシステムは、一時的にデータを格納するストレージキャッシュ、及び前記ストレージシステムを制御するストレージ制御部を有し、
前記オペレーティングシステムは、前記サーバキャッシュを制御するキャッシュドライバを含み、
前記ストレージ制御部は、データが格納されている記憶領域の識別情報及びデータサイズの閾値を含むポリシ情報を保持し、
前記キャッシュ制御方法は、
前記オペレーティングシステムが、前記アプリケーションから前記サーバキャッシュに格納されていない第1のデータの読出要求を受信した場合、前記ストレージシステムに前記第1のデータの読出要求を送信する第1のステップと、
前記ストレージ制御部が、前記サーバから前記第1のデータの読出要求を受信した場合、前記第1のデータが前記ストレージキャッシュに格納されているか否かを判定する第2のステップと、
前記ストレージ制御部が、前記第1のデータが前記ストレージキャッシュに格納されていると判定された場合、前記ストレージキャッシュから前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信する第3のステップと、
前記ストレージ制御部が、前記第1のデータが前記ストレージキャッシュに格納されていないと判定された場合、前記記憶装置から前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信する第4のステップと、
前記オペレーティングシステムが、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信する第5のステップと、を含み、
前記第3のステップは、
前記ストレージキャッシュから前記第1のデータを読み出すステップと、
前記第1のデータが格納されている第1の記憶領域の識別情報に基づいて前記ポリシ情報を参照し、前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいか否かを判定するステップと、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいと判定された場合、前記第1のデータ及び前記サーバキャッシュへの前記第1のデータの格納を指示する判定結果を前記サーバに送信し、前記ストレージキャッシュに格納されている前記第1のデータを無効化するステップと、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値以下であると判定された場合、前記第1のデータ及び前記サーバキャッシュへの前記第1のデータの格納を禁止する判定結果を前記サーバに送信するステップと、を含み、
前記第5のステップは、
前記第1のデータとともに受信した前記判定結果に基づいて、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納するか否かを判定する第6のステップと、
前記サーバキャッシュに前記第1のデータを格納すると判定された場合、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信し、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する第7のステップと、
前記サーバキャッシュに前記第1のデータを格納しないと判定された場合、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信する第8のステップと、を含むことを特徴とするキャッシュ制御方法。 - 請求項5に記載のキャッシュ制御方法であって、
前記第7のステップは、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定するステップと、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択するステップと、
前記ストレージシステムに、前記第2のデータが置き換えられる旨を通知する置き換え通知を送信するステップと、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納するステップと、を含み、
前記キャッシュ制御方法は、
前記ストレージ制御部が、前記置き換え通知を受信した場合、前記記憶装置から前記第2のデータを読み出すステップと、
前記ストレージ制御部が、読み出された前記第2のデータを前記ストレージキャッシュに格納するステップと、を含むことを特徴とするキャッシュ制御方法。 - 請求項5に記載のキャッシュ制御方法であって、
前記第7のステップは、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定するステップと、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択するステップと、
前記ストレージシステムに、前記第2のデータを含む置き換え通知を送信するステップと、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納するステップと、を含み、
前記キャッシュ制御方法は、前記ストレージ制御部が、前記置き換え通知を受信した場合、前記置き換え通知に含まれる前記第2のデータを前記ストレージキャッシュに格納するステップを含むことを特徴とするキャッシュ制御方法。 - 請求項6又は請求項7に記載のキャッシュ制御方法であって、
前記ストレージシステムに、複数の前記サーバが接続され、
二つ以上の前記サーバの前記サーバキャッシュに同一の第3のデータが格納され、
前記キャッシュ制御方法は、
前記ストレージ制御部が、前記二つ以上のサーバのうちの一つの前記サーバから前記第3のデータの書込要求を受信した場合、前記ストレージキャッシュに格納されている前記第3のデータを更新するステップと、
前記ストレージ制御部が、前記二つ以上のサーバに前記第3のデータを無効化する旨の指示を送信するステップと、を含むことを特徴とするキャッシュ制御方法。 - アプリケーションが稼働するサーバ、及び、前記アプリケーションが使用するデータを格納するストレージシステムを備える計算機システムであって、
前記サーバは、第1のプロセッサ、第1のメモリ、一時的にデータを格納するサーバキャッシュが設定されるキャッシュデバイス、及び他の装置と接続するための第1のインタフェースを有し、
前記ストレージシステムは、第2のプロセッサ、第2のメモリ、及び他の装置と接続するための第2のインタフェースを含むコントローラ、並びに複数の記憶装置を有し、
前記サーバは、前記サーバを制御するオペレーティングシステムを有し、
前記ストレージシステムは、一時的にデータを格納するストレージキャッシュ、及び前記ストレージシステムを制御するストレージ制御部を有し、
前記オペレーティングシステムは、
前記サーバキャッシュを制御するキャッシュドライバを含み、
データが格納されている記憶領域の識別情報及びデータサイズの閾値を含むポリシ情報を保持し、
前記オペレーティングシステムは、
前記アプリケーションから前記サーバキャッシュに格納されていない第1のデータの読出要求を受信した場合、前記第1のデータが格納されている第1の記憶領域の識別情報に基づいて前記ポリシ情報を参照し、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいか否かを判定し、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいと判定された場合、前記サーバキャッシュに前記第1のデータを格納する旨の判定結果及び前記第1のデータの読出要求を前記ストレージシステムに送信し、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信し、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納し、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値以下であると判定された場合、前記サーバキャッシュに前記第1のデータを格納しない旨の判定結果及び前記第1のデータの読出要求を前記ストレージシステムに送信し、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信し、
前記ストレージ制御部は、
前記サーバから前記第1のデータの読出要求を受信した場合、前記第1のデータが前記ストレージキャッシュに格納されているか否かを判定し、
前記第1のデータが前記ストレージキャッシュに格納されていないと判定された場合、前記記憶装置から前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信し、
前記第1のデータが前記ストレージキャッシュに格納されていると判定された場合、前記ストレージキャッシュから前記第1のデータを読み出し、
前記第1のデータの読出要求とともに受信した前記判定結果に基づいて、前記サーバキャッシュに前記第1のデータを格納するか否かを判定し、
前記サーバキャッシュに前記第1のデータを格納しないと判定された場合、読み出された前記第1のデータを前記サーバに送信し、
前記サーバキャッシュに前記第1のデータを格納すると判定された場合、読み出された前記第1のデータを前記サーバに送信し、前記ストレージキャッシュに格納されている前記第1のデータを無効化することを特徴とする計算機システム。 - 請求項9に記載の計算機システムであって、
前記オペレーティングシステムは、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する場合に、前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定し、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択し、
前記ストレージシステムに、前記第2のデータが置き換えられる旨を通知する置き換え通知を送信し、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納し、
前記ストレージ制御部は、
前記置き換え通知を受信した場合、前記記憶装置から前記第2のデータを読み出し、
読み出された前記第2のデータを前記ストレージキャッシュに格納することを特徴とする計算機システム。 - 請求項9に記載の計算機システムであって、
前記オペレーティングシステムは、
前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する場合に、前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定し、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択し、
前記ストレージシステムに、前記第2のデータを含む置き換え通知を送信し、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納し、
前記ストレージ制御部は、前記置き換え通知を受信した場合、前記置き換え通知に含まれる前記第2のデータを前記ストレージキャッシュに格納することを特徴とする計算機システム。 - 請求項10又は請求項11に記載の計算機システムであって、
前記ストレージシステムに、複数の前記サーバが接続され、
二つ以上の前記サーバの前記サーバキャッシュに同一の第3のデータが格納され、
前記ストレージ制御部は、
前記二つ以上のサーバのうちの一つの前記サーバから前記第3のデータの書込要求を受信した場合、前記ストレージキャッシュに格納されている前記第3のデータを更新し、
前記二つ以上のサーバに前記第3のデータを無効化する旨の指示を送信することを特徴とする計算機システム。 - アプリケーションが稼働するサーバ、及び、前記アプリケーションが使用するデータを格納するストレージシステムを備える計算機システムにおけるキャッシュ制御方法であって、
前記サーバは、第1のプロセッサ、第1のメモリ、一時的にデータを格納するサーバキャッシュが設定されるキャッシュデバイス、及び他の装置と接続するための第1のインタフェースを有し、
前記ストレージシステムは、第2のプロセッサ、第2のメモリ、及び他の装置と接続するための第2のインタフェースを含むコントローラ、並びに複数の記憶装置を有し、
前記サーバは、前記サーバを制御するオペレーティングシステムを有し、
前記ストレージシステムは、一時的にデータを格納するストレージキャッシュ、及び前記ストレージシステムを制御するストレージ制御部を有し、
前記オペレーティングシステムは、
前記サーバキャッシュを制御するキャッシュドライバを含み、
データが格納されている記憶領域の識別情報及びデータサイズの閾値を含むポリシ情報を保持し、
前記キャッシュ制御方法は、
前記オペレーティングシステムが、前記アプリケーションから前記サーバキャッシュに格納されていない第1のデータの読出要求を受信した場合、前記ストレージシステムに前記第1のデータの読出要求を送信する第1のステップと、
前記ストレージ制御部が、前記サーバから前記第1のデータの読出要求を受信した場合、前記第1のデータが前記ストレージキャッシュに格納されているか否かを判定する第2のステップと、
前記ストレージ制御部が、前記第1のデータが前記ストレージキャッシュに格納されていると判定された場合、前記ストレージキャッシュから前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信する第3のステップと、
前記ストレージ制御部が、前記第1のデータが前記ストレージキャッシュに格納されていないと判定された場合、前記記憶装置から前記第1のデータを読み出して、読み出された前記第1のデータを前記サーバに送信する第4のステップと、
前記オペレーティングシステムが、前記ストレージシステムから受信した前記第1のデータを前記アプリケーションに送信する第5のステップと、を含み、
前記第1のステップは、
前記第1のデータが格納されている第1の記憶領域の識別情報に基づいて前記ポリシ情報を参照し、前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいか否かを判定するステップと、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいと判定された場合、前記サーバキャッシュに前記第1のデータを格納する旨の判定結果及び前記第1のデータの読出要求を前記ストレージシステムに送信するステップと、
前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値以下であると判定された場合、前記サーバキャッシュに前記第1のデータを格納しない旨の判定結果及び前記第1のデータの読出要求を前記ストレージシステムに送信するステップと、を含み、
前記第5のステップは、前記第1のデータのデータサイズが前記第1の記憶領域に対応するデータサイズの閾値より大きいと判定された場合に、前記サーバキャッシュに前記ストレージシステムから受信した前記第1のデータを格納する第6のステップを含み、
前記第3のステップは、
前記ストレージキャッシュから前記第1のデータを読み出すステップと、
前記第1のデータの読出要求とともに受信した前記判定結果に基づいて、前記サーバキャッシュに前記第1のデータを格納するか否かを判定するステップと、
前記サーバキャッシュに前記第1のデータを格納しないと判定された場合、読み出された前記第1のデータを前記サーバに送信するステップと、
前記サーバキャッシュに前記第1のデータを格納すると判定された場合、読み出された前記第1のデータを前記サーバに送信し、前記ストレージキャッシュに格納されている前記第1のデータを無効化するステップと、を含むことを特徴とするキャッシュ制御方法。 - 請求項13に記載のキャッシュ制御方法であって、
前記第6のステップは、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定するステップと、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択するステップと、
前記ストレージシステムに、前記第2のデータが置き換えられる旨を通知する置き換え通知を送信するステップと、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納するステップと、を含み、
前記キャッシュ制御方法は、
前記ストレージ制御部が、前記置き換え通知を受信した場合、前記記憶装置から前記第2のデータを読み出すステップと、
前記ストレージ制御部が、読み出された前記第2のデータを前記ストレージキャッシュに格納するステップと、を含むことを特徴とするキャッシュ制御方法。 - 請求項13に記載のキャッシュ制御方法であって、
前記第6のステップは、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できるか否かを判定するステップと、
前記サーバキャッシュに前記第1のデータを格納する記憶領域を確保できないと判定された場合、前記サーバキャッシュに格納されているデータの中から前記第1のデータと置き換える第2のデータを選択するステップと、
前記ストレージシステムに、前記第2のデータを含む置き換え通知を送信するステップと、
前記第2のデータが格納されている記憶領域に前記ストレージシステムから受信した前記第1のデータを格納するステップと、を含み、
前記キャッシュ制御方法は、前記ストレージ制御部が、前記置き換え通知を受信した場合、前記置き換え通知に含まれる前記第2のデータを前記ストレージキャッシュに格納するステップを含むことを特徴とするキャッシュ制御方法。 - 請求項14又は請求項15に記載のキャッシュ制御方法であって、
前記ストレージシステムに、複数の前記サーバが接続され、
二つ以上の前記サーバの前記サーバキャッシュに同一の第3のデータが格納され、
前記キャッシュ制御方法は、
前記ストレージ制御部が、前記二つ以上のサーバのうちの一つの前記サーバから前記第3のデータの書込要求を受信した場合、前記ストレージキャッシュに格納されている前記第3のデータを更新するステップと、
前記ストレージ制御部が、前記二つ以上のサーバに前記第3のデータを無効化する旨の指示を送信するステップと、を含むことを特徴とするキャッシュ制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013111690A JP6066831B2 (ja) | 2013-05-28 | 2013-05-28 | 計算機システム及びキャッシュ制御方法 |
US14/287,206 US9304918B2 (en) | 2013-05-28 | 2014-05-27 | Computer system and cache control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013111690A JP6066831B2 (ja) | 2013-05-28 | 2013-05-28 | 計算機システム及びキャッシュ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014232349A JP2014232349A (ja) | 2014-12-11 |
JP6066831B2 true JP6066831B2 (ja) | 2017-01-25 |
Family
ID=51986508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013111690A Expired - Fee Related JP6066831B2 (ja) | 2013-05-28 | 2013-05-28 | 計算機システム及びキャッシュ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9304918B2 (ja) |
JP (1) | JP6066831B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901477B2 (en) * | 2002-04-01 | 2005-05-31 | Emc Corporation | Provision of a victim cache within a storage cache hierarchy |
JP4631301B2 (ja) * | 2004-03-31 | 2011-02-16 | 株式会社日立製作所 | 記憶装置のキャッシュ管理方法 |
JP2010237739A (ja) | 2009-03-30 | 2010-10-21 | Fujitsu Ltd | キャッシュ制御装置,情報処理装置およびキャッシュ制御プログラム |
US20110087833A1 (en) | 2009-10-08 | 2011-04-14 | Advanced Micro Devices, Inc. | Local nonvolatile write-through cache for a data server having network-based data storage, and related operating methods |
-
2013
- 2013-05-28 JP JP2013111690A patent/JP6066831B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-27 US US14/287,206 patent/US9304918B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140359227A1 (en) | 2014-12-04 |
US9304918B2 (en) | 2016-04-05 |
JP2014232349A (ja) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10042560B2 (en) | Method and storage array for processing a write data request | |
US9495294B2 (en) | Enhancing data processing performance by cache management of fingerprint index | |
JP5349897B2 (ja) | ストレージシステム | |
US10061706B2 (en) | System and method for eviction and replacement in large content-addressable flash caches | |
US9280478B2 (en) | Cache rebuilds based on tracking data for cache entries | |
JP6106028B2 (ja) | サーバ及びキャッシュ制御方法 | |
JP2018125025A (ja) | 適応持続性システム、方法、インタフェース | |
JP2016170583A (ja) | メモリシステムおよび情報処理システム | |
US20060174074A1 (en) | Point-in-time copy operation | |
US9658957B2 (en) | Systems and methods for managing data input/output operations | |
JP2008198049A (ja) | ストレージシステム | |
US20170177489A1 (en) | Data deduplication system and method in a storage array | |
US9378152B2 (en) | Systems and methods for I/O processing using out-of-band hinting to block driver or storage controller | |
US8898357B1 (en) | Storage integration plugin for virtual servers | |
WO2015167435A1 (en) | Cache management | |
JP2019169101A (ja) | 電子機器、コンピュータシステム、および制御方法 | |
CN108228088B (zh) | 用于管理存储***的方法和设备 | |
JP6171084B2 (ja) | ストレージシステム | |
US20120047330A1 (en) | I/o efficiency of persistent caches in a storage system | |
Han et al. | Remap-based inter-partition copy for arrayed solid-state drives | |
JP2015184883A (ja) | 計算機システム | |
JP6066831B2 (ja) | 計算機システム及びキャッシュ制御方法 | |
US20140337583A1 (en) | Intelligent cache window management for storage systems | |
US20210263648A1 (en) | Method for managing performance of logical disk and storage array | |
KR101831126B1 (ko) | 스토리지 내의 데이터 처리 장치의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6066831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |