JP6066651B2 - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP6066651B2 JP6066651B2 JP2012217022A JP2012217022A JP6066651B2 JP 6066651 B2 JP6066651 B2 JP 6066651B2 JP 2012217022 A JP2012217022 A JP 2012217022A JP 2012217022 A JP2012217022 A JP 2012217022A JP 6066651 B2 JP6066651 B2 JP 6066651B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time
- switching element
- power supply
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Or Security For Electrophotography (AREA)
Description
後述する実施例との比較のために、背景技術で示した図7(a)及び図8(a)の従来のDC/DCコンバータの構成及び動作について説明する。
図7(a)は、従来の降圧型のDC/DCコンバータを示す図である。電界効果トランジスタ等のスイッチング素子FET1は、入力電圧Vinを供給され、後述するコンパレータCmp0によりオンオフを制御されてスイッチング動作を行う。スイッチング素子FET1がスイッチング動作を行うと、インダクタLsにパルス電圧が供給される。インダクタLsに供給されたパルス電圧は、インダクタLs、ダイオードDs、コンデンサCsよって直流電圧に変換され、出力電圧Voutとして出力される。出力電圧Voutは、コンパレータCmp0の非反転入力端子(以下、V+端子という)にも供給される。
図8(a)に電流連続型のDC/DCコンバータの構成を示す。図7(a)で説明した構成と同じものには同じ符号を付し、説明は省略する。電流連続型のDC/DCコンバータは、出力電圧Voutと基準電圧Vref1をオペアンプOP1で比較する。オペアンプOP1は誤差増幅器であり、オペアンプOP1の出力は誤差増幅信号としてコンパレータCmp0のV−端子に供給される。一方、コンパレータCmp0のV+端子には、三角波発生装置OSCから三角波が入力される。コンパレータCmp0は、V−端子に入力された誤差増幅信号とV+端子に入力された三角波を比較してスイッチング素子FET1のスイッチング動作を制御する。よって、スイッチング素子FET1のスイッチング周波数は、三角波発生装置OSCが生成する三角波の周波数と同じとなり、スイッチング素子FET1のオンデューティを増減させることで出力電圧Voutを安定化させる。
図1に実施例1のDC/DCコンバータの回路図を示す。本実施例の特徴は、誤差検出を行う誤差検出手段としてのコンパレータCmp1と、スイッチング素子FET1を駆動する制御手段としてのコンパレータCmp2の間に、抵抗Rc、コンデンサCaからなる決定手段としてのタイマ回路を設けたことである。これにより、スイッチング素子FET1のオフ時間toffを概ね一定とし、電流連続型のDC/DCコンバータを構成する。
図2(a)に、図1で説明したDC/DCコンバータの動作を説明する波形図を示す。図2(a)には、上から、スイッチング素子FET1のゲートVgの電圧波形、コンパレータCmp1のV1+端子及びV1−端子の電圧波形、コンパレータCmp2のV2+端子及びV2−端子の電圧波形を示す。尚、V1+端子及びV2+端子の波形を実線で示し、V1−端子及びV2−端子の波形を破線で示す。更に、図2(a)には、スイッチング素子FET1のドレイン電流Idの波形、ダイオードDsの順方向に流れる電流である回生電流If、出力電流Ioutの波形をそれぞれ示す。
図2(b)に示すように、スイッチング素子FET1の制御端子とコンパレータCmp2の出力の間に、スイッチング素子FET1のノイズ防止のためのゲート抵抗Rgを接続してもよい。また、高い出力電圧Voutを得たい場合等コンパレータCmp1の入力耐圧を超えないようにするために、出力電圧Voutを分圧抵抗Ra、Rbで分圧し、コンパレータCmp1のV1−端子に入力してもよい。更に、コンデンサCaの一端に、コンパレータCmp1に流れる電流を制限するために放電抵抗Rdを接続したり、コンパレータCmp1にシュミットトリガ特性を付加しノイズを防止するための正帰還抵抗Reを付加したりしてもよい。また、基準電圧Vref1と基準電圧Vref2を、共通の定電圧源から得てもよい。例えば、ツェナーダイオードZD1のカソード側を、電圧降下のための抵抗R5を介して入力電圧Vinに接続し、更にツェナーダイオードZD1のカソード側をコンパレータCmp1のV1+端子及びコンパレータCmp2のV2+端子に接続する。このとき、ツェナーダイオードZD1のツェナー電圧を、コンパレータCmp1のV1+端子及びコンパレータCmp2のV2+端子に入力する共通の基準電圧として、基準電圧Vref3とすればよい。尚、コンパレータCmp1のV1+端子に接続されるツェナーダイオードZD1は、例えばシャントレギュレータでもよく、一定の電圧を発生する定電圧源であればよい。
図3に実施例2のDC/DCコンバータの回路図を示す。本実施例では、実施例1の図1で説明したコンパレータCmp1及びCmp2について、入力端子の論理が共に逆になっている。これにより、本実施例では、スイッチング素子FET1のオン時間tonを概ね一定とし、電流連続型のDC/DCコンバータを構成する。尚、実施例1の図1で説明した構成と同じものには同じ符号を付し、説明は省略する。
図4(a)に、図3で説明したDC/DCコンバータの動作を説明する波形図を示す。尚、図4(a)は、実施例1の図2(a)のコンパレータCmp1に対してコンパレータCmp3についての電圧波形、コンパレータCmp2に対してコンパレータCmp4についての電圧波形を示している他は、実施例1の図2(a)と同様の波形図を示している。
実施例1の図2(b)に示した回路図と同様、図4(b)に示すように、ゲート抵抗Rgや、分圧抵抗Ra、Rb、コンデンサCaの放電抵抗Rd、コンパレータCmp3にシュミットトリガ特性を付加するための正帰還抵抗Reを付加してもよい。また、基準電圧Vref1と基準電圧Vref2を、ツェナーダイオードZD1を用いた共通の定電圧源から得て基準電圧Vref3としてもよい。
図5(a)に実施例3のDC/DCコンバータの回路図を示す。本実施例は、図3に示した実施例2のDC/DCコンバータに、スイッチング素子FET1に流れるドレイン電流Idを制限する制限手段であるドレイン電流リミット回路(以下、単にリミット回路とする)を設けたことが特徴である。更に、リミット回路によってドレイン電流Idにリミットがかかった際、そのリミット動作を規定時間継続させる制限時間決定手段である新たなタイマ回路を設けたことが特徴である。尚、本実施例の新たなタイマ回路を実施例1、2のタイマ回路と区別するため、以降、リミット動作用タイマ回路と記載する。本実施例では、リミット回路とリミット動作用タイマ回路を設けることにより、DC/DCコンバータの出力電流Ioutが過大になった場合に、出力電圧Voutを低下させることができる。
図5(a)のDC/DCコンバータにおいて、出力電流Ioutが過大となった場合の動作を図5(b)に示す。尚、図5(b)は、実施例2の図4(a)と同様の波形図を示している。本実施例のリミット回路は、第二抵抗である電流検出抵抗Ris、第三抵抗である抵抗R2、トランジスタTr1から構成される。電流検出抵抗Risは、入力電圧Vinとスイッチング素子FET1の間に接続され、一端がトランジスタTr1のエミッタに、他端が抵抗R2を介してトランジスタTr1のベースに接続されている。トランジスタTr1のコレクタには、後述するリミット動作用タイマ回路が接続されている。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図6に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1〜3で説明した電流連続型のDC/DCコンバータを電源装置400として備えている。尚、実施例1〜3の電流連続型のDC/DCコンバータを電源装置400として搭載可能な画像形成装置は、図6に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
Cmp2 コンパレータ
Ca コンデンサ
FET1 スイッチングFET
Ls インダクタ
Rc 抵抗
Claims (15)
- 入力電圧を降圧し前記入力電圧よりも低い出力電圧を出力する電源装置において、
パルス電圧が供給されることにより電圧を出力するインダクタと、
前記インダクタに前記パルス電圧を出力するためにオンオフされるスイッチング素子と、
前記インダクタから出力される電圧と基準電圧との誤差に応じた電圧を出力する誤差検出手段と、
前記誤差検出手段により出力された電圧に基づき前記スイッチング素子のオンオフを制御する制御手段と、
第一抵抗と第一コンデンサとを有し、前記スイッチング素子のオン時間又はオフ時間を決定する決定手段と、を備え、
前記第一抵抗は、前記誤差検出手段の出力を前記制御手段に供給するためのラインと前記スイッチング素子の電圧入力側のラインとの間に接続され、前記第一コンデンサは、前記誤差検出手段の出力を前記制御手段に供給するためのラインと基準電位との間に接続されていることを特徴とする電源装置。 - 前記誤差検出手段は、前記第一コンデンサに充電された電荷を放電することにより前記決定手段をリセットし、
前記決定手段は、前記スイッチング素子のオン時間又はオフ時間を、前記誤差検出手段によりリセットされてから前記第一コンデンサが所定電圧に充電されるまでの時間により決定することを特徴とする請求項1に記載の電源装置。 - 前記所定電圧は、前記入力電圧より低いことを特徴とする請求項2に記載の電源装置。
- 前記誤差検出手段は、第一コンパレータであり、
前記制御手段は、第二コンパレータであることを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。 - 前記第一コンパレータは、反転入力端子に前記出力電圧が入力され、
前記第二コンパレータは、反転入力端子に前記決定手段を介して前記誤差検出手段が接続され、
前記決定手段は、前記スイッチング素子のオフ時間を決定することを特徴とする請求項4に記載の電源装置。 - 前記第一コンパレータは、非反転入力端子に前記出力電圧が入力され、
前記第二コンパレータは、非反転入力端子に前記決定手段を介して前記誤差検出手段が接続され、
前記決定手段は、前記スイッチング素子のオン時間を決定することを特徴とする請求項4に記載の電源装置。 - 前記スイッチング素子に流れる電流を制限する制限手段と、
前記制限手段により制限される時間を決定する制限時間決定手段と、
を備えることを特徴とする請求項1乃至6のいずれか1項に記載の電源装置。 - 前記制限手段は、
前記入力電圧と前記スイッチング素子の間に接続された第二抵抗と、
前記第二抵抗の一端がエミッタに接続されたトランジスタと、
前記第二抵抗の他端と前記トランジスタのベースとの間に接続された第三抵抗と、
を有することを特徴とする請求項7に記載の電源装置。 - 前記制限時間決定手段は、
並列に接続された第二コンデンサと第四抵抗を有し、
前記第二コンデンサと前記第四抵抗の接続点の一方は、前記トランジスタのコレクタに接続され、
前記第二コンデンサと前記第四抵抗の他方の接続点はグランドに接続され、
前記第二コンデンサと前記第四抵抗の一方の接続点は、ダイオードを介して前記誤差検出手段又は前記制御手段に接続されることを特徴とする請求項8に記載の電源装置。 - 前記制限手段は、前記トランジスタがオンになることにより前記第二コンデンサを前記入力電圧に充電し、
前記制限時間決定手段は、前記制限手段により制限される時間を、前記第二コンデンサが前記入力電圧に充電されてから前記基準電圧に放電されるまでの時間により決定することを特徴とする請求項9に記載の電源装置。 - 前記基準電圧を生成する定電圧源を備えることを特徴とする請求項1乃至10のいずれか1項に記載の電源装置。
- 前記定電圧源は、ツェナーダイオードを有することを特徴とする請求項11に記載の電源装置。
- 前記定電圧源は、シャントレギュレータを有することを特徴とする請求項11に記載の電源装置。
- 前記誤差検出手段は、前記出力電圧を分圧した電圧が入力されることを特徴とする請求項1乃至13のいずれか1項に記載の電源装置。
- 記録材に画像形成を行う画像形成装置であって、
請求項1乃至14のいずれか1項に記載の電源装置を備えることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217022A JP6066651B2 (ja) | 2012-09-28 | 2012-09-28 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217022A JP6066651B2 (ja) | 2012-09-28 | 2012-09-28 | 電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072977A JP2014072977A (ja) | 2014-04-21 |
JP6066651B2 true JP6066651B2 (ja) | 2017-01-25 |
Family
ID=50747723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012217022A Expired - Fee Related JP6066651B2 (ja) | 2012-09-28 | 2012-09-28 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6066651B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10304555A (ja) * | 1997-04-18 | 1998-11-13 | Oki Electric Ind Co Ltd | Dc/dcコンバータの制御回路 |
JP4980588B2 (ja) * | 2005-06-21 | 2012-07-18 | ローム株式会社 | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
JP5340721B2 (ja) * | 2008-12-26 | 2013-11-13 | 富士通セミコンダクター株式会社 | 電源装置 |
JP2011101521A (ja) * | 2009-11-06 | 2011-05-19 | Canon Inc | 電源装置及び電子機器 |
-
2012
- 2012-09-28 JP JP2012217022A patent/JP6066651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014072977A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5950635B2 (ja) | 電源装置及び画像形成装置 | |
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
US9106148B2 (en) | Power supply apparatus and image forming apparatus | |
JP7114364B2 (ja) | 電源装置及び画像形成装置 | |
JP2017017847A (ja) | 電源装置及び画像形成装置 | |
JP2014128093A (ja) | 電源装置及びこれを備えた画像形成装置 | |
JP6049290B2 (ja) | Dc/dcコンバータ及びdc/dcコンバータを搭載した画像形成装置 | |
US20160036335A1 (en) | Rectifying and smoothing circuit, power supply device and image forming apparatus | |
US9235184B2 (en) | High-voltage power supply apparatus and image forming apparatus | |
JP5102318B2 (ja) | 一次側制御のスイッチングレギュレータ | |
US8605468B2 (en) | Switching power supply and image forming apparatus with EMF reduction of the current sense circuit | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP5010646B2 (ja) | スイッチング電源装置 | |
JP2014050246A (ja) | 電源装置及び画像形成装置 | |
JP3536683B2 (ja) | 高圧電源装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP6066651B2 (ja) | 電源装置及び画像形成装置 | |
JP6399761B2 (ja) | 電源装置及び画像形成装置 | |
CN109581027B (zh) | 交流电压检测装置、图像形成装置及产业机械 | |
JP5862312B2 (ja) | スイッチング電源 | |
JP2020141458A (ja) | 電源装置及び画像形成装置 | |
JP6066741B2 (ja) | 電源装置及び画像形成装置 | |
JP2015104226A (ja) | Dc/dcコンバータ、電源装置、電子機器および画像形成装置 | |
JP2015080299A (ja) | 電源装置及び画像形成装置 | |
JP2015211615A (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150916 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6066651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |