JP6064928B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6064928B2
JP6064928B2 JP2014024988A JP2014024988A JP6064928B2 JP 6064928 B2 JP6064928 B2 JP 6064928B2 JP 2014024988 A JP2014024988 A JP 2014024988A JP 2014024988 A JP2014024988 A JP 2014024988A JP 6064928 B2 JP6064928 B2 JP 6064928B2
Authority
JP
Japan
Prior art keywords
lead frame
insulating film
coating
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014024988A
Other languages
English (en)
Other versions
JP2015153838A (ja
Inventor
修平 堀本
修平 堀本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014024988A priority Critical patent/JP6064928B2/ja
Publication of JP2015153838A publication Critical patent/JP2015153838A/ja
Application granted granted Critical
Publication of JP6064928B2 publication Critical patent/JP6064928B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献１に開示されている半導体装置は、半導体チップと、半導体チップが固定されたリードフレームと、半導体チップ及びリードフレームを封止する封止樹脂とを備えている。リードフレームは絶縁膜により被覆されている。封止樹脂は絶縁膜に密着している。
特開平７−０４５７５５号公報
特許文献１に開示の半導体装置では、温度変化により封止樹脂が収縮することがある。封止樹脂が収縮すると封止樹脂に密着している絶縁膜がリードフレームから剥離することがある。絶縁膜がリードフレームから剥離すると絶縁性が損なわれることがある。
そこで本明細書は、リードフレームから絶縁膜が剥がれることを防ぐことができる半導体装置を提供することを目的とする。
本明細書に開示する半導体装置は、隣り合う位置に配置された第１半導体チップ及び第２半導体チップと、第１半導体チップの上に配置された第１リードフレームと、第２半導体チップの上に配置され、第１リードフレームと隣り合う位置に配置された第２リードフレームと、を備える。また、半導体装置は、第２リードフレームと向かい合う第１リードフレームの側面を被覆する第１絶縁膜と、第１リードフレームと向かい合う第２リードフレームの側面を被覆する第２絶縁膜と、第１絶縁膜を被覆する第１被膜と、第２絶縁膜を被覆する第２被膜と、を備える。また、半導体装置は、第１半導体チップおよび第２半導体チップを封止すると共に第１リードフレームと第２リードフレームの間に充填され、互いに向かい合う第１被膜及び第２被膜に密着する封止樹脂を備える。
このような構成によれば、第１絶縁膜を被覆する第１被膜と第２絶縁膜を被覆する第２被膜とを備えることにより、封止樹脂が収縮したときに、封止樹脂に密着する第１被膜と第２被膜がそれぞれ第１絶縁膜と第２絶縁膜から剥離する。一方、第１絶縁膜と第２絶縁膜は、それぞれ第１リードフレームと第２リードフレームに密着したままになる。したがって、リードフレームから絶縁膜が剥がれることを防ぐことができる。
実施形態に係る半導体装置の断面図である。 図１の要部IIの拡大図である。 半導体装置の要部を拡大して示す上面図である。 半導体装置の要部を拡大して示す断面図である。 従来の半導体装置の要部を拡大して示す断面図である。 他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。 更に他の実施形態に係る半導体装置の要部を拡大して示す断面図である。
以下、実施形態について添付図面を参照して説明する。図１に示すように、実施形態に係る半導体装置１０は、互いに隣り合う第１半導体チップ３１及び第２半導体チップ３２を備えている。また、半導体装置１０は、第１半導体チップ３１及び第２半導体チップ３２の下に配置された共通リードフレーム２３と、第１半導体チップ３１の上に配置された第１リードフレーム２１と、第２半導体チップ３２の上に配置された第２リードフレーム２２とを備えている。半導体装置１０は、これらの構成を封止する封止樹脂４０を備えている。
第１半導体チップ３１及び第２半導体チップ３２としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＷＤ（Free Wheeling Diode）を用いることができる。ＩＧＢＴ及びＦＷＤを用いる場合、例えば第１半導体チップ３１をＩＧＢＴとし、第２半導体チップ３２をＦＷＤとして、第１半導体チップ３１と第２半導体チップ３２を逆並列の状態で配置することができる。半導体チップがＩＧＢＴである場合、半導体チップの内部にはゲート領域、エミッタ領域、コレクタ領域等が形成されている（図示省略）。また、半導体チップがＦＷＤである場合、半導体チップの内部にはアノード領域、カソード領域等が形成されている（図示省略）。
第１半導体チップ３１は、共通リードフレーム２３と第１リードフレーム２１に固定されている。第１半導体チップ３１と第１リードフレーム２１の間にはスペーサー６２が配置されている。第１半導体チップ３１の下面が、はんだ６１を介して共通リードフレーム２３に固定されている。第１半導体チップ３１の上面が、はんだ６１およびスペーサー６２を介して第１リードフレーム２１に固定されている。
第２半導体チップ３２は、共通リードフレーム２３と第２リードフレーム２２に固定されている。第２半導体チップ３２と共通リードフレーム２３の間にはスペーサー６２が配置されている。第２半導体チップ３２の下面が、はんだ６１およびスペーサー６２を介して共通リードフレーム２３に固定されている。第２半導体チップ３２の上面が、はんだ６１を介して第２リードフレーム２２に固定されている。
スペーサー６２は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。スペーサー６２は絶縁膜により被覆されていてもよい。
半導体装置１０の作動時には、第１半導体チップ３１の共通リードフレーム２３側の電位と、第２半導体チップ３２の共通リードフレーム２３側の電位が同じ電位になっている。また、第１半導体チップ３１の第１リードフレーム２１側の電位と、第２半導体チップ３２の第２リードフレーム２２側の電位が異なる電位になっている。
共通リードフレーム２３は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。共通リードフレーム２３は、上面１１２および下面１１３を有している。共通リードフレーム２３の上面１１２に第１半導体チップ３１および第２半導体チップ３２が固定される。共通リードフレーム２３の下面１１３には図示しない冷却器が固定される。冷却器により、共通リードフレーム２３を介して第１半導体チップ３１および第２半導体チップ３２を冷却することができる。共通リードフレーム２３は絶縁膜により被覆されていてもよい。
第１リードフレーム２１及び第２リードフレーム２２は、例えば銅やアルミニウム等の導電性を有する金属から形成されている。第１リードフレーム２１は、上面１０２、下面１０３、及び側面１０１を有している。第１リードフレーム２１の下面１０３に第１半導体チップ３１が固定される。第２リードフレーム２２は、上面１０７、下面１０８、及び側面１０６を有している。第２リードフレーム２２の下面１０８に第２半導体チップ３２が固定される。半導体装置１０の作動時には、第１リードフレーム２１と第２リードフレーム２２が異なる電位になっている。第１リードフレーム２１及び第２リードフレーム２２は隣り合って配置されている。
第１リードフレーム２１の側面１０１のうち、第２リードフレーム２２と対向している面を第１対向面５１と称する。第２リードフレーム２２の側面１０６のうち、第１リードフレーム２１と対向している面を第２対向面５２と称する。第１対向面５１と第２対向面５２は互いに向かい合っている。第１対向面５１は第２リードフレーム２２と向かい合っている。第２対向面５２は第１リードフレーム２１と向かい合っている。第１リードフレーム２１の側面１０１の上部は湾曲している。第２リードフレーム２２の側面１０６の上部は湾曲している。
第１リードフレーム２１は第１絶縁膜１１によって被覆されている。第２リードフレーム２２は第２絶縁膜１２によって被覆されている。第１絶縁膜１１および第２絶縁膜１２は絶縁性を有している。第１絶縁膜１１および第２絶縁膜１２の材料としては、例えばポリイミド樹脂、ポリアミドイミド樹脂を用いることができる。本実施形態では第１絶縁膜１１は第１リードフレーム２１の全面を被覆している。第１絶縁膜１１は、第１リードフレーム２１の第１対向面５１、上面１０２および下面１０３を被覆している。また、本実施形態では第２絶縁膜１２は第２リードフレーム２２の全面を被覆している。第２絶縁膜１２は、第２リードフレーム２２の第２対向面５２、上面１０７および下面１０８を被覆している。第１絶縁膜１１は第１リードフレーム２１に密着している。第２絶縁膜１２は第２リードフレーム２２に密着している。
図２及び図３に示すように、第１絶縁膜１１は第１被膜１３によって被覆されている。第２絶縁膜１２は第２被膜１４によって被覆されている。第１被膜１３および第２被膜１４は絶縁性を有している。第１被膜１３および第２被膜１４の材料としては、例えばポリイミド樹脂、ポリアミドイミド樹脂を用いることができる。第１被膜１３および第２被膜１４は、第１被膜１３および第２被膜１４と同様の材料から形成されている。第１被膜１３と第１絶縁膜１１は一体的に形成されている。第２被膜１４と第２絶縁膜１２は一体的に形成されている。第１被膜１３と第２被膜１４は互いに向かい合っている。
第１被膜１３は、第１リードフレーム２１の第１対向面５１を被覆している第１絶縁膜１１を被覆している。第１被膜１３は、第１対向面５１の上端から下端にわたり第１絶縁膜１１を被覆している。第１リードフレーム２１の第１対向面５１は第１絶縁膜１１と第１被膜１３の２重の膜で覆われる。第１被膜１３は第１絶縁膜１１に剥離可能な強度で貼り付いている。第１被膜１３の端部７１は第１絶縁膜１１に固定されている。
第２被膜１４は、第２リードフレーム２２の第２対向面５２を被覆している第２絶縁膜１２を被覆している。第２被膜１４は、第２対向面５２の上端から下端にわたり第２絶縁膜１２を被覆している。第２リードフレーム２２の第２対向面５２は第２絶縁膜１２と第２被膜１４の２重の膜で覆われる。第２被膜１４は第２絶縁膜１２に剥離可能な強度で貼り付いている。第２被膜１４の端部７２は第２絶縁膜１２に固定されている。
封止樹脂４０は絶縁性を有している。封止樹脂４０の材料としては、例えばエポキシ樹脂を用いることができる。封止樹脂４０は温度変化により膨張又は収縮する。封止樹脂４０は、第１半導体チップ３１および第２半導体チップ３２を封止している。また、封止樹脂４０は、第１リードフレーム２１、第２リードフレーム２２、および共通リードフレーム２３を封止している。封止樹脂４０は、第１リードフレーム２１の第１対向面５１と第２リードフレーム２２の第２対向面５２との間に充填されている。封止樹脂４０は第１被膜１３と第２被膜１４の間に充填される。封止樹脂４０は第１被膜１３と第２被膜１４に密着している。封止樹脂４０の上端の高さ位置は、第１リードフレーム２１の上面１０２の高さ位置および第２リードフレーム２２の上面１０７の高さ位置とほぼ同じ位置である。
上述の構成を備える半導体装置１０によれば、封止樹脂４０が温度変化により収縮する場合がある。例えば、封止樹脂４０の温度が高い状態で封止樹脂４０が充填され、その後に封止樹脂４０が冷却されて封止樹脂４０の温度が低下すると、温度低下により封止樹脂４０が収縮することがある。第１リードフレーム２１と第２リードフレーム２２の間に充填されている封止樹脂４０が収縮すると、図４に示すように封止樹脂４０に密着している第１被膜１３及び第２被膜１４が内側に引っ張られる。第１被膜１３及び第２被膜１４は、内側に引っ張られると、それぞれ第１絶縁膜１１および第２絶縁膜１２から剥離する。しかしながら、第１絶縁膜１１および第２絶縁膜１２は、それぞれ第１リードフレーム２１および第２リードフレーム２２に密着したままである。
上述の説明から明らかなように、上述の構成を備える半導体装置１０によれば、第１絶縁膜１１を被覆する第１被膜１３と第２絶縁膜１２を被覆する第２被膜１４とを備えている。これにより封止樹脂４０が収縮したときに、第１被膜１３と第２被膜１４がそれぞれ第１絶縁膜１１と第２絶縁膜１２から剥離する一方、第１絶縁膜１１と第２絶縁膜１２がそれぞれ第１リードフレーム２１と第２リードフレーム２２に密着したままになる。したがって、リードフレームから絶縁膜が剥がれることを防ぐことができる。
なお、もし第１被膜１３と第２被膜１４が存在せず、封止樹脂４０が第１絶縁膜１１と第２絶縁膜１２に密着していると、封止樹脂４０が収縮したときに、図５に示すように、封止樹脂４０に密着している第１絶縁膜１１と第２絶縁膜１２が内側に引っ張られる。第１絶縁膜１１と第２絶縁膜１２は、内側に引っ張られると、それぞれ第１リードフレーム２１と第２リードフレーム２２から剥離する。そうすると、図５に点線で示すように、第１絶縁膜１１の表面、第２絶縁膜１２の表面、および封止樹脂４０の表面を通じて、第１リードフレーム２１と第２リードフレーム２２が通電してしまうことがある。しかしながら、上述の構成を備える半導体装置１０によれば、第１被膜１３と第２被膜１４を備えているので、第１絶縁膜１１と第２絶縁膜１２がそれぞれ第１リードフレーム２１と第２リードフレーム２２から剥がれることを防ぐことができる。これにより、図５に示すような通電を防ぐことができる。
なお、半導体装置１０は、以下のように製造することができる。まず、第１リードフレーム２１の表面に第１絶縁膜１１を形成する。第１絶縁膜１１が硬化した後に、第１被膜１３を形成する。同様にして、第２リードフレーム２２の表面に第２絶縁膜１２を形成する。第２絶縁膜１２が硬化した後に、第２被膜１４を形成する。次に、半導体チップ３１、３２を各リードフレーム２１、２２、２３に接続する。次に、半導体チップ３１、３２とリードフレーム２１、２２を封止樹脂４０で封止する。
また、第１被膜１３および第２被膜１４を形成する方法は特に限定されるものではない。例えば、第１被膜１３を第１絶縁膜１１とは別に作製し、第１被膜１３を第１絶縁膜１１に貼り付けてもよい。また同様に、第２被膜１４を第２絶縁膜１２とは別に作製し、第２被膜１４を第２絶縁膜１２に貼り付けてもよい。あるいは、第１絶縁膜１１と第１被膜１３を一体的に作製し、第１絶縁膜１１の端部７１を折り曲げてもよい。また同様に、第２絶縁膜１２と第２被膜１４を一体的に作製し、第２絶縁膜１２の端部７２を折り曲げてもよい。
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。なお、以下の説明において上述の構成と同様の構成については同一の符号を付して説明を省略する。上記実施形態では第１絶縁膜１１が第１リードフレーム２１の全面を被覆しており、第２絶縁膜１２が第２リードフレーム２２の全面を被覆していたが、この構成に限定されるものではない。他の実施形態では、第１絶縁膜１１が第１リードフレーム２１の一部を被覆している構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の一部を被覆している構成であってもよい。例えば、図６に示すように、第１絶縁膜１１が第１リードフレーム２１の第１対向面５１を被覆しており、第１リードフレーム２１の上面１０２及び下面１０３を被覆していない構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の第２対向面５２を被覆しており、第２リードフレーム２２の上面１０７および下面１０８を被覆していない構成であってもよい。また、第１絶縁膜１１が第１リードフレーム２１の第１対向面５１の一部を被覆しており、他の部分を被覆していない構成であってもよい。また、第２絶縁膜１２が第２リードフレーム２２の第２対向面５２の一部を被覆しており、他の一部を被覆していない構成であってもよい。
また、上記実施形態では第１対向面５１が第１絶縁膜１１と第１被膜１３の２重の膜で覆われ、第２対向面５２が第２絶縁膜１２と第２被膜１４の２重の膜で覆われていたが、この構成に限定されるものではない。他の実施形態では図７に示すように、２重の第１被膜１３が形成されており、第１対向面５１が第１絶縁膜１１と２重の第１被膜１３による３重の膜で覆われていてもよい。また、同様に、２重の第２被膜１４が形成されており、第２対向面５２が第２絶縁膜１２と２重の第２被膜１４による３重の膜で覆われていてもよい。
また他の実施形態では図８に示すように、第１絶縁膜１１と第１被膜１３の間に離型剤８１が塗布されていてもよい。また、第２絶縁膜１２と第２被膜１４の間に離型剤８１が塗布されていてもよい。
また、上記実施形態では、第１被膜１３の端部７１が第１絶縁膜１１に固定されており、第２被膜１４の端部７２が第２絶縁膜１２に固定されていたが、この構成に限定されるものではない。他の実施形態では図９に示すように、第１被膜１３の中央部７３が第１絶縁膜１１に固定されており、第２被膜１４の中央部７４が第２絶縁膜１２に固定されていてもよい。第１被膜１３の端部７１は第１絶縁膜１１に固定されていない。第２被膜１４の端部７２は第２絶縁膜１２に固定されていない。
また、他の実施形態では図１０に示すように、第１被膜１３の端部７１および中央部７３が第１絶縁膜１１に固定されており、第２被膜１４の端部７２および中央部７４が第２絶縁膜１２に固定されていてもよい。
また、上記実施形態では、第１被膜１３が第１対向面５１の上端から下端にわたり第１絶縁膜１１を被覆しており、第２被膜１４が第２対向面５２の上端から下端にわたり第２絶縁膜１２を被覆していたが、この構成に限定されるものではない。他の実施形態では図１１に示すように、第１被膜１３が第１対向面５１の上側の一部にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２対向面５２の上側の一部にわたり第２絶縁膜１２を被覆している構成であってもよい。
また、他の実施形態では図１２に示すように、第１被膜１３が第１リードフレーム２１の第１対向面５１および上面１０２にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２リードフレーム２２の第２対向面５２および上面１０７にわたり第２絶縁膜１２を被覆している構成であってもよい。また、図１３に示すように、第１被膜１３が第１リードフレーム２１の第１対向面５１および下面１０３にわたり第１絶縁膜１１を被覆している構成であってもよい。また、第２被膜１４が第２リードフレーム２２の第２対向面５２および下面１０８にわたり第２絶縁膜１２を被覆している構成であってもよい。
また、他の実施形態では図１４に示すように、第１被膜１３と第２被膜１４が接続膜１５により接続されていてもよい。接続膜１５の一端が第１被膜１３に固定されており、接続膜１５の他端が第２被膜１４に固定されている。接続膜１５は封止樹脂４０の上に形成されている。接続膜１５は、第１被膜１３および第２被膜１４と同様の材料から形成されている。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０；半導体装置
１１；第１絶縁膜
１２；第２絶縁膜
１３；第１被膜
１４；第２被膜
１５；接続膜
２１；第１リードフレーム
２２；第２リードフレーム
２３；共通リードフレーム
３１；第１半導体チップ
３２；第２半導体チップ
４０；封止樹脂
５１；第２対向面
５２；第２対向面
６１；はんだ
６２；スペーサー
７１；端部
７２；端部
７３；中央部
７４；中央部
８１；離型剤
１０１；側面
１０２；上面
１０３；下面
１０６；側面
１０７；上面
１０８；下面
１１２；上面
１１３；下面

Claims (1)

  1. 隣り合う位置に配置された第１半導体チップ及び第２半導体チップと、
    前記第１半導体チップの上に配置された第１リードフレームと、
    前記第２半導体チップの上に配置され、前記第１リードフレームと隣り合う位置に配置された第２リードフレームと、
    前記第２リードフレームと向かい合う前記第１リードフレームの側面を被覆する第１絶縁膜と、
    前記第１リードフレームと向かい合う前記第２リードフレームの側面を被覆する第２絶縁膜と、
    前記第１絶縁膜を被覆する第１被膜と、
    前記第２絶縁膜を被覆する第２被膜と、
    前記第１半導体チップおよび前記第２半導体チップを封止すると共に前記第１リードフレームと前記第２リードフレームの間に充填され、互いに向かい合う前記第１被膜及び前記第２被膜に密着する封止樹脂と、を備える、半導体装置。
JP2014024988A 2014-02-13 2014-02-13 半導体装置 Expired - Fee Related JP6064928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024988A JP6064928B2 (ja) 2014-02-13 2014-02-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024988A JP6064928B2 (ja) 2014-02-13 2014-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2015153838A JP2015153838A (ja) 2015-08-24
JP6064928B2 true JP6064928B2 (ja) 2017-01-25

Family

ID=53895820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024988A Expired - Fee Related JP6064928B2 (ja) 2014-02-13 2014-02-13 半導体装置

Country Status (1)

Country Link
JP (1) JP6064928B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06134802A (ja) * 1992-10-28 1994-05-17 Hitachi Cable Ltd 射出成形品
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
JP3807354B2 (ja) * 2001-08-06 2006-08-09 株式会社デンソー 半導体装置
JP5267021B2 (ja) * 2008-09-30 2013-08-21 株式会社デンソー 半導体装置およびそれを用いたインバータ回路
JP6127837B2 (ja) * 2013-08-30 2017-05-17 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2015153838A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
US9275921B2 (en) Semiconductor device
JP5900620B2 (ja) 半導体装置
US10262953B2 (en) Semiconductor device
JP6407451B2 (ja) 半導体モジュール
JP2014216459A (ja) 半導体装置
CN106252294A (zh) 半导体装置
JP2015142077A (ja) 半導体装置
JP6094533B2 (ja) 半導体装置
US20190080979A1 (en) Semiconductor device
JP6129355B2 (ja) 電力半導体装置
JP6742538B2 (ja) 半導体装置
JP2016092209A (ja) 電力半導体装置、および電力半導体装置の製造方法
JP6064928B2 (ja) 半導体装置
JP2017108002A (ja) 半導体モジュール
US9355999B2 (en) Semiconductor device
JP6316221B2 (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
US20150179540A1 (en) Semiconductor device
JP2017069351A (ja) 半導体装置
JP5700092B2 (ja) 半導体装置
JP5741526B2 (ja) 半導体装置及びその製造方法
JP2018067623A (ja) 半導体装置
JP2017135310A (ja) 半導体装置
JP2015191988A (ja) 半導体モジュール
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R151 Written notification of patent or utility model registration

Ref document number: 6064928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees