JP6059460B2 - Target assembly - Google Patents

Target assembly Download PDF

Info

Publication number
JP6059460B2
JP6059460B2 JP2012162125A JP2012162125A JP6059460B2 JP 6059460 B2 JP6059460 B2 JP 6059460B2 JP 2012162125 A JP2012162125 A JP 2012162125A JP 2012162125 A JP2012162125 A JP 2012162125A JP 6059460 B2 JP6059460 B2 JP 6059460B2
Authority
JP
Japan
Prior art keywords
target
oxide
sputtering
backing plate
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012162125A
Other languages
Japanese (ja)
Other versions
JP2014019930A (en
Inventor
元隆 越智
元隆 越智
英雄 畠
英雄 畠
仁実 松村
仁実 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobelco Research Institute Inc
Original Assignee
Kobelco Research Institute Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobelco Research Institute Inc filed Critical Kobelco Research Institute Inc
Priority to JP2012162125A priority Critical patent/JP6059460B2/en
Priority to TW102125929A priority patent/TW201413023A/en
Priority to KR1020157001469A priority patent/KR101643510B1/en
Priority to CN201380031944.9A priority patent/CN104379802B/en
Priority to PCT/JP2013/069670 priority patent/WO2014014091A1/en
Publication of JP2014019930A publication Critical patent/JP2014019930A/en
Application granted granted Critical
Publication of JP6059460B2 publication Critical patent/JP6059460B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ）の半導体層（活性層）として有用な酸化物薄膜をスパッタリング法で成膜するときに用いられるターゲット組立体に関し、詳細には、一枚のバッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が間隔をあけて配置されたターゲット組立体に関するものである。   The present invention relates to a target assembly used when an oxide thin film useful as a semiconductor layer (active layer) of a thin film transistor (TFT) used in a display device such as a liquid crystal display or an organic EL display is formed by sputtering, More specifically, the present invention relates to a target assembly in which a plurality of oxide target members are arranged at intervals on a single backing plate via a bonding material.

ＴＦＴの半導体層に用いられるアモルファス（非晶質）酸化物薄膜（以下、酸化物半導体薄膜と呼ぶ場合がある。）は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。   An amorphous (amorphous) oxide thin film (hereinafter sometimes referred to as an oxide semiconductor thin film) used for a semiconductor layer of a TFT has a higher carrier mobility than general-purpose amorphous silicon (a-Si). However, since it has a large optical band gap and can be formed at a low temperature, it is expected to be applied to next-generation displays that require large size, high resolution, and high-speed driving, and resin substrates with low heat resistance.

酸化物半導体膜としては、代表的には、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むものや、更には、ガリウム（Ｇａ）およびスズ（Ｓｎ）の少なくとも一種以上を含むものが挙げられる。例えば、Ｉｎ、Ｇａ、Ｚｎ、およびＯからなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）薄膜は、非常に高いキャリア移動度を有するため、好ましく用いられている。また、特許文献１には、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａなどの元素と、Ｍｏとを含む酸化物半導体薄膜が開示され、実施例には、ＩＧＺＯにＭｏを添加したものが開示されている。   As an oxide semiconductor film, typically, a film containing indium (In) and zinc (Zn), or a film containing at least one of gallium (Ga) and tin (Sn) can be given. For example, an amorphous oxide semiconductor (In-Ga-Zn-O, hereinafter sometimes referred to as "IGZO") thin film including In, Ga, Zn, and O is preferable because it has very high carrier mobility. It is used. Patent Document 1 discloses an oxide semiconductor thin film containing elements such as In, Zn, Sn, and Ga, and Mo, and Examples disclose a material in which Mo is added to IGZO.

酸化物半導体薄膜の形成に当たっては、当該膜と同じ組成のスパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。スパッタリング法では、真空中にＡｒガス等の不活性ガスを導入しながら、基板とターゲット部材との間に高電圧を印加し、イオン化した不活性ガスをターゲット部材に衝突させ、その衝突により弾き飛ばされたターゲット部材の構成物質を基板に堆積させて薄膜を形成する。スパッタリング法で形成された薄膜は、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚などの面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるという長所を有している。   In forming the oxide semiconductor thin film, a sputtering method is preferably used in which a sputtering target having the same composition as the film is sputtered. In the sputtering method, an inert gas such as Ar gas is introduced into a vacuum, a high voltage is applied between the substrate and the target member, and the ionized inert gas is caused to collide with the target member and be blown off by the collision. The constituent material of the target member is deposited on the substrate to form a thin film. In-plane uniformity of component composition and film thickness in the film surface direction (in the film surface) is smaller in the thin film formed by sputtering compared to thin films formed by ion plating, vacuum evaporation, and electron beam evaporation. It has an advantage that a thin film having the same composition as the sputtering target can be formed.

スパッタリング法に用いられるスパッタリングターゲットは、一般的に、金属製部材のバッキングプレート（支持体）の上に、ボンディング材を用いて接合した状態で使用されており、このようなスパッタリングターゲットはターゲット接合体とも呼ばれる。バッキングプレートには、耐熱性、導電性、熱伝導性に優れるＣｕが汎用されており、純銅または銅合金の形で使用される。ボンディング材としては、熱伝導性と導電性が良好な低融点ハンダ材料（例えば、Ｉｎ系、Ｓｎ系の材料）が汎用されている。   A sputtering target used in a sputtering method is generally used in a state of being bonded onto a backing plate (support) made of a metal member using a bonding material, and such a sputtering target is a target bonded body. Also called. For the backing plate, Cu having excellent heat resistance, conductivity and thermal conductivity is widely used, and is used in the form of pure copper or copper alloy. As the bonding material, low melting point solder materials (for example, In-based and Sn-based materials) having good thermal conductivity and conductivity are widely used.

近年、スパッタリング法による大型基板への成膜の需要が増加しており、それに伴ってスパッタリングターゲットの大きさも大型化しつつある。スパッタリングターゲットによっては大型化が難しいものもあるため、後記する図１、図２に示すように、一枚のバッキングプレートの上に、複数の小片のターゲット部材を間隔をあけて並べ、ターゲット部材とバッキングプレートとを、ボンディング材で接合したターゲット組立体が用いられている。隣接するターゲット部材の間は、バッキングプレートのたわみにより隣接するターゲット同士が接触して欠陥が生じないように、室温時におおむね、０．１〜１．０ｍｍの間隔（隙間）ができるように調整して配置される。また、上記の隙間からボンディング材が漏出しないように、通常、上記間隔の裏側（ボンディング側、バッキングプレートに対向する側）に高分子耐熱シートや導電性シートなどの裏打ち部材（当板とも呼ばれる）が設けられることもある。   In recent years, the demand for film formation on a large substrate by a sputtering method has increased, and accordingly, the size of a sputtering target is also increasing. Since there are some sputtering targets that are difficult to increase in size, as shown in FIGS. 1 and 2, which will be described later, a plurality of small pieces of target members are arranged at intervals on a single backing plate. A target assembly in which a backing plate is bonded with a bonding material is used. Between adjacent target members, adjust so that the gap (gap) is generally 0.1 to 1.0 mm at room temperature so that the adjacent targets do not come into contact with each other due to the deflection of the backing plate and a defect occurs. Arranged. Also, in order to prevent the bonding material from leaking out from the gap, a backing member such as a polymer heat-resistant sheet or a conductive sheet (also called an abutment plate) is usually provided on the back side of the gap (on the bonding side, the side facing the backing plate). May be provided.

例えば特許文献２では、ターゲット材とバッキングプレートの熱膨脹率差に起因した、スパッタリングターゲット全体の反りを抑制し、更にはスパッタリング中の熱応力に起因するターゲット材とバッキングプレートとの剥離や破壊を防止して長期間の使用を可能にするため、ターゲット材とバッキングプレートとの間に、裏打ち部材に相当するものとして、テープ状スペーサーを配置している。テープ状スペーサーの材質として、バッキングプレートと同様、銅または銅合金が推奨されている。このようなテープ状スペーサーを、分割ターゲットの継ぎ合わせた部分および端部分に沿って、その全部または一部の直下に配置すると、スパッタリング中の放電が均一になるほか、継ぎ合わせ部分から低融点ハンダがスパッタ両側にしみ上がるのを効果的に防止できる旨、記載されている。   For example, in Patent Document 2, warpage of the entire sputtering target due to a difference in thermal expansion coefficient between the target material and the backing plate is suppressed, and further, separation and destruction of the target material and the backing plate due to thermal stress during sputtering are prevented. In order to enable long-term use, a tape-like spacer is arranged between the target material and the backing plate as a backing member. As a material for the tape spacer, copper or a copper alloy is recommended as in the case of the backing plate. When such a tape-shaped spacer is disposed directly below all or part of the split target along the spliced portion and the end portion, the discharge during sputtering becomes uniform and the low melting point solder from the spliced portion. It is described that it is possible to effectively prevent scum from rising on both sides of the sputter.

特開２００９−１６４３９３号公報JP 2009-164393 A 特開平１１−２０００２８号公報Japanese Patent Laid-Open No. 11-200028

ＴＦＴの半導体層として用いる酸化物には、キャリア濃度（移動度）が高いだけでなく、ＴＦＴのスイッチング特性（トランジスタ特性、ＴＦＴ特性）に優れていることが要求される。具体的には、例えば、オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が高く、オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が低く、ＳＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、サブスレッショルド スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）が低いことなどが挙げられる。   An oxide used as a semiconductor layer of a TFT is required to have not only high carrier concentration (mobility) but also excellent TFT switching characteristics (transistor characteristics, TFT characteristics). Specifically, for example, the on-current (maximum drain current when a positive voltage is applied to the gate electrode and the drain electrode) is high, and the off-current (a negative voltage is applied to the gate electrode and a positive voltage is applied to the drain voltage). And the SS value (Subthreshold Swing, subthreshold swing, and gate voltage necessary to increase the drain current by one digit).

一方、ターゲット組立体の製造に当たっては、前述したように、隣接する複数の酸化物ターゲット部材の間に隙間を設けるため、スパッタリング中に、この隙間からイオン化した不活性ガスが侵入するようになる。その結果、ターゲット部材の下に配置されたＣｕ製のバッキングプレートもスパッタリングされ、形成される酸化物薄膜中にＣｕが混入し、ＴＦＴ特性が低下する。ＴＦＴ特性の低下は、ディスプレイを作製した際の画像ムラの主な要因となり、品質の著しい劣化を招く。よって、前述した特許文献２のように、バッキングプレートのみならず、裏打ち部材にもＣｕ製のものを使用すると、Ｃｕのコンタミ現象が一層顕著になるため、好ましくない。   On the other hand, in manufacturing the target assembly, as described above, a gap is provided between a plurality of adjacent oxide target members, so that an ionized inert gas enters through the gap during sputtering. As a result, the Cu backing plate disposed under the target member is also sputtered, Cu is mixed into the formed oxide thin film, and the TFT characteristics are deteriorated. The decrease in TFT characteristics is a major factor in image unevenness when a display is manufactured, and causes a significant deterioration in quality. Therefore, as in Patent Document 2 described above, it is not preferable to use not only the backing plate but also the backing member made of Cu because the Cu contamination phenomenon becomes more prominent.

また、前述した特許文献１に記載のＭｏを含むＩＧＺＯ半導体について、本発明者らが、Ｃｕ製バッキングプレートとＣｕ製裏打ち部材を有するターゲット組立体を用いてＭｏ含有ＩＧＺＯ薄膜を成膜してＴＦＴ特性を調べたところ、ＩＧＺＯに比べ、特にオン電流の低下およびＳＳ値の著しい上昇が見られることが判明した。この結果は、Ｍｏは、上述した薄膜中へのＣｕのコンタミ現象によるＴＦＴ特性の低下を有効に抑えられないことを意味している。   In addition, regarding the IGZO semiconductor containing Mo described in Patent Document 1 described above, the present inventors formed a Mo-containing IGZO thin film by using a target assembly having a Cu backing plate and a Cu backing member to form a TFT. When the characteristics were examined, it was found that the ON current decreased and the SS value significantly increased compared to IGZO. This result means that Mo cannot effectively suppress the degradation of TFT characteristics due to the contamination phenomenon of Cu in the thin film described above.

本発明は上記事情に鑑みてなされたものであり、その目的は、スパッタリングにより形成された酸化物半導体薄膜のＴＦＴ特性の劣化（特にオン電流の低下およびＳＳ値の上昇）を防止することが可能なターゲット組立体を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to prevent deterioration of TFT characteristics (particularly a decrease in on-current and an increase in SS value) of an oxide semiconductor thin film formed by sputtering. Is to provide a simple target assembly.

上記課題を解決することができた本発明のターゲット組立体は、バッキングプレート上に、ボンディング材を介して、隣接する複数の酸化物ターゲット部材が間隔をあけて配置されたターゲット組立体において、前記酸化物ターゲット部材と前記バッキングプレートとの間に、前記間隔を跨いで設けられた、Ｎｉ、Ｓｉ、Ｈｆ、およびＴａよりなる群から選択される少なくとも一種または二種以上からなる裏打ち部材を有するところに要旨を有するものである。   The target assembly of the present invention that has been able to solve the above-described problems is a target assembly in which a plurality of adjacent oxide target members are arranged on a backing plate with a gap therebetween via a bonding material. Between the oxide target member and the backing plate, having a backing member made of at least one or more selected from the group consisting of Ni, Si, Hf, and Ta provided across the gap It has a gist.

本発明の好ましい実施形態において、上記酸化物ターゲット部材は、ＩｎおよびＺｎを少なくとも含むものである。   In a preferred embodiment of the present invention, the oxide target member contains at least In and Zn.

本発明の好ましい実施形態において、上記酸化物ターゲット部材は、Ｇａおよび／またはＳｎを更に含むものである。   In a preferred embodiment of the present invention, the oxide target member further contains Ga and / or Sn.

本発明の好ましい実施形態において、上記バッキングプレートは純ＣｕまたはＣｕ合金からなるものである。   In a preferred embodiment of the present invention, the backing plate is made of pure Cu or a Cu alloy.

本発明の好ましい実施形態において、上記裏打ち部材は、Ｎｉ、Ｈｆ、およびＴａよりなる群から選択される一種または二種以上からなるものである。   In preferable embodiment of this invention, the said backing member consists of 1 type, or 2 or more types selected from the group which consists of Ni, Hf, and Ta.

本発明の好ましい実施形態において、上記ボンディング材はＩｎ基材料からなるものである。   In a preferred embodiment of the present invention, the bonding material is made of an In-based material.

本発明のターゲット組立体では、酸化物ターゲット部材とバッキングプレートとの間に、間隔を跨いで配置される裏打ち部材を設けることにより、バッキングプレートの成分が薄膜中に混入（コンタミ）するのを防止することができる。さらに、裏打ち部材として、酸化物半導体薄膜のＴＦＴ特性を劣化させない所定金属元素（Ｎｉ、Ｓｉ、Ｈｆ、およびＴａ）の少なくとも一種または二種以上からなる材料を用いているため、酸化物半導体薄膜中に上記所定金属元素がコンタミしたとしても、コンタミによるＴＦＴ特性の劣化を防止することができ、良好なＴＦＴ特性を保つことができる。   In the target assembly of the present invention, by providing a backing member disposed across the gap between the oxide target member and the backing plate, the components of the backing plate are prevented from being mixed (contaminated) into the thin film. can do. Further, since the backing member is made of a material composed of at least one or more of predetermined metal elements (Ni, Si, Hf, and Ta) that do not deteriorate the TFT characteristics of the oxide semiconductor thin film, Even if the predetermined metal element is contaminated, deterioration of TFT characteristics due to contamination can be prevented, and good TFT characteristics can be maintained.

図１は、本発明のターゲット組立体の平面図である。FIG. 1 is a plan view of a target assembly of the present invention. 図２は、図１のＡ−Ａ線拡大縦断面図である。2 is an enlarged vertical sectional view taken along line AA in FIG. 図３は、実施例１に記載の酸化物（ＩＧＺＯ＋各種添加元素）半導体を用いて作製したＴＦＴのＩｄ−Ｖｇ特性を示す図である。FIG. 3 is a graph showing Id-Vg characteristics of a TFT manufactured using the oxide (IGZO + various additive elements) semiconductor described in Example 1. 図４は、実施例２において、ＩＧＺＯターゲット部材間の隙間部の裏側（ボンディング側）にＣｕまたはＮｉの裏打ち部材を配置したターゲット組立体を用いて作製したＴＦＴのＩｄ−Ｖｇ特性を示す図である。FIG. 4 is a diagram illustrating Id-Vg characteristics of a TFT manufactured using a target assembly in which a Cu or Ni backing member is arranged on the back side (bonding side) of a gap portion between IGZO target members in Example 2. is there.

本発明者らは、スパッタリングによって形成された酸化物半導体薄膜のＴＦＴ特性の低下（特にオン電流の低下、ＳＳ値の上昇）を有効に防止するため、ターゲット部材間の間隔（後記する図１および図２のＴを参照）の裏側に用いられる裏打ち部材について検討を重ねてきた。その結果、Ｎｉ、Ｓｉ、Ｈｆ、およびＴａよりなる群から選択される少なくとも一種または二種以上の元素（以下、Ｘ群元素で代表させる場合がある。）からなる裏打ち部材の使用が有効であることを見出し、本発明を完成した。   In order to effectively prevent a decrease in TFT characteristics (especially a decrease in on-current and an increase in SS value) of an oxide semiconductor thin film formed by sputtering, the present inventors have established an interval between target members (see FIG. 1 and FIG. The backing member used on the back side of (see T in FIG. 2) has been studied repeatedly. As a result, it is effective to use a backing member made of at least one element selected from the group consisting of Ni, Si, Hf, and Ta (hereinafter sometimes represented by an X group element). As a result, the present invention has been completed.

まず、本発明に到達した経緯について説明する。本発明の基礎となったターゲット組立体は、Ｃｕ製のバッキングプレートを用いると共に、酸化物ターゲット部材として、少なくともＩｎおよびＺｎを含み、更にはＧａおよびＳｎの少なくとも一種以上を含む酸化物を使用するものである。好ましくは、ボンディング材としてＩｎまたはＳｎの低融点ハンダ材料を用いるものである。また、本発明で対象とする裏打ち部材の提供に当たっては、本発明で対象とする上記酸化物に添加したとき、ＴＦＴ特性を劣化させない元素に着目して検討を行なった。このような元素であれば、スパッタリングの際、ターゲット部材の隙間から上記元素が侵入したとしても、隙間に対応する基板位置には、上記酸化物に上記元素を含む薄膜（ＴＦＴ特性向上に有用な薄膜）が形成されることになり、成膜後の酸化物半導体薄膜のＴＦＴ特性は劣化しないと考えたからである。その結果、Ｎｉ、Ｓｉ、Ｈｆ、およびＴａよりなる群から選択される少なくとも一種または二種以上の元素（以下、Ｘ群元素で代表させる場合がある。）を、純金属または合金元素の形態で裏打ち部材として使用すれば良いことを突き止めた。   First, how the present invention is reached will be described. The target assembly on which the present invention is based uses a Cu backing plate, and uses an oxide containing at least In and Zn, and further containing at least one of Ga and Sn as an oxide target member. Is. Preferably, a low melting point solder material of In or Sn is used as the bonding material. Further, in providing the backing member that is the subject of the present invention, studies were made focusing on elements that do not degrade the TFT characteristics when added to the oxides that are the subject of the present invention. With such an element, even when the element enters from the gap of the target member during sputtering, a thin film containing the element in the oxide (useful for improving TFT characteristics) is formed at the substrate position corresponding to the gap. This is because it was considered that the TFT characteristics of the oxide semiconductor thin film after the film formation did not deteriorate. As a result, at least one or two or more elements selected from the group consisting of Ni, Si, Hf, and Ta (hereinafter may be represented by group X elements) in the form of pure metal or alloy elements. It has been found that it can be used as a backing member.

以下、本発明のターゲット組立体について、図１および図２を参照しながら、詳細に説明する。図１は、本発明のターゲット組立体の平面図であり、図２は、図１のＡ−Ａ線拡大縦断面図である。但し、図１および図２のターゲット組立体は、本発明の好ましい実施形態の一例であって、本発明のターゲット組立体は、これに限定する趣旨では決してない。例えば以下の図では、長方形状のスパッタリングターゲットを示しているが、これに限定されず、例えば円盤状のものを用いても良い。   Hereinafter, the target assembly of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the target assembly of the present invention, and FIG. 2 is an enlarged vertical sectional view taken along line AA of FIG. However, the target assembly of FIGS. 1 and 2 is an example of a preferred embodiment of the present invention, and the target assembly of the present invention is not intended to be limited to this. For example, in the following drawings, a rectangular sputtering target is shown, but the present invention is not limited to this, and for example, a disk-shaped one may be used.

図１および図２に示すターゲット組立体１は、４枚の酸化物ターゲット部材４ａ〜４ｄを前後左右に二枚ずつ並べて構成されるスパッタリングターゲット２と、これを固定（支持）するバッキングプレート３と、複数の酸化物ターゲット部材４ａ〜４ｄとバッキングプレート３とを接合する低融点ハンダボンディング材１１ａ〜１１ｃとで構成されている。隣接する複数の酸化物ターゲット部材４ａ〜４ｄの間隔Ｔの裏側（低融点ハンダボンディング材１１ａ側）には、間隔Ｔを塞ぐように、裏打ち部材５が設けられている。酸化物ターゲット部材４ａ〜４ｄとバッキングプレート３との間には、均一な間隔を形成することができるようにスペーサー１２（Ｃｕワイヤ）を配置している。   A target assembly 1 shown in FIG. 1 and FIG. 2 includes a sputtering target 2 configured by arranging four oxide target members 4a to 4d in front, rear, left and right, and a backing plate 3 for fixing (supporting) the target. The low-melting-point solder bonding materials 11a to 11c that join the plurality of oxide target members 4a to 4d and the backing plate 3 are configured. A backing member 5 is provided on the back side (low melting point solder bonding material 11a side) of the interval T between the plurality of adjacent oxide target members 4a to 4d so as to close the interval T. A spacer 12 (Cu wire) is disposed between the oxide target members 4a to 4d and the backing plate 3 so that a uniform interval can be formed.

なお、図１および図２には示していないが、バッキングプレート３の背面側（酸化物ターゲット部材４ａ〜４ｄが配置される側と反対側）には冷却機構が設けられており、バッキングプレート３を介して酸化物ターゲット部材４ａ〜４ｄを間接的に冷却できるように構成されている。   Although not shown in FIGS. 1 and 2, a cooling mechanism is provided on the back side of the backing plate 3 (on the side opposite to the side on which the oxide target members 4 a to 4 d are arranged). It is comprised so that the oxide target members 4a-4d can be indirectly cooled via.

酸化物ターゲット部材４ａ〜４ｄは、本発明で対象とする酸化物（ＩｎおよびＺｎを少なくとも含み、更にＧａおよび／またはＳｎを含む酸化物；以下、［Ｉｎ−Ｚｎ（Ｇａ／Ｓｎ）酸化物］で表現する場合がある。）で構成されている。具体的には、Ｉｎ−Ｚｎ−Ｏ（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ（ＩＺＴＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ（ＩＧＺＳＯ）が挙げられる。各元素の比率は、基板（図１、図２には示さず）に成膜される酸化物薄膜の組成に応じて適切に決定される。   The oxide target members 4a to 4d are oxides targeted in the present invention (an oxide containing at least In and Zn, and further containing Ga and / or Sn; hereinafter, [In-Zn (Ga / Sn) oxide). In some cases.). Specifically, In—Zn—O (IZO), In—Ga—Zn—O (IGZO), In—Zn—Sn—O (IZTO), and In—Ga—Zn—Sn—O (IGZSO) can be given. It is done. The ratio of each element is appropriately determined according to the composition of the oxide thin film formed on the substrate (not shown in FIGS. 1 and 2).

図１および図２において、酸化物ターゲット部材４ａ〜４ｄは、長方形の板材で構成されているが、これに限定されず、通常用いられる形状（例えば円盤状）であっても良い。また、酸化物ターゲット部材４ａ〜４ｄの厚さやサイズも特に限定されず、ターゲット組立体の分野において通常用いられるものを選択することができる。   1 and 2, the oxide target members 4a to 4d are made of rectangular plate materials, but are not limited thereto, and may have a shape (for example, a disk shape) that is usually used. Further, the thickness and size of the oxide target members 4a to 4d are not particularly limited, and those normally used in the field of the target assembly can be selected.

酸化物ターゲット部材４ａ〜４ｄの間には、間隔Ｔが設けられている。間隔Ｔの幅は、使用する酸化物ターゲット部材や、低融点ハンダボンディング材１１ａ〜１１ｃのサイズ、更にはバッキングプレート３のサイズなどに応じて適切に設定されることが好ましいが、おおむね、０．２ｍｍ〜１．０ｍｍとすることが好ましい。以下では、上記間隔Ｔを「隙間部」と呼ぶ場合がある。   A space T is provided between the oxide target members 4a to 4d. The width of the interval T is preferably set appropriately in accordance with the oxide target member to be used, the size of the low melting point solder bonding materials 11a to 11c, the size of the backing plate 3, and the like. It is preferable to set it as 2 mm-1.0 mm. Below, the said space | interval T may be called a "gap part."

バッキングプレート３は、耐熱性、導電性、熱伝導性に優れた純ＣｕまたはＣｕ合金で構成されている。Ｃｕ製のバッキングプレートはスパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。Ｃｕ合金としては、例えば、Ｃｕ−Ｃｒ合金などが挙げられる。バッキングプレート３は、酸化物ターゲット部材４ａ〜４ｄを載置できるように、所定の平面積と所定の厚さを有している。   The backing plate 3 is made of pure Cu or Cu alloy having excellent heat resistance, conductivity, and thermal conductivity. Any Cu backing plate can be used as long as it is normally used in the field of sputtering targets. Examples of the Cu alloy include a Cu—Cr alloy. The backing plate 3 has a predetermined plane area and a predetermined thickness so that the oxide target members 4a to 4d can be placed thereon.

低融点ハンダボンディング材１１ａ〜１１ｃとしては、代表的にはＩｎ基材料またはＳｎ基材料が挙げられる。その種類は特に限定されず、スパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。Ｉｎ基材料としては、例えば、Ｉｎ−Ａｇ合金などが挙げられる。Ｓｎ基材料としては、例えばＳｎ−Ｚｎ合金などが挙げられる。好ましくはＩｎ基材料である。図２において、１１ａ〜１１ｃは、同一または異なる低融点ハンダボンディング材を使用することができるが、作業効率などを考慮すると、同じ材料を用いることが好ましい。   As the low melting point solder bonding materials 11a to 11c, typically, an In-based material or an Sn-based material can be given. The type is not particularly limited, and any type can be used as long as it is usually used in the field of sputtering targets. Examples of the In base material include an In—Ag alloy. Examples of the Sn-based material include a Sn—Zn alloy. An In-based material is preferable. In FIG. 2, the same or different low melting point solder bonding materials can be used for 11a to 11c, but it is preferable to use the same material in consideration of work efficiency and the like.

スペーサー１２は、酸化物ターゲット部材４ａ〜４ｄとバッキングプレート３との間に、均一な間隔を形成し、ボンディング材が流入できるように配置されるものである。スペーサーは、導電性や熱伝導性に優れたものであれば特に限定されず、スパッタリングターゲットの分野に通常用いられるものであれば、すべて使用することができる。スペーサー１２としては、例えばＣｕワイヤなどが挙げられる。なお、図１および図２では、リング状に形成されたスペーサーを示しているが、この形状に限定されない。   The spacer 12 is arranged so that a uniform gap is formed between the oxide target members 4a to 4d and the backing plate 3 so that the bonding material can flow in. The spacer is not particularly limited as long as it has excellent conductivity and thermal conductivity, and any spacer can be used as long as it is usually used in the field of sputtering targets. Examples of the spacer 12 include a Cu wire. 1 and 2 show a spacer formed in a ring shape, but the present invention is not limited to this shape.

本発明では、スペーサー１２として、裏打ち部材として用いられるＸ群元素の純金属または合金元素を使用することもできる。すなわち、本発明に用いられる裏打ち部材は、スペーサーとしても有用であり、例えば低融点ハンダボンディング材１１で固定して使用すると、スパッタリング中の熱応力に起因するターゲット材とバッキングプレートとの剥離や破壊を防止できるため、長期間の使用が可能となる。   In the present invention, a pure metal or an alloy element of the X group element used as the backing member can also be used as the spacer 12. That is, the backing member used in the present invention is also useful as a spacer. For example, when used with being fixed with the low-melting-point solder bonding material 11, the target material and the backing plate are peeled or broken due to thermal stress during sputtering. Can be used for a long period of time.

本発明を特徴付ける裏打ち部材５は、Ｎｉ、Ｔａ、Ｓｉ、またはＨｆ（Ｘ群元素）の純金属、または上記Ｘ群元素の二種以上からなる合金成分で構成されている。上記Ｘ群元素は、導電性及び熱伝導性に優れているだけでなく、本発明で対象とする酸化物［Ｉｎ−Ｚｎ（Ｇａ／Ｓｎ）酸化物］に添加したとき、ＴＦＴの移動度、オン電流、ＳＳ値の特性を劣化させず、同等若しくはそれ以上の特性を発揮するものである（後記する実施例１の表２を参照）。また、Ｓｉを除く上記Ｘ群元素（Ｎｉ、Ｔａ、Ｈｆ）は、低融点ハンダボンディング材１２の代表的な構成成分であるＩｎまたはＳｎよりも比重が大きい（後記する実施例１の表１を参照）ため、ターゲット組立体製造時の作業効率を考慮すると、好ましく用いられる。上記Ｘ群元素のうちオン電流などの観点から好ましいのはＮｉ、Ｓｉであり、より好ましくはＮｉである。   The backing member 5 that characterizes the present invention is made of a pure metal of Ni, Ta, Si, or Hf (X group element), or an alloy component composed of two or more of the X group elements. The X group element not only has excellent conductivity and thermal conductivity, but also when added to the oxide [In—Zn (Ga / Sn) oxide] targeted in the present invention, the mobility of the TFT, The characteristics of the on-current and SS value are not deteriorated, and the same or better characteristics are exhibited (see Table 2 of Example 1 described later). The X group elements (Ni, Ta, Hf) excluding Si have a higher specific gravity than In or Sn, which is a typical constituent of the low melting point solder bonding material 12 (see Table 1 of Example 1 described later). Therefore, it is preferably used in consideration of work efficiency at the time of manufacturing the target assembly. Of the X group elements, Ni and Si are preferable from the viewpoint of on-current and the like, and more preferably Ni.

図２において、裏打ち部材は、単一の材料（例えば純Ｎｉ）で構成されていても良いし、積層体（例えば、純ＮｉとＮｉ合金）として構成されていても良い。   In FIG. 2, the backing member may be composed of a single material (for example, pure Ni) or may be configured as a laminated body (for example, pure Ni and Ni alloy).

詳細には図２に示すように、裏打ち部材５とバッキングプレート３とは低融点ハンダボンディング材１１ｂで接合されると共に、裏打ち部材５と酸化物ターゲット部材４ａ、４ｂとは、低融点ハンダボンディング材１１ａで接合される。間隔Ｔの直下部分Ｑでは、低融点ハンダボンディング材１１は掻き出されて存在しないため、ここでは、裏打ち部材５は、低融点ハンダボンディング材１１ａを介さず、酸化物ターゲット部材４ａ、４ｂと直接接合している。   Specifically, as shown in FIG. 2, the backing member 5 and the backing plate 3 are joined by a low melting point solder bonding material 11b, and the backing member 5 and the oxide target members 4a and 4b are joined by a low melting point solder bonding material. Joined at 11a. Since the low melting point solder bonding material 11 is scraped and does not exist in the portion Q immediately below the interval T, here, the backing member 5 is directly connected to the oxide target members 4a and 4b without passing through the low melting point solder bonding material 11a. It is joined.

但し、本発明では、間隔Ｔの裏側に裏打ち部材が少なくとも配置されていれば良く、裏打ち部材の存在形態は、図２の態様に限定されない。また、図２に示すように、間隔Ｔの直下部分Ｑに低融点ハンダボンディング材１１ａは存在しない方が好ましいが、これは、Ｑ部分に低融点ハンダボンディング材があると、スパッタリング中に熱が加わり、ボンディング材が溶け出して異常放電が生じ、パーティクルやスプラッシュが発生するためである。特に、隙間をつたって、ボンディング材が這い上がってくると、このような現象が顕著になるため、当該現象を回避するうえで、直下部分Ｑにはボンディング材は出来るだけ存在しない方が良い。   However, in the present invention, it suffices that at least the backing member is disposed on the back side of the interval T, and the presence form of the backing member is not limited to the mode of FIG. In addition, as shown in FIG. 2, it is preferable that the low melting point solder bonding material 11a does not exist in the portion Q immediately below the interval T. However, if there is a low melting point solder bonding material in the Q portion, heat is generated during sputtering. In addition, the bonding material melts and abnormal discharge occurs, and particles and splash are generated. In particular, when the bonding material rises through a gap, such a phenomenon becomes remarkable. Therefore, in order to avoid the phenomenon, it is preferable that the bonding material does not exist as much as possible in the portion Q immediately below.

裏打ち部材５のサイズ（幅、厚さ）は、使用する酸化物ターゲット部材４ａ〜４ｄ、および低融点ハンダボンディング材１１ａ〜１１ｃのサイズ、更にはバッキングプレート３のサイズなどに応じて適切に設定されることが好ましいが、厚さは、おおむね、０．２〜１．０ｍｍであることが好ましい。裏打ち部材５の厚さが０．２ｍｍより薄いと、ターゲット材とバッキングプレートとの熱収縮率差に起因した、スパッタリングターゲット全体の反りの抑制効果が十分発揮されない。一方、裏打ち部材５の厚さが１．０ｍｍを超えると、低融点ハンダボンディング材１１ａ〜１１ｃが固化する前に隙間部から流出してしまう恐れがある。より好ましい裏打ち部材５の厚さは、おおむね０．２５〜０．５０ｍｍである。   The size (width, thickness) of the backing member 5 is appropriately set according to the size of the oxide target members 4a to 4d and the low melting point solder bonding materials 11a to 11c to be used, the size of the backing plate 3, and the like. The thickness is preferably about 0.2 to 1.0 mm. When the thickness of the backing member 5 is thinner than 0.2 mm, the effect of suppressing the warpage of the entire sputtering target due to the difference in thermal shrinkage between the target material and the backing plate is not sufficiently exhibited. On the other hand, if the thickness of the backing member 5 exceeds 1.0 mm, the low melting point solder bonding materials 11a to 11c may flow out of the gap portion before solidifying. A more preferable thickness of the backing member 5 is about 0.25 to 0.50 mm.

裏打ち部材５の幅は、おおむね、５〜３０ｍｍであることが好ましい。裏打ち部材５の幅が５ｍｍより小さいと、酸化物ターゲット部材４ａ〜４ｄ間の間隔に沿ってその直下に裏打ち部材を配置する際、位置合わせが難しくなる。一方、裏打ち部材５の幅が３０ｍｍを超えると、スパッタリングターゲット全体の反り抑制効果が十分得られ難くなる恐れがある。より好ましい裏打ち部材５の幅は、おおむね、１０〜２５ｍｍである。   The width of the backing member 5 is preferably approximately 5 to 30 mm. When the width of the backing member 5 is smaller than 5 mm, alignment becomes difficult when the backing member is disposed directly below the oxide target members 4a to 4d along the interval. On the other hand, if the width of the backing member 5 exceeds 30 mm, it may be difficult to sufficiently obtain the warp suppressing effect of the entire sputtering target. A more preferable width of the backing member 5 is about 10 to 25 mm.

以上、本発明のターゲット組立体について詳述した。   The target assembly of the present invention has been described in detail above.

上述した本発明に係るターゲット組立体の製造方法は特に限定されず、例えば、前述した特許文献２に記載の方法などを参照することができる。好ましい製造方法の実施形態の一例を以下に示す。まず、バッキングプレートの上に低融点金属材料などのボンディング材を充填し、低融点金属材料の融点以上に加熱して溶融状態とする。次いで、裏打ち部材を所定の箇所に並べて配置する。必要に応じて、スペーサーを配置する。その結果、低融点金属材料に比べて比重の大きい裏打ち部材は、低融点金属材料のなかに沈降する。裏打ち部材の比重が低融点金属材料に比べて小さい場合は、押さえ込むようにして沈降させる。次いで、複数の酸化物ターゲット部材を、間隔をあけて並べて配置した後、冷却する。冷却により、低融点金属材料が再凝固し、酸化物ターゲット部材とバッキングプレートとが、低融点金属層を介して接合されたターゲット組立体が得られる。   The method for manufacturing the target assembly according to the present invention described above is not particularly limited. For example, the method described in Patent Document 2 described above can be referred to. An example of a preferred manufacturing method embodiment is shown below. First, a bonding material such as a low melting point metal material is filled on the backing plate and heated to a melting point or higher than the melting point of the low melting point metal material. Next, the backing member is arranged side by side at a predetermined location. If necessary, arrange a spacer. As a result, the backing member having a larger specific gravity than the low melting point metal material settles in the low melting point metal material. When the specific gravity of the backing member is smaller than that of the low melting point metal material, the backing member is allowed to settle down. Next, the plurality of oxide target members are arranged side by side at intervals, and then cooled. By cooling, the low melting point metal material is re-solidified, and a target assembly in which the oxide target member and the backing plate are joined via the low melting point metal layer is obtained.

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。   Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited by the following examples, and can be implemented with modifications within a range that can meet the purpose described above and below. They are all included in the technical scope of the present invention.

実施例１
本実施例では、本発明で裏打ち部材の構成成分として選択したＸ群元素（Ｎｉ、Ｓｉ、Ｈｆ、Ｔａ）を含む酸化物半導体薄膜を備えたＴＦＴが、移動度および良好なＴＦＴ特性を有することを調べた。 Example 1
In this example, a TFT including an oxide semiconductor thin film containing an X group element (Ni, Si, Hf, Ta) selected as a constituent component of a backing member in the present invention has mobility and good TFT characteristics. I investigated.

本実施例では、以下のようにしてＴＦＴを製造した。まず、ガラス基板（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＴｉ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極は純Ｔｉのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒにて成膜した。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜温度：３００℃にて成膜した。 In this example, a TFT was manufactured as follows. First, a Ti thin film of 100 nm and a gate insulating film SiO 2 (200 nm) were sequentially formed as a gate electrode on a glass substrate (Corning Eagle 2000, diameter 100 mm × thickness 0.7 mm). The gate electrode was formed using a pure Ti sputtering target by DC sputtering at a film forming temperature: room temperature, a film forming power: 300 W, a carrier gas: Ar, and a gas pressure: 2 mTorr. The gate insulating film was formed by plasma CVD using a carrier gas: a mixed gas of SiH 4 and N 2 O, a deposition power of 100 W, and a deposition temperature of 300 ° C.

次に、表１に記載の種々の組成の酸化物薄膜を、スパッタリングターゲット（後記する。）を用いて成膜した。スパッタリングは、（株）アルバック製「ＣＳ−２００」装置を使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：２００Ｗ、ガス圧：１ｍＴｏｒｒ、酸素分圧：１００×Ｏ2／（Ａｒ＋Ｏ2）＝１０％、使用ターゲットサイズ：１０１．６ｍｍの条件で、膜厚：５０ｎｍのＩＧＺＯ薄膜を成膜した［Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４(原子比)］。 Next, oxide thin films having various compositions described in Table 1 were formed using a sputtering target (described later). Sputtering uses a “CS-200” apparatus manufactured by ULVAC, Inc., and is formed by DC sputtering using a film forming temperature: room temperature, film forming power: 200 W, gas pressure: 1 mTorr, oxygen partial pressure: 100 × O 2 / ( An IGZO thin film with a film thickness of 50 nm was formed under the conditions of Ar + O 2 ) = 10% and target target size: 101.6 mm [In: Ga: Zn: O = 1: 1: 1: 4 (atomic ratio)] .

酸化物薄膜としては、ＩＧＺＯ中にＸ元素を含むＩＧＺＯ−Ｘのほか、比較のため、ＩＧＺＯ、およびＩＧＺＯ中にＸ群元素以外の元素（Ｃｕ、Ｃｒ、Ｍｏ）を含むものも成膜した。   As the oxide thin film, in addition to IGZO-X containing X element in IGZO, for comparison, IGZO and IGZO containing an element (Cu, Cr, Mo) other than X group element were also formed.

これらのうち、ＩＧＺＯの成膜にあたっては、Ｉｎ：Ｇａ：Ｚｎの比（原子比）が１：１：１であるスパッタリングターゲットを用い、ＩＧＺＯ中に他の元素を含む酸化物半導体薄膜の成膜にあたっては、組成の異なる２つのスパッタリングターゲットを同時放電するＣｏ−Ｓｐｕｔｔｅｒ法を用いて成膜した。詳細にはスパッタリングターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１であるスパッタリングターゲットと、上記スパッタリングターゲット上に、Ｘ群元素、Ｃｕ、Ｃｒ、またはＭｏの純金属チップを装着したターゲットの２つを用いた。   Among these, in forming an IGZO film, a sputtering target having an In: Ga: Zn ratio (atomic ratio) of 1: 1: 1 is used to form an oxide semiconductor thin film containing other elements in the IGZO. In this case, a film was formed by using a Co-Sputter method in which two sputtering targets having different compositions were discharged simultaneously. Specifically, as a sputtering target, a sputtering target having In: Ga: Zn = 1: 1: 1, and a target in which a pure metal chip of an X group element, Cu, Cr, or Mo is mounted on the sputtering target. One was used.

このようにして得られた酸化物薄膜中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。詳細には、最表面から５ｎｍ程度深さまでの範囲をＡｒイオンにてスパッタリングした後、下記条件にて分析を行なった。
Ｘ線源：Ａｌ Ｋα
Ｘ線出力：３５０Ｗ
光電子取り出し角：２０° Each content of the metal element in the oxide thin film thus obtained was analyzed by an XPS (X-ray Photoelectron Spectroscopy) method. Specifically, after sputtering the range from the outermost surface to a depth of about 5 nm with Ar ions, analysis was performed under the following conditions.
X-ray source: Al Kα
X-ray output: 350W
Photoelectron extraction angle: 20 °

上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィーおよびウエットエッチングによりパターニングを行った。ウエットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。   After forming the oxide semiconductor thin film as described above, patterning was performed by photolithography and wet etching. As the wet etchant solution, “ITO-07N” manufactured by Kanto Chemical Co., Ltd. was used.

酸化物半導体薄膜をパターニングした後、膜質を向上させるためにプレアニール処理を行った。プレアニールは、１００％酸素雰囲気、大気圧下にて、３５０℃で１時間行った。   After patterning the oxide semiconductor thin film, pre-annealing treatment was performed to improve the film quality. The pre-annealing was performed at 350 ° C. for 1 hour in a 100% oxygen atmosphere and atmospheric pressure.

次に、純Ｔｉを使用し、リフトオフ法によりソース・ドレイン電極を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｔｉ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース・ドレイン電極用Ｔｉ薄膜の成膜方法は、前述したゲート電極の場合と同じである。ついで、アセトン中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。   Next, pure Ti was used to form source / drain electrodes by a lift-off method. Specifically, after patterning using a photoresist, a Ti thin film was formed by DC sputtering (film thickness was 100 nm). The method for forming the Ti thin film for the source / drain electrodes is the same as that for the gate electrode described above. Subsequently, unnecessary photoresist was removed by applying an ultrasonic cleaner in acetone, and the channel length of the TFT was 10 μm and the channel width was 200 μm.

このようにしてソース・ドレイン電極を形成した後、酸化物半導体を保護するための保護膜を形成した。保護膜としては、ＳｉＯ2（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）の積層膜を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例ではＮ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれも成膜パワーを１００Ｗ、成膜温度を１５０℃とした。 After forming the source / drain electrodes in this manner, a protective film for protecting the oxide semiconductor was formed. As the protective film, a laminated film of SiO 2 (film thickness 200 nm) and SiN (film thickness 200 nm) was used. The formation of the SiO 2 and SiN was performed using “PD-220NL” manufactured by Samco and using the plasma CVD method. In this embodiment, after performing plasma treatment with N 2 O gas, SiO 2 and SiN films were sequentially formed. A mixed gas of N 2 O and SiH 4 was used for forming the SiO 2 film, and a mixed gas of SiH 4 , N 2 , and NH 3 was used for forming the SiN film. In both cases, the film formation power was 100 W, and the film formation temperature was 150 ° C.

次にフォトリソグラフィー、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。次に、ＤＣスパッタリング法を用い、キャリアガス：アルゴン及び酸素ガスの混合ガス、成膜パワー：２００Ｗ、ガス圧：５ｍＴｏｒｒにてＩＴＯ膜（膜厚８０ｎｍ）を成膜し、ＴＦＴを作製した。   Next, contact holes for probing for transistor characteristic evaluation were formed in the protective film by photolithography and dry etching. Next, an ITO film (film thickness: 80 nm) was formed using a DC sputtering method with a carrier gas: a mixed gas of argon and oxygen gas, a film formation power: 200 W, and a gas pressure: 5 mTorr, to manufacture a TFT.

このようにして得られた各ＴＦＴについて、以下のようにして、トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）、オン電流、ＳＳ値、および移動度（電界効果移動度μFE）を求めた。 For each TFT thus obtained, transistor characteristics (drain current-gate voltage characteristics, Id-Vg characteristics), on-current, SS value, and mobility (field effect mobility μ FE ) are as follows. Asked.

（１）トランジスタ特性の測定
トランジスタ特性（Ｉｄ−Ｖｇ特性）は、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧：−３０Ｖ〜３０Ｖ（測定間隔：１Ｖ） (1) Measurement of transistor characteristics For transistor characteristics (Id-Vg characteristics), a semiconductor parameter analyzer “4156C” manufactured by Agilent Technology was used. Detailed measurement conditions are as follows.
Source voltage: 0V
Drain voltage: 10V
Gate voltage: -30V to 30V (measurement interval: 1V)

（２）オン電流およびＳＳ値
オン電流とは、ゲート電圧が３０Ｖのドレイン電流で、トランジスタがオン状態のときの電流値であり、ドレイン電流を一桁増加させるのに必要なゲート電圧の最小値をＳＳ値とした。 (2) On-current and SS value The on-current is a drain current with a gate voltage of 30 V and is a current value when the transistor is in an on state, and is the minimum value of the gate voltage required to increase the drain current by one digit. Was the SS value.

（３）移動度μFE
電界効果移動度μFEは、ＴＦＴ特性からＶg＞Ｖd−Ｖthである線形領域にて導出した。線形領域ではＶg、Ｖdをそれぞれゲート電圧、ドレイン電圧、Ｖthをドレイン電流が１ｎＡを超えたときの電圧、Ｉdをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃiをゲート絶縁膜の静電容量、μFEを電界効果移動度とした。μFEは以下の式から導出される。本実施例では、線形領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉd−Ｖg特性）の傾きから電界効果移動度μを導出した。 (3) Mobility μ FE
The field effect mobility μ FE was derived from the TFT characteristics in a linear region where V g > V d −V th . In the linear region, V g and V d are the gate voltage and drain voltage, V th is the voltage when the drain current exceeds 1 nA, I d is the drain current, L and W are the channel length and channel width of the TFT element, respectively. C i is the capacitance of the gate insulating film, and μ FE is the field effect mobility. μ FE is derived from the following equation. In this example, the field effect mobility μ was derived from the slope of the drain current-gate voltage characteristic (I d -V g characteristic) in the vicinity of the gate voltage satisfying the linear region.

本実施例では、このようにして得られた各移動度を、ＩＧＺＯの移動度を１００％としたときの百分率（ＩＧＺＯに対する比率）に換算し、下記基準に基づいて評価した。
◎：ＩＧＺＯに対する比率が９０％以上
○：ＩＧＺＯに対する比率が７０％以上、９０％未満
△：ＩＧＺＯに対する比率が５０％以上、７０％未満
×：ＩＧＺＯに対する比率が５０％未満 In this example, each mobility obtained in this way was converted into a percentage (ratio to IGZO) when the mobility of IGZO was 100%, and evaluated based on the following criteria.
◎: Ratio to IGZO is 90% or more ○: Ratio to IGZO is 70% or more and less than 90% △: Ratio to IGZO is 50% or more and less than 70% ×: Ratio to IGZO is less than 50%

これらの結果を表１、表２、および図３に示す。   These results are shown in Table 1, Table 2, and FIG.

まず、表１を参照する。表１には、ＩＧＺＯに各元素を添加したときの、移動度の結果を示す。なお、表１には、Ｘ群元素（Ｎｉ、Ｓｉ、Ｈｆ、Ｔａ）、従来例（Ｍｏ）、比較例（Ｃｕ、Ｃｒ）のほか、参考のため、Ａｌ、Ｇｅ、Ｓｎ、Ｔｉの結果を示している。各元素の添加量［ＩＧＺＯに対する添加量（原子％）］は、２原子％である。   First, refer to Table 1. Table 1 shows the results of mobility when each element is added to IGZO. Table 1 shows the results of Al, Ge, Sn, and Ti for reference in addition to the X group elements (Ni, Si, Hf, Ta), the conventional example (Mo), and the comparative examples (Cu, Cr). Show. The addition amount of each element [addition amount with respect to IGZO (atomic%)] is 2 atomic%.

更に表１には、各元素の比重の値も併記している。この値は、ＪＩＳハンドブックから引用したものである。   Further, Table 1 also shows values of specific gravity of each element. This value is taken from the JIS handbook.

表１より、本発明に用いられる裏打ち部材の材料として選択したＸ群元素（Ｎｉ、Ｓｉ、Ｈｆ、Ｔａ）をＩＧＺＯに添加すると、いずれも、良好な移動度を有することが分かる。また、Ｓｉを除き、Ｎｉ、Ｈｆ、Ｔａは、代表的な低融点ハンダボンディング材料であるＩｎおよびＳｎに比べて比重が大きいため、ターゲット組立体の作業性の点においても非常に有用である。   From Table 1, it can be seen that when the X group element (Ni, Si, Hf, Ta) selected as the material of the backing member used in the present invention is added to IGZO, all have good mobility. In addition to Si, Ni, Hf, and Ta have a higher specific gravity than In and Sn, which are typical low melting point solder bonding materials, and thus are very useful in terms of workability of the target assembly.

これに対し、ＣｕやＣｒをＩＧＺＯに添加した場合には、良好な移動度が得られなかった。また、ＡｌやＧｅは、本実施例の酸化物組成においては、上記Ｘ群元素を添加したほどの高い移動度は得られなかった。また、これらの元素は、ＩｎおよびＳｎに比べて比重が小さいため、ターゲット組立体の作業性に劣る。   On the other hand, when Cu or Cr was added to IGZO, good mobility could not be obtained. In addition, Al and Ge did not have such a high mobility as the X group element was added in the oxide composition of this example. In addition, since these elements have a lower specific gravity than In and Sn, the workability of the target assembly is inferior.

次に表２を参照する。表２には、ＩＧＺＯに対し、Ｘ群元素（Ｎｉ、Ｓｉ、Ｈｆ、Ｔａ）の添加量を種々変化させた酸化物半導体薄膜を用いたときの、オン電流とＳＳ値の結果を示している。表２において、Ｘ群元素の添加量は、ＩＧＺＯに対する添加量（原子％）］である。   Reference is now made to Table 2. Table 2 shows the results of on-state current and SS value when using oxide semiconductor thin films in which the addition amount of the X group element (Ni, Si, Hf, Ta) is variously changed with respect to IGZO. . In Table 2, the addition amount of the group X element is the addition amount (atomic%) relative to IGZO.

表２より、ＩＧＺＯにＸ群元素を添加すると、Ｘ群元素を添加しない従来のＩＧＺＯを用いたときと同程度またはそれ以上のオン電流およびＳＳ値が得られ、良好なＴＦＴ特性が得られることが確認された。   Table 2 shows that when an X group element is added to IGZO, an on-current and an SS value equal to or higher than those obtained when a conventional IGZO not containing an X group element is used, and good TFT characteristics are obtained. Was confirmed.

これに対し、ＩＧＺＯにＣｕまたはＣｒを添加すると、オン電流が低下した。なお、ＳＳ値は、トランジスタの静特性が得られておらず、スイッチングしなかったため測定しなかった(表２には「−」と記載）。   On the other hand, when Cu or Cr was added to IGZO, the on-current decreased. Note that the SS value was not measured because the static characteristics of the transistor were not obtained and switching was not performed (described as “−” in Table 2).

また、ＩＧＺＯにＭｏを添加すると、従来のＩＧＺＯに比べて、オン電流、ＳＳ値のいずれも劣化した。   Further, when Mo was added to IGZO, both the on-current and SS value were deteriorated as compared with the conventional IGZO.

次に図３を参照する。図３は、表２に示す実験例のうち、Ｘ群元素（添加量２原子％）、またはＣｕ、Ｃｒ、Ｍｏ（いずれも添加量０．５原子％）を含むときのＩｄ−Ｖｇ特性の結果を示している。図３には、２回の測定結果を示している。   Reference is now made to FIG. FIG. 3 shows the Id-Vg characteristics of the experimental example shown in Table 2 when it contains an X group element (addition amount 2 atomic%), or Cu, Cr, and Mo (all addition amounts are 0.5 atomic%). Results are shown. FIG. 3 shows the results of two measurements.

図３より、ＩＧＺＯにＸ群元素を添加したものは、いずれも、良好なスイッチング特性を示すのに対し、Ｃｕ、Ｃｒ、Ｍｏを添加すると、いずれもトランジスタがスイッチングしなかった。   From FIG. 3, any of the IGZO added with the X group element showed good switching characteristics, whereas when Cu, Cr, or Mo was added, none of the transistors switched.

これらの実験結果より、上記Ｘ群元素は、ＩＧＺＯの移動度およびＴＦＴ特性を向上させる元素として極めて有用であり、Ｓｉを除く上記Ｘ群元素は、ターゲット組立体の作業効率を高めるうえでも、非常に有用であることが確認された。これらの実験結果は、ターゲット組立体を用いて酸化物薄膜をスパッタリング法で製造する際、ターゲット隙間から上記Ｘ群元素が侵入したとしても、隙間に対応する基板位置には、上記酸化物に上記Ｘ群元素を含む薄膜（ＴＦＴ特性向上に有用な酸化物薄膜）が形成されるため、成膜後の酸化物半導体薄膜のＴＦＴ特性は劣化しないことを示すものであり、Ｘ群元素の一種または二種以上で構成される裏打ち部材の有用性を、間接的に実証するものである。   From these experimental results, the X group element is extremely useful as an element for improving the mobility and TFT characteristics of IGZO, and the X group element excluding Si is extremely useful for improving the working efficiency of the target assembly. It was confirmed that it was useful. These experimental results show that when the oxide thin film is manufactured by the sputtering method using the target assembly, even if the X group element enters from the target gap, the oxide is placed on the oxide at the substrate position corresponding to the gap. This indicates that since a thin film containing an X group element (an oxide thin film useful for improving TFT characteristics) is formed, the TFT characteristics of the oxide semiconductor thin film after film formation do not deteriorate. The usefulness of a backing member composed of two or more types is indirectly verified.

なお、本実施例では、酸化物としてＩＧＺＯを用いたときの結果を示しているが、本発明で対象とするすべての酸化物についても、同様の結果が得られると考えられる。   In addition, although the result when using IGZO as an oxide is shown in the present Example, it is thought that the same result is obtained also about all the oxides made into object by this invention.

実施例２
本実施例では、裏打ち部材としての有用性を比較検討するため、純Ｎｉ（本発明例）または純Ｃｕ（比較例）を用いてターゲット組立体を製造し、ＴＦＴ特性を評価した。 Example 2
In this example, in order to compare and examine the usefulness as a backing member, a target assembly was manufactured using pure Ni (example of the present invention) or pure Cu (comparative example), and TFT characteristics were evaluated.

まず、ターゲット組立体は、前述した好ましい実施形態の製造方法により製造した。本実施例では、バッキングプレートとして純Ｃｕのバッキングプレート（φ１３２ｍｍ、厚さ８．５ｍｍ）、ボンディング材としてＩｎ基合金、スペーサーとしてＣｕワイヤを用いた。酸化物ターゲット部材間の間隔Ｔの幅は０．３ｍｍとした。   First, the target assembly was manufactured by the manufacturing method of the preferred embodiment described above. In this example, a pure Cu backing plate (φ132 mm, thickness 8.5 mm) was used as the backing plate, an In-based alloy was used as the bonding material, and a Cu wire was used as the spacer. The width of the interval T between the oxide target members was 0.3 mm.

次に、上記ターゲット組立体を用いたこと以外は実施例１と同様にしてＴＦＴを作製し、オン電流およびＳＳ値を評価した。なお、スパッタリング後の厚さ（残存厚さ）は、６ｍｍまたは１ｍｍとなるように行なった。   Next, a TFT was produced in the same manner as in Example 1 except that the target assembly was used, and the on-current and SS value were evaluated. The thickness after sputtering (residual thickness) was 6 mm or 1 mm.

また、参考のため、隙間なしのターゲット組立体を用いて、上記と同様にして各特性を評価した。実操業下では、前述したようにターゲット部材の間に隙間を設けたターゲット組立体を製造するが、本実施例では、隙間部の影響を排除した参考例を得るため、便宜上、隙間なしのターゲット組立体を用いた。   For reference, each characteristic was evaluated in the same manner as described above using a target assembly without a gap. Under actual operation, as described above, a target assembly having a gap between target members is manufactured. In this embodiment, a target without a gap is used for convenience in order to obtain a reference example that eliminates the influence of the gap. An assembly was used.

これらの結果を表３および表４に示す。   These results are shown in Tables 3 and 4.

これらの結果より、Ｎｉ製の裏打ち部材を用いた場合、隙間なしのターゲット組立体を用いた場合と同程度の、良好なオン電流およびＳＳ値が得られた。これらの結果は、スパッタリング後の厚さにかかわらず、見られた。   From these results, when the Ni backing member was used, good on-current and SS values comparable to those when using a target assembly without a gap were obtained. These results were seen regardless of the thickness after sputtering.

これに対し、Ｃｕ製の裏打ち部材を用いた場合は、オン電流およびＳＳ値の各特性が低下した。特に表４に示すように、スパッタリング後の厚さが１ｍｍになると、上記特性の低下が一層顕著に見られるようになり、オン電流が著しく低下し、ＳＳ値は著しく増加した。   In contrast, when a Cu backing member was used, the on-current and SS value characteristics were degraded. In particular, as shown in Table 4, when the thickness after sputtering became 1 mm, the above-mentioned characteristics were more markedly reduced, the on-current was significantly reduced, and the SS value was significantly increased.

１ ターゲット組立体
２ スパッタリングターゲット
３ バッキングプレート
４ａ〜４ｄ 酸化物ターゲット部材
５ 裏打ち部材
１１ａ、１１ｂ、１１ｃ 低融点ハンダボンディング材
１２ スペーサー
Ｔ 間隔
Ｑ 間隔Ｔの直下部分 DESCRIPTION OF SYMBOLS 1 Target assembly 2 Sputtering target 3 Backing plate 4a-4d Oxide target member 5 Backing member 11a, 11b, 11c Low melting-point solder bonding material 12 Spacer T space | interval Q The part immediately under space | interval T

Claims (4)

バッキングプレート上に、ボンディング材を介して、複数の酸化物ターゲット部材が間隔をあけて配置されたターゲット組立体において、
前記酸化物ターゲット部材はＩｎ、Ｇａ、およびＺｎからなる酸化物で構成され、
前記酸化物ターゲット部材と前記バッキングプレートとの間に、前記間隔を跨いで設けられた、Ｎｉ、Ｓｉ、Ｈｆ、およびＴａよりなる群から選択される一種または二種以上からなる裏打ち部材を有し、且つ、前記裏打ち部材は単一の材料で構成されていることを特徴とするターゲット組立体。 In a target assembly in which a plurality of oxide target members are arranged at intervals on a backing plate via a bonding material,
The oxide target member is composed of an oxide composed of In, Ga, and Zn ,
Between the oxide target member and the backing plate, having a backing member made of one or more selected from the group consisting of Ni, Si, Hf, and Ta provided across the gap And the said backing member is comprised with the single material, The target assembly characterized by the above-mentioned. 前記バッキングプレートが純ＣｕまたはＣｕ合金からなる請求項１に記載のターゲット組立体。   The target assembly according to claim 1, wherein the backing plate is made of pure Cu or a Cu alloy. 前記裏打ち部材が、Ｎｉ、Ｈｆ、およびＴａよりなる群から選択される一種または二種以上からなる請求項１または２に記載のターゲット組立体。   The target assembly according to claim 1 or 2, wherein the backing member is made of one or more selected from the group consisting of Ni, Hf, and Ta. 前記ボンディング材が、Ｉｎ基材料からなる請求項１〜３のいずれかに記載のターゲット組立体。   The target assembly according to claim 1, wherein the bonding material is made of an In base material.
JP2012162125A 2012-07-20 2012-07-20 Target assembly Expired - Fee Related JP6059460B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012162125A JP6059460B2 (en) 2012-07-20 2012-07-20 Target assembly
TW102125929A TW201413023A (en) 2012-07-20 2013-07-19 Target assembly
KR1020157001469A KR101643510B1 (en) 2012-07-20 2013-07-19 Target assembly
CN201380031944.9A CN104379802B (en) 2012-07-20 2013-07-19 Target assembly
PCT/JP2013/069670 WO2014014091A1 (en) 2012-07-20 2013-07-19 Target assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012162125A JP6059460B2 (en) 2012-07-20 2012-07-20 Target assembly

Publications (2)

Publication Number Publication Date
JP2014019930A JP2014019930A (en) 2014-02-03
JP6059460B2 true JP6059460B2 (en) 2017-01-11

Family

ID=49948911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012162125A Expired - Fee Related JP6059460B2 (en) 2012-07-20 2012-07-20 Target assembly

Country Status (5)

Country Link
JP (1) JP6059460B2 (en)
KR (1) KR101643510B1 (en)
CN (1) CN104379802B (en)
TW (1) TW201413023A (en)
WO (1) WO2014014091A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6359901B2 (en) * 2014-07-16 2018-07-18 三菱マテリアル株式会社 Sputtering target
JP2017014562A (en) * 2015-06-30 2017-01-19 株式会社コベルコ科研 Sputtering target assembly
JP7311290B2 (en) * 2019-03-27 2023-07-19 Ｊｘ金属株式会社 Segmented sputtering target and manufacturing method thereof
WO2021084838A1 (en) * 2019-11-01 2021-05-06 三井金属鉱業株式会社 Gap-filling member

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08170170A (en) * 1994-12-16 1996-07-02 Tosoh Corp Sputtering target
JPH10121232A (en) * 1996-10-14 1998-05-12 Mitsubishi Chem Corp Sputtering target
JP3759673B2 (en) 1998-01-12 2006-03-29 三井金属鉱業株式会社 Sputtering target and manufacturing method thereof
CN100396813C (en) * 2002-08-02 2008-06-25 出光兴产株式会社 Sputtering target, sintered body, conductive film produced using the same, organic EL element, and substrate used for the same
JP5244331B2 (en) * 2007-03-26 2013-07-24 出光興産株式会社 Amorphous oxide semiconductor thin film, manufacturing method thereof, thin film transistor manufacturing method, field effect transistor, light emitting device, display device, and sputtering target
JP5213458B2 (en) 2008-01-08 2013-06-19 キヤノン株式会社 Amorphous oxide and field effect transistor
KR101658256B1 (en) * 2008-12-15 2016-09-20 이데미쓰 고산 가부시키가이샤 Sintered complex oxide and sputtering target comprising same
JP5377142B2 (en) * 2009-07-28 2013-12-25 ソニー株式会社 Target manufacturing method, memory manufacturing method
KR20170072965A (en) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Sputtering target and manufacturing method thereof, and transistor
JP2012124446A (en) * 2010-04-07 2012-06-28 Kobe Steel Ltd Oxide for semiconductor layer of thin film transistor and sputtering target, and thin film transistor
KR101227607B1 (en) * 2010-11-08 2013-01-30 미쓰이 긴조꾸 고교 가부시키가이샤 Divided sputtering target and method for producing same

Also Published As

Publication number Publication date
WO2014014091A1 (en) 2014-01-23
CN104379802B (en) 2017-04-05
JP2014019930A (en) 2014-02-03
TWI561657B (en) 2016-12-11
KR101643510B1 (en) 2016-07-27
TW201413023A (en) 2014-04-01
KR20150023817A (en) 2015-03-05
CN104379802A (en) 2015-02-25

Similar Documents

Publication Publication Date Title
JP6018551B2 (en) Thin film transistor
JP6043244B2 (en) Thin film transistor
JP6068327B2 (en) Thin film transistor and manufacturing method thereof
JP5718072B2 (en) Thin film transistor oxide for semiconductor layer and sputtering target, and thin film transistor
JP6294428B2 (en) Method for manufacturing oxide for semiconductor layer of thin film transistor, and method for improving characteristics of thin film transistor
JP6077978B2 (en) Thin film transistor and manufacturing method thereof
US10566457B2 (en) Thin film transistor and display device
JP2013070010A (en) Semiconductor layer oxide and spattering target for thin film transistor, and thin film transistor
JP2012151469A (en) Semiconductor layer oxide and sputtering target of thin-film transistor, and thin-film transistor
WO2011102396A1 (en) Al alloy film for display device
JP2014007383A (en) Oxide for thin-film transistor semiconductor layer, thin-film transistor, display device, and sputtering target
JP6059460B2 (en) Target assembly
JP2013207100A (en) Thin-film transistor
TWI588283B (en) Sputtering target assembly

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R150 Certificate of patent or registration of utility model

Ref document number: 6059460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees