JP6053821B2 - 超伝導回路用の低温抵抗体 - Google Patents

超伝導回路用の低温抵抗体 Download PDF

Info

Publication number
JP6053821B2
JP6053821B2 JP2014549171A JP2014549171A JP6053821B2 JP 6053821 B2 JP6053821 B2 JP 6053821B2 JP 2014549171 A JP2014549171 A JP 2014549171A JP 2014549171 A JP2014549171 A JP 2014549171A JP 6053821 B2 JP6053821 B2 JP 6053821B2
Authority
JP
Japan
Prior art keywords
alloy
material layer
tungsten
titanium
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014549171A
Other languages
English (en)
Other versions
JP2015506110A (ja
Inventor
ジェイ タルバッチオ ジョン
ジェイ タルバッチオ ジョン
シー フォーク エリカ
シー フォーク エリカ
アール マクローリン ショーン
アール マクローリン ショーン
ジェイ フィリップス デービッド
ジェイ フィリップス デービッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2015506110A publication Critical patent/JP2015506110A/ja
Application granted granted Critical
Publication of JP6053821B2 publication Critical patent/JP6053821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C13/00Resistors not provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Description

関連出願
本出願は2011年12月19日に出願された米国特許出願第13/330,270号の優先権を主張するものであり、その全体が本明細書に組み込まれる。
本発明は、一般的には超伝導体に関し、特に低温抵抗体を形成する方法に関する。
超伝導回路は、通信の信号の品質や計算能力が必要とされる国家安全保障の用途に有意な強化を提供することが期待される量子計算及び暗号化の用途に提案されている主要な技術の一つである。超伝導回路は、100ミリケルビンより低い温度で動作する。4.2Kの温度で動作する超伝導回路の電気抵抗体に用いられる材料は、4.2Kとミリケルビンとの間の温度範囲内で、超伝導への移行、つまり直流抵抗を有するため、ミリケルビンの温度での動作には適していない。このグループにおける一例の抵抗体材料は薄膜のモリブデンである。4.2Kで抵抗体用に用いられる他の材料は、超伝導制御回路を製造することが望まれるシリコン半導体ファウンドリのプロセスと互換性がない。このグループにおける一例の抵抗体材料は、金とパラジウムとの合金(AuPd)である。金と銅はシリコン半導体ファウンドリにおける深刻な汚染物質である。
本発明の一態様では、100ミリケルビン未満の温度で超伝導である材料から形成された回路素子と、これらの回路素子に接続された抵抗体を一体化した超伝導回路が提供される。抵抗体は、100ミリケルビン未満の温度で抵抗性である遷移金属の合金から形成される。
本発明の他の態様では、超伝導回路の生成方法が提供される。100ミリケルビン未満の温度で超伝導である第1の材料層が絶縁基板の上に堆積される。次に、100ミリケルビン未満の温度で抵抗性のままである遷移金属の合金から形成される第2の材料層が堆積される。第2の材料層は第1の材料層と接触する。
本発明のさらに他の態様では、超伝導材料から形成された回路素子と、該回路素子に接続された抵抗体とを含む超伝導回路が提供される。抵抗体は、合金中の原子に対する価電子の数の比が約5.35と約5.95との間にあるように選択された原子比を有する遷移金属の合金から形成される。
本発明の一態様による集積回路の機能ブロック図である 本発明の一態様によるミリケルビン温度の用途に使用するための集積回路アセンブリの例示的な実装を示す図である。 製造の初期段階における回路構造を示す図である。 本発明の一態様に従ってフォトレジスト材料層をパターニングした後の図3の構造の概略断面図である。 本発明の一態様によって超伝導材料層に開口部を延在させるためのエッチングステップ後の図4の構造の概略断面図である。 本発明の一態様に従ってフォトレジスト材料層を剥離した後の図5の構造の概略断面図である。 抵抗材料層を堆積した後の図6の構造の概略断面図である。 図7の構造を覆うように第2のフォトレジスト材料層を塗布し、開口領域を露出させるためにパターニングして、現像した後の図7の構造の概略断面図である。 超伝導材料層を露出させるために露出した抵抗材料をエッチングした後の図8の構造の概略断面図である。 第2のフォトレジスト材料層を剥離した後の図9の構造の概略断面図である。 絶縁層を堆積した後の図10の構造の概略断面図である。
図1は、本発明の一態様による抵抗性である素子(例えば、12)を含んでいる集積回路10の機能ブロック図である。抵抗素子の材料の抵抗率は一般に動作条件、特に温度によって変化することが当業者に認識されているが、特に、回路の動作条件で実質上抵抗性を有さない材料を、ここでは「超伝導材料」という。特に本明細書の目的に対して、超伝導材料は回路の動作温度より高い転移温度(Tc)を有する材料である。一実装において、回路は、動作温度が100ミリケルビン未満であるような、量子回路の動作環境内で使用することができる。
回路10は、回路の動作環境において大きい抵抗を有する遷移金属の合金から形成される抵抗体12と、動作環境において超伝導性である超伝導材料から形成された少なくとも1つの回路素子14とを含む。例えば、回路素子14はコンデンサ、スパイラルインダクタ、ジョセフソン接合のいずれか、又は、超伝導体の用途に通常用いられる他の多数の回路素子のいずれかを含むことができる。超伝導材料は、低温で超伝導性を呈することが知られている任意の金属、炭素同素体、合金、セラミック、又は他の純粋な元素を含んでもよい。多くの材料がミリケルビン温度でこのような特性を有しているため、超伝導材料は半導体処理技術とコンパチブルな低コストの材料として選択することができる。
本発明の一態様によれば、抵抗体12を形成するために用いられる遷移金属の合金は、その合金材料中の原子に対する価電子の合計比が特定の範囲内にあるようなものを選択することができる。特に、合金は、原子に対する価電子の比が5以上で6未満であるときに、通常の導電性を呈する。用語「遷移金属」は、周期表のdブロック内に見られる任意の元素、特に第3〜11族内の元素のことをいう。「価電子」は、所定の原子の最も外側のs副殻及び最も外側のd副殻内の電子の結合数を意味する。したがって、本出願の目的のためには、それぞれの原子に関連付けられる価電子の数は、第4族の遷移金属に対しては4つ、第5族の遷移金属対しては5つに等しい、といったようになる。
一実装において、合金を形成する金属はチタン、バナジウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タングステン、タンタル、及びレニウムを含む群から選択することができる。原子に対する価電子の総合比が5と6の間である限り、合金は前記群からの2つ以上の金属を含むことができる。合金がミリケルビンの範囲で所望の抵抗率を有すようにするために、合金を構成する金属の原子比は、原子に対する価電子の比を約5.35から約5.95の範囲内に維持するように選択することができる。一実装において、抵抗体12は1〜10オーム/□のシート抵抗を提供するように設計され、抵抗薄膜の厚さは20〜200ナノメータである。したがって、抵抗薄膜はミリケルビンの動作温度で2〜200マイクロオームcmの抵抗率を提供する。一実装において、シート抵抗及び厚さは10〜50マイクロオームcmの抵抗率を提供するように選択される。
本明細書に記載される遷移金属のクラスを使用すると多くの利点がある。記載されている合金は、15〜100ミリケルビンの動作温度範囲においては実質上温度に無関係なシート抵抗を有する。それらは非磁性であり、他のプロセス用の半導体機器を汚染するリスクなしに半導体処理機器に用いることができる。合金ということで、それらは、特に純元素と比較した場合に、不純物や欠陥などの僅かの変化に対して比較的、鈍感である。合金は、半導体処理に関連する温度、典型的には130〜300℃において化学的に安定している。これには、化学反応に対する安定性だけでなく、隣接する薄膜層との相互拡散も含まれる。この化学的な安定性は、低い蒸気圧と耐腐食性を可能にする。これらの合金の多くは、超伝導回路製造プロセスの他の部分と一致する薄膜堆積プロセスに適用することができ、ドライエッチングプロセスによりパターニングすることができる。最後に、選択された材料のグループには比較的一般的で低コストの部材が含まれる。
図2は、本発明の一態様による、ミリケルビン温度の用途に使用する集積回路アセンブリ50の例示的な実装を示している。集積回路アセンブリ50は、このアセンブリのための構造支持体として役立つ絶縁基板52を備えている。基板52は、ミリケルビン温度で絶縁体である半導体回路アセンブリのための基板として役立つための十分な剛性を備える任意の材料から形成することができる。一実装において、基板52はシリコンウエハを含む。
薄膜抵抗体54は基板の上に製造することができる。本発明の一態様によれば、抵抗体層54は、原子に対して特定の比率の価電子を有する遷移金属の合金から形成することができる。図示の実装において、抵抗体54は、チタンとタングステンの合金から製造され、チタンとタングステンの原子比は約5対1(すなわち、合金を構成する原子の約17%がタングステンで、約83%がチタン)である。選択された合金は、3.06オーム/□で、厚さが154nmで、抵抗率が47マイクロオームcmのシート抵抗を提供する。しかしながら、これらの数量は、例えば、67%のタングステンと33%のチタンとの組成物から、98%のタングステンと2%のチタンとの組成物まで、それぞれ異なることは理解されるであろう。これは、88.5%重量のタングステンと11.5%重量のチタンとの組成物から、99.5%重量のタングステンと0.5%重量のチタンとの組成物の範囲に相当する。
第1及び第2の超伝導トレース56及び58が、薄膜抵抗体54に隣接して基板52上に作成される。超伝導トレース56及び58はアルミニウム、ニオブ、または他のいくつかの超伝導材料によって形成することができる。各超伝導トレース56及び58は、それぞれの端部62及び64にて薄膜抵抗体54に電気的に接続される。アセンブリ全体は第2の絶縁層66によって覆うことができる。チタン/タングステン合金の使用は多くの利点を提供する。この合金は、低温では抵抗の温度依存がほとんどない。合金に磁性はなく、半導体処理のための機器を汚染しない。さらに、堆積プロセスはアルゴンガス中にて室温で実行することができ、その合金のためにフッ素系ガスを用いる反応性イオンエッチングプロセスが良好に確立されている。
次に、図3−11を参照して、ミリケルビン温度で使用する抵抗体の形成につき説明する。本例は抵抗体につき説明するが、その手法は低温環境で使用する多様な異なるデバイスを形成するのに用いることもできる。図3は、製造の初期段階における回路構造100を示す。図3は、絶縁基板104上に超伝導材料層102を堆積した後の回路構造を表している。超伝導材料層102は、低圧化学蒸着(LPCVD)、プラズマ強化化学蒸着(PECVD)、原子層堆積装置(ALD)、スパッタリング、又は、スピンオン法を含む任意の適切な堆積技術によって堆積することができる。図示の実装では、超伝導材料はスパッタリングによって堆積される。超伝導材料層102を製造するために用いられる材料には、例えば、アルミニウム、ニオブ、又は他のいくつか超伝導材料が含まれる。超伝導材料層102は、この層102を機械的に支持するための他の絶縁層104の上にある。
次に、図4に示されているように、フォトレジスト材料層108が回路構造を覆うように塗布され、そして、このフォトレジスト材料層108は、これに開口領域110を露出させるためにパターニングされて、現像される。フォトレジスト材料層108は、このフォトレジスト材料層108をパターニングするために用いられる放射線の波長に応じて厚さが変化する。フォトレジスト材料層108は、スピンコーティングまたはスピンキャスティング堆積法によって、超伝導材料層102の上に形成され、開口領域110を形成するために選択的に照射されて、現像される。フォトレジスト材料層の現像に用いられる現像液は保護バリア層106には影響を及ぼさない。
図5は、超伝導材料層102に開口部114を形成するために超伝導材料層102にエッチング工程を実行した後の回路構造100を示す。エッチングは、例えば、塩素系のドライプラズマエッチングとすることができる。例えば、超伝導材料層102は、パターニングしたフォトレジスト材料層108のマスクパターンを複製し、これにより超伝導材料層102に開口パターンを作成するために、平行板反応性イオンエッチング(RIE)装置や、誘導結合型プラズマ(ICP)反応器や、或いは、電子サイクロトロン共鳴(ECR)プラズマ反応器といったような市販のエッチング装置にて、塩素イオンを含んでいるプラズマガスで異方性エッチングすることができる。あるいは、エッチングはウェットエッチングでもよい。パターニングされたフォトレジスト材料層及び下地層(図示せず)に比べて相対的に速い速度で超伝導材料層102をエッチングするためには選択エッチング法を用いるのが好適である。
そして、フォトレジスト材料108は、図6に示される構造が得られるように、(例えば、Oプラズマでアッシングすることにより)剥がされる。図7は、図6の構造の上に抵抗材料層122を堆積した後の回路構造100を示す。図示の実装では、抵抗材料層122は、タングステンとチタンの原子比が約5対1のタングステンとチタンの合金であり、その層は、スパッタリングによって堆積される。次に、図8に示されているように、第2のフォトレジスト材料層124がその構造を覆うように塗布され、そして、第2のフォトレジスト材料層124は、これに開口領域126を露出させるためにパターニングされ、現像される。
図9において、超伝導材料層102を露出させるために、露出された抵抗材料122はエッチング除去される。このエッチング工程は、下にある超伝導材料層102及び上にあるフォトレジスト材料層108より速い速度で保護バリア層106を選択的にエッチングするエッチング液を用いるドライエッチング又はウェットエッチングとすることができる。例えば、抵抗材料層122は、パターニングした第2のフォトレジスト材料層124のマスクパターンを複製するために、平行平板RIE装置、或いは、電子サイクロトロン共鳴(ECR)プラズマ反応器といったような、市販のエッチング装置にて、プラズマガス、ここではフッ素イオンを含んでいる四フッ化炭素(CF)を用いて異方性エッチングすることができる。図示の実装では、エッチングはフッ素系ガスによる反応性イオンエッチングにより行われる。そして、第2のフォトレジスト材料層124は、図10に示される構造を提供するために剥がされる。図11において、回路構造100は、シリコン又はシリコン酸化物のような第2の絶縁層128で覆われる。
上述されたことは、本発明の例に過ぎない。当然ながら、本発明を記載する目的で構成要素又は方法の考えられる全ての組み合わせを記載するのは不可能であるが、当業者であれば、本発明の多くのさらなる組み合わせ及び置換が可能であることを認識するであろう。例えば、図3−11に示される製造プロセスにおいて、抵抗層は、その抵抗体が1箇所以上の位置にて超伝導層と1以上の基板との間に直接あるように、超伝導層を堆積する前に堆積することができる。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に入る全ての変更、修正、及び変形を網羅することを意図している。

Claims (13)

  1. 100ミリケルビン未満の温度で超伝導性である材料から形成された回路素子と、
    前記回路素子に接続され、100ミリケルビン未満の温度で抵抗性である遷移金属の合
    金から形成された抵抗体と、を備え
    前記合金を構成する前記遷移金属の原子比は、前記合金中の原子に対する価電子の数の
    比が約5.35と約5.95の間であるように選択される、集積回路。
  2. 前記合金を構成する前記遷移金属は、チタン、バナジウム、ジルコニウム、ニオブ、モ
    リブデン、ハフニウム、タングステン、タンタル、及びレニウムのうちの少なくとも2つ
    から選択される、
    請求項1に記載の集積回路。
  3. 前記合金はチタンとタングステンとの合金である、請求項に記載の集積回路。
  4. 前記合金は、1のチタン原子に対して約5のタングステン原子の原子比を占める、
    請求項に記載の集積回路。
  5. 前記抵抗体は前記合金の薄膜として実装される、
    請求項に記載の集積回路。
  6. 絶縁基板上に100マイクロケルビン未満の温度で超伝導性である第1の材料層を堆積
    する工程と、
    遷移金属の合金から成る第2の材料層を堆積する工程と、
    を含み、
    前記合金は、100ミリケルビン未満の温度で抵抗性のままである、チタン、バナジウ
    ム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タングステン、タンタル、及びレ
    ニウムのうちの少なくとも2つから成り、
    前記第2の材料層は前記第1の材料層と接触しており、
    前記合金を構成する前記遷移金属の原子比は、前記合金中の原子に対する価電子の数の比が約5.35と約5.95の間であるように選択される、超伝導回路の作成方法。
  7. 前記第1の材料層は前記第2の材料層に先だって堆積される、
    請求項に記載の方法。
  8. 前記第2の材料層は前記第1の材料層に先だって堆積される、
    請求項に記載の方法。
  9. 前記遷移金属の合金は、チタンの1原子に対してタングステンの約5原子の原子比を有
    する、チタンとタングステンとの合金である、
    請求項に記載の方法
  10. さらに、アルゴンガス中で室温にて行われるスパッタリングプロセスによって前記第2
    の材料層を堆積する工程を含む、
    請求項に記載の方法。
  11. さらに、フッ素系ガスでの反応性イオンエッチングプロセスによって前記第2の材料層
    をエッチングする工程を含む、
    請求項に記載の方法。
  12. さらに、前記第1及び第2の材料層の上に絶縁材料層を堆積する工程を含む、
    請求項に記載の方法。
  13. 前記絶縁基板はシリコンウエハである、
    請求項に記載の方法。
JP2014549171A 2011-12-19 2012-12-17 超伝導回路用の低温抵抗体 Active JP6053821B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/330,270 2011-12-19
US13/330,270 US8852959B2 (en) 2011-12-19 2011-12-19 Low temperature resistor for superconductor circuits
PCT/US2012/070066 WO2013137959A2 (en) 2011-12-19 2012-12-17 Low temperature resistor for superconductor circuits

Publications (2)

Publication Number Publication Date
JP2015506110A JP2015506110A (ja) 2015-02-26
JP6053821B2 true JP6053821B2 (ja) 2016-12-27

Family

ID=48610713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549171A Active JP6053821B2 (ja) 2011-12-19 2012-12-17 超伝導回路用の低温抵抗体

Country Status (7)

Country Link
US (1) US8852959B2 (ja)
EP (1) EP2795688B1 (ja)
JP (1) JP6053821B2 (ja)
KR (1) KR101696526B1 (ja)
AU (1) AU2012373211B2 (ja)
CA (1) CA2858087C (ja)
WO (1) WO2013137959A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US9745941B2 (en) 2014-04-29 2017-08-29 Ford Global Technologies, Llc Tunable starter resistor
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
EP3513434B1 (en) * 2016-09-13 2022-04-13 Google LLC Reducing loss in stacked quantum devices
US10936756B2 (en) * 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704391A (en) 1970-11-10 1972-11-28 Ite Imperial Corp Cryogenic current limiting switch
JPS59138390A (ja) 1983-01-28 1984-08-08 Hitachi Ltd 超電導スイツチング装置
EP0282360B1 (en) 1987-03-12 1995-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing components of superconducting ceramic oxide materials
US5026682A (en) 1987-04-13 1991-06-25 International Business Machines Corporation Devices using high Tc superconductors
EP0303813B1 (en) 1987-08-18 1994-10-12 International Business Machines Corporation High critical current superconductors
NL8703039A (nl) 1987-12-16 1989-07-17 Philips Nv Werkwijze voor het patroonmatig vervaardigen van een dunne laag uit een oxidisch supergeleidend materiaal.
US5055158A (en) * 1990-09-25 1991-10-08 International Business Machines Corporation Planarization of Josephson integrated circuit
IT1249440B (it) 1991-08-14 1995-02-23 Ist Nazionale Fisica Nucleare Metodo e dispositivo per la deposizione tramite spruzzamento catodico di films sottili superconduttori di niobio su cavita' risonanti a quarto d'onda in rame per l'accellerazione di ioni pesanti.
US6051846A (en) * 1993-04-01 2000-04-18 The United States Of America As Represented By The Secretary Of The Navy Monolithic integrated high-Tc superconductor-semiconductor structure
JP2630240B2 (ja) * 1993-12-28 1997-07-16 日本電気株式会社 超伝導集積回路用金属薄膜抵抗
JP3105746B2 (ja) * 1994-09-12 2000-11-06 日本電気株式会社 超伝導集積回路の製造方法及び超伝導集積回路
US6468642B1 (en) 1995-10-03 2002-10-22 N.V. Bekaert S.A. Fluorine-doped diamond-like coatings
JPH09199484A (ja) * 1996-01-19 1997-07-31 Nippon Steel Corp 半導体装置の製造方法
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US7075171B2 (en) 2003-03-11 2006-07-11 Fujitsu Limited Superconducting system, superconducting circuit chip, and high-temperature superconducting junction device with a shunt resistor
US7816303B2 (en) * 2004-10-01 2010-10-19 American Superconductor Corporation Architecture for high temperature superconductor wire
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US8852378B2 (en) 2008-07-15 2014-10-07 Corporation For National Research Initiatives Tailorable titanium-tungsten alloy material thermally matched to semiconductor substrates and devices
CN105914219B (zh) 2009-02-27 2018-11-13 D-波***公司 用于制造超导集成电路的***及方法

Also Published As

Publication number Publication date
EP2795688B1 (en) 2017-06-14
WO2013137959A3 (en) 2013-11-21
KR20140123498A (ko) 2014-10-22
EP2795688A4 (en) 2015-09-02
CA2858087A1 (en) 2013-09-19
WO2013137959A2 (en) 2013-09-19
EP2795688A2 (en) 2014-10-29
AU2012373211A1 (en) 2014-07-03
AU2012373211B2 (en) 2015-05-28
KR101696526B1 (ko) 2017-01-13
JP2015506110A (ja) 2015-02-26
CA2858087C (en) 2018-06-19
US8852959B2 (en) 2014-10-07
US20130157864A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6053821B2 (ja) 超伝導回路用の低温抵抗体
JP7212002B2 (ja) 超伝導集積回路の製作のためのシステムおよび方法
US10283694B2 (en) Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN110462857B (zh) 用于制造超导集成电路的***和方法
EP3488474B1 (en) Capping layer for reducing ion mill damage
US10522753B2 (en) Highly selective ion beam etch hard mask for sub 60nm MRAM devices
US9324767B1 (en) Superconducting junctions
US11121314B2 (en) Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US20210217951A1 (en) Highly Physical Ion Resistive Spacer to Define Chemical Damage Free Sub 60nm MRAM Devices
US10770654B2 (en) Multiple spacer assisted physical etching of sub 60nm MRAM devices
CN105321814B (zh) 导电元件结构和方法
JP7261940B2 (ja) 抵抗器への常伝導金属接続を備えた超伝導体構造およびその製造方法
EP3571717B1 (en) Method for forming a resistive element in a superconducting interconnect structure
CN108288612A (zh) 电接触结构及其形成方法
US11366182B2 (en) Magnetoresistive devices and methods for forming the same
CN110571186B (zh) 金属纳米线的制造方法与半导体器件及其制造方法
US20220077057A1 (en) Electrical fuse matrix
JP2005286239A (ja) 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法
JPH0587174B2 (ja)
JPH03224280A (ja) ジョセフソン素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6053821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250