JP6041677B2 - Semiconductor device and method for testing semiconductor device - Google Patents
Semiconductor device and method for testing semiconductor device Download PDFInfo
- Publication number
- JP6041677B2 JP6041677B2 JP2013002914A JP2013002914A JP6041677B2 JP 6041677 B2 JP6041677 B2 JP 6041677B2 JP 2013002914 A JP2013002914 A JP 2013002914A JP 2013002914 A JP2013002914 A JP 2013002914A JP 6041677 B2 JP6041677 B2 JP 6041677B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- internal
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、半導体装置及び半導体装置のテスト方法に関するものである。 The present invention relates to a semiconductor device and a semiconductor device test method.
階調電圧を生成し、生成した階調電圧により所定の回路を動作させる半導体装置が知られている。このような半導体装置としては、例えば、LCD等の表示装置を駆動させるために、駆動電圧から生成した階調電圧に基づいて制御信号を生成する半導体集積回路等がある。 2. Description of the Related Art There is known a semiconductor device that generates a gradation voltage and operates a predetermined circuit using the generated gradation voltage. Examples of such a semiconductor device include a semiconductor integrated circuit that generates a control signal based on a gradation voltage generated from a drive voltage in order to drive a display device such as an LCD.
例えば、特許文献1には、書き込み信号に応じた表示を行う画素部、入力したデータ信号に対応する階調電圧を選択して書き込み信号とし、前記書き込み信号を所定のタイミングで前記画素部へ供給する駆動回路を有する表示パネルと、前記駆動回路にデータ信号を供給する外部回路基板とを備えた平面表示装置において、前記駆動回路は、複数の抵抗素子を抵抗分割して複数段の階調電圧を発生させる階調電圧発生部を備え、前記複数の抵抗素子の少なくとも一つに、前記外部回路基板上に形成された容量素子が接続されることを特徴とする平面表示装置が記載されている。
For example, in
階調電圧に基づいて、制御信号を生成する半導体装置では、階調電圧のテストを行うことが求められている。本発明は、内部階調電圧生成部から所定の回路に出力する階調電圧のテストを適切に行うことができる、半導体装置及び半導体装置のテスト方法を提供することを目的とする。 A semiconductor device that generates a control signal based on a gradation voltage is required to perform a gradation voltage test. An object of the present invention is to provide a semiconductor device and a method for testing a semiconductor device that can appropriately perform a test of a grayscale voltage output from an internal grayscale voltage generation unit to a predetermined circuit.
上記目的を達成するために、本発明の半導体装置は、外部から所定の第1電圧が入力される第1端子と、外部から前記第1電圧よりも小さい所定の第2電圧が入力される第2端子と、前記第1端子に入力された前記第1電圧と前記第2端子に入力された前記第2電圧との電圧差を複数の抵抗素子により分割して少なくとも1以上の分割電圧を生成し、生成した前記分割電圧、前記第1電圧、及び前記第2電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第3端子と、第1制御信号及び第2制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第3端子と前記入出力部とを接続すると共に、前記第3端子と前記内部階調電圧生成部とを非接続とする第1制御を行い、また、前記所定の回路に出力される階調電圧のテストを行う場合は、前記第3端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第3端子から外部に出力させると共に、前記第3端子と前記入出力部とを非接続とする第2制御を行う制御部と、を備える。 In order to achieve the above object, a semiconductor device of the present invention includes a first terminal to which a predetermined first voltage is input from the outside, and a second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside. A voltage difference between two terminals and the first voltage input to the first terminal and the second voltage input to the second terminal is divided by a plurality of resistance elements to generate at least one divided voltage An internal gradation voltage generation unit that outputs the generated gradation voltage including the divided voltage, the first voltage, and the second voltage to a predetermined circuit; and an input / output unit that inputs and outputs a signal to the outside And, based on the third terminal provided according to the number of the divided voltages generated by the internal gray voltage generator, the first control signal, and the second control signal, from the internal gray voltage generator The predetermined circuit is operated based on the output gradation voltage. During the grayscale voltage operation, the first control is performed to connect the third terminal and the input / output unit, and to disconnect the third terminal and the internal grayscale voltage generation unit. When the test of the grayscale voltage output to the circuit is performed, the divided voltage generated by the internal grayscale voltage generator by connecting the third terminal and the internal grayscale voltage generator is used as the first voltage. And a controller that performs a second control that causes the third terminal and the input / output unit to be disconnected from each other.
また、本発明の半導体装置は、外部から所定の第1電圧が入力される第1端子と、外部から前記第1電圧よりも小さい所定の第2電圧が入力される第2端子と、前記第1端子に入力された前記第1電圧と前記第2端子に入力された前記第2電圧との電圧差を複数の抵抗素子により分割して少なくとも1以上の分割電圧を生成し、生成した前記分割電圧、前記第1電圧、及び前記第2電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第3端子と、制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記内部階調電圧生成部と前記第1端子とを接続すると共に、前記第3端子と前記入出力部とを接続する制御を行い、また、外部の外部階調電圧生成部から前記第1端子、前記第2端子、及び前記第3端子に入力された階調電圧に基づいて前記所定の回路を動作させる外部階調電圧動作時は、前記内部階調電圧生成部と前記第1端子とを非接続とすると共に、前記第3端子と前記入出力部とを非接続とする制御を行う制御部と、を備える。 The semiconductor device of the present invention includes a first terminal to which a predetermined first voltage is input from the outside, a second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside, and the first terminal Dividing a voltage difference between the first voltage input to one terminal and the second voltage input to the second terminal by a plurality of resistance elements to generate at least one divided voltage, and the generated division An internal gradation voltage generation unit that outputs a gradation voltage including a voltage, the first voltage, and the second voltage to a predetermined circuit; an input / output unit that inputs and outputs a signal to the outside; and the internal gradation The predetermined circuit based on the gradation voltage output from the internal gradation voltage generator based on a third terminal provided according to the number of the divided voltages generated by the voltage generator and the control signal When operating the internal gradation voltage, the internal gradation voltage is generated. And the first terminal, and the third terminal and the input / output unit are controlled to be connected, and from the external external gradation voltage generating unit, the first terminal, the second terminal, and During the external gradation voltage operation for operating the predetermined circuit based on the gradation voltage input to the third terminal, the internal gradation voltage generation unit and the first terminal are disconnected and the A control unit that performs control to disconnect the third terminal from the input / output unit.
また、本発明の半導体装置のテスト方法は、外部から所定の第1電圧が入力される第1端子と、外部から前記第1電圧よりも小さい所定の第2電圧が入力される第2端子と、前記第1端子に入力された前記第1電圧と前記第2端子に入力された前記第2電圧との電圧差を複数の抵抗素子により分割して少なくとも1以上の分割電圧を生成し、生成した前記分割電圧、前記第1電圧、及び前記第2電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第3端子と、を備えた半導体装置のテスト方法であって、前記所定の回路に出力される階調電圧のテストを行う場合は、第1制御信号及び第2制御信号に基づいて、前記第3端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第3端子から外部に出力させると共に、前記第3端子と前記入出力部とを非接続とする工程と、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第1制御信号及び前記第2制御信号に基づいて、前記第3端子と前記入出力部とを接続すると共に、前記第3端子と前記内部階調電圧生成部とを非接続とする工程と、を備える。 The semiconductor device test method of the present invention includes a first terminal to which a predetermined first voltage is input from the outside, and a second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside. A voltage difference between the first voltage input to the first terminal and the second voltage input to the second terminal is divided by a plurality of resistance elements to generate at least one divided voltage, An internal gradation voltage generation unit that outputs a gradation voltage including the divided voltage, the first voltage, and the second voltage to a predetermined circuit; an input / output unit that inputs and outputs a signal to the outside; And a third terminal provided in accordance with the number of the divided voltages generated by the internal gradation voltage generation unit, the method for testing a semiconductor device comprising: a gradation voltage output to the predetermined circuit; for test purposes, based on the first control signal及beauty second control signal And connecting the third terminal and the internal gray voltage generator to output the divided voltage generated by the internal gray voltage generator from the third terminal to the outside. a step of the said input portion and the non-connection, the internal gradation voltage during operation based on the internal gradation voltage gradation voltage output from the generator to operate the predetermined circuit, the first control signal and based on said second control signal, thereby connecting the third terminal and the input-output unit, and a step of the non-connecting the third terminal and the internal gray voltage generator.
本発明によれば、内部階調電圧生成部から所定の回路に出力する階調電圧のテストを適切に行うことができるという効果を奏する。 According to the present invention, it is possible to appropriately perform a test of a gradation voltage output from the internal gradation voltage generation unit to a predetermined circuit.
以下では、図面を参照して、本実施の形態に係る実施例を詳細に説明する。
(第1の実施例)
図1には、本実施例の半導体装置に係るLSI(Large Scale Integnarion:大規模集積回路)の一例の概略構成図を示す。なお、図1は、詳細を後述する内部抵抗分割型としてLSI10を用いた状態を示している。
Hereinafter, examples according to the present embodiment will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 shows a schematic configuration diagram of an example of an LSI (Large Scale Integration) related to the semiconductor device of this embodiment. FIG. 1 shows a state in which the
本実施例のLSI10は、電源1から出力された電源電圧に基づいて、LCD(Liquid Crystal Display:液晶ディスプレイ)5を駆動させるためのLCD制御信号を生成し、LCD5に出力する機能を有している。LSI10では、電源1から出力された電源電圧を分割抵抗回路により抵抗分割した階調電圧であるLCD駆動電圧を用いてLCD制御信号を生成する。その際、本実施例のLSI10では、当該分割抵抗回路をLSI10の外部に接続する方式(以下、「外部抵抗分割型」という。)と、当該分割抵抗回路をLSI10の内部に実装する方式(以下、「内部抵抗分割型」という。)との切り替えを可能としている。
The
図1に示すように、本実施例のLSI10は、LCD制御信号生成回路20、端子22SS、22L1、22L2、22L3、端子24、I/O(Input/Output)ポート26L1、26L2、内部分割抵抗回路28、制御部30、及び制御信号生成回路31を備えている。端子22L3には、電源1の高電位側が接続されている。また、端子22SSには、電源1の低電位側及び所定の基準電位となるグランドが接続されている。以下、電源1から端子22L3に入力される電圧を「電圧VL3」といい、電源1から端子22SSに入力される電圧を「電圧VSS」という。
As shown in FIG. 1, the
内部分割抵抗回路28は、端子22L3と端子22VSSとの間に接続されており、電圧VL3と電圧VSSとの電圧差を、抵抗素子RL1、RL2、RL3により抵抗分割して生成したLCD駆動電圧をLCD制御信号生成回路20に供給する機能を有している。
The internal divided
端子22L1及び端子22L2は、各々、制御部30のスイッチング素子SW2L1及びスイッチング素子SW2L2を介して内部分割抵抗回路28に接続されており、それぞれ内部分割抵抗回路28で分割された分割電圧が入力される。
The terminal 22 L1 and the terminal 22 L2 are connected to the internal divided
また、端子22L1及び端子22L2は、各々、制御部30のスイッチング素子SW3L1及びスイッチング素子SW3L2を介して、I/Oポート26L1及びI/Oポート26L2に接続されている。I/Oポート26L1、I/Oポート26L2は、それぞれ、LSI10の外部と内部との間で各種信号の入出力を行うための機能を有している。
The terminal 22 L1 and the terminal 22 L2 are connected to the I /
LCD制御信号生成回路20は、内部分割抵抗回路28から入力されたLCD駆動電圧に基づいて、LCD5を駆動させるためのLCD制御信号を生成する機能を有している。生成されたLCD制御信号は、端子24を介してLCD5に出力される。
The LCD control
本実施例の制御部30は、制御信号生成回路31で生成される制御信号aに基づいて、LSI10を外部抵抗分割型とするか内部抵抗分割型とするかを切り替える制御を行う機能を有している。なお、本実施例のLSI10では、外部抵抗分割型及び内部抵抗分割型の選択方法は、ユーザの使用状況等により選択される。また、外部抵抗分割型及び内部抵抗分割型の選択方法は、例えば、制御信号生成回路31に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路31が判断してもよいし、外部からの信号により制御信号生成回路31に指示してもよいし、特に限定されるものではない。
The
本実施例の制御部30は、図1に示すように、反転回路32、スイッチング素子SW1、スイッチング素子SW2L1、SW2L2、及びスイッチング素子SW3L1、SW3L2を備えている。スイッチング素子SW1は、端子22L3と内部分割抵抗回路28との接続・非接続を切り替える機能を有している。スイッチング素子SW2L1、SW2L2は、各々、端子22L1、22L2と内部分割抵抗回路28(または、内部分割抵抗回路28を介してLCD制御信号生成回路20)との接続・非接続を切り替える機能を有している。スイッチング素子SW3L1、SW3L2は、各々、端子22L1、22L2とI/Oポート26L1、26L2との接続・非接続を切り替える機能を有している。なお、本実施例のスイッチング素子SW1、スイッチング素子SW2L1、SW2L2、及びスイッチング素子SW3L1、SW3L2は、制御信号aがHレベルの場合にオン(接続)状態となり、Lレベルの場合にオフ(非接続)状態となる。
As shown in FIG. 1, the
図2には、制御信号aと、LSI10の回路構成との関係を表す状態表を説明図として示す。図2に示すように、制御信号aがLレベルの場合は、スイッチング素子SW1、及びスイッチング素子SW3L1、SW3L2は、オフ状態になる。これにより、内部分割抵抗回路28が端子22L3と非接続状態となり、端子22L1、22L2が、各々、I/Oポート26L1、26L2と非接続状態となる。一方、スイッチング素子SW2L1、SW2L2は、反転回路32により制御信号aのレベルが反転されてHレベルの信号が入力するため、オン状態になる。これにより、端子22L1、22L2と、LCD制御信号生成回路20とが、内部分割抵抗回路28を介して接続される。従って、LSI10は、外部抵抗分割型の回路構成となる。なお、本実施例のLSI10では、外部抵抗分割型とする場合は、外部分割抵抗回路3が、端子22SSと端子22L3との間に接続され、外部分割抵抗回路3により分割された分割電圧が、端子22L1及び端子22L2に入力される。LSI10では、外部分割抵抗回路3で生成された階調電圧が各端子22SS、22L1、22L2、22L3に入力され、内部分割抵抗回路28を介して、LCD制御信号生成回路20にLCD駆動電圧として供給される。なお、この際、外部分割抵抗回路3からLSI10に入力された階調電圧は、内部分割抵抗回路28を介してLCD制御信号生成回路20に供給されるが、内部分割抵抗回路28は、スイッチング素子SW1により、切り離されているため、LSI10は、外部抵抗分割型の回路構成となる。
FIG. 2 shows a state table representing the relationship between the control signal a and the circuit configuration of the
一方、制御信号aがHレベルの場合は、スイッチング素子SW1、及びスイッチング素子SW3L1、SW3L2は、オン状態になる。これにより、内部分割抵抗回路28が端子22L3と接続状態となり、端子22L1、22L2が、各々、I/Oポート26L1、26L2と接続状態となる。一方、スイッチング素子SW2L1、SW2L2は、反転回路32により制御信号aのレベルが反転されてLレベルの信号が入力するため、オフ状態になる。これにより、端子22L1、22L2と内部分割抵抗回路28とが、非接続状態となる。従って、LSI10は、内部抵抗分割型の回路構成となる。なお、本実施例のLSI10では、内部抵抗分割型とする場合は、外部分割抵抗回路3を、LSI10に非接続としている。これにより、端子22L3と端子22SSとの電圧差を抵抗分割した分割電圧(以下、内部分割抵抗回路28により抵抗分割した分割電圧をそれぞれ「分割電圧VL1」及び「分割電圧VL2」いう。)を含むLCD駆動電圧が、内部分割抵抗回路28からLCD制御信号生成回路20に供給される。また、端子22L1及び端子22L2とI/Oポート26L1及びI/Oポート26L2とが接続されるため、端子22L1及び端子22L2を汎用I/Oポートとして使用することができる。
On the other hand, when the control signal a is at the H level, the switching element SW1 and the switching elements SW3 L1 and SW3 L2 are turned on. As a result, the internal
本実施例のLSI10において、内部分割抵抗回路28からLCD制御信号生成回路20に供給されるLCD駆動電圧の電圧値をテストする場合は、LCD制御信号生成回路20で階調電圧の階調毎の電圧を認識できるようにLCD駆動電圧制御信号を生成し、端子24から出力させる。端子24から出力されたLCD駆動電圧制御信号をテスタやテスト回路等により観測することにより、間接的に、電圧値のテストを行うことができる。
(第2の実施例)
図3には、本実施例の半導体装置に係るLSI(Large Scale Integnarion:大規模集積回路)の一例の概略構成図を示す。なお、図3は、詳細を後述する内部抵抗分割型においてとしてテスト動作を行うLSI10の状態を示している。
In the
(Second embodiment)
FIG. 3 shows a schematic configuration diagram of an example of an LSI (Large Scale Integration) related to the semiconductor device of this embodiment. FIG. 3 shows the state of the
本実施例のLSI10は、実施例1と同様に、電源1から出力された電源電圧に基づいて、LCD(Liquid Crystal Display:液晶ディスプレイ)5を駆動させるためのLCD制御信号を生成し、LCD5に出力する機能を有している。LSI10では、電源1から出力された電源電圧を分割抵抗回路により抵抗分割した階調電圧であるLCD駆動電圧を用いてLCD制御信号を生成する。その際、本実施例のLSI10では、当該分割抵抗回路をLSI10の外部に接続する方式(以下、「外部抵抗分割型」という。)と、当該分割抵抗回路をLSI10の内部に実装する方式(以下、「内部抵抗分割型」という。)との切り替えを可能としている。
Similarly to the first embodiment, the
なお、内部抵抗分割型とした場合には、使用できる汎用I/Oポートが増えることや、外部分割抵抗回路3が不要となる等のメリットがある。一方、外部抵抗分割型とした場合には、内部抵抗分割型と異なり、抵抗分割に用いる抵抗素子の抵抗値の変更に制限がなく、LCD5の負荷や特性等によって、抵抗素子の抵抗値を自由に変更することができるため、より多くの種類のLCD5を駆動することが可能となるというメリットがある。
In the case of the internal resistance division type, there are advantages such that the number of general-purpose I / O ports that can be used is increased and the external
図3に示すように、本実施例のLSI10は、LCD制御信号生成回路20、端子22SS、22L1、22L2、22L3、端子24、I/O(Input/Output)ポート26L1、26L2、内部分割抵抗回路28、制御部30、及び制御信号生成回路31を備えている。端子22L3には、電源1の高電位側が接続されている。また、端子22SSには、電源1の低電位側及び所定の基準電位となるグランドが接続されている。以下、電源1から端子22L3に入力される電圧を「電圧VL3」といい、電源1から端子22SSに入力される電圧を「電圧VSS」という。
As shown in FIG. 3, the
内部分割抵抗回路28は、端子22L3と端子22SSとの間に接続されており、電圧VL3と電圧VSSとの電圧差を、抵抗素子RL1、RL2、RL3により抵抗分割して生成したLCD駆動電圧をLCD制御信号生成回路20に供給する機能を有している。
The internal divided
端子22L1及び端子22L2は、LSI10を内部抵抗分割型として用いてLCD駆動電圧を生成する場合は、各々、制御部30のスイッチング素子SW2L1及びスイッチング素子SW2L2を介して内部分割抵抗回路28に接続され、それぞれ内部分割抵抗回路28で分割された分割電圧が入力される。また、端子22L1及び端子22L2は、LSI10を内部抵抗分割型として用いてLCD駆動電圧を生成する場合は、各々、制御部30のスイッチング素子SW3L1、及びスイッチング素子SW3L2を介して、I/Oポート26L1及びI/Oポート26L2に接続される。I/Oポート26L1、26L2は、それぞれ、LSI10の外部と内部との間で各種信号の入出力を行うための機能を有している。さらに、端子22L1及び端子22L2は、LSI10を外部抵抗分割型として用いてLCD駆動電圧を生成する場合は、各々、外部分割抵抗回路3から分割電圧が入力されるように外部分割抵抗回路3に接続される。
The terminal 22 L1 and the terminal 22 L2 use the internal divided
LCD制御信号生成回路20は、内部分割抵抗回路28から入力されたLCD駆動電圧に基づいて、LCD5を駆動させるためのLCD制御信号を生成する機能を有している。生成されたLCD制御信号は、端子24を介してLCD5に出力される。
The LCD control
本実施例の制御部30は、制御信号生成回路31で生成される制御信号a及び制御信号bに基づいて、LSI10を外部抵抗分割型とするか内部抵抗分割型とするかを切り替える制御を行う機能を有している。また、制御部30は、制御信号a及び制御信号bに基づいて、LSI10を内部抵抗分割型とした場合において、内部分割抵抗回路28で生成されたLCD駆動電圧の電圧値をテストする場合と、テストを行わない場合とで、端子22L1及び端子22L2の接続先を切り替える機能を有している。なお、以下では、LSI10を内部抵抗分割型とした場合において、上記テストを行わない場合は、内部分割抵抗回路28で生成されたLCD駆動電圧に基づいてLCD制御信号生成回路20が生成したLCD制御信号をLCD5に出力する動作を行うため、以下では、「通常動作」という。
The
なお、本実施例のLSI10では、外部抵抗分割型及び内部抵抗分割型の選択方法は、ユーザの使用状況等により選択される。また、外部抵抗分割型及び内部抵抗分割型の選択方法は、例えば、制御信号生成回路31に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路31が判断してもよいし、外部からの信号により制御信号生成回路31に指示してもよいし、特に限定されるものではない。また、同様に、本実施例のLSI10では、内部抵抗分割型において、テストを行うか、通常動作を行うかは、ユーザの使用状況等により選択される。選択方法は、例えば、制御信号生成回路31に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路31が判断してもよいし、外部からの信号により制御信号生成回路31に指示してもよいし、特に限定されるものではない。
In the
本実施例の制御部30は、図3に示すように、反転回路32、AND回路34、スイッチング素子SW1、スイッチング素子SW2L1、SW2L2、及びスイッチング素子SW3L1、SW3L2を備えている。スイッチング素子SW1は、端子22L3と内部分割抵抗回路28との接続・非接続を切り替える機能を有している。スイッチング素子SW2L1、SW2L2は、各々、端子22L1、22L2と内部分割抵抗回路28(または、内部分割抵抗回路28を介してLCD制御信号生成回路20)との接続・非接続を切り替える機能を有している。スイッチング素子SW3L1、SW3L2は、各々、端子22L1、22L2とI/Oポート26L1、26L2との接続・非接続を切り替える機能を有している。なお、本実施例のスイッチング素子SW1、スイッチング素子SW2L1、SW2L2、及びスイッチング素子SW3L1、SW3L2は、制御信号aがHレベルの場合にオン(接続)状態となり、Lレベルの場合にオフ(非接続)状態となる。
As shown in FIG. 3, the
図4には、制御信号a及び制御信号bと、LSI10の回路構成との関係を表す状態表を説明図として示す。
FIG. 4 shows a state table representing the relationship between the control signal a and the control signal b and the circuit configuration of the
本実施例のLSI10では、外部抵抗分割型として用いる場合は、制御信号生成回路31から出力される制御信号aをLレベルとしている。図4に示すように、制御信号a及び制御信号bがLレベルの場合は、制御信号aがLレベルのため、スイッチング素子SW1は、オフ状態になる。これにより、内部分割抵抗回路28が端子22L3と非接続状態となる。また、制御信号aと制御信号bとの論理積となるAND回路34から出力される論理積信号がLレベルのため、スイッチング素子SW3L1、SW3L2は、オフ状態になる。これにより、端子22L1、22L2が、各々、I/Oポート26L1、26L2と非接続状態となる。さらに、スイッチング素子SW2L1、SW2L2は、反転回路32によりAND回路34から出力された論理積信号のレベルが反転されてHレベルの信号が入力するためオン状態になる。これにより、端子22L1、22L2と、LCD制御信号生成回路20とが、内部分割抵抗回路28を介して接続される。従って、LSI10は、外部抵抗分割型の回路構成となる。
In the
また、制御信号aがLレベル、かつ、制御信号bがHレベルの場合は、制御信号aがLレベルのため、スイッチング素子SW1は、オフ状態になる。また、制御信号aと制御信号bとの論理積となるAND回路34から出力される論理積信号がLレベルのため、スイッチング素子SW3L1、SW3L2は、オフ状態になる。さらに、スイッチング素子SW2L1、SW2L2は、反転回路32によりAND回路34から出力された論理積信号のレベルが反転されてHレベルの信号が入力するためオン状態になる。従って、LSI10は、上記と同様に外部抵抗分割型の回路構成となる。
When the control signal a is at the L level and the control signal b is at the H level, the control signal a is at the L level, so that the switching element SW1 is turned off. In addition, since the logical product signal output from the AND
すなわち、本実施例のLSI10では、制御信号aがLレベルの場合は、制御信号bのレベルに係わらず、外部抵抗分割型の回路構成となる。
That is, in the
なお、本実施例のLSI10では、外部抵抗分割型とする場合は、外部分割抵抗回路3が、端子22SSと端子22L3との間に接続され、外部分割抵抗回路3により分割された分割電圧が、端子22L1及び端子22L2に入力される。LSI10では、外部分割抵抗回路3で生成された階調電圧が各端子22SS、22L1、22L2、22L3に入力され、内部分割抵抗回路28を介して、LCD制御信号生成回路20にLCD駆動電圧として供給される。なお、この際、外部分割抵抗回路3からLSI10に入力された階調電圧は、内部分割抵抗回路28を介してLCD制御信号生成回路20に供給されるが、内部分割抵抗回路28は、スイッチング素子SW1により、切り離されているため、LSI10は、外部抵抗分割型の回路構成となる。
In the
一方、内部抵抗分割型として用いる場合は、制御信号生成回路31から出力される制御信号aをHレベルとしている。さらに、上記テストを行う場合は、制御信号bをLレベルとし、通常動作を行う場合は、制御信号bをHレベルとしている。
On the other hand, when the internal resistance division type is used, the control signal a output from the control
テストを行う場合(制御信号aがHレベル、かつ、制御信号bがLレベル)は、図4に示すように、制御信号aがHレベルのため、スイッチング素子SW1は、オン状態になる。これにより、内部分割抵抗回路28が端子22L3と接続状態となる。また、制御信号aと制御信号bとの論理積となるAND回路34から出力される論理積信号がLレベルのため、スイッチング素子SW3L1、SW3L2は、オフ状態になる。これにより、端子22L1、22L2が、各々、I/Oポート26L1、26L2と非接続状態となる。
When the test is performed (the control signal a is at the H level and the control signal b is at the L level), as shown in FIG. 4, the control signal a is at the H level, so that the switching element SW1 is turned on. As a result, the internal divided
さらに、スイッチング素子SW2L1、SW2L2は、反転回路32によりAND回路34から出力された論理積信号のレベルが反転されてHレベルの信号が入力するためオン状態になる。これにより、端子22L1、22L2が、内部分割抵抗回路28に接続される。
Further, the switching elements SW2 L1 and SW2 L2 are turned on because the level of the logical product signal output from the AND
従って、LSI10は、内部抵抗分割型の回路構成となる。なお、本実施例のLSI10では、内部抵抗分割型とする場合は、外部分割抵抗回路3を、LSI10に非接続としている。これにより、端子22L3と端子22SSとの電圧差を抵抗分割した分割電圧(以下、内部分割抵抗回路28により抵抗分割した分割電圧をそれぞれ「分割電圧VL1」及び「分割電圧VL2」という。)を含むLCD駆動電圧が、内部分割抵抗回路28からLCD制御信号生成回路20に供給される。
Therefore, the
さらに、LSI10は、端子22L1、22L2から、分割電圧VL1及び分割電圧VL2を外部に出力することができる。この際、端子22L1から外部に出力される分割電圧VL1及び分割電圧VL2は、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3の抵抗値をそれぞれ、RL1、RL2、RL3とすると、以下の(1)式及び(2)式で表される。
VL1=(RL1×VL3+(RL2+RL3)×VSS)/(RL1+RL2+RL3) ・・・(1)
VL2=((RL1+RL2)×VLS+VSS×RL3)/(RL1+RL2+RL3) ・・・(2)
端子22L1及び端子22L2から外部に出力された分割電圧VL1及び分割電圧VL2をテスタやテスト回路等により観測することにより、電圧値のテストを行う。これにより、本実施例では、分割電圧VL1及び分割電圧VL2を直接的にテストすることができる。
Furthermore, the
V L1 = (R L1 × V L3 + (R L2 + R L3 ) × V SS ) / (R L1 + R L2 + R L3 ) (1)
V L2 = ((R L1 + R L2 ) × V LS + V SS × R L3 ) / (R L1 + R L2 + R L3 ) (2)
A voltage value is tested by observing the divided voltage V L1 and the divided voltage V L2 output to the outside from the terminal 22 L1 and the terminal 22 L2 with a tester, a test circuit, or the like. Thereby, in the present embodiment, the divided voltage V L1 and the divided voltage V L2 can be directly tested.
通常動作を行う場合(制御信号a及び制御信号bがHレベル)は、図4に示すように、制御信号aがHレベルのため、スイッチング素子SW1は、オン状態になる。これにより、内部分割抵抗回路28が端子22L3と接続状態となる。また、制御信号aと制御信号bとの論理積となるAND回路34から出力される論理積信号がHレベルのため、スイッチング素子SW3L1、SW3L2は、オン状態になる。これにより、端子22L1、22L2が、各々、I/Oポート26L1、26L2と接続状態となる。
When performing normal operation (the control signal a and the control signal b are at the H level), as shown in FIG. 4, the control signal a is at the H level, so that the switching element SW1 is turned on. As a result, the internal divided
さらに、スイッチング素子SW2L1、SW2L2は、反転回路32によりAND回路34から出力された論理積信号のレベルが反転されてLレベルの信号が入力するためオフ状態になる。これにより、端子22L1、端子22L2が、内部分割抵抗回路28に非接続される。
Further, the switching elements SW2 L1 and SW2 L2 are turned off because the level of the logical product signal output from the AND
従って、LSI10は、内部抵抗分割型の回路構成となる。
Therefore, the
さらに、端子22L1及び端子22L2は、各々、I/Oポート26L1、I/Oポート26L2と接続されるため、端子22L1及び端子22L2を汎用I/Oポートとして使用することができる。
Furthermore, since the terminal 22 L1 and the terminal 22 L2 are connected to the I /
このように本実施例では、LSI10を内部抵抗分割型として構成した場合にLCD駆動電圧のテストを行う際は、制御信号aと制御信号bとに基づいて制御部30が、スイッチング素子SW1をオン状態、スイッチング素子SW2L1、SW2L2をオン状態、及びスイッチング素子SW3L1、SW3L2をオフ状態に制御する。これにより、端子22L1及び端子22L2から、分割電圧VL1及び分割電圧VL2を外部に出力することができる。分割電圧VL1及び分割電圧VL2を直接的にテストすることができるため、間接的にテストを行う場合に比べて、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3の精度の確認や、内部分割抵抗回路28に何かしらの不具合(故障等)が生じている場合の解析等を詳細に行うことができる。従って、本実施例のLSI10では、間接的にテストを行う場合に比べて、より精度よく、適切にテストを行うことができる。
(第3の実施例)
本実施例は、第2の実施例と同様の構成及び動作を含むため、同様の構成及び動作については、その旨を記し、詳細な説明を省略する。
As described above, in this embodiment, when the
(Third embodiment)
Since the present embodiment includes the same configuration and operation as those of the second embodiment, the same configuration and operation are described as such, and detailed description thereof is omitted.
LSI10の内部に内部分割抵抗回路28を実装する場合、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3の抵抗値は、一般的に製造工程におけるバラつきにより変化する。当該変化が大きくなると、上記(1)式及び(2)式からわかるように、分割電圧VL1及び分割電圧VL2の電圧値が変化し、LCD5の表示に濃淡のムラが生じる懸念がある。本実施例のLSI10では、分割電圧VL1及び分割電圧VL2を直接的にテストすることができるようになったことを利用して、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3の抵抗値のトリミングを行うよう構成している。
When the internal divided
図5には、本実施例の半導体装置に係るLSIの一例の概略構成図を示す。なお、図5は、詳細を後述する内部抵抗分割型としてテスト動作を行うLSI10の状態を示している。
FIG. 5 shows a schematic configuration diagram of an example of an LSI relating to the semiconductor device of this embodiment. FIG. 5 shows a state of the
本実施例のLSI10における、制御信号a及び制御信号bによる動作は、第2の実施例と同様であるため、詳細な説明を省略する。
Since the operation of the control signal a and the control signal b in the
一方、本実施例のLSI10では、上述したように第1の実施例と異なり、トリミング制御部40によるトリミング動作を行うため、当該トリミング動作及びトリミング動作を行うための構成について説明する。
On the other hand, in the
図5に示すように、本実施例のLSI10は、第2の実施例のLSI10と以下の点で、異なっている。本実施例のLSI10は、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3を抵抗値が可変である可変抵抗としている。また、本実施例のLSI10は、内部分割抵抗回路28の可変抵抗素子RL1、RL2、RL3の抵抗値を変化させる制御を行うためトリミング制御部40を備えている。
As shown in FIG. 5, the
本実施例のLSI10では、第1の実施例において説明したように、内部抵抗分割型において、分割電圧VL1及び分割電圧VL2を直接的にテストした、テスト結果に応じて、トリミング動作を行う。本実施例では、テスト結果(分割電圧VL1及び分割電圧VL2の測定値)に基づいて、LSI10の外部で、分割電圧VL1及び分割電圧VL2が所望の範囲内となるようにトリミング信号を生成している。外部で生成したトリミング信号は、LSI10に設けられたテスト用端子(図示省略)から入力され、当該トリミング信号により、トリミング制御部40が、内部分割抵抗回路28の可変抵抗素子RL1、RL2、RL3の抵抗値を変化させる制御を行う。当該制御により、内部分割抵抗回路28では、変化した抵抗値に応じた分割電圧VL1及び分割電圧VL2を出力するようになる。
In the
なお、テスト結果に基づいて、トリミング信号を生成する方法は特に限定されるものではなく、例えば、上記(1)式及び(2)式等を参照して生成するようにしてもよい。なお、上記所望の範囲は、ユーザ等の使用状況や、LSI10の仕様等により定めることができる。
Note that the method for generating the trimming signal based on the test result is not particularly limited. For example, the trimming signal may be generated with reference to the above formulas (1) and (2). The desired range can be determined by the usage status of the user, the specifications of the
なお、本実施例では、LSI10の外部でトリミング信号を生成する場合について説明したがこれに限らず、トリミング信号を生成する回路をLSI10内部に備えるようにしてもよい。
In this embodiment, the case where the trimming signal is generated outside the
なお、本実施例では、分割電圧VL1及び分割電圧VL2の測定値に基づいてトリミング信号が生成される場合について説明したが、これに限らず、トリミング信号は、端子22L1及び端子22L2に流れる電流を測定した電流値に基づいて生成されてもよい。 In this embodiment, the case where the trimming signal is generated based on the measurement values of the divided voltage V L1 and the divided voltage V L2 has been described. However, the present invention is not limited to this, and the trimming signal includes the terminal 22 L1 and the terminal 22 L2. May be generated based on a current value obtained by measuring the current flowing through
このように本実施例のLSI10は、第2の実施例と同様に、制御信号a及び制御信号bに基づいて、端子22L1、22L2から、分割電圧VL1及び分割電圧VL2を外部に出力することにより、分割電圧VL1及び分割電圧VL2を直接的にテストすることができるため、間接的にテストを行う場合に比べて、より精度よく、適切にテストを行うことができる。
As described above, the
また、本実施例のLSI10は、分割電圧VL1及び分割電圧VL2を直接的にテストすることができるようになったことを利用して生成されたトリミング信号により、トリミング制御部40が内部分割抵抗回路28の可変抵抗素子RL1、RL2、RL3の抵抗値をトリミングする。そのため、本実施例のLSI10は、分割電圧VL1及び分割電圧VL2を所望の範囲内とすることができると共に、分割電圧VL1及び分割電圧VL2の変化を抑制することができる。これにより、LCD5の表示に濃淡のムラが生じるのを抑制することができる。
(第4の実施例)
上記第2の実施例及び第3の実施例では、分割電圧VL1及び分割電圧VL2を端子22L1及び端子22L2からLSI10外部に出力する場合に、テストを行うとして説明していたが、この場合に、テスト動作だけではなく、内部抵抗分割型の通常動作を行うようにしてもよい。内部抵抗分割型の通常動作において、分割電圧VL1及び分割電圧VL2を端子22L1及び端子22L2からLSI10外部に出力する場合のLSI10の構成例を第4の実施例として説明する。
Further, in the
(Fourth embodiment)
In the second embodiment and the third embodiment, it has been described that the test is performed when the divided voltage V L1 and the divided voltage V L2 are output from the terminal 22 L1 and the terminal 22 L2 to the outside of the
一例として、図6には、端子22L1、端子22L2、及び端子22L3の各々にバイパスコンデンサが挿入されたLSI10の一例の概略構成図を示す。
As an example, FIG. 6 shows a schematic configuration diagram of an example of the
図6に示すように、端子22L1、端子22L2、及び端子22L3の各々は、LSI10の外部において、グランドとの間にバイパスコンデンサCL1、バイパスコンデンサCL2、及びバイパスコンデンサCL3が挿入されている。このようにバイパスコンデンサCL1、バイパスコンデンサCL2、及びバイパスコンデンサCL3を挿入することにより、LCD制御信号の切り替わりに対する、分割電圧VL1及び分割電圧VL2の安定性を向上させることができる。
As shown in FIG. 6, a bypass capacitor C L1 , a bypass capacitor C L2 , and a bypass capacitor C L3 are inserted between the terminal 22 L1 , the terminal 22 L2 , and the terminal 22 L3 and the ground outside the
またその他の例として、図7には、端子22L1と端子22L2との間に抵抗素子r2が挿入されたLSI10の一例の概略構成図を示す。 As another example, in FIG. 7, a schematic diagram of one example of the LSI10 the resistive element r 2 is inserted between the terminals 22 L1 and the terminal 22 L2.
図7に実線で示すように、LSI10の外部において、端子22L1と端子22L2との間には、抵抗素子r2が挿入されている。抵抗素子r2は、内部分割抵抗回路28の抵抗素子RL2と並列接続となるため、抵抗素子RL2の抵抗値を変化させることができる。なお、抵抗素子r2は、並列接続であるため、抵抗素子RL2の抵抗値を小さくすることのみ可能である。
As shown by the solid line in FIG. 7, the
なお、抵抗素子r2に限らず、抵抗素子RL1の抵抗値を変化させたい場合には、図7に点線で示したように抵抗素子r1を挿入してもよい。また、抵抗素子RL3の抵抗値を変化させたい場合には、図7に点線で示したように抵抗素子r3を挿入してもよい。または、これらを組み合わせて挿入してもよい。 Note that not only the resistance element r 2 but also the resistance value of the resistance element R L1 may be changed, the resistance element r 1 may be inserted as shown by the dotted line in FIG. Further, when it is desired to change the resistance value of the resistance element R L3 , the resistance element r 3 may be inserted as shown by a dotted line in FIG. Or you may insert combining these.
このように、LSI10の外部において、端子22SS、端子22L1、端子22L2、及び端子22L3の隣接する各端子間に抵抗素子r1、抵抗素子r2、抵抗素子r3を挿入することにより、内部分割抵抗回路28の抵抗素子RL1、RL2、RL3抵抗値を変化させることができる。これにより、接続するLCD5の負荷や特性等に応じて、分割電圧VL1及び分割電圧VL2を調整することができる。
As described above, the resistor element r 1 , the resistor element r 2 , and the resistor element r 3 are inserted between adjacent terminals of the terminal 22 SS , the terminal 22 L1 , the terminal 22 L2 , and the terminal 22 L3 outside the LSI 10 . Thus, the resistance values of the resistance elements R L1 , R L2 , and R L3 of the internal
なお、本実施例では、第2の実施例のLSI10に、バイパスコンデンサCL1、バイパスコンデンサCL2、及びバイパスコンデンサCL3や、抵抗素子r1、抵抗素子r2、抵抗素子r3を挿入した場合について説明したがこれに限らず、第3の実施例のLSI10に挿入してもよいことはいうまでもない。また、バイパスコンデンサCL1、バイパスコンデンサCL2、及びバイパスコンデンサCL3や、抵抗素子r1、抵抗素子r2、抵抗素子r3の両者を挿入してもよいこともいうまでもない。
In this embodiment, a bypass capacitor C L1 , a bypass capacitor C L2 , a bypass capacitor C L3 , a resistor element r 1 , a resistor element r 2 , and a resistor element r 3 are inserted into the
以上説明したように、本実施の形態の各実施例におけるLSI10では、内部分割抵抗回路28からLCD制御信号生成回路20に供給するLCD駆動電圧のテストを適切に行うことができる。
As described above, the
なお、上記第1の実施例では、制御信号生成回路31が制御信号aを生成し、上記第2の実施例では、制御信号生成回路31が制御信号a及び制御信号bを生成するように構成しているが、本構成に限らない。LSI10の外部で生成された制御信号a及び制御信号bが、LSI10に入力されるように構成してもよい。なお、外部から制御信号a及び制御信号bを入力するように構成した場合、LSI10は、制御信号a及び制御信号bを入力するためのI/Oポートを必要とする。そのため、上記各実施例のように、LSI10内部の制御信号生成回路31で生成することが好ましい。
In the first embodiment, the control
また、上記第2の実施例〜第4の実施例では、制御部30がAND回路34を備えている場合について説明したが、AND回路34は、備えていなくてもよい。AND回路34を備えない場合は、反転回路32及びスイッチング素子SW3L1、SW3L2には、直接、制御信号bが入力されるように構成すればよい。なお、この場合は、制御信号aがLレベル、かつ制御信号bがHレベルの場合に、スイッチング素子SW1がオフ状態、スイッチング素子SW2L1、SW2L2がオフ状態、かつ、スイッチング素子SW3L1、SW3L2がオン状態となる。このような場合は、LSI10が内部抵抗分割型及び外部抵抗分割型のいずれにもならないため、LSI10が動作しない。このようにLSI10が動作しない状態を回避するためには、本実施例のように、AND回路34を備えることが好ましい。
In the second to fourth embodiments, the case where the
また、上記第2の実施例〜第4の実施例では、外部抵抗分割型及び内部抵抗分割型の両方の構成とすることができるLSI10について説明したがこれに限らない。内部抵抗分割型のLSI10においても、制御部30が制御信号a及び制御信号bに応じて、同様にスイッチング素子SW2L1、SW2L2の状態、及びスイッチング素子SW3L1、SW3L2の状態を制御することにより、直接、分割電圧VL1及び分割電圧VL2をテストすることができるようになる。
In the second to fourth embodiments, the
また、上記各実施例では、スイッチング素子SW2L1、SW2L2、及びスイッチング素子SW3L1、SW3L2を備えたLSI10に説明したがこれに限らない。スイッチング素子SW2L1及びスイッチング素子SW3L1を1つのスイッチング素子とし、同様に、スイッチング素子SW2L2及びスイッチング素子SW3L2を1つのスイッチング素子として構成してもよい。この場合は、AND回路34から出力される論理積信号に基づいて、端子22L1及び端子22L2の接続先を、I/Oポート26L1及びI/Oポート26L2とするか、内部分割抵抗回路28とするかを切り替えるようにすればよい。
In each of the above embodiments, the switching element SW2 L1 , SW2 L2 , and the LSI 10 including the switching elements SW3 L1 , SW3 L2 have been described, but the present invention is not limited thereto. The switching element SW2 L1 and the switching element SW3 L1 may be configured as one switching element, and similarly, the switching element SW2 L2 and the switching element SW3 L2 may be configured as one switching element. In this case, based on the logical product signal output from the AND
また、上記各実施例のLSI10で示した内部分割抵抗回路28で分割される分割電圧の数は、一例であり、上記各実施例よりも少なくてもよいし、また、多くてもよい。なお、LSI10には、分割電圧の数に応じて、上記各実施例の端子22L1及び端子22L2に対応する端子22が設けられる。
Further, the number of divided voltages divided by the internal divided
また、上記各実施例では、LCD5を駆動するためのLCD制御信号を生成するLSI10について説明したこれに限らない。半導体装置は、その他の表示装置や各種装置等を駆動するための制御信号を生成するために内部分割抵抗回路28により階調電圧を生成する半導体装置であれば、特に限定されない。
In each of the above embodiments, the
また、その他の上記各実施例で説明した半導体装置10及び制御部30等の構成、及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
In addition, the configurations and operations of the
3 外部分割抵抗回路 (外部階調電圧生成部)
5 LCD
10 LSI
20 LCD制御信号生成回路
22SS 端子 (第2端子)
22L1、22L2 端子 (第3端子)
22L3 端子 (第1端子)
24 端子
26L1、26L2 I/Oポート (入出力部)
28 内部分割抵抗回路 (内部階調電圧生成部)
30 制御部
31 制御信号生成回路
32 反転回路
34 AND回路
40 トリミング制御部 (トリミング部)
3 External division resistor circuit (external gradation voltage generator)
5 LCD
10 LSI
20 LCD control signal generation circuit 22 SS terminal (second terminal)
22 L1 , 22 L2 terminals (third terminal)
22 L3 terminal (first terminal)
24
28 Internal division resistor circuit (Internal gradation voltage generator)
30
Claims (9)
外部から前記第1電圧よりも小さい所定の第2電圧が入力される第2端子と、
前記第1端子に入力された前記第1電圧と前記第2端子に入力された前記第2電圧との電圧差を複数の抵抗素子により分割して少なくとも1以上の分割電圧を生成し、生成した前記分割電圧、前記第1電圧、及び前記第2電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、
外部に対し信号の入出力を行う入出力部と、
前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第3端子と、
第1制御信号及び第2制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第3端子と前記入出力部とを接続すると共に、前記第3端子と前記内部階調電圧生成部とを非接続とする第1制御を行い、また、前記所定の回路に出力される階調電圧のテストを行う場合は、前記第3端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第3端子から外部に出力させると共に、前記第3端子と前記入出力部とを非接続とする第2制御を行う制御部と、
を備えた半導体装置。 A first terminal to which a predetermined first voltage is input from the outside;
A second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside;
A voltage difference between the first voltage input to the first terminal and the second voltage input to the second terminal is divided by a plurality of resistance elements to generate at least one divided voltage and generated An internal gray voltage generator that outputs gray voltages including the divided voltage, the first voltage, and the second voltage to a predetermined circuit;
An input / output unit for inputting / outputting signals to / from the outside;
A third terminal provided according to the number of the divided voltages generated by the internal gradation voltage generation unit;
Based on the first control signal and the second control signal, when the internal grayscale voltage is operated to operate the predetermined circuit based on the grayscale voltage output from the internal grayscale voltage generator, the third terminal The first control for connecting the input / output unit and disconnecting the third terminal and the internal grayscale voltage generation unit is performed, and a test of the grayscale voltage output to the predetermined circuit is performed. When performing, the third terminal and the internal gradation voltage generation unit are connected to output the divided voltage generated by the internal gradation voltage generation unit from the third terminal to the outside. A control unit that performs second control to disconnect the terminal and the input / output unit;
A semiconductor device comprising:
外部から前記第1電圧よりも小さい所定の第2電圧が入力される第2端子と、
前記第1端子に入力された前記第1電圧と前記第2端子に入力された前記第2電圧との電圧差を複数の抵抗素子により分割して少なくとも1以上の分割電圧を生成し、生成した前記分割電圧、前記第1電圧、及び前記第2電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、
外部に対し信号の入出力を行う入出力部と、
前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第3端子と、
制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記内部階調電圧生成部と前記第1端子とを接続すると共に、前記第3端子と前記入出力部とを接続する制御を行い、また、外部の外部階調電圧生成部から前記第1端子、前記第2端子、及び前記第3端子に入力された階調電圧に基づいて前記所定の回路を動作させる外部階調電圧動作時は、前記内部階調電圧生成部と前記第1端子とを非接続とすると共に、前記第3端子と前記入出力部とを非接続とする制御を行う制御部と、
を備えた半導体装置。 A first terminal to which a predetermined first voltage is input from the outside;
A second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside;
A voltage difference between the first voltage input to the first terminal and the second voltage input to the second terminal is divided by a plurality of resistance elements to generate at least one divided voltage and generated An internal gray voltage generator that outputs gray voltages including the divided voltage, the first voltage, and the second voltage to a predetermined circuit;
An input / output unit for inputting / outputting signals to / from the outside;
A third terminal provided according to the number of the divided voltages generated by the internal gradation voltage generation unit;
The internal grayscale voltage generator and the first terminal during the internal grayscale voltage operation for operating the predetermined circuit based on the grayscale voltage output from the internal grayscale voltage generator based on a control signal And connecting the third terminal and the input / output unit to the first terminal, the second terminal, and the third terminal from an external external gradation voltage generation unit. During the external gradation voltage operation for operating the predetermined circuit based on the inputted gradation voltage, the internal gradation voltage generation unit and the first terminal are disconnected and the third terminal and the previous terminal are connected. A control unit that performs control to disconnect the entry output unit; and
A semiconductor device comprising:
前記所定の回路に出力される階調電圧のテストを行う場合は、第1制御信号及び第2制御信号に基づいて、前記第3端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第3端子から外部に出力させると共に、前記第3端子と前記入出力部とを非接続とする工程と、
前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第1制御信号及び前記第2制御信号に基づいて、前記第3端子と前記入出力部とを接続すると共に、前記第3端子と前記内部階調電圧生成部とを非接続とする工程と、
を備えた半導体装置のテスト方法。
A first terminal to which a predetermined first voltage is input from the outside, a second terminal to which a predetermined second voltage smaller than the first voltage is input from the outside, and the first input to the first terminal A voltage difference between the voltage and the second voltage input to the second terminal is divided by a plurality of resistance elements to generate at least one divided voltage, the generated divided voltage, the first voltage, and the An internal grayscale voltage generation unit that outputs a grayscale voltage including a second voltage to a predetermined circuit; an input / output unit that inputs and outputs signals to the outside; and the division generated by the internal grayscale voltage generation unit A third terminal provided in accordance with the number of voltages, and a test method for a semiconductor device,
Wherein the case of performing a test of the gradation voltage output to a predetermined circuit, and on the basis of the first control signal及beauty second control signal, and connecting the said third terminal internal gray voltage generator A step of outputting the divided voltage generated by the internal gradation voltage generation unit to the outside from the third terminal, and disconnecting the third terminal from the input / output unit;
Internal gradation voltage operation for operating the predetermined circuit on the basis of the gray scale voltage output from the internal gray voltage generator is based on the first control signal and the second control signal, the third Connecting the terminal and the input / output unit, and disconnecting the third terminal and the internal gradation voltage generation unit;
A method for testing a semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002914A JP6041677B2 (en) | 2013-01-10 | 2013-01-10 | Semiconductor device and method for testing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002914A JP6041677B2 (en) | 2013-01-10 | 2013-01-10 | Semiconductor device and method for testing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014134684A JP2014134684A (en) | 2014-07-24 |
JP6041677B2 true JP6041677B2 (en) | 2016-12-14 |
Family
ID=51412993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013002914A Active JP6041677B2 (en) | 2013-01-10 | 2013-01-10 | Semiconductor device and method for testing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6041677B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175419A (en) * | 1989-12-04 | 1991-07-30 | Mitsubishi Electric Corp | Liquid crystal driving circuit |
JP4018014B2 (en) * | 2003-03-28 | 2007-12-05 | 株式会社ルネサステクノロジ | Semiconductor device and test method thereof |
JP2009010825A (en) * | 2007-06-29 | 2009-01-15 | Renesas Technology Corp | Semiconductor integrated circuit |
-
2013
- 2013-01-10 JP JP2013002914A patent/JP6041677B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014134684A (en) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101050693B1 (en) | Gamma voltage output circuit of source driver circuit | |
JP5356422B2 (en) | Source driver gamma reference voltage output circuit | |
EP0631269B1 (en) | Liquid crystal driving power supply circuit | |
US5455534A (en) | Semiconductor device for liquid crystal panel driving power supply | |
JP4789385B2 (en) | Compensation method for capacitive circuit subjected to disturbance and application to matrix type display screen | |
CN109410807B (en) | Drive circuit and display panel | |
CN109616061A (en) | Source driving chip protection circuit, display panel driving circuit and display device | |
KR101228293B1 (en) | Display driving circuit built in Half VDD power supply circuitand display driving system comprising the same | |
JP5255248B2 (en) | Power stabilization circuit, electronic device, and test apparatus | |
JP5047282B2 (en) | Configurable voltage regulator | |
CN101783109A (en) | Driver circuit of display device | |
US20130038805A1 (en) | Liquid crystal driving circuit | |
CN106228923B (en) | A kind of driving circuit, driving method and display panel | |
JP6041677B2 (en) | Semiconductor device and method for testing semiconductor device | |
JP2005189834A (en) | Semiconductor device and its testing method | |
CN101114425A (en) | Gamma voltage follower circuit | |
JP2012151941A (en) | Boosting system, diagnostic method, and diagnostic program | |
US20130111231A1 (en) | Control circuit for power supply of memory | |
US10535990B2 (en) | Power supply device, detection circuit and power supply method thereof | |
US10643568B2 (en) | Multi-mode low current dual voltage self-regulated LCD pump system | |
KR100702564B1 (en) | Semiconductor device and the method of testing the same | |
JP2011013389A (en) | Display driving device and display | |
KR20070101474A (en) | Operational amplifier | |
CN105552453B (en) | Semiconductor device and battery monitoring system | |
JP2010096634A (en) | Voltage detecting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6041677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |