JP6038564B2

JP6038564B2 - Semiconductor laminate bonding substrate and manufacturing method thereof

Info

Publication number: JP6038564B2
Application number: JP2012206937A
Authority: JP
Inventors: 豊田　達憲; 達憲豊田; 嘉孝門脇; 憲亮岡本
Original assignee: Dowa Electronics Materials Co Ltd
Current assignee: Dowa Electronics Materials Co Ltd
Priority date: 2012-09-20
Filing date: 2012-09-20
Publication date: 2016-12-07
Anticipated expiration: 2032-09-20
Also published as: JP2014063816A

Description

本発明は、半導体積層体接合用基板およびその製造方法、ならびに、この半導体積層体接合用基板を支持基板として用いた半導体素子およびその製造方法に関する。 The present invention relates to a semiconductor laminated body bonding substrate and a manufacturing method thereof, and a semiconductor element using the semiconductor laminated body bonding substrate as a support substrate and a manufacturing method thereof.

半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などの各種デバイスがある。これらの半導体素子の作製方法として、近年リフトオフ法が研究されている。リフトオフ法は、サファイア基板などの成長用基板上に、活性層または発光層を含む半導体積層体を形成し、この半導体積層体上に支持基板を形成または接合した後、成長用基板を剥離（リフトオフ）することにより、半導体積層体が支持基板に接合（成長用基板から支持基板に転写）された半導体積層体接合ウエハ、および、接合後に個々に分離した半導体素子を作製するものである。 Semiconductor devices include various devices such as field effect transistors (FETs) and light emitting diodes (LEDs). In recent years, a lift-off method has been studied as a method for manufacturing these semiconductor elements. In the lift-off method, a semiconductor stacked body including an active layer or a light emitting layer is formed on a growth substrate such as a sapphire substrate, a support substrate is formed on or bonded to the semiconductor stacked body, and then the growth substrate is peeled off (lift-off). ), A semiconductor laminate bonded wafer in which the semiconductor laminate is bonded to the support substrate (transferred from the growth substrate to the support substrate), and the semiconductor elements individually separated after the bonding are manufactured.

これまで特に、III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素としてＮを用いたIII族窒化物半導体により素子部分を形成したIII族窒化物半導体素子の製造において、リフトオフ法が研究されてきた。これは以下の理由による。III族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板などの異種基板上に成長させるのが一般的である。しかし、サファイア基板は絶縁性であって電流が流れない。 In particular, the lift-off method has been studied in the manufacture of group III nitride semiconductor devices in which element portions are formed of group III nitride semiconductors using Al, Ga, In, etc. as group III elements and N as group V elements. It has been. This is due to the following reason. Group III nitride semiconductors grow on dissimilar substrates such as sapphire substrates because they have a high melting point, high dissociation pressure of nitrogen, and bulk single crystal growth is difficult, and there is no large-diameter and inexpensive conductive single crystal substrate. It is common to make it. However, the sapphire substrate is insulative and no current flows.

特許文献１には、支持基板を導電性シリコン基板や金属基板として、リフトオフ法により縦型構造のIII族窒化物半導体素子を作製する方法が記載されている。 Patent Document 1 describes a method of manufacturing a group III nitride semiconductor device having a vertical structure by a lift-off method using a support substrate as a conductive silicon substrate or a metal substrate.

国際公開第２０１１／０５５４６２号International Publication No. 2011/055462

一方、本発明者らは、支持基板としてＡｌＮ焼結基板を用いて、リフトオフ法により半導体素子を作製することを検討した。すなわち、成長用基板上に半導体積層体を形成し、半導体積層体の上にＡｌＮ焼結基板を接合し、その後成長用基板を剥離して、ＡｌＮ焼結基板上に半導体積層体を転写する試みを行なった。これは、サファイア基板などの成長用基板が一般的に放熱性に劣るため、より放熱性の高いＡｌＮ焼結基板を放熱性基台として用い、これに半導体積層体を移し替えることにより、放熱性の高い半導体素子を得ることを意図するものである。さらには、活性層の位置が放熱性基台と近くなること（ジャンクションダウン）をも意図するものである。 On the other hand, the present inventors examined the production of a semiconductor element by a lift-off method using an AlN sintered substrate as a support substrate. That is, an attempt is made to transfer a semiconductor laminate onto an AlN sintered substrate by forming a semiconductor laminate on the growth substrate, bonding an AlN sintered substrate on the semiconductor laminate, and then peeling off the growth substrate. Was done. This is because a growth substrate such as a sapphire substrate is generally inferior in heat dissipation, so a heat dissipating base is used as a heat dissipation base, and an AlN sintered substrate with higher heat dissipation is used. It is intended to obtain a semiconductor device having a high value. Furthermore, it is intended that the position of the active layer is close to the heat dissipating base (junction down).

しかしながら、本発明者らの検討によれば、この場合ＡｌＮ焼結基板が半導体積層体に接合できないことや、接合できたとしても一部分に剥離が生じることがあり、ＡｌＮ焼結基板の良好な接合ができないことが判明した。この接合は、２インチ以上の基板サイズ同士での接合であり、サブマウントへの素子の接合と異なり、基板の広い面内のどの部分においてもムラ無く接合できる必要があった。 However, according to studies by the present inventors, in this case, the AlN sintered substrate cannot be bonded to the semiconductor laminate, and even if bonded, peeling may occur in part, and the AlN sintered substrate can be bonded well. Turned out to be impossible. This bonding is a bonding between substrate sizes of 2 inches or more, and unlike the bonding of elements to the submount, it is necessary to be able to bond evenly in any part of the wide surface of the substrate.

そこで本発明は、上記課題に鑑み、リフトオフ法において半導体積層体と良好な接合が可能な、ＡｌＮ焼結基板を含む半導体積層体接合用基板およびその製造方法を提供することを目的とする。また、本発明は、この半導体積層体接合用基板を支持基板として用いた半導体素子およびその製造方法を提供することも目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor laminate bonding substrate including an AlN sintered substrate that can be satisfactorily bonded to a semiconductor laminate in a lift-off method, and a method for manufacturing the same. Another object of the present invention is to provide a semiconductor element using the semiconductor laminate bonding substrate as a support substrate and a method for manufacturing the same.

上記目的を達成するため、本発明の要旨構成は以下のとおりである。
本発明の半導体積層体接合用基板は、表面粗さＲａが５０ｎｍ超のＡｌＮ焼結基板と、該ＡｌＮ焼結基板上に接する金属膜と、を有し、該金属膜の表面粗さＲａが５０ｎｍ以下であることを特徴とする。 In order to achieve the above object, the gist of the present invention is as follows.
The semiconductor laminate bonding substrate of the present invention has an AlN sintered substrate having a surface roughness Ra of more than 50 nm and a metal film in contact with the AlN sintered substrate, and the surface roughness Ra of the metal film is It is 50 nm or less.

この発明において、前記金属膜は、融点が４３０℃以下の金属からなることが好ましく、特に、ＳｎまたはＺｎからなることが好ましい。 In the present invention, the metal film is preferably made of a metal having a melting point of 430 ° C. or less, and particularly preferably made of Sn or Zn.

本発明の半導体積層体接合用基板の製造方法は、表面粗さＲａが５０ｎｍ超のＡｌＮ焼結基板上に接して金属材料を配置し、該金属材料を加熱および加圧することにより、前記ＡｌＮ焼結基板上に、表面粗さＲａが５０ｎｍ以下の金属膜を形成することを特徴とする。 In the method for manufacturing a semiconductor laminate bonding substrate according to the present invention, a metal material is disposed on an AlN sintered substrate having a surface roughness Ra of more than 50 nm , and the metal material is heated and pressurized to thereby form the AlN sintered substrate. A metal film having a surface roughness Ra of 50 nm or less is formed on the bonded substrate.

この発明において、前記金属膜は、融点が４３０℃以下の金属からなることが好ましく、特にＳｎまたはＺｎからなることが好ましい。 In the present invention, the metal film is preferably made of a metal having a melting point of 430 ° C. or less, and particularly preferably made of Sn or Zn.

本発明の半導体素子の製造方法は、成長用基板上に、第２導電型半導体層、活性層、および第１導電型半導体層を順次形成する工程と、前記第１導電型半導体層上に第１電極層を形成する工程と、該第１電極層上に、上記の半導体積層体接合用基板を接合する工程と、前記成長用基板を除去する工程と、前記第２導電型半導体層上に第２電極層を形成する工程と、を有することを特徴とする。 The method of manufacturing a semiconductor device according to the present invention includes a step of sequentially forming a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a growth substrate, and a first conductive semiconductor layer on the first conductive semiconductor layer. A step of forming one electrode layer, a step of bonding the semiconductor laminate bonding substrate on the first electrode layer, a step of removing the growth substrate, and on the second conductive semiconductor layer Forming a second electrode layer.

本発明の半導体素子は、上記の半導体積層体接合用基板と、該半導体積層体接合用基板上の第１電極層と、該第１電極層上に順次位置する第１導電型半導体層、活性層、および第２導電型半導体層と、該第２導電型半導体層上の第２電極層と、を有することを特徴とする。 The semiconductor element of the present invention includes a semiconductor laminate bonding substrate, a first electrode layer on the semiconductor laminate bonding substrate, a first conductivity type semiconductor layer sequentially disposed on the first electrode layer, an active layer And a second conductivity type semiconductor layer, and a second electrode layer on the second conductivity type semiconductor layer.

本発明によれば、リフトオフ法において半導体積層体と良好な接合が可能な、ＡｌＮ焼結基板を含む半導体積層体接合用基板およびその製造方法を提供することができる。また、本発明によれば、この半導体積層体接合用基板を支持基板として用いた半導体素子およびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the board | substrate for semiconductor laminated body joining containing an AlN sintered substrate which can be favorably joined with a semiconductor laminated body in the lift-off method, and its manufacturing method can be provided. Moreover, according to this invention, the semiconductor element which used this board | substrate for semiconductor laminated body joining as a support substrate, and its manufacturing method can be provided.

本発明の一実施形態による半導体積層体接合用基板１０の模式断面図である。It is a schematic cross section of the board | substrate 10 for semiconductor laminated body joining by one Embodiment of this invention. （Ａ）〜（Ｃ）は、本発明の一実施形態による半導体積層体接合用基板１０の製造方法を説明する模式断面図である。(A)-(C) are typical sectional drawings explaining the manufacturing method of the board | substrate 10 for semiconductor laminated body joining by one Embodiment of this invention. （Ａ）〜（Ｅ）は、本発明の一実施形態による半導体素子５０の製造方法を説明する模式断面図である。(A)-(E) are schematic cross sections explaining the manufacturing method of the semiconductor element 50 by one Embodiment of this invention.

以下、図面を参照しつつ本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（半導体積層体接合用基板）
図１を参照して、本発明の一実施形態による半導体積層体接合用基板１０を説明する。半導体積層体接合用基板１０は、図１に示すように、ＡｌＮ焼結基板１２と、ＡｌＮ焼結基板１２上の金属膜１４と、を有し、金属膜１４の表面粗さＲａが５０ｎｍ以下であることを特徴とする。 (Substrate for bonding semiconductor laminates)
With reference to FIG. 1, a semiconductor laminate bonding substrate 10 according to an embodiment of the present invention will be described. As shown in FIG. 1, the semiconductor laminate bonding substrate 10 includes an AlN sintered substrate 12 and a metal film 14 on the AlN sintered substrate 12, and the surface roughness Ra of the metal film 14 is 50 nm or less. It is characterized by being.

ＡｌＮ焼結基板１２は、ＡｌＮ粉末を焼結剤とともにプレス成形し、熱処理することにより得られる厚み１００〜８００μｍ程度の多結晶ＡｌＮのセラミックス基板である。ＡｌＮ焼結基板は、絶縁性が高く、高熱伝導性を有する一方で、焼結体であることからその表面には多数のボイドが存在し、表面粗さＲａは一般に１００ｎｍ以上である。焼結基板は焼結材等の不純物を含むことが一般的であり、本発明におけるＡｌＮ焼結基板はＡｌＮを主成分とする焼結基板を含む。 The AlN sintered substrate 12 is a polycrystalline AlN ceramic substrate having a thickness of about 100 to 800 μm obtained by press-molding AlN powder together with a sintering agent and heat-treating it. The AlN sintered substrate has high insulation and high thermal conductivity, but since it is a sintered body, there are many voids on its surface, and the surface roughness Ra is generally 100 nm or more. The sintered substrate generally contains impurities such as a sintered material, and the AlN sintered substrate in the present invention includes a sintered substrate containing AlN as a main component.

本発明者らが鋭意検討した結果、ＡｌＮ焼結基板が半導体積層体と良好な接合が形成できないことは、ＡｌＮ焼結基板の表面状態に起因するとの着想を得た。ボイドの大きさは様々であるが、触診式段差計で測定したプロファイルでは、大きいもので５μｍ程度の横幅を持つボイドも存在する。これらのボイドを埋め、ＡｌＮ焼結基板１２の全面を金属膜１４で覆い、結果として金属膜１４の表面を平坦とすることで接合に適した半導体積層体接合用基板１０を得ることができる。そして、図１に示すように、ＡｌＮ焼結基板１２上に、表面１４Ａの表面粗さＲａが５０ｎｍ以下の金属膜１４を設けた半導体積層体接合用基板１０によれば、リフトオフ法において半導体積層体と良好な接合が可能であることを見出し、本発明を完成するに至った。すなわち、半導体積層体接合用基板の表面粗さＲａが５０ｎｍ超えの場合、リフトオフ法において半導体積層体接合用基板と半導体積層体との良好な接合ができなかった。 As a result of intensive studies by the present inventors, the idea that the AlN sintered substrate cannot form a good bond with the semiconductor laminate is attributed to the surface state of the AlN sintered substrate. There are various sizes of voids, but there are also large voids having a width of about 5 μm in the profile measured with a palpation type step gauge. By filling these voids, covering the entire surface of the AlN sintered substrate 12 with the metal film 14 and flattening the surface of the metal film 14 as a result, the semiconductor laminate bonding substrate 10 suitable for bonding can be obtained. As shown in FIG. 1, according to the semiconductor laminate bonding substrate 10 in which the metal film 14 having the surface roughness Ra of the surface 14A of 50 nm or less is provided on the AlN sintered substrate 12, the semiconductor laminate is formed by the lift-off method. The present inventors have found that good bonding to the body is possible and have completed the present invention. That is, when the surface roughness Ra of the semiconductor laminate bonding substrate exceeds 50 nm, the semiconductor laminate bonding substrate and the semiconductor laminate cannot be bonded satisfactorily by the lift-off method.

半導体積層体接合用基板と半導体積層体との良好な接合という観点から、金属膜１４の表面粗さＲａは５０ｎｍ以下とする。信頼性の観点から、より好ましくは１０ｎｍ以下である。また、金属膜１４の表面粗さＲａの下限は特に限定されないが、０．２ｎｍとすることができる。 From the viewpoint of good bonding between the semiconductor laminate bonding substrate and the semiconductor laminate, the surface roughness Ra of the metal film 14 is set to 50 nm or less. From the viewpoint of reliability, it is more preferably 10 nm or less. The lower limit of the surface roughness Ra of the metal film 14 is not particularly limited, but can be 0.2 nm.

本明細書における「表面粗さＲａ」とは、ＩＳＯ４２８８に規定される算術平均粗さを意味し、触針式表面粗さ測定により、基準長さ８０μｍで測定することにより得られる値である。 “Surface roughness Ra” in the present specification means an arithmetic average roughness defined in ISO4288, and is a value obtained by measuring at a reference length of 80 μm by stylus type surface roughness measurement.

また、ＡｌＮ焼結基板１２と金属膜１４との間に密着層があってもよい。密着層を入れることにより、ＡｌＮ焼結基板１２と金属膜１４の間の密着性が高まり、金属膜の剥離の発生を抑えることができる。密着層の材料としてはＴｉ／Ａｕ、Ｔｉ／Ｐｔ、Ｔｉ／Ｃｕなどを用いることができる。また、金属膜１４をめっき法によって成膜する場合は、密着層がシード層を兼ねることもできる。 Further, an adhesion layer may be provided between the AlN sintered substrate 12 and the metal film 14. By including the adhesion layer, the adhesion between the AlN sintered substrate 12 and the metal film 14 is enhanced, and the occurrence of peeling of the metal film can be suppressed. Ti / Au, Ti / Pt, Ti / Cu, etc. can be used as the material for the adhesion layer. Further, when the metal film 14 is formed by a plating method, the adhesion layer can also serve as the seed layer.

（半導体積層体接合用基板の製造方法）
次に、図２を参照して、本発明の一実施形態による半導体積層体接合用基板１０の製造方法を説明する。本発明の半導体積層体接合用基板の製造方法は、ＡｌＮ焼結基板１２上に、表面粗さＲａが５０ｎｍ以下の金属膜１４を形成することを特徴とする。 (Manufacturing method of semiconductor laminate bonding substrate)
Next, with reference to FIG. 2, the manufacturing method of the board | substrate 10 for semiconductor laminated body joining by one Embodiment of this invention is demonstrated. The method for producing a semiconductor laminate bonding substrate according to the present invention is characterized in that a metal film 14 having a surface roughness Ra of 50 nm or less is formed on an AlN sintered substrate 12.

図２は、図１に示す半導体積層体接合用基板１０の製造方法の一例を示す模式断面図である。この製造方法では、図２（Ａ）に示すように、ＡｌＮ焼結基板１２上に金属材料１８を配置する。例えば、金属材料１８は、ＡｌＮ焼結基板１２上にめっき法、蒸着法などにより成膜することができる。また、金属材料１８としての金属箔をＡｌＮ焼結基板１２上に配置することもできる。 FIG. 2 is a schematic cross-sectional view showing an example of a method for manufacturing the semiconductor laminate bonding substrate 10 shown in FIG. In this manufacturing method, as shown in FIG. 2A, a metal material 18 is disposed on the AlN sintered substrate 12. For example, the metal material 18 can be formed on the AlN sintered substrate 12 by plating, vapor deposition, or the like. Also, a metal foil as the metal material 18 can be disposed on the AlN sintered substrate 12.

次に、図２（Ａ）から（Ｂ）に示すように、金属材料１８を加熱および加圧する。つまり、金属材料１８をサファイア基板２２とＡｌＮ焼結基板１２で挟み込み、加熱状態で加圧する。例えば、圧力０．５〜２．５×１０^−３Ｐａ程度の真空下において、ホットプレス装置内で基板を挟み込む冶具を金属材料が加圧時にボイドを埋めて平坦化するのに必要な軟性となる温度、好ましくは融点付近の温度（例えば温度２５０〜４５０℃程度）に加熱して、サファイア基板２２を加圧力２〜１０ＭＰａ程度で金属材料１８に押しあて、加圧すればよい。サファイア基板２２の表面粗さＲａは、０．５〜５ｎｍ程度とすればよい。また、加圧するための基板は、サファイア基板に限定されず、高硬度で金属材料１８と接着したり反応したりせず剥離が容易な材料で表面粗さの小さい基板あればよく、例えば石英でもよい。ホットプレス装置の挟み込むための冶具にサファイア基板２２の機能を具備させることもできる。なお、金属材料１８の酸化を抑制できれば真空である必要はなく不活性雰囲気下でのホットプレスでもよい。 Next, as shown in FIGS. 2A to 2B, the metal material 18 is heated and pressurized. That is, the metal material 18 is sandwiched between the sapphire substrate 22 and the AlN sintered substrate 12 and pressed in a heated state. For example, under a vacuum of a pressure of about 0.5 to 2.5 × 10 ⁻³ Pa, the jig that sandwiches the substrate in a hot press apparatus is soft enough to fill the void when the metal material is pressed and flatten it. The sapphire substrate 22 may be pressed against the metal material 18 with a pressure of about 2 to 10 MPa and pressurized. The surface roughness Ra of the sapphire substrate 22 may be about 0.5 to 5 nm. Further, the substrate for pressurization is not limited to a sapphire substrate, and may be any substrate that has high hardness and does not adhere to or react with the metal material 18 and can be easily peeled and has a small surface roughness. Good. The jig for sandwiching the hot press apparatus can be provided with the function of the sapphire substrate 22. In addition, if the oxidation of the metal material 18 can be suppressed, it is not necessary to be in a vacuum, and hot pressing in an inert atmosphere may be used.

このような工程により、図２（Ｃ）に示すように、金属膜１４の表面粗さＲａを５０ｎｍ以下とした半導体積層体接合用基板１０を得ることができる。なお、本実施形態において、金属材料１８を形成する前に、ＡｌＮ焼結基板１２の表面を研磨して、ある程度表面粗さＲａを低下させてもよいが、必須ではない。ＡｌＮ焼結基板１２上に金属材料１８を配してホットプレスすることによって、当該研磨がなくとも金属膜１４の表面粗さＲａを５０ｎｍ以下とすることができる。なお、蒸着法、スパッタ法またはメッキ法などにより金属膜を形成しただけでは、金属膜１４は下地の基板表面の形状を追従するため、ホットプレスをする前の金属膜１４の表面粗さはＡｌＮ焼結基板１２の表面粗さとほぼ同じである。すなわち、金属膜１４を形成しただけでは、ボイドは埋まらない。 By such a process, as shown in FIG. 2C, the semiconductor laminated body bonding substrate 10 in which the surface roughness Ra of the metal film 14 is 50 nm or less can be obtained. In this embodiment, before the metal material 18 is formed, the surface of the AlN sintered substrate 12 may be polished to reduce the surface roughness Ra to some extent, but this is not essential. By placing the metal material 18 on the AlN sintered substrate 12 and performing hot pressing, the surface roughness Ra of the metal film 14 can be reduced to 50 nm or less without the polishing. Note that the surface roughness of the metal film 14 before hot pressing is AlN because the metal film 14 follows the shape of the underlying substrate surface only by forming a metal film by vapor deposition, sputtering, plating, or the like. The surface roughness of the sintered substrate 12 is almost the same. That is, the void is not filled only by forming the metal film 14.

なお、ＡｌＮ焼結基板１２の表面は、その製造方法に起因して、均一に荒れているのではなく、大きなボイドが点在する。研磨ではＲａは低下しても大きなボイドを消すことは難しい。一方、当該ホットプレスによれば研磨よりも効率よくボイドを埋めて、基板間の接合に適した表面を有する半導体積層体接合用基板１０を提供することができる。さらに、当該研磨にかかる工数と費用はホットプレスよりも大きいため、製造上のメリットが大きい。 In addition, the surface of the AlN sintered substrate 12 is not uniformly rough due to the manufacturing method, but is dotted with large voids. In polishing, it is difficult to eliminate large voids even if Ra decreases. On the other hand, according to the hot press, it is possible to provide the semiconductor laminate bonding substrate 10 having a surface suitable for bonding between the substrates by filling the voids more efficiently than polishing. Further, since the man-hours and costs for the polishing are larger than those of the hot press, the merit in manufacturing is great.

なお、ＡｌＮ焼結基板１２の表面１２Ａを研磨する場合、例えば、不繊布タイプの研磨パットとコロイダルシリカスラリーを使用することができる。なお、当該研磨により、ＡｌＮ焼結基板１２の表面１２Ａの表面粗さＲａは、５０ｎｍ超え７０ｎｍ以下程度にまで低下するが、この段階では表面のＲａを５０ｎｍ以下とはすることは困難である。 When polishing the surface 12A of the AlN sintered substrate 12, for example, a non-woven cloth type polishing pad and a colloidal silica slurry can be used. Note that the surface roughness Ra of the surface 12A of the AlN sintered substrate 12 is reduced to about 50 nm to about 70 nm or less by the polishing, but at this stage, it is difficult to make the surface Ra 50 nm or less.

また、ＡｌＮ焼結基板にＳＯＧ溶液を塗布、加熱して酸化シリコン膜を形成することでもある程度表面粗さを低下することができるが、研磨と同様に必須ではない。ＳＯＧ溶液による酸化シリコン膜の形成により、表面粗さＲａは、５０ｎｍを超え７０ｎｍ以下程度まで低下するが、ボイドを埋める効果がホットプレスに比べて弱いため、酸化シリコン膜の形成のみでは表面のＲａを５０ｎｍ以下にすることは困難である。ＳＯＧ溶液は、シルセスキオキサン、シリケート、およびシロキサンのいずれか含む溶液としてよい。また、酸化シリコン膜の熱伝導性は小さいため、発熱する半導体素子のＡｌＮ焼結基板による放熱を弱めるという別の問題もある。 Also, the surface roughness can be reduced to some extent by applying a SOG solution to an AlN sintered substrate and heating to form a silicon oxide film, but it is not essential as in the case of polishing. By forming the silicon oxide film with the SOG solution, the surface roughness Ra is reduced to more than 50 nm and about 70 nm or less. However, since the effect of filling the void is weaker than that of the hot press, the surface Ra can be formed only by forming the silicon oxide film. Is less than 50 nm. The SOG solution may be a solution containing any of silsesquioxane, silicate, and siloxane. Further, since the thermal conductivity of the silicon oxide film is small, there is another problem that heat dissipation by the AlN sintered substrate of the semiconductor element that generates heat is weakened.

半導体積層体接合用基板１０において、金属膜１４は融点が４３０℃以下の金属からなることが好ましい。比較的低温で処理できるため、低コストであることと、高温で加熱、加圧すると基板に割れが生じるおそれがあるからである。 In the semiconductor laminate bonding substrate 10, the metal film 14 is preferably made of a metal having a melting point of 430 ° C. or lower. This is because it can be processed at a relatively low temperature, so that the cost is low, and if the substrate is heated and pressurized at a high temperature, the substrate may be cracked.

また、金属膜１４の材質としては、例えば、Ｓｎ，Ｚｎ，Ｂｉ，Ｉｎやこれらを含む合金などを挙げることができるが、特に、ＳｎまたはＺｎからなることが好ましい。ＳｎおよびＺｎは、材料として安価であり、さらにＡｕを接合層とした際に接合時にＡｕと合金化することで、ケミカルリフトオフで用いるエッチング液に対して耐食性を有するからである。 Further, examples of the material of the metal film 14 include Sn, Zn, Bi, In, and alloys containing these, but it is particularly preferable that the metal film 14 is made of Sn or Zn. This is because Sn and Zn are inexpensive materials, and furthermore, when Au is used as a bonding layer, it is alloyed with Au at the time of bonding, thereby having corrosion resistance to an etching solution used for chemical lift-off.

金属膜１４の膜厚は特に限定されないが、ホットプレス前の膜厚で０．２〜５μｍとすることが好ましく、０．４〜５μｍとすることがより好ましい。膜厚が０．４μｍ以上あれば、ホットプレスによって、研磨がなくとも金属膜１４の表面粗さＲａを５０ｎｍ以下とすることができる。膜厚が薄すぎると、基板の表面粗さによってはホットプレス後でも十分に平坦な表面が得られず、部分的に焼結基板の凹凸の凸の一部が露出して全面が金属膜で覆われなくなる。また、必要以上に厚くしても平坦性の向上が得られないからである。なお、本明細書において、「金属膜の膜厚」は、基板を分割し、断面をＳＥＭで観察して、ボイドのない基板の個所において測定した値の平均とする。 Although the film thickness of the metal film 14 is not specifically limited, It is preferable to set it as 0.2-5 micrometers by the film thickness before a hot press, and it is more preferable to set it as 0.4-5 micrometers. If the film thickness is 0.4 μm or more, the surface roughness Ra of the metal film 14 can be reduced to 50 nm or less by hot pressing without polishing. If the film thickness is too thin, a sufficiently flat surface may not be obtained even after hot pressing depending on the surface roughness of the substrate, and a part of the projections and depressions of the sintered substrate is partially exposed and the entire surface is a metal film. It will not be covered. Moreover, even if it is made thicker than necessary, the flatness cannot be improved. In this specification, the “film thickness of the metal film” is an average of values obtained by dividing a substrate and observing a cross section with an SEM and measuring a portion of the substrate without a void.

（半導体素子およびその製造方法）
図３を参照して、本発明の一実施形態による半導体素子５０およびその製造方法を説明する。まず、図３（Ａ）に示すように、成長用基板３０上に、リフトオフ層３２を形成し、その上に第２導電型半導体層３４、活性層３６、および第１導電型半導体層３８を順次形成する。 (Semiconductor element and manufacturing method thereof)
With reference to FIG. 3, a semiconductor device 50 and a method for manufacturing the same according to an embodiment of the present invention will be described. First, as shown in FIG. 3A, a lift-off layer 32 is formed on a growth substrate 30, and a second conductive type semiconductor layer 34, an active layer 36, and a first conductive type semiconductor layer 38 are formed thereon. Sequentially formed.

成長用基板３０は、特に限定されないが、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いることができる。 The growth substrate 30 is not particularly limited, but a sapphire substrate or an AlN template substrate in which an AlN film is formed on the sapphire substrate can be used.

リフトオフ層３２は、エッチング液で溶解できる材料またはレーザーリフトオフ可能な材料であれば特に限定されず、ＣｒＮやＳｃＮなどの、III族以外の金属や金属窒化物バッファ層を挙げることができる。 The lift-off layer 32 is not particularly limited as long as it is a material that can be dissolved in an etching solution or a material that can be laser lift-off, and examples thereof include metals other than Group III such as CrN and ScN and metal nitride buffer layers.

第２導電型半導体層３４、活性層３６、および第１導電型半導体層３８は、例えばＭＯＣＶＤ法によりリフトオフ層１０４上に順次エピタキシャル成長させることができる。第２導電型半導体層３４および第１導電型半導体層３８は、ＡｌＩｎＧａＮ系など任意のIII族窒化物半導体や、その他の半導体層とすることができ、第２導電型をｐ型、第１導電型をｎ型としても、その逆でもよい。活性層３６は、例えばIII族窒化物半導体により多重量子井戸（ＭＱＷ）構造を形成した発光層とすることができる。これらの層をIII族窒化物半導体から形成する場合、ｎ型半導体層、活性層およびｐ型半導体層のそれぞれの膜厚は、例えば１〜４μｍ、１〜１００ｎｍ、０．１〜１μｍ程度とすることができる。 The second conductive semiconductor layer 34, the active layer 36, and the first conductive semiconductor layer 38 can be sequentially epitaxially grown on the lift-off layer 104 by, for example, MOCVD. The second conductivity type semiconductor layer 34 and the first conductivity type semiconductor layer 38 can be any group III nitride semiconductor such as AlInGaN, or other semiconductor layers. The second conductivity type is p-type, and the first conductivity type. The type may be n-type or vice versa. The active layer 36 can be a light emitting layer in which a multiple quantum well (MQW) structure is formed of, for example, a group III nitride semiconductor. When these layers are formed of a group III nitride semiconductor, the thicknesses of the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are, for example, about 1 to 4 μm, 1 to 100 nm, and 0.1 to 1 μm. be able to.

なお、図には示されないが、この後、積層した半導体層３４，３６，３８に対して成長用基板３０が底面で露出する格子状の溝を形成し、互いに独立した複数の半導体構造部を形成する。 Although not shown in the drawing, a plurality of semiconductor structure portions independent from each other are formed by forming a lattice-like groove in which the growth substrate 30 is exposed at the bottom surface of the stacked semiconductor layers 34, 36, and 38. Form.

次に、図３（Ｂ）に示すように、第１導電型半導体層３８上に第１電極層４０を形成する。第１導電型半導体層３８がｐ型III族窒化物半導体層の場合、第１電極層はｐ側電極として機能し、材質としては、Ｎｉ，Ａｕ，Ｐｔなどを挙げることができ、蒸着法またはスパッタ法などにより形成することができる。 Next, as shown in FIG. 3B, the first electrode layer 40 is formed on the first conductivity type semiconductor layer 38. When the first conductivity type semiconductor layer 38 is a p-type group III nitride semiconductor layer, the first electrode layer functions as a p-side electrode, and examples of the material include Ni, Au, and Pt. It can be formed by sputtering or the like.

次に、図３（Ｃ）に示すように、第１電極層４０上に、図１に示す半導体積層体接合用基板１０を接合する。第１電極層４０上に半導体層側接合層４２Ａを形成し、半導体積層体接合用基板１０上に基板側接合層４２Ｂを形成する。これらの接合層４２Ａ，４２Ｂは、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法により形成する。半導体層側接合層４２Ａは、例えばＴｉ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕのような積層構造とすることができ、厚みは、０．５〜２．０μｍ程度とすることができる。また、基板側接合層４２Ｂは、例えばＡｕ、Ｔｉ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／Ａｕ／Ｓｎ／Ａｕのような積層構造とすることができ、厚みは、０．５〜２．０μｍ程度とすることができる。図３（Ｃ）および（Ｄ）に示すように、これら接合層４２Ａ，４２Ｂ同士を加熱圧着することにより、第１電極層４０上に半導体積層体接合用基板１０を接合する。加熱圧着は、温度が２００〜４５０℃で１０〜６０分間程度、２〜１０ＭＰａ程度の圧力で加圧して行う。これにより、接合層４２Ａ，４２Ｂは圧着され、一体の接合層４２となる。 Next, as shown in FIG. 3C, the semiconductor laminate bonding substrate 10 shown in FIG. 1 is bonded onto the first electrode layer 40. The semiconductor layer side bonding layer 42A is formed on the first electrode layer 40, and the substrate side bonding layer 42B is formed on the semiconductor laminate bonding substrate 10. These bonding layers 42A and 42B are formed by a dry film forming method such as a vacuum deposition method, an ion plating method, or a sputtering method. The semiconductor layer side bonding layer 42A can have a laminated structure such as Ti / Au, Ti / Pt / Au, Ti / Pt / Au / Sn / Au, and has a thickness of about 0.5 to 2.0 μm. It can be. The substrate-side bonding layer 42B can have a laminated structure such as Au, Ti / Au, Ti / Pt / Au, Ti / Pt / Au / Sn / Au, and has a thickness of 0.5-2. It can be about 0.0 μm. As shown in FIGS. 3C and 3D, the semiconductor laminate bonding substrate 10 is bonded onto the first electrode layer 40 by thermocompression bonding the bonding layers 42 </ b> A and 42 </ b> B. The thermocompression bonding is performed by applying a pressure of about 2 to 10 MPa at a temperature of 200 to 450 ° C. for about 10 to 60 minutes. As a result, the bonding layers 42A and 42B are pressure-bonded to form an integrated bonding layer 42.

次に、図３（Ｄ）に示すように、ケミカルリフトオフ法によってリフトオフ層３２を除去することで、成長用基板３０を剥離する。ケミカルリフトオフ法に使用可能なエッチング液は特に限定されない。リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液や過マンガン酸カリウム系の溶液などのＣｒＮに対して選択性のあるエッチング液を用いることができる。リフトオフ層がＳｃＮやＨｆ、Ｚｒの場合、選択性のある酸性のエッチング液を用いることができる。また、成長用基板３０を除去方法はこれに限定されず、レーザーリフトオフ法によって剥離してもよい。また、成長用基板３０を研削等により除去してもよい。 Next, as shown in FIG. 3D, the growth substrate 30 is peeled off by removing the lift-off layer 32 by a chemical lift-off method. The etching solution that can be used for the chemical lift-off method is not particularly limited. When the lift-off layer is CrN, an etchant having selectivity with respect to CrN such as ceric ammonium nitrate solution or potassium permanganate solution can be used. When the lift-off layer is ScN, Hf, or Zr, a selective acidic etching solution can be used. The method for removing the growth substrate 30 is not limited to this, and the growth substrate 30 may be peeled off by a laser lift-off method. Further, the growth substrate 30 may be removed by grinding or the like.

次に、図３（Ｅ）に示すように、露出した第２導電型半導体層３４上に第２電極層４４を形成する。第２導電型半導体層３４がｎ型III族窒化物半導体層の場合、第２電極層はｎ側電極として機能し、材質としてはＡｌ，Ｃｒ，Ｔｉ，Ｎｉ，Ｐｔ，Ａｕなどを挙げることができるが、安定したオーミック特性を得やすいため、Ｔｉ／Ａｌ電極とすることが好ましく、例えば蒸着法またはスパッタ法により形成することができる。第２導電型半導体層３４と第２電極層４４との良好なオーミック接触形成のため、真空中で、４００〜６００℃程度の温度でアニール処理を行う。 Next, as shown in FIG. 3E, the second electrode layer 44 is formed on the exposed second conductive type semiconductor layer 34. When the second conductivity type semiconductor layer 34 is an n-type group III nitride semiconductor layer, the second electrode layer functions as an n-side electrode, and examples of the material include Al, Cr, Ti, Ni, Pt, and Au. However, since it is easy to obtain stable ohmic characteristics, a Ti / Al electrode is preferable. For example, it can be formed by a vapor deposition method or a sputtering method. In order to form a good ohmic contact between the second conductivity type semiconductor layer 34 and the second electrode layer 44, annealing is performed at a temperature of about 400 to 600 ° C. in a vacuum.

図には示されないが、一部露出させた半導体積層体接合用基板１０上の基板側接合層４２Ｂの表面にｐ側電極への外部からの電気的接続を行うためのｐ電極パッドを形成する。その後、支持基板となった半導体積層体接合用基板１０を複数の半導体構造部間でダイシングすることにより、複数個の半導体素子５０を得る。 Although not shown in the drawing, a p-electrode pad for externally connecting to the p-side electrode is formed on the surface of the substrate-side bonding layer 42B on the partially exposed semiconductor laminate bonding substrate 10. . Thereafter, the semiconductor laminated body bonding substrate 10 serving as a support substrate is diced between a plurality of semiconductor structure portions, whereby a plurality of semiconductor elements 50 are obtained.

このようにして得られる半導体素子５０は、半導体積層体接合用基板１０と、この半導体積層体接合用基板１０上の第１電極層４０と、この第１電極層４０上に順次位置する第１導電型半導体層３８、活性層３６、および第２導電型半導体層３４と、この第２導電型半導体層３４上の第２電極層４４と、を有する。そして、半導体積層体接合用基板１０は、支持基板として、接合層４２を介して半導体積層体３８，３６，３４と良好に接合している。 The semiconductor element 50 thus obtained includes a semiconductor laminate bonding substrate 10, a first electrode layer 40 on the semiconductor laminate bonding substrate 10, and a first electrode positioned sequentially on the first electrode layer 40. The semiconductor device includes a conductive semiconductor layer 38, an active layer 36, a second conductive semiconductor layer 34, and a second electrode layer 44 on the second conductive semiconductor layer 34. The semiconductor laminate bonding substrate 10 is well bonded to the semiconductor laminates 38, 36, and 34 via the bonding layer 42 as a support substrate.

以下の手順で、実施例または比較例にかかる半導体積層体接合用基板を作製し、これらの基板を用いてリフトオフ法によってIII族窒化物半導体素子を作製した。そして、半導体積層体接合用基板の接合状態を評価した。基板の構成と接合状態の評価結果を後述の表１に示す。 The semiconductor laminate bonding substrate according to the example or the comparative example was manufactured by the following procedure, and a group III nitride semiconductor device was manufactured by a lift-off method using these substrates. And the joining state of the board | substrate for semiconductor laminated body joining was evaluated. The evaluation results of the substrate configuration and bonding state are shown in Table 1 described later.

（比較例１）
ＡｌＮ焼結基板（厚み：６３５μｍ、Ｒａ：１００ｎｍ）を半導体積層体接合用基板とした。 (Comparative Example 1)
An AlN sintered substrate (thickness: 635 μm, Ra: 100 nm) was used as a substrate for bonding a semiconductor laminate.

（比較例２）
比較例１のＡｌＮ焼結基板の表面をコロイダルシリカ(平均粒子径：７５ｎｍ)のスラリーを用いて研磨した、研磨後ＡｌＮ焼結基板（Ｒａ：６０ｎｍ）を半導体積層体接合用基板とした。 (Comparative Example 2)
The surface of the AlN sintered substrate of Comparative Example 1 was polished using a slurry of colloidal silica (average particle size: 75 nm), and the post-polishing AlN sintered substrate (Ra: 60 nm) was used as the semiconductor laminate bonding substrate.

（比較例３）
比較例１のＡｌＮ焼結基板の表面にシルセスキオキサンを含む溶液をスピンコーティング法により塗布し、ホットプレート上で２００℃にベーク後に、Ｎ_２雰囲気において４００℃で焼成した。その結果、ＳｉＯ_２膜（膜厚：０．５μｍ）が成膜された。この半導体積層体接合用基板の表面粗さは、Ｒａ＝６０ｎｍであった。 (Comparative Example 3)
A solution containing silsesquioxane was applied to the surface of the AlN sintered substrate of Comparative Example 1 by a spin coating method, baked at 200 ° C. on a hot plate, and fired at 400 ° C. in an N ₂ atmosphere. As a result, a SiO ₂ film (film thickness: 0.5 μm) was formed. The surface roughness of this semiconductor laminate bonding substrate was Ra = 60 nm.

（比較例４）
比較例１のＡｌＮ焼結基板の表面に、スパッタ法を用いてＴｉ／Ａｕ（１０ｎｍ／１００ｎｍ）を成膜した後、電気めっきによりＳｎ膜（０．２μｍ）を形成した。特開２０１１−１７１７２５号公報に記載の基板接合装置を用いて、圧力２×１０^−３Ｐａ程度の真空下において、サファイア基板（Ｒａ：０．５ｎｍ）とＡｌＮ焼結基板とでＳｎ膜を挟み込み、ヒーターによって挟み込むための上部冶具と下部冶具とを３００℃まで昇温した状態で、加圧力６ＭＰａで加圧してホットプレスした。その結果、ＡｌＮ焼結基板上にＳｎ膜（Ｒａ：７４ｎｍ）が形成された半導体積層体接合用基板を得た。 (Comparative Example 4)
A Ti / Au (10 nm / 100 nm) film was formed on the surface of the AlN sintered substrate of Comparative Example 1 by sputtering, and then an Sn film (0.2 μm) was formed by electroplating. Using a substrate bonding apparatus described in JP2011-171725A, a Sn film is sandwiched between a sapphire substrate (Ra: 0.5 nm) and an AlN sintered substrate under a vacuum of about 2 × 10 ⁻³ Pa. The upper jig and the lower jig to be sandwiched between the heaters were hot-pressed by applying a pressure of 6 MPa while the temperature was raised to 300 ° C. As a result, a semiconductor laminate bonding substrate having an Sn film (Ra: 74 nm) formed on an AlN sintered substrate was obtained.

（比較例５）
比較例２の研磨したＡｌＮ焼結基板（Ｒａ：６０ｎｍ）の表面に、スパッタ法を用いてＴｉ／Ａｕ（１０ｎｍ／１００ｎｍ）を成膜した後、電気めっきによりＳｎ膜（０．２μｍ）を形成し、ホットプレスせずにそのまま半導体積層体接合用基板とした。Ｓｎ膜の表面粗さの値は基板表面の値と変わっておらず、ＡｌＮ焼結基板上にＳｎ膜（Ｒａ：６０ｎｍ）が形成された半導体積層体接合用基板を得た。 (Comparative Example 5)
A Ti / Au (10 nm / 100 nm) film was formed by sputtering on the surface of the polished AlN sintered substrate (Ra: 60 nm) of Comparative Example 2, and then a Sn film (0.2 μm) was formed by electroplating. And it was set as the board | substrate for semiconductor laminated body as it was, without hot-pressing. The value of the surface roughness of the Sn film was not changed from the value of the substrate surface, and a semiconductor laminated body bonding substrate in which an Sn film (Ra: 60 nm) was formed on an AlN sintered substrate was obtained.

（実施例１）
Ｓｎ膜の膜厚を０．４μｍとした以外は比較例４と同様にして、半導体積層体接合用基板を得た。 Example 1
A semiconductor laminate bonding substrate was obtained in the same manner as in Comparative Example 4 except that the thickness of the Sn film was 0.4 μm.

（実施例２）
Ｓｎ膜の膜厚を１．０μｍとした以外は比較例４と同様にして、半導体積層体接合用基板を得た。 (Example 2)
A semiconductor laminate bonding substrate was obtained in the same manner as in Comparative Example 4 except that the thickness of the Sn film was 1.0 μm.

（実施例３）
Ｓｎ膜の膜厚を５．０μｍとした以外は比較例４と同様にして、半導体積層体接合用基板を得た。 Example 3
A semiconductor laminate bonding substrate was obtained in the same manner as in Comparative Example 4 except that the thickness of the Sn film was 5.0 μm.

（実施例４）
比較例２の研磨後ＡｌＮ焼結基板を使用した以外は、比較例４と同様にして半導体素子接合用基板を得た。 Example 4
A semiconductor element bonding substrate was obtained in the same manner as in Comparative Example 4 except that the AlN sintered substrate after polishing in Comparative Example 2 was used.

（実施例５）
Ｓｎ膜厚を０．４μｍとした以外は実施例４と同様にして、半導体積層体接合用基板を得た。 (Example 5)
A semiconductor laminated body bonding substrate was obtained in the same manner as in Example 4 except that the Sn film thickness was 0.4 μm.

（実施例６）
Ｓｎ膜厚を１．０μｍとした以外は実施例４と同様にして、半導体積層体接合用基板を得た。 (Example 6)
A semiconductor laminated body bonding substrate was obtained in the same manner as in Example 4 except that the Sn film thickness was 1.0 μm.

（実施例７）
Ｓｎ膜厚を５．０μｍとした以外は実施例４と同様にして、半導体積層体接合用基板を得た。 (Example 7)
A semiconductor laminate bonding substrate was obtained in the same manner as in Example 4 except that the Sn film thickness was 5.0 μm.

（参考例８）
比較例３のＳｉＯ₂膜形成後のＡｌＮ焼結基板を使用した以外は比較例４と同様にして、半導体積層体接合用基板を得た。 ( Reference Example 8)
A semiconductor laminate bonding substrate was obtained in the same manner as in Comparative Example 4 except that the AlN sintered substrate after the formation of the SiO ₂ film in Comparative Example 3 was used.

（実施例９）
比較例１のＡｌＮ焼結基板の表面に、スパッタ法を用いてＴｉ／Ｃｕ（１０ｎｍ／１００ｎｍ）を成膜した後、電気めっきによりＺｎ膜（０．４μｍ）を形成した。特開２０１１−１７１７２５号公報に記載の基板接合装置を用いて、圧力１×１０^−３Ｐａ程度の真空下において、サファイア基板（Ｒａ：０．５ｎｍ）とＡｌＮ焼結基板とでＺｎ膜を挟み込み、挟み込むための上部冶具と下部冶具とを４３０℃まで昇温した状態で、加圧力６ＭＰａで加圧してホットプレスした。その結果、ＡｌＮ焼結基板上にＺｎ膜（Ｒａ：４０ｎｍ）が形成された半導体積層体接合用基板を得た。 Example 9
A Ti / Cu (10 nm / 100 nm) film was formed on the surface of the AlN sintered substrate of Comparative Example 1 by sputtering, and then a Zn film (0.4 μm) was formed by electroplating. Using a substrate bonding apparatus described in JP 2011-171725 A, a Zn film is sandwiched between a sapphire substrate (Ra: 0.5 nm) and an AlN sintered substrate under a vacuum of about 1 × 10 ⁻³ Pa. The upper jig and the lower jig for sandwiching were hot-pressed by applying a pressure of 6 MPa while the temperature was raised to 430 ° C. As a result, a semiconductor laminate bonding substrate in which a Zn film (Ra: 40 nm) was formed on an AlN sintered substrate was obtained.

（実施例１０）
Ｚｎ膜厚を１．０μｍとした以外は実施例９と同様にして、半導体積層体接合用基板を得た。 (Example 10)
A semiconductor laminated body bonding substrate was obtained in the same manner as in Example 9 except that the Zn film thickness was 1.0 μm.

（半導体素子の作製）
これらの半導体接合用素子を用いて、図３に示す方法で半導体素子を作製した。具体的には、まず、成長用のサファイア基板上に、スパッタ法により金属Ｃｒ層を形成しアンモニア雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚み：１８ｎｍ）を形成した。その後、リフトオフ層上にIII族窒化物半導体層として、バッファ層（組成：ＡｌＮ、厚み：１μｍ）、ｎ−ＡｌＧａＮ層（厚み：２μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚み：０．２μｍ、発光波長３４０ｎｍ）、ｐ−ＡｌＧａＮ層（０．４μｍ）、およびｐ−ＧａＮ層（厚み：０．０５μｍ）を順次積層した。 (Production of semiconductor elements)
Using these semiconductor bonding elements, semiconductor elements were produced by the method shown in FIG. Specifically, first, a lift-off layer (CrN layer, thickness: 18 nm) was formed on a growth sapphire substrate by forming a metal Cr layer by sputtering and performing heat treatment in an ammonia atmosphere. Thereafter, as a group III nitride semiconductor layer on the lift-off layer, a buffer layer (composition: AlN, thickness: 1 μm), an n-AlGaN layer (thickness: 2 μm), a light emitting layer (AlInGaN-based MQW layer, thickness: 0.2 μm), An emission wavelength of 340 nm), a p-AlGaN layer (0.4 μm), and a p-GaN layer (thickness: 0.05 μm) were sequentially laminated.

その後、サファイア基板の一部が露出するよう、半導体層の一部をＲＩＥにより除去して格子状の溝を形成することで、横断面の形状が正方形の互いに独立した複数個の半導体構造部を形成した。 Thereafter, a part of the semiconductor layer is removed by RIE to form a lattice-shaped groove so that a part of the sapphire substrate is exposed, thereby forming a plurality of independent semiconductor structures having a square cross-sectional shape. Formed.

ｐ−ＧａＮ層上に、スパッタ法により、ｐ側電極としてＮｉ／Ａｕ（厚み：１０／２０ｎｍ）を形成した。 Ni / Au (thickness: 10/20 nm) was formed as a p-side electrode on the p-GaN layer by sputtering.

ｐ側電極上にスパッタ法により半導体層側接合層（材質：Ｔｉ／Ｐｔ／Ａｕ、厚み：１０／２００／７００ｎｍ）を形成した。また、半導体積層体接合用基板上にスパッタ法により基板側接合層（材質：Ｔｉ／Ａｕ、厚み：１０／７００ｎｍ）を形成した。これらの接合層同士を、基板接合装置を用いて３００℃で６０分間加熱圧着することにより、半導体積層体接合用基板を半導体構造部に接合した。 A semiconductor layer side bonding layer (material: Ti / Pt / Au, thickness: 10/200/700 nm) was formed on the p-side electrode by sputtering. A substrate-side bonding layer (material: Ti / Au, thickness: 10/700 nm) was formed on the semiconductor laminate bonding substrate by sputtering. The bonding layers were bonded to the semiconductor structure portion by thermocompression bonding the bonding layers at 300 ° C. for 60 minutes using a substrate bonding apparatus.

その後、ＣｒＮ選択エッチング液（硝酸セリウムアンモニウム溶液）を用いて、ケミカルリフトオフ法によりリフトオフ層を除去し、サファイア基板を剥離した。さらに、ＲＩＥ装置を用いてドライエッチングを行い、バッファ層を除去してｎ−ＡｌＧａＮ層を露出させた。 Thereafter, the lift-off layer was removed by a chemical lift-off method using a CrN selective etching solution (cerium ammonium nitrate solution), and the sapphire substrate was peeled off. Further, dry etching was performed using an RIE apparatus, and the buffer layer was removed to expose the n-AlGaN layer.

ｎ−ＡｌＧａＮ層上に、スパッタ法によりｎ側電極としてＴｉ／Ａｌ（厚み：２０ｎｍ／６００ｎｍ）を形成した。真空中で、４００℃でアニール処理を行った。最後に、支持基板となった半導体積層体接合用基板を複数の半導体構造部間でダイシングすることにより、複数個の半導体素子を得た。 Ti / Al (thickness: 20 nm / 600 nm) was formed as an n-side electrode on the n-AlGaN layer by sputtering. Annealing treatment was performed at 400 ° C. in a vacuum. Finally, the semiconductor laminate bonding substrate serving as the support substrate was diced between the plurality of semiconductor structure portions, thereby obtaining a plurality of semiconductor elements.

＜接合状態の評価＞
実施例１〜７，９〜１０、参考例８および比較例１〜４の半導体積層体接合用基板をそれぞれ用いた場合において、半導体積層体接合用基板と半導体構造部との接合状態を以下の基準により評価し、結果を表１に示した。接合状態の評価はサファイア基板を剥離したあとで行った。接合が不十分な場合は、半導体層側接合層と基板側接合層との間で、サファイア基板を剥離したときの内部応力の変化によっておのずと剥離が発生する。半導体積層体接合用基板全体を顕微鏡で観察し、剥離の発生の有無を検査した。 <Evaluation of bonding state>
In the case where the semiconductor laminate bonding substrates of Examples 1 to 7, 9 to 10 , Reference Example 8 and Comparative Examples 1 to 4 are used, the bonding state between the semiconductor laminate bonding substrate and the semiconductor structure is as follows. The results were shown in Table 1. The evaluation of the bonding state was performed after the sapphire substrate was peeled off. When the bonding is insufficient, peeling occurs naturally due to a change in internal stress when the sapphire substrate is peeled between the semiconductor layer side bonding layer and the substrate side bonding layer. The entire substrate for bonding semiconductor laminates was observed with a microscope and examined for the occurrence of peeling.

表１から明らかなように、金属膜の表面粗さＲａが５０ｎｍ以下である実施例の半導体積層体接合用基板においては、半導体層側接合層と基板側接合層との間の良好な接合が実現できた。しかし、表面粗さＲａが５０ｎｍ超えの比較例の半導体積層体接合用基板においては、剥離面を観察すると点接触していたと考えられる接合の跡が点在して観察され、半導体層側接合層と基板側接合層との間の良好な接合が実現できなかった。 As is clear from Table 1, in the semiconductor laminate bonding substrate of the example in which the surface roughness Ra of the metal film is 50 nm or less, good bonding between the semiconductor layer side bonding layer and the substrate side bonding layer is achieved. Realized. However, in the semiconductor laminated body bonding substrate of the comparative example having a surface roughness Ra exceeding 50 nm, when the peeled surface is observed, spots of bonding considered to be in point contact are observed, and the semiconductor layer side bonding layer is observed. Good bonding between the substrate and the substrate side bonding layer could not be realized.

１０，２０半導体積層体接合用基板
１２ＡｌＮ焼結基板
１４金属膜
１６酸化シリコン膜
１８金属材料
２２サファイア基板
３０成長用基板
３２リフトオフ層
３４第２導電型半導体層
３６活性層
３８第１導電型半導体層
４０第１電極層
４２接合層
４２Ａ半導体層側接合層
４２Ｂ基板側接合層
４４第２電極層
５０半導体素子 10, 20 Semiconductor laminate bonding substrate 12 AlN sintered substrate 14 Metal film 16 Silicon oxide film 18 Metal material 22 Sapphire substrate 30 Growth substrate 32 Lift-off layer 34 Second conductivity type semiconductor layer 36 Active layer 38 First conductivity type semiconductor Layer 40 First electrode layer 42 Bonding layer 42A Semiconductor layer side bonding layer 42B Substrate side bonding layer 44 Second electrode layer 50 Semiconductor element

Claims

表面粗さＲａが５０ｎｍ超のＡｌＮ焼結基板と、該ＡｌＮ焼結基板上に接する金属膜と、を有し、
該金属膜の表面粗さＲａが５０ｎｍ以下であることを特徴とする半導体積層体接合用基板。 An AlN sintered substrate having a surface roughness Ra of more than 50 nm , and a metal film in contact with the AlN sintered substrate,
A substrate for bonding semiconductor laminates, wherein the metal film has a surface roughness Ra of 50 nm or less.

前記金属膜は、融点が４３０℃以下の金属からなる請求項１に記載の半導体積層体接合用基板。 The semiconductor laminate bonding substrate according to claim 1, wherein the metal film is made of a metal having a melting point of 430 ° C. or less.

前記金属膜が、ＳｎまたはＺｎからなる請求項２に記載の半導体積層体接合用基板。 The semiconductor laminate bonding substrate according to claim 2, wherein the metal film is made of Sn or Zn.

表面粗さＲａが５０ｎｍ超のＡｌＮ焼結基板上に接して金属材料を配置し、該金属材料を加熱および加圧をすることにより、前記ＡｌＮ焼結基板上に、表面粗さＲａが５０ｎｍ以下の金属膜を形成することを特徴とする半導体積層体接合用基板の製造方法。 Surface roughness Ra in contact with the 50nm than the AlN sintered substrate placing a metal material, by heat and pressure to the metal material, the AlN sintered substrate, the surface roughness Ra of 50nm or less A method for producing a semiconductor laminate bonding substrate, comprising: forming a metal film.

前記金属膜は、融点が４３０℃以下の金属からなる請求項４に記載の半導体積層体接合用基板の製造方法。 The method for manufacturing a substrate for bonding a semiconductor laminate according to claim 4, wherein the metal film is made of a metal having a melting point of 430 ° C. or less.

前記金属膜が、ＳｎまたはＺｎからなる請求項５に記載の半導体積層体接合用基板の製造方法。 The method for manufacturing a semiconductor laminate bonding substrate according to claim 5, wherein the metal film is made of Sn or Zn.

成長用基板上に、第２導電型半導体層、活性層、および第１導電型半導体層を順次形成する工程と、
前記第１導電型半導体層上に第１電極層を形成する工程と、
該第１電極層上に、請求項１〜３のいずれか１項に記載の半導体積層体接合用基板を接合する工程と、
前記成長用基板を除去する工程と、
前記第２導電型半導体層上に第２電極層を形成する工程と、
を有することを特徴とする半導体素子の製造方法。 Sequentially forming a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a growth substrate;
Forming a first electrode layer on the first conductivity type semiconductor layer;
A step of bonding the semiconductor laminate bonding substrate according to any one of claims 1 to 3 on the first electrode layer;
Removing the growth substrate;
Forming a second electrode layer on the second conductive semiconductor layer;
A method for manufacturing a semiconductor device, comprising:

請求項１〜３のいずれか１項に記載の半導体積層体接合用基板と、
該半導体積層体接合用基板上の第１電極層と、
該第１電極層上に順次位置する第１導電型半導体層、活性層、および第２導電型半導体層と、
該第２導電型半導体層上の第２電極層と、
を有することを特徴とする半導体素子。 The semiconductor laminate bonding substrate according to any one of claims 1 to 3,
A first electrode layer on the semiconductor laminate bonding substrate;
A first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially disposed on the first electrode layer;
A second electrode layer on the second conductivity type semiconductor layer;
A semiconductor device comprising: