JP6037449B2

JP6037449B2 - 窒化物半導体光素子及びその製造方法

Info

Publication number: JP6037449B2
Application number: JP2013069593A
Authority: JP
Inventors: 真二佐々木; 浩徳柳澤
Original assignee: Ushio Opto Semiconductors Inc
Current assignee: Ushio Opto Semiconductors Inc
Priority date: 2013-03-28
Filing date: 2013-03-28
Publication date: 2016-12-07
Anticipated expiration: 2033-03-28
Also published as: JP2014192507A

Description

本発明は、窒化物半導体光素子及びその製造方法に関し、特に、素子の動作電圧が低減される窒化物半導体光素子に関する。

従来、窒化物半導体光素子は、基板材料に窒化ガリウムやサファイアが用いられている。窒化物半導体光素子の例として、特許文献１に開示されており、特許文献１に開示される窒化物半導体光素子では、素子構造としてリッジ構造が採用されている。かかる窒化物半導体光素子では、有機金属気相成長（ＭＯＣＶＤ）法を用いて、活性層及びｐ型クラッド層を含む半導体多層を基板上に成長させる。リソグラフィとドライエッチングを併用して、当該半導体多層の上表面にマスクを形成する。当該マスクを用いて、半導体多層の上表面からｐ型クラッド層の一部までエッチングしてリッジストライプ（以降、リッジと記す）を形成する。

特開２００９−０２１４２４号公報

窒化物半導体光素子では、素子性能向上及び信頼性向上の観点から、動作電圧のさらなる低減化が求められている。

窒化物半導体光素子の特性が劣化する原因の１つに、マスクを形成し当該マスクを用いてリッジを形成する工程においてｐ型クラッド層に生じるエッチングダメージが挙げられる。かかる工程ではドライエッチングを用いることが一般的であるが、エッチング時に発生する荷電粒子や生成物により、結晶層にダメージが入ることが知られている。

かかる工程において用いるエッチングは、第１のエッチングと第２のエッチングを含んでいる。第１のエッチングは、半導体多層の上側に、例えば酸化シリコン膜などの絶縁膜を形成し、これをストライプ状にエッチングすることである。第２のエッチングは、ストライプ状の絶縁膜をマスクとして、半導体多層（ｐ型クラッド層）をエッチングすることである。ｐ型窒化物半導体は、キャリアの活性化率が数％程度と著しく低いため、ドライエッチングによるダメージによりキャリアがトラップされ、動作電圧が上昇して特性が劣化するものと考えられる。

かかる問題を解決するために、半導体多層をエッチングする第２のエッチングを、ドライエッチングからウェットエッチングに変更することも考えられる。しかし、第２のエッチングにウェットエッチングを用いると、エッチングの縦方向と横方向の選択性が低くなるので、リッジの幅や深さの寸法制御性が悪化する。リッジの幅や深さは、素子特性上、重要なパラメータであるので、素子歩留が低下することとなる。また、窒化物半導体結晶は、化学的に安定であることにより、ウェットエッチングが困難である。

発明者らは、ドライエッチングにおける問題点を明らかにするために、酸化シリコン膜をストライプ状にエッチングしてマスクを形成する第１のエッチングを、ドライエッチングに代えてウェットエッチングによって施し、第２のエッチングをドライエッチングによって施して、窒化物半導体光素子を作製した。かかる窒化物半導体光素子の動作電圧を測定したところ、素子の動作電圧が低減されていた。これにより、第１のエッチングをドライエッチングによって施す場合、ドライエッチングによって半導体多層がダメージを受ける領域は、リッジ上部すなわち、上側電極（オーミック電極）と接するｐ型クラッド層上部にも及んでいるとの知見を得た。これは、第２のエッチングにおいても同様であると推定され、第２のエッチングであるドライエッチングにおいても半導体多層にダメージが入り、もし第２のエッチングをウェットエッチングに変えることが出来れば、よりダメージが少なくできると言える。

本発明は、かかる課題を鑑みてなされたものであり、エッチングによるダメージが低減される窒化物半導体素子及びその製造方法を提供することを目的とする。

（１）上記課題を解決するために、本発明に係る窒化物半導体光素子の製造方法は、基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、前記レジスト膜マスクを用いて、前記絶縁膜に対して第１のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第２のエッチングを施して、リッジを形成する、リッジ形成工程と、前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、を含んでいる。

（２）上記（１）に記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層はＧａＮによって形成されてもよい。

（３）上記（１）に記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層はＡｌＮによって形成されてもよい。

（４）上記（１）乃至（３）のいずれかに記載の窒化物半導体光素子の製造方法であって、前記アモルファス層形成工程において、前記アモルファス層は５０ｎｍ以上１００ｎｍ以下の層厚で積層されてもよい。

（５）上記（１）乃至（４）のいずれかに記載の窒化物半導体光素子の製造方法であって、前記第１のエッチングは、ドライエッチングであってもよい。

（６）本発明に係る窒化物半導体光素子は、基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、前記レジスト膜マスクを用いて、前記絶縁膜に対して第１のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第２のエッチングを施して、リッジを形成する、リッジ形成工程と、前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、を含んで製造されてもよい。

本発明により、エッチングによるダメージが低減される窒化物半導体素子及びその製造方法が提供される。

本発明の実施形態に係る窒化物半導体光素子の断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。本発明の第１の実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。

以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。

図１は、本発明の実施形態に係る窒化物半導体光素子１の断面図である。図１に示す断面は、光の出射方向に垂直な断面を示している。当該実施形態に係る窒化物半導体光素子１は、リッジ構造を有する窒化物半導体光素子であり、例えば、レーザ素子やＬＥＤなどの発光素子である。図１に示す通り、面方位が（０００１）であるｎ型ＧａＮ基板１０上に半導体多層が形成されている。半導体多層は、ｎ型ＧａＮ基板１０の上表面から順に、ｎ型クラッド層１１（下側クラッド層）、ｎ型ガイド層１２（下側ガイド層）、多重量子井戸活性層１３、ｐ型ガイド層１４（上側ガイド層）、ｐ型クラッド層１５（上側クラッド層）を含んで構成されている。多重量子井戸活性層１３に形成される光導波路の上方となる領域にリッジがｐ型クラッド層１５に形成されている。半導体多層のうち、リッジが形成されている部分をリッジ部１５Ａとする。ｐ型クラッド層１５の上表面のうち、リッジ部１５Ａの両側面と、リッジ部１５Ａが形成されていない領域とに、酸化シリコン膜１９が形成されている。ｐ型クラッド層１５と酸化シリコン膜１９を覆うように、上側電極２０（ｐ型電極）が形成されている。ここで、リッジの上表面には酸化シリコン膜１９は形成されておらず、リッジの上表面は上側電極２０と電気的に接続されている。なお、簡単のために、図１には図示されていないが、実際には、リッジの上表面にｐ型コンタクト層が形成されており、ｐ型コンタクト層を介して、上側電極２０はｐ型クラッド層と電気的に接続されている。また、ｎ型ＧａＮ基板１０の裏面（下面）に、下側電極２１（ｎ型電極）が形成されている。

ここで、ｎ型クラッド層１１は、膜厚が５μｍであり、キャリア濃度５×１０^１８ｃｍ^−３でＳｉがドープされるｎ型ＡｌＧａＮ層である。ｎ型ガイド層１２は、膜厚が２μｍであり、キャリア濃度１×１０^１９ｃｍ^−３でＳｉがドープされるｎ型ＧａＮ層である。多重量子井戸活性層１３は、膜厚が１０ｎｍのアンドープＩｎ_０．１Ｇａ_０．９Ｎ井戸層と、膜厚が１０ｎｍのアンドープＧａＮ障壁層とが、交互に積層される多重量子井戸層であり、多重量子井戸活性層１３の井戸層は１０層である。アンドープ層（ｉ層）とは意図的に不純物がドープされていない半導体層をいう。ｐ型ガイド層１４は、膜厚が２μｍであり、キャリア濃度１×１０^１８ｃｍ^−３でＭｇがドープされるｐ型ＧａＮ層である。ｐ型クラッド層１５は、膜厚が２μｍであり、キャリア濃度５×１０^１７ｃｍ^−３でＭｇがドープされるｐ型ＡｌＧａＮ層である。

以下、図面を参照しながら、当該実施形態に係る窒化物半導体光素子の製造方法を説明する。図２乃至図７は、当該実施形態に係る窒化物半導体光素子の製造工程を示す断面図である。

まず、ｎ型ＧａＮ基板１０を用意し、その主面（上表面）に、半導体多層を積層する。すなわち、ｎ型クラッド層１１、ｎ型ガイド層１２、多重量子井戸活性層１３、ｐ型ガイド層１４、及びｐ型クラッド層１５を、順に結晶成長させる（半導体多層形成工程）。半導体多層（ｐ型クラッド層１５）の上表面に、さらに連続して、膜厚が６０ｎｍであるＧａＮアモルファス層１６（非晶質層）を成長させる（アモルファス層形成工程）。図２は、当該工程後の断面を表している。半導体多層及びＧａＮアモルファス層１６は、有機金属気相成長（ＭＯＣＶＤ）法により成長させることが出来、成長温度を制御することにより、結晶層からアモルファス層に容易に変更することが可能である。例えば通常、ＡｌＧａＮやＧａＮの結晶層は１１００℃程度で、ＩｎＧａＮの結晶層はＩｎが蒸発しやすいので８００℃程度で、それぞれ成長させる。一方、ＧａＮアモルファス層１６は通常３００℃程度の低温成長によって積層される。

なお、当該実施形態で半導体多層の上側に積層するアモルファス層は、ＧａＮによって形成されているがこれに限定されることはない。ＡｌＮは、アモルファス化する成長温度がＧａＮより高く、通常５００℃程度の低温成長によって積層することが出来る。成長温度を制御する観点からは、ＡｌＮで形成されるのが望ましい。また、アモルファス層は、ＧａＮとＡｌＮの中間組成であるＡｌＧａＮによって形成されていてもよく、他の窒化物アモルファス層であってもよい。さらに言うならば、アモルファス（非晶質）化される層であれば、他の材料によって形成されていてもよい。

次に、ＧａＮアモルファス層１６の上表面に、例えば、化学気相成長（ＣＶＤ）法を用いて、酸化シリコン膜１７を積層（堆積）させる（絶縁膜形成工程）。なお、ここで、酸化シリコン膜１７は、絶縁膜の例として示しているが、これに限定されることはなく、他の絶縁膜であってもよい。酸化シリコン膜１７の上表面に、フォトレジスト膜１８を塗布し、公知のフォトリソグラフィ技術を用いて、フォトレジスト膜１８を所定の形状に形成する（レジスト膜マスク形成工程）。図３は、当該工程後の断面を表している。なお、所定の形状を有するフォトレジスト膜１８が、レジスト膜マスクである。ここで、所定の形状とは、半導体多層に形成されるリッジ部１５Ａの形状に対応しており、所定の形状は、所定の幅（第１の幅）で、出射側の端面から反対側の端面へ（図３の紙面に垂直な方向に）延伸するストライプ形状をしている。所定の幅（第１の幅）は、図３に示すフォトレジスト膜１８の横方向の長さであり、図１に示すリッジ部１５Ａの横方向の幅とほぼ等しいが、実際には、後述するエッチングによって生じるレジスト膜マスクの幅はリッジ部１５Ａの幅とは異なっている。よって、製造方法の設計において、レジスト膜マスクの幅を、後の工程における幅の変動を考慮して決定すればよい。

レジスト膜マスク形成工程で形成された所定の形状のフォトレジスト膜１８をマスクとして、酸化シリコン膜１７に対して、例えば、フッ素系ガスを用いてドライエッチング（第１のドライエッチング）を施して、酸化シリコン膜１７をパターニングする（絶縁膜マスク形成工程）。すなわち、パターニングされた酸化シリコン膜１７が、絶縁膜マスクである。図４は、当該工程後の断面を表している。ドライエッチング（第１のドライエッチング）によって、レジスト膜マスク外の領域にある酸化シリコン膜１７を除去する際に、酸化シリコン膜１７の下側に配置される層が、ドライエッチングによりダメージを受ける。当該層のうち、ドライエッチングにより上側の酸化シリコン膜１７が除去される領域のみならず、上側に酸化シリコン膜１７が残存する領域（レジスト膜マスクの下方の領域）にも、かかるダメージを受けるものと考えられる。当該実施形態では、酸化シリコン膜１７の下側には、ＧａＮアモルファス層１６が配置されており、ドライエッチングによるダメージをＧａＮアモルファス層１６が受けるものと考えられる。なお、絶粘膜マスクの形状は、レジスト膜マスクの形状に対応している。すなわち、レジスト膜マスクの形状と同様に、所定の幅（第２の幅）で、出射側の端面から反対側の端面へ延伸するストライプ形状をしている。絶縁膜マスクの所定の幅（第２の幅）は、レジスト膜マスクの所定の幅（第１の幅）とほぼ等しいが、ドライエッチングにより幅の変動は発生している。なお、ここでは、第１のエッチングをドライエッチングとしているが、第１のエッチングは絶縁膜に対するエッチングであり、第１のエッチングをウェットエッチングとしてもよい。絶縁膜マスク形成工程において絶縁膜の所定の形状にパターニングする精度の観点からはドライエッチングが望ましいが、第１のエッチングをウェットエッチングとすることにより、ドライエッチングによるダメージを回避することが出来る。

パターニングされた酸化シリコン膜１７をマスクとして用いるために、フォトレジスト膜１８を除去する（レジスト膜除去工程）。次に、絶縁膜マスク形成工程でパターニングされた酸化シリコン膜１７をマスクとして用いて、ＧａＮアモルファス層１６及びｐ型クラッド層１５に対して、例えば塩素系のガスを用いてドライエッチング（第２のドライエッチング）を施して、リッジ部１５Ａを形成する（リッジ形成工程）。図５は、当該工程後の断面を表している。ドライエッチング（第２のドライエッチング）により、絶縁膜マスク外の領域にあるＧａＮアモルファス層１６及びｐ型クラッド層１５を除去しているが、図５に示す通り、ドライエッチングを半導体多層の上表面から始めてｐ型クラッド層１５の途中で停止することにより、断面形状が凸形状となるリッジ部１５Ａがｐ型クラッド層１５に形成される。リッジ（リッジ部１５Ａ）は、ローメサとも呼ばれ、ローメサではメサ構造が活性層より上方に位置する層に形成されている。そして、活性層は光導波路となる領域の両側をさらに外側に広がるよう形成されている。これに対して、ハイメサでは、光導波路となる領域の両側にある活性層が除去されており、メサ構造が活性層の両側面に及んでいる。

リッジ部１５Ａの幅や深さは、素子駆動時に、素子に注入する電流が光導波路の両側に広がる現象に影響を与える重要なパラメータであり、寸法制御を高精度で行うことはとても重要である。ウェットエッチングは、ドライエッチングに比べて、エッチングによるダメージをほとんど受けない利点はあるものの、寸法制御が困難であるので、リッジ部１５Ａの形成をウェットエッチングで行うことは困難である。それゆえ、第２のエッチングはドライエッチングとしている。第２のエッチングを施す際にも、酸化シリコン膜１７のすぐ下側に配置される層はドライエッチングによるダメージをより受けるが、ここでは、後に除去されるＧａＮアモルファス層１６が配置されているので、ｐ型クラッド層１５へのダメージを軽減することが出来る。

次に、例えばフッ酸系の薬液を用いてウェットエッチングを施して、リッジ部１５Ａの上方に残存する酸化シリコン膜１７（絶縁膜マスク）を除去する（絶縁膜マスク除去工程）。さらに、例えばリン酸含有液（適宜他の酸を混合してもよい）を用いてウェットエッチングを施して、半導体多層（ｐ型クラッド層１５）の上表面に残存するＧａＮアモルファス層１６を除去する（アモルファス層除去工程）。なお、ウェットエッチングは、１５０℃程度に加熱して施すのが好ましい。図６は、当該工程後の断面を表している。リン酸含有液を用いるウェットエッチングは、ＧａＮアモルファス層１６と結晶層であるｐ型クラッド層１５は、エッチング選択性が大きくｐ型クラッド層１５をほとんどエッチングしないので、リッジ部１５Ａの寸法制御性が向上されている。

さらに、例えばＣＶＤ法を用いて、ｐ型クラッド層１５の上側に酸化シリコン膜１９を積層（堆積）する。続いて、フォトレジスト膜（図示せず）を所定の形状に形成し、フォトレジスト膜をマスクとしてウェットエッチングを施し、リッジ部１５Ａの最上面に形成されている酸化シリコン膜１９を除去する（半導体多層上面絶縁膜形成工程）。図７は、当該工程後の断面を表している。当該工程のエッチングには、例えばフッ酸系の薬液用いる。エッチングによりにより、半導体多層（リッジ）の最上面が露出する。

最後に、例えば真空蒸着法を用いて、ｎ型ＧａＮ基板１０の上表面に金属膜を被着してパターニングすることにより、ｐ型クラッド層１５と電気的に接続される上側電極２０を形成する。また、ｎ型ＧａＮ基板１０の裏面（下表面）を研磨し、基板厚を１００μｍ程度まで薄くした後に、ｎ型ＧａＮ基板１０の裏面全面に金属膜を被着して、下側電極を形成する（電極形成工程）。さらに、基板を劈開することにより、図１に示す通り、当該実施形態に係る窒化物半導体光素子１が作製される。

以上、本発明の実施形態に係る窒化物半導体及びその製造方法について説明した。本発明の主な特徴は、製造方法が、半導体多層の上表面に、アモルファス層を積層するアモルファス層形成工程を含んでいることにある。当該工程により、アモルファス層の上表面に形成される絶縁膜に対して第１のエッチングを施して絶縁膜マスクを形成する絶縁膜マスク形成工程において、アモルファス層が第１のエッチングによってダメージを受けるが、アモルファス層の下側に形成されている半導体多層がほとんどダメージを受けない。そして、半導体多層（リッジ）の上表面に残存するアモルファス層を除去する、アモルファス層除去工程によって、アモルファス層を除去することにより、エッチングによるダメージが低減される窒化物半導体光素子を製造することが出来る。これにより、窒化物半導体光素子の動作電圧の低減化を図ることができる。アモルファス層除去工程において、例えば、リン酸含有液など、アモルファス層と半導体多層とのエッチング選択性が高いウェットエッチングを採用することにより、半導体多層に形成されるリッジの寸法制御性を確保することが出来、素子の特性向上が実現される。以上により、性能及び信頼性が向上される窒化物半導体光素子を製造することができる。

当該実施形態では、ＧａＮアモルファス層１６の膜厚を６０ｎｍとしたがこれに限定されることはない。アモルファス層１６をより厚くすると、第１のエッチングによるダメージを吸収する観点からは望ましい。しかし、第２のエッチング（メサ形成工程）や窒化物アモルファス除去工程において、ＧａＮアモルファス層１６を除去する観点からは、ＧａＮアモルファス層１６をより薄くするのが望ましい。両者を考慮すると、ＧａＮアモルファス層１６及び他の窒化物アモルファス層は、５０ｎｍ以上１００ｎｍ以下の膜厚で積層されるのが望ましい。

また、本発明は当該実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、当該実施形態では、面方位が（０００１）であるｎ型ＧａＮ基板１０を基板として用いているが、これに限定されることはなく、例えばサファイアやＳｉＣ（炭化珪素）など窒化物半導体が成長しうる材料であれば、他の材料を用いてもよい。また、基板の面方位についても（０００１）に限定されることはなく、他の面方位を用いてもよい。

１窒化物半導体光素子、１０ｎ型ＧａＮ基板、１１ｎ型クラッド層、１２ｎ型ガイド層、１３多重量子井戸活性層、１４ｐ型ガイド層、１５ｐ型クラッド層、１５Ａリッジ部、１６ＧａＮアモルファス層、１８フォトレジスト膜、１９酸化シリコン膜、２０上側電極、２１下側電極。

Claims

基板上に、活性層と上側クラッド層とを順に含む半導体多層を積層する、半導体多層形成工程と、
前記半導体多層の上表面に、アモルファス層を積層する、アモルファス層形成工程と、
前記アモルファス層の上表面に絶縁膜を積層する、絶縁膜形成工程と、
前記絶縁膜の上表面に、リッジに対応する形状のレジスト膜マスクを形成する、レジスト膜マスク形成工程と、
前記レジスト膜マスクを用いて、前記絶縁膜に対して第１のエッチングを施し、絶縁膜マスクを形成する、絶縁膜マスク形成工程と、
前記絶縁膜マスクを用いて、前記アモルファス層及び前記半導体多層に対してドライエッチングである第２のエッチングを施して、リッジを形成する、リッジ形成工程と、
前記半導体多層の上表面に残存する前記アモルファス層を除去する、アモルファス層除去工程と、
を含むことを特徴とする、窒化物半導体光素子の製造方法。
請求項１に記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層はＧａＮによって形成される、ことを特徴とする、窒化物半導体光素子の製造方法。
請求項１に記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層はＡｌＮによって形成される、ことを特徴とする、窒化物半導体光素子の製造方法。
請求項１乃至３のいずれかに記載の窒化物半導体光素子の製造方法であって、
前記アモルファス層形成工程において、前記アモルファス層は５０ｎｍ以上１００ｎｍ以下の層厚で積層される、ことを特徴とする、窒化物半導体光素子の製造方法。
請求項１乃至４のいずれかに記載の窒化物半導体光素子の製造方法であって、
前記第１のエッチングは、ドライエッチングである、ことを特徴とする、窒化物半導体光素子の製造方法。