JP6034850B2 - Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method - Google Patents
Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method Download PDFInfo
- Publication number
- JP6034850B2 JP6034850B2 JP2014249964A JP2014249964A JP6034850B2 JP 6034850 B2 JP6034850 B2 JP 6034850B2 JP 2014249964 A JP2014249964 A JP 2014249964A JP 2014249964 A JP2014249964 A JP 2014249964A JP 6034850 B2 JP6034850 B2 JP 6034850B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、電圧設定装置、それを備えたPLLシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法に関する。 The present invention relates to a voltage setting device, a PLL synthesizer including the voltage setting device, a signal analysis device, a signal generation device, and a voltage setting method.
高性能な位相雑音性能を持つシンセサイザは、スペクトラムアナライザや信号発生器等の発振回路として好適に用いられる。このようなシンセサイザは、マルチループ方式を取ることが一般的であり、例えばFineループ(微調整ループ)、Coarseループ(粗調整ループ)、Sumループ(粗調整ループと微調整ループの合成ループ)から構成される。 A synthesizer having high-performance phase noise performance is suitably used as an oscillation circuit such as a spectrum analyzer or a signal generator. Such a synthesizer generally takes a multi-loop method, for example, from a Fine loop (fine adjustment loop), a coarse loop (coarse adjustment loop), or a Sum loop (synthesis loop of a coarse adjustment loop and a fine adjustment loop). Composed.
合成ループの発振器には性能の面からYTO(YIG Tuned Oscillator)が使用され、粗調整ループの発振器には価格の面より電圧制御発振器(VCO:Voltage Controlled Oscillator)が使用されることが一般的である。 In general, YTO (YIG Tuned Oscillator) is used for the oscillator of the synthetic loop, and a voltage controlled oscillator (VCO) is used for the oscillator of the coarse adjustment loop from the aspect of cost. is there.
図9に示すように、粗調整ループとして使用可能なPLLシンセサイザは、基準周波数Frefの信号をR分周して出力する分周器71、位相比較器72、ループフィルタ73、VCO74、周波数Floのローカル信号を出力するローカル発振器75、周波数混合器としてのミキサ76、ローパスフィルタ77、入力周波数をN分周する分周器78を基本構成として備えている(例えば、特許文献1参照)。
As shown in FIG. 9, a PLL synthesizer that can be used as a coarse adjustment loop has a
さらに、特許文献1に開示されたPLLシンセサイザは、スイッチ79、80、電圧目標値記録部81、D/Aコンバータ(DAC)82及び減算器83によりフィードバックループを形成して、ループフィルタ73の出力をDAC82の出力するアナログ信号の電圧に等しくする制御を行うことにより、VCO74の発振周波数を目標周波数にロックするようになっている。
Furthermore, the PLL synthesizer disclosed in
マルチループ方式のシンセサイザを構成する場合、位相雑音の悪化を抑制するためには、分周器の分周比を極力小さくすることが重要である。このため、上記のようなPLLシンセサイザにおいては、位相比較器72に入力される比較周波数を生成する手段として、分周器78に加えてミキサ76を使用して周波数変換を行うようになっている。
When configuring a multi-loop synthesizer, it is important to reduce the frequency division ratio of the frequency divider as much as possible in order to suppress the deterioration of phase noise. For this reason, in the PLL synthesizer as described above, frequency conversion is performed using the
ミキサを使用して周波数変換を行う場合には、VCOのプリチューンが正しく行われていないと、VCOの出力信号とミキサに入力されるローカル信号の周波数の高低関係が反転することがある。このような場合には、ループの制御方向が位相を同期させる方向と逆になってしまい、目標周波数からのロック外れやミスロックが発生する。 When frequency conversion is performed using a mixer, if the VCO pretune is not performed correctly, the level relationship between the output signal of the VCO and the frequency of the local signal input to the mixer may be reversed. In such a case, the control direction of the loop is opposite to the direction in which the phases are synchronized, and unlocking from the target frequency and mislocking occur.
合成ループの発振器として広く用いられるYTOはリニアリティに優れており、正確にプリチューンを行うことはさほど困難ではない。これに対して、粗調整ループの発振器として広く用いられる広帯域のVCOは、一般的に感度が高くリニアリティも悪いため、高精度にプリチューンを行うことが困難である。 YTO, which is widely used as an oscillator of a synthetic loop, has excellent linearity, and it is not difficult to accurately perform pretune. On the other hand, a wideband VCO widely used as a coarse adjustment loop oscillator generally has high sensitivity and poor linearity, and therefore it is difficult to perform pretune with high accuracy.
またリニアリティが悪いと言うことは、粗調整ループのループ帯域が大きく変わりやすいことを意味する。ループ帯域が大きく変わると、帯域内の位相雑音や、帯域外に発生するスプリアス性能が悪化してしまう。 Further, the fact that the linearity is bad means that the loop band of the coarse adjustment loop is easily changed. If the loop band changes greatly, the phase noise within the band and the spurious performance generated outside the band will deteriorate.
しかしながら、特許文献1に開示されたような従来のPLLシンセサイザは、VCO74を含まないフィードバックループを形成して、ループフィルタ73の出力をDAC82の出力するアナログ信号の電圧に等しくするものであり、感度やリニアリティが個々に異なるVCOに対してプリチューン電圧を正確に測定するものではなかった。このため、広帯域のVCOのリニアリティの改善が困難であり、位相雑音やスプリアス特性の向上ができないという問題があった。
However, the conventional PLL synthesizer disclosed in
このような問題を解決するため、本出願人は先の出願(特願2013−132903)において、高精度なプリチューンとループ帯域の一定化を図ることができるPLLシンセサイザを開示した。この発明によって上述のような従来技術の問題点は解決されたが、さらなる研究の結果、より正確なプリチューンを実現する、より好ましい構造を発明するに至った。 In order to solve such a problem, the present applicant disclosed in a previous application (Japanese Patent Application No. 2013-132903) a PLL synthesizer capable of achieving high-precision pretune and constant loop bandwidth. Although the problems of the prior art as described above have been solved by this invention, as a result of further research, a more preferable structure that realizes a more accurate pretune has been invented.
すなわち、本発明は、より正確なプリチューンを行うことで動作安定化とロック時間の短縮化を図ることができる電圧設定装置、それを備えたPLLシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法を提供することを目的とする。 That is, the present invention provides a voltage setting device capable of stabilizing operation and shortening the lock time by performing more accurate pretune, a PLL synthesizer including the same, a signal analyzer, a signal generator, and a voltage setting It aims to provide a method.
本発明の請求項1に係る電圧設定装置は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)を有するPLLシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置(30)であって、前記入力信号の電圧を測定する入力電圧測定手段(36)と、第1の経路により出力電圧を前記電圧制御発振手段に印加するとともに、第2の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段(31)と、前記第1の経路と前記第2の経路とを切り替える経路切替手段(33〜35)と、前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段(39c)と、を備え、前記電圧印加手段は、前記経路切替手段が前記第2の経路に切り替えた状態において、前記出力電圧調整手段によって調整された前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する、構成を有している。
A voltage setting device according to
この構成により、本発明の請求項1に係る電圧設定装置は、出力電圧調整手段は、経路切替手段が第1の経路に切り替えた状態において入力電圧測定手段による電圧印加手段の出力電圧の測定値が周波数ごとに予め定められた電圧になるよう電圧印加手段の出力電圧を調整し、電圧印加手段は、経路切替手段が第2の経路に切り替えた状態において、出力電圧調整手段によって調整された出力電圧を周波数に応じて電圧制御発振手段に印加するので、より正確なプリチューンを行うことができる。したがって、本発明の請求項1に係る電圧設定装置は、動作安定化とロック時間の短縮化を図ることができる。
With this configuration, in the voltage setting device according to
本発明の請求項2に係る電圧設定装置は、前記第1の経路は、前記電圧印加手段から前記電圧制御発振手段の入力側までの経路と、前記電圧制御発振手段の入力側から前記入力電圧測定手段までの経路と、を含み、前記第2の経路は、前記電圧印加手段から前記入力電圧測定手段までの経路である、構成を有するのが好ましい。
In the voltage setting device according to
本発明の請求項3に係る電圧設定装置は、前記第1の経路は、前記電圧印加手段から前記電圧制御発振手段までの間に第1の増幅器(32a)を含み、前記第2の経路は、前記電圧印加手段から前記入力電圧測定手段までの間に第2の増幅器(32b)を含み、前記出力電圧調整手段は、前記電圧印加手段及び前記第1の増幅器の電圧誤差と、前記入力電圧測定手段及び前記第2の増幅器の電圧誤差とが等しくなるよう前記電圧印加手段の出力電圧を調整するものである、構成を有するのが好ましい。 In the voltage setting device according to a third aspect of the present invention, the first path includes a first amplifier (32a) between the voltage applying unit and the voltage controlled oscillation unit, and the second path is A second amplifier (32b) between the voltage applying means and the input voltage measuring means, wherein the output voltage adjusting means includes a voltage error of the voltage applying means and the first amplifier, and the input voltage. It is preferable to have a configuration in which the output voltage of the voltage applying means is adjusted so that the voltage error of the measuring means and the second amplifier becomes equal.
本発明の請求項4に係るPLLシンセサイザは、請求項1から請求項3までのいずれか1項に記載の電圧設定装置を備えたPLLシンセサイザであって、前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)と、前記出力信号に基づく信号を1/N分周するループ内分周手段(17)と、基準信号を1/R分周する基準分周手段(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較手段(19)と、前記基準信号と前記電圧制御発振手段の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するPLL−IC(20)と、前記位相比較部の出力又は前記PLL−ICの出力を前記電圧設定装置の入力側に与える切換手段(21)と、を備えた構成を有している。 A PLL synthesizer according to a fourth aspect of the present invention is a PLL synthesizer including the voltage setting device according to any one of the first to third aspects, wherein the PLL synthesizer corresponds to an output voltage of the voltage setting device. Voltage-controlled oscillation means (13) for controlling the frequency of the output signal, intra-loop frequency dividing means (17) for dividing the signal based on the output signal by 1 / N, and reference division for dividing the reference signal by 1 / R A frequency comparison means (18), a phase comparison means (19) for outputting a signal corresponding to a phase difference between the output of the in-loop frequency divider and the output of the reference frequency divider, the reference signal and the voltage controlled oscillation The output signal of the means is input, and a PLL-IC (20) that outputs a signal corresponding to the phase difference between the reference signal and the output signal, and the output of the phase comparator or the output of the PLL-IC Give to the input side of the voltage setting device Has a switch means (21), the arrangement having a.
この構成により、本発明の請求項4に係るPLLシンセサイザは、より正確なプリチューンを行うことが可能な電圧設定装置を備えているので、動作安定化とロック時間の短縮化を図ることができる。 With this configuration, the PLL synthesizer according to the fourth aspect of the present invention includes the voltage setting device capable of performing more accurate pretune, so that the operation can be stabilized and the lock time can be shortened. .
本発明の請求項5に係るPLLシンセサイザは、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換手段(14〜16)をさらに備えた構成を有するのが好ましい。 The PLL synthesizer according to claim 5 of the present invention further includes frequency conversion means (14 to 16) for converting the frequency of the output signal and outputting the converted signal to the in-loop frequency divider. It is preferable to have a configuration.
本発明の請求項6に係るPLLシンセサイザは、請求項1から請求項3までのいずれか1項に記載の電圧設定装置を備えたPLLシンセサイザであって、前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)と、前記出力信号に基づく信号を1/N分周するループ内分周手段(17)と、基準信号を1/R分周する基準分周手段(18)と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を前記電圧設定装置に出力する位相比較手段(19)と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周手段に出力する周波数変換手段(14〜16)と、前記電圧制御発振手段の前記出力信号を前記周波数変換手段を介して、あるいは、前記周波数変換手段を介さずに前記ループ内分周部に与える切換手段(23、24)と、を備えた構成を有している。 A PLL synthesizer according to a sixth aspect of the present invention is a PLL synthesizer comprising the voltage setting device according to any one of the first to third aspects, wherein the PLL synthesizer is in accordance with an output voltage of the voltage setting device. Voltage-controlled oscillation means (13) for controlling the frequency of the output signal, intra-loop frequency dividing means (17) for dividing the signal based on the output signal by 1 / N, and reference division for dividing the reference signal by 1 / R A frequency comparison means (18), a phase comparison means (19) for outputting a signal corresponding to a phase difference between an output of the in-loop frequency division section and an output of the reference frequency division section to the voltage setting device, and the output signal Frequency conversion means (14 to 16) for converting the frequency of the output signal and outputting the frequency-converted signal to the in-loop frequency dividing means, and the output signal of the voltage controlled oscillation means via the frequency conversion means. Or the frequency And it has a configuration in which the switching means (23, 24), the providing the loop division unit without using the conversion means.
この構成により、本発明の請求項6に係るPLLシンセサイザは、より正確なプリチューンを行うことが可能な電圧設定装置を備えているので、動作安定化とロック時間の短縮化を図ることができる。 With this configuration, the PLL synthesizer according to the sixth aspect of the present invention includes the voltage setting device capable of performing more accurate pretune, so that the operation can be stabilized and the lock time can be shortened. .
本発明の請求項7に係る信号分析装置は、周波数掃引が可能なローカル信号をローカル信号発生器(1、2)により生成して入力信号とともにミキサ(52)に与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタ(53)で抽出する周波数変換手段(51)と、前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換手段の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御手段(54)と、前記周波数変換手段の出力信号をサンプリングしてデジタルの信号列に変換するA/D変換器(55)と、前記ローカル信号の掃引中に前記A/D変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析手段(56)と、前記信号解析部で得られたスペクトラム特性を波形表示する表示手段(57)と、を備え、前記ローカル信号発生器が、請求項4から請求項6のいずれか1項に記載のPLLシンセサイザ(1、2)を含む、構成を有している。 The signal analyzer according to claim 7 of the present invention generates a local signal capable of frequency sweeping by a local signal generator (1, 2) and supplies it to a mixer (52) together with an input signal, and outputs a predetermined signal from the output of the mixer. The frequency conversion means (51) for extracting a signal in the intermediate frequency band by the filter (53), and the signal component of the designated observation band among the input signals is output in time series from the filter of the frequency conversion means. The sweep control means (54) for performing the frequency sweep control of the local signal of the local signal generator, and the A / D converter (Sampling the output signal of the frequency conversion means and converting it into a digital signal string) 55) and a signal analysis means for storing a signal sequence output from the A / D converter during the sweep of the local signal and obtaining a spectrum characteristic of frequency versus signal intensity ( 6) and display means (57) for displaying a waveform of the spectrum characteristic obtained by the signal analysis unit, wherein the local signal generator is according to any one of claims 4 to 6. It has a configuration including a PLL synthesizer (1, 2).
この構成により、本発明の請求項7に係る信号分析装置は、動作安定化とロック時間の短縮化を図ったPLLシンセサイザを備えているので、精度良く入力信号のスペクトラム特性を求めることが可能となる。 With this configuration, the signal analysis apparatus according to claim 7 of the present invention includes the PLL synthesizer that stabilizes the operation and shortens the lock time, and therefore, it is possible to accurately obtain the spectrum characteristics of the input signal. Become.
本発明の請求項8に係る信号発生装置は、ベースバンド信号を出力するベースバンド信号出力手段(61)と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(1、2)と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(64)と、前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段(65)と、前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ(68)と、を備え、前記局部発振信号生成手段が、請求項4から請求項6のいずれか1項に記載のPLLシンセサイザ(1、2)を含む、構成を有している。 The signal generator according to claim 8 of the present invention includes a baseband signal output means (61) for outputting a baseband signal, and a local oscillation signal generation means (1) for generating a local oscillation signal having a predetermined local oscillation frequency. 2), a radio frequency signal generating means (64) for generating a radio frequency signal by multiplying the baseband signal and the local oscillation signal to perform quadrature modulation and frequency conversion, and a signal of the radio frequency signal A signal level setting means (65) for setting the level to a predetermined signal level and outputting; and a step attenuator (68) for attenuating and outputting the radio frequency signal set to the predetermined signal level with a predetermined attenuation value. The local oscillation signal generating means includes the PLL synthesizer (1, 2) according to any one of claims 4 to 6.
この構成により、本発明の請求項8に係る信号発生装置は、動作安定化とロック時間の短縮化を図ったPLLシンセサイザを備えているので、信号純度の良いRF試験信号を出力することが可能となる。 With this configuration, the signal generator according to claim 8 of the present invention includes the PLL synthesizer that stabilizes the operation and shortens the lock time, so that it is possible to output an RF test signal with high signal purity. It becomes.
本発明の請求項9に係る電圧設定方法は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)を有するPLLシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置(30)を用いた電圧設定方法であって、前記電圧設定装置は、前記入力信号の電圧を測定する入力電圧測定手段(36)と、第1の経路により前記電圧制御発振手段に出力電圧を印加するとともに、第2の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段(31)と、前記第1の経路と前記第2の経路とを切り替える経路切替手段(33〜35)と、前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段(39c)と、を備え、前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整ステップ(S14)と、前記経路切替手段が前記第2の経路に切り替えた状態において、前記出力電圧調整ステップで調整した前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する電圧印加ステップ(S24)と、を含む、構成を有している。 A voltage setting method according to claim 9 of the present invention is provided in a PLL synthesizer having voltage controlled oscillation means (13) for controlling the frequency of an output signal in accordance with the voltage of the input signal, and sets the voltage of the input signal. A voltage setting method using a voltage setting device (30), wherein the voltage setting device is connected to an input voltage measuring means (36) for measuring a voltage of the input signal, and to the voltage controlled oscillation means by a first path. A voltage applying means (31) for applying the output voltage to the input voltage measuring means by a second path, and a path switching means (for switching between the first path and the second path). 33-35), and the measured value of the output voltage of the voltage applying means by the input voltage measuring means is predetermined for each frequency in a state where the path switching means is switched to the first path. Output voltage adjusting means (39c) for adjusting the output voltage of the voltage applying means so as to obtain a predetermined voltage, and the input voltage measuring means by the input voltage measuring means in a state where the path switching means is switched to the first path. An output voltage adjusting step (S14) for adjusting the output voltage of the voltage applying means so that the measured value of the output voltage of the voltage applying means becomes a predetermined voltage for each frequency; A voltage application step (S24) for applying the output voltage adjusted in the output voltage adjustment step to the voltage controlled oscillation means in accordance with the frequency in a state of switching to a path.
この構成により、本発明の請求項9に係る電圧設定方法は、経路切替手段が第1の経路に切り替えた状態において入力電圧測定手段による電圧印加手段の出力電圧の測定値が周波数ごとに予め定められた電圧になるよう電圧印加手段の出力電圧を調整する出力電圧調整ステップと、経路切替手段が第2の経路に切り替えた状態において、出力電圧調整ステップで調整した出力電圧を周波数に応じて電圧制御発振手段に印加する電圧印加ステップと、を含むので、より正確なプリチューンを行うことができる。したがって、本発明の請求項9に係る電圧設定方法は、動作安定化とロック時間の短縮化を図ることができる。 With this configuration, in the voltage setting method according to claim 9 of the present invention, the measured value of the output voltage of the voltage applying means by the input voltage measuring means is predetermined for each frequency in a state where the path switching means is switched to the first path. An output voltage adjusting step for adjusting the output voltage of the voltage applying means so as to obtain a predetermined voltage, and the output voltage adjusted in the output voltage adjusting step in accordance with the frequency in the state where the path switching means is switched to the second path. Including a voltage applying step to be applied to the control oscillation means, so that more accurate pretune can be performed. Therefore, the voltage setting method according to claim 9 of the present invention can stabilize the operation and shorten the lock time.
本発明は、より正確なプリチューンを行うことで動作安定化とロック時間の短縮化を図ることができる電圧設定装置、それを備えたPLLシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法を提供するものである。 The present invention relates to a voltage setting device, a PLL synthesizer, a signal analyzing device, a signal generating device, and a voltage setting method that can stabilize the operation and shorten the lock time by performing more accurate pretune. It is to provide.
以下、本発明に係る電圧設定装置、それを備えたPLLシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法の実施形態について、図面を用いて説明する。なお、本発明に係る電圧設定装置をPLLシンセサイザに適用した例を挙げて説明する。 Hereinafter, embodiments of a voltage setting device, a PLL synthesizer, a signal analysis device, a signal generation device, and a voltage setting method according to the present invention will be described with reference to the drawings. An example in which the voltage setting device according to the present invention is applied to a PLL synthesizer will be described.
(第1実施形態)
まず、本発明の第1実施形態としてのPLLシンセサイザ1の構成について説明する。
(First embodiment)
First, the configuration of the
図1に示すように、本実施形態のPLLシンセサイザ1は、マルチループ方式をとるものであり、周波数f1の基準信号が入力される粗調整ループ10と、周波数f2の基準信号が入力される微調整ループ11と、粗調整ループ10と微調整ループ11の出力を合成する合成ループ12と、を備えている。
As shown in FIG. 1, the
粗調整ループ10は、VCO13、ローカル発振器14、ミキサ15、ローパスフィルタ16、ループ内分周器17、基準分周器18、位相比較器19、電圧設定装置としてのプリチューン装置30、PLL−IC20、切換手段としてのスイッチ21及び制御部22を備える。
The
VCO13は、入力信号の電圧に応じて出力信号の周波数を制御するものであり、具体的には入力信号の電圧に比例した発振周波数fvの信号を出力信号として出力するようになっている。このVCO13は、電圧制御発振手段を構成する。
The
ローカル発振器14は、ローカル周波数f0のローカル信号を出力するようになっている。ミキサ15は、VCO13から出力された出力信号と、ローカル発振器14から出力されたローカル信号とを乗算することにより混合するようになっている。ローパスフィルタ16は、ミキサ15の出力の低周波成分を通すようになっている。
The
ローカル発振器14、ミキサ15及びローパスフィルタ16は、VCO13の出力信号の周波数を変換して、当該周波数が変換された信号をループ内分周器17に出力する周波数変換手段を構成する。
The
ループ内分周器17は、ローパスフィルタ16の出力を1/N分周して出力するようになっている。基準分周器18は、入力された周波数f1の基準信号を1/R分周して出力するようになっている。ここで、N及びRは1以上の実数である。
The in-
位相比較器19は、ループ内分周器17の出力と基準分周器18の出力との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、位相比較器19は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。
The
PLL−IC20は、分周器、位相比較器、チャージポンプ等の回路構成をワンチップに収納したものであり、周波数f1の基準信号とVCO13の出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するようになっている。本実施形態では、PLL−IC20としては、例えばアナログ・デバイセズ株式会社の「ADF4106」が好適に用いられる。
The PLL-
スイッチ21は、後述する校正モードにおいて、PLL−IC20の出力側とプリチューン装置30の入力側とを接続し、後述するプリチューン実行モードにおいて、位相比較器19の出力側とプリチューン装置30の入力側とを接続するようになっている。
The
制御部22は、例えばCPU、ROM、RAM等で構成され、粗調整ループ10を構成する各部の動作を制御するとともに、所定のプログラムを実行することにより、スイッチ制御部22aをソフトウエア的に構成する。スイッチ制御部22aは、スイッチ21の切替動作を制御するようになっている。
The
プリチューン装置30は、スイッチ21の出力を入力し、プリチューン電圧をVCO13に与えるようになっている。
The
より詳細には図2に示すように、プリチューン装置30は、DAC31、第1スイッチ33、第2スイッチ34、第3スイッチ35、4種の積分回路A1〜A4、積分回路A1〜A4のいずれか1つを選択する積分回路選択スイッチ37、ラグ・リードフィルタ38、抵抗R3及びR4、ADC36、制御部39を備えている。なお、第1スイッチ33、第2スイッチ34及び第3スイッチ35は、経路切替手段を構成する。
More specifically, as shown in FIG. 2, the
また、プリチューン装置30は、DAC31側の構成として、第1演算増幅器32a、抵抗R1及びR2を備えている。また、プリチューン装置30は、ADC36側の構成として、第2演算増幅器32b、抵抗R5及びR6を備えている。なお、第1演算増幅器32a及び第2演算増幅器32bは、それぞれ、第1の増幅器及び第2の増幅器を構成する。
In addition, the
第1演算増幅器32aの非反転入力端子(+入力端子)には、DAC31の出力端子が接続されている。第1演算増幅器32aの反転入力端子(−入力端子)には、抵抗R1及びR2が接続されている。この抵抗R1及びR2により、第1演算増幅器32aの利得が決定される。第1演算増幅器32aの出力端子には、抵抗R3を介して第1スイッチ33の一方の端子が接続されている。第1スイッチ33の他方の端子には、VCO13の入力端子が接続されている。すなわち、第1スイッチ33は、制御部39によってオン又はオフにされることにより、DAC31側とVCO13とを接続し又は切断するようになっている。
The output terminal of the
第2演算増幅器32bの出力端子には、反転入力端子(−入力端子)と、抵抗R5〜R6とが接続されており、第2演算増幅器32bはインピーダンス変換器として機能するようになっている。抵抗R5と抵抗R6との間には、ADC36の入力端子が接続されている。
An inverting input terminal (−input terminal) and resistors R5 to R6 are connected to the output terminal of the second
第2演算増幅器32bの非反転入力端子(+入力端子)には、第2スイッチ34の一方の端子と、第3スイッチ35の一方の端子とが接続されている。第2スイッチ34の他方の端子には、抵抗R4を介してVCO13の入力端子が接続されている。第3スイッチ35の他方の端子には、抵抗R3を介して第1演算増幅器32aの出力端子が接続されている。すなわち、第2スイッチ34は、制御部39によってオン又はオフにされることにより、ADC36側とVCO13とを接続し又は切断するようになっている。また、第3スイッチ35は、制御部39によってオン又はオフにされることにより、DAC31側とADC36側とを接続し又は切断するようになっている。
One terminal of the
前述の構成により、プリチューン装置30は、制御部39により第1スイッチ33をオン、第2スイッチ34オン、第3スイッチ35をオフにした状態で、DAC31の出力電圧をプリチューン電圧としてVCO13に印加するとともに、ADC36によってプリチューン電圧を読み取ることができる。一方、プリチューン装置30は、制御部39によって第1スイッチ33をオフ、第2スイッチ34をオフ、第3スイッチ35をオンにした状態で、DAC31の出力電圧をADC36に読み取らせることができる。
With the above-described configuration, the
なお、DAC31から第1スイッチ33を経由してVCO13の入力側に至る経路と、VCO13の入力側から第2スイッチ34を経由してADC36に至る経路と、を含む経路は、第1の経路を構成する。また、DAC31から第3スイッチ35を経由してADC36に至る経路は、第2の経路を構成する。
Note that the path including the path from the
ADC36は、スイッチ21によりPLL−IC20の出力側とプリチューン装置30の入力側とが接続された状態で、プリチューン装置30から出力されるアナログの電圧信号をデジタル信号に変換し、変換されたデジタル信号の値を図示しないメモリに記録するようになっている。このADC36は、入力電圧測定手段を構成する。
The
ここで、ADC36に記録されるデジタル信号の値は、VCO13の出力信号の周波数fvが目標周波数ftになるためにVCO13に与えるべき調整電圧としてのプリチューン電圧である。つまり、ADC36は、プリチューン電圧を測定するものである。
Here, the value of the digital signal recorded in the
DAC31は、スイッチ21により位相比較器19の出力側とプリチューン装置30の入力側が接続された状態で、ADC36のメモリに記録されたプリチューン電圧をアナログの電圧信号に変換して、変換されたアナログの電圧信号をVCO13に与えるようになっている。このDAC31は、電圧印加手段を構成する。
The
制御部39は、例えばCPU、ROM、RAM等で構成され、粗調整ループ10を構成する上記各部の動作を制御するとともに、所定のプログラムを実行することにより、スイッチ制御部39a、ADC出力読取部39b及びDAC出力調整部39cをソフトウエア的に構成する。この制御部39は、制御モードとして校正モード及びプリチューン実行モードを有する。なお、DAC出力調整部39cは、出力電圧調整手段を構成する。
The
スイッチ制御部39aは、第1スイッチ33、第2スイッチ34及び第3スイッチ35のそれぞれをオン又はオフに設定する制御を行うようになっている。また、スイッチ制御部39aは、積分回路選択スイッチ37により積分回路A1〜A4のいずれか1つを選択する制御を行うようになっている。
The
ADC出力読取部39bは、ADC36の出力電圧を読み取るようになっている。
The ADC
DAC出力調整部39cは、DAC31の入力電圧(デジタル値)を調整することにより、DAC31の出力電圧(アナログ値)が所望値になるように調整するようになっている。
The DAC
次に、プリチューン装置30の動作原理について説明する。
Next, the operation principle of the
DAC31及びADC36に関連する誤差としては、一般に、ゲイン誤差(フルスケール誤差)、ゼロ誤差(オフセット誤差)、非直線性誤差及びノイズなどがある。ゲイン誤差は、フルスケール入力時の理想のDAC(又はADC)出力と実際のデバイス出力誤差である。ゼロ誤差は、スイッチのリークやオフセットによって小さなオフセット電流又は電圧が生じる。このため、入力がゼロのときに出力曲線はゼロ(0V)を通過しなくなる。非直線性誤差には、積分非直線性誤差INL(Integral Non-Linearity)、微分非直線性誤差DNL(Differential Non-Linearity)がある。
In general, errors related to the
DAC31の誤差をΔDAC、第1演算増幅器32aの誤差をΔOPA1、第1演算増幅器32aの利得をG1、第2演算増幅器32bの誤差をΔOPA2、抵抗R5及びR6による抵抗分圧回路の利得をG2、ADCの誤差をΔADCと定義する。図2において、第1スイッチ33をオフ、第2スイッチ34をオフ、第3スイッチ35をオンとすると、Vtuneで示すプリチューン電圧のADC36の読み値Vadcは[数1]で表され、DAC31の出力電圧Vdacは[数2]で表される。
The error of the
[数1]
Vadc=Vtune+ΔOPA2+ΔADC/G2
[Equation 1]
Vadc = Vtune + ΔOPA2 + ΔADC / G2
[数2]
Vdac=Vtune+(ΔDAC+ΔOPA1)・G1
[Equation 2]
Vdac = Vtune + (ΔDAC + ΔOPA1) · G1
ここで、Vadc=VdacとなるようにDAC31の出力電圧を調整すると、[数1]の右辺と[数2]の右辺とが等しくなり、[数3]が得られる。
Here, when the output voltage of the
[数3]
Vtune+ΔOPA2+ΔADC/G2=Vtune+(ΔDAC+ΔOPA1)・G1
[Equation 3]
Vtune + ΔOPA2 + ΔADC / G2 = Vtune + (ΔDAC + ΔOPA1) · G1
両辺のVtuneは同じ値なので、両辺からVtuneを除去すると[数4]が得られる。 Since Vtune on both sides is the same value, [Equation 4] is obtained by removing Vtune from both sides.
[数4]
ΔOPA2+ΔADC/G2=(ΔDAC+ΔOPA1)・G1
[Equation 4]
ΔOPA2 + ΔADC / G2 = (ΔDAC + ΔOPA1) · G1
よって、左辺に示されるDAC31側の誤差と、右辺に示されるADC36側の誤差とが等しくなる。すなわち、第1スイッチ33をオフ、第2スイッチ34をオフ、第3スイッチ35をオンとした状態で、Vadc=VdacとなるようにDAC31の出力電圧を調整すれば、DAC31側の誤差及びADC36側の誤差の影響をなくすことができる。したがって、本実施形態におけるプリチューン装置30は、従来よりもより正確なプリチューンを実現することができ、その結果、PLLシンセサイザ1の動作安定化とロック時間の短縮化を図ることができる。
Therefore, the error on the
なお、PLLシンセサイザ1は、図示しない操作部を介して、外部から制御部22に与えられたデータに対応した周波数の信号を出力できるように構成されていてもよい。
The
次に、プリチューン装置30の動作について説明する。
Next, the operation of the
<校正モード>
図3は、例えば工場出荷前に実行される校正モードにおけるプリチューン装置30の処理を示すフローチャートである。この校正モードでは、制御部22(図1参照)が制御モードを校正モードに設定することにより、スイッチ制御部22aは、PLL−IC20の出力側とプリチューン装置30の入力側とを接続する方向にスイッチ21をオンにする。なお、説明を簡単にするため、VCO13の出力信号の周波数が1GHz、2GHz、3GHzの場合についての校正とする。なお、実際の校正処理では、校正対象の周波数を適宜設定し、各周波数間においては例えば線形補間により求めた校正値を用いることができる。
<Calibration mode>
FIG. 3 is a flowchart showing the processing of the
スイッチ制御部39aは、第1スイッチ33をオン、第2スイッチ34をオン、第3スイッチ35をオフとする(ステップS11)。また、スイッチ制御部39aは、積分回路選択スイッチ37のいずれか1つをオンにして所定の積分回路を選択する。
The
制御部39は、VCO13の出力信号の周波数が所定周波数となる場合のADC36での測定電圧Vadcを求める(ステップS12)。本実施形態では、制御部39は、VCO13の出力信号の周波数が1GHz、2GHz、3GHzとなる場合のADC36での測定電圧Vadcを求め、ADC36のメモリに記憶する。ADC36での測定電圧Vadcを求めた結果を図4(a)に示す。
The
スイッチ制御部39aは、第1スイッチ33をオフ、第2スイッチ34をオフ、第3スイッチ35をオンとする(ステップS13)。
The
DAC出力調整部39cは、ADC出力読取部39bがDAC31の出力電圧VdacをADC36で読み取った値が、図4(a)で求めた各測定電圧Vadcの値と一致するようDAC31の出力電圧Vdacを調整する(ステップS14)。
The DAC
具体的には、DAC出力調整部39cは、DAC31の入力電圧を調整することにより、VCO13の出力信号の周波数fvとして1GHzが得られたADC36での測定電圧Vadcの値VA1とDAC31の出力電圧Vdacとが一致するよう(Vdac=VA1)、DAC31の出力電圧Vdacを調整する。この調整後のVdacの値を補正値VD1とする。同様に、DAC出力調整部39cは、2GHz、3GHzについてのVdacを求め、それぞれ、Vdacの値を補正値VD2、補正値VD3とする。その結果、図4(b)に示すデータが得られる。このデータはADC36のメモリに記憶される(ステップS15)。
Specifically, the DAC
<プリチューン実行モード>
図5は、例えば工場出荷後に実行されるプリチューン実行モードにおけるプリチューン装置30の処理を示すフローチャートである。このプリチューン実行モードでは、制御部22(図1参照)が制御モードをプリチューン実行モードに設定することにより、スイッチ制御部22aは、位相比較器19の出力側とプリチューン装置30の入力側とを接続する方向にスイッチ21をオンにする。
<Pretune execution mode>
FIG. 5 is a flowchart showing the processing of the
スイッチ制御部39aは、第1スイッチ33をオン、第2スイッチ34をオン、第3スイッチ35をオフとする(ステップS21)。また、スイッチ制御部39aは、積分回路選択スイッチ37のいずれか1つをオンにして所定の積分回路を選択する。
The
制御部39は、図示しない操作部を介して、ユーザが指定した指定周波数の情報を入力する(ステップS22)。
The
制御部39は、図4(b)に示すデータを参照し、ユーザが指定した指定周波数の補正値を読み出す(ステップS23)。例えば、ユーザが指定した指定周波数を1GHzとすれば、DAC出力調整部39cは、VCO13の出力信号の周波数fvが1GHzの補正値であるVD1を読み出す。
The
そして、DAC出力調整部39cは、DAC31の入力電圧を調整することにより、DAC31の出力電圧がVD1になるように調整する(ステップS24)。
Then, the DAC
前述の処理によって、VCO13の出力信号の発振周波数fvが目標周波数ftの近傍にて安定する。
By the above processing, the oscillation frequency fv of the output signal of the
以上説明したように、本実施形態におけるプリチューン装置30は、スイッチ制御部39aが第1の経路に切り替えた状態においてADC36によるDAC31の出力電圧の測定値が周波数ごとに予め定められた電圧になるようDAC出力調整部39cがDAC31の出力電圧を調整し、ADC36は、スイッチ制御部39aが第2の経路に切り替えた状態において、DAC出力調整部39cによって調整された出力電圧を周波数に応じてVCO13に印加するので、より正確なプリチューンを行うことができる。したがって、本実施形態におけるプリチューン装置30は、動作安定化とロック時間の短縮化を図ることができる。
As described above, in the
(第2実施形態)
続いて、本発明の第2実施形態としてのPLLシンセサイザ2について図面を参照しながら説明する。なお、第1実施形態と同様の構成及び動作については適宜説明を省略する。
(Second Embodiment)
Next, a
図6に示すように、本実施形態のPLLシンセサイザ2が備える粗調整ループ40は、VCO13、ローカル発振器14、ミキサ15、ローパスフィルタ16、ループ内分周器17、基準分周器18、位相比較器19、制御部22、切換手段としてのスイッチ23、24、プリチューン装置30を備える。
As shown in FIG. 6, the
スイッチ23、24は、校正モードにおいて、VCO13の出力側とループ内分周器17の入力側をミキサ15を介さずに接続するようになっている。また、スイッチ23、24は、プリチューン実行モードにおいて、VCO13の出力側とミキサ15の入力側を接続するとともに、ローパスフィルタ16の出力側とループ内分周器17の入力側を接続するようになっている。
The
なお、プリチューン装置30の動作は、第1実施形態と同じであるので、その説明を省略する。
The operation of the
(第3実施形態)
続いて、本発明の第3実施形態としての信号分析装置50について図面を参照しながら説明する。なお、第1及び第2実施形態と同様の構成及び動作については適宜説明を省略する。
(Third embodiment)
Next, a
図7に示すように、本実施形態の信号分析装置50は、周波数掃引が可能なローカル信号Lを、ローカル信号発生器を構成する第1又は第2実施形態のPLLシンセサイザ1又は2により生成して入力信号SINとともにミキサ52に与え、ミキサ52の出力から所定の中間周波数帯の信号Mをフィルタ53で抽出する周波数変換部51と、入力信号SINのうち、指定された観測帯域の信号成分が周波数変換部51のフィルタ53から時系列に出力されるように、PLLシンセサイザ1又は2のローカル信号Lの周波数掃引制御を行う掃引制御部54と、周波数変換部51の出力信号をサンプリングしてデジタルの信号列に変換するA/D変換器55と、ローカル信号Lの周波数掃引中にA/D変換器55から出力される信号列Dmを記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部56と、信号解析部56で得られたスペクトラム特性を波形表示する表示部57と、を備える。ここで、周波数変換部51は、周波数変換手段を構成する。掃引制御部54は、掃引制御手段を構成する。信号解析部56は、信号解析手段を構成する。表示部57は、表示手段を構成する。
As shown in FIG. 7, the
すなわち、入力信号SINは、周波数変換部51のミキサ52に入力され、PLLシンセサイザ1又は2からのローカル信号Lとミキシングされ、その差又は和(以下の説明では差とする。)の周波数成分のうち、所定の中間周波帯の信号成分Mがフィルタ53によって抽出される。
That is, the input signal SIN is input to the
ここで、フィルタ53の通過中心周波数をFIF、ローカル信号Lの周波数をFLとし、中間周波帯に変換しようとする解析対象信号の周波数FINよりローカル周波数FLが高い上側ヘテロダインでミキシングすると仮定すると、
FL − FIF = FIN
の関係が成り立つ。
Here, when the center frequency of the
F L - F IF = F IN
The relationship holds.
ここで、例えば、FIF=8GHzとし、ローカル周波数FLを8.1GHzから9GHzまで掃引すれば、解析対象信号の周波数FINは、100MHzから1GHzまで変化することになる。つまり、フィルタ53からは、入力信号SINのうち100MHzから1GHzまでの信号成分がその元の周波数順に時系列に抽出されることになる。
Here, for example, the F IF = 8 GHz, if swept local frequency F L from 8.1GHz to 9 GHz, a frequency F IN of the analyzed signal will vary from 100MHz to 1 GHz. That is, the
なお、ここでは周波数変換を1回行う回路例を示しているが、実際には周波数変換部51内で複数回の周波数変換処理(一般的には固定周波数のローカル信号による。)を行って、より低い周波数帯に変換している。
Here, an example of a circuit that performs frequency conversion once is shown, but actually, frequency conversion processing (generally by a local signal of a fixed frequency) is performed a plurality of times in the
PLLシンセサイザ1又は2は、第1実施形態で述べたように、外部から与えられたデータに対応した周波数のローカル信号Lを出力できるように構成されており、そのローカル信号Lの周波数掃引は掃引制御部54から入力される周波数データを順次更新することで行われる。
As described in the first embodiment, the
掃引制御部54は、操作部58によって指定された基準周波数(スタート周波数あるいはセンター周波数)、掃引幅(スパン)、取得サンプル数等に応じて、ローカル信号Lの周波数を所定ステップで掃引させるとともに、その各周波数の情報fを信号解析部56に与える。
The
一方、周波数変換部51から出力された信号Mは、A/D変換器55により所定のサンプリング周期(フィルタ53の通過帯域の上限の2倍以上の周波数)でサンプリングされ、そのサンプリングで得られたデジタルの信号列Dmが信号解析部56に入力される。
On the other hand, the signal M output from the
信号解析部56は、周波数掃引によって得られたデジタルの信号列Dmと周波数情報fとを対応付けて受信して図示しないメモリに格納し、指定された帯域制限処理等を行って観測帯域内における周波数対信号強度S(f)の特性、すなわちスペクトラム特性を求める。表示部57は、信号解析部56が求めたスペクトラム特性の波形を画面に表示する。
The
上記のように構成された本実施形態の信号分析装置50は、動作安定化とロック時間の短縮化を図った第1又は第2実施形態のPLLシンセサイザ1又は2を備えているため、精度良く入力信号のスペクトラム特性を求めることができる。
The
(第4実施形態)
続いて、本発明の第4実施形態としての信号発生装置60について図面を参照しながら説明する。なお、第1及び第2実施形態と同様の構成及び動作については適宜説明を省略する。
(Fourth embodiment)
Next, a
図8に示すように、本実施形態の信号発生装置60は、波形データ記憶部61、DAC62及び63、直交変調器64、局部発振装置を構成する第1又は第2実施形態のPLLシンセサイザ1又は2、自動レベル制御回路(ALC)65、操作部66、設定部67、ステップアッテネータ(ステップATT)68を備えている。
As shown in FIG. 8, the
波形データ記憶部61は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部66を操作し、設定部67を介して、波形データ記憶部61に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、I相成分(同相成分)及びQ相成分(直交成分)のベースバンドの波形データを含む。波形データは、例えば、図示しないDSP(Digital Signal Processor)によって生成される。なお、波形データ記憶部61は、ベースバンド信号出力手段を構成する。
The waveform
DAC62、63は、それぞれ、波形データ記憶部61が出力するI相成分及びQ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器64に出力するようになっている。
Each of the
PLLシンセサイザ1又は2は、設定部67からの設定信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調器64に出力するように構成されている。PLLシンセサイザ1又は2は、局部発振信号生成手段を構成する。
The
直交変調器64は、DAC62からのI相成分及びDAC63からのQ相成分と、PLLシンセサイザ1又は2から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号(RF信号)を生成してALC65に出力するようになっている。この直交変調器64は、無線周波数信号生成手段を構成する。
The
ALC65は、直交変調器64の出力信号の電力レベルを所定の電力レベルに調整してステップATT68に出力するようになっている。ALC65が設定する電力レベルは、設定部67からの設定信号によって設定されるようになっている。ALC65は、出力信号レベルを例えば0.1dB単位で調整できるものである。このALC65は、信号レベル設定手段を構成する。
The
操作部66は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部61に記憶された波形データ、ステップATT68が出力するRF試験信号の出力レベル及び無線周波数等がある。
The
設定部67は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部67は、試験者が操作部66を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部61、PLLシンセサイザ1又は2、ALC65、ステップATT68にそれぞれ出力し、各試験条件を設定するようになっている。
The setting
ここで、ALC65に対する設定としては、例えば、ユーザが信号発生装置60の出力レベルを−40.2dBmに設定した場合、設定部67は、ステップATT68の減衰量を30dBに設定し、ALC65に対し、出力信号レベルを−10.2dBmに設定するための制御信号を出力する。
Here, as a setting for the
ステップATT68は、各々の減衰量が予め定められた複数のアッテネータセクションを備え、各アッテネータセクションの減衰量の組み合わせにより、入力したRF信号のレベルを所定の減衰量のステップで減衰することができるATTである。このステップATT68は、設定部67からの設定信号によって設定された減衰量で入力信号を減衰し、試験者が所望する電力レベルのRF試験信号を出力するようになっている。
The
上記のように構成された本実施形態の信号発生装置60は、動作安定化とロック時間の短縮化を図った第1又は第2実施形態のPLLシンセサイザ1又は2を備えているため、信号純度のよいRF試験信号を出力することができる。
The
1、2 PLLシンセサイザ(ローカル信号発生器、局部発振信号生成手段)
13 VCO(電圧制御発振手段)
14 ローカル発振器(周波数変換手段)
15 ミキサ(周波数変換手段)
16 ローパスフィルタ(周波数変換手段)
17 ループ内分周器(ループ内分周手段)
18 基準分周器(基準分周手段)
19 位相比較器(位相比較手段)
20 PLL−IC
21、23、24 スイッチ(切換手段)
30 プリチューン装置(電圧設定装置)
31 DAC(電圧印加手段)
32a 第1演算増幅器(第1の増幅器)
32b 第2演算増幅器(第2の増幅器)
33 第1スイッチ(経路切替手段)
34 第2スイッチ(経路切替手段)
35 第3スイッチ(経路切替手段)
36 ADC(入力電圧測定手段)
39c DAC出力調整部(出力電圧調整手段)
50 信号分析装置
51 周波数変換部(周波数変換手段)
52 ミキサ
53 フィルタ
54 掃引制御部(掃引制御手段)
55 A/D変換器
56 信号解析部(信号解析手段)
57 表示部(表示手段)
60 信号発生装置
61 波形データ記憶部(ベースバンド信号出力手段)
64 直交変調器(無線周波数信号生成手段)
65 ALC(信号レベル設定手段)
68 ステップATT(ステップアッテネータ)
1, 2 PLL synthesizer (local signal generator, local oscillation signal generating means)
13 VCO (voltage controlled oscillation means)
14 Local oscillator (frequency conversion means)
15 Mixer (frequency conversion means)
16 Low-pass filter (frequency conversion means)
17 In-loop divider (in-loop divider)
18 Reference frequency divider (reference frequency dividing means)
19 Phase comparator (phase comparison means)
20 PLL-IC
21, 23, 24 switch (switching means)
30 Pretune device (voltage setting device)
31 DAC (voltage application means)
32a First operational amplifier (first amplifier)
32b Second operational amplifier (second amplifier)
33 First switch (route switching means)
34 Second switch (route switching means)
35 Third switch (route switching means)
36 ADC (input voltage measuring means)
39c DAC output adjustment unit (output voltage adjustment means)
50
52
55 A /
57 Display section (display means)
60
64 quadrature modulator (radio frequency signal generating means)
65 ALC (signal level setting means)
68 Step ATT (Step Attenuator)
Claims (9)
前記入力信号の電圧を測定する入力電圧測定手段(36)と、
第1の経路により出力電圧を前記電圧制御発振手段に印加するとともに、第2の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段(31)と、
前記第1の経路と前記第2の経路とを切り替える経路切替手段(33〜35)と、
前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段(39c)と、
を備え、
前記電圧印加手段は、前記経路切替手段が前記第2の経路に切り替えた状態において、前記出力電圧調整手段によって調整された前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する、
ことを特徴とする電圧設定装置。 A voltage setting device (30) for setting a voltage of the input signal provided in a PLL synthesizer having a voltage controlled oscillation means (13) for controlling the frequency of the output signal according to the voltage of the input signal,
Input voltage measuring means (36) for measuring the voltage of the input signal;
Voltage application means (31) for applying an output voltage to the voltage controlled oscillation means by a first path and applying the output voltage to the input voltage measurement means by a second path;
Route switching means (33-35) for switching between the first route and the second route;
In a state where the path switching means is switched to the first path, the output of the voltage applying means is such that the measured value of the output voltage of the voltage applying means by the input voltage measuring means becomes a predetermined voltage for each frequency. Output voltage adjusting means (39c) for adjusting the voltage;
With
The voltage applying means applies the output voltage adjusted by the output voltage adjusting means to the voltage controlled oscillating means in accordance with the frequency in a state where the path switching means is switched to the second path.
A voltage setting device.
前記第2の経路は、前記電圧印加手段から前記入力電圧測定手段までの経路である、
ことを特徴とする請求項1に記載の電圧設定装置。 The first path includes a path from the voltage application means to the input side of the voltage controlled oscillation means, and a path from the input side of the voltage controlled oscillation means to the input voltage measurement means,
The second path is a path from the voltage applying unit to the input voltage measuring unit.
The voltage setting device according to claim 1.
前記第2の経路は、前記電圧印加手段から前記入力電圧測定手段までの間に第2の増幅器(32b)を含み、
前記出力電圧調整手段は、前記電圧印加手段及び前記第1の増幅器の電圧誤差と、前記入力電圧測定手段及び前記第2の増幅器の電圧誤差とが等しくなるよう前記電圧印加手段の出力電圧を調整するものである、
ことを特徴とする請求項1又は請求項2に記載の電圧設定装置。 The first path includes a first amplifier (32a) between the voltage applying unit and the voltage controlled oscillation unit,
The second path includes a second amplifier (32b) between the voltage applying means and the input voltage measuring means,
The output voltage adjusting means adjusts the output voltage of the voltage applying means so that the voltage error of the voltage applying means and the first amplifier is equal to the voltage error of the input voltage measuring means and the second amplifier. To do,
The voltage setting device according to claim 1, wherein the voltage setting device is a voltage setting device.
前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)と、
前記出力信号に基づく信号を1/N分周するループ内分周手段(17)と、
基準信号を1/R分周する基準分周手段(18)と、
前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較手段(19)と、
前記基準信号と前記電圧制御発振手段の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するPLL−IC(20)と、
前記位相比較部の出力又は前記PLL−ICの出力を前記電圧設定装置の入力側に与える切換手段(21)と、
を備えたことを特徴とするPLLシンセサイザ。 A PLL synthesizer comprising the voltage setting device according to any one of claims 1 to 3,
Voltage controlled oscillation means (13) for controlling the frequency of the output signal in accordance with the output voltage of the voltage setting device;
In-loop frequency dividing means (17) for dividing the signal based on the output signal by 1 / N;
A reference frequency dividing means (18) for dividing the reference signal by 1 / R;
Phase comparison means (19) for outputting a signal corresponding to the phase difference between the output of the in-loop frequency divider and the output of the reference frequency divider;
A PLL-IC (20) that receives the reference signal and the output signal of the voltage controlled oscillation means, and outputs a signal corresponding to the phase difference between the reference signal and the output signal;
Switching means (21) for providing the output of the phase comparator or the output of the PLL-IC to the input side of the voltage setting device;
A PLL synthesizer characterized by comprising:
前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段(13)と、
前記出力信号に基づく信号を1/N分周するループ内分周手段(17)と、
基準信号を1/R分周する基準分周手段(18)と、
前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を前記電圧設定装置に出力する位相比較手段(19)と、
前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周手段に出力する周波数変換手段(14〜16)と、
前記電圧制御発振手段の前記出力信号を前記周波数変換手段を介して、あるいは、前記周波数変換手段を介さずに前記ループ内分周部に与える切換手段(23、24)と、
を備えたことを特徴とするPLLシンセサイザ。 A PLL synthesizer comprising the voltage setting device according to any one of claims 1 to 3,
Voltage controlled oscillation means (13) for controlling the frequency of the output signal in accordance with the output voltage of the voltage setting device;
In-loop frequency dividing means (17) for dividing the signal based on the output signal by 1 / N;
A reference frequency dividing means (18) for dividing the reference signal by 1 / R;
Phase comparison means (19) for outputting a signal corresponding to the phase difference between the output of the in-loop frequency divider and the output of the reference frequency divider to the voltage setting device;
A frequency converting means (14-16) for converting the frequency of the output signal and outputting the converted signal to the in-loop frequency dividing means;
Switching means (23, 24) for supplying the output signal of the voltage controlled oscillating means to the in-loop frequency dividing section through the frequency converting means or without going through the frequency converting means;
A PLL synthesizer characterized by comprising:
前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換手段の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御手段(54)と、
前記周波数変換手段の出力信号をサンプリングしてデジタルの信号列に変換するA/D変換器(55)と、
前記ローカル信号の掃引中に前記A/D変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析手段(56)と、
前記信号解析部で得られたスペクトラム特性を波形表示する表示手段(57)と、
を備え、
前記ローカル信号発生器が、請求項4から請求項6までのいずれか1項に記載のPLLシンセサイザ(1、2)を含む、
ことを特徴とする信号分析装置。 A local signal that can be swept in frequency is generated by a local signal generator (1, 2) and applied to a mixer (52) together with an input signal, and a signal in a predetermined intermediate frequency band is extracted from the output of the mixer by a filter (53). Frequency converting means (51) for performing,
Sweep control means for performing frequency sweep control of the local signal of the local signal generator so that a signal component in a designated observation band of the input signal is output in time series from the filter of the frequency conversion means. 54)
An A / D converter (55) for sampling the output signal of the frequency converting means and converting it into a digital signal sequence;
A signal analysis means (56) for storing a signal sequence output from the A / D converter during the sweeping of the local signal and obtaining a spectrum characteristic of frequency vs. signal intensity;
Display means (57) for displaying the waveform of the spectrum characteristic obtained by the signal analysis unit;
With
The local signal generator comprises a PLL synthesizer (1, 2) according to any one of claims 4 to 6.
A signal analyzer characterized by the above.
予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(1、2)と、
前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(64)と、
前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段(65)と、
前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ(68)と、
を備え、
前記局部発振信号生成手段が、請求項4から請求項6までのいずれか1項に記載のPLLシンセサイザ(1、2)を含む、
ことを特徴とする信号発生装置。 Baseband signal output means (61) for outputting a baseband signal;
Local oscillation signal generating means (1, 2) for generating a local oscillation signal having a predetermined local oscillation frequency;
Radio frequency signal generating means (64) for generating a radio frequency signal by multiplying the baseband signal and the local oscillation signal to perform quadrature modulation and frequency conversion;
Signal level setting means (65) for setting the signal level of the radio frequency signal to a predetermined signal level and outputting the signal level;
A step attenuator (68) for attenuating and outputting the radio frequency signal set to the predetermined signal level with a predetermined attenuation value;
With
The local oscillation signal generating means includes the PLL synthesizer (1, 2) according to any one of claims 4 to 6.
A signal generator characterized by that.
前記電圧設定装置は、
前記入力信号の電圧を測定する入力電圧測定手段(36)と、
第1の経路により前記電圧制御発振手段に出力電圧を印加するとともに、第2の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段(31)と、
前記第1の経路と前記第2の経路とを切り替える経路切替手段(33〜35)と、
前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段(39c)と、
を備え、
前記経路切替手段が前記第1の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整ステップ(S14)と、
前記経路切替手段が前記第2の経路に切り替えた状態において、前記出力電圧調整ステップで調整した前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する電圧印加ステップ(S24)と、を含む、
ことを特徴とする電圧設定方法。 A voltage setting method using a voltage setting device (30) that is provided in a PLL synthesizer having voltage controlled oscillation means (13) for controlling the frequency of an output signal in accordance with the voltage of the input signal and sets the voltage of the input signal. There,
The voltage setting device includes:
Input voltage measuring means (36) for measuring the voltage of the input signal;
Voltage application means (31) for applying an output voltage to the voltage controlled oscillation means by a first path and applying the output voltage to the input voltage measurement means by a second path;
Route switching means (33-35) for switching between the first route and the second route;
In a state where the path switching means is switched to the first path, the output of the voltage applying means is such that the measured value of the output voltage of the voltage applying means by the input voltage measuring means becomes a predetermined voltage for each frequency. Output voltage adjusting means (39c) for adjusting the voltage;
With
In a state where the path switching means is switched to the first path, the output of the voltage applying means is such that the measured value of the output voltage of the voltage applying means by the input voltage measuring means becomes a predetermined voltage for each frequency. An output voltage adjustment step (S14) for adjusting the voltage;
A voltage applying step (S24) for applying the output voltage adjusted in the output voltage adjusting step to the voltage controlled oscillating means according to the frequency in a state where the path switching means is switched to the second path; Including,
The voltage setting method characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249964A JP6034850B2 (en) | 2014-12-10 | 2014-12-10 | Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249964A JP6034850B2 (en) | 2014-12-10 | 2014-12-10 | Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016111650A JP2016111650A (en) | 2016-06-20 |
JP6034850B2 true JP6034850B2 (en) | 2016-11-30 |
Family
ID=56125060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249964A Active JP6034850B2 (en) | 2014-12-10 | 2014-12-10 | Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6034850B2 (en) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0718188Y2 (en) * | 1989-02-23 | 1995-04-26 | 横河電機株式会社 | Phase locked loop circuit |
JPH03252221A (en) * | 1990-02-28 | 1991-11-11 | Yokogawa Hewlett Packard Ltd | Frequency synthesizer device |
JPH04345319A (en) * | 1991-05-23 | 1992-12-01 | Fujitsu Ltd | High speed synchronization frequency synthesizer |
JP2001249149A (en) * | 2000-03-03 | 2001-09-14 | Anritsu Corp | Signal analyzer |
JP2002204162A (en) * | 2000-12-28 | 2002-07-19 | Kenwood Corp | Frequency synthesizer, mobile communication apparatus, and method of generating oscillation signal |
JP2003229765A (en) * | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | Pll circuit |
JP4055956B2 (en) * | 2005-01-20 | 2008-03-05 | 株式会社アドバンテスト | Signal processing device |
JP5202213B2 (en) * | 2008-09-25 | 2013-06-05 | パナソニック株式会社 | Frequency synthesizer and wireless transmission device |
JP5412472B2 (en) * | 2011-07-06 | 2014-02-12 | アンリツ株式会社 | Signal generating apparatus and signal generating method |
-
2014
- 2014-12-10 JP JP2014249964A patent/JP6034850B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016111650A (en) | 2016-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5417318B2 (en) | Cost effective low noise single loop synthesizer | |
US11041884B2 (en) | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
JP5783667B2 (en) | Electronic component tester, spectrum analyzer, electronic component test method, and magnetic head component / magnetic medium component tester | |
US8509296B2 (en) | Spectrum analyzer and spectrum analysis method | |
WO2007132660A1 (en) | Frequency component measuring device | |
US9810726B2 (en) | Method and system for calibrating phases of comb teeth in comb signal with pilot tone and using calibrated comb teeth phases to measure a device under test | |
US7155190B2 (en) | DDS-PLL method for frequency sweep | |
JP5148581B2 (en) | Spectrum analyzer | |
JP5412472B2 (en) | Signal generating apparatus and signal generating method | |
EP3106883B1 (en) | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
JP5347507B2 (en) | Signal quality measurement device, spectrum measurement circuit, program | |
JP5956383B2 (en) | PLL synthesizer, signal analysis apparatus and signal generation apparatus using the same, and calibration method | |
JP6034850B2 (en) | Voltage setting device, PLL synthesizer including the same, signal analysis device, signal generation device, and voltage setting method | |
CN105406861B (en) | A kind of wideband voltage controlled oscillator preset voltage approximating method | |
JP4704384B2 (en) | Spectrum analyzer | |
JP2019047424A (en) | Pll circuit, measuring apparatus with the same, and control method of pll circuit | |
JP5973949B2 (en) | Magnetic tuning device driving apparatus, signal analysis apparatus using the same, and magnetic tuning device driving method | |
JP2011127994A (en) | Measuring apparatus and frequency changeover method | |
JP2008288866A (en) | Frequency sweep oscillation circuit | |
JP7177865B2 (en) | Measuring device and its interpolation method | |
JP2000329806A (en) | Spectrum analyzer | |
JP2019047471A (en) | Pll lock detection circuit, pll circuit with the same, measuring apparatus, and pll lock detection method | |
US10771076B1 (en) | Measuring device, calibration method and measuring method with jitter compensation | |
JP2019057772A (en) | Pll circuit and measuring device including the same, and method of controlling pll circuit | |
JP2019050499A (en) | Oscillation circuit, signal generator using the same, signal analyzer, and voltage measuring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6034850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |