JP6030439B2 - マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法 - Google Patents

マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法 Download PDF

Info

Publication number
JP6030439B2
JP6030439B2 JP2012285441A JP2012285441A JP6030439B2 JP 6030439 B2 JP6030439 B2 JP 6030439B2 JP 2012285441 A JP2012285441 A JP 2012285441A JP 2012285441 A JP2012285441 A JP 2012285441A JP 6030439 B2 JP6030439 B2 JP 6030439B2
Authority
JP
Japan
Prior art keywords
manganese
film
metal
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012285441A
Other languages
English (en)
Other versions
JP2014125674A (ja
Inventor
松本　賢治
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012285441A priority Critical patent/JP6030439B2/ja
Priority to TW102147516A priority patent/TWI595108B/zh
Priority to US14/139,089 priority patent/US9153481B2/en
Priority to KR1020130161197A priority patent/KR101757021B1/ko
Publication of JP2014125674A publication Critical patent/JP2014125674A/ja
Application granted granted Critical
Publication of JP6030439B2 publication Critical patent/JP6030439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法に関する。
半導体デバイスにおける極微細銅配線形成を目指し、マンガンシリケート（ＭｎＳｉＯ３、またはＭｎ２ＳｉＯ４）膜からなるバリア膜の化学的気相成長（以下、ＣＶＤという）法による形成が提案されている（特許文献１）。特許文献１においては、基板に形成されたシリコン含有酸化物膜上に、マンガンプリカーサを用いて金属マンガンを堆積し、金属マンガン膜を形成する。そして、金属マンガン膜が形成された基板を、微量の酸素が添加された雰囲気中、温度３００〜４００℃の条件で５分間アニールする。これにより、金属マンガンが、下地のシリコン含有酸化物膜のシリコンおよび酸素と反応してシリケート化され、マンガンシリケート膜が形成されるとしている。
なお、特許文献１では、金属マンガン膜上に銅膜を形成した後、上記アニールを行っている。
特許第４２３６２０１号明細書
しかし、ＣＶＤ法によって金属マンガンを、下地であるシリコン含有酸化物膜上に堆積し、金属マンガン膜を成膜したとしても、シリコン含有酸化物膜との界面にマンガンシリケートとなる界面層が形成されない場合があることが判明した。また、界面層ができたとしても、いかなるパラメータによりマンガンシリケートとなる界面層の有無が左右されるかがＣＶＤ法においては不明であった。また、特許文献１に記載されたようなマンガンシリケート膜からなるバリア膜は、上層の金属膜（例えば銅膜）との密着性が必ずしも十分とはいえない。
さらに、バリア膜の厚さはバリア性を左右し、さらに金属配線を埋め込む溝やヴィア孔の断面積を狭めることを回避する観点からバリア膜の薄膜化が求められるが、ＣＶＤ法において上記界面層の膜厚を左右するパラメータも不明である。
この発明は、上記事情に鑑みてなされたもので、シリコンおよび酸素を含む下地との界面に、マンガンシリケートおよび／またはマンガン酸化物からなる膜を有し、かつ上層の金属膜との密着性が良好なマンガン含有膜を形成することができる化学的気相成長法（ＣＶＤ、ＡＬＤ）によるマンガン含有膜の形成方法を提供することを課題とする。
また、それに加えてマンガンシリケートおよび／またはマンガン酸化物からなる膜の膜厚を制御することが可能な化学的気相成長法（ＣＶＤ、ＡＬＤ）によるマンガン含有膜の形成方法を提供することを課題とする。
さらに、そのようなマンガン含有膜の形成方法を実施することが可能な処理システム、およびそのようなマンガン含有膜の形成方法を利用した電子デバイスの製造方法を提供することを課題とする。
本願発明者は、上記課題を解決すべく、まず、成膜条件と界面層形成との関連について考察した結果、以下のように説明がつけられることを見出した。
（１） 金属マンガン膜を成膜する前に、基板表面の余剰の吸着水分等を除去する前処理としてデガス処理を行うが、その雰囲気はＡｒガスでも、Ｈ２ガスを含むフォーミングガス（３％Ｈ２＋９７％Ｎ２）でも、界面層の形成に影響を与えない。つまり、デガス処理に使うガス種は、界面層の形成に対して本質的な影響を与えない。
（２） デガス処理の処理温度よりも、金属マンガンの成膜温度が高いと、マンガン酸化物からなる界面層が形成されやすい。下地中の残留含有水分（物理吸着水および化学吸着水）とマンガンプリカーサとが反応して、金属マンガン膜と下地との界面に、まず、マンガン酸化物が形成された可能性が考えられる。
（３） 金属マンガンのＣＶＤ成膜中、もしくは成膜した後の後処理において還元性ガス、典型的には水素ガス（Ｈ２ガス）を導入することにより、金属マンガン膜と下地との界面にマンガンシリケートおよび／またはマンガン酸化物（以下、マンガンシリケート等という）からなる界面層を形成することができる。
すなわち、
・ＣＶＤ成膜中にＨ２ガスを導入したならば、ＣＶＤ成膜時に界面層がマンガンシリケート化する。
なお、シリケート化にはセルフリミット現象が存在するため、マンガン酸化物膜からなる界面層の全てがマンガンシリケート膜に変換されるとは限らない。つまり、閾膜厚以上の厚いマンガン酸化物はシリケートになることができず、マンガン酸化物のままで残ることとなる。
・後処理中にＨ２ガスを導入したならば、後処理時に界面層がマンガンシリケート化する。
（４） ＣＶＤ成膜中の還元性ガスであるＨ２ガスの導入量が少ない、または無い条件では、界面層（マンガンシリケート等からなる膜）の膜厚が薄いが、逆にＣＶＤ成膜中のＨ２ガスの導入量が多いと、界面層の膜厚は厚くなる。
（５） 金属マンガン膜自体の膜厚は、成膜時間によって調整することができる。
この発明は、これらのような知見に基づいて完成されたものである。
すなわち、この発明の第１の態様は、シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、（１）シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、（２）マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、を含み、前記（２）工程における成膜温度を、前記（１）工程におけるデガス処理温度よりも高くし、前記（２）工程において還元性反応ガスをさらに導入し、前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成することを特徴とするマンガン含有膜の形成方法を提供する。
この発明の第２の態様は、シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、（１）シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、（２）マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、を含み、前記（２）工程における成膜温度を、前記（１）工程におけるデガス処理温度よりも高くし、前記（２）工程において還元性反応ガスをさらに導入し、この還元性反応ガスの量を制御し、前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成するとともに、前記界面層の膜厚を制御することを特徴とするマンガン含有膜の形成方法を提供する。
この発明の第３の態様は、シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、（１）シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、（２）マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、（３）還元性ガスを供給して形成された還元性雰囲気中で、前記金属マンガン膜が成膜された前記下地をアニールする工程と、を含み、前記（２）工程における成膜温度を前記（１）工程におけるデガス処理温度よりも高くし、前記（３）工程おける前記アニール処理の温度をマンガン酸化物がシリケート化し得る温度とし、前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成することを特徴とするマンガン含有膜の形成方法を提供する。
また、この発明の第４の態様は、シリコンおよび酸素を含む下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層を含む電子デバイスを製造する電子デバイスの製造方法であって、前記マンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層を、上記第１の態様から上記第３の態様のいずれか一つに係るマンガン含有膜の形成方法に従って形成することを特徴とする電子デバイスの製造方法を提供する。
この発明の第５の態様は、シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜を形成する処理システムであって、シリコンと酸素とを含む下地を有した被処理体に対し、デガス処理をするデガス処理部と、前記デガス処理された前記被処理体に対し、金属マンガンを堆積し、金属マンガン膜を成膜する金属マンガン堆積処理部と、前記金属マンガン堆積処理された前記被処理体に対し、金属を堆積し、金属膜を成膜する金属堆積処理部と、を具備し、前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を、上記第１の態様から上記第３の態様のいずれか一つに係るマンガン含有膜の形成方法に従って形成することを特徴とする処理システムを提供する。
この発明によれば、シリコンおよび酸素を含む下地との界面に、マンガンシリケートおよび／またはマンガン酸化物からなる膜を有し、かつ上層の金属膜との密着性が良好なマンガン含有膜を形成することができる化学的気相成長法（ＣＶＤ、ＡＬＤ）によるマンガン含有膜の形成方法を提供することができる。
また、それに加えてマンガンシリケートおよび／またはマンガン酸化物からなる膜の膜厚を制御することが可能な化学的気相成長法（ＣＶＤ、ＡＬＤ）によるマンガン含有膜の形成方法を提供することができる。
また、そのようなマンガン含有膜の形成方法を実施することが可能な処理システム、およびそのようなマンガン含有膜の形成方法を利用した電子デバイスの製造方法を提供することができる。
この発明の第１の実施形態に係るマンガン含有膜の形成方法の一例を示す流れ図である。 （Ａ）図〜（Ｃ）図は第１の実施形態に係るマンガン含有膜の形成方法の一例を半導体基板上に適用した場合の一例を示す断面図である。 （Ａ）図〜（Ｃ）図は銅膜をリフローさせながら成膜している状態を示す断面図である。 この発明の第１の実施形態に係るマンガン含有膜の形成方法の他例を示す流れ図である。 （Ａ）図〜（Ｃ）図は銅膜の成膜中の状態を示す断面図である。 この発明の第１の実施形態に係るマンガン含有膜の形成方法のさらに他の例を示す流れ図である。 （Ａ）図は水素ガス導入量と界面層の膜厚との関係を示す図、（Ｂ）図は水素ガス導入量ごとのサンプル１〜３の断面図、（Ｃ）図は参考例を示す断面図である。 図７のサンプル１の断面を示す図面代用写真（透過電子顕微鏡写真）である。 図７のサンプル３の断面を示す図面代用写真（透過電子顕微鏡写真）である。 図７の参考例の断面を示す図面代用写真（透過電子顕微鏡写真）である。 この発明の第２の実施形態に係るマンガン含有膜の形成方法の一例を示す流れ図である。 この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第１のシステム構成例の一例を示す平面図である。 この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第１のシステム構成例の他例を示す平面図である。 この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第２のシステム構成例の一例を示す平面図である。 この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第２のシステム構成例の他例を示す平面図である。
以下、添付図面を参照してこの発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
＜第１の実施形態＞
［マンガン含有膜の形成方法］
図１は、この発明の第１の実施形態に係るマンガン含有膜の形成方法の一例を示す流れ図、図２（Ａ）〜図２（Ｃ）は第１の実施形態に係るマンガン含有膜の形成方法の一例を半導体基板上に適用した場合の一例を示す断面図である。
（マンガン含有膜を形成するための基体）
まず、マンガン含有膜を形成するサンプルを説明する。図２（Ａ）に示すように、本例においては、表面に、シリコンと酸素とを含む膜であるシリコン含有酸化物膜２が形成された半導体基板（半導体ウエハ）、例えば、シリコン基板１を、マンガン含有膜を形成するための基体とする。シリコン含有酸化物膜２は、金属マンガン膜が形成される下地となる。本例のシリコン含有酸化物膜２は、例えば、テトラエトキシシラン（ＴＥＯＳ）ガスを原料ガスとしたＣＶＤ法を用いて形成され、ＳｉＯ２を主体とした膜となっている。なお、シリコン含有酸化物膜２はシリコンと酸素とを含んでいればよく、本例のようにＳｉＯ２を主体とした膜の他、ＳｉＯＣ、ＳｉＯＣＨなど、比誘電率がＳｉＯ２に比べて低いシリコン含有酸化物膜（Ｌｏｗ−ｋ膜）であってもよい。さらに、上記シリコンと酸素を含有するＬｏｗ−ｋ膜にあっては、“ポア”を有するポーラスＬｏｗ−ｋ膜であってもよい。
（工程１：デガス処理工程）
次に、上記基体に対し、図１の工程１であるデガス処理工程を行う。この工程では、図２（Ａ）に示したサンプルを加熱処理し、シリコン含有酸化物膜２の表面に吸着された余剰水分などの不純物（主に物理吸着水や、化学吸着水の一部）をデガスする。余剰水分などの不純物をデガスするために、工程１におけるデガス処理温度は、例えば、１５０℃以上３５０℃以下、望ましくは２００℃以上３００℃以下とする。具体的なデガス処理の条件の一例は、以下の通りである。
処理雰囲気： 不活性ガス雰囲気またはフォーミングガス雰囲気
処理圧力 ： １３３３Ｐａ（１０Ｔｏｒｒ）
処理温度 ： ３００℃
処理時間 ： １８０ｓｅｃ
なお、上記不活性ガスの一例はアルゴン（Ａｒ）ガス、フォーミングガスの一例は、３％水素（Ｈ２）ガス＋９７％窒素（Ｎ２）ガスである。フォーミングガスについては、水素ガスと窒素ガスとの比率は、３：９７に限られるものではなく、窒素に代えてアルゴンなどの希ガスで希釈してもよい。
また、フォーミングガスに限らず、少なくとも水素を含むガスであればよい。デガス処理工程において、余剰水分のデガスのみならず、パターンサンプルにおいて露出している金属表面（例えば、ヴィアホールの底に露出している下層の銅配線等）の自然酸化膜をクリーニングする目的を兼ねている場合は、フォーミングガス等、還元ガスを含んだ雰囲気で処理をおこなうことが望ましい。
金属マンガンを堆積する前に、サンプルに対してデガス処理を行い、下地であるシリコン含有酸化物膜２の表面から余剰水分である物理的吸着水を充分に除去する。これにより、物理的吸着水の有無、もしくは物理的吸着水の量のバラツキ（このバラツキは、例えばシリコン含有酸化物膜２を成膜してからの経過時間や保管していた環境中の湿度などに左右される）等に起因して発生するような、例えば、マンガン含有膜の膜厚のバラツキ等の拡大を抑制するとともに、結晶性を有するマンガン酸化物の形成（これは、物理吸着水とマンガン化合物ガスとが反応することにより形成され、結晶粒界の存在による低バリア性が懸念される）を抑制することができる。
（工程２：金属マンガン堆積処理工程）
次に、図１の工程２である金属マンガン（Ｍｎ）堆積処理工程を行う。この工程では図２（Ｂ）に示すように、シリコン含有酸化物膜２上に金属マンガン膜３を成膜する。金属マンガン膜３は、マンガン化合物を含むガスの熱分解反応を用いたＣＶＤ法や、マンガン化合物を含むガスと還元性反応ガスとを用いたＣＶＤ法、あるいはＡＬＤ法により成膜することができる。本例では、マンガン化合物を含むガスの熱分解反応を用いた熱ＣＶＤ法を用いて、金属マンガンをシリコン含有酸化物膜２上に堆積し、金属マンガン膜３を成膜する。
工程２においては、シリコン含有酸化物膜２と金属マンガン膜３との界面に、界面層としてマンガンシリケートおよび／またはマンガン酸化物（以下、マンガンシリケート等という）からなる膜を確実に形成するために、成膜温度を工程１におけるデガス処理温度よりも高くする。これとともに、シリケート化を促進させるために、水素ガス（Ｈ２ガス）等の還元性ガスを導入する。
金属マンガン膜３の成膜温度がデガス処理温度よりも高い場合には、成膜時にシリコン含有酸化物膜２中の残留水分（化学吸着水）が表面に出てくるようになる。このため、この表面に出てきた残留水分と成膜された金属マンガン膜３とが反応し、シリコン含有酸化物膜２と金属マンガン膜３との界面に、まず、マンガン酸化物が形成される。
なお、この部分の反応については、未解明な部分があり、「表面に出てきた残留水分とマンガン化合物を含むガスとが反応し、シリコン含有酸化物膜２の表面に、まず、マンガン酸化物が形成される」といった形成過程を経ている可能性もある。処理温度がシリケート化の閾値（３５０℃程度と考えられている）以上である場合には、そのマンガン酸化物が下地のシリコン含有酸化物との反応によりシリケート化されて、界面層４としてマンガンシリケート（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４）膜が形成されるものと考えられる。したがって、図２（Ｂ）に示すように、下地のシリコン含有酸化物膜２の上にマンガンシリケート等の膜からなる界面層４とシリケート化していない金属マンガン膜３とからなるマンガン含有膜７が形成される。
ここで、マンガン酸化物には、ＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２のように複数の状態があり、残留水分との反応で形成されるマンガン酸化物も複数の状態を取り得る。このときに、水素ガスなどの還元性反応ガスを導入することで、Ｍｎ２Ｏ３などの酸化が進んだマンガン酸化物であってもシリケート化を促進することができる。
ここで、還元性反応ガス、例えば水素を含むことによるシリケート化の促進に関するメカニズムを説明する。
まず、酸化マンガン（ここではＭｎＯとＭｎ２Ｏ３）と二酸化シリコン（ＳｉＯ２）との化学反応式を示す。なお、各化学反応式は、３００Ｋにおける平衡状態を示している。また、右辺の熱量は、マンガン（Ｍｎ）１ｍｏｌ当たりの熱量（ｋＪ）であり、ギブスの自由エネルギー変化量（以下、Ｇｒ変化量（ΔGr）と記載する）を表している。ここで、ギブスの自由エネルギーは自発的に減少使用とする。そのため、Ｇｒ変化量が負である化学反応は自発的に起こり、Ｇｒ変化量が正である化学反応は自発的に起こらないことが知られている。なお、以下の熱力学計算においては、(株)科学技術社の熱力学データベースＭＡＬＴを使用した。
(１) ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３−２０．９(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
(２) ２Ｍｎ２Ｏ３＋４ＳｉＯ２→４ＭｎＳｉＯ３＋Ｏ２＋５６．６(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
(３) ２Ｍｎ２Ｏ３＋２ＳｉＯ２→２Ｍｎ２ＳｉＯ４＋Ｏ２＋１０５．４(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
上記(１)の化学反応式からは、ＭｎＯの場合、左辺から右辺への反応が進み得ること、つまり、シリケート化される可能性があることがわかる。一方、(２)〜(３)の化学反応式からは、左辺から右辺への反応が進み得ないこと、つまり、シリケート化される可能性がないことがわかる。このことから、Ｍｎ２Ｏ３については、単なる熱処理だけではシリケート化が起こらないため、Ｍｎ２Ｏ３として残存することがわかる。
次に、水素（Ｈ）を導入した場合におけるＭｎ２Ｏ３とＳｉＯ２との化学反応式を示す。
(４) Ｍｎ２Ｏ３＋２ＳｉＯ２＋Ｈ２→２ＭｎＳｉＯ３＋Ｈ２Ｏ−５７．６(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
(５) Ｍｎ２Ｏ３＋ＳｉＯ２＋Ｈ２→Ｍｎ２ＳｉＯ４＋Ｈ２Ｏ−１２３．２(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
上記(４)、(５)の化学反応式からは、水素（Ｈ）を導入した場合、Ｍｎ２Ｏ３であっても、左辺から右辺への反応が進み得ること、つまり、シリケート化される可能性があることがわかる。このことから、水素の導入により、Ｍｎ２Ｏ３がシリケート化されて、ＭｎＳｉｘＯｙとなり得ることがわかる。
次に、Ｍｎ２Ｏ３の化学反応式を以下に示す。
(６) ２Ｍｎ２Ｏ３→４ＭｎＯ＋Ｏ２＋７７．５(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
(７) Ｍｎ２Ｏ３＋Ｈ２→２ＭｎＯ＋Ｈ２Ｏ−３６．７(ΔGr(ｋＪ／Ｍｎ−ｍｏｌ))
上記(６)式からは、水素を導入しない場合、Ｍｎ２Ｏ３は、ＭｎＯとなり得ないことがわかる。また、上記(２)、(３)式に示したように、Ｍｎ２Ｏ３は水素無しではシリケート化され得ないことから、水素を導入しない場合、Ｍｎ２Ｏ３がシリケート化されてＭｎシリケート（ＭｎＳｉｘＯｙ）となる可能性がないことがわかる。
一方、上記(７)式からは、水素を導入することで、Ｍｎ２Ｏ３は、ＭｎＯとなり得ることがわかる。また、(１)式に示したように、ＭｎＯは、シリケート化されてＭｎシリケート（ＭｎＳｉｘＯｙ）とりなり得ることから、水素を導入することで、Ｍｎ２Ｏ３がシリケート化されてＭｎシリケート（ＭｎＳｉｘＯｙ）となり得ることがわかる。
なお、参考のために、酸素（Ｏ）を導入した場合におけるＭｎ２Ｏ３はとＳｉＯ２との化学反応を考察する。
(８) ２Ｍｎ２Ｏ３＋４ＳｉＯ２＋Ｏ２→４ＭｎＳｉＯ３＋２Ｏ２
(９) ２Ｍｎ２Ｏ３＋２ＳｉＯ２＋Ｏ２→２Ｍｎ２ＳｉＯ４＋２Ｏ２
上記(８)の化学方程式は、両辺の酸素（Ｏ）を相殺すると(２)式と同じになり、上記(９)の化学方程式は、両辺の酸素（Ｏ）を相殺すると(３)式と同じになる。このことから、酸素（Ｏ）を導入しても、左辺から右辺への反応が進み得ないこと、つまり、シリケート化されないことがわかる。このように、多くの先行公知例に掲載されているような酸素（Ｏ）の導入では、Ｍｎ２Ｏ３をシリケート化することは不可能であり、水素（Ｈ）を導入したアニール処理でなければシリケート化し得ないことがわかる。なお、今回の考察では、ＭｎＯとＭｎ２Ｏ３を例に挙げたが、Ｍｎ３Ｏ４やＭｎＯ２についても同様に考察することが可能である。
なお、水素アニール雰囲気は、水素（Ｈ）が含有されていればよく、水素濃度が１００％である必要はない。例えば、水素の爆発下限を考慮して、上述のようにフォーミングガスを用いてもよい。
また、アニール処理温度は３００〜６００℃の範囲が良く、実用的には３５０℃以上が望ましい。プロセス圧力は１３３〜２６７０Ｐａ程度である。バッチ炉等で処理する場合には、１気圧程度の処理条件も可能である。具体的な水素アニールの条件は、例えば、プロセス温度が４００℃、圧力が２６７Ｐａ、アニール時間が３０分である。
なお、前述したように、シリケート化にはセルフリミット現象が存在するため、マンガン酸化物膜からなる界面層の全てがマンガンシリケート膜に変換されるとは限らない。つまり、閾膜厚以上の厚いマンガン酸化物はシリケートになることができず、マンガン酸化物のままで残ることとなる。このマンガン酸化物膜とマンガンシリケート膜はいずれもアモルファスであり、断面ＴＥＭ写真によっても容易に区別することができない。このため、本明細書においては、界面層４についてマンガンシリケート等からなる膜（マンガンシリケートおよび／またはマンガン酸化物からなる膜）と記述することにする。
工程２における具体的な堆積処理の条件の一例は、以下の通りである。
マンガン化合物： アミドアミノアルカン系マンガン化合物
還元性反応ガス： 水素ガス
処理圧力 ： １３３Ｐａ（１Ｔｏｒｒ）
処理温度 ： ３５０℃
処理時間 ： １８０ｓｅｃ
このような条件にて金属マンガン膜３を成膜することで、界面層４としてマンガンシリケート等からなる膜を、確実に形成することができる。
また、工程２おける処理時間を長くする、例えば、１８０ｓｅｃを６００ｓｅｃに延長すると、金属マンガン膜３の膜厚を厚くすることができる。つまり金属マンガン膜３の膜厚は、工程２における処理時間を調節することで、制御することができる。
工程２において使用する金属マンガンの原料、すなわち金属マンガンのプリカーサとなるマンガン化合物は、以下のものを例示することができる。
・シクロペンタジエニル系マンガン化合物
・カルボニル系マンガン化合物
・ベータジケトン系マンガン化合物
・アミジネート系マンガン化合物
・アミドアミノアルカン系マンガン化合物
これらマンガン化合物群中のいずれか一つを含むガス、または複数のマンガン化合物を含むガスを選ぶことで、金属マンガン膜３を成膜することができる。
上記シクロペンタジエニル系マンガン化合物の例としては、一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
また、上記カルボニル系マンガン化合物の例としては、
・デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）
・メチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）
・シクロペンタジエニルトリカルボニルマンガン（（Ｃ５Ｈ５）Ｍｎ（ＣＯ）３）
・メチルペンタカルボニルマンガン（（ＣＨ３）Ｍｎ（ＣＯ）５）
・３−（ｔ−ＢｕＡｌｌｙｌ）Ｍｎ（ＣＯ）４
を挙げることができる。
また、上記ベータジケトン系マンガン化合物の例としては、
・ビス（ジピバロイルメタナト）マンガン（Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２）
・トリス（ジピバロイルメタナト）マンガン（Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３）
・ビス（ペンタンジオン）マンガン（Ｍｎ（Ｃ５Ｈ７Ｏ２）２）
・トリス（ペンタンジオン）マンガン（Ｍｎ（Ｃ５Ｈ７Ｏ２）３）
・ビス（ヘキサフルオロアセチル）マンガン（Ｍｎ（Ｃ５ＨＦ６Ｏ２）２）
・トリス（ヘキサフルオロアセチル）マンガン（Ｍｎ（Ｃ５ＨＦ６Ｏ２）３）
を挙げることができる。
また、上記アミジネート系マンガン化合物としては、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
また、上記アミドアミノアルカン系マンガン化合物としては、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは０以上の整数）で記述されるアルキレン基である。
また、これらのマンガン化合物を用いた場合の金属マンガン膜３の成膜温度の例としては、
・アミドアミノアルカン系マンガン化合物を用いた場合には２５０〜３００℃
・アミジネート系マンガン化合物を用いた場合には３５０〜４００℃
・（ＥｔＣｐ）２Ｍｎを用いた場合には４００〜４５０℃
・ＭｅＣｐＭｎ（ＣＯ）３を用いた場合には４５０〜５００℃
である。つまり、成膜温度は、プリカーサの熱分解温度以上であればよい。ただし、プラズマＣＶＤ法を用いれば、より低温、または熱分解温度未満で成膜することも可能である。また、プラズマＣＶＤ法を用いることによりプリカーサの選択肢を広げることができる。上記マンガン化合物ガスの中では、比較的低温成膜が可能なアミドアミノアルカン系マンガン化合物が、実用的に好適である。
マンガン化合物の還元に用いられる上記還元性反応ガスとしては、水素ガスの他、一酸化炭素（ＣＯ）ガス、ホルムアルデヒド（ＨＣＨＯ）などのアルデヒド（Ｒ−ＣＨＯ）ガス、蟻酸（ＨＣＯＯＨ）などのカルボン酸（Ｒ−ＣＯＯＨ）ガスを含むガスも用いることができる。ここで、上記Ｒは、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基である。また、水素ガス以外のガスを用いる場合には、このガスに、さらに水素ガスを追加導入することも可能である。
また、金属マンガン膜３の成膜手法としては、上記の熱ＣＶＤ法の他、ＰＥＣＶＤ法も用いることができる。この他、熱ＡＬＤ法、ＰＥＡＬＤ法なども適宜応用して用いることができる。なお、良好なカバレージを必要とせず、下地依存性が出ない方が好ましい場合などには、ＰＶＤ法を適用することも可能である。
金属マンガン膜３を成膜した後、あるいは後述の金属膜５を成膜した後、必要に応じて、還元性雰囲気においてアニール処理を行うようにしても良い。アニール処理の一例は、還元性雰囲気として水素を含むフォーミングガス（３％Ｈ２＋９７％Ｎ２）を用い、アニール処理温度を３５０℃に設定してアニール処理を行うことである。この処理の主目的がマンガン酸化物のシリケート化である場合には、シリケート化の閾値（３５０℃程度と考えられている）以上の温度で処理を行う。このアニール処理において用いられる還元雰囲気の例としては、上記フォーミングガスの他、水素ガス、ホルムアルデヒド（ＨＣＨＯ）などのアルデヒド（Ｒ−ＣＨＯ）ガス、蟻酸（ＨＣＯＯＨ）などのカルボン酸（Ｒ−ＣＯＯＨ）ガスを挙げることができる。ここで、上記“Ｒ”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基である。
また、還元性雰囲気は、水素を含まない場合もある。水素を含まない還元性雰囲気としては、一酸化炭素（ＣＯ）ガスを挙げることができる。
さらに、アニール処理温度は３００〜６００℃の範囲が良く、実用的には３５０℃以上が望ましい。
このようなアニール処理は、必ずしも行う必要はないが、例えば、界面層４としてマンガン酸化物が形成される場合には、このマンガン酸化物をさらにマンガンシリケートとするためにアニール処理を行う必要がある。アニール処理時の熱によって、マンガン酸化物をシリコン含有酸化物膜のシリコンおよび酸素と反応させてシリケート化を促進することができるためである。この場合のアニール雰囲気は、例えば、Ｍｎ２Ｏ３などの酸化が進んだマンガン酸化物であっても、そのシリケート化を促進させるために、水素を含ませることが好ましい。水素の導入によるシリケート化の促進に関するメカニズムについては、上記(１)〜(９)式を参照して説明した通りである。
（工程３：金属堆積処理工程）
次に、図１の工程３である金属堆積処理を行い、図２（Ｃ）に示すように、マンガン含有膜７の表面部分にある金属マンガン膜３の上に金属膜５を堆積する。堆積する金属としては、例えば、銅（Ｃｕ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）等を用いることができる。
金属膜５として銅（Ｃｕ）を用いる場合には、好適にはＰＶＤ法を用いて成膜する。この場合、銅膜の全体をＰＶＤ法により成膜してもよいし、ＰＶＤ法により成膜された銅膜についてはめっき用のシード層とし、めっき用のシード層として形成された銅膜上に、めっきにより銅膜を、さらに成長させてもよい。
また、ＰＶＤ法を用いて、銅膜を成膜する場合には、基板温度を２００〜４００℃、例えば３００℃に加熱することにより銅を軟化させ、図３（Ａ）〜図３（Ｃ）に示すように、リフローにより狭小なパターン（例えばトレンチやヴィアホールなどの凹部）１０を埋めるようにしてもよい。基板加熱温度とスパッタ時のアルゴン（Ａｒ）イオンの衝突によるアシスト効果によって、銅が拡散し易くなり、図３（Ａ）〜図３（Ｃ）に示すように、狭小なパターンにおいて狭小なパターン（凹部）１０の底から銅が埋まっていく“ボトムアップフィル”を実現することが可能となる。マンガンは銅に対する濡れ性や密着性が良く、親和性も高く、仮にマンガンが銅の中に拡散したとしても、銅中におけるマンガンの拡散係数は、銅中における銅の拡散係数（自己拡散係数）よりも大きく、銅のリフロー現象を阻害しないと考えられることから、基板表面に金属マンガン膜３が露出している本実施形態において銅のリフローを適用することは、微細なパターンへの銅の埋め込みの観点から、好ましい。
金属膜５としてルテニウム（Ｒｕ）又はコバルト（Ｃｏ）を用いる場合には、好適にはＣＶＤ法を用いて成膜する。ルテニウム又はコバルトは、それ単体で金属膜５としてもよいが、図４の流れ図に示すように、ルテニウム膜又はコバルト膜を成膜した後（工程３ａ）、銅膜を形成するようにしてもよい（工程３ｂ）。銅膜を形成する際には、ルテニウム膜又はコバルト膜をめっき用のシード層にして銅を直接めっきする、いわゆるダイレクトめっき法としてもよい。
また、ルテニウム膜又はコバルト膜上に、シード層としての銅膜をＰＶＤ法により形成し、銅膜からなるシード層上に、めっきにより銅膜を、さらに成長させてもよい。
また、銅膜を、ＰＶＤ法で形成する場合には、ルテニウム（Ｒｕ）やコバルト（Ｃｏ）は銅に対する濡れ性や密着性が良いことから、基板表面にルテニウム（Ｒｕ）やコバルト（Ｃｏ）が露出している状態で、図３（Ａ）〜図３（Ｃ）を参照して説明した銅のリフローを適用することは、微細なパターンへの銅の埋め込みの観点から、好ましい。
金属マンガン膜３上に金属膜５として銅膜を成膜した場合には、図２（Ｃ）の断面図に示すように、下から順に、シリコン含有酸化物膜２／マンガンシリケート等の膜からなる界面層４／金属マンガン膜３／金属（Ｃｕ）膜５が積層された積層構造になると考えられる。
しかし、マンガン原子は銅の中を拡散するという性質があるため、図２（Ｃ）の状態から図５（Ａ）の断面図に示すように、例えば、金属（Ｃｕ）膜５の成膜後、熱処理を経ると（あるいは上述した銅のリフローを適用した金属（Ｃｕ）膜５の成膜中）金属マンガン膜３を構成するマンガン（Ｍｎ）は金属（Ｃｕ）膜５の中に拡散されていく。やがて、図５（Ｂ）の断面図に示すように金属マンガン膜３は無くなる。金属マンガン膜３が無くなった後も、マンガンは、金属（Ｃｕ）膜５の中を拡散し続け、最終的には、金属（Ｃｕ）膜５の表面に析出（偏析）してマンガン酸化物膜６を形成する。このため、例えば、図５（Ｃ）に示すように、下から順に、シリコン含有酸化物膜２／マンガンシリケート等の膜からなる界面層４／金属（Ｃｕ）膜５／マンガン酸化物膜６が積層された積層構造となる。
なお、銅中におけるマンガンの拡散を促進するとともに、余剰のマンガンがマンガン酸化物膜６として金属（Ｃｕ）膜５の表面に析出し易くするため、図６の流れ図に示すように、工程３を銅（Ｃｕ）堆積処理とした場合には、工程３の後、工程４として酸化性雰囲気、例えば、微量（例えば、１０ｐｐｂ程度）の酸素雰囲気でアニール処理（例えば、２５０〜４５０℃）を加えてもよい。
このような第１の実施形態に係るマンガン含有膜の形成方法によれば、シリコン含有酸化物膜２と金属膜５との界面に、界面層４としてマンガンシリケート等からなる膜を確実に形成することができる。
［工程２における水素ガス導入量とマンガンシリケート等からなる膜の膜厚との関係］
次に、工程２における水素ガス導入量と、界面層４の膜厚との関係について説明する。
図７（Ａ）は水素ガス導入量と、界面層４の膜厚との関係を示す図、図７（Ｂ）は水素ガス導入量０ｓｃｃｍのサンプル１、１００ｓｃｃｍのサンプル２、２００ｓｃｃｍのサンプル３の断面図、図７（Ｃ）は参考例を示す断面図である。また、図８Ａはサンプル１の断面ＴＥＭ写真、図８Ｂはサンプル３の断面ＴＥＭ写真、図８Ｃは参考例の断面ＴＥＭ写真である。
本例において、工程２における成膜条件は、図１を参照して説明した成膜条件と同じであり、水素ガス導入量のみを、０ｓｃｃｍ、１００ｓｃｃｍ、２００ｓｃｃｍと変更している。
（サンプル１：水素ガス＝０ｓｃｃｍ）
まず、図７（Ａ）、図７（Ｂ）および図８Ａに示すように、水素ガス導入量を０ｓｃｃｍ、すなわち、水素ガスを導入しなかったとき、シリコン含有酸化物膜２と金属マンガン膜３との界面には膜厚０．８〜１．２ｎｍの界面層４が形成された。
（サンプル２：水素ガス＝１００ｓｃｃｍ）
同じく、図７（Ａ）および図７（Ｂ）に示すように、水素ガス導入量を１００ｓｃｃｍとしたとき、シリコン含有酸化物膜２と金属マンガン膜３との界面には膜厚１．７ｎｍの界面層４が形成された。
（サンプル３：水素ガス＝２００ｓｃｃｍ）
同じく、図７（Ａ）、図７（Ｂ）および図８Ｂに示すように、水素ガス導入量を２００ｓｃｃｍとしたとき、シリコン含有酸化物膜２と金属マンガン膜３との界面には膜厚２．４〜２．５ｎｍの界面層４が形成された。
なお、サンプル２、３については、成膜の際に水素ガスを導入したため、界面層４は成膜の際にマンガンシリケート化が進み、サンプル１については成膜の際に水素ガスの導入がないため、界面層４は成膜の際にはマンガン酸化物膜となり、成膜後のフォーミングガスアニールの際にシリケート化したものと考えられる（第２の実施形態参照）。ただし、シリケート化の閾値が３５０℃程度と高い可能性もあり、サンプル１では十分にシリケート化していない可能性もある。
（参考例：水素ガス＝１００ｓｃｃｍ、成膜温度３００℃）
図７（Ｃ）および図８Ｃに示すように、工程２における成膜温度を、工程１におけるデガス処理温度と同じ３００℃としたため、工程２において水素ガスを１００ｓｃｃｍ導入しても界面層は全く形成されなかった。
このように、工程２において導入する水素ガスの量を多くすると、界面層４の膜厚が厚くなるという結果が得られた。この結果から、工程２において導入する水素ガスの量を制御することによって、シリコン含有酸化物膜２と金属マンガン膜３との界面に形成される界面層４の膜厚を制御することができる。
また、図７（Ｂ）には、サンプル１〜サンプル３の堆積構造の概念図を断面図として示している。ここに示されるように、成膜の際の水素ガス導入量が多くなるにつれて、マンガンシリケート等の膜からなる界面層４における、シリケート化が進んだ結果、界面層４の膜厚は厚くなると考えられる。また、マンガン酸化物のシリケート化は、下地のシリコン含有酸化物膜２に向かって、いわばシリコン含有酸化物膜２を侵食するように進むため、シリコン含有酸化物膜２の膜厚は薄くなる傾向となる。
ここで、ＭｎＯが下地のＳｉＯ２と反応してシリケート化した場合を考える。ＭｎＯは分子量７１、密度５.２ｇ／ｃｍ３であり、ＭｎＳｉＯ３は分子量１３１、密度３.７ｇ／ｃｍ３であることから、１ｎｍのＭｎＯ膜が完全にシリケート化すると、２.６ｎｍのＭｎＳｉＯ３膜となり、界面層４としては膜厚が２.６倍になる。その他、Ｍｎ２Ｏ３など他のマンガン酸化物についても同様に考えることができ、いずれもシリケート化によって界面層４の膜厚は増加する方向となる。
なお、本例においては、水素ガス導入はＣＶＤ成膜反応には直接寄与しないことから、金属マンガン膜３の膜厚はサンプル１〜サンプル３とでほとんど変わらないものと考えられる。
このように、第１の実施形態に係るマンガン含有膜の形成方法によれば、工程２（金属Ｍｎ堆積処理）において使用する成膜処理ガスに、マンガン化合物を含むガスと還元性反応ガス（水素ガス）とを用い、かつ、工程２の成膜温度を、工程１（デガス処理）のデガス処理温度よりも高くする。これらの構成を備えることによって、金属マンガン膜３とシリコンと酸素とを含む下地（シリコン含有酸化物膜２）との間に、界面層４としてマンガンシリケート等からなる膜を確実に形成できる、という利点を得ることができる。
さらに、工程２において導入する還元性反応ガス、例えば、水素ガスの量を制御することで、シリコン含有酸化物膜２と金属マンガン膜３との界面のマンガンシリケート等の膜からなる界面層４の膜厚も制御することができる。
ところで、銅配線を用いた半導体集積回路装置においては、銅配線の周囲に、銅の拡散を抑制するバリア膜が設けられる。このバリア膜は厚すぎると、銅配線が形成される、例えば、ヴィアやトレンチの断面積を減少させ、銅配線の抵抗値を増大させてしまう。このため、なるべく薄くしたい、という要求がある。しかし、バリア膜が薄すぎると、そのバリア性が低下する、というトレードオフの関係がある。
このような事情に対し、第１の実施形態の一例に従って形成されたマンガンシリケート等の膜からなる界面層４を有するマンガン含有膜７によれば、界面層４を構成するマンガンシリケート等からなる膜は、アモルファス状態でかつ緻密であるため、結晶粒界がなく連続したバリア膜を実現することができ薄くてもバリア性が高い。
さらに、マンガンシリケート膜は、下地のシリコン含有酸化物膜との間の反応により自己形成バリアとして形成されるため、その大部分を下地側に形成することができ、ヴィアやトレンチの断面積を減少させ難い、という利点がある。このため、第１の実施形態に従って形成されたマンガン含有膜７は、金属配線用の導電性金属として、銅を用いた半導体集積回路装置のバリア膜に極めて有用である。
また、金属膜としてルテニウム（Ｒｕ）膜やコバルト（Ｃｏ）膜を用いる場合には、その上に上記銅膜をシード層として用い、さらにその上に銅配線をめっき法を用いて形成するが、この場合にはルテニウム（Ｒｕ）又はコバルト（Ｃｏ）がライナー膜として全面に形成されることとなる。ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）自体は高導電性であるが、銅に比較すれば抵抗値が高い。このため、ルテニウム（Ｒｕ）膜又はコバルト（Ｃｏ）膜も、銅配線の抵抗値を増大させてしまう。また、ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）からなるライナー膜は、ヴィアやトレンチの本来の断面積を減少させてしまう。しかし、第１の実施形態に係るマンガン含有膜の形成方法は、上述の通り、例えば、ヴィアやトレンチの本来の断面積を減少させ難い。このため、バリア膜とルテニウム（Ｒｕ）膜又はコバルト（Ｃｏ）膜等との積層構造の形成に際しても有用である。
さらに、例えば、特願２０１１−１３４３１７号明細書に記載されているように、ルテニウム（Ｒｕ）−ＣＶＤプロセスは、その下地表面が金属か、酸化物かでＲｕ膜の堆積し易さが変わる（金属上ではＲｕ成膜のインキュベーション時間が短縮される）ため、基板表面に金属マンガン膜３を成膜する上記第１の実施形態を適用すれば、その上に堆積するＣＶＤ−ルテニウム膜はインキュベーション時間が短縮されて成膜されることとなり、生産性の観点から好ましい。
さらに、第１の実施形態に係るマンガン含有膜の形成方法によれば、以下のような効果をも得ることができる。
（１） 界面層４を構成するマンガンシリケート等からなる膜は、上述したように、アモルファスであるため結晶粒界がない。このため、電子デバイス、例えば、半導体デバイス中の導電性金属の層間絶縁膜への拡散、例えば、銅の層間絶縁膜への拡散を抑制するバリア性を、結晶粒界を持つバリア膜よりも向上させることができる。さらに、層間絶縁膜に含まれている水分や酸素が配線側に拡散して半導体デバイス中の導電性金属（例えば、配線の銅やバリア膜のＴａなど）を酸化・腐食することを防ぐ働きも有する。
（２） 界面層４を構成するマンガンシリケートは、下地のシリコン含有酸化膜との反応により自己形成バリアとして機能するので、その大部分が下地側に形成され、シリコン含有酸化膜２の膜厚は、シリケート化させない場合に比較して、シリケート化させた方が薄くなる。このため、上述した通り、シリケート化させない場合に比較して、“ゼロ膜厚バリア膜（Ｚｅｒｏ−ｔｈｉｃｋｎｅｓｓ ｂａｒｒｉｅｒ）”に近づけることができる。ヴィアホールやトレンチの本来の断面積の減少を抑制することができ、ヴィアホールやトレンチに埋め込まれる金属配線の低抵抗化に有利である。
（３） また、マンガン酸化物には、ＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２のように複数の状態があり、それに応じてマンガンの価数も２価から４価までの複数の状態をとり得るため、これらの状態によって、密度や体積が変動する可能性がある。しかし、一旦、マンガンシリケート（ＭｎＳｉＯ３、Ｍｎ２ＳｉＯ４）が形成されれば、その状態は、マンガン酸化物に比較してより安定なものとなる。このため、電子デバイス、例えば、半導体デバイスの製造後の経年劣化も少なくなる。
（４） マンガン含有膜７は、下地のシリコン含有酸化膜２との界面のマンガンシリケート等の膜からなる界面層４と、その上の金属マンガン膜３とから構成されているので、その上に金属膜５、例えば、銅膜を成膜した場合に金属同士の接合となることから、マンガンシリケート等の膜の上に直接、金属（Ｃｕ）膜５を形成するよりも界面層４と金属（Ｃｕ）膜５との密着性を高くすることができる。
界面層４を構成するマンガンシリケートは、マンガン酸化物に比較してより安定な物質である、と言える。しかし、安定であるがゆえに、マンガンシリケートは、マンガン酸化物に比較して隣接する他の材料と密着しにくい材料である、とも言える。
第１の実施形態においては、界面層４として形成されるマンガンシリケート等からなる膜は、金属マンガン膜３の界面部分を酸化および／またはシリケート化させたものである。界面層４の上にある金属マンガン膜３と界面層４とは元々は一体の膜である。
その上、マンガンは、例えば、銅の中を拡散する、という性質がある。このため、金属マンガン膜３上に金属（Ｃｕ）膜５を成膜すると、マンガン原子は、金属（Ｃｕ）膜５の成膜中（リフローを適用した場合）、および／または成膜後の熱処理中に金属（Ｃｕ）膜５の中へと拡散していく。拡散が進むと、金属マンガン膜３は消失する。金属マンガン膜が消失する結果、金属（Ｃｕ）膜５と、元々、金属マンガン膜３と一体であった界面層４とは、連続的で遷移的な領域を形成しながら隣接するようになる。このような現象は、成膜中や成膜後に、金属（Ｃｕ）膜５の内部で、少なくともマンガン原子が動くことで起こる原子レベルの現象である。このため、金属（Ｃｕ）膜５と界面層４との接合部分における密着性は強固なものとなる。
このような観点から、マンガン含有膜７がマンガンシリケート等の膜からなる界面層４の上に金属マンガン膜３を有する構造であることにより、その上に形成される金属膜５との密着性の向上に有用である。
特に、バリア膜を構成するマンガンシリケート等からなる膜と、バリア膜上に形成される金属配線を構成する導電性金属、例えば、銅との密着性が向上すれば、ストレスマイグレーション耐性（ＳＭ耐性）を向上させることができ、電子デバイス、例えば、半導体集積回路装置の長寿命化にも有利である。
また、マンガン原子が拡散された金属（Ｃｕ）膜５は、銅とマンガンとの合金となるが、金属（Ｃｕ）膜５に拡散したマンガン原子は、上述の通り、例えば、銅膜の成膜中および／または成膜後の熱処理等によって、金属（Ｃｕ）膜５から分離することが可能であり、ほとんど純粋な金属（Ｃｕ）膜５に戻すことができる。このことから、マンガン原子が金属（Ｃｕ）膜５の中に拡散したとしても、金属（Ｃｕ）膜５の、例えば、物性的な抵抗値、例えば、シート抵抗が増大する等のような悪影響は、ほとんどなくすことができる。
同時に、マンガン原子が金属（Ｃｕ）膜５の中に拡散して銅配線の周縁部に微量残留することでエレクトロマイグレーション耐性（ＥＭ耐性）を向上させることができ、電子デバイス、例えば、半導体集積回路装置の長寿命化にも有利である。さらに、銅配線の上には、銅バリア兼エッチングストッパーのための膜(ＳｉＮ、ＳｉＣ、ＳｉＣＮ等)が形成されるが、銅配線とこのＳｉＣＮ等のバリア膜との密着性を確保して配線信頼性を向上させるため、銅配線の上部に、拡散したマンガンからなるキャップ層を形成するようにしてもよい。
このような第１の実施形態は、マンガンシリケート等の膜からなる界面層を含む電子デバイスの製造方法、例えば、半導体集積回路装置の製造方法へ有効に適用することができる。例えば、電子デバイス中に含まれた上記界面層を、第１の実施形態に従って形成すれば、上記実施形態中で説明した効果を、電子デバイス、例えば、半導体集積回路装置の製造方法において得ることができる。
上記界面層の一例は、電子デバイスが、半導体集積回路装置の場合、半導体集積回路装置内の金属配線と層間絶縁膜との間に形成された、上記金属配線に含まれる金属の拡散を抑制するバリア膜である。
なお、上記導電性金属配線を構成する導電性金属の例としては、銅、ルテニウムの他、コバルトを挙げることができ、これらの３つの導電性金属よりなる群から選択される２つ以上の元素が含まれていてもよい。
また、ＰＶＤ法、例えば、銅−マンガン（ＣｕＭｎ）合金ターゲットをスパッタリングして下地上に銅−マンガン合金膜を形成し、マンガン酸化物やマンガンシリケートを含む自己形成バリアを形成する、という手法がある。しかし、この手法を用いて形成した銅−マンガン合金膜は、望ましいステップカバレージを得ることが難しく、狭小なパターンを埋め込み難い、という事情がある。
このような事情に対し、第１の実施形態、すなわち、ＣＶＤ法を用いて金属マンガン膜を下地上に成膜し、マンガン酸化物やマンガンシリケートを含む自己形成バリアを形成する手法によれば、例えば、銅の成膜中に、上述した銅のリフローを行うことも可能であることから、狭小なパターンであっても、確実に埋め込むことができる。つまり、第１の実施形態は、銅−マンガン合金ターゲットをスパッタリングして下地上に銅−マンガン合金膜を形成する手法に比較して、極めて微細かつ狭小なパターンを有するような電子製品、例えば、半導体集積回路装置の製造に有利である、という利点を有している。
また、成膜温度は、ＰＶＤ法は室温であるのに対し、ＣＶＤ法はプリカーサの分解温度以上としたり、マンガンの供給に関しては、ＰＶＤ法はマンガン原子であるのに対し、ＣＶＤ法は有機金属錯体分子であったりなどの差異がある。
つまり、第１の実施形態によって説明したようなＣＶＤ法を用いたマンガン含有膜の形成方法は、ＰＶＤ法を用いたマンガン含有膜の形成方法から示唆されたりするものではなく、一線を画した技術である。
＜第２の実施形態＞
［マンガン含有膜の形成方法］
上記第１の実施形態においては、金属マンガン堆積処理（工程２）において、還元性反応ガス、例えば水素ガスを導入したが、第２の実施形態は、金属マンガン堆積処理（工程２）において、還元性反応ガスを導入しなくても、シリコン含有酸化物膜２と金属マンガン膜３との界面に界面層としてマンガンシリケート等からなる膜４を形成する例である。
図９は、この発明の第２の実施形態に係るマンガン含有膜の形成方法の一例を示す流れ図である。
図９に示すように、第２の実施形態が、図１に示した第１の実施形態と異なるところは、金属マンガン堆積処理（工程２）中には還元性反応ガスを導入せず、この金属マンガン堆積処理（工程２）の後に、必須の工程として、還元ガス雰囲気中でのアニール処理（工程３）を行うことにある。第１の実施形態においては工程３であった金属堆積処理工程は、第２の実施形態においては工程４となり、アニール処理（工程３）の後に行われる。
（工程１：デガス処理工程）
図９の工程１におけるデガス処理は、第１の実施形態と同様、図２（Ａ）に示す基体に対して第１の実施形態と同様に行われる。具体的なデガス処理の条件の一例は、以下の通りである。
処理雰囲気 ： 不活性ガス雰囲気またはフォーミングガス雰囲気
処理圧力 ： １３３３Ｐａ（１０Ｔｏｒｒ）
デガス処理温度： ３００℃
処理時間 ： １８０ｓｅｃ
（工程２：金属マンガン堆積処理工程）
次に、図９の工程２である金属マンガン（Ｍｎ）堆積処理工程を行う。この工程は、第１の実施形態と同様のマンガン化合物を用いて行われるが、第１の実施形態と異なり、水素ガス（Ｈ２ガス）等の還元性反応ガスは用いない。
また、第１の実施形態と同様、成膜温度を工程１におけるデガス処理温度よりも高くする。金属マンガン膜の成膜温度がデガス処理温度よりも高い場合には、成膜時にシリコン含有酸化物膜２中の残留水分（化学吸着水）が表面に出てくるようになる。このため、この表面に出てきた残留水分と成膜された金属マンガン膜とが反応し、シリコン含有酸化物膜２と金属マンガン膜３との界面に、まず、マンガン酸化物が形成される。
なお、この部分の反応についても、第１の実施形態と同様、未解明な部分が有り、「表面に出てきた残留水分とマンガン化合物を含むガスとが反応し、シリコン含有酸化物膜２の表面に、まず、マンガン酸化物が形成される」といった形成過程を経ている可能性もある。処理温度がシリケート化の閾値（３５０℃程度と考えられている）以上である場合には、そのマンガン酸化物が下地のシリコン含有酸化物との反応によりシリケート化されて、界面層４としてマンガンシリケート（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４）膜が形成されるものと考えられる。ただし、成膜中に水素ガス等の還元性反応ガスを供給しないため、この段階ではＭｎ２Ｏ３などの酸化が進んだマンガン酸化物のシリケート化は進んでいない。
工程２における具体的な堆積処理の条件の一例は、以下の通りである。
マンガン化合物： アミドアミノアルカン系マンガン化合物
還元性反応ガス： 無し
処理圧力 ： １３３Ｐａ（１Ｔｏｒｒ）
処理温度 ： ３５０℃
処理時間 ： １８０ｓｅｃ
（工程３：アニール処理工程）
次に、図９の工程３であるアニール処理を行う。このアニール処理は還元性ガスを流して形成された還元性雰囲気で行い、シリコン含有酸化膜２と金属マンガン膜との間に形成されたマンガン酸化膜のシリケート化を促進する。アニール処理を行うための還元性ガスとしては水素ガスを用いることができる。その他、ホルムアルデヒド（ＨＣＨＯ）などのアルデヒド（Ｒ−ＣＨＯ）ガス、蟻酸（ＨＣＯＯＨ）などのカルボン酸（Ｒ−ＣＯＯＨ）ガスを挙げることができる。ここで、上記“Ｒ”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基である。また、一酸化炭素（ＣＯ）ガス等の水素を含まない還元性ガスを用いても良い。還元性雰囲気としては、水素ガスを含む雰囲気、例えばフォーミングガス（３％Ｈ２＋９７％Ｎ２）を好適に用いることができる。また、水素ガスや、上記その他の還元ガスのみの雰囲気、それらの２つ以上の混合雰囲気であってもよい。
このアニール工程は、マンガン酸化物膜をシリケート化するために行うものであるから、シリケート化可能な温度で行う必要がある。マンガン酸化物膜のシリケート化の閾値は３５０℃程度と考えられているから、３５０℃以上で行うことが好ましい。
工程３における具体的なアニール処理の条件の一例は、以下の通りである。
還元性反応ガス ： フォーミングガス（３％水素ガス＋９７％窒素ガス）
処 理 圧 力 ： １３３３Ｐａ（１０Ｔｏｒｒ）
アニール処理温度： ３５０℃
処 理 時 間 ： ６００ｓｅｃ
（工程４：金属堆積処理工程）
次に図９の工程４である金属堆積処理工程を行う。工程４における堆積処理の条件は、第１の実施形態の工程３における堆積処理条件と同じで良い。
このように、第２の実施形態によれば、デガス処理温度よりも金属マンガン膜の成膜温度を高くして、シリコン含有酸化物膜２と金属マンガン膜３との界面にマンガン酸化物膜を形成し、その後、水素ガス等の還元性ガスを供給して還元性雰囲気でシリケート化のためのアニールを行う。これにより、界面のマンガン酸化物膜がマンガンシリケート等からなる膜となり、第１の実施形態と同様、マンガンシリケート等の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成することができる。
＜第３の実施形態＞
次に、この発明の第１、第２の実施形態の一例に係るマンガン含有膜の形成方法を実施することが可能な処理システムを、この発明の第３実施形態として説明する。
＜第１のシステム構成例＞
図１０は、この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第１のシステム構成例を示す平面図である。
図１０に示すように、第１の処理システム１０１は、シリコン基板１に処理を施す処理部１０２と、この処理部１０２にシリコン基板１を搬入出する搬入出部１０３と、処理システム１０１を制御する制御部１０４とを備えている。本例に係る処理システム１０１は、クラスターツール型（マルチチャンバータイプ）の半導体製造装置である。
この発明の実施形態に係るマンガン含有膜の形成方法においては、図１に示したように３つの主要な工程１〜工程３が含まれる。そこで、第１の処理システム１０１においては、例えば、一つの搬送室（ＴＭ：トランスファモジュール）２２の周囲に、上記３つの主要な工程をそれぞれ行う３つの処理部２１ａ〜２１ｃを配置する。具体的には、処理部１０２は、処理を施す処理モジュールとして構成された処理部（ＰＭ；プロセスモジュール）２１ａ〜２１ｃを備えている。これらの処理部２１ａ〜２１ｃはそれぞれ、内部を所定の真空度に減圧可能に構成された処理室を備え、この処理室において、上記工程１〜工程３がそれぞれ行われる。
処理部２１ａは工程１を行うデガス処理部であり、被処理体、例えば、表面に、シリコン含有酸化物膜２が形成されたシリコン基板１に対し、デガス処理をする。処理部２１ｂは工程２を行う金属マンガン堆積処理部であり、デガス処理されたシリコン含有酸化物膜２上に対し、金属マンガン膜３を成膜する。処理部２１ｃは工程３を行う金属堆積処理部であり、金属マンガン膜３が成膜されたシリコン基板１に対し、導電性金属、例えば、銅やルテニウム、あるいはコバルトを含む膜を成膜する。これら処理部２１ａ〜２１ｃは、ゲートバルブＧａ〜Ｇｃを介して、搬送室２２に接続されている。
搬入出部１０３は、搬入出室（ＬＭ；ローダーモジュール）３１を備えている。搬入出室３１は、内部を大気圧、またはほぼ大気圧、例えば、外部の大気圧に対してわずかに陽圧に調圧可能に構成されている。搬入出室３１の平面形状は、本例では、平面から見て長辺、この長辺に直交する短辺を有した矩形である。矩形の長辺は処理部１０２に隣接する。搬入出室３１は、シリコン基板１が収容されている被処理基板用キャリアＣが取り付けられるロードポート（ＬＰ）を備えている。本例では、搬入出室３１の処理部１０２に面した長辺とは反対側の長辺に、三つのロードポート３２ａ、３２ｂ、および３２ｃが設けられている。本例においては、ロードポートの数を三つとしているが、これらに限られるものではなく、数は任意である。ロードポート３２ａ〜３２ｃには各々、図示せぬシャッターが設けられており、シリコン基板１を格納した、あるいは空のキャリアＣがこれらのロードポート３２ａ〜３２ｃに取り付けられると、図示せぬシャッターが外れて外気の侵入を防止しつつ、キャリアＣの内部と搬入出室３１の内部とが連通される。搬入出室３１の短辺の一つには、シリコン基板１に形成されたノッチの位置合わせを行うためのオリエンタ３３が設けられている。
処理部１０２と搬入出部１０３との間にはロードロック室（ＬＬＭ；ロードロックモジュール）、本例では二つのロードロック室２６ａおよび２６ｂが設けられている。ロードロック室２６ａおよび２６ｂは各々、内部を所定の真空度、および大気圧、もしくはほぼ大気圧に切り換え可能に構成されている。ロードロック室２６ａおよび２６ｂは各々、ゲートバルブＧ３、Ｇ４を介して搬入出室３１の、ロードポート３２ａ〜３２ｃが設けられた一辺に対向する一辺に接続され、ゲートバルブＧ５、Ｇ６を介して搬送室２２の、処理室２１ａ〜２１ｃが接続された三辺以外の辺のうちの二辺に接続される。ロードロック室２６ａおよび２６ｂは、対応するゲートバルブＧ３またはＧ４を開放することにより搬入出室３１と連通され、対応するゲートバルブＧ３またはＧ４を閉じることにより搬入出室３１から遮断される。また、対応するゲートバルブＧ５またはＧ６を開放することにより搬送室２２と連通され、対応するゲートバルブＧ５、またはＧ６を閉じることにより搬送室２２から遮断される。
搬入出室３１の内部には搬入出機構３５が設けられている。搬入出機構３５は、被処理基板用キャリアＣに対するシリコン基板１の搬入出を行う。これとともに、オリエンタ３３に対するシリコン基板１の搬入出、およびロードロック室２６ａおよび２６ｂに対するシリコン基板１の搬入出を行う。搬入出機構３５は、例えば、二つの多関節アーム３６ａおよび３６ｂを有し、搬入出室３１の長手方向に沿って延びるレール３７上を走行可能に構成されている。多関節アーム３６ａおよび３６ｂの先端には、ハンド３８ａおよび３８ｂが取り付けられている。シリコン基板１は、ハンド３８ａまたは３８ｂに載せられ、上述したシリコン基板１の搬入出が行われる。
搬送室２２は真空保持可能な構成、例えば、真空容器として構成されている。このような搬送室２２の内部には、処理室２１ａ〜２１ｃ、並びにロードロック室２６ａおよび２６ｂ相互間に対してシリコン基板１の搬送を行う搬送機構２４が設けられ、大気とは遮断された状態でシリコン基板１が搬送される。搬送機構２４は、搬送室２２の略中央に配設されている。搬送機構２４は、回転および伸縮可能なトランスファアームを、例えば、複数本有する。本例では、例えば、二つのトランスファアーム２４ａおよび２４ｂを有する。トランスファアーム２４ａおよび２４ｂの先端には、ホルダ２５ａおよび２５ｂが取り付けられている。シリコン基板１は、ホルダ２５ａまたは２５ｂに保持され、上述したように、処理部２１ａ〜２１ｃ、並びにロードロック室２６ａ、２６ｂ相互間に対するシリコン基板１の搬送が行われる。
制御部１０４は、プロセスコントローラ４１、ユーザーインターフェース４２、および記憶部４３を含んで構成される。プロセスコントローラ４１は、マイクロプロセッサ（コンピュータ）からなる。ユーザーインターフェース４２は、オペレータが処理システム１０１を管理するためにコマンドの入力操作等を行うキーボードや、処理システム１０１の稼働状況を可視化して表示するディスプレイ等を含む。記憶部４３は、処理システム１０１において実施される処理を、プロセスコントローラ４１の制御にて実現するための制御プログラム、各種データ、および処理条件に応じて処理システム１０１に処理を実行させるためのレシピが格納される。レシピは、記憶部４３の中の記憶媒体に記憶される。記憶媒体はコンピュータ読み取り可能なもので、例えば、ハードディスクであっても良いし、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば、専用回線を介してレシピを適宜伝送させるようにしてもよい。任意のレシピはユーザーインターフェース４２からの指示等にて記憶部４３から呼び出され、プロセスコントローラ４１において実行されることで、プロセスコントローラ４１の制御のもと、上記第１、第２の実施形態に係るマンガン含有膜の形成方法が、シリコン基板１に対して実施される。
なお、金属マンガン堆積処理（工程２）の後に行う図９の工程３に示したアニール処理は、例えば、図１の工程３、又は図９の工程４に示した金属堆積処理を行う処理部２１ｃで行うことができる。また、図６に示したように工程３が銅（Ｃｕ）堆積処理であった場合に、必要に応じて実施される酸化性雰囲気によるアニール処理（図６中の工程４）についても、例えば、金属堆積処理を行う処理部２１ｃで行うことができる。
図１１は、この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第１のシステム構成例の他例を示す平面図である。
図１１に示すように、第１のシステム構成例において、金属堆積処理を行う処理部２１ｃを、処理部２１ｃ１、処理部２１ｃ２の二つに分割することも可能である。
図１１に示す処理部２１ｃ１は、例えば、図１中の工程３の一部を行う金属堆積処理部であり、金属マンガン膜３が成膜されたシリコン基板１に対し、導電性金属、例えば、ルテニウム又はコバルトを含む膜を成膜する。つまり、処理部２１ｃ１においては、例えば、図４に示した工程３ａを行う。
また、処理部２１ｃ２は、例えば、図１中の工程３の一部を行う金属堆積処理部であり、ルテニウム又はコバルトを含む膜が成膜されたシリコン基板１に対し、導電性金属、例えば、銅を含む膜を成膜する。つまり、処理部２１ｃ２においては、例えば、図４に示した工程３ｂを行う。
このように、金属膜として複数種類の金属膜を成膜する場合には、例えば、金属膜の種類毎に、金属堆積処理部を分けるにようにしてもよい。
上記第１、第２の実施形態に係るマンガン含有膜の形成方法は、図１０および図１１に示すような処理システムによって実施することができる。
＜第２のシステム構成例＞
図１２は、この発明の第１、第２の実施形態に係るマンガンシリケート膜の形成方法を実施することが可能な処理システムの第２のシステム構成例を示す平面図である。
図１２に示すように、第２の処理システム２０１が、第１の処理システム１０１と異なるところは、デガス処理部と金属マンガン堆積処理部とを１つの処理モジュールとして構成したことにある。このため、第２の処理システム２０１は、デガス処理（工程１）および金属マンガン堆積処理（工程２）を行う処理モジュールとして構成されたデガスおよび金属マンガン堆積処理部２１ｅと、金属堆積処理（工程３）を行う処理モジュールとして構成された金属堆積処理部２１ｃとの２つを備えている。その他の点については、第１の処理システム１０１と、ほぼ同様である。
処理部２１ｅにおける処理の一例としては、デガス処理（工程１）と金属マンガン堆積処理（工程２）とで、例えば、図示せぬステージヒータ（加熱機能付基板載置台）の設定温度は変えずに、処理圧力を変える。具体的な数値例を挙げれば、ステージヒータの設定温度は３９５℃で固定し、デガス処理（工程１）ではシリコン基板１を収容した処理室内の圧力を引ききり圧力（デガス処理中真空排気し続ける）とし、金属マンガン堆積処理（工程２）では処理室内の圧力をデガス処理（工程１）よりも高い１３３Ｐａとする。このように処理圧力を変えると、デガス処理（工程１）ではシリコン基板１の温度を約２７０℃に、金属マンガン堆積処理（工程２）ではシリコン基板１の温度を約３５０℃に、というように、シリコン基板１に約８０℃の温度差をつけることができる。
このように、処理部２１ｅでは、デガス処理（工程１）時の処理室内の圧力は低く、金属マンガン堆積処理（工程２）時の処理室内の圧力は、工程１よりも高くする。このような構成を備えることで、ステージヒータの設定温度を変えなくても、シリコン基板１は、工程１よりも工程２の方が高い温度に加熱することができる。このため、例えば、ステージヒータの設定温度の切り換えから、ステージヒータの温度が安定するまでの待ち時間を削減することができる。
このような第２の処理システム２０１によれば、工程１と工程２とを一つの処理部２１ｅで行うので、第１の処理システム１０１に比較して、工程１を行う処理部２１ａから工程２を行う処理部２１ｂへシリコン基板１を搬送する搬送時間を削減できる、という利点を得ることができる。また、複数の工程を一つの処理部でおこなうことにより、それに応じて処理モジュールの数を減らすこともできる。
したがって、第２の処理システム２０１は、第１の処理システム１０１に比較して、電子デバイス、例えば、半導体集積回路装置の製造に際し、そのスループットの向上に有利である、という利点をさらに得ることができる。
図１３は、この発明の第１、第２の実施形態に係るマンガン含有膜の形成方法を実施することが可能な処理システムの第２のシステム構成例の他例を示す平面図である。
第２のシステム構成例において、図１３に示すように、処理部２１ｅおよび処理部２１ｃを各々、処理部２１ｅ１、２１ｅ２、および処理部２１ｃ１、２１ｃ２のように、例えば二つに増やして、一つの処理システム２０１に備えるようにすると、スループットを倍に向上させることもできる。
上記第１、第２の実施形態に係るマンガン含有膜の形成方法は、図１２および図１３に示すような処理システムによっても実施することができる。
以上、この発明を第１〜第３の実施形態に従って説明したが、この発明は上記第１〜第３の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。
例えば、マンガンシリケート等からなる膜が形成される被処理体として、半導体基板（半導体ウエハ）、例えばシリコン基板を例示したが、被処理体はシリコン基板に限られるものではなく、太陽電池やＦＰＤの製造に利用されるガラス基板であっても良い。
また、マンガンシリケート膜に限らず、シリケートを形成し得る元素（例えば、Ｍｇ、Ａｌ、Ｃａ、Ｔｉ、Ｖ、Ｆｅ、Ｃｏ、Ｎｉ、Ｓｒ、Ｙ、Ｚｒ、Ｂａ、Ｈｆ、Ｔａが挙げられる）に対してこの発明を適用してもよいことはもちろんである。
１；シリコン基板
２；シリコン含有酸化物膜
３；金属マンガン膜
４；界面層
５；金属膜
６；マンガン酸化物膜
７；マンガン含有膜
２１ａ；デガス処理部
２１ｂ；金属マンガン堆積処理部
２１ｃ；金属堆積処理部
２１ｅ；デガスおよび金属マンガン堆積処理部

Claims (29)

  1. シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、
    （１） シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、
    （２） マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、を含み、
    前記（２）工程における成膜温度を、前記（１）工程におけるデガス処理温度よりも高くし、
    前記（２）工程において還元性反応ガスをさらに導入し、
    前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成することを特徴とするマンガン含有膜の形成方法。
  2. シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、
    （１） シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、
    （２） マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、を含み、
    前記（２）工程における成膜温度を、前記（１）工程におけるデガス処理温度よりも高くし、
    前記（２）工程において還元性反応ガスをさらに導入し、この還元性反応ガスの量を制御し、
    前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成するとともに、前記界面層の膜厚を制御することを特徴とするマンガン含有膜の形成方法。
  3. 前記（２）の工程の後、
    （３） 還元性雰囲気中で、前記金属マンガン膜が成膜された前記下地をアニールする工程、をさらに含むことを特徴とする請求項１または請求項２に記載のマンガン含有膜の形成方法。
  4. 前記還元性反応ガスは
    水素ガス
    一酸化炭素（ＣＯ）ガス
    アルデヒド（Ｒ−ＣＨＯ）ガス
    カルボン酸（Ｒ−ＣＯＯＨ）ガス
    のいずれか一つ、または複数から選ばれることを特徴とする請求項１から請求項３のいずれか一項に記載のマンガン含有膜の形成方法。
    （ただし、上記Ｒは、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基）
  5. 前記（２）工程おける成膜温度をマンガン酸化物がシリケート化し得る温度以上とすることを特徴とする請求項１から請求項４のいずれか一項に記載のマンガン含有膜の形成方法。
  6. シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜の形成方法であって、
    （１） シリコンと酸素とを含む下地が形成された被処理体を熱処理し、前記下地をデガス処理する工程と、
    （２） マンガン化合物を含むガスを用いて、前記デガス処理された前記下地上に化学的気相成長により金属マンガン膜を成膜する工程と、
    （３） 還元性ガスを供給して形成された還元性雰囲気中で、前記金属マンガン膜が成膜された前記下地をアニールする工程と、を含み、
    前記（２）工程における成膜温度を前記（１）工程におけるデガス処理温度よりも高くし、
    前記（３）工程おけるアニール処理の温度をマンガン酸化物がシリケート化し得る温度とし、
    前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を形成することを特徴とするマンガン含有膜の形成方法。
  7. 前記還元性ガスは
    水素ガス
    一酸化炭素（ＣＯ）ガス
    アルデヒド（Ｒ−ＣＨＯ）ガス
    カルボン酸（Ｒ−ＣＯＯＨ）ガス
    のいずれか一つ、または複数から選ばれることを特徴とする請求項６に記載のマンガン含有膜の形成方法。
    （ただし、上記Ｒは、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基）
  8. 前記（３）工程おける前記アニール処理の温度を前記マンガン酸化物がシリケート化し得る温度以上とすることを特徴とする請求項６または請求項７に記載のマンガン含有膜の形成方法。
  9. 前記下地には前記シリコンおよび前記酸素に加え、水あるいは水素が含まれていることを特徴とする請求項１から請求項８のいずれか一項に記載のマンガン含有膜の形成方法。
  10. 前記（２）工程における成膜温度は、前記マンガン化合物ガスが熱分解する熱分解温度以上とすることを特徴とする請求項１から請求項９のいずれか一項に記載のマンガン含有膜の形成方法。
  11. 前記界面層の少なくとも一部は、前記下地側に形成されることを特徴とする請求項１から請求項１０のいずれか一項に記載のマンガン含有膜の形成方法。
  12. 前記マンガン化合物を含むガスは、
    シクロペンタジエニル系マンガン化合物ガス
    カルボニル系マンガン化合物ガス
    ベータジケトン系マンガン化合物ガス
    アミジネート系マンガン化合物ガス
    アミドアミノアルカン系マンガン化合物ガス
    のいずれか一つ、または複数から選ばれることを特徴とする請求項１から請求項１１のいずれか一項に記載のマンガン含有膜の形成方法。
  13. 前記シクロペンタジエニル系マンガン化合物ガスは、
    一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるマンガン化合物ガス
    であることを特徴とする請求項１２に記載のマンガン含有膜の形成方法。
    （ただし、上記Ｒは、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基）
  14. 前記カルボニル系マンガン化合物ガスは、
    Ｍｎ２（ＣＯ）１０
    （ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３
    （Ｃ５Ｈ５）Ｍｎ（ＣＯ）３
    （ＣＨ３）Ｍｎ（ＣＯ）５
    ３−（ｔ−ＢｕＡｌｌｙｌ）Ｍｎ（ＣＯ）４
    のいずれかであることを特徴とする請求項１２に記載のマンガン含有膜の形成方法。
  15. 前記ベータジケトン系マンガン化合物ガスは、
    Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２
    Ｍｎ（Ｃ１１Ｈ１９Ｏ２）３
    Ｍｎ（Ｃ５Ｈ７Ｏ２）２
    Ｍｎ（Ｃ５Ｈ７Ｏ２）３
    Ｍｎ（Ｃ５ＨＦ６Ｏ２）２
    Ｍｎ（Ｃ５ＨＦ６Ｏ２）３
    のいずれかであることを特徴とする請求項１２に記載のマンガン含有膜の形成方法。
  16. 前記アミジネート系マンガン化合物ガスは、
    一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるマンガン化合物ガスであることを特徴とする請求項１２に記載のマンガン含有膜の形成方法。
    （ただし、上記Ｒ１、Ｒ２、Ｒ３は、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基）
  17. 前記アミドアミノアルカン系マンガン化合物ガスは、
    一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるマンガン化合物ガスであることを特徴とする請求項１２に記載のマンガン含有膜の形成方法。
    （ただし、上記Ｒ１、Ｒ２は、−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基、上記Ｚは−ＣｎＨ２ｎ−（ｎは０以上の整数）で記述されるアルキレン基）
  18. 前記（２）の工程において成膜された前記金属マンガン膜上に、金属膜をさらに成膜する工程を具備することを特徴とする請求項１から請求項１７のいずれか一項に記載のマンガン含有膜の形成方法。
  19. 前記金属膜は、前記金属マンガン膜が成膜された前記被処理体を加熱し、前記金属膜をリフローさせながら成膜されることを特徴とする請求項１８に記載のマンガン含有膜の形成方法。
  20. 前記金属膜が成膜された前記被処理体を、還元性雰囲気中でアニールする工程、をさらに含むことを特徴とする請求項１８または請求項１９に記載のマンガン含有膜の形成方法。
  21. 前記金属膜は、銅を含むことを特徴とする請求項１８から請求項２０のいずれか一項に記載のマンガン含有膜の形成方法。
  22. シリコンおよび酸素を含む下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層を含む電子デバイスを製造する電子デバイスの製造方法であって、
    前記マンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層を、請求項１から請求項２１のいずれか一項に記載のマンガン含有膜の形成方法に従って形成することを特徴とする電子デバイスの製造方法。
  23. 前記マンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層が、導電性金属配線と前記下地としての層間絶縁膜との間に形成された前記導電性金属配線に含まれる金属の拡散を抑制するバリア膜であることを特徴とする請求項２２に記載の電子デバイスの製造方法。
  24. 前記導電性金属配線を構成する導電性金属が、銅、ルテニウム、コバルトよりなる群から選択される１つ以上の元素を含むことを特徴とする請求項２２または請求項２３に記載の電子デバイスの製造方法。
  25. シリコンと酸素とを含む下地の上にマンガン含有膜を形成するマンガン含有膜を形成する処理システムであって、
    シリコンと酸素とを含む下地を有した被処理体に対し、デガス処理をするデガス処理部と、
    前記デガス処理された前記被処理体に対し、金属マンガンを堆積し、金属マンガン膜を成膜する金属マンガン堆積処理部と、
    前記金属マンガン堆積処理された前記被処理体に対し、金属を堆積し、金属膜を成膜する金属堆積処理部と、を具備し、
    前記下地との界面に形成されたマンガンシリケートおよび／またはマンガン酸化物の膜からなる界面層とその上の金属マンガン膜とからなるマンガン含有膜を請求項１から請求項２１のいずれか一項に記載のマンガン含有膜の形成方法に従って形成することを特徴とする処理システム。
  26. 堆積される前記金属が複数種類あるとき、前記金属堆積処理部は、前記堆積される前記金属の種類毎に複数に分割されていることを特徴とする請求項２５に記載の処理システム。
  27. 前記デガス処理部と、前記金属マンガン堆積処理部とが、１つのデガスおよび金属マンガン堆積処理部として構成されていることを特徴とする請求項２５に記載の処理システム。
  28. 前記デガスおよび金属マンガン堆積処理部は、前記デガス処理と前記金属マンガン堆積処理とで設定温度は変えずに処理圧力を変え、前記デガス処理での前記被処理体の温度と、前記金属マンガン堆積処理での前記被処理体の温度とに、温度差をつけることを特徴とする請求項２７に記載の処理システム。
  29. 前記デガスおよび金属マンガン堆積処理部、および前記金属堆積処理部を各々複数備えていることを特徴とする請求項２７または請求項２８に記載の処理システム。
JP2012285441A 2012-12-27 2012-12-27 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法 Active JP6030439B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012285441A JP6030439B2 (ja) 2012-12-27 2012-12-27 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
TW102147516A TWI595108B (zh) 2012-12-27 2013-12-20 Method for forming manganese-containing film, processing system, manufacturing method of electronic component and electronic component
US14/139,089 US9153481B2 (en) 2012-12-27 2013-12-23 Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
KR1020130161197A KR101757021B1 (ko) 2012-12-27 2013-12-23 망간 함유막의 형성 방법, 처리 시스템, 전자 디바이스의 제조 방법 및 전자 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012285441A JP6030439B2 (ja) 2012-12-27 2012-12-27 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014125674A JP2014125674A (ja) 2014-07-07
JP6030439B2 true JP6030439B2 (ja) 2016-11-24

Family

ID=51016250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012285441A Active JP6030439B2 (ja) 2012-12-27 2012-12-27 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US9153481B2 (ja)
JP (1) JP6030439B2 (ja)
KR (1) KR101757021B1 (ja)
TW (1) TWI595108B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014141739A (ja) * 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
US10043709B2 (en) * 2014-11-07 2018-08-07 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
US10446496B2 (en) * 2016-02-17 2019-10-15 International Business Machines Corporation Self-forming barrier for cobalt interconnects
US10079208B2 (en) * 2016-07-28 2018-09-18 Globalfoundries Inc. IC structure with interface liner and methods of forming same
US10049974B2 (en) 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
KR102675758B1 (ko) * 2019-06-17 2024-06-18 다나카 기킨조쿠 고교 가부시키가이샤 유기 망간 화합물을 포함하는 화학 증착용 원료 및 해당 화학 증착용 원료를 사용한 화학 증착법
CN113088902B (zh) * 2021-04-12 2022-07-05 贵州大学 一种在原料氧化情况下制备单一相高锰硅薄膜的工艺方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2007308789A (ja) * 2006-04-19 2007-11-29 Tokyo Electron Ltd 成膜装置及び成膜方法
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
TWI325617B (en) 2006-12-18 2010-06-01 Chipmos Technologies Inc Chip package and method of manufacturing the same
CN102132398B (zh) 2008-03-21 2015-01-28 哈佛学院院长等 用于互连的自对准阻挡层
JP5417754B2 (ja) * 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
JP5307072B2 (ja) * 2009-06-17 2013-10-02 東京エレクトロン株式会社 金属酸化物膜の形成方法及び成膜装置
AU2010310750B2 (en) * 2009-10-23 2015-02-26 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
US9926639B2 (en) * 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
WO2012060428A1 (ja) * 2010-11-02 2012-05-10 宇部興産株式会社 （アミドアミノアルカン）金属化合物、及び当該金属化合物を用いた金属含有薄膜の製造方法
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法

Also Published As

Publication number Publication date
KR101757021B1 (ko) 2017-07-11
KR20140085329A (ko) 2014-07-07
JP2014125674A (ja) 2014-07-07
TWI595108B (zh) 2017-08-11
US9153481B2 (en) 2015-10-06
TW201441405A (zh) 2014-11-01
US20140183742A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
JP6030439B2 (ja) マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
US9136132B2 (en) Manganese metal film forming method, processing system, electronic device manufacturing method and electronic device
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US8440563B2 (en) Film forming method and processing system
JP5429078B2 (ja) 成膜方法及び処理システム
CN101421831B (zh) 半导体装置的制造方法
US20140084466A1 (en) Manganese silicate film forming method, processing system, semiconductor device manufacturing method and semiconductor device
US20150126027A1 (en) Method for manufacturing semiconductor device
JP6360276B2 (ja) 半導体装置、半導体装置の製造方法、半導体製造装置
KR101358114B1 (ko) 산화 망간막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP2014236192A (ja) 酸化マンガン膜の形成方法
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
KR20150005533A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치
JP7368394B2 (ja) ライナの不動態化および接着性改善のための金属ライナのジンケート処理およびドーピング
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
KR102059324B1 (ko) Cu막의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250