JP6029712B2 - アナログ回路における未知の回路部品の値を特定する方法 - Google Patents
アナログ回路における未知の回路部品の値を特定する方法 Download PDFInfo
- Publication number
- JP6029712B2 JP6029712B2 JP2015121725A JP2015121725A JP6029712B2 JP 6029712 B2 JP6029712 B2 JP 6029712B2 JP 2015121725 A JP2015121725 A JP 2015121725A JP 2015121725 A JP2015121725 A JP 2015121725A JP 6029712 B2 JP6029712 B2 JP 6029712B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unknown
- value
- identifying
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/80—Technologies aiming to reduce greenhouse gasses emissions common to all road transportation technologies
- Y02T10/82—Elements for improving aerodynamics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
22…ノード>Nを判定するステップ、
24…大規模回路であるとするステップ、
26…非線形部品があるかを判定するステップ、
28…小規模非線形であるとするステップ、
42…小規模線形であるとするステップ、
32…ネットワーク関数(入出力)が指示されるステップ、
34…記号解析法を選択するステップ、
36…記号式を出力するステップ、
38…関数解析するステップ、
40…入出力プロファイルを入力するステップ、
54…結果を出力するステップ。
Claims (15)
- プログラムされたプロセッサによってアナログ電子回路の電子シミュレーションを行う回路シミュレータにおいて、
前記回路シミュレータは、
前記プログラムされたプロセッサを使用することによって、未知の回路パラメータを含む前記回路シミュレータ内のアナログ回路のシミュレーションファイルを作成するステップと、
前記プログラムされたプロセッサを使用することによって、指定の入出力ピンに対する伝達関数を生成するステップと、
前記プログラムされたプロセッサを使用することによって、既知の入出力プロファイルにしたがって、未知の回路パラメータに対する前記伝達関数の解を求めるステップと、を含む処理を実行してアナログ回路中の未知の回路パラメータを特定する
ことを特徴とするアナログ回路における未知の回路部品の値を特定する方法。 - 前記解を求めるステップが、DC定常状態の条件で前記伝達関数の解を求めるステップを含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記伝達関数がラプラス伝達関数を含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記出力プロファイルが時間ドメイン内にある、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記出力プロファイルを周波数ドメインに変換するステップを含む、請求項4に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記変換するステップが、前記出力プロファイルに対してフーリエ変換を行うステップを含む、請求項5に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記出力プロファイルが周波数ドメイン内にある、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 数学的回路モデルを非線形回路部品に置き換えるステップを含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- DCモデル線形化を未知の部品に適用するステップを含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- アナログ回路の動作をシミュレートし、シミュレートされた出力プロファイルと前記既知の出力値との差が予め定められた誤差値未満であるかを判断することによって、未知の回路部品の値を確認するステップを含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記差が前記予め定められた誤差値よりも大きい場合、事前設定した量によって前記未知の回路部品の値を変更し、前記差が前記予め定められた誤差値未満になるまで、前記シミュレーションを反復的に繰り返す、請求項10に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 前記アナログ回路中の部品の数が事前設定した数を超える場合、前記アナログ回路を少なくとも2つのサブ回路に分割し、改訂節点解析法を使用して各サブ回路を解析する、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 各サブ回路に対して、前記改訂節点解析法によるデータを換算改訂節点解析方程式に変換するステップを含む、請求項12に記載のアナログ回路における未知の回路部品の値を特定する方法。
- 階層的中央ブロック解析を前記換算改訂節点解析方程式に適用するステップを含む、請求項13に記載のアナログ回路における未知の回路部品の値を特定する方法。
- パターン認識を使用して、類似のアナログ回路に関してデータベースを探索するステップを含む、請求項1に記載のアナログ回路における未知の回路部品の値を特定する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/311,809 | 2014-06-23 | ||
US14/311,809 US9697321B2 (en) | 2014-06-23 | 2014-06-23 | Method of identifying a value of an unknown circuit component in an analog circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016009491A JP2016009491A (ja) | 2016-01-18 |
JP6029712B2 true JP6029712B2 (ja) | 2016-11-24 |
Family
ID=54869888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015121725A Expired - Fee Related JP6029712B2 (ja) | 2014-06-23 | 2015-06-17 | アナログ回路における未知の回路部品の値を特定する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9697321B2 (ja) |
JP (1) | JP6029712B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11314907B2 (en) | 2016-08-26 | 2022-04-26 | Hitachi, Ltd. | Simulation including multiple simulators |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2983116B2 (ja) * | 1992-11-19 | 1999-11-29 | 三菱電機株式会社 | 回路シミュレーション装置 |
JP2001265848A (ja) * | 2000-03-22 | 2001-09-28 | Murata Mfg Co Ltd | デジタル回路のノイズ解析方法およびノイズ解析装置および記録媒体 |
JP2012150579A (ja) * | 2011-01-17 | 2012-08-09 | Taiyo Yuden Co Ltd | コンデンサの回路シミュレーションモデル及びその構築方法,回路シミュレーション方法及び回路シミュレータ |
WO2012138781A2 (en) * | 2011-04-04 | 2012-10-11 | Brookhaven Sciences Associates, Llc | Shaper design in cmos for high dynamic range |
US20120290282A1 (en) * | 2011-05-10 | 2012-11-15 | International Business Machines Corporation | Reachability analysis by logical circuit simulation for providing output sets containing symbolic values |
-
2014
- 2014-06-23 US US14/311,809 patent/US9697321B2/en active Active
-
2015
- 2015-06-17 JP JP2015121725A patent/JP6029712B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016009491A (ja) | 2016-01-18 |
US9697321B2 (en) | 2017-07-04 |
US20150370956A1 (en) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
İslamoğlu et al. | Artificial neural network assisted analog IC sizing tool | |
US11797732B2 (en) | Automated analog and mixed-signal circuit design and validation | |
WO2013190147A1 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
Fontana et al. | A new simulation program for analog circuits using symbolic analysis techniques | |
US8943450B1 (en) | Model based analog block coverage system | |
US7987439B2 (en) | Method and apparatus for analyzing circuit model by reduction and computer program product for analyzing the circuit model | |
EP3582153A1 (en) | Generating hybrid models of physical systems | |
Zhao et al. | Graph-grammar-based analog circuit topology synthesis | |
JP6029712B2 (ja) | アナログ回路における未知の回路部品の値を特定する方法 | |
Maricau et al. | Variability-aware reliability simulation of mixed-signal ICs with quasi-linear complexity | |
WO2022232678A1 (en) | Programmatic circuit partitioning and topology identification | |
US20170220726A1 (en) | Method and system for performing a design space exploration of a circuit | |
Taddiken et al. | Variation-and degradation-aware stochastic behavioral modeling of analog circuit components | |
US20160253439A1 (en) | Methods For Converting Circuits In Circuit Simulation Programs | |
US7970591B1 (en) | Using impedance (Z) parameters to augment circuit simulation | |
US8554529B2 (en) | Black box model for large signal transient integrated circuit simulation | |
Simcak et al. | The Algorithm for Systematic Formulation of State-Space Representation of Linear Circuits in the MATLAB Environment | |
WO2022232677A1 (en) | Automated analog and mixed-signal circuit design and validation | |
WO2022232679A1 (en) | Multi-algorithmic approach to represent highly non-linear high dimensional space | |
Ferreira et al. | Using genetic algorithm in functional verification to reach high level functional coverage | |
Chhabria et al. | RLC circuit simulation and Monte Carlo Analysis in MATLAB | |
Togawa et al. | A MATLAB graphical user interface for nonintrusive polynomial chaos theory | |
WO2022232680A1 (en) | Process aware compact representation of integrated circuits | |
Tarraf et al. | Modeling Circuits with Parameter Variation by ELSA: Eigenvalue Based Linear Hybrid System Abstraction | |
Hackl et al. | Python-LTSpice Framework for Multi-Objective EMC Filter Optimization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6029712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |