JP6026222B2 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP6026222B2
JP6026222B2 JP2012234050A JP2012234050A JP6026222B2 JP 6026222 B2 JP6026222 B2 JP 6026222B2 JP 2012234050 A JP2012234050 A JP 2012234050A JP 2012234050 A JP2012234050 A JP 2012234050A JP 6026222 B2 JP6026222 B2 JP 6026222B2
Authority
JP
Japan
Prior art keywords
wafer
along
planned
modified layer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012234050A
Other languages
Japanese (ja)
Other versions
JP2014086550A (en
Inventor
関家　一馬
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2012234050A priority Critical patent/JP6026222B2/en
Priority to TW102131520A priority patent/TWI574314B/en
Priority to KR1020130116074A priority patent/KR102001684B1/en
Priority to CN201310499177.6A priority patent/CN103779273B/en
Publication of JP2014086550A publication Critical patent/JP2014086550A/en
Application granted granted Critical
Publication of JP6026222B2 publication Critical patent/JP6026222B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法に関する。   The present invention relates to a wafer processing method for dividing a wafer in which devices are formed in a plurality of regions partitioned by a predetermined division line formed in a lattice pattern on the surface into individual devices along the predetermined division line.

半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。また、サファイア基板や炭化珪素基板の表面に窒化ガリウム系化合物半導体等が積層された光デバイスウエーハも分割予定ラインに沿って切断することにより個々の発光ダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。   In the semiconductor device manufacturing process, a plurality of regions are partitioned by division lines arranged in a lattice pattern on the surface of a substantially disc-shaped semiconductor wafer, and devices such as ICs and LSIs are formed in the partitioned regions. . Then, by cutting the semiconductor wafer along the planned dividing line, the region where the device is formed is divided to manufacture individual devices. In addition, an optical device wafer in which a gallium nitride compound semiconductor or the like is laminated on the surface of a sapphire substrate or a silicon carbide substrate is also divided into optical devices such as individual light-emitting diodes and laser diodes by cutting along the planned dividing line. Widely used in electrical equipment.

上述したウエーハを分割予定ラインに沿って分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法が試みられている。このレーザー加工方法を用いた分割方法は、ウエーハの一方の面側から内部に集光点を合わせてウエーハに対して透過性を有する波長のパルスレーザー光線を内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を連続的に形成し、この改質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、ウエーハを個々のデバイスに分割する技術である。（例えば、特許文献１参照。）   As a method of dividing the wafer along the planned dividing line, laser processing is performed by using a pulse laser beam having a wavelength that is transparent to the wafer, and irradiating the pulse laser beam with a focusing point inside the region to be divided. A method is being tried. The dividing method using this laser processing method is to align a condensing point from one side of the wafer inside and position a condensing point inside the pulse laser beam having a wavelength that is transparent to the wafer. Irradiate along the line, and continuously form a modified layer along the line to be divided inside the wafer, and apply external force along the line to be divided whose strength has decreased due to the formation of this modified layer. This is a technique for dividing a wafer into individual devices. (For example, refer to Patent Document 1.)

また、ウエーハの表面に保護部材を貼着し、ウエーハの裏面側からウエーハに対して透過性を有する波長のパルスレーザー光線を内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成した後、ウエーハの保護部材側を研削装置の保持手段によって保持し、研削砥石を回転しつつウエーハの裏面に押圧して研削し、ウエーハを所定の厚みに形成するとともに改質層が形成され強度が低下せしめられた分割予定ラインに沿って分割する方法が提案されている。（例えば、特許文献２参照。）   In addition, a protective member is attached to the front surface of the wafer, and a pulse laser beam having a wavelength that is transparent to the wafer is positioned from the back surface side of the wafer to irradiate the wafer along the planned dividing line with a condensing point positioned inside. After the modified layer is formed along the planned dividing line, the protective member side of the wafer is held by the holding means of the grinding device, and is ground by pressing the back surface of the wafer while rotating the grinding wheel. And a method of dividing along a planned dividing line in which the modified layer is formed and the strength is reduced. (For example, see Patent Document 2.)

特許第３４０８８０５号公報Japanese Patent No. 3408805 特許第３７６２４０９号公報Japanese Patent No. 3762409

上述した特許文献２に記載されたウエーハの分割方法は、内部に分割予定ラインに沿って改質層が形成されたウエーハに外力を付与してウエーハを個々のデバイスに分割する個別の分割工程が不要になるというメリットはあるが、研削中にウエーハが個々のデバイスに分割されるため、隣接するデバイスの角が擦れ合いデバイスが損傷するという問題がある。   The wafer dividing method described in Patent Document 2 described above includes an individual dividing step of dividing the wafer into individual devices by applying an external force to the wafer in which the modified layer is formed along the scheduled dividing line. Although there is a merit that it becomes unnecessary, since the wafer is divided into individual devices during grinding, there is a problem that the corners of adjacent devices rub against each other and the devices are damaged.

本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハに対して透過性を有する波長のパルスレーザー光線を内部に集光点を位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成した後、ウエーハの裏面を研削してウエーハを仕上がり厚みに形成するとともに個々のデバイスに分割する際に、隣接するデバイスの角が擦れ合ってデバイスを損傷させることがないウエーハの加工方法を提供することにある。   The present invention has been made in view of the above-mentioned facts, and its main technical problem is to irradiate a pulse laser beam having a wavelength having transparency to the wafer along the planned dividing line with a condensing point positioned inside, After the modified layer is formed along the planned dividing line inside the wafer, the back surface of the wafer is ground to form the wafer into a finished thickness, and when dividing into individual devices, the corners of adjacent devices rub against each other. Another object of the present invention is to provide a wafer processing method that does not damage the device.

上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って分割するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のレーザー光線を内部に集光点を合わせて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って破断起点となる改質層を形成する改質層形成工程と、
ウエーハの裏面を研削してウエーハを所定の厚みに形成するとともに改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する裏面研削工程と、を含み、
少なくとも該裏面研削工程を実施する前に、該裏面研削工程を実施する際の温度より低い温度に冷却された保護部材をウエーハの表面に貼着する保護部材貼着工程を実施し、
該裏面研削工程を実施する際に温度の上昇によって該保護部材が熱膨張することにより分割されたデバイスとデバイスとの間に隙間が形成され、隣接するデバイスの接触が抑制される、
ことを特徴とするウエーハの分割方法が提供される。 In order to solve the above-mentioned main technical problem, according to the present invention, a wafer in which a wafer in which devices are formed in a plurality of regions partitioned by lines to be divided formed on the surface in a grid pattern is divided along the lines to be divided. The processing method of
A laser beam having a wavelength that is transparent to the wafer is irradiated along the planned dividing line with a converging point inside, and a modified layer is formed inside the wafer to form a breakage starting point along the planned dividing line. A layer formation process;
Grinding the back surface of the wafer to form the wafer to a predetermined thickness, and forming a modified layer to divide the wafer into individual devices along the planned dividing line where the strength is reduced, and
Before carrying out at least the back grinding step, carry out a protective member sticking step for sticking the protective member cooled to a temperature lower than the temperature at the time of carrying out the back grinding step to the surface of the wafer,
When the back grinding process is performed, a gap is formed between the device and the device divided by thermal expansion of the protective member due to an increase in temperature, and contact between adjacent devices is suppressed.
A method of dividing a wafer is provided.

本発明によるウエーハの分割方法においては、ウエーハに対して透過性を有する波長のレーザー光線を内部に集光点を合わせて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って破断起点となる改質層を形成する改質層形成工程と、ウエーハの裏面を研削してウエーハを所定の厚みに形成するとともに改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する裏面研削工程とを含み、少なくとも裏面研削工程を実施する前に、裏面研削工程を実施する際の温度より低い温度に冷却された保護部材をウエーハの表面に貼着する保護部材貼着工程を実施し、裏面研削工程を実施する際に温度の上昇によって保護部材が熱膨張することにより分割されたデバイスとデバイスとの間に隙間が形成され、隣接するデバイスの接触が抑制されるので、デバイスの角同士が擦れ合うことがなく、従ってデバイスの角同士が擦れ合うことによるデバイスが損傷するという問題が解消する。   In the method for dividing a wafer according to the present invention, a laser beam having a wavelength that is transparent to the wafer is irradiated along a planned dividing line with a converging point inside, and fractured along the planned dividing line inside the wafer. A modified layer forming process for forming a modified layer as a starting point, and a dividing line in which the wafer is ground to a predetermined thickness by grinding the back surface of the wafer and the modified layer is formed to reduce the strength. Including a back grinding process for dividing into individual devices, and at least before performing the back grinding process, a protection member that is cooled to a temperature lower than the temperature at which the back grinding process is performed is attached to the surface of the wafer. When the member sticking process is performed and the back surface grinding process is performed, there is a gap between the devices divided by the thermal expansion of the protective member due to the temperature rise. Made is, the contact of the adjacent devices is suppressed, without corners between the device rubbing, thus the device according to the corner between the device rubbing is eliminated the problem that the damage.

本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。The perspective view of the semiconductor wafer as a wafer divided | segmented by the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における改質層形成工程を実施するためのレーザー加工装置の要部斜視図。The principal part perspective view of the laser processing apparatus for implementing the modified layer formation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における改質層形成行程の説明図。Explanatory drawing of the modified layer formation process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における保護部材貼着工程を示す説明図。Explanatory drawing which shows the protection member sticking process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における裏面研削工程を実施するための研削装置の要部斜視図および要部側面図。The principal part perspective view and principal part side view of the grinding apparatus for implementing the back surface grinding process in the processing method of the wafer by this invention. 本発明によるウエーハの加工方法における裏面研削工程においてデバイス間に形成される隙間の説明図。Explanatory drawing of the clearance gap formed between devices in the back surface grinding process in the processing method of the wafer by this invention.

以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.

図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、直径が１００mmで厚みが例えば６００μmのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。なお、分割予定ライン２１と隣接する分割予定ライン２１との間隔は、５mmに設定されている。以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。   FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. A semiconductor wafer 2 shown in FIG. 1 is made of a silicon wafer having a diameter of 100 mm and a thickness of, for example, 600 μm. A plurality of division lines 21 are formed in a lattice shape on the surface 2a, and the plurality of division lines are formed. Devices 22 such as ICs and LSIs are formed in a plurality of regions partitioned by 21. The interval between the planned division line 21 and the adjacent planned division line 21 is set to 5 mm. Hereinafter, a wafer processing method for dividing the semiconductor wafer 2 into the individual devices 22 along the planned division line 21 will be described.

先ず、半導体ウエーハ２に対して透過性を有する波長のレーザー光線を内部に集光点を合わせて分割予定ライン２１に沿って照射し、半導体ウエーハ２の内部に分割予定ライン２１に沿って破断起点となる改質層を形成する改質層形成工程を実施する。この改質層形成工程は、図２に示すレーザー加工装置３を用いて実施する。図２に示すレーザー加工装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段３２と、チャックテーブル３１上に保持された被加工物を撮像する撮像手段３３を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図２において矢印Ｘで示す加工送り方向および矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。   First, a laser beam having a wavelength that is transmissive to the semiconductor wafer 2 is irradiated along the planned division line 21 with a converging point inside, and a fracture start point along the planned division line 21 inside the semiconductor wafer 2. A modified layer forming step for forming a modified layer is performed. This modified layer forming step is performed using a laser processing apparatus 3 shown in FIG. The laser processing apparatus 3 shown in FIG. 2 has a chuck table 31 that holds a workpiece, laser beam irradiation means 32 that irradiates the workpiece held on the chuck table 31 with a laser beam, and a chuck table 31 that holds the workpiece. An image pickup means 33 for picking up an image of the processed workpiece is provided. The chuck table 31 is configured to suck and hold a workpiece, and can be moved in a machining feed direction indicated by an arrow X and an index feed direction indicated by an arrow Y in FIG. Yes.

上記レーザー光線照射手段３２は、実質上水平に配置された円筒形状のケーシング３２１を含んでいる。ケーシング３２１内には図示しないＹＡＧレーザー発振器或いはＹＶＯ４レーザー発振器からなるパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング３２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器３２２が装着されている。   The laser beam irradiation means 32 includes a cylindrical casing 321 arranged substantially horizontally. In the casing 321, a pulse laser beam oscillation means having a pulse laser beam oscillator or a repetition frequency setting means (not shown) composed of a YAG laser oscillator or a YVO4 laser oscillator is arranged. A condenser 322 for condensing the pulse laser beam oscillated from the pulse laser beam oscillating means is attached to the tip of the casing 321.

上記レーザー光線照射手段３２を構成するケーシング３２１の先端部に装着された撮像手段３３は、図示の実施形態においては可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。   In the illustrated embodiment, the imaging means 33 mounted on the tip of the casing 321 constituting the laser beam irradiation means 32 is configured to emit infrared rays to the workpiece in addition to a normal imaging element (CCD) that captures an image with visible light. Infrared illumination means for irradiating, an optical system for capturing infrared light emitted by the infrared illumination means, an image pickup device (infrared CCD) for outputting an electrical signal corresponding to the infrared light captured by the optical system, and the like Then, the captured image signal is sent to a control means (not shown).

上述したレーザー加工装置３を用いて実施する改質層形成工程について、図３を参照して説明する。
この改質層形成工程は、先ず上述した図２に示すレーザー加工装置３のチャックテーブル３１上に半導体ウエーハ２の表面２a側を載置する。そして、図示しない吸引手段を作動することにより、チャックテーブル３１上に半導体ウエーハ２を吸引保持する（ウエーハ保持工程）。従って、チャックテーブル３１上に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない加工送り手段によって撮像手段３３の直下に位置付けられる。 The modified layer forming process performed using the laser processing apparatus 3 described above will be described with reference to FIG.
In this modified layer forming step, first, the surface 2a side of the semiconductor wafer 2 is placed on the chuck table 31 of the laser processing apparatus 3 shown in FIG. Then, the semiconductor wafer 2 is sucked and held on the chuck table 31 by operating a suction means (not shown) (wafer holding step). Therefore, the back surface 2b of the semiconductor wafer 2 held on the chuck table 31 is on the upper side. In this manner, the chuck table 31 that sucks and holds the semiconductor wafer 2 is positioned directly below the imaging unit 33 by a processing feed unit (not shown).

チャックテーブル３１が撮像手段３３の直下に位置付けられると、撮像手段３３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段３３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２１と、分割予定ライン２１に沿ってレーザー光線を照射するレーザー光線照射手段３２の集光器３２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ２の分割予定ライン２１が形成されている表面２ａは下側に位置しているが、撮像手段３３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、裏面２ｂから透かして分割予定ライン２１を撮像することができる。   When the chuck table 31 is positioned immediately below the image pickup means 33, an alignment operation for detecting a processing region to be laser processed of the semiconductor wafer 2 is executed by the image pickup means 33 and a control means (not shown). That is, the image pickup means 33 and the control means (not shown) include the division line 21 formed in a predetermined direction of the semiconductor wafer 2, and the condenser 322 of the laser beam irradiation means 32 that irradiates the laser beam along the division line 21. Image processing such as pattern matching is performed to align the laser beam, and alignment of the laser beam irradiation position is performed. In addition, alignment of the laser beam irradiation position is similarly performed on the division line 21 formed in the semiconductor wafer 2 and extending in a direction orthogonal to the predetermined direction. At this time, the surface 2a on which the division line 21 of the semiconductor wafer 2 is formed is located on the lower side, but the imaging means 33 corresponds to the infrared illumination means, the optical system for capturing infrared rays and the infrared rays as described above. Since the image pickup device is provided with an image pickup device (infrared CCD) or the like that outputs an electric signal, the division planned line 21 can be picked up through the back surface 2b.

以上のようにしてチャックテーブル３１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図３の（ａ）で示すようにチャックテーブル３１をレーザー光線を照射するレーザー光線照射手段３２の集光器３２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図３の（ａ）において左端）をレーザー光線照射手段３２の集光器３２２の直下に位置付ける。次に、集光器３２２から照射されるパルスレーザー光線の集光点Ｐを半導体ウエーハ２の厚み方向中央部に合わせる。そして、集光器３２２からシリコンウエーハに対して透過性を有する波長のパルスレーザー光線を照射しつつチャックテーブル３１を図３の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、図３の（ｂ）で示すようにレーザー光線照射手段３２の集光器３２２の照射位置が分割予定ライン２１の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル３１の移動を停止する。この結果、半導体ウエーハ２の内部には、分割予定ライン２１に沿って改質層２１０が形成される。   If the division line 21 formed on the semiconductor wafer 2 held on the chuck table 31 is detected and the laser beam irradiation position is aligned as shown above, it is shown in FIG. In this way, the chuck table 31 is moved to the laser beam irradiation region where the condenser 322 of the laser beam irradiation means 32 for irradiating the laser beam is located, and one end (the left end in FIG. 3A) of the predetermined division line 21 is irradiated with the laser beam. Positioned directly below the light collector 322 of the means 32. Next, the condensing point P of the pulse laser beam irradiated from the condenser 322 is aligned with the central portion in the thickness direction of the semiconductor wafer 2. The chuck table 31 is moved at a predetermined feed speed in the direction indicated by the arrow X1 in FIG. 3A while irradiating a pulsed laser beam having a wavelength that is transmissive to the silicon wafer from the condenser 322. Then, as shown in FIG. 3B, when the irradiation position of the condenser 322 of the laser beam irradiation means 32 reaches the position of the other end of the planned dividing line 21, the irradiation of the pulse laser beam is stopped and the chuck table 31 is stopped. Stop moving. As a result, the modified layer 210 is formed along the planned division line 21 inside the semiconductor wafer 2.

上記改質層形成工程における加工条件は、例えば次のように設定されている。
光源 ；ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４レーザー
波長 ；１０６４ｎｍのパルスレーザー
繰り返し周波数 ；１００ｋＨｚ
平均出力 ；１Ｗ
集光スポット径 ；φ１μｍ
加工送り速度 ；１００ｍｍ／秒 The processing conditions in the modified layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser wavelength: 1064 nm pulse laser repetition frequency: 100 kHz
Average output: 1W
Condensing spot diameter: φ1μm
Processing feed rate: 100 mm / sec

上述したように所定の分割予定ライン２１に沿って上記改質層形成工程を実施したら、チャックテーブル３１を矢印Ｙで示す方向に半導体ウエーハ２に形成された分割予定ライン２１の間隔だけ割り出し移動し（割り出し工程）、上記改質層形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２１に沿って上記改質層形成工程を実施したならば、チャックテーブル３１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２１に対して直交する方向に延びる分割予定ライン２１に沿って上記改質層形成工程を実行する。   As described above, when the modified layer forming step is performed along the predetermined division line 21, the chuck table 31 is indexed and moved in the direction indicated by the arrow Y by the interval of the division line 21 formed on the semiconductor wafer 2. (Indexing step), the modified layer forming step is performed. If the modified layer forming process is performed along all the planned dividing lines 21 formed in the predetermined direction as described above, the chuck table 31 is rotated 90 degrees to form the divided layers formed in the predetermined direction. The modified layer forming step is performed along the planned division line 21 extending in a direction orthogonal to the planned line 21.

上述した改質層形成工程を実施したならば、図示の実施形態においては、後述する裏面研削工程を実施する際の温度より低い温度に冷却された保護部材を半導体ウエーハ２の表面に貼着する保護部材貼着工程を実施する。図４に示すように半導体ウエーハ２の表面２aに例えば３℃の部屋で３℃に冷却された保護部材としての保護テープ４を貼着する。なお、保護テープ４は、熱膨張係数が大きい樹脂例えば低密度ポリエチレン(LDPE)や塩化ビニール(p-PVC)等の樹脂シートを用いることができる。このような保護テープ４は、図示の実施形態においては直径が１００mm、厚みが５０μmで表面にアクリル系の粘着剤が塗布されている。   If the above-described modified layer forming step is performed, in the illustrated embodiment, the protective member cooled to a temperature lower than the temperature at the time of performing the back grinding step described later is attached to the surface of the semiconductor wafer 2. A protective member sticking process is carried out. As shown in FIG. 4, a protective tape 4 as a protective member cooled to 3 ° C. in a room of 3 ° C., for example, is attached to the surface 2a of the semiconductor wafer 2. The protective tape 4 may be made of a resin having a large thermal expansion coefficient, for example, a resin sheet such as low density polyethylene (LDPE) or vinyl chloride (p-PVC). In the illustrated embodiment, such a protective tape 4 has a diameter of 100 mm and a thickness of 50 μm, and an acrylic adhesive is applied to the surface.

次に、表面に保護テープ４が貼着された半導体ウエーハ２の裏面を研削し、半導体ウエーハ２を所定の厚み（例えば１００μm）に形成するとともに破断起点となる改質層が形成された分割予定ライン２１に沿って個々のデバイスに分割する裏面研削工程を実施する。この裏面研削工程は、図５の(a)に示す研削装置５を用いて実施する。図５に示す研削装置５は、被加工物を保持する保持手段としてのチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を研削する研削手段５２を具備している。チャックテーブル５１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図５において矢印５１aで示す方向に回転せしめられる。研削手段５２は、スピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル５２２と、該回転スピンドル５２２の下端に装着されたマウンター５２３と、該マウンター５２３の下面に取り付けられた研削ホイール５２４とを具備している。この研削ホイール５２４は、円環状の基台５２５と、該基台５２５の下面に環状に装着された研削砥石５２６とからなっており、基台５２５がマウンター５２３の下面に締結ボルト５２７によって取り付けられている。   Next, the rear surface of the semiconductor wafer 2 having the protective tape 4 attached to the front surface is ground to form the semiconductor wafer 2 to a predetermined thickness (for example, 100 μm) and to be divided in which a modified layer serving as a fracture starting point is formed. A back grinding process for dividing the device into individual devices along the line 21 is performed. This back grinding process is carried out using a grinding apparatus 5 shown in FIG. A grinding apparatus 5 shown in FIG. 5 includes a chuck table 51 as a holding unit that holds a workpiece, and a grinding unit 52 that grinds the workpiece held on the chuck table 51. The chuck table 51 is configured to suck and hold the workpiece on the upper surface, and is rotated in a direction indicated by an arrow 51a in FIG. 5 by a rotation driving mechanism (not shown). The grinding means 52 includes a spindle housing 521, a rotating spindle 522 that is rotatably supported by the spindle housing 521 and rotated by a rotation driving mechanism (not shown), a mounter 523 attached to the lower end of the rotating spindle 522, and the mounter And a grinding wheel 524 attached to the lower surface of 523. The grinding wheel 524 includes an annular base 525 and a grinding wheel 526 that is annularly attached to the lower surface of the base 525, and the base 525 is attached to the lower surface of the mounter 523 with fastening bolts 527. ing.

上述した研削装置５を用いて上記裏面研削工程を実施するには、図５に示すようにチャックテーブル５１の上面（保持面）に半導体ウエーハ２の表面に貼着されている保護テープ４側を載置する。そして、図示しない吸引手段によってチャックテーブル５１上に半導体ウエーハ２を保護テープ４を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにチャックテーブル５１上に半導体ウエーハ２を保護テープ４を介して吸引保持したならば、チャックテーブル５１を図５において矢印５１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段５２の研削ホイール５２４を図５において矢印５２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図５の(b)に示すように研削砥石５２６を被加工面である半導体ウエーハ２の裏面２bに接触せしめ、研削ホイール５２４を矢印５２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル５１の保持面に対し垂直な方向）に所定量研削送りする。この裏面研削工程においては、研削砥石５２６による研削部に例えば２３℃の研削水が供給される。この結果、半導体ウエーハ２の裏面２bが研削されて半導体ウエーハ２は所定の厚み（例えば１００μm）に形成されるとともに、改質層２１０が形成され強度が低下せしめられた分割予定ライン２１に沿って個々のデバイス２２に分割される。この裏面研削工程においては、半導体ウエーハ２に例えば２３℃の研削水が供給されるので、３℃に冷却された状態で半導体ウエーハ２の表面に貼着された保護テープ４が熱膨張して、分割されたデバイス２２とデバイス２２との間に隙間が形成される。   In order to carry out the back surface grinding process using the grinding device 5 described above, the side of the protective tape 4 attached to the surface of the semiconductor wafer 2 is attached to the upper surface (holding surface) of the chuck table 51 as shown in FIG. Place. Then, the semiconductor wafer 2 is sucked and held on the chuck table 51 by the suction means (not shown) via the protective tape 4 (wafer holding step). Accordingly, the back surface 2b of the semiconductor wafer 2 held on the chuck table 51 is on the upper side. When the semiconductor wafer 2 is sucked and held on the chuck table 51 via the protective tape 4 in this way, the grinding wheel of the grinding means 52 is rotated while the chuck table 51 is rotated in the direction indicated by the arrow 51a in FIG. 5 is rotated in the direction indicated by the arrow 524a in FIG. 5 at, for example, 6000 rpm, and the grinding wheel 526 is brought into contact with the back surface 2b of the semiconductor wafer 2 as the processing surface as shown in FIG. As shown by an arrow 524b, a predetermined amount is ground and fed at a grinding feed rate of 1 μm / second, for example, downward (in a direction perpendicular to the holding surface of the chuck table 51). In this back grinding process, for example, 23 ° C. grinding water is supplied to a grinding portion by the grinding wheel 526. As a result, the back surface 2b of the semiconductor wafer 2 is ground to form the semiconductor wafer 2 with a predetermined thickness (for example, 100 μm), and along the scheduled division line 21 in which the modified layer 210 is formed and the strength is reduced. Divided into individual devices 22. In this back surface grinding process, for example, 23 ° C. grinding water is supplied to the semiconductor wafer 2, so that the protective tape 4 adhered to the surface of the semiconductor wafer 2 in a state cooled to 3 ° C. is thermally expanded, A gap is formed between the divided device 22 and the device 22.

ここで、上記保護テープ４として低密度ポリエチレン(LDPE)を用いた場合の上記裏面研削工程において保護テープ４の熱膨張によりデバイス２２とデバイス２２との間に形成される隙間について説明する。低密度ポリエチレン(LDPE)の熱膨張係数は２００×１０-６K-１であるので、温度が３℃から２３℃まで上昇すると、半導体ウエーハ２の直径が１００mmであることから半導体ウエーハ２が貼着された領域においては４００μm伸びることになる。一方、半導体ウエーハ２に形成されたデバイス２２（５mm角）は直径領域で２０個存在するので、図６に示すようにデバイス２２とデバイス２２との間に形成される隙間(S)は略２０μmとなる。なお、シリコンの熱膨張係数は３．０×１０-６K-１であることから温度が３℃から２３℃まで上昇してもデバイス２２は０．３μmしか膨張しない。このように、上記裏面研削工程においては保護テープ４の熱膨張によりデバイス２２とデバイス２２との間に隙間(S)が形成され、隣接するデバイス２２の接触が抑制されるので、半導体ウエーハ２が個々のデバイス２２に分割された後において所定の厚み（例えば１００μm）に形成するために研削砥石５２６による研削が継続されてもデバイス２２の角同士が擦れ合うことがなく、従ってデバイス２２の角同士が擦れ合うことによるデバイスが損傷するという問題が解消する。 Here, the gap formed between the device 22 and the device 22 by the thermal expansion of the protective tape 4 in the back grinding process when low density polyethylene (LDPE) is used as the protective tape 4 will be described. Since the thermal expansion coefficient of low density polyethylene (LDPE) is 200 × 10 −6 K −1 , when the temperature rises from 3 ° C. to 23 ° C., the diameter of the semiconductor wafer 2 is 100 mm. In the applied region, it will extend by 400 μm. On the other hand, since there are 20 devices 22 (5 mm square) formed in the semiconductor wafer 2 in the diameter region, the gap (S) formed between the devices 22 and 22 as shown in FIG. It becomes. Since the thermal expansion coefficient of silicon is 3.0 × 10 −6 K −1 , the device 22 expands only 0.3 μm even when the temperature rises from 3 ° C. to 23 ° C. In this way, in the back grinding step, a gap (S) is formed between the device 22 and the device 22 due to the thermal expansion of the protective tape 4 and the contact between the adjacent devices 22 is suppressed. After being divided into the individual devices 22, even if grinding with the grinding wheel 526 is continued to form a predetermined thickness (for example, 100 μm), the corners of the devices 22 do not rub against each other. The problem of damaging the device due to rubbing is eliminated.

以上、本発明を図示の実施形態に基づいて説明したが、本発明は図示の実施形態のみに限定されるものではなく本発明の趣旨の範囲で種々の変形は可能である。例えば、上述した実施形態においては改質層形成工程を実施した後に保護部材貼着工程を実施する例について説明したが、改質層形成工程を実施する前に保護部材貼着工程を実施してもよい。この場合、改質層形成工程を実施する前にウエーハの表面に例えば３℃に冷却された保護部材を貼着し、例えば３℃に冷却された部屋で改質層形成工程を実施する。   Although the present invention has been described based on the illustrated embodiment, the present invention is not limited to the illustrated embodiment, and various modifications are possible within the scope of the gist of the present invention. For example, in the above-described embodiment, the example in which the protective member attaching step is performed after the modified layer forming step has been described, but the protective member attaching step is performed before the modified layer forming step is performed. Also good. In this case, a protective member cooled to, for example, 3 ° C. is attached to the surface of the wafer before the modified layer forming step is performed, and the modified layer forming step is performed in a room cooled to, for example, 3 ° C.

２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３：レーザー加工装置
３１：レーザー加工装置のチャックテーブル
３２：レーザー光線照射手段
３２２：集光器
４：保護テープ
５：研削装置
５１：研削装置のチャックテーブル
５２：研削手段
５２４：研削ホイール 2: Semiconductor wafer 21: Planned division line 22: Device 3: Laser processing device 31: Chuck table of laser processing device 32: Laser beam irradiation means 322: Concentrator 4: Protection tape 5: Grinding device 51: Chuck table of grinding device 52: Grinding means 524: Grinding wheel

Claims (1)

表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って分割するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のレーザー光線を内部に集光点を合わせて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って破断起点となる改質層を形成する改質層形成工程と、
ウエーハの裏面を研削してウエーハを所定の厚みに形成するとともに改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する裏面研削工程と、を含み、
少なくとも該裏面研削工程を実施する前に、該裏面研削工程を実施する際の温度より低い温度に冷却された保護部材をウエーハの表面に貼着する保護部材貼着工程を実施し、
該裏面研削工程を実施する際に温度の上昇によって該保護部材が熱膨張することにより分割されたデバイスとデバイスとの間に隙間が形成され、隣接するデバイスの接触が抑制される、
ことを特徴とするウエーハの分割方法。 A wafer processing method for dividing a wafer in which a device is formed in a plurality of regions partitioned by division planned lines formed in a lattice shape on the surface along the planned division lines,
A laser beam having a wavelength that is transparent to the wafer is irradiated along the planned dividing line with a converging point inside, and a modified layer is formed inside the wafer to form a breakage starting point along the planned dividing line. A layer formation process;
Grinding the back surface of the wafer to form the wafer to a predetermined thickness, and forming a modified layer to divide the wafer into individual devices along the planned dividing line where the strength is reduced, and
Before carrying out at least the back grinding step, carry out a protective member sticking step for sticking the protective member cooled to a temperature lower than the temperature at the time of carrying out the back grinding step to the surface of the wafer,
When the back grinding process is performed, a gap is formed between the device and the device divided by thermal expansion of the protective member due to an increase in temperature, and contact between adjacent devices is suppressed.
A wafer dividing method characterized by the above.
JP2012234050A 2012-10-23 2012-10-23 Wafer processing method Active JP6026222B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012234050A JP6026222B2 (en) 2012-10-23 2012-10-23 Wafer processing method
TW102131520A TWI574314B (en) 2012-10-23 2013-09-02 Wafer processing method
KR1020130116074A KR102001684B1 (en) 2012-10-23 2013-09-30 Wafer machining method
CN201310499177.6A CN103779273B (en) 2012-10-23 2013-10-22 The processing method of chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012234050A JP6026222B2 (en) 2012-10-23 2012-10-23 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2014086550A JP2014086550A (en) 2014-05-12
JP6026222B2 true JP6026222B2 (en) 2016-11-16

Family

ID=50571378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012234050A Active JP6026222B2 (en) 2012-10-23 2012-10-23 Wafer processing method

Country Status (4)

Country Link
JP (1) JP6026222B2 (en)
KR (1) KR102001684B1 (en)
CN (1) CN103779273B (en)
TW (1) TWI574314B (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095521B2 (en) * 2013-08-20 2017-03-15 株式会社ディスコ Split method
JP6295154B2 (en) * 2014-07-18 2018-03-14 株式会社ディスコ Wafer dividing method
JP2016115800A (en) * 2014-12-15 2016-06-23 株式会社ディスコ Processing method for wafer
JP2016119370A (en) * 2014-12-19 2016-06-30 株式会社ディスコ Wafer processing method
JP6395613B2 (en) * 2015-01-06 2018-09-26 株式会社ディスコ Wafer generation method
JP6478821B2 (en) * 2015-06-05 2019-03-06 株式会社ディスコ Wafer generation method
JP6705129B2 (en) * 2015-06-29 2020-06-03 三星ダイヤモンド工業株式会社 How to break the board
JP6300763B2 (en) * 2015-08-03 2018-03-28 株式会社ディスコ Workpiece processing method
JP2017038030A (en) * 2015-08-14 2017-02-16 株式会社ディスコ Wafer processing method and electronic device
JP2017126725A (en) * 2016-01-15 2017-07-20 株式会社ディスコ Processing method for wafers
JP6980444B2 (en) * 2017-07-28 2021-12-15 浜松ホトニクス株式会社 Manufacturing method of laminated element
JP7373267B2 (en) * 2018-03-29 2023-11-02 リンテック株式会社 Manufacturing method of individual pieces
JP7195758B2 (en) * 2018-04-19 2022-12-26 株式会社ディスコ SAW device manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4821422B1 (en) * 1969-03-12 1973-06-28
JP3410371B2 (en) * 1998-08-18 2003-05-26 リンテック株式会社 Surface protection sheet for wafer back grinding and method of using the same
JP3906962B2 (en) * 2000-08-31 2007-04-18 リンテック株式会社 Manufacturing method of semiconductor device
JP3408805B2 (en) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 Cutting origin region forming method and workpiece cutting method
JP4109823B2 (en) * 2000-10-10 2008-07-02 株式会社東芝 Manufacturing method of semiconductor device
JP3544362B2 (en) * 2001-03-21 2004-07-21 リンテック株式会社 Method for manufacturing semiconductor chip
JP3612317B2 (en) * 2001-11-30 2005-01-19 株式会社東芝 Manufacturing method of semiconductor device
JP3762409B2 (en) * 2002-03-12 2006-04-05 浜松ホトニクス株式会社 Substrate dividing method
JP2004146727A (en) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd Transferring method of wafer
JP4809632B2 (en) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2007235008A (en) * 2006-03-03 2007-09-13 Denso Corp Dividing method for wafer, and chip
JP2007266557A (en) * 2006-03-30 2007-10-11 Renesas Technology Corp Method of manufacturing semiconductor device
JP2012089709A (en) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd Method for dividing workpiece
JP5733954B2 (en) * 2010-11-15 2015-06-10 株式会社ディスコ Method for dividing optical device wafer
JP5953645B2 (en) * 2010-11-16 2016-07-20 株式会社東京精密 Semiconductor substrate cutting method and semiconductor substrate cutting apparatus

Also Published As

Publication number Publication date
KR102001684B1 (en) 2019-07-18
CN103779273B (en) 2018-01-23
TW201419392A (en) 2014-05-16
CN103779273A (en) 2014-05-07
TWI574314B (en) 2017-03-11
JP2014086550A (en) 2014-05-12
KR20140051772A (en) 2014-05-02

Similar Documents

Publication Publication Date Title
JP6026222B2 (en) Wafer processing method
JP6062287B2 (en) Wafer processing method
JP4733934B2 (en) Wafer processing method
JP5443104B2 (en) Wafer processing method
JP4769560B2 (en) Wafer division method
JP6147982B2 (en) Wafer processing method
JP2006229021A (en) Wafer dividing method
KR20140126247A (en) Wafer machining method
JP2005203541A (en) Laser-processing method for wafer
JP2009206162A (en) Method of dividing wafer
JP2008294191A (en) Wafer dividing method
JP2007157887A (en) Wafer-dividing method
JP6189066B2 (en) Wafer processing method
JP2010050324A (en) Method of processing optical device wafer
JP2011035253A (en) Method of processing wafer
JP2005332841A (en) Method of dividing wafer
JP2012049164A (en) Method for manufacturing light-emitting device
JP2006040988A (en) Wafer dividing method and apparatus thereof
JP2005222989A (en) Method for dividing wafer
JP4402974B2 (en) Wafer division method
JP2012160515A (en) Workpiece processing method
JP2014011381A (en) Wafer processing method
JP2014013807A (en) Wafer processing method
JP6235396B2 (en) Wafer processing method
JP2005223283A (en) Method for dividing wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161012

R150 Certificate of patent or registration of utility model

Ref document number: 6026222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250