JP6024408B2 - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP6024408B2
JP6024408B2 JP2012251274A JP2012251274A JP6024408B2 JP 6024408 B2 JP6024408 B2 JP 6024408B2 JP 2012251274 A JP2012251274 A JP 2012251274A JP 2012251274 A JP2012251274 A JP 2012251274A JP 6024408 B2 JP6024408 B2 JP 6024408B2
Authority
JP
Japan
Prior art keywords
comparator
output
voltage
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012251274A
Other languages
Japanese (ja)
Other versions
JP2014099095A (en
Inventor
陽一 高野
陽一 高野
忠平 寺田
忠平 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2012251274A priority Critical patent/JP6024408B2/en
Publication of JP2014099095A publication Critical patent/JP2014099095A/en
Application granted granted Critical
Publication of JP6024408B2 publication Critical patent/JP6024408B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、ソフトスタート回路と電流ブースト回路とを有する電源回路に関する。   The present invention relates to a power supply circuit having a soft start circuit and a current boost circuit.

従来から、出力の過渡応答特性を改善する機能を有する電源回路が知られている。図１は、従来の電源回路を示す第一の図である。   Conventionally, a power supply circuit having a function of improving output transient response characteristics is known. FIG. 1 is a first diagram showing a conventional power supply circuit.

図１に示す従来の電源回路１０は、定電流源１１、定電圧源１２、アンプ１３、バイアスブースト回路１４、スイッチング素子Ｍ１，Ｍ２、抵抗Ｒ１，Ｒ２、ＶＤＤ端子、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子を有する。   1 includes a constant current source 11, a constant voltage source 12, an amplifier 13, a bias boost circuit 14, switching elements M1 and M2, resistors R1 and R2, a VDD terminal, a CE terminal, a GND terminal, and Vout. It has a terminal.

電源回路１０において、ＣＥ端子にハイレベル（Ｈレベル）の信号が入力されると、アンプ１３には定電圧源１２が生成する基準電圧Ｖｒｅｆと、Ｖｏｕｔ端子の電圧を抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧Ｖｆｂとが入力される。アンプ１３の出力は、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回ると反転し、スイッチング素子Ｍ１，Ｍ２がオンされる。   In the power supply circuit 10, when a high level (H level) signal is input to the CE terminal, the amplifier 13 divides the reference voltage Vref generated by the constant voltage source 12 and the voltage at the Vout terminal by resistors R1 and R2. The feedback voltage Vfb is input. The output of the amplifier 13 is inverted when the feedback voltage Vfb exceeds the reference voltage Vref, and the switching elements M1 and M2 are turned on.

スイッチング素子Ｍ１，Ｍ２がオンされると、バイアスブースト回路１４は、出力電流Ｉｏｕｔに対応した電流Ｉｏｕｔ′を検出する。バイアスブースト回路１４は、電流Ｉｏｕｔ′が自身の内部に設定された閾値電流を越えたとき、ブースト電流を増加させて出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔを持ち上げる。電源回路１０では、この構成により出力の過渡応答性を改善している。特許文献１には、過渡応答性を改善する回路が記載されている。   When the switching elements M1 and M2 are turned on, the bias boost circuit 14 detects a current Iout ′ corresponding to the output current Iout. The bias boost circuit 14 increases the boost current and raises the output current Iout and the output voltage Vout when the current Iout ′ exceeds a threshold current set therein. In the power supply circuit 10, this structure improves the transient response of the output. Patent Document 1 describes a circuit that improves transient response.

また従来では、電気機器に電源を投入したときに一時的に流れる突入電流を抑制するソフトスタート回路が知られている。特許文献２には、ソフトスタートがかかるレギュレータが記載されている。   Conventionally, a soft start circuit that suppresses an inrush current that temporarily flows when power is supplied to an electrical device is known. Patent Document 2 describes a regulator that is soft-started.

図２は、従来の電源回路を示す第二の図である。図２に示す電源回路２０では、バイアスブースト回路１４とソフトスタート回路１５とを組み合わせている。電源回路２０における起動時の出力電流Ｉｏｕｔ（突入電流）は、ソフトスタート回路１５に設定される立ち上がり時間をｔ、Ｖｏｕｔ端子に接続された出力コンデンサをＣｏｕｔとすると、以下の式で示される。   FIG. 2 is a second diagram showing a conventional power supply circuit. In the power supply circuit 20 shown in FIG. 2, the bias boost circuit 14 and the soft start circuit 15 are combined. The output current Iout (inrush current) at the time of start-up in the power supply circuit 20 is expressed by the following equation, where t is the rise time set in the soft start circuit 15 and Cout is the output capacitor connected to the Vout terminal.

Ｉｏｕｔ（ｔ）＝（Ｃｏｕｔ×Ｖｏｕｔ）／ｔ
電源回路２０では、出力電流Ｉｏｕｔがバイアスブースト回路１４の閾値電流を越えると出力電圧Ｖｏｕｔが持ち上がってフィードバック電圧Ｖｆｂがソフトスタート回路１５の出力電圧Ｖｉｎ−を上回り、アンプ１３の出力が反転する。 Iout (t) = (Cout × Vout) / t
In the power supply circuit 20, when the output current Iout exceeds the threshold current of the bias boost circuit 14, the output voltage Vout rises, the feedback voltage Vfb exceeds the output voltage Vin− of the soft start circuit 15, and the output of the amplifier 13 is inverted.

特開２０１１−３０５５号公報JP 2011-3055 A 特開２０１２−５９０５０号公報JP 2012-59050 A

上記従来のように、バイアスブースト回路１４とソフトスタート回路１５とを組み合わせた電源回路２０では、フィードバック電圧Ｖｆｂがソフトスタート回路１５の出力電圧Ｖｉｎ−を上回る度にアンプ１３の出力が反転し、スイッチング素子Ｍ１，Ｍ２のスイッチングが繰り返される。このため電源回路２０では、出力電圧Ｖｏｕｔの立ち上がりの波形が階段状となり、出力電圧Ｖｏｕｔが連続した値とならない。   In the power supply circuit 20 in which the bias boost circuit 14 and the soft start circuit 15 are combined as in the conventional case, the output of the amplifier 13 is inverted every time the feedback voltage Vfb exceeds the output voltage Vin− of the soft start circuit 15, and switching is performed. Switching of the elements M1 and M2 is repeated. For this reason, in the power supply circuit 20, the rising waveform of the output voltage Vout is stepped, and the output voltage Vout does not become a continuous value.

図３は、従来の電源回路の立ち上がりの波形を説明する図である。図３（Ａ）はＣＥ端子に入力される信号の波形を示す。図３（Ｂ）は電源回路２０の各電圧の波形を示す。図３（Ｃ）は電源回路２０の各電流の波形を示す。   FIG. 3 is a diagram for explaining a rising waveform of a conventional power supply circuit. FIG. 3A shows the waveform of a signal input to the CE terminal. FIG. 3B shows the waveform of each voltage of the power supply circuit 20. FIG. 3C shows the waveform of each current in the power supply circuit 20.

電源回路２０において、ＣＥ端子にＨレベルの信号が入力されると、出力電圧Ｖｏｕｔと出力電圧Ｖｉｎ−とが立ち上がる。またフィードバック電圧Ｖｆｂも出力電圧Ｖｏｕｔに応じて立ち上がる。このとき出力電圧Ｖｉｎ−とフィードバック電圧Ｖｆｂの関係は、図３（Ｂ）に示すように大小関係の反転を繰り返す。この反転の繰り返しに応じて、スイッチング素子Ｍ１，Ｍ２のスイッチングが繰り返さるため、出力電圧Ｖｏｕｔの値が連続的に上昇しない。   In the power supply circuit 20, when an H level signal is input to the CE terminal, the output voltage Vout and the output voltage Vin− rise. The feedback voltage Vfb also rises according to the output voltage Vout. At this time, the relationship between the output voltage Vin− and the feedback voltage Vfb is repeatedly inverted as shown in FIG. Since the switching of the switching elements M1 and M2 is repeated according to the repetition of the inversion, the value of the output voltage Vout does not continuously increase.

このため、例えば電源回路を搭載したシステムにおいて信号の誤検出や誤動作が発生する可能性がある。   For this reason, for example, in a system equipped with a power supply circuit, erroneous signal detection or malfunction may occur.

本発明は、上記事情を鑑みてこれを解決すべく成されたものであり、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的に上昇させることが可能な電源回路を提供することを目的としている。   The present invention has been made in view of the above circumstances, and is a power supply capable of continuously increasing the value of an output voltage when a bias boost circuit and a soft start circuit are combined. It aims to provide a circuit.

本発明は、上記目的を達成するために、以下の如き構成を採用した。   The present invention employs the following configuration in order to achieve the above object.

本発明の電源回路は、
基準電圧（Ｖｒｅｆ）を発生する定電圧源（１２０）と、
前記定電圧源（１２０）に電流を供給する定電流源（１１０）と、
前記基準電圧（Ｖｒｅｆ）が入力されて前記基準電圧を所定時間かけて出力するソフトスタート回路（１５０）と、
反転入力端子と非反転入力端子を有するアンプ（１３０）と、を有し、
前記ソフトスタート回路（１５０）の出力が前記アンプ（１３０）の前記反転入力端子に入力され、
出力電圧（Ｖｏｕｔ）を分圧した帰還電圧（Ｖｆｂ）が前記アンプ（１３０）の前記非反転入力端子に入力され、
前記アンプ（１３０）の出力に接続されたスイッチング素子（Ｍ１０）を制御して前記出力電圧を生成する電源回路（１００）であって、
一方の入力端子に前記帰還電圧（Ｖｆｂ）が入力され、他方の入力端子に前記基準電圧（Ｖｒｅｆ）が入力されるコンパレータ（１６０）と、
該コンパレータ（１６０）の出力端子に接続される電流ブースト回路（１４０）と、を更に有し、
前記定電流源（１１０）を起動させたときに、
前記コンパレータ（１６０）の前記一方の入力端子に入力されている前記帰還電圧（Ｖｆｂ）が、前記コンパレータ（１６０）の前記他方の入力端子に入力されている前記基準電圧（Ｖｒｅｆ）より低いときには、前記コンパレータ（１６０）の出力により、前記電流ブースト回路（１４０）をオフにし、
前記コンパレータ（１６０）の前記一方の入力端子に入力されている前記帰還電圧（Ｖｆｂ）が、前記コンパレータ（１６０）の前記他方の入力端子に入力されている前記基準電圧以上のときには、反転した前記コンパレータ（１６０）の出力により、前記電流ブースト回路（１４０）をオンにして前記アンプ（１３０）の出力電流を増加させ、前記出力電圧（Ｖｏｕｔ）を持ち上げることを特徴とする電源回路である。

The power supply circuit of the present invention is
A constant voltage source (120) for generating a reference voltage (Vref);
A constant current source (110) for supplying current to the constant voltage source (120);
A soft start circuit (150) that receives the reference voltage (Vref) and outputs the reference voltage over a predetermined time;
An amplifier (130) having an inverting input terminal and a non-inverting input terminal;
The output of the soft start circuit (150) is input to the inverting input terminal of the amplifier (130),
A feedback voltage (Vfb) obtained by dividing the output voltage (Vout) is input to the non-inverting input terminal of the amplifier (130).
A power supply circuit (100) for controlling the switching element (M10) connected to the output of the amplifier (130) to generate the output voltage;
A comparator (160) in which the feedback voltage (Vfb) is input to one input terminal and the reference voltage (Vref) is input to the other input terminal;
A current boost circuit (140) connected to the output terminal of the comparator (160);
When starting the constant current source (110),
When the feedback voltage (Vfb) input to the one input terminal of the comparator (160) is lower than the reference voltage (Vref) input to the other input terminal of the comparator (160), The output of the comparator (160) turns off the current boost circuit (140),
When the feedback voltage (Vfb) input to the one input terminal of the comparator (160) is equal to or higher than the reference voltage input to the other input terminal of the comparator (160), the inverted voltage is inverted. According to the output of the comparator (160), the current boost circuit (140) is turned on to increase the output current of the amplifier (130) to raise the output voltage (Vout).

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的に上昇させることができる。   According to the present invention, when the bias boost circuit and the soft start circuit are combined, the value of the output voltage can be continuously increased.

従来の電源回路を示す第一の図である。It is a 1st figure which shows the conventional power supply circuit. 従来の電源回路を示す第二の図である。It is a 2nd figure which shows the conventional power supply circuit. 従来の電源回路の立ち上がりの波形を説明する図である。It is a figure explaining the rising waveform of the conventional power supply circuit. 第一の実施形態の電源回路を説明する図である。It is a figure explaining the power supply circuit of 1st embodiment. 第一の実施形態の波形データを示す図である。It is a figure which shows the waveform data of 1st embodiment. 第二の実施形態の波形データを示す図である。It is a figure which shows the waveform data of 2nd embodiment. 第三の実施形態の電源回路を説明する第一の図である。It is a 1st figure explaining the power supply circuit of 3rd embodiment. 第三の実施形態の電源回路を説明する第二の図である。It is a 2nd figure explaining the power supply circuit of 3rd embodiment.

（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図４は、第一の実施形態の電源回路を説明する図である。 (First embodiment)
A first embodiment of the present invention will be described below with reference to the drawings. FIG. 4 is a diagram illustrating the power supply circuit according to the first embodiment.

本実施形態の電源回路１００は、定電流源１１０、定電圧源１２０、アンプ１３０、バイアスブースト回路１４０、ソフトスタート回路１５０、コンパレータ１６０、スイッチング素子Ｍ１０，Ｍ２０、抵抗Ｒ１０，Ｒ２０、ＶＤＤ端子、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子を有する。   The power supply circuit 100 of this embodiment includes a constant current source 110, a constant voltage source 120, an amplifier 130, a bias boost circuit 140, a soft start circuit 150, a comparator 160, switching elements M10 and M20, resistors R10 and R20, a VDD terminal, and CE. A terminal, a GND terminal, and a Vout terminal.

本実施形態の電源回路１００において、ＶＤＤ端子とＧＮＤ端子との間に定電流源１１０と、定電圧源１２０とが接続されている。定電流源１１０には、ＣＥ端子に入力される信号が供給される。定電流源１２０は、ＣＥ端子からＨレベルの信号が供給されると、定電流を出力する。   In the power supply circuit 100 of this embodiment, a constant current source 110 and a constant voltage source 120 are connected between the VDD terminal and the GND terminal. The constant current source 110 is supplied with a signal input to the CE terminal. The constant current source 120 outputs a constant current when an H level signal is supplied from the CE terminal.

ソフトスタート回路１５０には、定電圧源１２０で生成される基準電圧Ｖｒｅｆが供給される。ソフトスタート回路１５０は、電源回路１００の動作開始時に基準電圧Ｖｒｅｆが供給されると、出力電圧Ｖｉｎ−を所定の時間をかけて緩やかに立ち上げる。出力電圧Ｖｉｎ−は、アンプ１３０の反転入力端子に供給される。また基準電圧Ｖｒｅｆは、コンパレータ１６０の一方の入力端子に供給される。   The soft start circuit 150 is supplied with the reference voltage Vref generated by the constant voltage source 120. When the reference voltage Vref is supplied when the operation of the power supply circuit 100 is started, the soft start circuit 150 gradually raises the output voltage Vin− over a predetermined time. The output voltage Vin− is supplied to the inverting input terminal of the amplifier 130. The reference voltage Vref is supplied to one input terminal of the comparator 160.

アンプ１３０の非反転入力端子とコンパレータの他方の入力端子とは接続されており、抵抗Ｒ１０と抵抗Ｒ２０との接続点の電圧Ｖｆｂが供給される。抵抗Ｒ１０と抵抗Ｒ２０とは、Ｖｏｕｔ端子の電圧（電源回路１００の出力電圧Ｖｏｕｔ）を分圧している。すなわち抵抗Ｒ１０と抵抗Ｒ２０との接続点の電圧Ｖｆｂは、出力電圧Ｖｏｕｔに対応したフィートバック電圧である。   The non-inverting input terminal of the amplifier 130 is connected to the other input terminal of the comparator, and the voltage Vfb at the connection point between the resistors R10 and R20 is supplied. The resistors R10 and R20 divide the voltage at the Vout terminal (the output voltage Vout of the power supply circuit 100). That is, the voltage Vfb at the connection point between the resistor R10 and the resistor R20 is a footback voltage corresponding to the output voltage Vout.

アンプ１３０の出力は、スイッチング素子Ｍ１０，Ｍ２０のゲートと接続されており、スイッチング素子Ｍ１０，Ｍ２０のオン／オフを制御する。スイッチング素子Ｍ１０は、ＶＤＤ端子とＶｏｕｔ端子との間に接続されている。スイッチング素子Ｍ２０は、ＶＤＤ端子とバイアスブースト回路１４０との間に接続されている。コンパレータ１６０の出力は、バイアスブースト回路１４０に供給される。本実施形態のバイアスブースト回路１４０は、出力電流Ｉｏｕｔがバイアスブースト回路１４０内に設定された閾値を越えるとアンプ１３０の出力電流を増加させ、出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔを持ち上げる。すなわち本実施形態のバイアスブースト回路１４０は、電流を増加させる電流ブースト回路である。   The output of the amplifier 130 is connected to the gates of the switching elements M10 and M20, and controls on / off of the switching elements M10 and M20. The switching element M10 is connected between the VDD terminal and the Vout terminal. The switching element M20 is connected between the VDD terminal and the bias boost circuit 140. The output of the comparator 160 is supplied to the bias boost circuit 140. The bias boost circuit 140 according to the present embodiment increases the output current of the amplifier 130 and raises the output current Iout and the output voltage Vout when the output current Iout exceeds a threshold set in the bias boost circuit 140. That is, the bias boost circuit 140 of the present embodiment is a current boost circuit that increases current.

本実施形態では、バイアスブースト回路１４０は、コンパレータ１６０の出力により、オン／オフが制御される。より具体的には本実施形態のコンパレータ１６０は、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低い期間は、バイアスブースト回路１４０をオフさせる。このように本実施形態では、この構成により、ソフトスタート回路１５０の出力電圧Ｖｉｎ−とフィードバック電圧Ｖｆｂとの大小関係の反転によるスイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止できる。   In the present embodiment, the bias boost circuit 140 is controlled to be turned on / off by the output of the comparator 160. More specifically, the comparator 160 of this embodiment turns off the bias boost circuit 140 during a period in which the feedback voltage Vfb is lower than the reference voltage Vref. As described above, in this embodiment, this configuration can prevent the switching of the switching elements M10 and M20 due to the inversion of the magnitude relationship between the output voltage Vin− of the soft start circuit 150 and the feedback voltage Vfb.

尚本実施形態では、フィードバック電圧Ｖｆｂは出力電圧Ｖｏｕｔの１／２であっても良い。このとき基準電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔの目標値の１／２の電圧としても良い。   In the present embodiment, the feedback voltage Vfb may be ½ of the output voltage Vout. At this time, the reference voltage Vref may be a voltage that is ½ of the target value of the output voltage Vout.

図５は、第一の実施形態の波形データを示す図である。図５（Ａ）はＣＥ端子に入力される信号の波形を示す。図５（Ｂ）は電源回路１００の各電圧の波形を示す。図５（Ｃ）は電源回路１００の各電流の波形を示す。図５（Ｄ）はバイアスブースト回路１４０のオン／オフを示す。   FIG. 5 is a diagram showing the waveform data of the first embodiment. FIG. 5A shows the waveform of a signal input to the CE terminal. FIG. 5B shows the waveform of each voltage of the power supply circuit 100. FIG. 5C shows the waveform of each current in the power supply circuit 100. FIG. 5D shows on / off of the bias boost circuit 140.

以下に図５を参照して本実施形態の電源装置１００の動作を説明する。本実施形態の電源装置１００において、ＣＥ端子にＨレベルの信号が入力されると定電流源１１０が起動し、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとが立ち上がる（図５（Ａ），（Ｂ））。またフィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔに応じて立ち上がり上昇する。   Hereinafter, the operation of the power supply apparatus 100 of this embodiment will be described with reference to FIG. In the power supply apparatus 100 according to the present embodiment, when an H level signal is input to the CE terminal, the constant current source 110 is activated and the reference voltage Vref and the output voltage Vout rise (FIGS. 5A and 5B). . The feedback voltage Vfb rises and rises according to the output voltage Vout.

本実施形態では、ＣＥ端子にＨレベルの信号が入力されてから、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回る期間ｔの間、バイアスブースト回路１４０がオフされる。   In the present embodiment, the bias boost circuit 140 is turned off during a period t in which the feedback voltage Vfb exceeds the reference voltage Vref after an H level signal is input to the CE terminal.

本実施形態では、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆと等しくなると、コンパレータ１６０の出力が反転し、バイアスブースト回路１４０をオンさせる。   In the present embodiment, when the feedback voltage Vfb becomes equal to the reference voltage Vref, the output of the comparator 160 is inverted and the bias boost circuit 140 is turned on.

本実施形態では、以上の構成により、スイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止でき、スイッチングによるノイズの発生を抑制することができる。また本実施形態では、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的（リニア）に上昇させることができる。このため本実施形態では、出力電圧の値が不連続な階段状となることで発生する虞のある誤動作を抑制することができる。さらに本実施形態では、バイアスブースト回路１４０によるバイアスブーストを行わない場合、出力電流Ｉｏｕｔは以下の式で制御される。よって本実施形態では、ピーク電流を容易に設定することができる。   In the present embodiment, with the above configuration, switching of the switching elements M10 and M20 can be prevented from being repeated, and generation of noise due to switching can be suppressed. In the present embodiment, when the bias boost circuit and the soft start circuit are combined, the value of the output voltage can be increased continuously (linearly). For this reason, in this embodiment, it is possible to suppress malfunction that may occur due to the output voltage value having a discontinuous step shape. Furthermore, in this embodiment, when the bias boost by the bias boost circuit 140 is not performed, the output current Iout is controlled by the following equation. Therefore, in this embodiment, the peak current can be set easily.

Ｉｏｕｔ（ｔ）＝（Ｃｏｕｔ×Ｖｏｕｔ）／ｔ
尚ここでＣｏｕｔは、Ｖｏｕｔ端子に接続された出力コンデンサである。 Iout (t) = (Cout × Vout) / t
Here, Cout is an output capacitor connected to the Vout terminal.

（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、コンパレータ１６０をオフセット付きコンパレータとした点のみ、第一の実施形態と相違する。よって以下の本発明の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明する。 (Second embodiment)
A second embodiment of the present invention will be described below with reference to the drawings. The second embodiment of the present invention is different from the first embodiment only in that the comparator 160 is a comparator with an offset. Therefore, in the following description of the second embodiment of the present invention, only differences from the first embodiment will be described.

図６は、第二の実施形態の波形データを示す図である。図６（Ａ）はＣＥ端子に入力される信号の波形を示す。図６は、コンパレータ１６０をオフセット付きコンパレータとした場合の信号の波形である。図６（Ｂ）は第二の実施形態の電源回路の各電圧の波形を示す。図６（Ｃ）は第二の実施形態の電源回路の各電流の波形を示す。図６（Ｄ）はバイアスブースト回路１４０のオン／オフを示す。   FIG. 6 is a diagram showing the waveform data of the second embodiment. FIG. 6A shows the waveform of a signal input to the CE terminal. FIG. 6 shows signal waveforms when the comparator 160 is a comparator with an offset. FIG. 6B shows the waveform of each voltage of the power supply circuit of the second embodiment. FIG. 6C shows the waveform of each current of the power supply circuit of the second embodiment. FIG. 6D shows on / off of the bias boost circuit 140.

図６では、コンパレータ１６０のオフセット電圧をＶｏｆｆとすると、図６（Ｂ）に示すように、
基準電圧Ｖｒｅｆ＞フィードバック電圧Ｖｆｂ＋オフセット電圧Ｖｏｆｆ
となる期間Ｔ′の間バイアスブースト回路１４０はオフされる。また、
基準電圧Ｖｒｅｆ≦フィードバック電圧Ｖｆｂ＋オフセット電圧Ｖｏｆｆ
のときバイアスブースト回路１４０はオンされる。 In FIG. 6, when the offset voltage of the comparator 160 is Voff, as shown in FIG.
Reference voltage Vref> feedback voltage Vfb + offset voltage Voff
During the period T ′, the bias boost circuit 140 is turned off. Also,
Reference voltage Vref ≦ feedback voltage Vfb + offset voltage Voff
At this time, the bias boost circuit 140 is turned on.

本実施形態では、オフセット電圧を有するコンパレータ１６０とすれば、例えば基準電圧Ｖｒｅｆやフィードバック電圧Ｖｆｂにばらつきが生じても、ばらつきを吸収することができる。よって本実施形態によれば、バイアスブースト回路１４０をオフさせる処理の確実性を向上できる。   In the present embodiment, if the comparator 160 has an offset voltage, for example, even if variations occur in the reference voltage Vref and the feedback voltage Vfb, the variations can be absorbed. Therefore, according to the present embodiment, it is possible to improve the reliability of the process of turning off the bias boost circuit 140.

（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態では、コンパレータ１６０の後段に遅延回路を設けた点のみ第一の実施形態と相違する。よって本発明の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。 (Third embodiment)
A third embodiment of the present invention will be described below with reference to the drawings. The third embodiment of the present invention differs from the first embodiment only in that a delay circuit is provided after the comparator 160. Therefore, in the description of the third embodiment of the present invention, only differences from the first embodiment will be described, and those having the same functional configuration as the first embodiment will be described in the description of the first embodiment. The reference numerals used are given and the description thereof is omitted.

図７は、第三の実施形態の電源回路を説明する第一の図である。本実施形態の電源回路１００Ａは、コンパレータ１６０の後段に遅延回路１７０を有する。本実施形態では、遅延回路１７０によりコンパレータ１６０の出力がバイアスブースト回路１４０へ供給されるタイミングを遅延させる。   FIG. 7 is a first diagram illustrating a power supply circuit according to the third embodiment. The power supply circuit 100 </ b> A of this embodiment includes a delay circuit 170 at the subsequent stage of the comparator 160. In the present embodiment, the timing at which the output of the comparator 160 is supplied to the bias boost circuit 140 by the delay circuit 170 is delayed.

本実施形態では、この構成により、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを越えるまで、バイアスブースト回路１４０をオフさせておくことができる。したがって本実施形態では、スイッチング素子Ｍ１０，Ｍ２０のスイッチングの繰り返しを防止でき、スイッチングによるノイズの発生を抑制することができる。また本実施形態では、バイアスブースト回路とソフトスタート回路とを組み合わせた場合に、出力電圧の値を連続的（リニア）に上昇させることができる。   In this embodiment, with this configuration, the bias boost circuit 140 can be turned off until the feedback voltage Vfb exceeds the reference voltage Vref. Therefore, in this embodiment, the switching of the switching elements M10 and M20 can be prevented from being repeated, and the generation of noise due to switching can be suppressed. In the present embodiment, when the bias boost circuit and the soft start circuit are combined, the value of the output voltage can be increased continuously (linearly).

図８は、第三の実施形態の電源回路を説明する第二の図である。図８に示す電源回路１００Ｂでは、遅延回路１７０の接続が電源回路１００Ａと異なる。図８の例では、コンパレータ１６０の出力は、遅延回路１７０を廃してスイッチング素子Ｍ２０のドレインと、バイアスブースト回路１４０とに接続されている。   FIG. 8 is a second diagram illustrating the power supply circuit according to the third embodiment. In the power supply circuit 100B shown in FIG. 8, the connection of the delay circuit 170 is different from that of the power supply circuit 100A. In the example of FIG. 8, the output of the comparator 160 is connected to the drain of the switching element M <b> 20 and the bias boost circuit 140 without the delay circuit 170.

図８の電源回路１００Ｂにおいて、コンパレータ１６０の出力がローレベル（以下、Ｌレベル）の場合、スイッチング素子Ｍ２０はオフとなる。よってバイアスブースト回路１４０に電流が供給されず、バイアスブースト回路１４０はオフとなる。また電源回路１００Ｂにおいて、コンパレータ１６０の出力がＨレベルの場合、スイッチング素子Ｍ２０はオンとなる。よってバイアスブースト回路１４０は、電流が供給されてオンとなる。   In the power supply circuit 100B of FIG. 8, when the output of the comparator 160 is at a low level (hereinafter referred to as L level), the switching element M20 is turned off. Therefore, no current is supplied to the bias boost circuit 140, and the bias boost circuit 140 is turned off. In the power supply circuit 100B, when the output of the comparator 160 is at the H level, the switching element M20 is turned on. Therefore, the bias boost circuit 140 is turned on when a current is supplied.

以上のように本実施形態の電源回路１００Ｂでは、コンパレータ１６０の出力により、バイアスブースト回路１４０に対する電流の供給／遮断を制御することで、バイアスブースト回路１４０のオン／オフを制御する。   As described above, in the power supply circuit 100B of this embodiment, the on / off of the bias boost circuit 140 is controlled by controlling the supply / cutoff of the current to the bias boost circuit 140 by the output of the comparator 160.

尚本実施形態の電源回路１００Ａ及び１００Ｂにおいて、コンパレータ１６０はオフセット電圧を有するものであっても良い。   In the power supply circuits 100A and 100B of the present embodiment, the comparator 160 may have an offset voltage.

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。   As mentioned above, although this invention has been demonstrated based on each embodiment, this invention is not limited to the requirements shown in the said embodiment. With respect to these points, the gist of the present invention can be changed without departing from the scope of the present invention, and can be appropriately determined according to the application form.

１００、１００Ａ、１００Ｂ 電源回路
１１０ 定電流源
１２０ 定電圧源
１３０ アンプ
１４０ バイアスブースト回路
１５０ ソフトスタート回路
１６０ コンパレータ
１７０ 遅延回路 100, 100A, 100B Power supply circuit 110 Constant current source 120 Constant voltage source 130 Amplifier 140 Bias boost circuit 150 Soft start circuit 160 Comparator 170 Delay circuit

Claims (3)

基準電圧を発生する定電圧源と、  A constant voltage source for generating a reference voltage;
前記定電圧源に電流を供給する定電流源と、  A constant current source for supplying current to the constant voltage source;
前記基準電圧が入力されて前記基準電圧を所定時間かけて出力するソフトスタート回路と、  A soft start circuit that receives the reference voltage and outputs the reference voltage over a predetermined time; and
反転入力端子と非反転入力端子を有するアンプと、を有し、  An amplifier having an inverting input terminal and a non-inverting input terminal;
前記ソフトスタート回路の出力が前記アンプの前記反転入力端子に入力され、  The output of the soft start circuit is input to the inverting input terminal of the amplifier,
出力電圧を分圧した帰還電圧が前記アンプの前記非反転入力端子に入力され、  A feedback voltage obtained by dividing the output voltage is input to the non-inverting input terminal of the amplifier,
前記アンプの出力に接続されたスイッチング素子を制御して前記出力電圧を生成する電源回路であって、  A power supply circuit for controlling the switching element connected to the output of the amplifier to generate the output voltage,
一方の入力端子に前記帰還電圧が入力され、他方の入力端子に前記基準電圧が入力されるコンパレータと、  A comparator in which the feedback voltage is input to one input terminal and the reference voltage is input to the other input terminal;
該コンパレータの出力端子に接続される電流ブースト回路と、を更に有し、  A current boost circuit connected to the output terminal of the comparator;
前記定電流源を起動させたときに、  When starting the constant current source,
前記コンパレータの前記一方の入力端子に入力されている前記帰還電圧が、前記コンパレータの前記他方の入力端子に入力されている前記基準電圧より低いときには、前記コンパレータの出力により、前記電流ブースト回路をオフにし、  When the feedback voltage input to the one input terminal of the comparator is lower than the reference voltage input to the other input terminal of the comparator, the current boost circuit is turned off by the output of the comparator. West,
前記コンパレータの前記一方の入力端子に入力されている前記帰還電圧が、前記コンパレータの前記他方の入力端子に入力されている前記基準電圧以上のときには、反転した前記コンパレータの出力により、前記電流ブースト回路をオンにして前記アンプの出力電流を増加させ、前記出力電圧を持ち上げることを特徴とする電源回路。  When the feedback voltage input to the one input terminal of the comparator is equal to or higher than the reference voltage input to the other input terminal of the comparator, the output of the comparator is inverted by the inverted output of the comparator The power supply circuit is characterized in that the output current of the amplifier is increased by turning on and the output voltage is raised. 前記コンパレータは、オフセット付きコンパレータであり、
前記電流ブースト回路は、
前記帰還電圧が前記基準電圧から前記オフセット付きコンパレータのオフセットを引いた電圧より低いとき前記コンパレータの出力によりオフされる請求項１記載の電源回路。 The comparator is a comparator with an offset,
The current boost circuit includes:
The power supply circuit according to claim 1, wherein the power supply circuit is turned off by the output of the comparator when the feedback voltage is lower than a voltage obtained by subtracting the offset of the comparator with offset from the reference voltage. 前記コンパレータの後段に、前記コンパレータの出力を遅延させる遅延回路を有する請求項１又は２記載の電源回路。   The power supply circuit according to claim 1, further comprising a delay circuit that delays an output of the comparator at a subsequent stage of the comparator.
JP2012251274A 2012-11-15 2012-11-15 Power circuit Active JP6024408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251274A JP6024408B2 (en) 2012-11-15 2012-11-15 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251274A JP6024408B2 (en) 2012-11-15 2012-11-15 Power circuit

Publications (2)

Publication Number Publication Date
JP2014099095A JP2014099095A (en) 2014-05-29
JP6024408B2 true JP6024408B2 (en) 2016-11-16

Family

ID=50941044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251274A Active JP6024408B2 (en) 2012-11-15 2012-11-15 Power circuit

Country Status (1)

Country Link
JP (1) JP6024408B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778667B2 (en) * 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
CN110391694A (en) * 2018-04-17 2019-10-29 乐金电子研发中心(上海)有限公司 Soft-start method and device for electric motor car wireless charging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4005481B2 (en) * 2002-11-14 2007-11-07 セイコーインスツル株式会社 Voltage regulator and electronic equipment
JP2007310521A (en) * 2006-05-17 2007-11-29 Ricoh Co Ltd Constant voltage circuit and electronic apparatus equipped therewith
JP5581921B2 (en) * 2010-09-09 2014-09-03 ミツミ電機株式会社 Regulator and DC / DC converter

Also Published As

Publication number Publication date
JP2014099095A (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP6211916B2 (en) Switching regulator
JP5802638B2 (en) Buck-boost power supply circuit
US9058043B2 (en) Voltage converter for generating output signal with steady ripple
JP6393169B2 (en) DC-DC converter
US9954442B2 (en) Comparator circuit, power supply control IC, and switching power supply device
JP2005045993A (en) Pwm switching regulator control circuit
JP2010079873A (en) Constant-voltage circuit device
WO2015186404A1 (en) Multi-phase dc/dc converter and multi-phase dc/dc converter system
TW201741796A (en) Reference voltage generation circuit and DCDC converter having the same
JP2011239522A (en) Power supply device, control circuit, and method of controlling power supply device
JP2010266957A (en) Regulator circuit
TW201809949A (en) Bandgap reference circuit and DCDC converter equipped therewith
JP2015130744A (en) Power supply circuit
US9467044B2 (en) Timing generator and timing signal generation method for power converter
JP2008035609A (en) Switching power circuit
JP2007209135A (en) Current mode control dc-dc converter
JP4619866B2 (en) Constant voltage power supply circuit and operation control method of constant voltage power supply circuit
JP6382020B2 (en) Soft start circuit
JP6253436B2 (en) DC / DC converter
JP5340721B2 (en) Power supply
JP6205596B2 (en) Soft start circuit and power supply device
JP2010011529A (en) Switching regulator and its operation control method
JP6024408B2 (en) Power circuit
JP2018133915A (en) Soft start circuit
JP5578861B2 (en) Switching power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150