JP6023595B2

JP6023595B2 - LIGHT EMITTING ELEMENT DRIVE CIRCUIT AND ITS CONTROLLER, FLASH DEVICE USING SAME, ELECTRONIC DEVICE

Info

Publication number: JP6023595B2
Application number: JP2013009485A
Authority: JP
Inventors: 弘基菊池
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2013-01-22
Filing date: 2013-01-22
Publication date: 2016-11-09
Anticipated expiration: 2033-01-22
Also published as: JP2014143016A

Description

本発明は、フラッシュ用発光素子の駆動回路に関する。 The present invention relates to a driving circuit for a flash light emitting element.

デジタルカメラや携帯電話端末には、フラッシュ用の光源として発光ダイオード（ＬＥＤ）が搭載される。ＬＥＤを点灯させるために、駆動回路は、ＤＣ／ＤＣコンバータを制御してＬＥＤに十分な駆動電圧を供給するとともに、ＬＥＤに対して輝度に応じた駆動電流を供給する。 A light emitting diode (LED) is mounted as a light source for flash in a digital camera or a mobile phone terminal. In order to light the LED, the drive circuit controls the DC / DC converter to supply a sufficient drive voltage to the LED, and supplies a drive current corresponding to the luminance to the LED.

ＬＥＤをフラッシュとして使用する場合、ＬＥＤおよびその駆動回路にはきわめて大きな駆動電流が流れる。ＬＥＤや駆動回路に大電流が長時間流れ続けると、回路の信頼性に影響を及ぼすおそれがある。そこで、大電流が長時間流れ続けないように、駆動回路に保護機能を実装することが望まれる。 When an LED is used as a flash, a very large driving current flows through the LED and its driving circuit. If a large current continues to flow through the LED or drive circuit for a long time, the reliability of the circuit may be affected. Therefore, it is desirable to provide a protection function in the drive circuit so that a large current does not flow for a long time.

ある経路に流れる電流量を検出するためには、その経路上に、抵抗などのインピーダンス素子を配置し、インピーダンス素子の電圧降下を監視するのが一般的である。ところが、フラッシュの用途ではＬＥＤにきわめて大電流が流れるため、インピーダンス素子における電力損失、発熱が問題となる。かかる事情から、インピーダンス素子を用いて電流量を検出することは困難であった。 In order to detect the amount of current flowing in a certain path, an impedance element such as a resistor is generally arranged on the path and the voltage drop of the impedance element is monitored. However, since a very large current flows through the LED in the flash application, power loss and heat generation in the impedance element become problems. Under such circumstances, it has been difficult to detect the amount of current using an impedance element.

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、低損失で電流量を検出可能な、駆動回路の提供にある。 The present invention has been made in such a situation, and one of exemplary purposes of an embodiment thereof is to provide a driving circuit capable of detecting a current amount with low loss.

本発明のある態様は、フラッシュ用の発光素子の駆動回路のコントローラに関する。駆動回路は、そのドレインが、発光素子の一端に接続されたパワートランジスタと、発光素子およびパワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、コントローラと、を備える。コントローラは、パワートランジスタのドレインソース間電圧が所定の目標値に近づくように、ＤＣ／ＤＣコンバータを制御する電圧制御部と、パワートランジスタに流れる駆動電流が所定の目標値に近づくように、パワートランジスタのゲート電圧を調節する電流制御部と、駆動電流を所定のしきい値電流と比較する電流検出部と、を備える。電流制御部は、パワートランジスタに流れる駆動電流の目標値を示す制御電圧を生成する制御電圧生成部と、そのゲートがパワートランジスタのゲートと接続され、そのソースがパワートランジスタのソースと接続された第１トランジスタと、第１トランジスタに流れる第１電流を、それに比例した第１電圧に変換する第１電流／電圧変換回路と、その第１入力端子に、第１電圧が入力され、その第２入力端子に、制御電圧が入力され、その出力端子がパワートランジスタおよび第１トランジスタのゲートに接続された第１誤差増幅器と、を含む。電流検出部は、第１電圧に応じた第２電圧を、しきい値電流に応じたしきい値電圧と比較する。 One embodiment of the present invention relates to a controller of a driving circuit for a light emitting element for flash. The drive circuit includes a power transistor whose drain is connected to one end of the light emitting element, a DC / DC converter that supplies a drive voltage between both ends of the light emitting element and the power transistor, and a controller. The controller includes a voltage control unit that controls the DC / DC converter so that a drain-source voltage of the power transistor approaches a predetermined target value, and a power transistor that causes a drive current flowing through the power transistor to approach a predetermined target value. A current control unit that adjusts the gate voltage and a current detection unit that compares the drive current with a predetermined threshold current. The current control unit includes a control voltage generation unit that generates a control voltage indicating a target value of the drive current flowing in the power transistor, a gate connected to the gate of the power transistor, and a source connected to the source of the power transistor. One transistor, a first current / voltage conversion circuit that converts a first current flowing through the first transistor into a first voltage proportional to the first current, and a first input to the first input terminal of the first current / voltage conversion circuit. And a first error amplifier having a control voltage input to the terminal and an output terminal connected to the power transistor and the gate of the first transistor. The current detection unit compares the second voltage corresponding to the first voltage with the threshold voltage corresponding to the threshold current.

この態様によると、駆動電流の経路上に、抵抗などのインピーダンス素子を配置する必要がないため、低損失で駆動電流の電流量を検出できる。 According to this aspect, since it is not necessary to arrange an impedance element such as a resistor on the drive current path, the amount of drive current can be detected with low loss.

コントローラは、電流検出部によって、駆動電流がしきい値電流を超えたことが検出されると、経時測定するタイマー回路をさらに備え、タイマー回路により測定された時間が所定のしきい値時間に達すると、発光素子の発光を停止させてもよい。
従来では、駆動電流の量をモニターできなかったことから、回路保護を行おうとする場合、駆動電流の大小にかかわらず、発光開始からの経過時間を測定し、経過時間があるしきい値時間に達すると、発光を停止させる必要があった。つまり従来では、駆動電流が小さく、発光素子やその他の回路に悪影響が及ばない状況においても、一定時間発光すると、回路保護が働き、強制的に発光が停止するという問題があった。
これに対して、この態様によれば、駆動電流が、発光素子やその他の回路に悪影響を及ぼすような大電流となるときに、回路保護をかけることができる。 The controller further includes a timer circuit for measuring over time when the current detection unit detects that the drive current exceeds the threshold current, and the time measured by the timer circuit reaches a predetermined threshold time. Then, the light emission of the light emitting element may be stopped.
Conventionally, since the amount of drive current could not be monitored, when trying to protect the circuit, the elapsed time from the start of light emission was measured regardless of the magnitude of the drive current, and the elapsed time reached a certain threshold time. When it reached, it was necessary to stop the light emission. In other words, conventionally, even in a situation where the drive current is small and the light emitting element and other circuits are not adversely affected, there is a problem that circuit protection is activated and light emission is forcibly stopped when light is emitted for a certain period of time.
On the other hand, according to this aspect, circuit protection can be applied when the drive current becomes a large current that adversely affects the light emitting element and other circuits.

電流検出部は、第１電圧をそれに比例した第２電圧に変換する電圧／電圧変換回路と、第２電圧を、前記しきい値電圧と比較するコンパレータと、を含んでもよい。 The current detection unit may include a voltage / voltage conversion circuit that converts the first voltage into a second voltage proportional to the first voltage, and a comparator that compares the second voltage with the threshold voltage.

電圧／電圧変換回路は、第１電圧をそれに比例した第２電流に変換する第１電圧／電流変換回路と、第２電流をそれに比例した第２電圧に変換する第２電流／電圧変換回路と、を含んでもよい。 The voltage / voltage conversion circuit includes a first voltage / current conversion circuit that converts a first voltage into a second current proportional thereto, and a second current / voltage conversion circuit that converts a second current into a second voltage proportional thereto. , May be included.

第１電圧／電流変換回路に含まれる抵抗と、第２電流／電圧変換回路に含まれる抵抗は、半導体基板上において近接配置されてもよい。
これにより、第１電圧／電流変換回路の変換係数と、第２電流／電圧変換回路の変換係数のばらつき／変動を相殺でき、電圧／電圧変換回路の変換係数のばらつき／変動を低減できる。 The resistor included in the first voltage / current conversion circuit and the resistor included in the second current / voltage conversion circuit may be disposed close to each other on the semiconductor substrate.
Thereby, the variation / variation of the conversion coefficient of the first voltage / current conversion circuit and the variation / variation of the conversion coefficient of the second current / voltage conversion circuit can be offset, and the variation / variation of the conversion coefficient of the voltage / voltage conversion circuit can be reduced.

パワートランジスタは、その有効なサイズが、少なくとも２段階で可変に構成されてもよい。第２電流／電圧変換回路は、その変換係数は、パワートランジスタのサイズに応じて可変に構成されてもよい。
この場合、パワートランジスタのサイズを変化させることにより、駆動電流を変化させることができる。そしてパワートランジスタのサイズに応じて、第２電流／電圧変換回路の変換係数を変化させることにより、駆動電流をしきい値電流と比較することができる。 The effective size of the power transistor may be configured to be variable in at least two stages. The second current / voltage conversion circuit may be configured such that its conversion coefficient is variable according to the size of the power transistor.
In this case, the drive current can be changed by changing the size of the power transistor. The drive current can be compared with the threshold current by changing the conversion coefficient of the second current / voltage conversion circuit in accordance with the size of the power transistor.

第２電流／電圧変換回路は、第２電流を所定係数倍して折り返す第１カレントミラー回路と、第１カレントミラー回路の出力電流の経路上に設けられた第１抵抗と、を含んでもよい。第１抵抗の電圧降下が第２電圧であってもよい。第１カレントミラー回路は、その出力側のトランジスタのサイズが可変に構成され、そのミラー比が可変に構成されてもよい。 The second current / voltage conversion circuit may include a first current mirror circuit that folds the second current by multiplying the second current by a predetermined coefficient, and a first resistor provided on the output current path of the first current mirror circuit. . The voltage drop of the first resistor may be the second voltage. The first current mirror circuit may be configured such that the size of the transistor on the output side is variable and the mirror ratio is variable.

制御電圧生成部は、駆動電流の目標値を指示する基準電圧を、それに比例した第３電流に変換する第２電圧／電流変換回路と、第３電流をそれに比例した制御電圧に変換する第３電流／電圧変換回路と、を含んでもよい。 The control voltage generation unit converts a reference voltage indicating the target value of the drive current into a third current proportional to the reference voltage, and a third voltage that converts the third current into a control voltage proportional thereto. And a current / voltage conversion circuit.

第１電流／電圧変換回路と、第３電流／電圧変換回路は同じ構成を有してもよい。これにより、第１電流／電圧変換回路の変換係数のばらつき／変動と、制御電圧のばらつき／変動とを相殺できる。 The first current / voltage conversion circuit and the third current / voltage conversion circuit may have the same configuration. Thereby, the variation / variation of the conversion coefficient of the first current / voltage conversion circuit and the variation / variation of the control voltage can be offset.

第２電圧／電流変換回路は、一端の電位が固定され、コントローラに外付けされる第２抵抗と、第２抵抗に接続された第２トランジスタと、その第１入力端子に、基準電圧が印加され、その第２入力端子が、第２抵抗と第２トランジスタの接続点に接続され、その出力端子が、第２トランジスタの制御端子と接続された第２誤差増幅器と、を含んでもよい。第２トランジスタに流れる電流が、第３電流であってもよい。
この場合、外付けの第２抵抗の抵抗値によって、駆動電流の量、すなわちフラッシュの輝度を調節できる。 The second voltage / current conversion circuit has a potential at one end fixed, a second resistor externally attached to the controller, a second transistor connected to the second resistor, and a reference voltage applied to the first input terminal. The second input terminal may be connected to a connection point between the second resistor and the second transistor, and the output terminal may include a second error amplifier connected to the control terminal of the second transistor. The current flowing through the second transistor may be the third current.
In this case, the amount of drive current, that is, the flash brightness can be adjusted by the resistance value of the external second resistor.

第３電流／電圧変換回路は、第３電流を所定係数倍して折り返す第２カレントミラー回路と、第２カレントミラー回路により折り返された電流の経路上に設けられた第３抵抗と、を含んでもよい。第３抵抗の電圧降下が、制御電圧であってもよい。
第１電流／電圧変換回路は、第１電流を所定係数倍して折り返す第３カレントミラー回路と、第３カレントミラー回路により折り返された電流の経路上に設けられた第４抵抗と、を含んでもよい。第４抵抗の電圧降下が、第１電圧であってもよい。第３抵抗と第４抵抗は、半導体基板上に近接配置されてもよい。
これにより、第１電流／電圧変換回路の変換係数のばらつき／変動と、制御電圧のばらつき／変動と、を高精度に相殺できる。 The third current / voltage conversion circuit includes a second current mirror circuit that folds the third current by a predetermined coefficient, and a third resistor provided on a path of the current that is folded by the second current mirror circuit. But you can. The voltage drop of the third resistor may be a control voltage.
The first current / voltage conversion circuit includes a third current mirror circuit that folds the first current by a predetermined coefficient, and a fourth resistor provided on a path of the current folded by the third current mirror circuit. But you can. The voltage drop of the fourth resistor may be the first voltage. The third resistor and the fourth resistor may be disposed close to each other on the semiconductor substrate.
Thereby, the variation / variation of the conversion coefficient of the first current / voltage conversion circuit and the variation / variation of the control voltage can be offset with high accuracy.

第１電流／電圧変換回路と、第３電流／電圧変換回路は同じ構成を有してもよい。
これにより、第１電流／電圧変換回路においてトランジスタサイズや抵抗のばらつきが生じ、変換係数が変化しても、それに追従して制御電圧が変化するため、駆動電流量がばらつくのを抑制できる。 The first current / voltage conversion circuit and the third current / voltage conversion circuit may have the same configuration.
As a result, variations in transistor size and resistance occur in the first current / voltage conversion circuit, and even if the conversion coefficient changes, the control voltage changes following the change, so that it is possible to suppress variation in the amount of drive current.

コントローラは、第１トランジスタのドレイン電圧を、パワートランジスタのドレイン電圧と等しくなるように調節する電圧補正部をさらに含んでもよい。
この場合、第１トランジスタとパワートランジスタのソース、ドレイン、ゲートそれぞれの電位が互いに等しくなるため、第１トランジスタおよびパワートランジスタは、活性領域（飽和領域）で動作する必要がなくなるため、パワートランジスタのドレイン電圧の目標値を、非常に低い値に設定することができ、パワートランジスタでの電力損失を低減できる。 The controller may further include a voltage correction unit that adjusts the drain voltage of the first transistor to be equal to the drain voltage of the power transistor.
In this case, since the potentials of the source, drain, and gate of the first transistor and the power transistor are equal to each other, the first transistor and the power transistor do not need to operate in the active region (saturation region). The target voltage value can be set to a very low value, and power loss in the power transistor can be reduced.

コントローラは、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The controller may be integrated on a single semiconductor substrate.
“Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.
By integrating the circuit as one IC, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.

本発明の別の態様は、フラッシュ用の発光素子を駆動する駆動回路に関する。駆動回路は、そのドレインが、発光素子の一端に接続されたパワートランジスタと、発光素子およびパワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、上述のいずれかのコントローラと、を備えてもよい。 Another embodiment of the present invention relates to a drive circuit for driving a flash light emitting element. The drive circuit includes a power transistor whose drain is connected to one end of the light-emitting element, a DC / DC converter that supplies a drive voltage between both ends of the light-emitting element and the power transistor, and any one of the controllers described above. May be.

本発明の別の態様は、フラッシュ装置に関する。フラッシュ装置は、直列に接続された複数の発光ダイオードを含む発光素子と、発光素子を駆動する駆動回路と、を備えてもよい。駆動回路は、そのドレインが、発光素子の一端に接続されたパワートランジスタと、発光素子およびパワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、上述のいずれかのコントローラと、を備える。 Another aspect of the present invention relates to a flash device. The flash device may include a light emitting element including a plurality of light emitting diodes connected in series, and a drive circuit for driving the light emitting element. The drive circuit includes a power transistor having a drain connected to one end of the light emitting element, a DC / DC converter that supplies a drive voltage between the light emitting element and the power transistor, and any one of the controllers described above. .

本発明の別の態様は、電子機器に関する。電子機器は、上述のフラッシュ装置を備える。 Another embodiment of the present invention relates to an electronic device. The electronic device includes the above-described flash device.

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described components, or a conversion of the expression of the present invention between methods, apparatuses, and the like is also effective as an aspect of the present invention.

本発明のある態様によれば、低損失で、駆動電流の電流量を検出できる。 According to an aspect of the present invention, the amount of drive current can be detected with low loss.

実施の形態に係るフラッシュ装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the flash apparatus which concerns on embodiment. コントローラの構成を示す回路図である。It is a circuit diagram which shows the structure of a controller. 図２のコントローラの具体的な構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration example of the controller of FIG. 2. 図１のフラッシュ装置の動作を示す波形図である。It is a wave form diagram which shows operation | movement of the flash apparatus of FIG. 変形例２に係るフラッシュ装置の構成を示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a flash device according to Modification 2. フラッシュ装置を備える電子機器を示す斜視図である。It is a perspective view which shows an electronic device provided with a flash device.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected to each other in addition to the case where the member A and the member B are physically directly connected. It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図１は、実施の形態に係るフラッシュ装置２００の構成を示す回路図である。フラッシュ装置２００は、デジタルカメラや携帯電話端末、タブレットＰＣなどの撮像機能付きの電子機器に搭載され、暗所における撮像時において発光し、被写体に光を照射する。 FIG. 1 is a circuit diagram showing a configuration of a flash device 200 according to an embodiment. The flash device 200 is mounted on an electronic device with an imaging function, such as a digital camera, a mobile phone terminal, or a tablet PC, and emits light during imaging in a dark place and irradiates the subject with light.

フラッシュ装置２００は、発光素子１０２と、発光素子１０２を駆動する駆動回路１００と、を備える。たとえば発光素子１０２は、直列に接続された複数の発光ダイオード（ＬＥＤ）を含むＬＥＤストリングである。 The flash device 200 includes a light emitting element 102 and a drive circuit 100 that drives the light emitting element 102. For example, the light emitting element 102 is an LED string including a plurality of light emitting diodes (LEDs) connected in series.

駆動回路１００は、図示しないホストプロセッサからの指令に応じて、発光素子１０２に駆動電圧を供給するとともに、発光素子１０２に流れる駆動電流Ｉ_ＤＲＶを制御し、発光素子１０２の指示された輝度で発光させる。 In response to a command from a host processor (not shown), the drive circuit 100 supplies a drive voltage to the light emitting element 102 and controls the drive current I _DRV flowing through the light emitting element 102 to emit light with the instructed luminance of the light emitting element 102. Let

駆動回路１００は、ＤＣ／ＤＣコンバータ４、パワートランジスタＭ３およびコントローラ２を備える。 The drive circuit 100 includes a DC / DC converter 4, a power transistor M3, and a controller 2.

パワートランジスタＭ３は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、そのドレインが、発光素子１０２の一端（カソード）に接続され、そのソースが接地される。 The power transistor M3 is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), its drain is connected to one end (cathode) of the light emitting element 102, and its source is grounded.

ＤＣ／ＤＣコンバータ４は、発光素子１０２およびパワートランジスタＭ３の両端間に駆動電圧Ｖ_ＯＵＴを供給する。本実施の形態では、ＤＣ／ＤＣコンバータ４は、電池電圧Ｖ_ＢＡＴを昇圧し、発光素子１０２のアノードと接地端子の間に、駆動電圧Ｖ_ＯＵＴを発生させる。 The DC / DC converter 4 supplies a drive voltage _VOUT between both ends of the light emitting element 102 and the power transistor M3. In the present embodiment, the DC / DC converter 4 boosts the battery voltage V _BAT and generates a drive voltage _VOUT between the anode of the light emitting element 102 and the ground terminal.

ＤＣ／ＤＣコンバータ４は、昇圧型のスイッチングレギュレータであり、インダクタＬ１、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、出力キャパシタＣ１を含む。ＤＣ／ＤＣコンバータ４のトポロジーは一般的なものであるため、説明を省略する。同期整流トランジスタＭ２に代えて、整流ダイオードを用いてもよい。またＤＣ／ＤＣコンバータ４のトポロジーは図１のそれには限定されず、その他の構成、たとえばトランスを用いたコンバータであってもよい。 The DC / DC converter 4 is a step-up type switching regulator and includes an inductor L1, a switching transistor M1, a synchronous rectification transistor M2, and an output capacitor C1. Since the topology of the DC / DC converter 4 is general, the description thereof is omitted. A rectifier diode may be used in place of the synchronous rectifier transistor M2. Further, the topology of the DC / DC converter 4 is not limited to that of FIG. 1, but may be other configurations, for example, a converter using a transformer.

コントローラ２は、ＤＣ／ＤＣコンバータ４およびパワートランジスタＭ３を制御する。コントローラ２は、ひとつの半導体基板に一体集積化されたＩＣ（Integrated Circuit）である。本実施の形態において、ＤＣ／ＤＣコンバータ４のスイッチングトランジスタＭ１および同期整流トランジスタＭ２、およびパワートランジスタＭ３は、コントローラ２に内蔵されるが、それらの少なくともひとつはディスクリート部品であり、コントローラ２に外付けされてもよい。 The controller 2 controls the DC / DC converter 4 and the power transistor M3. The controller 2 is an IC (Integrated Circuit) integrated on a single semiconductor substrate. In the present embodiment, the switching transistor M1, the synchronous rectification transistor M2, and the power transistor M3 of the DC / DC converter 4 are built in the controller 2, but at least one of them is a discrete component and is externally attached to the controller 2. May be.

コントローラ２は、その入出力端子として、スイッチング（ＳＷ）端子、出力（ＯＵＴ）端子、ＬＥＤ端子、接地（ＧＮＤ）端子を備える。スイッチング端子ＳＷには、インダクタＬ１が接続される。ＧＮＤ端子は接地され、コントローラ２の内部の接地ラインと接続される。ＬＥＤ端子は、発光素子１０２の一端（カソード）と接続される。ＯＵＴ端子には、発光素子１０２の一端（アノード）および出力キャパシタＣ１が接続される。
スイッチングトランジスタＭ１は、ＳＷ端子と接地ラインの間に設けられ、同期整流トランジスタＭ２はＳＷ端子とＯＵＴ端子の間に設けられる。パワートランジスタＭ３は、ＬＥＤ端子とＧＮＤ端子の間に設けられる。 The controller 2 includes a switching (SW) terminal, an output (OUT) terminal, an LED terminal, and a ground (GND) terminal as its input / output terminals. An inductor L1 is connected to the switching terminal SW. The GND terminal is grounded and connected to the ground line inside the controller 2. The LED terminal is connected to one end (cathode) of the light emitting element 102. One terminal (anode) of the light emitting element 102 and the output capacitor C1 are connected to the OUT terminal.
The switching transistor M1 is provided between the SW terminal and the ground line, and the synchronous rectification transistor M2 is provided between the SW terminal and the OUT terminal. The power transistor M3 is provided between the LED terminal and the GND terminal.

コントローラ２は、電圧制御部１０、電流制御部２０、電流検出部３０、タイマー回路４０を備える。
電圧制御部１０は、パワートランジスタＭ３のドレインソース間電圧Ｖｄｓ、すなわちＬＥＤ端子の電位が、所定の基準電圧Ｖ_ＲＥＦ１に近づくように、ＤＣ／ＤＣコンバータ４を制御する。 The controller 2 includes a voltage control unit 10, a current control unit 20, a current detection unit 30, and a timer circuit 40.
The voltage control unit 10 controls the DC / DC converter 4 so that the drain-source voltage Vds of the power transistor M3, that is, the potential of the LED terminal approaches the predetermined reference voltage _VREF1 .

電圧制御部１０は、誤差増幅器１２、パルス変調器１４、ドライバ１６を含む。誤差増幅器１２は、ＬＥＤ端子の電圧Ｖ_ＬＥＤと基準電圧Ｖ_ＲＥＦ１の誤差を増幅する。パルス変調器１４は、誤差増幅器１２から出力されるフィードバック信号（誤差信号）Ｖ_ＦＢをパルス変調し、パルス信号Ｓ_ＰＷＭを生成する。パルス変調器１４の変調方式は特に限定されず、パルス幅変調、パルス周波数変調などが利用可能である。またパルス変調器１４の構成も限定されず、電圧モード制御、ピーク電流モード制御、平均電流モード制御、ヒステリシス制御、など、さまざまな構成をとりうる。 The voltage control unit 10 includes an error amplifier 12, a pulse modulator 14, and a driver 16. The error amplifier 12 amplifies the error between the LED terminal voltage V _LED and the reference voltage V _REF1 . The pulse modulator 14 performs pulse modulation on the feedback signal (error signal) V _FB output from the error amplifier 12 to generate a pulse signal S _PWM . The modulation method of the pulse modulator 14 is not particularly limited, and pulse width modulation, pulse frequency modulation, and the like can be used. Further, the configuration of the pulse modulator 14 is not limited, and various configurations such as voltage mode control, peak current mode control, average current mode control, and hysteresis control can be employed.

ドライバ１６は、パルス信号Ｓ_ＰＷＭにもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。 The driver 16 switches the switching transistor M1 and the synchronous rectification transistor M2 based on the pulse signal _SPWM .

電流制御部２０は、パワートランジスタＭ３に流れる駆動電流Ｉ_ＤＲＶが所定の目標値Ｉ_ＲＥＦに近づくように、パワートランジスタＭ３のゲート電圧Ｖ_Ｇを調節する。 The current control unit 20 adjusts the gate voltage V _G of the power transistor M3 so that the drive current I _DRV flowing through the power transistor M3 approaches a predetermined target value I _REF .

電流検出部３０は、駆動電流Ｉ_ＤＲＶを監視し、所定のしきい値電流Ｉ_ＴＨと比較する。後述するように、電流検出部３０は、駆動電流Ｉ_ＤＲＶの経路上にインピーダンス素子を挿入することなく、電流制御部２０の内部で生成される信号にもとづいて、駆動電流Ｉ_ＤＲＶを検出可能に構成される。電流検出部３０は、駆動電流Ｉ_ＤＲＶがしきい値Ｉ_ＴＨを超えると、比較信号Ｓ_ＣＭＰをアサート（たとえばハイレベル）する。 The current detection unit 30 monitors the drive current I _DRV and compares it with a predetermined threshold current I _TH . As will be described later, the current detection unit 30 can detect the drive current I _DRV based on a signal generated inside the current control unit 20 without inserting an impedance element on the path of the drive current I _DRV. Composed. Current detector 30, the driving current _{I DRV} exceeds the threshold _{I TH,} the comparison signal _{S CMP} asserts (e.g. a high level).

タイマー回路４０は、電流検出部３０によって、駆動電流Ｉ_ＤＲＶがしきい値電流Ｉ_ＴＨを超えたことが検出されると、つまり比較信号Ｓ_ＣＭＰがアサートされたことを契機として経時測定を開始する。そして、測定された時間が所定のしきい値時間τ_ＳＴＯＰに達すると、停止信号Ｓ_ＳＴＯＰをアサート（たとえばハイレベル）する。コントローラ２は、停止信号Ｓ_ＳＴＯＰがアサートされると、発光素子１０２の発光を停止させる。具体的には、停止信号Ｓ_ＳＴＯＰがアサートされると、電流制御部２０は、パワートランジスタＭ３のゲートに接地電圧を与えることにより、パワートランジスタＭ３をオフする。これに加えて電圧制御部１０は、ＤＣ／ＤＣコンバータ４のスイッチングを停止してもよい。 When the current detection unit 30 detects that the drive current I _DRV exceeds the threshold current I _TH , that is, when the comparison signal _SCMP is asserted, the timer circuit 40 starts measurement over time. . When the measured time reaches a predetermined threshold time τ _STOP , the stop signal S _STOP is asserted (for example, high level). When the stop signal S _STOP is asserted, the controller 2 stops the light emission of the light emitting element 102. Specifically, when the stop signal S _STOP is asserted, the current control unit 20 turns off the power transistor M3 by applying a ground voltage to the gate of the power transistor M3. In addition to this, the voltage control unit 10 may stop the switching of the DC / DC converter 4.

以上がフラッシュ装置２００の全体の構成である。続いてコントローラ２の具体的な構成を説明する。図２は、コントローラ２の構成を示す回路図である。 The above is the overall configuration of the flash device 200. Next, a specific configuration of the controller 2 will be described. FIG. 2 is a circuit diagram showing the configuration of the controller 2.

電流制御部２０は、制御電圧生成部２２、第１トランジスタＭ１１、第１Ｉ／Ｖ変換回路ＩＶ１、電圧補正部５０を備える。 The current control unit 20 includes a control voltage generation unit 22, a first transistor M11, a first I / V conversion circuit IV1, and a voltage correction unit 50.

制御電圧生成部２２は、パワートランジスタＭ３に流れる駆動電流Ｉ_ＤＲＶの目標値Ｉ_ＲＥＦを指示する制御電圧Ｖ_ＣＮＴを生成する。 The control voltage generator 22 generates a control voltage V _CNT that instructs a target value I _REF of the drive current I _DRV that flows through the power transistor M3.

第１トランジスタＭ１１のゲートはパワートランジスタＭ３のゲートと接続され、そのソースは、パワートランジスタＭ３のソースと接続される。これにより、第１トランジスタＭ１１とパワートランジスタＭ３のゲートソース間電圧が等しくなるため、第１トランジスタＭ１１には、パワートランジスタＭ３に流れる駆動電流Ｉ_ＤＲＶに比例した第１電流Ｉ１が流れる。
トランジスタＭ１１とＭ３のサイズ比を１：Ｎとするとき、以下の関係式が成り立つ。
Ｉ１＝Ｉ_ＤＲＶ／Ｎ …（１） The gate of the first transistor M11 is connected to the gate of the power transistor M3, and the source thereof is connected to the source of the power transistor M3. As a result, the gate-source voltages of the first transistor M11 and the power transistor M3 become equal, and the first current I1 proportional to the drive current I _DRV flowing in the power transistor M3 flows through the first transistor M11.
When the size ratio of the transistors M11 and M3 is 1: N, the following relational expression is established.
I1 = I _DRV / N (1)

電圧補正部５０は、第１トランジスタＭ１１のドレイン電圧を、パワートランジスタＭ３のドレイン電圧Ｖ_ＬＥＤと等しくなるように調節する。たとえば電圧補正部５０は、トランジスタＭ１２、誤差増幅器５２を含む。トランジスタＭ１２は、第１トランジスタＭ１１のドレインと接続される。誤差増幅器５２の第１入力端子にはパワートランジスタＭ３のドレイン電圧Ｖ_ＬＥＤが入力され、その第２入力端子には第１トランジスタＭ１１のドレイン電圧が入力され、その出力端子はトランジスタＭ１２のゲートと接続される。誤差増幅器５２によって、トランジスタＭ３とＭ１１それぞれのドレイン電圧が等しくなるように、トランジスタＭ１２のオン抵抗が調節される。 The voltage correction unit 50 adjusts the drain voltage of the first transistor M11 to be equal to the drain voltage V _LED of the power transistor M3. For example, the voltage correction unit 50 includes a transistor M12 and an error amplifier 52. The transistor M12 is connected to the drain of the first transistor M11. The drain voltage V _LED of the power transistor M3 is input to the first input terminal of the error amplifier 52, the drain voltage of the first transistor M11 is input to the second input terminal, and the output terminal is connected to the gate of the transistor M12. Is done. The on-resistance of the transistor M12 is adjusted by the error amplifier 52 so that the drain voltages of the transistors M3 and M11 are equal.

電圧補正部５０を設けることにより、第１トランジスタＭ１１とパワートランジスタＭ３のソース、ドレイン、ゲートそれぞれの電位が互いに等しくなる。この場合、第１トランジスタＭ１１およびパワートランジスタＭ３は、活性領域（飽和領域）で動作する必要がなくなるため、パワートランジスタＭ３のドレイン電圧Ｖ_ＬＥＤの目標値Ｖ_ＲＥＦ１を、０．３Ｖ程度と、非常に低い値に設定することができ、パワートランジスタＭ３での電力損失を低減できる。 By providing the voltage correction unit 50, the potentials of the source, drain, and gate of the first transistor M11 and the power transistor M3 are equal to each other. In this case, since the first transistor M11 and the power transistor M3 do not need to operate in the active region (saturation region), the target value V _REF1 of the drain voltage V _LED of the power transistor M3 is about 0.3V, which is very high. A low value can be set, and power loss in the power transistor M3 can be reduced.

なお、パワートランジスタＭ３のドレイン電圧Ｖ_ＬＥＤが十分大きく、パワートランジスタＭ３、第１トランジスタＭ１１がともに飽和領域（活性領域）で動作することが保証される場合には、電圧補正部５０は省略してもよい。 When the drain voltage V _LED of the power transistor M3 is sufficiently large and both the power transistor M3 and the first transistor M11 are guaranteed to operate in the saturation region (active region), the voltage correction unit 50 is omitted. Also good.

第１Ｉ／Ｖ変換回路ＩＶ１は、第１トランジスタＭ１１に流れる第１電流Ｉ１を、それに比例した第１電圧Ｖ１に変換する。比例係数（変換係数）をＫ１とすると、以下の関係式（２）が成り立つ。
Ｖ１＝Ｋ１×Ｉ１ …（２） The first I / V conversion circuit IV1 converts the first current I1 flowing through the first transistor M11 into a first voltage V1 proportional to the first current I1. When the proportionality coefficient (conversion coefficient) is K1, the following relational expression (2) is established.
V1 = K1 × I1 (2)

誤差増幅器ＥＡ１の第１入力端子には、第１電圧Ｖ１が入力され、その第２入力端子には、制御電圧Ｖ_ＣＮＴが入力され、その出力端子は、パワートランジスタＭ３および第１トランジスタＭ１１のゲートに接続される。 The first voltage V1 is input to the first input terminal of the error amplifier EA1, the control voltage _VCNT is input to the second input terminal, and the output terminals are the gates of the power transistor M3 and the first transistor M11. Connected to.

以上が電流制御部２０の構成である。誤差増幅器ＥＡ１によって、第１電圧Ｖ１が、制御電圧Ｖ_ＣＮＴと等しくなるようにフィードバックがかかり、パワートランジスタＭ３のゲート電圧Ｖ_Ｇが調節される。 The above is the configuration of the current control unit 20. By the error amplifier EA1, first voltage V1, takes feedback to be equal to the control voltage _{V CNT,} the gate voltage _{V G} of the power transistor M3 is adjusted.

式（２）に式（１）を代入すると、式（３）を得る。
Ｖ１＝Ｋ１×Ｉ_ＤＲＶ／Ｎ …（３）
フィードバックループが安定した状態では、式（３）で与えられる第１電圧Ｖ１と、制御電圧Ｖ_ＣＮＴが等しい状態となる。
Ｖ_ＣＮＴ＝Ｋ１×Ｉ_ＤＲＶ／Ｎ …（４）
したがって、駆動電流Ｉ_ＤＲＶは、式（５）で与えられる目標値Ｉ_ＲＥＦに安定化される。
Ｉ_ＲＥＦ＝Ｎ／Ｋ１×Ｖ_ＣＮＴ …（５） Substituting equation (1) into equation (2) yields equation (3).
V1 = K1 × I _DRV / N (3)
When the feedback loop is stable, the first voltage V1 given by the equation (3) is equal to the control voltage _VCNT .
V _CNT = K1 × I _DRV / N (4)
Therefore, the drive current I _DRV is stabilized at the target value I _REF given by the equation (5).
I _REF = N / K1 × V _CNT (5)

電流検出部３０は、電流制御部２０において生成される第１電圧Ｖ１に応じた第２電圧Ｖ２を、しきい値電流Ｉ_ＴＨに応じたしきい値電圧Ｖ_ＴＨと比較するよう構成される。 Current detector 30, a second voltage V2 corresponding to the first voltage V1 generated in the current control unit 20, configured to compare the threshold voltage V _TH corresponding to the threshold current I _TH.

たとえば電流検出部３０は、コンパレータ３２およびＶ／Ｖ変換回路３４を備える。Ｖ／Ｖ変換回路３４は、第１電圧Ｖ１を、それに比例した第２電圧Ｖ２に変換する。変換係数をＫ２とすると、以下の関係式が成り立つ。
Ｖ２＝Ｋ２×Ｖ１ …（６）
Ｋ２＝１の場合には、Ｖ／Ｖ変換回路３４を省略してもよい。 For example, the current detection unit 30 includes a comparator 32 and a V / V conversion circuit 34. The V / V conversion circuit 34 converts the first voltage V1 into a second voltage V2 that is proportional to the first voltage V1. When the conversion coefficient is K2, the following relational expression is established.
V2 = K2 × V1 (6)
In the case of K2 = 1, the V / V conversion circuit 34 may be omitted.

コンパレータ３２は、第２電圧Ｖ２をしきい値電圧Ｖ_ＴＨと比較する。式（３）に式（６）を代入すると、式（７）を得る。
Ｖ２＝Ｋ２×Ｋ１×Ｉ_ＤＲＶ／Ｎ …（７）
第２電圧Ｖ２がしきい値電圧Ｖ_ＴＨを超えると、言い換えれば、駆動電流Ｉ_ＤＲＶが式（８）のしきい値電流Ｉ_ＴＨを超えると、停止信号Ｓ_ＳＴＯＰがアサートされる。 The comparator 32 compares the second voltage V2 with the threshold voltage _VTH . Substituting equation (6) into equation (3) yields equation (7).
V2 = K2 × K1 × I _DRV / N (7)
When the second voltage V2 exceeds the threshold voltage _{V TH,} in other words, the driving current _{I DRV} exceeds the threshold current _{I TH} of the formula (8), the stop signal _{S STOP} is asserted.

Ｉ_ＴＨ＝Ｖ_ＴＨ×Ｎ／（Ｋ２×Ｋ１） …（８） I _TH = V _TH × N / (K2 × K1) (8)

ここで第１トランジスタＭ１１とパワートランジスタＭ３のサイズ比１：Ｎは、それらをペアリングして構成することにより、プロセスバラツキや温度依存性の影響を低減でき、ほぼ一定とみなすことができる。またしきい値電圧Ｖ_ＴＨもバンドギャップリファレンス回路が生成する基準電圧にもとづいて生成することで、プロセスバラツキや温度依存性の影響を低減でき、ほぼ一定とみなすことができる。 Here, the size ratio 1: N between the first transistor M11 and the power transistor M3 can be considered to be almost constant by pairing them to reduce the influence of process variation and temperature dependency. Further, by generating the threshold voltage V _TH based on the reference voltage generated by the band gap reference circuit, the influence of process variation and temperature dependency can be reduced, and it can be regarded as almost constant.

制御電圧Ｖ_ＣＮＴが、バンドギャップリファレンス回路によって、プロセスばらつき、温度変動に依存しないように生成される場合には、第１Ｉ／Ｖ変換回路ＩＶ１とＶ／Ｖ変換回路３４を、（Ｋ２×Ｋ１）が温度やプロセスバラツキに依存せずに一定となるように構成すること望ましい。これにより、しきい値電流Ｉ_ＴＨを、温度やプロセスばらつきによらず一定とすることができる。なお、以下で説明する図３の構成では、変換係数Ｋ１のばらつき／変動と、制御電圧Ｖ_ＣＮＴのばらつき／変動が相殺されるように構成される。 When the control voltage V _CNT is generated by the band gap reference circuit so as not to depend on process variations and temperature fluctuations, the first I / V conversion circuit IV1 and the V / V conversion circuit 34 are set to (K2 × K1). It is desirable that the temperature be constant without depending on temperature and process variations. As a result, the threshold current _ITH can be kept constant regardless of temperature and process variations. In the configuration of FIG. 3 described below, the variation / variation of the conversion coefficient K1 and the variation / variation of the control voltage _VCNT are offset.

図３は、図２のコントローラ２の具体的な構成例を示す回路図である。 FIG. 3 is a circuit diagram showing a specific configuration example of the controller 2 of FIG.

はじめに電流制御部２０について説明する。 First, the current control unit 20 will be described.

たとえば第１Ｉ／Ｖ変換回路ＩＶ１は、第３カレントミラー回路ＣＭ３および第４抵抗Ｒ１４を含む。第３カレントミラー回路ＣＭ３は、第１電流Ｉ１の電流量をミラー比α３倍して折り返す。第４抵抗Ｒ１４は、折り返された第１電流Ｉ１’の経路上に設けられる。第４抵抗Ｒ１４の電圧降下が、第１電圧Ｖ１となる。
Ｖ１＝Ｋ１×Ｉ１＝Ｒ１４×α３×Ｉ１ …（９）
つまり、Ｋ１＝Ｒ１４×α３となる。 For example, the first I / V conversion circuit IV1 includes a third current mirror circuit CM3 and a fourth resistor R14. The third current mirror circuit CM3 folds the current amount of the first current I1 multiplied by the mirror ratio α3. The fourth resistor R14 is provided on the path of the folded first current I1 ′. The voltage drop of the fourth resistor R14 becomes the first voltage V1.
V1 = K1 × I1 = R14 × α3 × I1 (9)
That is, K1 = R14 × α3.

制御電圧生成部２２は、第２Ｖ／Ｉ変換回路ＶＩ２、第３Ｉ／Ｖ変換回路ＩＶ３を含む。
第２Ｖ／Ｉ変換回路ＶＩ２は、駆動電流Ｉ_ＤＲＶの目標値を指示する基準電圧Ｖ_ＲＥＦ２を、それに比例した第３電流Ｉ３に変換する。変換係数をＫ３とすると、式（１０）が成り立つ。
Ｉ３＝Ｋ３×Ｖ_ＲＥＦ２ …（１０） The control voltage generation unit 22 includes a second V / I conversion circuit VI2 and a third I / V conversion circuit IV3.
The 2V / I conversion circuit VI2 is the reference voltage _{V REF2} to instruct the target value of the driving current _{I DRV,} into a third current I3 proportional thereto. When the conversion coefficient is K3, the equation (10) is established.
I3 = K3 × V _REF2 (10)

たとえば第２Ｖ／Ｉ変換回路ＶＩ２は、第２トランジスタＭ２２、第２誤差増幅器ＥＡ２、第２抵抗Ｒ２２を含む。第２抵抗Ｒ２２は、コントローラ２に外付けされ、その一端が接地されて電位が固定される。第２トランジスタＭ２２は、第２抵抗Ｒ２２に接続される。第２誤差増幅器ＥＡ２の第１入力端子には、基準電圧Ｖ_ＲＥＦ２が印加され、その第２入力端子は、第２抵抗Ｒ２２と第２トランジスタＭ２２の接続点に接続され、その出力端子が第２トランジスタＭ２２の制御端子と接続される。第２トランジスタＭ２２に流れる電流が、第３電流Ｉ３となり、その電流量は以下の式（１１）で与えられる。
Ｉ３＝Ｖ_ＲＥＦ２／Ｒ２２ …（１１）
つまり、Ｋ３＝１／Ｒ２２である。 For example, the second V / I conversion circuit VI2 includes a second transistor M22, a second error amplifier EA2, and a second resistor R22. The second resistor R22 is externally attached to the controller 2, and one end thereof is grounded to fix the potential. The second transistor M22 is connected to the second resistor R22. A reference voltage V _REF2 is applied to the first input terminal of the second error amplifier EA2, its second input terminal is connected to the connection point of the second resistor R22 and the second transistor M22, and its output terminal is the second input terminal. Connected to the control terminal of transistor M22. The current flowing through the second transistor M22 becomes the third current I3, and the amount of current is given by the following equation (11).
I3 = V _REF2 / R22 (11)
That is, K3 = 1 / R22.

第３Ｉ／Ｖ変換回路ＩＶ３は、第３電流Ｉ３をそれに比例した制御電圧Ｖ_ＣＮＴに変換する。変換係数をＫ４とすると、式（１２）が成り立つ。
Ｖ_ＣＮＴ＝Ｋ４×Ｉ３ …（１２） The third I / V conversion circuit IV3 converts the third current I3 into a control voltage _VCNT proportional to the third current I3. When the conversion coefficient is K4, Expression (12) is established.
V _CNT = K4 × I3 (12)

たとえば第３Ｉ／Ｖ変換回路ＩＶ３は、第２カレントミラー回路ＣＭ２、第３抵抗Ｒ２３を含む、第１Ｉ／Ｖ変換回路ＩＶ１と同様に構成される。第２カレントミラー回路ＣＭ２は、第３電流Ｉ３の電流量をミラー比α２倍して折り返す。第３抵抗Ｒ２３は、折り返された第３電流Ｉ３’の経路上に設けられる。第３抵抗Ｒ２３の電圧降下が、制御電圧Ｖ_ＣＮＴとなる。
Ｖ_ＣＮＴ＝Ｒ２３×α２×Ｉ３ …（１３）
式（１２）、（１３）の対比から、Ｋ４＝Ｒ２３×α２であることが分かる。 For example, the third I / V conversion circuit IV3 is configured in the same manner as the first I / V conversion circuit IV1 including the second current mirror circuit CM2 and the third resistor R23. The second current mirror circuit CM2 folds the current amount of the third current I3 multiplied by the mirror ratio α2. The third resistor R23 is provided on the path of the folded third current I3 ′. The voltage drop of the third resistor R23 becomes the control voltage _VCNT .
V _CNT = R23 × α2 × I3 (13)
From the comparison of the equations (12) and (13), it can be seen that K4 = R23 × α2.

さらに電流制御部２０の抵抗Ｒ１４および抵抗Ｒ２３を半導体基板上に近接配置（ペアリング）することが望ましい。これにより、第１Ｉ／Ｖ変換回路ＩＶ１の変換係数Ｋ１と、第３Ｉ／Ｖ変換回路ＩＶ３の変換係数Ｋ４の相対的な誤差を小さくできる。 Furthermore, it is desirable that the resistor R14 and the resistor R23 of the current control unit 20 are arranged close to each other (pairing) on the semiconductor substrate. Thereby, the relative error between the conversion coefficient K1 of the first I / V conversion circuit IV1 and the conversion coefficient K4 of the third I / V conversion circuit IV3 can be reduced.

式（１２）に式（１１）を代入すると、式（１４）を得る。
Ｖ_ＣＮＴ＝Ｋ４×Ｖ_ＲＥＦ２／Ｒ２２ …（１４） Substituting equation (11) into equation (12) yields equation (14).
_VCNT = K4 * _VREF2 / R22 (14)

したがって、第２抵抗Ｒ２２を外付け抵抗とすることにより、その抵抗値に応じて、制御電圧Ｖ_ＣＮＴを調節でき、さらには駆動電流Ｉ_ＤＲＶの量を調節できる。 Therefore, by using the second resistor R22 as an external resistor, the control voltage _VCNT can be adjusted according to the resistance value, and further, the amount of the drive current _IDRV can be adjusted.

式（５）に、式（１４）を代入すると、駆動電流Ｉ_ＤＲＶは、式（１５）の目標値に安定化される。
Ｉ_ＲＥＦ＝Ｎ／Ｋ１×Ｋ４×Ｖ_ＲＥＦ２／Ｒ２２ …（１５）
上述のように、第１Ｉ／Ｖ変換回路ＩＶ１と第３Ｉ／Ｖ変換回路ＩＶ３を同じ構成とし、抵抗Ｒ２３とＲ１４をペアリングすることで、１／Ｋ１×Ｋ４の項は、プロセスばらつきや温度変動によらずに一定とすることができる。また抵抗Ｒ２２は外付け部品であるため温度依存性は小さい。したがって図３の電流制御部２０によれば、駆動電流Ｉ_ＤＲＶをプロセスばらつきや温度変動によらずに一定とすることができる。 When the equation (14) is substituted into the equation (5), the drive current I _DRV is stabilized at the target value of the equation (15).
I _REF = N / K1 × K4 × V _REF2 / R22 (15)
As described above, the first I / V conversion circuit IV1 and the third I / V conversion circuit IV3 have the same configuration, and the resistors R23 and R14 are paired. It can be made constant regardless of. Further, since the resistor R22 is an external component, temperature dependency is small. Therefore, according to the current control unit 20 of FIG. 3, the driving current I _DRV can be made constant regardless of process variations and temperature fluctuations.

なお、抵抗Ｒ２２を外付けのチップ部品とする場合、その抵抗値の個体ばらつきが問題となる。そこで、抵抗Ｒ１４および抵抗Ｒ２３の少なくとも一方は、その抵抗値が、レーザトリミングなどによって調節できるように構成することが好ましい。これにより、コントローラ２を量産したときに、コントローラ２ごとに、ＩＣ内部のばらつき（基準電圧Ｖ_ＲＥＦ２、カレントミラー回路のミラー比、演算増幅器のオフセット電圧）や、抵抗Ｒ２２の抵抗値のばらつきに応じて、そのばらつきを相殺するように、抵抗Ｒ１４、Ｒ２３の値を微調節することで、駆動電流Ｉ_ＤＲＶのばらつきが小さくでき、発光素子１０２の輝度を揃えることができる。また、第１電圧Ｖ１と駆動電流Ｉ_ＤＲＶの比のばらつきも抑えることができる。 When the resistor R22 is an external chip component, the individual variation of the resistance value becomes a problem. Therefore, it is preferable that at least one of the resistor R14 and the resistor R23 be configured such that its resistance value can be adjusted by laser trimming or the like. As a result, when the controller 2 is mass-produced, the controller 2 responds to variations in the IC (reference voltage V _REF2 , mirror ratio of the current mirror circuit, offset voltage of the operational amplifier) and variations in the resistance value of the resistor R22. Thus, by finely adjusting the values of the resistors R14 and R23 so as to cancel out the variation, the variation in the driving current _IDRV can be reduced, and the luminance of the light emitting element 102 can be made uniform. Also, variation in the ratio between the first voltage V1 and the drive current _IDRV can be suppressed.

続いて電流検出部３０を説明する。
Ｖ／Ｖ変換回路３４は、第１Ｖ／Ｉ変換回路ＶＩ１および第２Ｉ／Ｖ変換回路ＩＶ２を備える。
第１Ｖ／Ｉ変換回路ＶＩ１は、第１電圧Ｖ１を、それに比例した第２電流Ｉ２に変換する。変換係数をＫ５とすると、式（１７）が成り立つ。
Ｉ２＝Ｋ５×Ｖ１ …（１７） Next, the current detection unit 30 will be described.
The V / V conversion circuit 34 includes a first V / I conversion circuit VI1 and a second I / V conversion circuit IV2.
The first V / I conversion circuit VI1 converts the first voltage V1 into a second current I2 proportional thereto. When the conversion coefficient is K5, the equation (17) is established.
I2 = K5 × V1 (17)

より具体的には、第１Ｖ／Ｉ変換回路ＶＩ１は、第３誤差増幅器ＥＡ３、抵抗Ｒ３２、トランジスタＭ３３を含み、第２Ｖ／Ｉ変換回路ＶＩ２と同様に構成され、変換係数は、Ｋ５＝１／Ｒ３２で与えられる。 More specifically, the first V / I conversion circuit VI1 includes a third error amplifier EA3, a resistor R32, and a transistor M33, and is configured in the same manner as the second V / I conversion circuit VI2. The conversion coefficient is K5 = 1 / Given by R32.

第２Ｉ／Ｖ変換回路ＩＶ２は、第２電流Ｉ２をそれに比例した第２電圧Ｖ２に変換する。変換係数をＫ６とすると、式（１８）が成り立つ。
Ｖ２＝Ｋ６×Ｉ２ …（１８） The second I / V conversion circuit IV2 converts the second current I2 into a second voltage V2 proportional thereto. When the conversion coefficient is K6, Expression (18) is established.
V2 = K6 × I2 (18)

第２Ｉ／Ｖ変換回路ＩＶ２は、第１カレントミラー回路ＣＭ１、第１抵抗Ｒ３１を含み、第１Ｉ／Ｖ変換回路ＩＶ１と同様に構成される。第１カレントミラー回路ＣＭ１のミラー比をα１とすると、第２Ｉ／Ｖ変換回路ＩＶ２の変換係数Ｋ６は、Ｋ６＝α２×Ｒ３１で与えられる。 The second I / V conversion circuit IV2 includes a first current mirror circuit CM1 and a first resistor R31, and is configured similarly to the first I / V conversion circuit IV1. When the mirror ratio of the first current mirror circuit CM1 is α1, the conversion coefficient K6 of the second I / V conversion circuit IV2 is given by K6 = α2 × R31.

上述のように、図３の構成では、
Ｋ２＝Ｋ５×Ｋ６
Ｋ５＝１／Ｒ３２
Ｋ６＝α２×Ｒ３１
が成り立ち、Ｋ２は、式（１９）で与えられる。
Ｋ２＝１／Ｒ３２×α２×Ｒ３１ …（１９）
ここで、抵抗Ｒ３２および抵抗Ｒ３１を半導体基板上で近接配置することにより、それらの相対誤差を小さくできる。その結果、変換係数Ｋ２をプロセスばらつき、温度変動によらずに一定に保つことができる。 As described above, in the configuration of FIG.
K2 = K5 × K6
K5 = 1 / R32
K6 = α2 × R31
And K2 is given by equation (19).
K2 = 1 / R32 × α2 × R31 (19)
Here, by arranging the resistors R32 and R31 close to each other on the semiconductor substrate, their relative error can be reduced. As a result, the conversion coefficient K2 can be kept constant regardless of process variations and temperature fluctuations.

コントローラ２は、駆動電流Ｉ_ＤＲＶの目標量を、少なくとも２段階で切りかえ可能となっている。具体的にはパワートランジスタＭ３は、その有効なサイズが、少なくとも２段階で可変に構成される。たとえばパワートランジスタＭ３は、並列に接続された複数のセグメントに分割されており、セグメント毎に独立したゲート端子を有する。各セグメントは、そのゲートに、電流制御部２０が生成したゲート電圧Ｖ_Ｇを印加するか、それとも接地するか、が切りかえ可能である。 The controller 2 can switch the target amount of the drive current _IDRV in at least two stages. Specifically, the effective size of the power transistor M3 is variably configured in at least two stages. For example, the power transistor M3 is divided into a plurality of segments connected in parallel, and has an independent gate terminal for each segment. Each segment can be switched between applying a gate voltage V _G generated by the current control unit 20 to the gate or grounding each segment.

第２Ｉ／Ｖ変換回路ＩＶ２の変換係数Ｋ６は、パワートランジスタＭ３のサイズに応じて可変に構成される。具体的には、第１カレントミラー回路ＣＭ１のミラー比を可変とすればよく、入力側のトランジスタＭ３１と出力側のトランジスタＭ３２の少なくとも一方のトランジスタサイズを可変とすればよい。 The conversion coefficient K6 of the second I / V conversion circuit IV2 is variably configured according to the size of the power transistor M3. Specifically, the mirror ratio of the first current mirror circuit CM1 may be made variable, and the transistor size of at least one of the input side transistor M31 and the output side transistor M32 may be made variable.

以上がコントローラ２の構成である。 The above is the configuration of the controller 2.

続いてその動作を説明する。
図４は、図１のフラッシュ装置２００の動作を示す波形図である。
コントローラ２は、時刻ｔ１に図示しないホストプロセッサから発光の指示を受けると、駆動電流Ｉ_ＤＲＶの生成を開始する。駆動電流Ｉ_ＤＲＶがしきい値Ｉ_ＴＨを超えると、電流検出部３０が比較信号Ｓ_ＣＭＰをアサートする。そして比較信号Ｓ_ＣＭＰがアサートされてからしきい値時間τ_ＳＴＯＰが経過すると、停止信号Ｓ_ＳＴＯＰがアサートされる。停止信号Ｓ_ＳＴＯＰがアサートされると、パワートランジスタＭ３のゲートが接地に接続され、駆動電流Ｉ_ＤＲＶが遮断され、さらにドライバ１６はＤＣ／ＤＣコンバータ４のスイッチングを停止する。 Next, the operation will be described.
FIG. 4 is a waveform diagram showing the operation of the flash device 200 of FIG.
When the controller 2 receives a light emission instruction from a host processor (not shown) at time t1, the controller 2 starts generating the drive current _IDRV . When the drive current _{I DRV} exceeds the threshold _{I TH,} the current detection unit 30 asserts the comparison signal _{S CMP.} When the threshold time τ _STOP elapses after the comparison signal _SCMP is asserted, the stop signal S _STOP is asserted. When the stop signal S _STOP is asserted, the gate of the power transistor M3 is connected to the ground, the drive current I _DRV is cut off, and the driver 16 stops the switching of the DC / DC converter 4.

以上がフラッシュ装置２００の動作である。このフラッシュ装置２００によれば、駆動電流Ｉ_ＤＲＶがしきい値Ｉ_ＴＨを超えた状態がしきい値時間τ_ＳＴＯＰ持続すると、駆動電流Ｉ_ＤＲＶを遮断するため、大電流が長時間に持続的に流れる続けるのを防止できる。 The above is the operation of the flash device 200. According to the flash device 200, the state in which the drive current _{I DRV} exceeds the threshold _{I TH} is sustained _STOP threshold time tau, for interrupting the driving current _{I DRV,} persistently large current for a long time It can be prevented from continuing to flow.

また、このフラッシュ装置２００では、駆動電流Ｉ_ＤＲＶの電流量を検出するために、電流検出用の抵抗を、駆動電流Ｉ_ＤＲＶの経路上に配置する必要がないため、電流検出用の抵抗による電力損失、発熱の問題を解決できる。 Further, in the flash device 200, in order to detect the current amount of the driving current I _DRV, because the resistance for current detection, there is no need to place on the path of the driving current I _DRV, power due to the resistance for current detection The problem of loss and heat generation can be solved.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.

（変形例１）
パワートランジスタＭ３は、バイポーラトランジスタ、ＩＧＢＴなどであってもよく、この場合、ソースはエミッタと、ドレインはコレクタと、ゲートはベースと読み替えればよい。 (Modification 1)
The power transistor M3 may be a bipolar transistor, IGBT, etc. In this case, the source may be read as an emitter, the drain as a collector, and the gate as a base.

（変形例２）
実施の形態では、パワートランジスタＭ３が、発光素子１０２のカソード側に配置される構成（電流シンク型）について説明したが本発明はそれには限定されない。図５は、変
形例２に係るフラッシュ装置２００ａの構成を示す回路図である。 (Modification 2)
In the embodiment, the configuration (current sink type) in which the power transistor M3 is disposed on the cathode side of the light emitting element 102 has been described, but the present invention is not limited to this. FIG. 5 is a circuit diagram showing a configuration of a flash device 200a according to the second modification.

フラッシュ装置２００ａは、発光素子１０２と、発光素子１０２を駆動する駆動回路１００ａと、を備える。発光素子１０２のカソードは接地される。駆動回路１００ａは、発光素子１０２のアノードから駆動電流Ｉ_ＤＲＶを供給する（電流ソース型）。 The flash device 200 a includes a light emitting element 102 and a drive circuit 100 a that drives the light emitting element 102. The cathode of the light emitting element 102 is grounded. The drive circuit 100a supplies a drive current I _DRV from the anode of the light emitting element 102 (current source type).

駆動回路１００ａは、ＤＣ／ＤＣコンバータ４、パワートランジスタＭ３およびコントローラ２ａを備える。
発光素子１０２のアノードは、コントローラ２ａのＬＥＤ端子と接続される。コントローラ２ａにおいて、パワートランジスタＭ３は、ＤＣ／ＤＣコンバータ４の出力端子ＯＵＴと、発光素子１０２のアノードの間に設けられる。 The drive circuit 100a includes a DC / DC converter 4, a power transistor M3, and a controller 2a.
The anode of the light emitting element 102 is connected to the LED terminal of the controller 2a. In the controller 2 a, the power transistor M <b> 3 is provided between the output terminal OUT of the DC / DC converter 4 and the anode of the light emitting element 102.

第１トランジスタＭ１１のゲートおよびソースはそれぞれ、パワートランジスタＭ３のゲートおよびソースと接続される。第１Ｉ／Ｖ変換回路ＩＶ１は、第１トランジスタＭ１１に流れる第１電流Ｉ１を、第１電圧Ｖ１に変換する。誤差増幅器ＥＡ１は、第１電圧Ｖ１が制御電圧Ｖ_ＣＮＴと一致するように、パワートランジスタＭ３および第１トランジスタＭ１１のゲート電圧Ｖ_Ｇをフィードバック制御する。電流検出部３０およびタイマー回路４０は、実施の形態と同様である。 The gate and source of the first transistor M11 are connected to the gate and source of the power transistor M3, respectively. The first I / V conversion circuit IV1 converts the first current I1 flowing through the first transistor M11 into the first voltage V1. The error amplifier EA1 feedback-controls the gate voltage V _G of the power transistor M3 and the first transistor M11 so that the first voltage V1 matches the control voltage _VCNT . The current detection unit 30 and the timer circuit 40 are the same as in the embodiment.

電圧制御部１０は、ＬＥＤ端子の電圧Ｖ_ＬＥＤを受け、パワートランジスタＭ３のドレインソース間電圧（Ｖ_ＯＵＴ−Ｖ_ＬＥＤ）が所定の基準電圧に近づくように、ＤＣ／ＤＣコンバータ４を制御する。なお、第１トランジスタＭ１１のドレイン電圧が、パワートランジスタＭ３のドレイン電圧と等しくなるように、図２と同様に電圧補正部５０を設けてもよい。 The voltage control unit 10 receives the voltage V _LED at the LED terminal and controls the DC / DC converter 4 so that the drain-source voltage (V _OUT −V _LED ) of the power transistor M3 approaches a predetermined reference voltage. Note that the voltage correction unit 50 may be provided as in FIG. 2 so that the drain voltage of the first transistor M11 is equal to the drain voltage of the power transistor M3.

以上がフラッシュ装置２００ａの構成である。このような電流ソース型のフラッシュ装置２００ａにおいても、実施の形態と同様の効果を得ることができる。 The above is the configuration of the flash device 200a. Also in such a current source type flash device 200a, the same effect as in the embodiment can be obtained.

（変形例３）
トランジスタは、ＭＯＳＦＥＴに限定されず、バイポーラトランジスタを用いてもよい。また、Ｎチャンネル（ＮＰＮ型）とＰチャンネル（ＰＮＰ型）は相互に置換しうることが当業者には理解される。 (Modification 3)
The transistor is not limited to a MOSFET, and a bipolar transistor may be used. Further, those skilled in the art will understand that the N channel (NPN type) and the P channel (PNP type) can be replaced with each other.

最後に、フラッシュ装置２００の用途を説明する。図６は、フラッシュ装置を備える電子機器を示す斜視図である。電子機器５００は、たとえばスマートホンやタブレットＰＣなどであり、図示しない液晶パネル、電源ボタンに加えて、撮像デバイス５０２およびフラッシュ装置５０４を備える。液晶パネルは、電子機器５００の筐体の表側に設けられ、撮像デバイス５０２およびフラッシュ装置５０４は、筐体の背面側に設けられる。撮像デバイス５０２による撮像に際して、フラッシュ装置５０４は発光する。電子機器５００は、デジタルカメラなどであってもよい。 Finally, the use of the flash device 200 will be described. FIG. 6 is a perspective view illustrating an electronic apparatus including a flash device. The electronic device 500 is, for example, a smart phone or a tablet PC, and includes an imaging device 502 and a flash device 504 in addition to a liquid crystal panel and a power button (not shown). The liquid crystal panel is provided on the front side of the casing of the electronic device 500, and the imaging device 502 and the flash device 504 are provided on the back side of the casing. The flash device 504 emits light during imaging by the imaging device 502. The electronic device 500 may be a digital camera or the like.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are allowed without departing from the spirit of the present invention.

２…コントローラ、４…ＤＣ／ＤＣコンバータ、１０…電圧制御部、１２…誤差増幅器、１４…パルス変調器、１６…ドライバ、２０…電流制御部、２２…制御電圧生成部、ＶＩ２…第２Ｖ／Ｉ変換回路、ＥＡ２…第２誤差増幅器、Ｍ２２…第２トランジスタ、Ｒ２２…第２抵抗、ＩＶ３…第３Ｉ／Ｖ変換回路、ＣＭ２…第２カレントミラー回路、Ｒ２３…第３抵抗、ＩＶ１…第１Ｉ／Ｖ変換回路、Ｍ１１…第１トランジスタ、ＥＡ１…誤差増幅器、３０…電流検出部、ＶＩ１…第１Ｖ／Ｉ変換回路、ＩＶ２…第２Ｉ／Ｖ変換回路、３２…コンパレータ、３４…Ｖ／Ｖ変換回路、ＣＭ１…第１カレントミラー回路、Ｒ３１…第１抵抗、４０…タイマー回路、５０…電圧補正部、２００…フラッシュ装置、１００…駆動回路、１０２…発光素子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｌ１…インダクタ、Ｍ３…パワートランジスタ。 DESCRIPTION OF SYMBOLS 2 ... Controller, 4 ... DC / DC converter, 10 ... Voltage control part, 12 ... Error amplifier, 14 ... Pulse modulator, 16 ... Driver, 20 ... Current control part, 22 ... Control voltage generation part, VI2 ... 2nd V / I conversion circuit, EA2 ... second error amplifier, M22 ... second transistor, R22 ... second resistor, IV3 ... third I / V conversion circuit, CM2 ... second current mirror circuit, R23 ... third resistor, IV1 ... first I / V conversion circuit, M11 ... first transistor, EA1 ... error amplifier, 30 ... current detection unit, VI1 ... first V / I conversion circuit, IV2 ... second I / V conversion circuit, 32 ... comparator, 34 ... V / V conversion Circuit, CM1 ... first current mirror circuit, R31 ... first resistor, 40 ... timer circuit, 50 ... voltage correction unit, 200 ... flash device, 100 ... drive circuit, 102 ... light emitting element M1 ... switching transistor, M2 ... synchronous rectification transistor, C1 ... output capacitor, L1 ... inductor, M3 ... power transistor.

Claims

フラッシュ用の発光素子の駆動回路のコントローラであって、
前記駆動回路は、
そのドレインが、前記発光素子の一端に接続されたパワートランジスタと、
前記発光素子および前記パワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、
前記コントローラと、
を備え、
前記コントローラは、
前記パワートランジスタのドレインソース間電圧が所定の目標値に近づくように、前記ＤＣ／ＤＣコンバータを制御する電圧制御部と、
前記パワートランジスタに流れる駆動電流が所定の目標値に近づくように、前記パワートランジスタのゲート電圧を調節する電流制御部と、
前記駆動電流を所定のしきい値電流と比較する電流検出部と、
を備え、
前記電流制御部は、
前記パワートランジスタに流れる駆動電流の目標値を示す制御電圧を生成する制御電圧生成部と、
そのゲートが前記パワートランジスタのゲートと接続され、そのソースが前記パワートランジスタのソースと接続された第１トランジスタと、
前記第１トランジスタに流れる第１電流を、それに比例した第１電圧に変換する第１電流／電圧変換回路と、
その第１入力端子に、前記第１電圧が入力され、その第２入力端子に、前記制御電圧が入力され、その出力端子が前記パワートランジスタおよび前記第１トランジスタのゲートに接続された第１誤差増幅器と、
を含み、
前記電流検出部は、前記第１電圧に応じた第２電圧を、前記しきい値電流に応じたしきい値電圧と比較することを特徴とするコントローラ。 A controller for a driving circuit of a light emitting element for flash,
The drive circuit is
A power transistor whose drain is connected to one end of the light emitting element;
A DC / DC converter for supplying a driving voltage between both ends of the light emitting element and the power transistor;
The controller;
With
The controller is
A voltage control unit that controls the DC / DC converter so that the drain-source voltage of the power transistor approaches a predetermined target value;
A current control unit that adjusts the gate voltage of the power transistor so that the drive current flowing in the power transistor approaches a predetermined target value;
A current detector for comparing the drive current with a predetermined threshold current;
With
The current controller is
A control voltage generation unit that generates a control voltage indicating a target value of the drive current flowing through the power transistor;
A first transistor having a gate connected to the gate of the power transistor and a source connected to the source of the power transistor;
A first current / voltage conversion circuit for converting a first current flowing through the first transistor into a first voltage proportional to the first current;
The first voltage is input to the first input terminal, the control voltage is input to the second input terminal, and the output terminal is connected to the gates of the power transistor and the first transistor. An amplifier;
Including
The current detection unit compares a second voltage according to the first voltage with a threshold voltage according to the threshold current.

前記電流検出部によって、前記駆動電流が前記しきい値電流を超えたことが検出されると、経時測定するタイマー回路をさらに備え、
前記タイマー回路により測定された時間が所定のしきい値時間に達すると、前記発光素子の発光を停止させることを特徴とする請求項１に記載のコントローラ。 When the current detection unit detects that the drive current exceeds the threshold current, it further comprises a timer circuit for measuring over time,
The controller according to claim 1, wherein when the time measured by the timer circuit reaches a predetermined threshold time, the light emission of the light emitting element is stopped.

前記電流検出部は、
前記第１電圧をそれに比例した第２電圧に変換する電圧／電圧変換回路と、
前記第２電圧を、前記しきい値電圧と比較するコンパレータと、
を含むことを特徴とする請求項１または２に記載のコントローラ。 The current detector is
A voltage / voltage conversion circuit for converting the first voltage into a second voltage proportional thereto;
A comparator for comparing the second voltage with the threshold voltage;
The controller according to claim 1, further comprising:

前記電圧／電圧変換回路は、
前記第１電圧をそれに比例した第２電流に変換する第１電圧／電流変換回路と、
前記第２電流をそれに比例した前記第２電圧に変換する第２電流／電圧変換回路と、
を含むことを特徴とする請求項３に記載のコントローラ。 The voltage / voltage conversion circuit includes:
A first voltage / current conversion circuit for converting the first voltage into a second current proportional thereto;
A second current / voltage conversion circuit for converting the second current into the second voltage proportional to the second current;
The controller of claim 3, comprising:

前記第１電圧／電流変換回路に含まれる抵抗と、前記第２電流／電圧変換回路に含まれる抵抗は、半導体基板上において近接配置されることを特徴とする請求項４に記載のコントローラ。 5. The controller according to claim 4, wherein the resistor included in the first voltage / current conversion circuit and the resistor included in the second current / voltage conversion circuit are arranged close to each other on a semiconductor substrate.

前記パワートランジスタは、その有効なサイズが、少なくとも２段階で切りかえ可能に構成され、
前記第２電流／電圧変換回路は、その変換係数が、前記パワートランジスタのサイズに応じて可変に構成されることを特徴とする請求項４または５に記載のコントローラ。 The power transistor is configured such that its effective size can be switched in at least two stages,
6. The controller according to claim 4, wherein the second current / voltage conversion circuit is configured such that a conversion coefficient thereof is variable in accordance with a size of the power transistor.

前記第２電流／電圧変換回路は、
前記第２電流を所定係数倍して折り返す第１カレントミラー回路と、
前記第１カレントミラー回路の出力電流の経路上に設けられた第１抵抗と、
を含み、
前記第１抵抗の電圧降下が前記第２電圧であり、
前記第１カレントミラー回路は、その出力側のトランジスタのサイズが可変に構成され、そのミラー比が可変に構成されることを特徴とする請求項６に記載のコントローラ。 The second current / voltage conversion circuit includes:
A first current mirror circuit that folds the second current by a predetermined coefficient;
A first resistor provided on an output current path of the first current mirror circuit;
Including
A voltage drop of the first resistor is the second voltage;
7. The controller according to claim 6, wherein the first current mirror circuit is configured such that a size of a transistor on an output side thereof is variable, and a mirror ratio thereof is variable.

前記制御電圧生成部は、
前記駆動電流の目標値を指示する基準電圧を、それに比例した第３電流に変換する第２電圧／電流変換回路と、
前記第３電流をそれに比例した前記制御電圧に変換する第３電流／電圧変換回路と、
を含むことを特徴とする請求項１から７のいずれかに記載のコントローラ。 The control voltage generator is
A second voltage / current conversion circuit for converting a reference voltage indicating the target value of the drive current into a third current proportional thereto;
A third current / voltage conversion circuit for converting the third current into the control voltage proportional thereto;
The controller according to claim 1, comprising:

前記第１電流／電圧変換回路と、前記第３電流／電圧変換回路は同じ構成を有することを特徴とする請求項８に記載のコントローラ。 9. The controller according to claim 8, wherein the first current / voltage conversion circuit and the third current / voltage conversion circuit have the same configuration.

前記第２電圧／電流変換回路は、
一端の電位が固定され、前記コントローラに外付けされる第２抵抗と、
前記第２抵抗に接続された第２トランジスタと、
その第１入力端子に、前記基準電圧が印加され、その第２入力端子が、前記第２抵抗と前記第２トランジスタの接続点に接続され、その出力端子が前記第２トランジスタの制御端子と接続された第２誤差増幅器と、
を含み、
前記第２トランジスタに流れる電流が、前記第３電流であることを特徴とする請求項８または９に記載のコントローラ。 The second voltage / current conversion circuit includes:
A second resistor externally attached to the controller, the potential of one end being fixed;
A second transistor connected to the second resistor;
The reference voltage is applied to the first input terminal, the second input terminal is connected to the connection point of the second resistor and the second transistor, and the output terminal is connected to the control terminal of the second transistor. A second error amplifier,
Including
The controller according to claim 8 or 9, wherein a current flowing through the second transistor is the third current.

前記第３電流／電圧変換回路は、
前記第３電流を所定係数倍して折り返す第２カレントミラー回路と、
前記第２カレントミラー回路により折り返された電流の経路上に設けられた第３抵抗と、
を含み、前記第３抵抗の電圧降下が、前記制御電圧であり、
前記第１電流／電圧変換回路は、
前記第１電流を所定係数倍して折り返す第３カレントミラー回路と、
前記第３カレントミラー回路により折り返された電流の経路上に設けられた第４抵抗と、
を含み、前記第４抵抗の電圧降下が、前記第１電圧であり、
前記第３抵抗と前記第４抵抗は、半導体基板上に近接配置されることを特徴とする請求項８に記載のコントローラ。 The third current / voltage conversion circuit includes:
A second current mirror circuit that folds the third current by a predetermined coefficient;
A third resistor provided on a current path folded by the second current mirror circuit;
The voltage drop of the third resistor is the control voltage,
The first current / voltage conversion circuit includes:
A third current mirror circuit that folds the first current by a predetermined coefficient;
A fourth resistor provided on the current path folded by the third current mirror circuit;
The voltage drop of the fourth resistor is the first voltage;
The controller according to claim 8, wherein the third resistor and the fourth resistor are arranged close to each other on a semiconductor substrate.

前記電流制御部は、前記第１トランジスタのドレイン電圧を、前記パワートランジスタのドレイン電圧と等しくなるように調節する電圧補正部をさらに含むことを特徴とする請求項１から１１のいずれかに記載のコントローラ。 12. The current control unit according to claim 1, further comprising a voltage correction unit that adjusts a drain voltage of the first transistor to be equal to a drain voltage of the power transistor. 13. controller.

ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１２のいずれかに記載のコントローラ。 The controller according to claim 1, wherein the controller is integrated on a single semiconductor substrate.

フラッシュ用の発光素子を駆動する駆動回路であって、
そのドレインが、前記発光素子の一端に接続されたパワートランジスタと、
前記発光素子および前記パワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、
請求項１から１３のいずれかに記載のコントローラと、
を備えることを特徴とする駆動回路。 A driving circuit for driving a light emitting element for flash,
A power transistor whose drain is connected to one end of the light emitting element;
A DC / DC converter for supplying a driving voltage between both ends of the light emitting element and the power transistor;
A controller according to any of claims 1 to 13;
A drive circuit comprising:

直列に接続された複数の発光ダイオードを含む発光素子と、
前記発光素子を駆動する駆動回路と、
を備え、
前記駆動回路は、
そのドレインが、前記発光素子の一端に接続されたパワートランジスタと、
前記発光素子および前記パワートランジスタの両端間に駆動電圧を供給するＤＣ／ＤＣコンバータと、
請求項１から１３のいずれかに記載のコントローラと、
を備えることを特徴とするフラッシュ装置。 A light emitting device including a plurality of light emitting diodes connected in series;
A drive circuit for driving the light emitting element;
With
The drive circuit is
A power transistor whose drain is connected to one end of the light emitting element;
A DC / DC converter for supplying a driving voltage between both ends of the light emitting element and the power transistor;
A controller according to any of claims 1 to 13;
A flash device comprising:

請求項１５に記載のフラッシュ装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the flash device according to claim 15.