JP6018532B2

JP6018532B2 - Semiconductor wafer, radiation detection element, radiation detector, and method for producing compound semiconductor single crystal

Info

Publication number: JP6018532B2
Application number: JP2013072830A
Authority: JP
Inventors: 村上　幸司; 幸司村上; 朗野田; 立一平野
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2013-03-29
Filing date: 2013-03-29
Publication date: 2016-11-02
Anticipated expiration: 2033-03-29
Also published as: JP2014196213A

Description

本発明は、化合物半導体単結晶からなる半導体ウエハ、この半導体ウエハから切り出された基板を備える放射線検出素子、この放射線検出素子を備える放射線検出器、および化合物半導体単結晶の製造方法に関する。 The present invention relates to a semiconductor wafer made of a compound semiconductor single crystal, a radiation detection element comprising a substrate cut out from the semiconductor wafer, a radiation detector comprising this radiation detection element, and a method for producing a compound semiconductor single crystal.

従来、放射線検出素子の基板をなす各種の化合物半導体の開発が行われてきたが、その中でもII−VI族化合物半導体であるテルル化カドミウム（ＣｄＴｅ）やテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）が、近年の結晶開発における技術革新により有力な材料として注目されている。
ＣｄＴｅやＣｄＺｎＴｅは、原子番号が比較的大きい元素からなるので、放射線（硬Ｘ線やγ線）の検出効率が高い。このため、ＣｄＴｅやＣｄＺｎＴｅを用いた放射線検出器（以下ＣｄＴｅ系検出器）は、他の化合物半導体を用いたものよりも小型かつ高性能なものとすることができる。
また、ＣｄＴｅ系検出器は、放射線を直接電流に変換する仕組みなので、ヨウ化ナトリウム（ＮａＩ）に代表されるルミネッセンスを介した間接的な動作機構のシンチレータ検出器に比べ、検出効率およびエネルギー分解能において優れている。
また、ＣｄＴｅやＣｄＺｎＴｅは、バンドギャップが大きいので、熱の影響を受けにくく、動作時の漏れ電流が小さい。このため、ＣｄＴｅ系検出器は、室温で動作可能となり、動作させるために冷却装置が必要なシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）を用いた検出器に比べ、装置を小型化でき、更に、高いバイアス電流を印加することで高いエネルギー分解能を発揮することができる（特許文献１，２参照）。 Conventionally, various compound semiconductors forming a substrate of a radiation detection element have been developed. Among them, cadmium telluride (CdTe) and zinc cadmium telluride (CdZnTe), which are II-VI group compound semiconductors, have recently been developed. It is attracting attention as a promising material due to technological innovation in crystal development.
Since CdTe and CdZnTe are made of an element having a relatively large atomic number, the detection efficiency of radiation (hard X-rays and γ rays) is high. For this reason, a radiation detector using CdTe or CdZnTe (hereinafter referred to as a CdTe detector) can be made smaller and higher performance than those using other compound semiconductors.
In addition, the CdTe-based detector is a mechanism that converts radiation directly into an electric current. Therefore, in comparison with a scintillator detector having an indirect operation mechanism through luminescence represented by sodium iodide (NaI), the detection efficiency and energy resolution are high. Are better.
Further, CdTe and CdZnTe have a large band gap, so are not easily affected by heat and have a small leakage current during operation. For this reason, the CdTe-based detector can be operated at room temperature, and can be downsized as compared with a detector using silicon (Si) or germanium (Ge) that requires a cooling device to operate. High energy resolution can be achieved by applying a bias current (see Patent Documents 1 and 2).

米国特許出願公開第２０１１／０１８６７８８号明細書US Patent Application Publication No. 2011/0186788 特開昭６３−１８５８９８JP-A 63-185898

ところで、ＣｄＴｅ系検出器は、上記のような多くの利点を有する反面、ポラリゼーションと呼ばれる、時間経過とともに検出素子の検出感度が低下する現象を発生させてしまうという問題がある。
このポラリゼーションについての研究を続けてきた結果、発生するポラリゼーションの程度は、基板の抵抗率と相関していることを見出した。すなわち、基板の抵抗率が高いほど発生するポラリゼーションが大きくなり、抵抗率が低いほど小さくなるという傾向があることが分かった。
一般に、ＣｄＴｅやＣｄＺｎＴｅの単結晶基板は、製造が容易でなく、部位毎の抵抗値にばらつきが生じ易い。このため、一つの検出素子の中には、ポラリゼーションの発生する程度が大きいピクセルと小さいピクセルが生じることになる。ＣｄＴｅ系検出器は、各ピクセルから出力される各電離電流を合わせて一つの放射線スペクトル（電気信号）を得るようにしているので、各ピクセルの検出感度に差が出ることは、その検出素子を備える放射線検出器の放射線検出性能の低下に繋がってしまう。
一方、基板の抵抗率を全体的に低くすることで、局所的に大きなポラリゼーションが発生するのを防ぐことは可能である。しかしながら、基板全体の抵抗率が低すぎると、検出素子から漏れ出すリーク電流（暗電流）が大きくなって検出素子全体の検出感度が低下（得られるスペクトルが劣化）するので、やはり放射線検出器の放射線検出性能は低いものとなってしまう。 By the way, the CdTe-based detector has many advantages as described above, but there is a problem that the detection sensitivity of the detection element decreases with time, which is called polarization.
As a result of continuing research on this polarization, it has been found that the degree of polarization that occurs is correlated with the resistivity of the substrate. That is, it was found that the higher the resistivity of the substrate, the greater the polarization generated, and the lower the resistivity, the smaller the tendency.
In general, a single crystal substrate of CdTe or CdZnTe is not easy to manufacture, and the resistance value of each part tends to vary. For this reason, a large pixel and a small pixel are generated in one detection element. Since the CdTe-based detector obtains one radiation spectrum (electric signal) by combining each ionizing current output from each pixel, a difference in the detection sensitivity of each pixel indicates that the detection element is It will lead to the fall of the radiation detection performance of the radiation detector provided.
On the other hand, it is possible to prevent large polarization from occurring locally by reducing the resistivity of the substrate as a whole. However, if the resistivity of the entire substrate is too low, the leakage current (dark current) leaking from the detection element is increased and the detection sensitivity of the entire detection element is reduced (the spectrum obtained is degraded). The radiation detection performance will be low.

本発明は、上記のような課題を解決するためになされたもので、ＣｄＺｎＴｅ単結晶またはＣｄＴｅ単結晶を基板とする放射線検出素子を備えた放射線検出器において、放射線の検出性能を向上させることを目的とする。 The present invention has been made to solve the above-described problems, and is intended to improve the radiation detection performance in a radiation detector including a radiation detection element having a CdZnTe single crystal or a CdTe single crystal as a substrate. Objective.

上記課題を解決するため、請求項１に記載の発明は、半導体ウエハにおいて、亜鉛濃度が１．６原子％以上２．２原子％以下で、インジウム濃度が０．０４重量ｐｐｍ以上０．２５重量ｐｐｍ以下のテルル化亜鉛カドミウム単結晶、または塩素濃度が０．５重量ｐｐｍ以上３．０重量ｐｐｍ以下のテルル化カドミウム単結晶からなり、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下であり、前記単結晶から切出されたウエハから取得される矩形基板における面内の抵抗率の相対標準偏差が２０％以下となることを特徴としている。 In order to solve the above-mentioned problems, according to the invention described in claim 1, in the semiconductor wafer, the zinc concentration is 1.6 atomic% or more and 2.2 atomic% or less, and the indium concentration is 0.04 weight ppm or more and 0.25 weight. It consists of a zinc cadmium telluride single crystal of ppm or less , or a cadmium telluride single crystal having a chlorine concentration of 0.5 to 3.0 ppm by weight , and the average value of resistivity is 1.38 × 10 ⁹ Ωcm or more 2 .85 × 10 ¹⁰ Ωcm or less, and the relative standard deviation of the in-plane resistivity of the rectangular substrate obtained from the wafer cut from the single crystal is 20% or less.

請求項２に記載の発明は、放射線検出素子において、請求項１に記載の半導体ウエハから主面が矩形となるように切り出された基板と、前記基板の一方の主面に形成された共通電極と、前記基板の他方の主面に行列状に複数形成されたピクセル電極と、を備えたことを特徴としている。 According to a second aspect of the present invention, in the radiation detection element, a substrate cut out from the semiconductor wafer according to the first aspect of the semiconductor wafer to be rectangular, and a common electrode formed on one main surface of the substrate And a plurality of pixel electrodes formed in a matrix on the other main surface of the substrate.

請求項３に記載の発明は、請求項２に記載に記載の放射線検出素子において、７００Ｖ以上の電圧を印加したときの素子抵抗率が２．９０×１０^７Ωｃｍ以上８．５６×１０^７Ωｃｍ以下であることを特徴としている。 According to a third aspect of the present invention, in the radiation detection element according to the second aspect, the element resistivity when a voltage of 700 V or higher is applied is 2.90 × 10 ⁷ Ωcm or higher and 8.56 × 10 ⁷ Ωcm. It is characterized by the following.

請求項４に記載の発明は、放射線検出器において、請求項２または３に記載の放射線検出素子と、前記放射線検出素子に接続され、前記放射線検出素子にバイアス電圧を印加する電源と、前記放射線検出素子に接続され、前記放射線検出素子から出力された電気信号を増幅する増幅部と、を備えたことを特徴としている。 According to a fourth aspect of the present invention, in the radiation detector, the radiation detection element according to the second or third aspect, a power source connected to the radiation detection element and applying a bias voltage to the radiation detection element, and the radiation And an amplifying unit that amplifies an electric signal output from the radiation detecting element and connected to the detecting element.

請求項５に記載の発明は、テルル化亜鉛カドミウムからなる化合物半導体単結晶の製造方法において、所定量のテルルおよび所定量のカドミウムを耐熱性の容器に充填し、亜鉛および不純物であるインジウムを、単結晶中における亜鉛濃度が１．６原子％以上２．２原子％以下、インジウム濃度が０．０４重量ｐｐｍ以上０．２５重量ｐｐｍ以下となるようにそれぞれ量を調節して前記容器に入れ、前記容器を炉の内部に載置し、前記容器を加熱して前記テルル、前記カドミウムおよび前記亜鉛を含む原料を溶融させて融液にするとともに、前記インジウムを不純物として前記融液中に溶融拡散させ、前記融液から単結晶を成長させていくことを特徴としている。 The invention according to claim 5 is a method for producing a compound semiconductor single crystal comprising zinc cadmium telluride, filling a heat-resistant container with a predetermined amount of tellurium and a predetermined amount of cadmium, zinc and impurities indium, The amount of zinc in the single crystal is adjusted to 1.6 atomic% or more and 2.2 atomic% or less, and the indium concentration is adjusted to 0.04 weight ppm or more and 0.25 weight ppm or less. The container is placed inside a furnace, and the container is heated to melt the raw material containing the tellurium, the cadmium and the zinc into a melt, and the indium is used as an impurity to melt and diffuse into the melt. And a single crystal is grown from the melt.

請求項６に記載の発明は、テルル化カドミウムからなる化合物半導体単結晶の製造方法であって、所定量のテルルおよび所定量のカドミウムを耐熱性の容器に充填し、不純物である塩素を、単結晶中における塩素濃度が０．５重量ｐｐｍ以上３．０重量ｐｐｍ以下となるように量を調節して前記容器に入れ、前記容器を炉の内部に載置し、前記容器を加熱して前記テルルおよび前記カドミウムを溶融させて融液にするとともに、前記塩素を前記融液中に溶融拡散させ、前記融液から単結晶を成長させていくことを特徴としている。 The invention according to claim 6 is a method for producing a compound semiconductor single crystal comprising cadmium telluride, in which a predetermined amount of tellurium and a predetermined amount of cadmium are filled in a heat-resistant container, and chlorine as an impurity is simply added. Adjust the amount so that the chlorine concentration in the crystal is 0.5 ppm by weight or more and 3.0 ppm by weight or less, put it in the container, place the container inside the furnace, heat the container and While tellurium and the cadmium are melted to form a melt, the chlorine is melted and diffused in the melt, and a single crystal is grown from the melt.

請求項７に記載の発明は、請求項６に記載の化合物半導体単結晶の製造方法において、前記融液に、表面から下方に向かって温度が上がっていくような温度勾配を持たせながら前記融液全体の温度を下げていくことにより、前記融液の表面から下方に向かって前記単結晶を成長させていくことを特徴としている。 According to a seventh aspect of the present invention, in the method for producing a compound semiconductor single crystal according to the sixth aspect, the melt is provided with a temperature gradient such that the temperature rises downward from the surface. The single crystal is grown downward from the surface of the melt by lowering the temperature of the entire liquid.

請求項８に記載の発明は、請求項７に記載の化合物半導体単結晶の製造方法において、前記融液の上部における温度勾配を、前記融液の下部における温度勾配よりも小さくした状態で、前記単結晶を成長させることを特徴としている。 The invention according to claim 8 is the method for producing a compound semiconductor single crystal according to claim 7, wherein the temperature gradient in the upper part of the melt is smaller than the temperature gradient in the lower part of the melt. It is characterized by growing a single crystal.

請求項９に記載の発明は、請求項７または８に記載の化合物半導体単結晶の製造方法において、前記融液の上部における温度勾配を０．０５℃／ｃｍ以上１．０℃／ｃｍ以下にし、
前記融液の下部における温度勾配を１．０℃／ｃｍ以上５．０℃／ｃｍ以下にして、前記単結晶を成長させることを特徴としている。 The invention according to claim 9 is the method for producing a compound semiconductor single crystal according to claim 7 or 8, wherein a temperature gradient in the upper part of the melt is set to 0.05 ° C./cm or more and 1.0 ° C./cm or less. ,
The single crystal is grown by setting the temperature gradient in the lower part of the melt to 1.0 ° C./cm or more and 5.0 ° C./cm or less.

請求項１０に記載の発明は、請求項６から９の何れか一項に記載の化合物半導体単結晶の製造方法において、前記炉の内部に第１のグラファイト板を略水平に配置し、前記容器を前記第１のグラファイト板の下方に位置するように載置して、前記単結晶を成長させ、前記容器を前記第１のグラファイト板の下方に位置させたまま前記単結晶を熱処理することを特徴としている。 A tenth aspect of the present invention is the method for producing a compound semiconductor single crystal according to any one of the sixth to ninth aspects, wherein a first graphite plate is disposed substantially horizontally inside the furnace, and the container Is placed below the first graphite plate, the single crystal is grown, and the single crystal is heat-treated while the container is located below the first graphite plate. It is a feature.

請求項１１に記載の発明は、請求項１０に記載の化合物半導体単結晶の製造方法において、前記炉の内部であって前記第１のグラファイト板の下方に、第２のグラファイト板を、前記第１のグラファイト板と対向するように略水平に配置し、前記容器を、前記第１のグラファイト板の下方かつ前記第２のグラファイト板の上方に位置するように載置した状態で、前記単結晶を成長させ、前記容器を前記第１のグラファイト板の下方かつ前記第２のグラファイト板の上方に位置させたまま前記単結晶を熱処理することを特徴としている。 The invention according to claim 11 is the method for producing a compound semiconductor single crystal according to claim 10, wherein the second graphite plate is disposed inside the furnace and below the first graphite plate. The single crystal is disposed substantially horizontally so as to face the one graphite plate, and the container is placed so as to be positioned below the first graphite plate and above the second graphite plate. The single crystal is heat-treated while the container is positioned below the first graphite plate and above the second graphite plate.

請求項１２に記載の発明は、請求項１０または１１に記載の化合物半導体単結晶の製造方法において、前記カドミウムの蒸気圧を印加しながら、前記熱処理を行うことを特徴としている。 According to a twelfth aspect of the present invention, in the method for producing a compound semiconductor single crystal according to the tenth or eleventh aspect, the heat treatment is performed while applying the vapor pressure of the cadmium.

本発明によれば、単結晶中において濃度が所定範囲に収まるよう添加量が調節された原料の一部（ＣｄＺｎＴｅ単結晶の場合はＺｎおよびＩｎ、ＣｄＴｅ単結晶の場合はＣｌ）の作用により、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下と高く、かつ複数の基板に分割した場合に、各基板から得られる抵抗率の相対標準偏差（変動係数）が２０％以内と小さい半導体ウエハを得ることができる。このため、このウエハから切り出された基板を備える放射線検出素子を用いれば、高いバイアス電圧を印加しても、多量のリーク電流や、局所的に大きなポラリゼーションが発生するのを抑制することができる。
従って、ＣｄＺｎＴｅ単結晶またはＣｄＴｅ単結晶を基板とする放射線検出素子を備えた放射線検出器において、放射線の検出性能を向上させることができる。 According to the present invention, due to the action of a part of the raw material (Zn and In in the case of CdZnTe single crystal, Cl in the case of CdTe single crystal), the amount of which is adjusted so that the concentration falls within a predetermined range in the single crystal, When the average value of the resistivity is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10 ¹⁰ Ωcm or less and is divided into a plurality of substrates, the relative standard deviation (variation coefficient) of the resistivity obtained from each substrate Can be obtained as small as 20% or less. For this reason, if a radiation detection element having a substrate cut out from the wafer is used, even if a high bias voltage is applied, it is possible to suppress a large amount of leakage current and local large polarization. it can.
Therefore, radiation detection performance can be improved in a radiation detector including a radiation detection element using a CdZnTe single crystal or CdTe single crystal as a substrate.

本発明の実施形態に係る放射線検出器の構成図である。It is a block diagram of the radiation detector which concerns on embodiment of this invention. 図１の放射線検出素子の基板となる化合物半導体単結晶を製造するための単結晶成長炉の縦断面図である。It is a longitudinal cross-sectional view of the single crystal growth furnace for manufacturing the compound semiconductor single crystal used as the board | substrate of the radiation detection element of FIG. 同実施形態の製造方法で製造した化合物半導体単結晶から切り出した基板（実施例２）の局所抵抗率の分布図である。It is a distribution map of local resistivity of a substrate (Example 2) cut out from a compound semiconductor single crystal manufactured by the manufacturing method of the embodiment. 同実施形態に係る基板（実施例３）の局所抵抗率の分布図である。It is a distribution map of local resistivity of a substrate concerning the same embodiment (example 3). 同実施形態に係る基板（実施例４）の局所抵抗率の分布図である。It is a distribution map of local resistivity of the substrate (Example 4) according to the embodiment. 従来の製造方法で製造した化合物半導体単結晶から切り出した基板（比較例１）の局所抵抗率の分布図である。It is a distribution map of the local resistivity of the board | substrate (comparative example 1) cut out from the compound semiconductor single crystal manufactured with the conventional manufacturing method.

＜実施形態＞
以下、図面を参照して、本発明の実施形態について詳細に説明する。 <Embodiment>
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

〔放射線検出器および放射線検出素子の構成〕
まず、本実施形態の放射線検出器および放射線検出素子の概略構成について説明する。
本実施形態の放射線検出器１は、図１に示すように、放射線検出素子２、コンデンサ３、増幅部４等で構成されている。 [Configuration of radiation detector and radiation detection element]
First, the schematic configuration of the radiation detector and radiation detection element of the present embodiment will be described.
As shown in FIG. 1, the radiation detector 1 according to this embodiment includes a radiation detection element 2, a capacitor 3, an amplification unit 4, and the like.

放射線検出素子２を構成する基板２１は、II−VI族化合物半導体単結晶であるテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）単結晶またはテルル化カドミウム（ＣｄＴｅ）単結晶で、主面が矩形の薄い板状に形成されている。また、基板２１の主面は、所定の結晶面（例えば（１１１）面）と平行になっている。以下、ＣｄＺｎＴｅとＣｄＴｅを区別しない場合は、Ｃｄ（Ｚｎ）Ｔｅと表記する。
共通電極２２は、金属（例えば白金（Ｐｔ））の薄膜で、基板２１の一方の主面（以下Ｂ面２１ｂ）全体を覆うように形成されている。ピクセル電極２３は、金属の薄膜で基板２１の他方の主面（以下Ａ面２１ａ）に複数設けられるとともに、マトリクス（行列）状に配列されている。以下、共通電極２２とピクセル電極２３を区別しない場合は、両電極を合わせて電極２２，２３と表記する。 A substrate 21 constituting the radiation detection element 2 is a thin cadmium telluride (CdZnTe) single crystal or cadmium telluride (CdTe) single crystal, which is a II-VI group compound semiconductor single crystal, in a thin plate shape with a rectangular main surface. Is formed. The main surface of the substrate 21 is parallel to a predetermined crystal plane (for example, (111) plane). Hereinafter, when CdZnTe and CdTe are not distinguished, they are expressed as Cd (Zn) Te.
The common electrode 22 is a thin film of metal (for example, platinum (Pt)) and is formed so as to cover the entire one main surface (hereinafter referred to as B surface 21b) of the substrate 21. The pixel electrode 23 is a metal thin film, and a plurality of the pixel electrodes 23 are provided on the other main surface (hereinafter referred to as A surface 21a) of the substrate 21 and arranged in a matrix. Hereinafter, when the common electrode 22 and the pixel electrode 23 are not distinguished from each other, the electrodes are collectively referred to as electrodes 22 and 23.

放射線検出素子２は、共通電極２２がグランドに接続（接地）され、各ピクセル電極２３が電源（制御部）５に接続されることにより所定のバイアス電圧が印加されるようになっている。また、ピクセル電極２３は、コンデンサ３および増幅部４に接続されている。なお、図１では、右端のピクセル電極のみコンデンサ３、増幅部４に接続されている様子が示されているが、他のピクセル電極２３も同様にコンデンサ３および増幅部４に接続されている。
放射線検出器１は、このような構成により、放射線検出素子２に放射線（硬Ｘ線やγ線）を受けると、基板２１内に電子正孔対を生成し、これを放射線検出素子２に印加されているバイアス電圧により電離電流としてピクセル電極２３から出力する。そして、この電離電流を、コンデンサ３、増幅部４を経て電気信号に変換し、データ生成部６に出力する。 The radiation detecting element 2 is configured such that a predetermined bias voltage is applied by connecting the common electrode 22 to the ground (grounding) and connecting each pixel electrode 23 to the power source (control unit) 5. The pixel electrode 23 is connected to the capacitor 3 and the amplifying unit 4. In FIG. 1, only the rightmost pixel electrode is shown connected to the capacitor 3 and the amplification unit 4, but the other pixel electrodes 23 are similarly connected to the capacitor 3 and the amplification unit 4.
With this configuration, when the radiation detector 1 receives radiation (hard X-rays or γ-rays) on the radiation detection element 2, it generates electron-hole pairs in the substrate 21 and applies them to the radiation detection element 2. The output voltage is output from the pixel electrode 23 as an ionization current by the bias voltage. The ionizing current is converted into an electric signal through the capacitor 3 and the amplifying unit 4 and output to the data generating unit 6.

〔単結晶成長炉の構成〕
次に、上記基板２１を形成するＣｄ（Ｚｎ）Ｔｅ単結晶を製造するための単結晶成長炉９の構成について説明する。
本実施形態の単結晶成長炉９は、垂直温度勾配凝固（ＶＧＦ：Vertical Gradient Freezing）法に用いられるもので、図２に示すように、外側の単結晶成長炉本体、蒸気圧印加用のカドミウム充填部９１、ヒーター９２、石英アンプル９３等で構成されている。
ヒーター９２ａ、９２ｂは、本体の内部に縦列し、それぞれが複数段の発熱部を有する構成で配置されている。各ヒーター９２ａ、９２ｂはそれぞれ独立して加熱温度を設定可能となっている。 [Configuration of single crystal growth furnace]
Next, the structure of the single crystal growth furnace 9 for manufacturing the Cd (Zn) Te single crystal forming the substrate 21 will be described.
The single crystal growth furnace 9 of this embodiment is used in a vertical gradient freezing (VGF) method. As shown in FIG. 2, the outer single crystal growth furnace main body, cadmium for applying vapor pressure are used. It comprises a filling portion 91, a heater 92, a quartz ampule 93, and the like.
The heaters 92a and 92b are arranged in a row in the main body, and each has a plurality of stages of heat generating portions. Each heater 92a, 92b can set heating temperature independently.

石英アンプル９３は、円筒状のるつぼ収納部９３ａとるつぼ収納部９３ａの下部から下方に向かって延びるカドミウム蒸気圧制御用の管状のリザーバ部９３ｂからなる。石英アンプル９３は、炉本体内に配置され、るつぼ収納部９３ａが上部ヒーター９２ａに囲まれ、リザーバ部９３ｂが下部ヒーター９２ｂに囲まれるようになっている。
また、るつぼ収納部９３ａの内側底面には、グラファイト製の円盤９４ａが配置されている。るつぼは、この円盤９４ａの上に載置される。また、るつぼ収納部９３ａの内側空間の上部には、グラファイト製の円盤９４ｂが、下方の円盤９４ａと対向するように配置されている。るつぼがアンプル９３の所定位置に配置されると、図２に示すように、るつぼが上下の両円盤９４ａ，９４ｂに挟まれることとなる。該上下の円盤９４ａ，９４ｂはるつぼの径方向の均熱板９４として機能するものである。 The quartz ampoule 93 includes a cylindrical reservoir portion 93b for cadmium vapor pressure control extending downward from the lower portion of the cylindrical crucible storage portion 93a and the crucible storage portion 93a. The quartz ampoule 93 is disposed in the furnace body so that the crucible storage portion 93a is surrounded by the upper heater 92a and the reservoir portion 93b is surrounded by the lower heater 92b.
A graphite disk 94a is disposed on the inner bottom surface of the crucible storage portion 93a. The crucible is placed on the disk 94a. In addition, a graphite disk 94b is disposed in the upper part of the inner space of the crucible storage part 93a so as to face the lower disk 94a. When the crucible is disposed at a predetermined position of the ampoule 93, the crucible is sandwiched between the upper and lower disks 94a and 94b as shown in FIG. The upper and lower disks 94a and 94b function as a soaking plate 94 in the radial direction of the crucible.

〔化合物半導体単結晶および半導体ウエハの製造方法〕
次に、上記単結晶成長炉９を用いて本実施形態の化合物半導体単結晶であるＣｄ（Ｚｎ）Ｔｅ単結晶を製造する方法と、Ｃｄ（Ｚｎ）Ｔｅ単結晶から本実施形態の半導体ウエハであるＣｄ（Ｚｎ）Ｔｅウエハを製造する方法について説明する。
本実施形態のＣｄ（Ｚｎ）Ｔｅ単結晶の製造方法は、準備工程、結晶育成工程、熱処理工程からなり、Ｃｄ（Ｚｎ）Ｔｅウエハの製造方法は、切断工程、ラッピング工程、鏡面研磨工程からなる。 [Production Method of Compound Semiconductor Single Crystal and Semiconductor Wafer]
Next, a method for producing a Cd (Zn) Te single crystal, which is a compound semiconductor single crystal of the present embodiment, using the single crystal growth furnace 9, and a semiconductor wafer of the present embodiment from a Cd (Zn) Te single crystal. A method of manufacturing a certain Cd (Zn) Te wafer will be described.
The Cd (Zn) Te single crystal manufacturing method of the present embodiment includes a preparation process, a crystal growth process, and a heat treatment process, and the Cd (Zn) Te wafer manufacturing method includes a cutting process, a lapping process, and a mirror polishing process. .

初めの準備工程では、まず、るつぼ内に原料の充填を行う。製造しようとする単結晶がＣｄＺｎＴｅ単結晶である場合には、純度６Ｎ（９９．９９９９％）のＣｄ、６ＮのＴｅ、Ｚｎおよびドーパント材（不純物）であるＩｎを所定量充填する。なお、ＺｎとＩｎは、単結晶中におけるＺｎの濃度が１．６〜２．２ａｔ％、Ｉｎの濃度が０．０４〜０．２５ｗｔｐｐｍとなるように、それぞれ量を調節して加える。
一方、製造しようとする単結晶がＣｄＴｅ単結晶の場合には、純度６ＮのＣｄ、６ＮのＴｅ、ドーパント材であるＣｌを所定量充填する。なお、Ｃｌは、単結晶におけるＣｌの濃度が０．５〜３．０ｗｔｐｐｍとなるように量を調節して加える。 In the initial preparation process, first, the raw material is filled in the crucible. When the single crystal to be manufactured is a CdZnTe single crystal, a predetermined amount of Cd having a purity of 6N (99.9999%), 6N Te, Zn, and In which is a dopant material (impurity) are filled. Note that Zn and In are added with their amounts adjusted so that the Zn concentration in the single crystal is 1.6 to 2.2 at% and the In concentration is 0.04 to 0.25 wtppm.
On the other hand, when the single crystal to be manufactured is a CdTe single crystal, a predetermined amount of Cd with a purity of 6N, Te with 6N, and Cl as a dopant material are filled. Note that Cl is added by adjusting the amount so that the concentration of Cl in the single crystal is 0.5 to 3.0 wtppm.

そして、石英アンプル９３のリザーバ部９３ｂにＣｄを入れ、原料が充填されたるつぼを石英アンプル９３内に載置する。そして、石英アンプルを真空封止し、ヒーター９１ａ、９１ｂで炉内を加熱して、るつぼに入った原料を合成する。その後、炉内を更に加熱して原料を融解させて融液にするとともに、ドーパントを融液中に拡散させる。このとき、下部ヒーター９２ｂの温度を調節することによりＣｄの蒸気圧を調整し、融液からのＣｄの蒸発を抑制する。 Then, Cd is placed in the reservoir portion 93 b of the quartz ampule 93, and the crucible filled with the raw material is placed in the quartz ampule 93. Then, the quartz ampule is vacuum-sealed, and the inside of the furnace is heated by the heaters 91a and 91b to synthesize the raw material contained in the crucible. Thereafter, the inside of the furnace is further heated to melt the raw material into a melt, and the dopant is diffused into the melt. At this time, the vapor pressure of Cd is adjusted by adjusting the temperature of the lower heater 92b, and the evaporation of Cd from the melt is suppressed.

るつぼ内の原料が融液となり安定化した後は、結晶育成工程に移る。結晶育成工程では、上部ヒーター９２ａの縦列に複数段で構成された各発熱部の出力を調整して、融液の下端から上端に向かって低くなるような温度勾配が生じるようにする。なお、温度勾配は、融液の上部においては０．０５〜１．０℃／ｃｍとなるように、また、融液の下部においては、単結晶の成長時の降温工程で、るつぼ内の原料融液が一気に固化することを避けるために１．０〜５．０℃／ｃｍ程度と上部よりも大きな温度勾配となるように各ヒーターの出力を調節する。 After the raw material in the crucible is melted and stabilized, the process proceeds to a crystal growth process. In the crystal growth step, the output of each heat generating section formed in a plurality of stages in the upper heater 92a is adjusted so that a temperature gradient that decreases from the lower end to the upper end of the melt is generated. The temperature gradient is 0.05 to 1.0 ° C./cm at the upper part of the melt, and the raw material in the crucible is used at the lower part of the melt in the temperature lowering process during the growth of the single crystal. In order to avoid the solidification of the melt at once, the output of each heater is adjusted so that the temperature gradient is about 1.0 to 5.0 ° C./cm and larger than the upper part.

なお、本発明で定義する融液の上部領域とは、一概に定義できるものではないが、単結晶の成長領域を基準に、温度勾配が０．０５〜１．０℃／ｃｍの範囲に制御できればよく、たとえば、融液表面を基準として、原料融液の深さ方向に対して１／２となる深さ位置から融液表面に達する領域をＡとし、また、原料融液深さの１／３となる深さ位置から融液表面に達する領域をＢとし、Ａ〜Ｂを外れない範囲で適宜調整する。
同様に、融液の下部領域とは、原料融液の深さ方向に対して１／２となる深さ位置から融液底部に至る領域をＣとし、また、原料融液の深さ方向に対して、２／３となる深さ位置から融液底部に至る領域をＤとすると、Ｃ〜Ｄの深さ範囲で適宜調整する。 The upper region of the melt defined in the present invention cannot be generally defined, but the temperature gradient is controlled in the range of 0.05 to 1.0 ° C./cm based on the growth region of the single crystal. For example, a region reaching the melt surface from a depth position ½ with respect to the depth direction of the raw material melt with reference to the melt surface is defined as A, and the depth of the raw material melt is 1 The region reaching the melt surface from the depth position where / 3 is defined as B, and is adjusted as appropriate within a range not deviating from A to B.
Similarly, the lower region of the melt is defined as C in the region from the depth position that is ½ the depth direction of the raw material melt to the bottom of the melt, and in the depth direction of the raw material melt. On the other hand, if the region from the depth position where 2/3 is reached to the melt bottom is D, the depth is adjusted appropriately within the depth range of C to D.

そして、融液に温度勾配を持たせたまま炉内の温度を徐々に下げていくと、最も温度が低くなる融液の表面に単結晶が生成し、それが下方に向かって成長していく。詳細なメカ二ズムは不明であるが、上記の成長条件とすることによって、単結晶の成長界面を含む融液の上部では、縦方向の温度勾配が小さいことから、融液の対流が小さく安定した状態となり、一方、融液の下部では温度勾配を大きいことから、融液の対流が大きくなり、融液下部の熱が対流によって上部に均等に伝播しやすくなり、この上下で異なる融液の対流が、単結晶の径方向の温度勾配を平坦化していると考えられる。なお、実際の温度分布測定の結果より、径方向の温度分布が平坦化に寄与していることを確認している。このように単結晶の径方向の温度勾配を平坦化することで、Ｃｄ（Ｚｎ）Ｔｅウエハ中の不純物の分布を低減していると考えられる（ストリエーションパターンの低減）。 When the temperature in the furnace is gradually lowered while the melt has a temperature gradient, a single crystal is formed on the surface of the melt at the lowest temperature, and it grows downward. . Although the detailed mechanism is unknown, by using the above growth conditions, the convection of the melt is small and stable because the temperature gradient in the vertical direction is small at the top of the melt including the single crystal growth interface. On the other hand, since the temperature gradient is large at the lower part of the melt, the convection of the melt is increased, and the heat of the lower part of the melt is easily transmitted to the upper part by convection. Convection is thought to flatten the radial temperature gradient of the single crystal. It has been confirmed from the results of actual temperature distribution measurement that the temperature distribution in the radial direction contributes to flattening. Thus, it is considered that the distribution of impurities in the Cd (Zn) Te wafer is reduced by flattening the temperature gradient in the radial direction of the single crystal (reduction of the striation pattern).

単結晶を所定長まで成長させた後は、熱処理工程に移る。熱処理工程では、まず、成長したＣｄ（Ｚｎ）Ｔｅ単結晶を石英アンプル内に保持したまま、上部ヒーター９２ａの複数段からなる各発熱部の温度を調節することにより、また下部ヒーター９２ｂの温度を制御することでＣｄの蒸気圧を所定圧力に維持したまま、炉内温度を上記単結晶の成長終了時の温度から９３０〜９７０℃（好ましくは９４０〜９６０℃、より好ましくは９４５〜９５５℃）まで低下させる。そして、その状態でＣｄＺｎＴｅ単結晶またはＣｄＴｅ単結晶を１７〜２３時間（好ましくは１８〜２２時間、より好ましくは１９〜２１時間）熱処理（アニール）する。このとき、るつぼの上側および下側においてそれぞれ水平方向に設置されたグラファイトの円盤が均熱板として機能し、単結晶の径方向（水平方向）の温度勾配が低減される。これにより、単結晶中の径方向に均等に熱処理温度が付与され、適切なＣｄ蒸気圧が印加されているため、単結晶中に生成されたＣｄの空孔欠陥の分布を均一化することができる。Ｃｄの空孔欠陥はアクセプター型の欠陥とされており、本発明ではドナー型の不純物（Ｉｎ、Ｃｌ等）を単結晶中に添加することで、高抵抗化を実現しているが、上述のように単結晶の径方向の温度勾配を平坦化することで同心円状からなる不純物元素の濃度縞（ストリエーションパターン）を低減し、さらに、本熱処理工程による径方向のＣｄの空孔欠陥の分布を均一化して、該単結晶の径方向の抵抗率分布を均一化している。
熱処理が終わった後は、炉内の温度を室温まで下げて単結晶を冷却し、るつぼから取り出す。
以上の工程を経ることにより、本実施形態のＣｄ（Ｚｎ）Ｔｅ単結晶のインゴットが製造される。 After growing the single crystal to a predetermined length, the process proceeds to a heat treatment step. In the heat treatment step, first, the temperature of the lower heater 92b is adjusted by adjusting the temperature of each of the heat generating parts composed of a plurality of stages of the upper heater 92a while holding the grown Cd (Zn) Te single crystal in the quartz ampule. While maintaining the vapor pressure of Cd at a predetermined pressure by controlling, the furnace temperature is 930 to 970 ° C. (preferably 940 to 960 ° C., more preferably 945 to 955 ° C.) from the temperature at the end of the growth of the single crystal. To lower. In this state, the CdZnTe single crystal or the CdTe single crystal is subjected to heat treatment (annealing) for 17 to 23 hours (preferably 18 to 22 hours, more preferably 19 to 21 hours). At this time, the graphite discs installed horizontally in the upper and lower sides of the crucible function as a soaking plate, respectively, and the temperature gradient in the radial direction (horizontal direction) of the single crystal is reduced. As a result, the heat treatment temperature is uniformly applied in the radial direction in the single crystal, and an appropriate Cd vapor pressure is applied, so that the distribution of vacancy defects of Cd generated in the single crystal can be made uniform. it can. Cd vacancy defects are acceptor-type defects, and in the present invention, donor-type impurities (In, Cl, etc.) are added to the single crystal to achieve high resistance. By flattening the temperature gradient in the radial direction of the single crystal as described above, concentration fringes (striation patterns) of concentric impurity elements are reduced, and further, the distribution of Cd vacancy defects in the radial direction by this heat treatment step Is made uniform, and the resistivity distribution in the radial direction of the single crystal is made uniform.
After the heat treatment is finished, the temperature in the furnace is lowered to room temperature, the single crystal is cooled, and taken out from the crucible.
By passing through the above process, the Cd (Zn) Te single crystal ingot of this embodiment is manufactured.

単結晶を熱処理した後は、切断工程に移る。切断工程では、Ｃｄ（Ｚｎ）Ｔｅ単結晶のインゴットを所定の結晶面に沿って切断し、複数のウエハを切り出す。
ウエハを切り出した後は、ラッピング工程に移る。ラッピング工程では、切り出したウエハの切断面をラッピング用の研磨材で研磨して凹凸を取り除く。
切断面を平坦化した後は、鏡面研磨工程に移る。鏡面研磨工程では、ウエハの研磨面を鏡面研磨用の研磨材で研磨して鏡面に仕上げる。
以上の工程を経ることにより、本実施形態のＣｄ（Ｚｎ）Ｔｅウエハが製造される。 After the single crystal is heat-treated, the cutting process is started. In the cutting step, a Cd (Zn) Te single crystal ingot is cut along a predetermined crystal plane to cut out a plurality of wafers.
After cutting out the wafer, the process proceeds to a lapping process. In the lapping step, the cut surface of the cut wafer is polished with a lapping abrasive to remove irregularities.
After the cut surface is flattened, the process proceeds to a mirror polishing process. In the mirror polishing step, the polished surface of the wafer is polished to a mirror surface by polishing with a polishing material for mirror polishing.
By passing through the above process, the Cd (Zn) Te wafer of this embodiment is manufactured.

このＣｄ（Ｚｎ）Ｔｅウエハは、単結晶中の不純物の濃度分布のばらつきやＣｄ空孔欠損分布のばらつきが少ないため、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下と高く、複数の基板に分割した場合に、各基板から得られる抵抗率の相対標準偏差が２０％以下と低いものとすることができる。 Since this Cd (Zn) Te wafer has little variation in impurity concentration distribution and Cd vacancy defect distribution in a single crystal, the average value of resistivity is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10. ^When divided into a plurality of substrates, the relative standard deviation of the resistivity obtained from each substrate can be as low as 20% or less.

〔放射線検出素子の製造方法〕
次に、上記Ｃｄ（Ｚｎ）Ｔｅウエハを基板とする放射線検出素子２の製造方法について説明する。本実施形態の放射線検出素子２は、電極形成工程、ダイシング工程、素子抵抗率測定工程を経て製造される。
初めの電極形成工程では、まず、上記のＣｄ（Ｚｎ）Ｔｅウエハを洗浄し、表面に付着していた異物を除去する。そして、Ｃｄ（Ｚｎ）Ｔｅウエハの研磨面にフォトレジストを塗布し、ピクセル電極パターンが描かれたフォトマスクを用いてフォトレジストを露光する。そして、現像することにより感光したフォトレジストを除去する。そして、Ｃｄ（Ｚｎ）Ｔｅウエハをめっき液に浸漬し、Ｃｄ（Ｚｎ）Ｔｅウエハの研磨面２１ａ，２１ｂのうちフォトレジストの除去された箇所に金属を析出させ薄膜層を形成する。この薄膜層が所定の膜厚まで成長したものが電極２２，２３となる。電極２２，２３が形成された後は、不要になったフォトレジストを除去し、Ｃｄ（Ｚｎ）Ｔｅウエハを洗浄し、乾燥させる。 [Method of manufacturing radiation detection element]
Next, a method for manufacturing the radiation detection element 2 using the Cd (Zn) Te wafer as a substrate will be described. The radiation detection element 2 of this embodiment is manufactured through an electrode formation process, a dicing process, and an element resistivity measurement process.
In the first electrode formation step, first, the Cd (Zn) Te wafer is washed to remove foreign substances adhering to the surface. Then, a photoresist is applied to the polished surface of the Cd (Zn) Te wafer, and the photoresist is exposed using a photomask on which a pixel electrode pattern is drawn. Then, the exposed photoresist is removed by development. Then, the Cd (Zn) Te wafer is immersed in a plating solution, and a thin film layer is formed by depositing a metal on the polished surface 21a, 21b of the Cd (Zn) Te wafer at a portion where the photoresist is removed. These thin film layers are grown to a predetermined thickness to form electrodes 22 and 23. After the electrodes 22 and 23 are formed, unnecessary photoresist is removed, and the Cd (Zn) Te wafer is washed and dried.

電極２２，２３を形成した後はダイシング工程に移る。ダイシング工程では、研磨面２１ａ，２１ｂに電極２２，２３が形成されたＣｄ（Ｚｎ）Ｔｅウエハを切断して複数の基板２１に分割するとともに、個々の放射線検出素子２をＣｄ（Ｚｎ）Ｔｅウエハから切り出す。
素子抵抗率測定工程では、切り出した素子の中から評価用のサンプルを取得し、そのサンプルに電圧を印加してその素子抵抗率を測定する。そして、素子抵抗率が規定の範囲に入らないものを除外する。本実施形態のＣｄ（Ｚｎ）Ｔｅウエハは、不純物濃度のばらつきが少ないので、この工程で除外される素子は従来よりも少なくなる。従って、放射線検出素子２の歩留まりの向上に繋がる。
以上の各工程を経ることにより、本実施形態の放射線検出素子２が複数製造される。 After the electrodes 22 and 23 are formed, the process proceeds to a dicing process. In the dicing process, the Cd (Zn) Te wafer having the electrodes 22 and 23 formed on the polished surfaces 21a and 21b is cut and divided into a plurality of substrates 21, and the individual radiation detection elements 2 are divided into Cd (Zn) Te wafers. Cut out from.
In the element resistivity measurement step, a sample for evaluation is acquired from the cut out elements, and a voltage is applied to the sample to measure the element resistivity. Then, elements whose element resistivity is not within the specified range are excluded. Since the Cd (Zn) Te wafer of this embodiment has a small variation in impurity concentration, the number of elements excluded in this process is smaller than in the prior art. Therefore, the yield of the radiation detection element 2 is improved.
A plurality of radiation detection elements 2 of the present embodiment are manufactured through the above steps.

前述したように、Ｃｄ（Ｚｎ）Ｔｅウエハは、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下であるので、この放射線検出素子２の検出性能は良好なものとなる。また、Ｃｄ（Ｚｎ）Ｔｅウエハを複数の基板に分割した場合に、各基板から得られる抵抗率の相対標準偏差が２０％以下となるので、１枚のＣｄ（Ｚｎ）Ｔｅウエハから、均一な検出性能の放射線検出素子２が数多く切り出すことができる。 As described above, since the average value of the resistivity of the Cd (Zn) Te wafer is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10 ¹⁰ Ωcm or less, the detection performance of the radiation detection element 2 is good. It will be a thing. In addition, when the Cd (Zn) Te wafer is divided into a plurality of substrates, the relative standard deviation of the resistivity obtained from each substrate is 20% or less. A large number of radiation detection elements 2 having detection performance can be cut out.

〔本発明と従来技術との比較〕
次に、本実施形態の基板および放射線検出素子２と、従来製法による基板および放射線検出素子との特性の差異について説明する。
説明に際し、まず、上記製造方法で３本のＣｄＺｎＴｅ単結晶のインゴット（実施例１〜３）と１本のＣｄＴｅ単結晶のインゴット（実施例４）を製造し、さらに、従来の製造方法で１本のＣｄＺｎＴｅ単結晶のインゴット（比較例１）を製造した。そして、各インゴットを（１１１）面に沿って切断して円盤状のウエハを切り出し、さらに各ウエハから正方形の基板を切り出し、各基板の抵抗率等を測定した。具体的には、SEMIMAP SCIENTIFIC INSTRUMENTS社製のCOREMA-WT(contactless resistivity mapping)という測定装置で、基板を、主面に沿って行列状に配列される複数の細かい部分（ピクセル）に分け、部分毎の抵抗率（以下局所抵抗率）を測定した。そして、局所抵抗率の平均値（以下基板の平均抵抗率）や、各局所抵抗率の相対標準偏差（変動係数）を得た。なお、測定した局所抵抗率のうち、平均値よりも３０％以上高い数値および３０％以上低い数値は、測定結果には含めていない。 [Comparison between the present invention and the prior art]
Next, the difference in characteristics between the substrate and the radiation detection element 2 of this embodiment and the substrate and the radiation detection element according to the conventional manufacturing method will be described.
In the description, first, three CdZnTe single crystal ingots (Examples 1 to 3) and one CdTe single crystal ingot (Example 4) are manufactured by the above-described manufacturing method. A CdZnTe single crystal ingot (Comparative Example 1) was produced. Each ingot was cut along the (111) plane to cut out a disk-shaped wafer, and a square substrate was cut out from each wafer, and the resistivity and the like of each substrate were measured. Specifically, with a measurement device called COREMA-WT (contactless thermally mapping) manufactured by SEMIMAP SCIENTIFIC INSTRUMENTS, the substrate is divided into a plurality of fine parts (pixels) arranged in a matrix along the main surface. The resistivity (hereinafter referred to as local resistivity) was measured. And the average value of local resistivity (henceforth the average resistivity of a board | substrate) and the relative standard deviation (coefficient of variation) of each local resistivity were obtained. Of the measured local resistivity, numerical values that are 30% or higher than the average value and numerical values that are 30% or higher lower than the average value are not included in the measurement results.

次に、この各基板のＢ面にＰｔで共通電極を形成するとともに、Ａ面にＰｔでピクセル電極を形成し、各基板をダイシングしてオーミック型の放射線検出素子を製造した。そして、各素子に徐々に電圧を印加していくことで各素子のＩ−Ｖ特性を調べ、Ｉ−Ｖ特性曲線を描画した。そして、Ｉ−Ｖ特性曲線から微小電圧（０．１Ｖ程度）を印加したときの平均抵抗率（以下０Ｖ抵抗率）、７００Ｖの電圧を印加したときの平均抵抗率（以下７００Ｖ抵抗率）、および９００Ｖの電圧を印加したときの平均抵抗率（以下９００Ｖ抵抗率）を算出した。表１は、各インゴットの製造条件および各インゴットから得られたウエハの特性を纏めたもの、表２は各ウエハから切り出した基板および各基板から製造した放射線検出素子の特性を纏めたもの、図３〜６は実施例１を除く各基板における局所抵抗率の分布を視覚化したものである。なお、図の色が薄いほど局所抵抗率が高く、濃いほど低いことを示しており、図中のＨ，Ｌは、局所抵抗率が高すぎる或いは低すぎることにより測定結果に含めなかった部分を示している。 Next, a common electrode was formed of Pt on the B surface of each substrate, a pixel electrode was formed of Pt on the A surface, and each substrate was diced to produce an ohmic radiation detection element. Then, by gradually applying a voltage to each element, the IV characteristic of each element was examined, and an IV characteristic curve was drawn. The average resistivity (hereinafter referred to as 0V resistivity) when a minute voltage (about 0.1V) is applied from the IV characteristic curve, the average resistivity (hereinafter referred to as 700V resistivity) when a voltage of 700V is applied, and An average resistivity (hereinafter, 900V resistivity) when a voltage of 900V was applied was calculated. Table 1 summarizes the manufacturing conditions of each ingot and the characteristics of the wafer obtained from each ingot, Table 2 summarizes the characteristics of the substrate cut out from each wafer and the radiation detection element manufactured from each substrate, 3 to 6 are visualizations of local resistivity distributions on the respective substrates except for the first embodiment. In addition, it has shown that local resistivity is so high that the color of a figure is light, and it is so low that it is dark, and H and L in a figure are the parts which were not included in the measurement result because the local resistivity was too high or too low. Show.

（実施例１）
実施例１では、Ｉｎ濃度が０．３ｗｔｐｐｍのＣｄＺｎＴｅ融液からＣｄＺｎＴｅ単結晶のインゴットを製造した。そして、実施例１のインゴットの上部（固化率０．２６）から、主面が１８．７ｍｍ×１８．７ｍｍの正方形で厚さが１．４ｍｍの基板を切り出した。この基板の組成を調べたところ、表１に示すように、Ｚｎの割合が２．１０ａｔ％、Ｉｎ濃度が０．０４ｗｔｐｐｍとなっており、本発明の範囲に収まっていた。また、この基板を縦２６×横２６（合計６７６）の領域に分けて測定を行ったところ、表２に示すように、局所抵抗率の最小値は６．９３×１０^９Ωｃｍ、最大値は１．２９×１０^１０Ωｃｍ、基板の平均抵抗率は９．９０×１０^９Ωｃｍ、局所抵抗率の相対標準偏差は１９．０％であった。
次に、この実施例１の基板から、主面が４ｍｍ×４ｍｍの正方形をした放射線検出素子を製造した。そして、この放射線検出素子のＩ−Ｖ特性曲線を描画して計算したところ、０Ｖ抵抗率は２．３０×１０^１０Ωｃｍ、７００Ｖ抵抗率は８．５６×１０^７Ωｃｍ、９００Ｖ抵抗率は６．５０×１０^７Ωｃｍであった。 Example 1
In Example 1, a CdZnTe single crystal ingot was produced from a CdZnTe melt having an In concentration of 0.3 wtppm. A substrate having a main surface of 18.7 mm × 18.7 mm square and a thickness of 1.4 mm was cut out from the top of the ingot of Example 1 (solidification rate 0.26). When the composition of the substrate was examined, as shown in Table 1, the Zn ratio was 2.10 at% and the In concentration was 0.04 wtppm, which were within the scope of the present invention. Further, when this substrate was divided into 26 × 26 (total 676) regions, the minimum value of local resistivity was 6.93 × 10 ⁹ Ωcm, and the maximum value was as shown in Table 2. 1.29 × 10 ¹⁰ Ωcm, the average resistivity of the substrate was 9.90 × 10 ⁹ Ωcm, and the relative standard deviation of the local resistivity was 19.0%.
Next, a radiation detection element having a main surface of a square of 4 mm × 4 mm was manufactured from the substrate of Example 1. When the IV characteristic curve of the radiation detection element was drawn and calculated, the 0V resistivity was 2.30 × 10 ¹⁰ Ωcm, the 700V resistivity was 8.56 × 10 ⁷ Ωcm, and the 900V resistivity was 6. It was 50 × 10 ⁷ Ωcm.

（実施例２）
実施例２では、Ｉｎ濃度が０．９ｗｔｐｐｍのＣｄＺｎＴｅ融液からＣｄＺｎＴｅ単結晶のインゴットを製造した。そして、実施例２のインゴットの上部（固化率０．２５）から、主面が２３ｍｍ×２３ｍｍの正方形で厚さが１．４ｍｍの基板を切り出した。この基板の組成を調べたところ、表１に示すように、Ｚｎの割合が２．２０ａｔ％、Ｉｎ濃度が０．１２ｗｔｐｐｍとなっており、本発明の範囲に収まっていた。また、この基板を縦３２×横３２（合計１０２４）の領域に分けて測定を行ったところ、表２に示すように、局所抵抗率の最小値は２．００×１０^１０Ωｃｍ、最大値は３．７１×１０^１０Ωｃｍ、基板の平均抵抗率は２．８５×１０^１０Ωｃｍ、局所抵抗率の相対標準偏差は９．３％であった。また、図３に示すように、実施例２の基板は、一部に抵抗率が低すぎる部位Ｌ（図の左下部）が存在しているものの、残りの殆どの領域は局所抵抗率のばらつきが少なくなっていることが分かる。
次に、この実施例２の基板から、実施例１と同形状の放射線検出素子を製造した。そして、この放射線検出素子のＩ−Ｖ特性曲線を描画して計算したところ、０Ｖ抵抗率は２．００×１０^１０Ωｃｍ、７００Ｖ抵抗率は３．６０×１０^７Ωｃｍ、９００Ｖ抵抗率は３．００×１０^７Ωｃｍであった。 (Example 2)
In Example 2, a CdZnTe single crystal ingot was manufactured from a CdZnTe melt having an In concentration of 0.9 wtppm. A substrate having a main surface of 23 mm × 23 mm square and a thickness of 1.4 mm was cut out from the top of the ingot of Example 2 (solidification rate 0.25). When the composition of this substrate was examined, as shown in Table 1, the Zn ratio was 2.20 at% and the In concentration was 0.12 wtppm, which were within the scope of the present invention. Further, when this substrate was measured by dividing the substrate into 32 × 32 (total 1024) regions, as shown in Table 2, the minimum value of local resistivity was 2.00 × 10 ¹⁰ Ωcm, and the maximum value was The average resistivity of the substrate was 3.71 × 10 ¹⁰ Ωcm, 2.85 × 10 ¹⁰ Ωcm, and the relative standard deviation of the local resistivity was 9.3%. In addition, as shown in FIG. 3, the substrate of Example 2 has a portion L (lower left portion in the figure) where the resistivity is too low, but most of the remaining region has variations in local resistivity. It can be seen that is decreasing.
Next, a radiation detection element having the same shape as that of Example 1 was manufactured from the substrate of Example 2. When the IV characteristic curve of the radiation detection element was drawn and calculated, the 0V resistivity was 2.00 × 10 ¹⁰ Ωcm, the 700V resistivity was 3.60 × 10 ⁷ Ωcm, and the 900V resistivity was 3. It was 00 × 10 ⁷ Ωcm.

（実施例３）
実施例３では、Ｉｎ濃度が０．９ｗｔｐｐｍのＣｄＺｎＴｅ融液からＣｄＺｎＴｅ単結晶のインゴットを製造した。そして、実施例３のインゴットの下部（固化率０．６８）から、主面が２８ｍｍ×２８ｍｍの正方形で厚さが１．４ｍｍの基板を切り出した。この基板の組成を調べたところ、表１に示すように、Ｚｎの割合が１．６２ａｔ％、Ｉｎ濃度が０．２５ｗｔｐｐｍとなっており、本発明の範囲に収まっていた。また、この基板を縦６４×横６４（合計４０９６）の領域に分けて測定を行ったところ、表２に示すように、局所抵抗率の最小値は４．０５×１０^９Ωｃｍ、最大値は７．５２×１０^９Ωｃｍ、基板の平均抵抗率は５．７９×１０^９Ωｃｍ、局所抵抗率の相対標準偏差は１５．９％であった。また、図４に示すように、実施例３の基板は、一部に局所抵抗率が低すぎる領域Ｌ（図の左上部）と高すぎる領域Ｈ（図の中央部、右側部、右下部）が存在しているものの、残りの大部分の領域は局所抵抗率のばらつきが少なくなっていることが分かる。
次に、この実施例２の基板から、実施例１，２と同形状の放射線検出素子を製造した。そして、この放射線検出素子のＩ−Ｖ特性曲線を描画して計算したところ、０Ｖ抵抗率は２．３０×１０^１０Ωｃｍ、７００Ｖ抵抗率は３．８０×１０^７Ωｃｍ、９００Ｖ抵抗率は２．９０×１０^７Ωｃｍであった。 Example 3
In Example 3, a CdZnTe single crystal ingot was produced from a CdZnTe melt having an In concentration of 0.9 wtppm. A substrate having a main surface of 28 mm × 28 mm square and a thickness of 1.4 mm was cut out from the lower part of the ingot of Example 3 (solidification rate 0.68). When the composition of this substrate was examined, as shown in Table 1, the Zn ratio was 1.62 at% and the In concentration was 0.25 wtppm, which were within the scope of the present invention. In addition, when this substrate was measured by dividing it into 64 × 64 (total 4096) regions, as shown in Table 2, the minimum value of local resistivity was 4.05 × 10 ⁹ Ωcm, and the maximum value was 7.52 × 10 ⁹ Ωcm, average resistivity of the substrate is 5.79 × 10 ⁹ Ωcm, the relative standard deviation of the local resistivity was 15.9%. Also, as shown in FIG. 4, the substrate of Example 3 has a region L in which the local resistivity is too low (upper left in the drawing) and a region H that is too high (center, right side, lower right in the drawing). It can be seen that there is less variation in local resistivity in most of the remaining region.
Next, a radiation detection element having the same shape as in Examples 1 and 2 was produced from the substrate in Example 2. When the IV characteristic curve of the radiation detection element was drawn and calculated, the 0V resistivity was 2.30 × 10 ¹⁰ Ωcm, the 700V resistivity was 3.80 × 10 ⁷ Ωcm, and the 900V resistivity was 2. It was 90 × 10 ⁷ Ωcm.

（実施例４）
実施例４では、Ｃｌ濃度が１００ｗｔｐｐｍのＣｄＴｅ融液からＣｄＴｅ単結晶のインゴットを製造した。そして、実施例４のインゴットの上部（固化率０．２９）から、主面が２３ｍｍ×２３ｍｍの正方形で厚さが１．４ｍｍの基板を切り出した。この基板の組成を調べたところ、表１に示すように、Ｃｌ濃度が１．４ｗｔｐｐｍとなっており、本発明の範囲に収まっていた。また、この基板を縦３２×横３２（合計１０２４）の領域に分けて測定を行ったところ、表２に示すように、局所抵抗率の最小値は９．６４×１０^８Ωｃｍ、最大値は１．７９×１０^９Ωｃｍ、基板の平均抵抗率は１．３８×１０^９Ωｃｍ、局所抵抗率の相対標準偏差は６．９％であった。また、図５に示すように、実施例３の基板は、ほぼ全体的に局所抵抗率のばらつきが少なくなっていることが分かる。
次に、この基板から実施例１〜３と同形状の放射線検出素子を製造した。そして、この放射線検出素子のＩ−Ｖ特性曲線を描画し計算したところ、０Ｖ抵抗率は１．３０×１０^１０Ωｃｍ、７００Ｖ抵抗率は６．７０×１０^７Ωｃｍ、９００Ｖ抵抗率は５．４０×１０^７Ωｃｍであった。 Example 4
In Example 4, a CdTe single crystal ingot was produced from a CdTe melt having a Cl concentration of 100 wtppm. A substrate having a main surface of 23 mm × 23 mm square and a thickness of 1.4 mm was cut out from the top of the ingot of Example 4 (solidification rate 0.29). When the composition of this substrate was examined, as shown in Table 1, the Cl concentration was 1.4 wtppm, which was within the scope of the present invention. Further, when this substrate was divided into 32 × 32 (total 1024) regions, the minimum value of local resistivity was 9.64 × 10 ⁸ Ωcm and the maximum value was as shown in Table 2. 1.79 × 10 ⁹ Ωcm, average resistivity of the substrate is 1.38 × 10 ⁹ Ωcm, the relative standard deviation of the local resistivity was 6.9%. Further, as shown in FIG. 5, it can be seen that the substrate of Example 3 has less variation in local resistivity almost as a whole.
Next, the radiation detection element of the same shape as Examples 1-3 was manufactured from this board | substrate. And when the IV characteristic curve of this radiation detection element was drawn and calculated, 0V resistivity was 1.30 × 10 ¹⁰ Ωcm, 700V resistivity was 6.70 × 10 ⁷ Ωcm, and 900V resistivity was 5.40. × 10 ⁷ Ωcm.

（比較例１）
比較例１では、Ｉｎ濃度が２．０ｗｔｐｐｍのＣｄＺｎＴｅ融液からＣｄＺｎＴｅ単結晶のインゴットを製造した。そして、比較例１のインゴットの上部（固化率０．２９）から、主面が１８．７ｍｍ×１８．７ｍｍの正方形で厚さが１．４ｍｍの基板を切り出した。この基板の組成を調べたところ、表１に示すように、Ｚｎの割合が２．９５ａｔ％、Ｉｎ濃度が０．２７ｗｔｐｐｍとなっており、本発明の範囲を外れていた。また、この基板を縦２６×横２６（合計６７６）の領域に分けて測定を行ったところ、表２に示すように、局所抵抗率の最小値は１．６５×１０^９Ωｃｍ、最大値は３．０７×１０^９Ωｃｍ、基板の平均抵抗率は２．３６×１０^９Ωｃｍ、局所抵抗率の相対標準偏差は２５．１％であった。また、図６に示すように、比較例１の基板は、抵抗率が高すぎる領域Ｈ（図の下部）と低すぎる領域Ｌ（図の右上部、下部）が実施例２〜４の基板よりはるかに多く、それ以外の領域においては、右上の領域から左下の領域に向かって局所抵抗率が上昇する傾向にあり、ばらつきが大きくなっていることが分かる。
次に、この基板から実施例１〜４と同形状の放射線検出素子を製造した。そして、この放射線検出素子のＩ−Ｖ特性曲線を描画し計算したところ、０Ｖ抵抗率は３．６０×１０^９Ωｃｍ、７００Ｖ抵抗率は４．００×１０^１０Ωｃｍ、９００Ｖ抵抗率は２．８０×１０^１０Ωｃｍであった。 (Comparative Example 1)
In Comparative Example 1, a CdZnTe single crystal ingot was produced from a CdZnTe melt having an In concentration of 2.0 wtppm. And from the upper part (solidification rate 0.29) of the ingot of the comparative example 1, the main surface cut | disconnected the board | substrate with thickness of 18.7 mm x 18.7mm and thickness 1.4mm. When the composition of this substrate was examined, as shown in Table 1, the Zn ratio was 2.95 at% and the In concentration was 0.27 wtppm, which was outside the scope of the present invention. In addition, when this substrate was divided into 26 × 26 (total 676) regions, the minimum value of local resistivity was 1.65 × 10 ⁹ Ωcm and the maximum value was as shown in Table 2. 3.07 × 10 ⁹ Ωcm, average resistivity of the substrate is 2.36 × 10 ⁹ Ωcm, the relative standard deviation of the local resistivity was 25.1 percent. Further, as shown in FIG. 6, the substrate of Comparative Example 1 has regions H (lower part of the figure) where the resistivity is too high and areas L (upper right part, lower part of the figure) which are too low than those of Examples 2-4. It can be seen that in the other regions, the local resistivity tends to increase from the upper right region to the lower left region, and the variation increases.
Next, the radiation detection element of the same shape as Examples 1-4 was manufactured from this board | substrate. And when the IV characteristic curve of this radiation detection element was drawn and calculated, the 0V resistivity was 3.60 × 10 ⁹ Ωcm, the 700V resistivity was 4.00 × 10 ¹⁰ Ωcm, and the 900V resistivity was 2.80. × 10 ¹⁰ Ωcm.

上記実施例１〜４、比較例１の基板における抵抗率の相対標準偏差を比較してみると、比較例１の基板は２５．１％であるのに対し、実施例１〜３の基板は、１９．０％、９．３％、１５，９％、６．９％と、何れも２０％以下の低い値となった。このことは、本実施形態の製造方法で製造した基板は、従来の製造方法で製造した基板に比べて部位毎の抵抗率のばらつきが少ないことを示している。
また、上記実施例１〜４、比較例１の基板から製造した放射線検出素子の特性を検討してみると、比較例１の放射線検出素子は、７００Ｖ抵抗率および９００Ｖ抵抗率が２．８×１０^１０Ωｃｍ以上と極めて高くなっている。このように抵抗率が高いのは、局所抵抗率のばらつきが大きいことにより、基板６１と電極との界面における抵抗が高まり、ポラリゼーションの影響が大きく出たためと考えられる。７００Ｖ，９００Ｖ抵抗率がここまで高くなってしまうと、電離電流が非常に流れにくくなってしまう。従って、比較例１の放射線検出素子は、実用レベルの放射線検出器に用いることはできない。これに対し、実施例１〜３の放射線検出素子は、７００Ｖ抵抗率が３．６０×１０^７〜８．５６×１０^７Ωｃｍ、９００Ｖ抵抗率が２．９０×１０^７〜６．５０×１０^７Ωｃｍと、何れの電圧においても電離電流を流すのに適した値となっている。 When the relative standard deviation of the resistivity in the substrates of Examples 1 to 4 and Comparative Example 1 is compared, the substrate of Comparative Example 1 is 25.1%, whereas the substrates of Examples 1 to 3 are 19.0%, 9.3%, 15,9%, and 6.9%, which are all low values of 20% or less. This indicates that the substrate manufactured by the manufacturing method of the present embodiment has less variation in resistivity for each part than the substrate manufactured by the conventional manufacturing method.
Further, when the characteristics of the radiation detection elements manufactured from the substrates of Examples 1 to 4 and Comparative Example 1 are examined, the radiation detection element of Comparative Example 1 has a 700V resistivity and a 900V resistivity of 2.8 ×. It is extremely high at 10 ¹⁰ Ωcm or more. The reason why the resistivity is high in this way is thought to be that the variation in local resistivity increases, the resistance at the interface between the substrate 61 and the electrode increases, and the effect of polarization is greatly increased. If the 700V and 900V resistivities are so high, the ionization current will hardly flow. Therefore, the radiation detection element of Comparative Example 1 cannot be used for a practical level radiation detector. On the other hand, the radiation detection elements of Examples 1 to 3 have a 700V resistivity of 3.60 × 10 ^{7 to} 8.56 × 10 ⁷ Ωcm and a 900V resistivity of 2.90 × 10 ^{7 to} 6.50 × 10. ⁷ Ωcm, which is a value suitable for flowing an ionizing current at any voltage.

以上、説明してきたように、るつぼに原料を充填する際、原料の一部（ＣｄＺｎＴｅ単結晶の場合はＺｎおよびＩｎ、ＣｄＴｅ単結晶の場合はＣｌ）を、単結晶中における濃度が所定範囲（ＣｄＺｎＴｅの場合はＺｎが１．６〜２．２ａｔ％、Ｉｎが０．０４〜０．２５ｗｔｐｐｍ、ＣｄＴｅの場合はＣｌが０．５〜３．０ｗｔｐｐｍ）となるように量を調節してるつぼに入れることにより、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下と高く、かつ複数の基板に分割した場合に、各基板の抵抗率の相対標準偏差が２０％以下と小さくなるＣｄ（Ｚｎ）Ｔｅウエハを得ることができる。このため、このＣｄ（Ｚｎ）Ｔｅウエハから切り出された基板２１を備える放射線検出素子２を用いれば、高いバイアス電圧を印加しても、多量のリーク電流や、局所的に大きなポラリゼーションが発生するのを抑制することができる。
従って、Ｃｄ（Ｚｎ）Ｔｅ単結晶を基板とする放射線検出素子２を備えた放射線検出器１において、放射線の検出性能を向上させることができる。 As described above, when the crucible is filled with the raw material, a part of the raw material (Zn and In in the case of CdZnTe single crystal, Cl in the case of CdTe single crystal) has a concentration in the single crystal within a predetermined range ( In the case of CdZnTe, the amount is adjusted so that Zn is 1.6 to 2.2 at%, In is 0.04 to 0.25 wtppm, and CdTe is Cl to 0.5 to 3.0 wtppm. When the average value of resistivity is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10 ¹⁰ Ωcm or less when divided into a plurality of substrates, the relative standard deviation of the resistivity of each substrate is 20 It is possible to obtain a Cd (Zn) Te wafer that is as small as% or less. For this reason, if the radiation detection element 2 having the substrate 21 cut out from the Cd (Zn) Te wafer is used, a large amount of leakage current and locally large polarization are generated even when a high bias voltage is applied. Can be suppressed.
Therefore, in the radiation detector 1 including the radiation detection element 2 using the Cd (Zn) Te single crystal as a substrate, the radiation detection performance can be improved.

また、上述したように、実施例２の基板はインゴットの上部から，実施例３の基板はインゴットの上部からそれぞれ切り出したものである。このことは、本実施形態の製造方法を用いて製造したＣｄ（Ｚｎ）Ｔｅ単結晶のインゴットであれば、部位に拘らず（上部であっても下部であっても）、抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下であり、複数の基板に分割した場合に、各基板から得られる抵抗率の相対標準偏差が２０％以下となるＣｄ（Ｚｎ）Ｔｅウエハ得ることができることを示している。 Further, as described above, the substrate of Example 2 was cut out from the top of the ingot, and the substrate of Example 3 was cut out from the top of the ingot. This is because, in the case of a Cd (Zn) Te single crystal ingot manufactured by using the manufacturing method of the present embodiment, the average value of the resistivity regardless of the part (whether it is the upper part or the lower part). Is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10 ¹⁰ Ωcm or less, and when divided into a plurality of substrates, the relative standard deviation of the resistivity obtained from each substrate is 20% or less. Cd (Zn) It shows that a Te wafer can be obtained.

以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、本実施形態では、基板２１の主面形状を正方形としたが、長方形やその他の形状としてもよく、ピクセル電極２３の数や配置は、主面２１ａの大きさや形状に合わせて決定すればよい。
また、本実施形態では、基板の主面２１ａ，２１ｂを（１１１）面としたが、これ以外の結晶面としてもよい。
また、本実施形態では、共通電極２２、ピクセル電極２３をいずれもＰｔで形成したが、金（Ａｕ）やその他の金属でも良いし、これらの金属を含む合金でもよい。更に、共通電極２２とピクセル電極２３のうち一方を他方と異なる金属で形成する（例えば、共通電極２２をインジウム（Ｉｎ）で形成し、ピクセル電極２３をＰｔで形成する）ようにしてもよい。
また、放射線検出素子２とデータ生成部６との間に設けられる回路は、所定の電気信号を得られさえすればその構成は任意である。 As mentioned above, although the invention made by this inventor was concretely demonstrated based on embodiment, this invention is not limited to the said embodiment, It can change in the range which does not deviate from the summary.
For example, in the present embodiment, the main surface shape of the substrate 21 is a square, but may be a rectangle or other shapes, and the number and arrangement of the pixel electrodes 23 may be determined according to the size and shape of the main surface 21a. Good.
In the present embodiment, the main surfaces 21a and 21b of the substrate are (111) planes, but other crystal planes may be used.
In this embodiment, the common electrode 22 and the pixel electrode 23 are both made of Pt. However, gold (Au), other metals, or an alloy containing these metals may be used. Furthermore, one of the common electrode 22 and the pixel electrode 23 may be formed of a metal different from the other (for example, the common electrode 22 is formed of indium (In) and the pixel electrode 23 is formed of Pt).
Further, the circuit provided between the radiation detection element 2 and the data generation unit 6 may have any configuration as long as a predetermined electrical signal can be obtained.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１放射線検出器
２放射線検出素子
２１基板（半導体ウエハ、化合物半導体単結晶）
２１ａ，２１ｂ主面
２２共通電極
２３ピクセル電極
４増幅部
５電源
６データ生成部
９単結晶成長炉
９１カドミウム充填部
９２ヒーター
９２ａ上部ヒーター
９２ｂ下部ヒーター
９３石英アンプル
９３ａるつぼ収納部の石英アンプル部
９３ｂリザーバ部
９４るつぼの径方向の均熱板
９４ａ円盤（第２のグラファイト板）
９４ｂ円盤（第１のグラファイト板） DESCRIPTION OF SYMBOLS 1 Radiation detector 2 Radiation detection element 21 Substrate (semiconductor wafer, compound semiconductor single crystal)
21a, 21b Main surface 22 Common electrode 23 Pixel electrode 4 Amplifying unit 5 Power source 6 Data generating unit 9 Single crystal growth furnace 91 Cadmium filling unit 92 Heater 92a Upper heater 92b Lower heater 93 Quartz ampoule 93a Quartz ampoule unit 93b in crucible storage unit Part 94 soaking plate 94a in the radial direction of the crucible disk (second graphite plate)
94b Disc (first graphite plate)

Claims

亜鉛濃度が１．６原子％以上２．２原子％以下で、インジウム濃度が０．０４重量ｐｐｍ以上０．２５重量ｐｐｍ以下のテルル化亜鉛カドミウム単結晶、または塩素濃度が０．５重量ｐｐｍ以上３．０重量ｐｐｍ以下のテルル化カドミウム単結晶からなり、
抵抗率の平均値が１．３８×１０^９Ωｃｍ以上２．８５×１０^１０Ωｃｍ以下であり、
前記単結晶から切出されたウエハから取得される矩形基板における面内の抵抗率の相対標準偏差が２０％以下となることを特徴とする半導体ウエハ。 A zinc cadmium telluride single crystal having a zinc concentration of 1.6 atomic% or more and 2.2 atomic% or less and an indium concentration of 0.04 weight ppm or more and 0.25 weight ppm or less , or a chlorine concentration of 0.5 weight ppm or more. Consisting of a cadmium telluride single crystal of 3.0 ppm by weight or less ,
The average value of the resistivity is 1.38 × 10 ⁹ Ωcm or more and 2.85 × 10 ¹⁰ Ωcm or less,
A semiconductor wafer, wherein a relative standard deviation of in-plane resistivity in a rectangular substrate obtained from a wafer cut from the single crystal is 20% or less.

請求項１に記載の半導体ウエハから主面が矩形となるように切り出された基板と、
前記基板の一方の主面に形成された共通電極と、
前記基板の他方の主面に行列状に複数形成されたピクセル電極と、を備えたことを特徴とする放射線検出素子。 A substrate cut out from the semiconductor wafer according to claim 1 so that the principal surface is rectangular;
A common electrode formed on one main surface of the substrate;
A radiation detection element comprising: a plurality of pixel electrodes formed in a matrix on the other main surface of the substrate.

７００Ｖ以上の電圧を印加したときの素子抵抗率が２．９０×１０^７Ωｃｍ以上８．５６×１０^７Ωｃｍ以下であることを特徴とする請求項２に記載に記載の放射線検出素子。 3. The radiation detection element according to claim 2, wherein the element resistivity when a voltage of 700 V or more is applied is 2.90 × 10 ⁷ Ωcm or more and 8.56 × 10 ⁷ Ωcm or less.

請求項２または３に記載の放射線検出素子と、
前記放射線検出素子に接続され、前記放射線検出素子にバイアス電圧を印加する電源と、
前記放射線検出素子に接続され、前記放射線検出素子から出力された電気信号を増幅する増幅部と、を備えたことを特徴とする放射線検出器。 The radiation detection element according to claim 2 or 3,
A power source connected to the radiation detection element and applying a bias voltage to the radiation detection element;
A radiation detector, comprising: an amplifying unit connected to the radiation detection element and amplifying an electric signal output from the radiation detection element.

テルル化亜鉛カドミウムからなる化合物半導体単結晶の製造方法であって、
所定量のテルルおよび所定量のカドミウムを耐熱性の容器に充填し、
亜鉛および不純物であるインジウムを、単結晶中における亜鉛濃度が１．６原子％以上２．２原子％以下、インジウム濃度が０．０４重量ｐｐｍ以上０．２５重量ｐｐｍ以下となるようにそれぞれ量を調節して前記容器に入れ、
前記容器を炉の内部に載置し、前記容器を加熱して前記テルル、前記カドミウムおよび前記亜鉛を含む原料を溶融させて融液にするとともに、前記インジウムを不純物として前記融液中に拡散させ、
前記融液から単結晶を成長させていくことを特徴とする化合物半導体単結晶の製造方法。 A method for producing a compound semiconductor single crystal comprising cadmium zinc telluride,
Fill a heat-resistant container with a predetermined amount of tellurium and a predetermined amount of cadmium,
The amounts of zinc and indium, which are impurities, are adjusted so that the zinc concentration in the single crystal is 1.6 atomic percent to 2.2 atomic percent and the indium concentration is 0.04 weight ppm to 0.25 weight ppm. Adjust into the container,
The container is placed inside a furnace, and the container is heated to melt the raw material containing the tellurium, the cadmium and the zinc into a melt, and the indium is diffused into the melt as an impurity. ,
A method for producing a compound semiconductor single crystal, comprising growing a single crystal from the melt.

テルル化カドミウムからなる化合物半導体単結晶の製造方法であって、
所定量のテルルおよび所定量のカドミウムを耐熱性の容器に充填し、
不純物である塩素を、単結晶中における塩素濃度が０．５重量ｐｐｍ以上３．０重量ｐｐｍ以下となるように量を調節して前記容器に入れ、
前記容器を炉の内部に載置し、前記容器を加熱して前記テルルおよび前記カドミウムを溶融させて融液にするとともに、前記塩素を前記融液中に溶融拡散させ、
前記融液から単結晶を成長させていくことを特徴とする化合物半導体単結晶の製造方法。 A method for producing a compound semiconductor single crystal comprising cadmium telluride,
Fill a heat-resistant container with a predetermined amount of tellurium and a predetermined amount of cadmium,
Chlorine as impurities, chlorine concentration by adjusting the amount to be equal to or less than 0.5 ppm by weight to 3.0 ppm by weight was placed in the vessel in the single crystal,
The container is placed inside a furnace, the container is heated to melt the tellurium and cadmium into a melt, and the chlorine is melted and diffused into the melt.
A method for producing a compound semiconductor single crystal, comprising growing a single crystal from the melt.

前記融液に、表面から下方に向かって温度が上がっていくような温度勾配を持たせながら前記融液全体の温度を下げていくことにより、前記融液の表面から下方に向かって前記単結晶を成長させていくことを特徴とする請求項６に記載の化合物半導体単結晶の製造方法。 The single crystal is lowered from the surface of the melt by lowering the temperature of the entire melt while giving the melt a temperature gradient such that the temperature rises downward from the surface. The method for producing a compound semiconductor single crystal according to claim 6, wherein:

前記融液の上部における温度勾配を、前記融液の下部における温度勾配よりも小さくした状態で、前記単結晶を成長させることを特徴とする請求項７に記載の化合物半導体単結晶の製造方法。 The method for producing a compound semiconductor single crystal according to claim 7, wherein the single crystal is grown in a state in which a temperature gradient in an upper part of the melt is smaller than a temperature gradient in a lower part of the melt.

前記融液の上部における温度勾配を０．０５℃／ｃｍ以上１．０℃／ｃｍ以下にし、
前記融液の下部における温度勾配を１．０℃／ｃｍ以上５．０℃／ｃｍ以下にして、前記単結晶を成長させることを特徴とする請求項７または８に記載の化合物半導体単結晶の製造方法。 The temperature gradient at the top of the melt is 0.05 ° C./cm to 1.0 ° C./cm,
9. The compound semiconductor single crystal according to claim 7, wherein the single crystal is grown at a temperature gradient of 1.0 ° C./cm to 5.0 ° C./cm at a lower portion of the melt. Production method.

前記炉の内部に第１のグラファイト板を略水平に配置し、
前記容器を前記第１のグラファイト板の下方に位置するように載置して、前記単結晶を成長させ、
前記容器を前記第１のグラファイト板の下方に位置させたまま前記単結晶を熱処理することを特徴とする請求項６から９の何れか一項に記載の化合物半導体単結晶の製造方法。 The first graphite plate is disposed substantially horizontally inside the furnace,
The container is placed so as to be positioned below the first graphite plate, and the single crystal is grown,
The method for producing a compound semiconductor single crystal according to any one of claims 6 to 9, wherein the single crystal is heat-treated while the vessel is positioned below the first graphite plate.

前記炉の内部であって前記第１のグラファイト板の下方に、第２のグラファイト板を、前記第１のグラファイト板と対向するように略水平に配置し、
前記容器を、前記第１のグラファイト板の下方かつ前記第２のグラファイト板の上方に位置するように載置した状態で、前記単結晶を成長させ、
前記容器を前記第１のグラファイト板の下方かつ前記第２のグラファイト板の上方に位置させたまま前記単結晶を熱処理することを特徴とする請求項１０に記載の化合物半導体単結晶の製造方法。 A second graphite plate is disposed substantially horizontally inside the furnace and below the first graphite plate so as to face the first graphite plate,
The single crystal is grown in a state where the container is placed so as to be located below the first graphite plate and above the second graphite plate,
The method for producing a compound semiconductor single crystal according to claim 10, wherein the single crystal is heat-treated while the container is positioned below the first graphite plate and above the second graphite plate.

前記カドミウムの蒸気圧を印加しながら、前記熱処理を行うことを特徴とする請求項１０または１１に記載の化合物半導体単結晶の製造方法。 The method for producing a compound semiconductor single crystal according to claim 10 or 11, wherein the heat treatment is performed while applying a vapor pressure of the cadmium.