JP6013858B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6013858B2 JP6013858B2 JP2012219097A JP2012219097A JP6013858B2 JP 6013858 B2 JP6013858 B2 JP 6013858B2 JP 2012219097 A JP2012219097 A JP 2012219097A JP 2012219097 A JP2012219097 A JP 2012219097A JP 6013858 B2 JP6013858 B2 JP 6013858B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- modified layer
- insulating film
- cutting
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Description
本発明は、半導体ウェーハや光デバイスウェーハを個々のチップに分割するウェーハの加工方法に関する。 The present invention relates to a wafer processing method for dividing a semiconductor wafer or an optical device wafer into individual chips.
従来、ウェーハを個々のチップに分割する加工方法として、レーザー加工によりウェーハを分割する技術が注目されている。このレーザー加工として、ウェーハに対して透過性を有するレーザー光線を照射してウェーハ内部に脆弱な層(改質層)を形成し、この強度が低下した改質層を分割起点とする加工方法が提案されている(例えば、特許文献1参照)。特許文献1の加工方法では、ウェーハ表面の格子状のストリートに沿ってレーザー光線が照射され、ウェーハの内部に直線状の改質層が形成される。そして、脆弱な改質層に外力が加わることで、改質層に沿ってウェーハが個々のチップに分割される。 2. Description of the Related Art Conventionally, as a processing method for dividing a wafer into individual chips, a technique for dividing the wafer by laser processing has attracted attention. As this laser processing, a processing method is proposed in which a fragile layer (modified layer) is formed inside the wafer by irradiating a laser beam having transparency to the wafer, and this modified layer with reduced strength is used as the starting point of division. (For example, refer to Patent Document 1). In the processing method of Patent Document 1, a laser beam is irradiated along a lattice street on the wafer surface, and a linear modified layer is formed inside the wafer. Then, when an external force is applied to the fragile modified layer, the wafer is divided into individual chips along the modified layer.
ところで、ウェーハの厚さが数十μm以下に薄くなるとレーザー光線がウェーハを透過し、ウェーハの内部の適切な位置に適切な改質層を形成することが困難となる。そこで、薄化前のウェーハの内部に改質層を形成し、改質層の形成後に仕上げ厚さまで研削する加工方法が提案されている(例えば、特許文献2参照)。特許文献2の加工方法では、仕上げ厚さよりも高い位置となる被研削面側に改質層が形成される。よって、ウェーハの内部の適切な位置に適切な改質層を形成することができ、改質層も除去できるため、光デバイスウェーハの加工時には輝度が向上され、半導体ウェーハの加工時には抗折強度が向上される。 By the way, when the thickness of the wafer is reduced to several tens of μm or less, the laser beam is transmitted through the wafer, and it becomes difficult to form an appropriate modified layer at an appropriate position inside the wafer. In view of this, there has been proposed a processing method in which a modified layer is formed inside a wafer before thinning, and after the modified layer is formed, grinding is performed to a finished thickness (see, for example, Patent Document 2). In the processing method of Patent Document 2, a modified layer is formed on the surface to be ground that is higher than the finished thickness. Therefore, since an appropriate modified layer can be formed at an appropriate position inside the wafer and the modified layer can be removed, the luminance is improved when processing the optical device wafer, and the bending strength is increased when processing the semiconductor wafer. Be improved.
ところで、ウェーハの裏面側には、金属汚染を防止するために窒化膜や酸化膜等の絶縁膜が形成されている場合が多く、研削前のレーザー加工では絶縁膜の影響によりウェーハの内部に適切な改質層を形成することができない。この場合、改質層の形成前に研削加工によってウェーハの裏面から絶縁膜を除去する方法も考えられる。この絶縁膜の除去の際には、砥石の目詰まりを防ぐために、粗研削、仕上げ研削、研磨の順に加工を行う必要があり、改質層の形成後のウェーハの薄化時にも同様な加工が必要なため、加工時間が増大するという問題があった。 By the way, in order to prevent metal contamination, an insulating film such as a nitride film or an oxide film is often formed on the back side of the wafer. In laser processing before grinding, it is suitable for the inside of the wafer due to the influence of the insulating film. A modified layer cannot be formed. In this case, a method of removing the insulating film from the back surface of the wafer by grinding before forming the modified layer is also conceivable. When removing this insulating film, it is necessary to perform rough grinding, finish grinding, and polishing in order in order to prevent clogging of the grindstone. The same processing is performed when the wafer is thinned after forming the modified layer. Therefore, there is a problem that processing time increases.
本発明はかかる点に鑑みてなされたものであり、裏面に絶縁膜が形成されたウェーハに対し、短時間で適切な位置に適切な改質層を形成することができるウェーハの加工方法を提供することを目的とする。 The present invention has been made in view of the above points, and provides a wafer processing method capable of forming an appropriate modified layer at an appropriate position in a short time with respect to a wafer having an insulating film formed on the back surface. The purpose is to do.
本発明のウェーハの加工方法は、表面に分割予定ラインによって区画された複数の領域にデバイスが形成され裏面に絶縁膜が形成されたウェーハの加工方法であって、ウェーハの裏面側から該分割予定ラインに沿って切削ブレードにより平坦な溝底を有する切削溝を形成し、該分割予定ラインに沿って絶縁膜を除去する絶縁膜除去工程と、該絶縁膜除去工程を実施した後に、ウェーハの裏面から該切削溝を基準にしてアライメントを遂行し、ウェーハに対して透過性を有する波長のレーザー光線の集光点を該切削溝からウェーハ表面近傍の内部に位置づけて該切削溝に沿って照射し、ウェーハ表面近傍の内部に改質層を形成する改質層形成工程と、該改質層形成工程を実施した後に、ウェーハの裏面から研削手段により研削し仕上げ厚さへと薄化するとともに研削動作により該改質層を起点としてウェーハを該分割予定ラインに沿って分割する分割工程と、を備え、該切削溝は、該平坦な溝底の表面粗さは0.1μm以下であり、該平坦な溝底の幅は該溝底に形成されるレーザースポット径以上の幅を有すること、を特徴とする。 The wafer processing method of the present invention is a wafer processing method in which devices are formed in a plurality of regions partitioned by a predetermined dividing line on the front surface and an insulating film is formed on the back surface. A cutting groove having a flat groove bottom is formed by a cutting blade along the line, and an insulating film removing step for removing the insulating film along the line to be divided, and after performing the insulating film removing step, the back surface of the wafer Alignment is performed with reference to the cutting groove, and a condensing point of a laser beam having a wavelength transmissive to the wafer is positioned in the vicinity of the wafer surface from the cutting groove and irradiated along the cutting groove, A modified layer forming step for forming a modified layer in the vicinity of the wafer surface, and after performing the modified layer forming step, the wafer is ground from the back surface of the wafer by grinding means to a finished thickness. And a dividing step of dividing the wafer along the scheduled dividing line with the modified layer as a starting point by a grinding operation, and the cutting groove has a surface roughness of the flat groove bottom of 0.1 μm or less The width of the flat groove bottom is larger than the diameter of the laser spot formed on the groove bottom.
この構成によれば、切削ブレードによりウェーハの裏面から絶縁膜が分割予定ラインに沿って除去されることで、ウェーハの裏面に平坦な溝底を有する切削溝が形成される。また、切削溝を通じてレーザー光線が照射されることで、絶縁膜の影響を受けることなく、ウェーハの内部に改質層が形成される。このとき、切削溝の表面粗さは0.1μm以下であり、溝底の幅がレーザースポット径以上の幅を有するため、溝底におけるレーザー光線の散乱が抑えられる。よって、ウェーハの内部の適切な位置に適切な改質層が形成され、ウェーハを分割予定ラインに沿って良好に分割できる。また、切削ブレードによってウェーハの裏面から絶縁膜を部分的に除去するので、研削加工によってウェーハの裏面全体から絶縁膜を除去する構成と比べて加工時間を短縮できる。 According to this configuration, the cutting film having a flat groove bottom is formed on the back surface of the wafer by removing the insulating film from the back surface of the wafer along the planned dividing line by the cutting blade. Further, by applying the laser beam through the cutting groove, a modified layer is formed inside the wafer without being affected by the insulating film. At this time, the surface roughness of the cutting groove is 0.1 μm or less, and the width of the groove bottom has a width equal to or larger than the laser spot diameter, so that the scattering of the laser beam at the groove bottom can be suppressed. Therefore, an appropriate modified layer is formed at an appropriate position inside the wafer, and the wafer can be divided well along the dividing line. Further, since the insulating film is partially removed from the back surface of the wafer by the cutting blade, the processing time can be shortened as compared with the configuration in which the insulating film is removed from the entire back surface of the wafer by grinding.
本発明によれば、ウェーハの裏面に切削ブレードによって平坦かつ表面粗さが小さい切削溝を形成し、切削溝を介してウェーハの内部にレーザー光線を照射することで、裏面に絶縁膜が形成されたウェーハに対し、短時間で適切な位置に適切な改質層を形成することができる。 According to the present invention, a cutting groove that is flat and has a small surface roughness is formed on the back surface of the wafer by a cutting blade, and an insulating film is formed on the back surface by irradiating the inside of the wafer with a laser beam through the cutting groove. An appropriate modified layer can be formed at an appropriate position in a short time on the wafer.
以下、本実施の形態に係るウェーハの加工方法について説明する。本実施の形態に係るウェーハの加工方法は、裏面に絶縁膜が形成されたウェーハに対して、切削装置による絶縁膜除去工程、レーザー加工装置による改質層形成工程、研削装置による分割工程が実施される。絶縁膜除去工程では、ウェーハの裏面に形成された絶縁膜が切削ブレードにより分割予定ラインに沿って除去される。この切削ブレードによる切削加工により、ウェーハの裏面には分割予定ラインに沿って平坦かつ表面粗さの小さい溝底を有する切削溝が形成される。 Hereinafter, a wafer processing method according to the present embodiment will be described. In the wafer processing method according to the present embodiment, an insulating film removing process using a cutting apparatus, a modified layer forming process using a laser processing apparatus, and a dividing process using a grinding apparatus are performed on a wafer having an insulating film formed on the back surface. Is done. In the insulating film removing step, the insulating film formed on the back surface of the wafer is removed along the planned dividing line by the cutting blade. By this cutting with the cutting blade, a cutting groove having a groove bottom that is flat and has a small surface roughness is formed on the back surface of the wafer along the line to be divided.
改質層形成工程では、レーザー加工によってウェーハの内部に分割予定ラインに沿った改質層が形成される。このレーザー加工では、ウェーハに対して透過性を有する波長のレーザー光線の集光点が切削溝からウェーハ表面近傍の内部に位置づけられ、切削溝に沿ってレーザー光線が照射される。これにより、絶縁膜にレーザー光線の照射が阻害されることなく、ウェーハの内部に分割予定ラインに沿った改質層が形成される。分割工程では、研削手段によりウェーハが仕上げ厚さまで薄化されるとともに、研削動作により改質層が起点となってウェーハが分割予定ラインに沿って分割される。 In the modified layer forming step, a modified layer is formed along the planned division line inside the wafer by laser processing. In this laser processing, a condensing point of a laser beam having a wavelength that is transmissive to the wafer is positioned in the vicinity of the wafer surface from the cutting groove, and the laser beam is irradiated along the cutting groove. As a result, the modified layer along the division line is formed inside the wafer without hindering the irradiation of the laser beam on the insulating film. In the dividing step, the wafer is thinned to the finished thickness by the grinding means, and the wafer is divided along the scheduled division line by the modified layer as a starting point by the grinding operation.
以下、本実施の形態に係るウェーハの加工方法の詳細について説明する。図1を参照して、絶縁膜除去工程について説明する。図1は、本実施の形態に係る絶縁膜除去工程の一例を示す図である。なお、本実施の形態では、一度の切削加工によって切削溝を形成する構成としたが、この構成に限定されない。例えば、ウェーハの材質等に応じて、粒径の異なるブレードを用いて数段階に分けて切削溝を形成してもよい。また、図1Aは、ウェーハの裏面を上向きにした状態を示している。 Details of the wafer processing method according to the present embodiment will be described below. The insulating film removing process will be described with reference to FIG. FIG. 1 is a diagram illustrating an example of an insulating film removing process according to the present embodiment. In addition, in this Embodiment, although it was set as the structure which forms a cutting groove by one-time cutting, it is not limited to this structure. For example, the cutting grooves may be formed in several stages using blades having different particle diameters according to the material of the wafer. FIG. 1A shows a state in which the back surface of the wafer faces upward.
図1Aに示すように、ウェーハWは、シリコン、ガリウム砒素等の半導体基板上に多数のデバイス11を配設して構成される。ウェーハWは、略円板状に形成されており、表面12に配列された格子状の分割予定ライン14によって複数の領域に区画されている。各領域には、IC、LSI等のデバイス11が形成されている。ウェーハWの裏面13には、銅等の侵入による金属汚染を防止するために窒化膜や酸化膜等の絶縁膜15が形成されている。また、ウェーハWの外縁には、結晶方位を示すノッチ16が形成されている。
As shown in FIG. 1A, the wafer W is configured by arranging a number of
なお、ウェーハWは半導体ウェーハに限られず、絶縁膜15は金属汚染防止用の窒化膜や酸化膜等に限定されない。ウェーハWは、セラミック、ガラス、サファイア系の無機材料基板にLED等の光デバイスが形成された光デバイスウェーハでもよい。また、絶縁膜15は、ウェーハWの裏面13に形成されたものであればよく、例えば樹脂膜で構成されてもよい。
The wafer W is not limited to a semiconductor wafer, and the
図1Bに示すように、絶縁膜除去工程では、ウェーハWの表面12に保護テープ17が貼着され、裏面13を上方に向けた状態で切削装置(不図示)に搬入される。切削装置に搬入されたウェーハWは、保護テープ17を介してチャックテーブル21に保持される。また、切削ブレード22がウェーハWの分割予定ライン14に位置付けられ、高速回転した切削ブレード22によってウェーハWが裏面13側から切り込まれる。そして、ウェーハWに対して切削ブレード22が相対移動されることで、分割予定ライン14に沿ってウェーハWの裏面13から絶縁膜15が除去される。
As shown in FIG. 1B, in the insulating film removing step, the
これにより、ウェーハWの裏面13に平坦な溝底26を有する切削溝25が形成され、切削溝25によりウェーハWの裏面13が絶縁膜15から外部に露出される。切削溝25は、後段の改質層形成工程におけるレーザー光線の照射領域となっている。すなわち、切削溝25を通じてウェーハWの内部にレーザー光線が照射されることで、絶縁膜15の影響を受けることなく分割予定ライン14に沿った改質層35が形成される(図2参照)。この場合、切削溝25の溝底26は、レーザー光線の錯乱が防止されるように、平坦かつ表面粗さRa0.1μm以下に形成されている。
Thereby, a cutting
ここでは、切削ブレード22として、先端に平坦面を有し、溝底26に形成されるレーザースポット径以上の厚さ有するブレードが用いられる。また、切削溝25は、表面粗さRa0.1μm以下となる切削条件で加工される。例えば、切削ブレード22として、厚さ0.6mm、砥粒径2.0μm〜4.0μmのダイヤモンド砥粒を樹脂で固めたレジンブレードが用いられ、スピンドル回転数が30000rpm、切削送り速度(チャックテーブル21の送り速度)が1mm/s、切り込み量が裏面13から0.01mmに設定される。
Here, a blade having a flat surface at the tip and a thickness equal to or larger than the laser spot diameter formed on the groove bottom 26 is used as the
絶縁膜除去工程では、切削ブレード22を用いてレーザー光線の照射領域である分割予定ライン14上の絶縁膜15が除去される。このため、研削加工によってウェーハWの裏面13全体から絶縁膜15を除去する構成と比較して、短時間で効率的に絶縁膜15を除去することができる。なお、切削溝25の溝底26は、完全な平坦ではなく、改質層35の形成に影響を与えない程度の反りや凹凸形状を含んでいてもよい。すなわち、切削溝25の溝底26は、実質的に平坦と見なせる程度に形成されていればよい。
In the insulating film removal step, the insulating
図2を参照して、改質層形成工程について説明する。図2は、本実施の形態に係る改質層形成工程の一例を示す図である。 The modified layer forming step will be described with reference to FIG. FIG. 2 is a diagram illustrating an example of a modified layer forming process according to the present embodiment.
図2に示すように、絶縁膜除去工程の後には改質層形成工程が実施される。改質層形成工程では、レーザー加工装置(不図示)のチャックテーブル31上に保護テープ17を介してウェーハWが保持される。また、撮像装置(不図示)によりウェーハWの裏面13が撮像され、ウェーハWの裏面13の切削溝25を基準としてアライメントされる。次に、加工ヘッド32の射出口がウェーハWの切削溝25に位置付けられ、加工ヘッド32によってウェーハWの裏面13側からレーザー光線が照射される。レーザー光線は、ウェーハWに対して透過性を有する波長であり、ウェーハWの表面12近傍の内部に集光するように調整されている。
As shown in FIG. 2, a modified layer forming step is performed after the insulating film removing step. In the modified layer forming step, the wafer W is held via the
レーザー光線は、切削溝25の溝底26を通じてウェーハWの内部に照射されることで、絶縁膜15に妨げられることがない。また、切削溝25の溝底26が平坦かつ表面粗さRa0.1μm以下に形成されているため、溝底26におけるレーザー光線の錯乱が抑えられ、ウェーハWの内部の適切な位置が適切に改質される。そして、レーザー光線の集光点が調整されながら、切削溝25に沿ってレーザー光線が照射されることで、ウェーハWの内部に分割予定ライン14に沿った良好な改質層35が形成される。
The laser beam is irradiated on the inside of the wafer W through the
この場合、先ず、ウェーハW表面近傍に集光点が調整され、全ての切削溝25に沿って改質層35の下端部が形成されるようにレーザー加工される。そして、集光点の高さを上動させる度に切削溝25に沿ってレーザー加工が繰り返されることで、ウェーハWの内部に所定厚さの改質層35が形成される。このようにして、ウェーハWの内部に分割予定ライン14に沿った分割起点が形成される。
In this case, first, the focal point is adjusted near the surface of the wafer W, and laser processing is performed so that the lower end portion of the modified
ところで、ウェーハWが数十μm以下に薄くなると、レーザー光線がウェーハWを透過し過ぎて、ウェーハWの内部に良好な改質層35を形成できない場合がある。このため、本実施の形態では、分割工程によるウェーハWの薄化前に改質層形成工程を実施することで、ウェーハWの内部に良好な改質層35を形成することを可能にしている。
By the way, when the wafer W is thinned to several tens of μm or less, the laser beam may pass through the wafer W too much, and the good modified
なお、改質層35は、レーザー光線の照射によってウェーハWの内部の密度、屈折率、機械的強度やその他の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。改質層35は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域であり、これらが混在した領域でもよい。
The modified
図3を参照して、分割工程について説明する。図3は、本実施の形態に係る分割工程の一例を示す図である。なお、本実施の形態では、一度の研削加工によって切削溝を形成する構成としたが、この構成に限定されない。例えば、ウェーハの材質等に応じて、粗研削加工、仕上げ研削加工、研磨加工を行うことで、ウェーハを分割予定ラインに沿って分割してもよい。 The dividing process will be described with reference to FIG. FIG. 3 is a diagram showing an example of the dividing step according to the present embodiment. In addition, in this Embodiment, although it was set as the structure which forms a cutting groove by one grinding, it is not limited to this structure. For example, the wafer may be divided along the planned division line by performing rough grinding, finish grinding, and polishing according to the material of the wafer.
図3に示すように、改質層形成工程の後には分割工程が実施される。図3Aに示すように、分割工程では、研削装置(不図示)のチャックテーブル41上に保護テープ17を介してウェーハWが保持される。また、チャックテーブル41に保持されたウェーハWの上方に研削手段42が位置付けられる。そして、研削手段42の研削ホイール43がZ軸回りに回転しながらチャックテーブル41に近付けられ、研削ホイール43とウェーハWの裏面13とが平行状態で回転接触することでウェーハWが研削される。このウェーハWの研削により、ウェーハWの裏面13から絶縁膜15が除去されるだけでなく、切削溝25による凹凸形状も取り除かれる。
As shown in FIG. 3, a dividing step is performed after the modified layer forming step. As shown in FIG. 3A, in the dividing step, the wafer W is held via the
研削加工中は、ハイトゲージ(不図示)によってウェーハWの厚さがリアルタイムに測定される。そして、ハイトゲージの測定結果が仕上げ厚さLに近付くように研削手段42の送り量が制御される。また、ウェーハWの内部には、仕上げ厚さLを超える高さ位置まで改質層35が形成されている。
During grinding, the thickness of the wafer W is measured in real time by a height gauge (not shown). The feed amount of the grinding means 42 is controlled so that the measurement result of the height gauge approaches the finished thickness L. In addition, the modified
図3Bに示すように、研削動作によって各改質層35に対して研削ホイール43から研削負荷が強く作用する。これにより、ウェーハWに改質層35を起点として分割予定ライン14沿った割れが生じ、ウェーハWが個々のデバイスチップCに分割される。そして、ウェーハWが仕上げ厚さLまで薄化されると、研削動作が停止される。このようにして、ウェーハWが所望の仕上げ厚さLまで薄化されながら、分割予定ライン14に沿って個々のデバイスチップCに分割される。
As shown in FIG. 3B, a grinding load acts strongly on each modified
ところで、本件出願人が切削溝25の表面粗さ0.1μm以上の場合に、同一のレーザー加工条件で改質層35を形成して研削を行ったところ、分割工程において分割予定ライン14の各所に未分割領域が発生した。これは、切削溝25の表面が粗いため、改質層形成工程におけるレーザー光線の錯乱等の影響により、ウェーハWの内部に改質層35が適切に形成されなかったためだと考えられる。
By the way, when the present applicant formed the modified
以上のように、本実施の形態に係るウェーハの加工方法によれば、切削ブレード22によりウェーハWの裏面13から絶縁膜15が分割予定ライン14に沿って除去されることで、ウェーハWの裏面13に平坦な溝底26を有する切削溝25が形成される。また、切削溝25を通じてレーザー光線が照射されることで絶縁膜15の影響を受けることなく、ウェーハWの内部に改質層35が形成される。このとき、切削溝25の表面粗さは0.1μm以下であり、溝底26の幅がレーザースポット径以上の幅を有するため、溝底26におけるレーザー光線の錯乱が抑えられる。よって、ウェーハWの内部の適切な位置に適切な改質層35が形成され、ウェーハWを分割予定ライン14に沿って良好に分割できる。また、切削ブレード22によってウェーハWの裏面13から絶縁膜15を部分的に除去するので、研削加工によってウェーハWの裏面13全体から絶縁膜15を除去する構成と比べて加工時間を短縮できる。
As described above, according to the wafer processing method according to the present embodiment, the insulating
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 In addition, this invention is not limited to the said embodiment, It can change and implement variously. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited to this, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
例えば、本実施の形態では、絶縁膜除去工程において単一の切削ブレード22によりウェーハWに切削溝25が形成される構成としたが、この構成に限定されない。例えば、砥粒径の異なる一対の切削ブレード22を用いて、一方の切削ブレード22で切削溝25を形成し、他方の切削ブレード22で切削溝25の表面粗さを調整してもよい。
For example, in the present embodiment, the cutting
また、本実施の形態では、改質層形成工程において改質層35が分割予定ライン14に沿って連続的に形成される構成としたが、この構成に限定されない。ウェーハWが分割予定ライン14に沿って分割可能であれば、改質層35は分割予定ライン14に沿って断続的に形成されてもよい。
In the present embodiment, the modified
また、本実施の形態においては、レーザー光線の集光点を上動させて所定の厚さの改質層35を形成したが、この構成に限定されない。改質層35は、レーザー加工の加工条件を調整することにより、一度のレーザー光線の照射によって形成することも可能である。また、ウェーハWの内部には1層の改質層35だけでなく、厚さ方向に複数層の改質層35が形成されてもよい。
In the present embodiment, the condensing point of the laser beam is moved up to form the modified
また、本実施の形態では、改質層35の一部が仕上げ厚さLを跨ぐように形成されたが、この構成に限定されない。改質層35は、ウェーハW表面近傍であれば、仕上げ厚さLよりもウェーハWの裏面13側(上側)に形成されてもよい。この場合、ウェーハWが仕上げ厚さLまで研削されることで改質層35が除去され、抗折強度の向上を図ることができる。また、ウェーハWが光デバイスウェーハの場合には輝度の向上が図られる。
In the present embodiment, a part of the modified
また、粗研削加工、仕上げ研削加工、研磨加工によってウェーハWを薄化する場合には、粗研削加工、仕上げ研削加工、研磨加工のいずれの段階でウェーハWを分割してもよい。 When the wafer W is thinned by rough grinding, finish grinding, or polishing, the wafer W may be divided at any stage of rough grinding, finish grinding, or polishing.
また、本実施の形態においては、絶縁膜除去工程が切削装置、改質層形成工程がレーザー加工装置、研削工程が研削装置で実施されるが、一部の工程又は全ての工程が1つの装置で行われてもよい。 In this embodiment, the insulating film removing step is performed by a cutting device, the modified layer forming step is performed by a laser processing device, and the grinding step is performed by a grinding device. It may be done at.
以上説明したように、本発明は、裏面に絶縁膜が形成されたウェーハに対し、短時間で適切な位置に適切な改質層を形成することができるという効果を有し、特に、半導体ウェーハや光デバイスウェーハを個々のチップに分割するウェーハの加工方法に有用である。 As described above, the present invention has an effect that an appropriate modified layer can be formed in an appropriate position in a short time with respect to a wafer having an insulating film formed on the back surface. It is useful for a wafer processing method in which an optical device wafer is divided into individual chips.
11 デバイス
12 ウェーハの表面
13 ウェーハの裏面
14 分割予定ライン
15 絶縁膜
22 切削ブレード
25 切削溝
26 溝底
35 改質層
42 研削手段
W ウェーハ
DESCRIPTION OF
Claims (1)
ウェーハの裏面側から該分割予定ラインに沿って切削ブレードにより平坦な溝底を有する切削溝を形成し、該分割予定ラインに沿って絶縁膜を除去する絶縁膜除去工程と、
該絶縁膜除去工程を実施した後に、ウェーハの裏面から該切削溝を基準にしてアライメントを遂行し、ウェーハに対して透過性を有する波長のレーザー光線の集光点を該切削溝からウェーハ表面近傍の内部に位置づけて該切削溝に沿って照射し、ウェーハ表面近傍の内部に改質層を形成する改質層形成工程と、
該改質層形成工程を実施した後に、ウェーハの裏面から研削手段により研削し仕上げ厚さへと薄化するとともに研削動作により該改質層を起点としてウェーハを該分割予定ラインに沿って分割する分割工程と、を備え、
該切削溝は、該平坦な溝底の表面粗さは0.1μm以下であり、該平坦な溝底の幅は該溝底に形成されるレーザースポット径以上の幅を有すること、を特徴とするウェーハの加工方法。 A method of processing a wafer in which devices are formed in a plurality of regions partitioned by lines to be divided on the front surface and an insulating film is formed on the back surface,
An insulating film removing step of forming a cutting groove having a flat groove bottom with a cutting blade along the planned dividing line from the back side of the wafer, and removing the insulating film along the dividing planned line;
After performing the insulating film removal step, alignment is performed from the back surface of the wafer with reference to the cutting groove, and a condensing point of a laser beam having a wavelength having transparency to the wafer is located near the wafer surface from the cutting groove. A modified layer forming step of irradiating along the cutting grooves positioned inside and forming a modified layer in the vicinity of the wafer surface;
After carrying out the modified layer forming step, the wafer is ground from the back surface of the wafer by a grinding means to reduce the thickness to a finished thickness, and the wafer is divided along the scheduled division line by using the modified layer as a starting point by a grinding operation. A dividing step,
The cutting groove has a surface roughness of the flat groove bottom of 0.1 μm or less, and the flat groove bottom has a width equal to or larger than a laser spot diameter formed on the groove bottom. Wafer processing method.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012219097A JP6013858B2 (en) | 2012-10-01 | 2012-10-01 | Wafer processing method |
TW102130578A TWI610357B (en) | 2012-10-01 | 2013-08-27 | Wafer processing method |
KR1020130113260A KR102022732B1 (en) | 2012-10-01 | 2013-09-24 | Wafer machining method |
CN201310445302.5A CN103715082B (en) | 2012-10-01 | 2013-09-26 | The processing method of chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012219097A JP6013858B2 (en) | 2012-10-01 | 2012-10-01 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072475A JP2014072475A (en) | 2014-04-21 |
JP6013858B2 true JP6013858B2 (en) | 2016-10-25 |
Family
ID=50407958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012219097A Active JP6013858B2 (en) | 2012-10-01 | 2012-10-01 | Wafer processing method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6013858B2 (en) |
KR (1) | KR102022732B1 (en) |
CN (1) | CN103715082B (en) |
TW (1) | TWI610357B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11515226B2 (en) | 2020-05-04 | 2022-11-29 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6407066B2 (en) * | 2015-03-06 | 2018-10-17 | 株式会社ディスコ | Manufacturing method of optical device chip |
DE102016215473B4 (en) * | 2015-09-10 | 2023-10-26 | Disco Corporation | Method for processing a substrate |
JP6602207B2 (en) * | 2016-01-07 | 2019-11-06 | 株式会社ディスコ | Method for generating SiC wafer |
JP6634300B2 (en) * | 2016-01-28 | 2020-01-22 | 株式会社ディスコ | Wafer processing method |
DE102017200631B4 (en) * | 2017-01-17 | 2022-12-29 | Disco Corporation | Method of processing a substrate |
JP6817822B2 (en) * | 2017-01-18 | 2021-01-20 | 株式会社ディスコ | Processing method |
JP6821261B2 (en) * | 2017-04-21 | 2021-01-27 | 株式会社ディスコ | Processing method of work piece |
JP7033485B2 (en) * | 2018-04-17 | 2022-03-10 | 株式会社ディスコ | Cutting blade shaping method |
JP7092553B2 (en) * | 2018-05-21 | 2022-06-28 | 株式会社ディスコ | Wafer processing method |
CN114160958A (en) * | 2021-12-07 | 2022-03-11 | 华东光电集成器件研究所 | Method for combining laser invisible cutting and mechanical cutting of wafer |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4355457A (en) * | 1980-10-29 | 1982-10-26 | Rca Corporation | Method of forming a mesa in a semiconductor device with subsequent separation into individual devices |
JP4659300B2 (en) * | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | Laser processing method and semiconductor chip manufacturing method |
JP3408805B2 (en) * | 2000-09-13 | 2003-05-19 | 浜松ホトニクス株式会社 | Cutting origin region forming method and workpiece cutting method |
CN100355032C (en) * | 2002-03-12 | 2007-12-12 | 浜松光子学株式会社 | Substrate dividing method |
CN1241253C (en) * | 2002-06-24 | 2006-02-08 | 丰田合成株式会社 | Semiconductor element and mfg method |
JP3795040B2 (en) * | 2003-12-03 | 2006-07-12 | 沖電気工業株式会社 | Manufacturing method of semiconductor device |
JP2006286727A (en) * | 2005-03-31 | 2006-10-19 | Denso Corp | Semiconductor wafer provided with plurality of semiconductor devices and its dicing method |
JP2007134454A (en) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | Method of manufacturing semiconductor device |
US20070155131A1 (en) * | 2005-12-21 | 2007-07-05 | Intel Corporation | Method of singulating a microelectronic wafer |
JP2009021476A (en) * | 2007-07-13 | 2009-01-29 | Disco Abrasive Syst Ltd | Wafer dividing method |
JP5128897B2 (en) * | 2007-10-23 | 2013-01-23 | 株式会社ディスコ | Wafer division method |
JP2009206162A (en) * | 2008-02-26 | 2009-09-10 | Disco Abrasive Syst Ltd | Method of dividing wafer |
JP5155030B2 (en) * | 2008-06-13 | 2013-02-27 | 株式会社ディスコ | Method for dividing optical device wafer |
TWI556303B (en) * | 2008-07-02 | 2016-11-01 | 台灣積體電路製造股份有限公司 | Wafer dicing methods |
JP2010118506A (en) * | 2008-11-13 | 2010-05-27 | Disco Abrasive Syst Ltd | Wafer dividing method |
JP5528904B2 (en) * | 2010-05-20 | 2014-06-25 | 株式会社ディスコ | Method for dividing sapphire wafer |
JP5391158B2 (en) * | 2010-06-30 | 2014-01-15 | 古河電気工業株式会社 | Wafer sticking adhesive sheet and wafer processing method using the same |
JP5687864B2 (en) | 2010-08-10 | 2015-03-25 | 株式会社ディスコ | Method for dividing sapphire wafer |
JP2012049164A (en) * | 2010-08-24 | 2012-03-08 | Disco Abrasive Syst Ltd | Method for manufacturing light-emitting device |
JP5770446B2 (en) * | 2010-09-30 | 2015-08-26 | 株式会社ディスコ | Split method |
JP5953645B2 (en) * | 2010-11-16 | 2016-07-20 | 株式会社東京精密 | Semiconductor substrate cutting method and semiconductor substrate cutting apparatus |
JP5608521B2 (en) * | 2010-11-26 | 2014-10-15 | 新光電気工業株式会社 | Semiconductor wafer dividing method, semiconductor chip and semiconductor device |
JP5758116B2 (en) | 2010-12-16 | 2015-08-05 | 株式会社ディスコ | Split method |
-
2012
- 2012-10-01 JP JP2012219097A patent/JP6013858B2/en active Active
-
2013
- 2013-08-27 TW TW102130578A patent/TWI610357B/en active
- 2013-09-24 KR KR1020130113260A patent/KR102022732B1/en active IP Right Grant
- 2013-09-26 CN CN201310445302.5A patent/CN103715082B/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11515226B2 (en) | 2020-05-04 | 2022-11-29 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20140043278A (en) | 2014-04-09 |
TWI610357B (en) | 2018-01-01 |
CN103715082B (en) | 2018-01-23 |
CN103715082A (en) | 2014-04-09 |
JP2014072475A (en) | 2014-04-21 |
TW201415547A (en) | 2014-04-16 |
KR102022732B1 (en) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013858B2 (en) | Wafer processing method | |
TWI696539B (en) | Wafer thinning method | |
JP6230422B2 (en) | Wafer processing method | |
JP6101468B2 (en) | Wafer processing method | |
TWI732934B (en) | Wafer processing method | |
JP6180223B2 (en) | Wafer manufacturing method | |
JP2014209523A (en) | Wafer processing method | |
JP2010161107A (en) | Method of manufacturing semiconductor device | |
JP5856491B2 (en) | Method for dividing optical device wafer | |
JP6158551B2 (en) | Wafer dividing method | |
JP6598702B2 (en) | Wafer processing method | |
JP2018206890A (en) | Wafer processing method | |
CN110571131B (en) | Chamfering processing method | |
JP2012222310A (en) | Method for processing wafer | |
JP2015037172A (en) | Wafer processing method | |
JP6209097B2 (en) | Wafer processing method | |
JP7479762B2 (en) | Manufacturing method for device chips | |
JP7085426B2 (en) | Grinding method for workpieces | |
JP6042662B2 (en) | Wafer processing method | |
TW201819088A (en) | Wafer processing method | |
JP2012051069A (en) | Grinding method | |
JP6016472B2 (en) | Wafer processing method | |
JP6105874B2 (en) | Wafer processing method | |
KR20220076308A (en) | Method for processing wafer | |
JP2023040747A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6013858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |