JP6010891B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6010891B2
JP6010891B2 JP2011228255A JP2011228255A JP6010891B2 JP 6010891 B2 JP6010891 B2 JP 6010891B2 JP 2011228255 A JP2011228255 A JP 2011228255A JP 2011228255 A JP2011228255 A JP 2011228255A JP 6010891 B2 JP6010891 B2 JP 6010891B2
Authority
JP
Japan
Prior art keywords
electrode
surface electrode
substrate
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011228255A
Other languages
Japanese (ja)
Other versions
JP2013089732A (en
Inventor
鈴木　亮
亮 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2011228255A priority Critical patent/JP6010891B2/en
Publication of JP2013089732A publication Critical patent/JP2013089732A/en
Application granted granted Critical
Publication of JP6010891B2 publication Critical patent/JP6010891B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、発光素子や保護素子等の半導体素子を実装基板に実装した半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor element such as a light emitting element or a protection element is mounted on a mounting substrate.

従来、発光ダイオード（ＬＥＤ）或いはレーザダイオード（ＬＤ）等の発光素子を基板に実装した表面実装型の半導体装置が知られている。この半導体装置は、照明器具、表示画面のバックライト、車載用光源、ディスプレイ用光源、動画照明補助光源、その他の一般的な民生品用光源等に使用されており、従来の光源に比べて寿命が長く、また、省エネルギーでの発光が可能であるため次世代の照明用光源としての期待が大きい。   Conventionally, a surface-mount type semiconductor device in which a light-emitting element such as a light-emitting diode (LED) or a laser diode (LD) is mounted on a substrate is known. This semiconductor device is used in lighting fixtures, display screen backlights, in-vehicle light sources, display light sources, moving picture illumination auxiliary light sources, and other general consumer light sources, and has a longer life than conventional light sources. Therefore, it is expected to be a light source for next-generation illumination because it can emit light with energy saving.

上記のような半導体装置において、発光素子として、正電極と負電極とを同一面側に有する構造の発光素子を使用し、配線パターンが形成された絶縁性基板上にフリップチップ実装された構造が提案されている（例えば、特許文献１参照）。特許文献１においては、発光素子と外部との導通を取るために、導電性材料が充填された貫通孔を介して、絶縁基板の上面側の電極と下面側の電極とを電気的に接続している。   In the semiconductor device as described above, a light emitting element having a positive electrode and a negative electrode on the same surface side is used as a light emitting element, and a structure in which flip chip mounting is performed on an insulating substrate on which a wiring pattern is formed. It has been proposed (see, for example, Patent Document 1). In Patent Document 1, in order to establish electrical continuity between the light emitting element and the outside, the electrode on the upper surface side and the electrode on the lower surface side of the insulating substrate are electrically connected through a through hole filled with a conductive material. ing.

近年、このような半導体装置の更なる高出力化が要求されており、発光素子の大型化（大面積化）や発光素子を複数個搭載する等の対応がなされている。しかし、これに伴い発光素子からの発熱量も大きくなるため、効率良く放熱させる手段が必要となる。そのため、例えば、パッケージに金属系ヒートシンクを設けて放熱性を改善する手法が一般的に知られている（例えば、特許文献２参照）。特許文献２においては、金属系ヒートシンクを避けるようにパッケージの電極を設けている。   In recent years, there has been a demand for higher output of such semiconductor devices, and measures such as increasing the size of light emitting elements (increasing the area) and mounting a plurality of light emitting elements have been made. However, the amount of heat generated from the light emitting element is increased accordingly, and means for efficiently radiating heat is required. Therefore, for example, a method for improving heat dissipation by providing a metal heat sink in a package is generally known (see, for example, Patent Document 2). In Patent Document 2, a package electrode is provided so as to avoid a metal heat sink.

特開２００４−３１９９３９号公報JP 2004-319939 A 特開２００８−１６００３２号公報JP 2008-160032 A

半導体素子をフリップチップ実装する半導体装置においては、上記のような貫通孔を設ける場合に、絶縁基板に埋設されたヒートシンクを避けるように設置する構造が一般的に知られている。しかし、このような構造は、パッケージの設計自由度に制限を与えてしまう。   2. Description of the Related Art In a semiconductor device in which a semiconductor element is flip-chip mounted, a structure in which a heat sink embedded in an insulating substrate is avoided when a through hole as described above is provided is generally known. However, such a structure places a limit on the design freedom of the package.

また、近年見られるパッケージの小型化と発光素子の大型化、あるいはマルチチップ化によって、上記のような貫通孔を設けるスペースが限られている。   In addition, the space for providing the through-holes as described above is limited due to the recent downsizing of the package and the increase in the size of the light emitting element or the multi-chip.

本発明は、前記した問題点に鑑み創案されたものであり、放熱性の向上と設計自由度の確保を両立させた半導体装置を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor device that achieves both improvement in heat dissipation and securing of design freedom.

以上の課題を解決するため本発明に係る半導体装置は、絶縁性の支持基板と、該支持基板の上面に設けられた第１上面電極及び第２上面電極と、前記支持基板の下面に設けられた下面電極と、前記支持基板の内部に埋設されたヒートシンクと、を有する実装基板と、第１電極及び第２電極とを有し、少なくとも前記第１上面電極の上に実装された半導体素子と、を備え、前記実装基板の内部に設けられ、前記第１上面電極及び前記下面電極を接続する導電性材料を有し、前記導電性材料は、前記ヒートシンクに接続されている。かかる構成によれば、上面電極と下面電極を接続する導電性材料を設ける場所の自由度を確保し、且つ半導体素子から発せられる熱を絶縁性の支持基板等を介することなくヒートシンクに伝えることが可能となり、放熱性を高めることができる。   In order to solve the above problems, a semiconductor device according to the present invention is provided with an insulating support substrate, a first upper surface electrode and a second upper surface electrode provided on an upper surface of the support substrate, and a lower surface of the support substrate. A mounting substrate having a bottom electrode, a heat sink embedded in the support substrate, a first electrode and a second electrode, and a semiconductor element mounted on at least the first top electrode; And a conductive material that is provided in the mounting substrate and connects the first upper surface electrode and the lower surface electrode, and the conductive material is connected to the heat sink. According to such a configuration, the degree of freedom in providing the conductive material for connecting the upper surface electrode and the lower surface electrode is ensured, and the heat generated from the semiconductor element can be transmitted to the heat sink without passing through the insulating support substrate or the like. It becomes possible and heat dissipation can be improved.

前記半導体素子は、透光性基板上に、前記第２電極を備えた第２導電型半導体層と、前記第１電極を備えた第１導電型半導体層とを順に有し、前記第１電極と前記第２電極が同一面側に設けられて、前記実装基板にフリップチップ実装されており、前記第１上面電極に前記第１電極が接続されていることが好ましい。これにより、放熱性を高めることができる。
前記導電性材料は、前記半導体素子の前記第１電極の直下に設けられていることが好ましい。これにより、放熱効果の高い上面電極に、第１導電型半導体層及び第２導電型半導体層の積層構造の上に設けられた第１電極が接続されるため、放熱性を高めることができる。
前記半導体素子は、導電性基板を有し、前記第１上面電極に、前記導電性基板が対向するように前記半導体素子が接続されていることが好ましい。これにより、放熱効果の高い上面電極に、第１導電型半導体層及び第２導電型半導体層の積層構造が形成された導電性基板が接続されるため、放熱性を高めることができる。
前記導電性材料が前記ヒートシンクを貫通していることが好ましい。これにより、放熱性を高めることができる。
前記導電性材料が前記ヒートシンクの上面及び下面に接続されていることが好ましい。これにより、実装基板の設計自由度が高く、放熱性が良好な半導体装置とすることができる。
前記導電性材料及び前記ヒートシンクが、前記第１上面電極及び前記第２上面電極のそれぞれに対応して複数設けられていることが好ましい。これにより、実装基板の設計自由度が高く、放熱性が良好な半導体装置とすることができる。 The semiconductor element has a second conductive semiconductor layer including the second electrode and a first conductive semiconductor layer including the first electrode in order on the translucent substrate, and the first electrode And the second electrode are provided on the same surface side, are flip-chip mounted on the mounting substrate, and the first electrode is connected to the first upper surface electrode. Thereby, heat dissipation can be improved.
It is preferable that the conductive material is provided directly below the first electrode of the semiconductor element. Thereby, since the 1st electrode provided on the laminated structure of a 1st conductivity type semiconductor layer and a 2nd conductivity type semiconductor layer is connected to the upper surface electrode with a high heat dissipation effect, heat dissipation can be improved.
Preferably, the semiconductor element has a conductive substrate, and the semiconductor element is connected to the first upper surface electrode so that the conductive substrate faces the first upper surface electrode. Thereby, since the conductive substrate in which the laminated structure of the first conductive type semiconductor layer and the second conductive type semiconductor layer is formed is connected to the upper surface electrode having a high heat dissipation effect, heat dissipation can be improved.
It is preferable that the conductive material penetrates the heat sink. Thereby, heat dissipation can be improved.
It is preferable that the conductive material is connected to the upper surface and the lower surface of the heat sink. As a result, a semiconductor device having a high degree of freedom in designing the mounting substrate and good heat dissipation can be obtained.
It is preferable that a plurality of the conductive material and the heat sink are provided corresponding to each of the first upper surface electrode and the second upper surface electrode. As a result, a semiconductor device having a high degree of freedom in designing the mounting substrate and good heat dissipation can be obtained.

本発明により、放熱性が良好で、実装基板の設計自由度を確保した半導体装置を得ることができる。   According to the present invention, it is possible to obtain a semiconductor device having good heat dissipation and ensuring a degree of freedom in designing a mounting substrate.

本発明の第１実施形態に係る半導体装置の一例を示す概略断面図である。1 is a schematic cross-sectional view showing an example of a semiconductor device according to a first embodiment of the present invention. 半導体素子の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of a semiconductor element. 本発明の第２実施形態に係る半導体装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the semiconductor device which concerns on 5th Embodiment of this invention.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下に示す形態は、本発明の技術思想を具体化するための発光装置を例示するものであって、本発明を以下に限定するものではない。また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものではない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに、以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the form shown below illustrates the light-emitting device for actualizing the technical idea of this invention, Comprising: This invention is not limited to the following. Moreover, this specification does not specify the member shown by the claim as the member of embodiment. In particular, the dimensions, materials, shapes, relative arrangements, and the like of the components described in the embodiments are not intended to limit the scope of the present invention only to the extent that there is no specific description. It is just an example. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Further, in the following description, the same name and reference sign indicate the same or the same members, and detailed description will be omitted as appropriate.

＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１００の一例を示す概略断面図である。 <First Embodiment>
FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor device 100 according to the first embodiment of the present invention.

本実施形態に係る半導体装置１００は、同一面側に一対の電極を有する発光ダイオード、レーザダイオード等の半導体素子１０と、半導体素子１０を載置する実装基板１と、を備える。   A semiconductor device 100 according to this embodiment includes a semiconductor element 10 such as a light emitting diode or a laser diode having a pair of electrodes on the same surface side, and a mounting substrate 1 on which the semiconductor element 10 is placed.

実装基板１は、絶縁性の支持基板２の上に電極を形成して構成されている。支持基板２は、例えば複数のセラミックスのシートを積層して構成されている。実装基板１の電極として、支持基板２の上面に一対の第１上面電極４ａ及び第２上面電極４ｂが設けられ、支持基板２の下面に一対の第１下面電極５ａ及び第２下面電極５ｂが設けられている。支持基板２は、第１上面電極４ａ及び第２上面電極４ｂの下から支持基板２の厚み方向にそれぞれ第１貫通孔７ａ、第２貫通孔７ｂが設けられている。第１貫通孔７ａ及び第２貫通孔７ｂの内部には導電性材料６が設けられており、第１上面電極４ａと第１下面電極５ａ、第２上面電極４ｂと第２下面電極５ｂは、それぞれ導電性材料６によって接続されている。第１上面電極４ａ及び第２上面電極４ｂは、接合部材８を介して半導体素子１０が載置される。第１下面電極５ａ及び第２下面電極５ｂは、外部と電気的に接続する端子として機能する。   The mounting substrate 1 is configured by forming electrodes on an insulating support substrate 2. The support substrate 2 is configured by laminating a plurality of ceramic sheets, for example. As electrodes of the mounting substrate 1, a pair of first upper surface electrodes 4 a and second upper surface electrodes 4 b are provided on the upper surface of the support substrate 2, and a pair of first lower surface electrodes 5 a and second lower surface electrodes 5 b are disposed on the lower surface of the support substrate 2. Is provided. The support substrate 2 is provided with a first through hole 7a and a second through hole 7b in the thickness direction of the support substrate 2 from below the first upper surface electrode 4a and the second upper surface electrode 4b, respectively. A conductive material 6 is provided inside the first through hole 7a and the second through hole 7b. The first upper surface electrode 4a and the first lower surface electrode 5a, and the second upper surface electrode 4b and the second lower surface electrode 5b are Each is connected by a conductive material 6. The semiconductor element 10 is placed on the first upper surface electrode 4 a and the second upper surface electrode 4 b via the bonding member 8. The first lower surface electrode 5a and the second lower surface electrode 5b function as terminals that are electrically connected to the outside.

支持基板２の内部には、半導体素子１０からの放熱性の向上を目的としたヒートシンク３が埋設されている。ヒートシンク３は、半導体素子１０が配置される領域の下に配置される。半導体装置１００の上から見て、ヒートシンク３は、半導体素子１０よりも大きい方が好ましい。これにより、半導体素子１０が発する熱を効率よく放熱させることができる。   A heat sink 3 is embedded in the support substrate 2 for the purpose of improving heat dissipation from the semiconductor element 10. The heat sink 3 is disposed under a region where the semiconductor element 10 is disposed. When viewed from above the semiconductor device 100, the heat sink 3 is preferably larger than the semiconductor element 10. Thereby, the heat generated by the semiconductor element 10 can be efficiently radiated.

本実施形態においては、一方の上面電極と下面電極を接続する導電性材料６がヒートシンク３を貫通している。図１においては、第１上面電極４ａと第１下面電極５ａとを接続する導電性材料６がヒートシンク３を貫通している。すなわち、ヒートシンク３は、第１貫通孔７ａと重なる位置において、ヒートシンク３の厚み方向に貫通する貫通孔を有しており、導電性材料６は、支持基板２の第１貫通孔７ａ及びヒートシンク３の貫通孔を通って上面電極及び下面電極に接続されている。また、ヒートシンク３の貫通孔内において、第１上面電極４ａと第１下面電極５ａとを接続する導電性材料６は、ヒートシンク３に接続されている。これにより、半導体素子１０から発せられる熱を導電性部材を介してヒートシンク３に伝えることが可能となり、放熱性を高めることができる。なお、第２貫通孔７ｂは、ヒートシンク３と離間した位置に設けられている。   In the present embodiment, the conductive material 6 that connects one upper surface electrode and the lower surface electrode penetrates the heat sink 3. In FIG. 1, the conductive material 6 that connects the first upper surface electrode 4 a and the first lower surface electrode 5 a penetrates the heat sink 3. That is, the heat sink 3 has a through hole penetrating in the thickness direction of the heat sink 3 at a position overlapping with the first through hole 7a, and the conductive material 6 includes the first through hole 7a of the support substrate 2 and the heat sink 3. Are connected to the upper surface electrode and the lower surface electrode through the through hole. Further, in the through hole of the heat sink 3, the conductive material 6 that connects the first upper surface electrode 4 a and the first lower surface electrode 5 a is connected to the heat sink 3. Thereby, it becomes possible to transmit the heat | fever emitted from the semiconductor element 10 to the heat sink 3 via an electroconductive member, and can improve heat dissipation. The second through hole 7 b is provided at a position separated from the heat sink 3.

半導体素子１０は、透光性基板１１上（図２における下面）に、第２導電型半導体層１４と第１導電型半導体層とを順に有している。第２導電型半導体層１４の上に、第２電極１５ｂを有している。さらに、第１導電型半導体層１２の上に、第１電極１５ａを有している。第１電極と前記第２電極は、同一面側（図２における下面側）に設けられており、半導体素子１０は、実装基板１の第１上面電極４ａ及び第２上面電極４ｂにフリップチップ実装される。フリップチップ実装は、半田等の導電性を有するペースト状の接合部材８、薄膜状の接合部材８、或いはバンプ状の接合部材８を用いて、半導体素子１０と実装基板１の第１上面電極４ａ及び第２上面電極４ｂとを電気的に接続している。このとき、半導体素子１０の第１電極１５ａは、実装基板１の第１上面電極４ａ及び第２上面電極４ｂのうち、導電性材料６を介してヒートシンク３に接続された第１上面電極４ａに接続されていることが好ましい。第１導電型半導体層及び第２導電型半導体層の積層構造の上に設けられた第１電極１５ａ側の方に放熱効果の高い上面電極を接続することにより、放熱性を高めることができる。
以下、本実施形態に係る半導体装置１００の各構成部材について詳述する。 The semiconductor element 10 has the 2nd conductivity type semiconductor layer 14 and the 1st conductivity type semiconductor layer in order on the translucent board | substrate 11 (lower surface in FIG. 2). On the 2nd conductivity type semiconductor layer 14, it has the 2nd electrode 15b. Furthermore, a first electrode 15 a is provided on the first conductivity type semiconductor layer 12. The first electrode and the second electrode are provided on the same surface side (the lower surface side in FIG. 2), and the semiconductor element 10 is flip-chip mounted on the first upper surface electrode 4a and the second upper surface electrode 4b of the mounting substrate 1. Is done. In the flip chip mounting, the semiconductor element 10 and the first upper surface electrode 4a of the mounting substrate 1 are used by using a paste-like bonding member 8, a thin-film bonding member 8, or a bump-shaped bonding member 8 having conductivity such as solder. And the second upper surface electrode 4b are electrically connected. At this time, the first electrode 15a of the semiconductor element 10 is connected to the first upper surface electrode 4a connected to the heat sink 3 through the conductive material 6 among the first upper surface electrode 4a and the second upper surface electrode 4b of the mounting substrate 1. It is preferable that they are connected. Heat dissipation can be improved by connecting a top electrode having a high heat dissipation effect toward the first electrode 15a provided on the stacked structure of the first conductive semiconductor layer and the second conductive semiconductor layer.
Hereinafter, each component of the semiconductor device 100 according to the present embodiment will be described in detail.

（半導体素子１０）
半導体素子としては、発光ダイオード、レーザダイオード等の発光素子やツェナーダイオード等の保護素子、その他電源等の制御調整機能を有する制御素子を用いることができる。 (Semiconductor element 10)
As the semiconductor element, a light emitting element such as a light emitting diode or a laser diode, a protective element such as a Zener diode, or a control element having a control and adjustment function such as a power source can be used.

発光素子の場合は、例えば、透光性基板１１の上に、第２導電型半導体層１４、発光層１３及び第１導電型半導体層１２がこの順に形成された半導体層を備え、第１導電型半導体層１２及び第２導電型半導体層１４のそれぞれに第１電極１５ａ及び第２電極１５ｂが設けられている。窒化物半導体を積層させるための透光性基板の材料として、例えば、サファイア、スピネルなどの絶縁性の透光性基板などが好適に用いられる。   In the case of a light emitting element, for example, a semiconductor layer in which a second conductive type semiconductor layer 14, a light emitting layer 13, and a first conductive type semiconductor layer 12 are formed in this order on a translucent substrate 11 is provided. A first electrode 15 a and a second electrode 15 b are provided on each of the type semiconductor layer 12 and the second conductivity type semiconductor layer 14. For example, an insulating light-transmitting substrate such as sapphire or spinel is preferably used as the material of the light-transmitting substrate for laminating the nitride semiconductor.

第１電極及び第２電極の材料は、導電性を有している材料であれば限定されないが、例えばＡｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｇ、Ａｌのいずれかの金属またはこれらの合金やそれらの組み合わせを利用することができる。   The material of the first electrode and the second electrode is not limited as long as it is a conductive material. For example, any of Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Ag, and Al Any of these metals or their alloys or combinations thereof can be used.

なお、発光素子はこれらの構成に限定されるものではなく、他の半導体層構造を用いて構成してもよい。また、適宜保護層や反射層などを備えるように構成してもよい。   Note that the light-emitting element is not limited to these structures, and may be formed using other semiconductor layer structures. Moreover, you may comprise so that a protective layer, a reflective layer, etc. may be provided suitably.

発光素子を白色発光させる場合には、青色発光する発光素子の外側を、蛍光体若しくは蛍光体を含む樹脂等からなる蛍光体層で覆う構成としてもよい。例えば、青色発光する発光素子には、黄色発光するセリウムで賦活されたＹＡＧ（イットリウム・アルミニウム・ガーネット）系蛍光体、又は（Ｓｒ，Ｂａ）２ＳｉＯ４：Ｅｕ等のシリケート系蛍光体と組み合わせて白色発光の構造とすることができる。なお、発光素子の発光部は光を照射することができれば、その発光色、あるいは構造を特に限定されるものではない。 When the light emitting element emits white light, the outside of the light emitting element emitting blue light may be covered with a phosphor layer made of phosphor or a resin containing the phosphor. For example, for a light-emitting element emitting blue light, a YAG (yttrium, aluminum, garnet) phosphor activated with cerium emitting yellow light, or a silicate phosphor such as (Sr, Ba) 2 SiO 4 : Eu is combined. It can be set as the structure of white light emission. Note that there is no particular limitation on the color or structure of the light-emitting element as long as the light-emitting portion of the light-emitting element can emit light.

（実装基板１）
実装基板は、発光素子や保護素子等の半導体素子を載置するためのものである。実装基板は、絶縁性の支持基板の中に半導体素子からの放熱性を向上させるヒートシンクが埋設されている。支持基板の上面には、金属膜等を積層して上面電極が形成されている。支持基板の下面には、上面電極と同様の積層構造の下面電極が形成されている。支持基板には貫通孔が設けられており、上面電極と下面電極は貫通孔に充填された導電性材料で電気的に接続されている。なお、実装基板は、半導体素子を支持し、外部の駆動回路と電気的に接続する機能を有するものであれば、その材質、構造は特に限定されるものではない。 (Mounting board 1)
The mounting substrate is for mounting a semiconductor element such as a light emitting element or a protective element. In the mounting substrate, a heat sink for improving heat dissipation from the semiconductor element is embedded in an insulating support substrate. A top electrode is formed on the upper surface of the support substrate by laminating a metal film or the like. On the lower surface of the support substrate, a lower surface electrode having the same laminated structure as the upper surface electrode is formed. The support substrate is provided with a through hole, and the upper surface electrode and the lower surface electrode are electrically connected by a conductive material filled in the through hole. The material and structure of the mounting substrate are not particularly limited as long as the mounting substrate has a function of supporting a semiconductor element and electrically connecting to an external drive circuit.

支持基板の形状は、特に限定されないが、上面が平坦であることが好ましい。支持基板の材料としては、例えば、アルミナや窒化アルミニウム等のセラミックスが挙げられる。   Although the shape of a support substrate is not specifically limited, It is preferable that an upper surface is flat. Examples of the material for the support substrate include ceramics such as alumina and aluminum nitride.

第１上面電極及び第２上面電極は、導電性を有する材料であればよく、例えば、Ａｕ、Ｐｔ、Ａｇ、Ａｌ、Ｃｕ、Ｎｉ、Ｒｈ等を用いることができる。実装基板の上に発光素子を実装する場合、上面電極の少なくとも最表面は反射率の高いＡｇ、Ａｌ等を用いることが好ましい。これにより、発光素子から実装基板側に出射される光を上面電極によって反射させることができるため、光取り出し効率が向上する。
第１下面電極及び第２下面電極は、導電性を有する材料であればよく、例えば、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｎｉ等を用いることができる。 The first upper surface electrode and the second upper surface electrode may be any conductive material, and for example, Au, Pt, Ag, Al, Cu, Ni, Rh, or the like can be used. When mounting a light emitting element on a mounting substrate, it is preferable to use Ag, Al, or the like having high reflectivity for at least the outermost surface of the top electrode. Thereby, the light emitted from the light emitting element to the mounting substrate side can be reflected by the upper surface electrode, so that the light extraction efficiency is improved.
The first lower surface electrode and the second lower surface electrode may be any material having conductivity, and for example, Au, Pt, Ag, Cu, Ni, or the like can be used.

（導電性材料６）
導電性材料は、ヒートシンクと熱伝導率が同じ若しくはそれよりも高い材料であることが好ましい。例えば、Ｗ、Ｃｕ、Ａｕ、Ａｇ等を用いて形成することができる。支持基板の材料としてセラミックスを用いる場合には、導電性材料は、セラミックスシートの焼成温度にも耐え得る高融点を有する部材が好ましい。より伝熱性を高めるために、導電性ペースト、温膜メッキ等を用いて貫通孔内を埋めるように導電性材料を設けることで、ヒートシンクと導電性材料とを面接触させ、実質的に一つのバルクとして見なすことができるため、放熱性が向上する。 (Conductive material 6)
The conductive material is preferably a material having the same or higher thermal conductivity as the heat sink. For example, it can be formed using W, Cu, Au, Ag, or the like. When ceramics is used as the material for the support substrate, the conductive material is preferably a member having a high melting point that can withstand the firing temperature of the ceramic sheet. In order to enhance the heat transfer, by providing a conductive material so as to fill the inside of the through hole using a conductive paste, hot film plating, etc., the heat sink and the conductive material are brought into surface contact with each other. Since it can be regarded as a bulk, heat dissipation is improved.

支持基板としてセラミックスを用いる場合、実装基板はいわゆるポストファイア法（post firing、逐次焼成法）やコファイア法（co-firing、同時焼成法）の何れでも製造できる。ポストファイア法とは、セラミックス基板を焼成した後に上面電極、下面電極、及び導電性材料の導電部を形成する方法である。一方、コファイア法とは、セラミックス基板上に導電部を形成した後に焼成を行う方法である。コファイア法によれば、セラミックス板と導電部の密着性が向上し、また同時に焼成するため製造コストが抑えられるという利点がある。なお、導電部のうち、支持基板に埋め込まれた部分はコファイア法で形成した後に、支持基板の上面及び／又は下面に露出する部分についてはポストファイア法のように形成してもよい。これにより、基体内部に導電部を埋め込む場合であっても、寸法精度を確保しつつ製造コストを抑えることができる。また、コファイア法によれば、打ち抜き形成されたグリーンシートを積層して焼成することにより、基体に発光素子や保護素子等を収納するためのキャビティを形成することも容易となる。   When ceramics is used as the support substrate, the mounting substrate can be manufactured by either a so-called post firing method (post firing method) or a cofire method (co-firing method). The post-fire method is a method of forming a top surface electrode, a bottom surface electrode, and a conductive portion of a conductive material after firing a ceramic substrate. On the other hand, the cofire method is a method of firing after forming a conductive portion on a ceramic substrate. According to the cofire method, there is an advantage that the adhesiveness between the ceramic plate and the conductive portion is improved, and the production cost is reduced because firing is performed at the same time. Of the conductive portion, the portion embedded in the support substrate may be formed by the cofire method, and the portion exposed to the upper surface and / or the lower surface of the support substrate may be formed by the postfire method. Thereby, even if it is a case where a conductive part is embedded inside a base | substrate, manufacturing cost can be held down, ensuring a dimensional accuracy. In addition, according to the cofire method, it is easy to form a cavity for housing a light emitting element, a protective element, and the like on the base by stacking and firing the punched green sheets.

（第１貫通孔７ａ、第２貫通孔７ｂ）
支持基板の貫通孔の径（もしくは幅）は、発光素子の電極の大きさに応じて適宜変更することができる。貫通孔の径（もしくは幅）は、上面電極のダイアタッチ部よりも小さく、また、導通抵抗値に影響を与えない範囲で小さく設定することが好ましい。これはダイアタッチ電極形状に極力制約を与えないためである。また、貫通孔の径（もしくは幅）は、支持基板の上面側から下面側まで同一の径（もしくは幅）としてもよいし、異ならせてもよい。 (First through hole 7a, second through hole 7b)
The diameter (or width) of the through hole of the support substrate can be appropriately changed according to the size of the electrode of the light emitting element. The diameter (or width) of the through hole is preferably smaller than that of the die attach portion of the upper surface electrode and set to be small within a range that does not affect the conduction resistance value. This is because the shape of the die attach electrode is not limited as much as possible. Further, the diameter (or width) of the through hole may be the same diameter (or width) from the upper surface side to the lower surface side of the support substrate, or may be different.

（ヒートシンク３）
本形態におけるヒートシンクとは、半導体素子が実装基板の上面電極及び導電性材料を介して熱的に接続され、その半導体素子の熱を外部に放熱させる機能を有する部材である。ヒートシンクは、放熱性を高めるために支持基板の側面及び／又は底面から一部を露出させてもよい。
ヒートシンクは、支持基板よりも熱伝導率が高い材料であれば特に限定されず、半導体装置１００の出力や半導体素子の温度特性等を考慮して種々の大きさのものを用いることができる。ヒートシンクの材料としては、Ｃｕ、Ｗ、Ａｕ、ＣｕＷ合金等の導電性の材料が挙げられる。また、絶縁性の材料を用いてもよく、例えば、アルミナ、窒化アルミニウム等のセラミックスを用いることにより、実装基板の反りを抑制することができる。 (Heat sink 3)
The heat sink in this embodiment is a member that has a function of thermally connecting a semiconductor element via an upper surface electrode of a mounting substrate and a conductive material and radiating the heat of the semiconductor element to the outside. The heat sink may be partially exposed from the side surface and / or the bottom surface of the support substrate in order to enhance heat dissipation.
The heat sink is not particularly limited as long as the heat conductivity is higher than that of the support substrate, and various sizes can be used in consideration of the output of the semiconductor device 100, the temperature characteristics of the semiconductor element, and the like. Examples of the heat sink material include conductive materials such as Cu, W, Au, and CuW alloys. Further, an insulating material may be used. For example, by using ceramics such as alumina and aluminum nitride, warpage of the mounting substrate can be suppressed.

＜第２実施形態＞
図３は、本発明の第２実施形態に係る半導体装置２００の一例を示す概略断面図である。 Second Embodiment
FIG. 3 is a schematic cross-sectional view showing an example of a semiconductor device 200 according to the second embodiment of the present invention.

本実施形態に係る半導体装置２００は、同一面側に一対の電極を有する発光ダイオード、レーザダイオード等の半導体素子１０と、半導体素子１０を載置する実装基板１と、を備える。   The semiconductor device 200 according to the present embodiment includes a semiconductor element 10 such as a light emitting diode or a laser diode having a pair of electrodes on the same surface side, and a mounting substrate 1 on which the semiconductor element 10 is placed.

実装基板１は、絶縁性の支持基板２の上に電極を形成して構成されている。支持基板は、例えば複数のセラミックスのシートを積層して構成されている。実装基板１の電極として、支持基板２の上面に一対の第１上面電極４ａ及び第２上面電極４ｂが設けられ、支持基板２の下面に一対の第１下面電極５ａ及び第２下面電極５ｂが設けられている。   The mounting substrate 1 is configured by forming electrodes on an insulating support substrate 2. The support substrate is configured by laminating a plurality of ceramic sheets, for example. As electrodes of the mounting substrate 1, a pair of first upper surface electrodes 4 a and second upper surface electrodes 4 b are provided on the upper surface of the support substrate 2, and a pair of first lower surface electrodes 5 a and second lower surface electrodes 5 b are disposed on the lower surface of the support substrate 2. Is provided.

支持基板２の内部には、半導体素子１０からの放熱性の向上を目的としたヒートシンク３が埋設されている。本実施形態において、ヒートシンク３は、導電性の材料によって構成されている。支持基板２は、第１上面電極４ａの下からヒートシンク３に通じる上側第１貫通孔７１ａと、第１下面電極５ａの上からヒートシンク３に通じる下側第１貫通孔７２ａが設けられている。上側第１貫通孔７１ａと下側第１貫通孔７２ａは、ヒートシンク３によって上下方向に分離されている。また、支持基板２は、第２上面電極４ｂの下から第２下面電極に通じる第２貫通孔７ｂが設けられている。上側第１貫通孔７１ａ、下側第１貫通孔７２ａ及び第２貫通孔７ｂには、導電性材料６が設けられている。上側第１貫通孔７１ａに設けられた導電性材料６と下側第１貫通孔７２ａに設けられた導電性材料６は、ヒートシンク３の表面に接続されている。   A heat sink 3 is embedded in the support substrate 2 for the purpose of improving heat dissipation from the semiconductor element 10. In the present embodiment, the heat sink 3 is made of a conductive material. The support substrate 2 is provided with an upper first through hole 71a that communicates with the heat sink 3 from below the first upper surface electrode 4a, and a lower first through hole 72a that communicates with the heat sink 3 from above the first lower surface electrode 5a. The upper first through hole 71 a and the lower first through hole 72 a are separated in the vertical direction by the heat sink 3. In addition, the support substrate 2 is provided with a second through hole 7b that communicates from below the second upper surface electrode 4b to the second lower surface electrode. The conductive material 6 is provided in the upper first through hole 71a, the lower first through hole 72a, and the second through hole 7b. The conductive material 6 provided in the upper first through hole 71 a and the conductive material 6 provided in the lower first through hole 72 a are connected to the surface of the heat sink 3.

本実施形態に係る半導体装置２００は、図３に示すように、上側第１貫通孔７１ａに設けられた導電性材料６と下側第１貫通孔７２ａに設けられた導電性材料６によってヒートシンク３が挟み込まれている。本実施形態においても、上面電極と下面電極を接続する導電性材料６を設ける場所の自由度を確保することができるとともに、また半導体素子１０とヒートシンク３を導電性材料６を介して接続することができるので、放熱性を向上させることができる。   As shown in FIG. 3, the semiconductor device 200 according to this embodiment includes a heat sink 3 formed of a conductive material 6 provided in the upper first through hole 71a and a conductive material 6 provided in the lower first through hole 72a. Is sandwiched. Also in the present embodiment, it is possible to ensure the degree of freedom of the place where the conductive material 6 for connecting the upper surface electrode and the lower surface electrode is provided, and to connect the semiconductor element 10 and the heat sink 3 via the conductive material 6. Therefore, heat dissipation can be improved.

＜第３実施形態＞
図４は、本発明の第３実施形態に係る半導体装置３００の一例を示す概略断面図である。 <Third Embodiment>
FIG. 4 is a schematic cross-sectional view showing an example of a semiconductor device 300 according to the third embodiment of the present invention.

本実施形態に係る半導体装置３００は、同一面側に一対の電極を有する発光ダイオード、レーザダイオード等の半導体素子１０と、半導体素子１０を載置する実装基板１と、を備える。   A semiconductor device 300 according to this embodiment includes a semiconductor element 10 such as a light emitting diode or a laser diode having a pair of electrodes on the same surface side, and a mounting substrate 1 on which the semiconductor element 10 is placed.

実装基板１は、絶縁性の支持基板２の上に電極を形成して構成されている。支持基板２は、例えば複数のセラミックスのシートを積層して構成されている。実装基板１の電極として、支持基板２の上面に一対の第１上面電極４ａ及び第２上面電極４ｂが設けられ、支持基板２の下面に一対の第１下面電極５ａ及び第２下面電極５ｂが設けられている。支持基板２は、第１上面電極４ａ及び第２上面電極４ｂの下から支持基板２の厚み方向にそれぞれ第１貫通孔７ａ、第２貫通孔７ｂが設けられている。第１貫通孔７ａ及び第２貫通孔７ｂの内部には導電性材料６が設けられており、第１上面電極４ａと第１下面電極５ａ、第２上面電極４ｂと第２下面電極５ｂは、それぞれ導電性材料６によって接続されている。   The mounting substrate 1 is configured by forming electrodes on an insulating support substrate 2. The support substrate 2 is configured by laminating a plurality of ceramic sheets, for example. As electrodes of the mounting substrate 1, a pair of first upper surface electrodes 4 a and second upper surface electrodes 4 b are provided on the upper surface of the support substrate 2, and a pair of first lower surface electrodes 5 a and second lower surface electrodes 5 b are disposed on the lower surface of the support substrate 2. Is provided. The support substrate 2 is provided with a first through hole 7a and a second through hole 7b in the thickness direction of the support substrate 2 from below the first upper surface electrode 4a and the second upper surface electrode 4b, respectively. A conductive material 6 is provided inside the first through hole 7a and the second through hole 7b. The first upper surface electrode 4a and the first lower surface electrode 5a, and the second upper surface electrode 4b and the second lower surface electrode 5b are Each is connected by a conductive material 6.

支持基板２の内部には、半導体素子１０からの放熱性の向上を目的としたヒートシンク３が複数埋設されている。図４においては、一対の上面電極のそれぞれに対応してヒートシンク３が２つ設けられており、第１上面電極４ａと第１下面電極５ａを接続する導電性材料６が一方のヒートシンク３を貫通し、第２上面電極４ｂと第２下面電極５ｂを接続する導電性材料６が他方のヒートシンク３を貫通している。それぞれのヒートシンク３の貫通孔内において、導電性材料６はヒートシンク３に接続されている。   A plurality of heat sinks 3 are embedded in the support substrate 2 for the purpose of improving the heat dissipation from the semiconductor element 10. In FIG. 4, two heat sinks 3 are provided corresponding to each of the pair of upper surface electrodes, and the conductive material 6 connecting the first upper surface electrode 4 a and the first lower surface electrode 5 a penetrates one heat sink 3. The conductive material 6 that connects the second upper surface electrode 4 b and the second lower surface electrode 5 b penetrates the other heat sink 3. The conductive material 6 is connected to the heat sink 3 in the through hole of each heat sink 3.

本実施形態に係る半導体装置３００は、一対の上面電極のそれぞれに対応してヒートシンク３を設けることにより、上面電極と下面電極を接続する導電性材料６を設ける場所の自由度を確保することができる。また、半導体素子１０の両電極をヒートシンク３に接続することができるため、放熱性を高めることができる。
＜第４実施形態＞
図５は、本発明の第４実施形態に係る半導体装置４００の一例を示す概略断面図である。 In the semiconductor device 300 according to the present embodiment, by providing the heat sink 3 corresponding to each of the pair of upper surface electrodes, it is possible to ensure the degree of freedom of the place where the conductive material 6 that connects the upper surface electrode and the lower surface electrode is provided. it can. Further, since both electrodes of the semiconductor element 10 can be connected to the heat sink 3, heat dissipation can be improved.
<Fourth embodiment>
FIG. 5 is a schematic cross-sectional view showing an example of a semiconductor device 400 according to the fourth embodiment of the present invention.

本実施形態に係る半導体装置４００は、同一面側に一対の電極を有する発光ダイオード、レーザダイオード等の半導体素子１０と、半導体素子１０を載置する実装基板１と、を備える。   The semiconductor device 400 according to this embodiment includes a semiconductor element 10 such as a light emitting diode or a laser diode having a pair of electrodes on the same surface side, and a mounting substrate 1 on which the semiconductor element 10 is placed.

実装基板１は、絶縁性の支持基板２の上に電極を形成して構成されている。支持基板２は、例えば複数のセラミックスのシートを積層して構成されている。実装基板１の電極として、支持基板２の上面に一対の第１上面電極４ａ及び第２上面電極４ｂが設けられ、支持基板２の下面に一対の第１下面電極５ａ及び第２下面電極５ｂが設けられている。支持基板２は、第１上面電極４ａ及び第２上面電極４ｂの下から支持基板２の厚み方向にそれぞれ第１貫通孔７ａ、第２貫通孔７ｂが設けられている。第１貫通孔７ａ及び第２貫通孔７ｂの内部には導電性材料６が設けられており、第１上面電極４ａと第１下面電極５ａ、第２上面電極４ｂと第２下面電極５ｂは、それぞれ導電性材料６によって接続されている。   The mounting substrate 1 is configured by forming electrodes on an insulating support substrate 2. The support substrate 2 is configured by laminating a plurality of ceramic sheets, for example. As electrodes of the mounting substrate 1, a pair of first upper surface electrodes 4 a and second upper surface electrodes 4 b are provided on the upper surface of the support substrate 2, and a pair of first lower surface electrodes 5 a and second lower surface electrodes 5 b are disposed on the lower surface of the support substrate 2. Is provided. The support substrate 2 is provided with a first through hole 7a and a second through hole 7b in the thickness direction of the support substrate 2 from below the first upper surface electrode 4a and the second upper surface electrode 4b, respectively. A conductive material 6 is provided inside the first through hole 7a and the second through hole 7b. The first upper surface electrode 4a and the first lower surface electrode 5a, and the second upper surface electrode 4b and the second lower surface electrode 5b are Each is connected by a conductive material 6.

支持基板２の内部には、半導体素子１０からの放熱性の向上を目的としたヒートシンク３が埋設されている。第１上面電極４ａと第１下面電極５ａとを接続する導電性材料６がヒートシンク３を貫通している。ヒートシンク３の貫通孔内において、導電性材料６はヒートシンク３に接続されている。   A heat sink 3 is embedded in the support substrate 2 for the purpose of improving heat dissipation from the semiconductor element 10. A conductive material 6 that connects the first upper surface electrode 4 a and the first lower surface electrode 5 a penetrates the heat sink 3. In the through hole of the heat sink 3, the conductive material 6 is connected to the heat sink 3.

本実施形態に係る半導体装置４００は、半導体素子１０の第１電極１５ａに接続される導電性材料６が、第１電極１５ａの直下に配置されている。これにより、半導体素子１０の電極からヒートシンク３までの伝熱経路が短くなるため、より効率の良い放熱が可能となる。   In the semiconductor device 400 according to the present embodiment, the conductive material 6 connected to the first electrode 15a of the semiconductor element 10 is disposed immediately below the first electrode 15a. Thereby, since the heat transfer path from the electrode of the semiconductor element 10 to the heat sink 3 is shortened, more efficient heat radiation is possible.

また、本実施形態に係る半導体装置４００においては、第１上面電極４ａは、半導体素子１０が載置される領域よりも内側となる位置に形成されており、半導体素子１０の第１電極１５ａ側の外周直下には配線が存在せずに支持基板２が露出している。これにより、半導体素子１０を半田等の導電性ペーストを用いて実装基板１に接合させる場合には、セルフアライメントを効果的に発揮させることができる。また、接合部材８が半導体素子１０の周囲に流れることを防止し、接合の信頼性を高めることができる。また、半導体素子１０の第１電極１５ａ側の下部は、半導体素子１０が載置される領域の外側に第１上面電極４ａが延伸していないため、半導体素子１０の側面への接合部材８の這い上がりによるショートを防止することができる。
＜第５実施形態＞
図６は、本発明の第５実施形態に係る半導体装置５００の一例を示す概略断面図である。 Further, in the semiconductor device 400 according to the present embodiment, the first upper surface electrode 4a is formed at a position inside the region where the semiconductor element 10 is placed, and the first electrode 15a side of the semiconductor element 10 is present. There is no wiring immediately below the outer periphery of the support substrate 2 and the support substrate 2 is exposed. Thus, when the semiconductor element 10 is bonded to the mounting substrate 1 using a conductive paste such as solder, self-alignment can be effectively exhibited. Further, the bonding member 8 can be prevented from flowing around the semiconductor element 10 and the bonding reliability can be improved. In addition, the lower portion of the semiconductor element 10 on the first electrode 15a side has the first upper surface electrode 4a that does not extend outside the region where the semiconductor element 10 is placed. Short circuit due to scooping up can be prevented.
<Fifth Embodiment>
FIG. 6 is a schematic cross-sectional view showing an example of a semiconductor device 500 according to the fifth embodiment of the present invention.

本実施形態に係る半導体装置５００は、導電性基板３７上に半導体層を有する半導体素子と、半導体素子を載置する実装基板１と、を備える。   A semiconductor device 500 according to this embodiment includes a semiconductor element having a semiconductor layer on a conductive substrate 37 and a mounting substrate 1 on which the semiconductor element is placed.

本実施の形態において、半導体素子は、導電性基板３７に接着部材３８を介して第１導電型半導体層２２と第２導電型半導体層２４を含む発光構造部が設けられている。第１導電型半導体層２２の一部が複数の箇所で除去されて、その各箇所において第２導電型半導体層２４に接するように複数の第２電極２５ｂが形成されている。この複数の第２電極は、導電性を有する接着部材３８により互いに接続されるので分離して形成されていてもよい。図６では第２電極２５ｂが分離して描かれているが、実際は互いに電気的に接続されている。この第２電極２５ｂは、導電性を有する接着部材３８を介して導電性基板３７に電気的に接続されている。   In the present embodiment, the semiconductor element is provided with a light emitting structure including a first conductive type semiconductor layer 22 and a second conductive type semiconductor layer 24 on a conductive substrate 37 with an adhesive member 38 interposed therebetween. Part of the first conductivity type semiconductor layer 22 is removed at a plurality of locations, and a plurality of second electrodes 25b are formed so as to be in contact with the second conductivity type semiconductor layer 24 at each location. Since the plurality of second electrodes are connected to each other by the conductive adhesive member 38, they may be formed separately. In FIG. 6, the second electrodes 25b are depicted separately, but are actually electrically connected to each other. The second electrode 25b is electrically connected to the conductive substrate 37 via a conductive adhesive member 38.

また、第１導電型半導体層２２には、絶縁層２８によって接着部材３８と電気的に分離された第１電極２５ａが形成されている。また、導電性基板３７と接合部材３８は同じ平面形状を有しているのに対して、第１導電型半導体層２２と第２導電型半導体層２４を含む発光構造部の平面形状は、導電性基板３７等に比べて小さく構成されている。このようにして、外側に配置された第１電極２５ａを発光構造部の外側に延在して設け、その外側に延在した第１電極２５ａの上にパッド電極２６ａを形成している。   The first conductive semiconductor layer 22 is formed with a first electrode 25 a that is electrically separated from the adhesive member 38 by the insulating layer 28. The conductive substrate 37 and the bonding member 38 have the same planar shape, whereas the planar shape of the light emitting structure including the first conductive semiconductor layer 22 and the second conductive semiconductor layer 24 is conductive. Smaller than the conductive substrate 37 or the like. In this way, the first electrode 25a disposed outside is provided to extend outside the light emitting structure, and the pad electrode 26a is formed on the first electrode 25a extending outside.

この図６に示した半導体素子は次のようにして作製することができる。
まず、成長用基板上に例えば、窒化物半導体からなる第２導電型半導体層２４、第１導電型半導体層２２を積層して半導体積層構造を形成する。第２導電型半導体層２４と第１導電型半導体層２２の間に発光層を形成するようにしてもよい。
次に、第１導電型半導体層２２を複数の箇所で除去して第２電極２５ｂを形成するために第２導電型半導体層２４の表面を一部露出させる。
そして、露出させた第２導電型半導体層２４の表面に第２電極２５ｂを形成し、第１導電型半導体層２２の表面に第１電極２５ａを形成する。
次に、半導体積層構造の上に、例えば、ＳｉＯ２からなる絶縁膜２８を形成して、さらに、導電性基板３７側に電気的に接続される第２電極２５ｂの一部を露出させる。
次に、例えば、Ｔｉ−Ｐｔ−Ａｕからなる接合層を形成する。 The semiconductor element shown in FIG. 6 can be manufactured as follows.
First, on the growth substrate, for example, a second conductive semiconductor layer 24 and a first conductive semiconductor layer 22 made of a nitride semiconductor are stacked to form a semiconductor stacked structure. A light emitting layer may be formed between the second conductive semiconductor layer 24 and the first conductive semiconductor layer 22.
Next, a part of the surface of the second conductivity type semiconductor layer 24 is exposed in order to remove the first conductivity type semiconductor layer 22 at a plurality of locations and form the second electrode 25b.
Then, the second electrode 25 b is formed on the exposed surface of the second conductive semiconductor layer 24, and the first electrode 25 a is formed on the surface of the first conductive semiconductor layer 22.
Next, an insulating film 28 made of, for example, SiO 2 is formed on the semiconductor laminated structure, and a part of the second electrode 25b electrically connected to the conductive substrate 37 side is exposed.
Next, for example, a bonding layer made of Ti—Pt—Au is formed.

一方、例えば、Ｃｕ−Ｗからなる導電性基板側にも、下地層のＴｉ−Ｐｔ−Ａｕの接合層と、その上のＳｎ−Ａｕからなる接着層を形成する。
そして、半導体積層構造側と導電性基板側の接着層を熱圧着して、接合した後、レーザ光を成長用基板側から照射して成長用基板を除去して、その外側に第１電極２５ａを露出させて、透明絶縁膜２７とパッド電極２６ａとを形成する。
以上のようにして、図６に示す半導体素子が作製される。 On the other hand, for example, a Ti—Pt—Au bonding layer as a base layer and a bonding layer made of Sn—Au thereon are also formed on the conductive substrate side made of Cu—W.
Then, the adhesive layer on the semiconductor multilayer structure side and the conductive substrate side are bonded by thermocompression bonding, and then the growth substrate is removed by irradiating laser light from the growth substrate side. The transparent insulating film 27 and the pad electrode 26a are formed.
As described above, the semiconductor element shown in FIG. 6 is manufactured.

実装基板１は、絶縁性の支持基板２の上に電極を形成して構成されている。支持基板２は、例えば複数のセラミックスのシートを積層して構成されている。実装基板１の電極として、支持基板２の上面に第１上面電極４ａ及び第２上面電極４ｂが設けられ、支持基板２の下面に第１下面電極５ａ及び第２下面電極５ｂが設けられている。支持基板２は、第１上面電極４ａ及び第２上面電極４ｂの下から支持基板２の厚み方向にそれぞれ第１貫通孔７ａ、第２貫通孔７ｂが設けられている。第１貫通孔７ａ及び第２貫通孔７ｂの内部には導電性材料６が設けられており、第１上面電極４ａと第１下面電極５ａ、第２上面電極４ｂと第２下面電極５ｂは、それぞれ導電性材料６によって接続されている。   The mounting substrate 1 is configured by forming electrodes on an insulating support substrate 2. The support substrate 2 is configured by laminating a plurality of ceramic sheets, for example. As electrodes of the mounting substrate 1, a first upper surface electrode 4 a and a second upper surface electrode 4 b are provided on the upper surface of the support substrate 2, and a first lower surface electrode 5 a and a second lower surface electrode 5 b are provided on the lower surface of the support substrate 2. . The support substrate 2 is provided with a first through hole 7a and a second through hole 7b in the thickness direction of the support substrate 2 from below the first upper surface electrode 4a and the second upper surface electrode 4b, respectively. A conductive material 6 is provided inside the first through hole 7a and the second through hole 7b. The first upper surface electrode 4a and the first lower surface electrode 5a, and the second upper surface electrode 4b and the second lower surface electrode 5b are Each is connected by a conductive material 6.

支持基板２の内部には、半導体素子からの放熱性の向上を目的としたヒートシンク３が埋設されている。第１上面電極４ａと第１下面電極５ａとを接続する導電性材料６がヒートシンク３を貫通している。ヒートシンク３の貫通孔内において、導電性材料６はヒートシンク３に接続されている。   A heat sink 3 is embedded in the support substrate 2 for the purpose of improving the heat dissipation from the semiconductor element. A conductive material 6 that connects the first upper surface electrode 4 a and the first lower surface electrode 5 a penetrates the heat sink 3. In the through hole of the heat sink 3, the conductive material 6 is connected to the heat sink 3.

本実施の形態において、半導体素子は、実装基板１の第１上面電極４ａの上に、導電性基板３７が対向するように接合部材８を介して接続されている。発光素子のパッド電極２６ａは、導電性のワイヤ５１により、第１上面電極４ｂに接続されている。   In the present embodiment, the semiconductor element is connected to the first upper surface electrode 4a of the mounting substrate 1 via the bonding member 8 so that the conductive substrate 37 faces. The pad electrode 26 a of the light emitting element is connected to the first upper surface electrode 4 b by a conductive wire 51.

本実施形態に係る半導体装置５００は、半導体素子の導電性基板３７に接続される導電性材料６が、導電性基板３７の直下に配置されている。これにより、半導体素子からヒートシンク３までの伝熱経路が短くなるため、より効率の良い放熱が可能となる。   In the semiconductor device 500 according to the present embodiment, the conductive material 6 connected to the conductive substrate 37 of the semiconductor element is disposed immediately below the conductive substrate 37. Thereby, since the heat transfer path from the semiconductor element to the heat sink 3 is shortened, more efficient heat radiation is possible.

本実施形態に係る半導体装置５００は、第２実施形態のように、第１貫通孔７ａをヒートシンク３によって上下方向に分離して、上側第１貫通孔に設けられた導電性材料と下側第１貫通孔に設けられた導電性材料によってヒートシンク３が挟み込まれた構造としてもよい。   In the semiconductor device 500 according to the present embodiment, as in the second embodiment, the first through hole 7a is separated in the vertical direction by the heat sink 3, and the conductive material provided in the upper first through hole and the lower first It is good also as a structure where the heat sink 3 was inserted | pinched with the electroconductive material provided in 1 through-hole.

本発明にかかる半導体装置は、各種発光装置、取り分け照明用光源、ＬＥＤディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に好適に利用することができる。   The semiconductor device according to the present invention includes various light emitting devices, particularly a light source for illumination, an LED display, a backlight light source such as a liquid crystal display device, a traffic light, an illumination switch, various sensors and various indicators, a moving image illumination auxiliary light source, and other general light sources. It can be suitably used for light sources for consumer products.

１ 実装基板
２ 支持基板
３ ヒートシンク
４ａ 第１上面電極
４ｂ 第２上面電極
５ａ 第１下面電極
５ｂ 第２下面電極
６ 導電性材料
７ａ 第１貫通孔
７ｂ 第２貫通孔
８ 接合部材
１０ 半導体素子
１１ 透光性基板
１２、２２ 第１導電型半導体層
１３ 発光層
１４、２４ 第２導電型半導体層
１５ 電極
１５ａ、２５ａ 第１電極
１５ｂ、２５ｂ 第２電極
２６ａ パッド電極
２７ 透明絶縁膜
２８ 絶縁膜
３７ 導電性基板
３８ 接合部材
５１ ワイヤ
１００、２００、３００、４００、５００ 半導体装置 DESCRIPTION OF SYMBOLS 1 Mount substrate 2 Support substrate 3 Heat sink 4a 1st upper surface electrode 4b 2nd upper surface electrode 5a 1st lower surface electrode 5b 2nd lower surface electrode 6 Conductive material 7a 1st through-hole 7b 2nd through-hole 8 Joining member 10 Semiconductor element 11 Through Optical substrate 12, 22 First conductive type semiconductor layer 13 Light emitting layer 14, 24 Second conductive type semiconductor layer 15 Electrode 15a, 25a First electrode 15b, 25b Second electrode 26a Pad electrode 27 Transparent insulating film 28 Insulating film 37 Conductive Substrate 38 bonding member 51 wire 100, 200, 300, 400, 500 semiconductor device

Claims (5)

絶縁性の支持基板と、該支持基板の上面に設けられた第１上面電極及び第２上面電極と、前記支持基板の下面に設けられた第１下面電極及び第２下面電極と、前記支持基板の内部に埋設されたヒートシンクと、を有する実装基板と、
第１電極及び第２電極を有し、少なくとも前記第１上面電極の上に実装された半導体素子と、を備える半導体装置であって、
前記実装基板の内部、且つ、当該半導体装置を上から見て前記半導体素子の外側に、前記第１上面電極及び前記第１下面電極を接続する導電性材料と、前記第２上面電極及び前記第２下面電極を接続する導電性材料と、を有し、
前記ヒートシンクは、当該半導体装置を上から見て前記半導体素子よりも大きく、前記第１上面電極及び前記第１下面電極を接続する前記導電性材料に接続されており、前記第２上面電極及び前記第２下面電極を接続する導電性材料と離間することを特徴とする半導体装置。 Insulating support substrate, first upper surface electrode and second upper surface electrode provided on the upper surface of the support substrate, first lower surface electrode and second lower surface electrode provided on the lower surface of the support substrate, and the support substrate A mounting board having a heat sink embedded in the inside,
A semiconductor device having a first electrode and a second electrode, and at least a semiconductor element mounted on the first upper surface electrode,
Inner portion of said mounting board, and, the semiconductor device to the outside of the semiconductor device viewed from above, a conductive material for connecting said first upper surface electrode and the first lower electrode, the second upper surface electrode and the A conductive material for connecting the second lower surface electrode ,
The heat sink is larger than the semiconductor element when the semiconductor device is viewed from above, and is connected to the conductive material that connects the first upper surface electrode and the first lower surface electrode. A semiconductor device, wherein the semiconductor device is spaced apart from a conductive material that connects the second lower surface electrode . 前記半導体素子は、透光性基板上に、前記第２電極を備えた第２導電型半導体層と、前記第１電極を備えた第１導電型半導体層とを順に有し、前記第１電極と前記第２電極が同一面側に設けられて、前記実装基板にフリップチップ実装されており、
前記第１上面電極に前記第１電極が接続されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor element has a second conductive semiconductor layer including the second electrode and a first conductive semiconductor layer including the first electrode in order on the translucent substrate, and the first electrode And the second electrode is provided on the same surface side and is flip-chip mounted on the mounting substrate,
The semiconductor device according to claim 1, wherein the first electrode is connected to the first upper surface electrode. 前記半導体素子は導電性基板を有し、
前記第１上面電極に、前記導電性基板が対向するように前記半導体素子が接続されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor element has a conductive substrate,
The semiconductor device according to claim 1, wherein the semiconductor element is connected to the first upper surface electrode so that the conductive substrate faces the first upper surface electrode. 前記導電性材料が前記ヒートシンクを貫通していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, characterized in that the conductive material extends through the heat sink. 前記導電性材料が前記ヒートシンクの上面及び下面に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, characterized in that said conductive material is connected to the upper and lower surfaces of the heat sink.
JP2011228255A 2011-10-17 2011-10-17 Semiconductor device Active JP6010891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011228255A JP6010891B2 (en) 2011-10-17 2011-10-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011228255A JP6010891B2 (en) 2011-10-17 2011-10-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2013089732A JP2013089732A (en) 2013-05-13
JP6010891B2 true JP6010891B2 (en) 2016-10-19

Family

ID=48533359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011228255A Active JP6010891B2 (en) 2011-10-17 2011-10-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6010891B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6038482B2 (en) * 2012-04-27 2016-12-07 日本特殊陶業株式会社 Light-emitting element mounting wiring board
JP6348792B2 (en) * 2014-07-23 2018-06-27 日本特殊陶業株式会社 Wiring board
CN104676377B (en) * 2015-02-12 2018-01-30 深圳市华星光电技术有限公司 Liquid crystal display device and its backlight module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319939A (en) * 2003-02-25 2004-11-11 Kyocera Corp Package for housing light emitting element and light emitting device
EP1816685A4 (en) * 2004-10-27 2010-01-13 Kyocera Corp Light emitting element mounting board, light emitting element storing package, light emitting device and lighting equipment
JP2010028048A (en) * 2008-07-24 2010-02-04 Kyocera Corp Light-emitting device, substrate for light-emitting device, and lighting system using light-emitting device

Also Published As

Publication number Publication date
JP2013089732A (en) 2013-05-13

Similar Documents

Publication Publication Date Title
JP4780203B2 (en) Semiconductor light emitting device
JP5842813B2 (en) Light emitting device and method for manufacturing light emitting device
JP2007214524A (en) Light emitting device and method for producing the same
JP2012216808A (en) Luminous body flexible substrate and luminous body device
JP6332290B2 (en) Light emitting device
JP2009194213A (en) Electronic part
JP6520663B2 (en) Element mounting substrate and light emitting device
JP4072084B2 (en) Light emitting element storage package and light emitting device
JP2008251664A (en) Illumination apparatus
JP5347681B2 (en) Light emitting device
JP2009038161A (en) Light emitting element storage package
JP6010891B2 (en) Semiconductor device
JP2007266222A (en) Substrate for loading light emitting element, package for storing light emitting element, light emitting device and light system
CN103715338A (en) Luminescence device
JP2008288487A (en) Surface-mounted light emitting diode
JP2004311920A (en) Package for housing light emitting element and light emitting device
JP2005243738A (en) Accommodating light-emitting device and package therefor
KR100696062B1 (en) semiconductor-emitting package
JP2007173271A (en) Package for housing light emitting device
JP6244784B2 (en) Light emitting device
JP5849691B2 (en) Mounting method of light emitting element
JP6369580B2 (en) Support and light emitting device using the same
JP2004311917A (en) Package for light emitting element and light emitting device
JP2013232656A (en) Light-emitting device and manufacturing method thereof
JP5809440B2 (en) LED module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6010891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250